KR101382150B1 - 반도체 장치의 제작 방법 - Google Patents

반도체 장치의 제작 방법 Download PDF

Info

Publication number
KR101382150B1
KR101382150B1 KR1020070020977A KR20070020977A KR101382150B1 KR 101382150 B1 KR101382150 B1 KR 101382150B1 KR 1020070020977 A KR1020070020977 A KR 1020070020977A KR 20070020977 A KR20070020977 A KR 20070020977A KR 101382150 B1 KR101382150 B1 KR 101382150B1
Authority
KR
South Korea
Prior art keywords
layer
substrate
organic compound
light
light emitting
Prior art date
Application number
KR1020070020977A
Other languages
English (en)
Other versions
KR20070090828A (ko
Inventor
야스히로 진보
마사후미 모리스
하지메 기무라
？페이 야마자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20070090828A publication Critical patent/KR20070090828A/ko
Application granted granted Critical
Publication of KR101382150B1 publication Critical patent/KR101382150B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133305—Flexible substrates, e.g. plastics, organic film
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/1336—Illuminating devices
    • G02F1/133602—Direct backlight
    • G02F1/133603—Direct backlight with LEDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H01L2221/68386—Separation by peeling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)
  • Led Device Packages (AREA)
  • Thin Film Transistor (AREA)

Abstract

박리 전의 형상 및 특성을 유지한 양호한 상태에서 전치 공정을 할 수 있는, 박리 공정을 사용하여 반도체 장치 및 표시 장치를 제작할 수 있는 기술을 제공한다. 따라서, 보다 고신뢰성의 반도체 장치 및 표시 장치를 장치나 공정을 복잡화하지 않고, 수율 좋게 제작할 수 있는 기술을 제공하는 것도 목적으로 한다.
투광성을 갖는 제 1 기판 상에 광촉매 물질을 갖는 유기 화합물층을 형성하고, 광촉매 물질을 갖는 유기 화합물층 상에 소자층을 형성하고, 광을 제 1 기판을 통과시켜, 광촉매 물질을 갖는 유기 화합물층에 조사하여, 소자층을 상기 제 1 기판으로부터 박리한다.
반도체 장치, 광촉매 물질, 유기 화합물층, 소자층, 발광층

Description

반도체 장치의 제작 방법{Method for manufacturing semiconductor device}
도 1은 본 발명을 설명하는 도면.
도 2는 본 발명을 설명하는 도면.
도 3은 본 발명을 설명하는 도면.
도 4는 본 발명을 설명하는 도면.
도 5는 본 발명을 설명하는 도면.
도 6은 본 발명의 표시 장치의 제작 방법을 설명하는 도면.
도 7은 본 발명의 표시 장치의 제작 방법을 설명하는 도면.
도 8은 본 발명의 표시 장치의 제작 방법을 설명하는 도면.
도 9는 본 발명의 표시 장치의 제작 방법을 설명하는 도면.
도 10은 본 발명의 표시 장치를 설명하는 도면.
도 11은 본 발명의 표시 장치의 제작 방법을 설명하는 도면.
도 12는 본 발명의 표시 장치의 제작 방법을 설명하는 도면.
도 13은 본 발명의 표시 장치의 제작 방법을 설명하는 도면.
도 14는 본 발명의 표시 장치의 상면도 및 단면도.
도 15는 본 발명의 표시 장치의 상면도 및 단면도.
도 16은 본 발명의 반도체 장치의 단면도.
도 17은 본 발명의 반도체 장치의 단면도.
도 18은 본 발명에 적용할 수 있는 발광 소자의 구성을 설명하는 도면.
도 19는 본 발명의 표시 장치에 적용할 수 있는 화소의 구성을 설명하는 회로도.
도 20은 본 발명의 표시 장치의 단면도.
도 21은 본 발명이 적용되는 전자기기를 도시하는 도면.
도 22는 본 발명의 EL 표시 모듈의 구성예를 설명하는 단면도.
도 23은 본 발명의 액정 표시 모듈의 구성예를 설명하는 단면도.
도 24는 본 발명이 적용되는 전자기기의 주요한 구성을 도시하는 블록도.
도 25는 본 발명이 적용되는 전자기기를 도시하는 도면.
도 26은 본 발명이 적용되는 전자기기를 도시하는 도면.
도 27은 본 발명의 표시 장치의 상면도.
도 28은 본 발명의 표시 장치의 상면도.
도 29는 본 발명이 적용되는 반도체 장치를 도시하는 도면.
도 30은 본 발명에 적용할 수 있는 백 라이트를 도시하는 도면.
도 31은 본 발명에 적용할 수 있는 백 라이트를 도시하는 도면.
도 32는 본 발명에 적용할 수 있는 백 라이트를 도시하는 도면.
도 33은 본 발명에 적용할 수 있는 백 라이트를 도시하는 도면.
도 34는 본 발명에 적용할 수 있는 백 라이트를 도시하는 도면.
도 35는 본 발명에 적용할 수 있는 백 라이트를 도시하는 도면.
도 36은 본 발명에 적용할 수 있는 백 라이트를 도시하는 도면.
도 37은 본 발명에 적용할 수 있는 발광 소자의 구성을 설명하는 도면.
도 38은 본 발명에 적용할 수 있는 발광 소자의 구성을 설명하는 도면.
도 39는 본 발명의 표시 장치의 단면도.
* 도면의 주요 부분에 대한 부호의 설명
70 : 제 1 기판 71 : 광촉매 물질
72, 75 : 유기 화합물층 73 : 소자층
76 : 광원 78 : 제 2 기판
본 발명은, 반도체 장치의 제작 방법에 관한 것이다.
최근, 개개의 대상물에 ID(케이스 식별번호)를 부여함으로써, 그 대상물의 이력 등의 정보를 명확하게 하여, 생산 및 관리 등에 유용하게 쓰는 케이스 인식기술이 주목되고 있다. 그 중에서도, 비접촉으로 데이터의 송수신이 가능한 반도체 장치의 개발이 진행되고 있다. 이러한 반도체 장치로서, 특히, RFID(Radio Frequency Identification)(ID택, IC택, IC칩, RF(Radio Frequency)택, 무선 택, 전자택, 무선 칩이라고도 불림) 등이 기업 내, 시장 등에서 도입되기 시작하고 있다.
이들의 반도체 장치의 대부분은, 실리콘(Si) 등의 반도체 기판을 사용한 회 로(이하, IC(Integrated Circuit) 칩이라고도 기재한다)와 안테나를 갖고, 상기 IC 칩은 기억 회로(이하, 메모리라고도 기재함)나 제어 회로 등으로 구성되어 있다.
또한, 유리 기판 상에 박막 트랜지스터(이하, 「TFT」라고도 함.)를 집적화하여 이루어지는 액정 표시 장치나 일렉트로루미네선스(Electro Luminescence) 표시 장치 등의 반도체 장치의 개발이 진행되고 있다. 이들의 반도체 장치는, 어느 것이나 유리 기판 상에 박막 형성 기술을 사용하여 박막 트랜지스터를 만들어 넣어, 그 박막 트랜지스터로 구성된 여러 가지의 회로상에 표시 소자로서 액정 소자나 발광 소자(일렉트로 루미네선스(이하, 「EL」이라고도 함.) 소자)를 형성하여 반도체 장치로서 기능시킨다.
이러한 반도체 장치의 제작 공정에 있어서, 제조 비용을 낮추기 위해서, 유리 기판 상에 제작한 소자, 주변 회로 등을, 플라스틱 기판 등의 염가의 기판으로 전치하는 공정이 행하여지고 있다(예를 들면 특허문헌 1 참조.).
[특허문헌 1] 일본 공개특허공보 2002-26282호
그러나, 전치하는 소자층에 의해서, 예를 들면 소자를 구성하는 박막끼리의 밀착성이 낮으면, 유리 기판으로부터 잘 박리시키지 않고, 소자를 파괴하여 버리는 문제가 있다. 즉, 소자를 박리 전의 형상 및 특성을 유지한 양호한 상태에서 전치하는 것이 곤란하게 된다.
이러한 문제를 감안하여, 본 발명은 박리 전의 형상 및 특성을 유지한 양호한 상태에서 전치 공정을 할 수 있는, 박리 공정을 사용하여 반도체 장치 및 표시 장치를 제작할 수 있는 기술을 제공한다. 따라서, 보다 고신뢰성의 반도체 장치 및 표시 장치를 장치나 공정을 복잡화하지 않고, 수율 좋게 제작할 수 있는 기술을 제공하는 것도 목적으로 한다.
과제를 해결하기 위한 수단
본 발명은, 기판 상에 소자층을 형성할 때, 기판과 소자층의 사이에 광촉매 기능을 갖는 물질(이하 광촉매 물질이라고도 함)을 포함하는 유기 화합물층을 설치한다. 광촉매 물질은, 광을 흡수하여 활성화한다. 그 활성 에너지는, 주위의 유기 화합물에 작용하고, 결과로서 유기 화합물의 물성을 변화시켜, 개질한다. 즉, 활성화한 광촉매 물질의 에너지(산화력)에 의해, 유기 화합물의 탄소-수소 결합, 탄소-탄소 결합이 분리되어, 유기 화합물의 일부가 이산화탄소 및 물이 되어 탈가스화한다. 결과적으로, 광촉매 물질을 포함하는 유기 화합물층이 거칠게 되어 층 내부에서 소자층측과 기판측으로 분리(분단)한다. 따라서, 기판으로부터 소자층을 박리할 수 있다.
본 발명에서는 광촉매 물질을 유기 화합물층에 분산시킴으로써, 광촉매 물질의 광촉매 기능을 사용하여 유기 화합물을 분해(파괴)하여 층을 거칠게 하여, 기판으로부터 소자층을 박리한다. 그 때문에, 박리를 위해 소자층에 큰 힘을 가할 필요도 없기 때문에, 박리 공정에서 층간의 계면에서 막이 벗겨져 소자가 파괴되어 버려, 양호한 형상으로 전치를 할 수 없는 문제도 생기지 않는다. 본 명세서에 있어서, 양호한 형상이란, 막 벗겨짐이나 박리 잔여물 등의 외관적으로 손상을 받고 있지 않은, 박리 전의 형상이 유지되고 있는 상태, 또한 박리 공정에 의해 소자의 전기적 특성, 신뢰성 저하 등이 생기지 않고 박리 전의 특성이 유지되고 있는 상태를 말한다. 또한 본 명세서에 있어서, 전치란 제 1 기판에 형성된 소자층을, 제 1 기판으로부터 박리하여, 제 2 기판으로 바꾸어 옮기는 것을 말한다. 즉 소자층을 설치하는 장소를 다른 기판으로 이동한다고도 할 수 있다.
본 발명에서는, 광촉매 물질에 대한 광조사를 하고 나서 전치하는 가요성을 갖는 대향기판을 접착하여도 좋고, 전치하는 기판을 소자층에 접착한 후에 광촉매 물질에 광을 조사하여도 좋다.
또, 본 발명에 있어서, 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치를 가리킨다. 본 발명을 사용하여 반도체 소자(트랜지스터나 다이오드 등)를 포함하는 회로를 갖는 장치나, 프로세서 칩 등의 반도체 장치를 제작할 수 있다.
본 발명은 표시기능을 갖는 장치인 표시 장치에도 사용할 수 있고, 본 발명을 사용하는 표시 장치에는, 일렉트로루미네선스(이하 「EL」이라고도 함.)라고 불리는 발광을 발현하는 유기물, 무기물, 또는 유기물과 무기물의 혼합물을 포함하는 층을, 전극간에 개재시킨 발광 소자와 TFT가 접속된 발광 표시 장치나, 액정재료를 갖는 액정 소자를 표시 소자로서 사용하는 액정 표시 장치 등이 있다. 본 발명에 있어서, 표시 장치란, 표시 소자(액정 소자나 발광 소자 등)를 갖는 장치를 말한다. 또, 기판 상에 액정 소자나 EL 소자 등의 표시 소자를 포함하는 복수의 화소나 그 화소를 구동시키는 주변 구동회로가 형성된 표시패널 본체라도 좋다. 또한, 플렉시블 프린트 회로(FPC)나 프린트 배선기반(PWB)이 장착된 것(IC이나 저항 소자나 용량 소자나 인덕터나 트랜지스터 등)도 포함하여도 좋다. 또한, 편광판이나 위상차판 등의 광학시트를 포함하고 있어도 좋다. 또한, 백 라이트(도광판이나 프리즘시트나 확산 시트나 반사 시트나 광원(LED나 냉음극관 등)을 포함하고 있어도 좋다)를 포함하고 있어도 좋다.
또, 표시 소자나 표시 장치는, 여러 가지의 형태를 사용하거나, 여러 가지의 소자를 가질 수 있다. 예를 들면, EL 소자(유기 EL 소자, 무기 EL 소자 또는 유기물 및 무기물을 포함하는 EL 소자), 전자 방출 소자, 액정 소자, 전자 잉크, 그레이팅라이트밸브(GLV), 플라스마 디스플레이(PDP), 디지털마이크로미러 디바이스(DMD), 압전 세라믹 디스플레이, 카본나노튜브 등, 전기 자기적 작용에 의해 콘트라스트가 변화하는 표시 매체를 적용할 수 있다. 또, EL 소자를 사용한 표시 장치로서는 EL 디스플레이, 전자 방출 소자를 사용한 표시 장치로서는 필드 이미션 디스플레이(FED)나 SED 방식 평면형 디스플레이(SED: Surface-conduction Electron-Emitter Disply) 등, 액정 소자를 사용한 표시 장치로서는 액정 디스플레이, 투과형 액정 디스플레이, 반투과형 액정 디스플레이, 반사형 액정 디스플레이, 전자 잉크를 사용한 표시 장치로서는 전자 페이퍼가 있다.
본 발명의 반도체 장치의 제작 방법의 일 형태는, 투광성을 갖는 제 1 기판 상에 광촉매 물질을 갖는 유기 화합물층을 형성하고, 광촉매 물질을 갖는 유기 화합물층 상에 소자층을 형성하고, 광을 제 1 기판을 통과시켜, 광촉매 물질을 갖는 유기 화합물층에 조사하여, 소자층을 제 1 기판으로부터 박리한다.
본 발명의 반도체 장치의 제작 방법의 일 형태는, 투광성을 갖는 제 1 기판 상에 광촉매 물질을 갖는 유기 화합물층을 형성하고, 광촉매 물질을 갖는 유기 화합물층 상에 절연층을 형성하고, 절연층 상에 소자층을 형성하고, 광을 제 1 기판을 통과시켜, 광촉매 물질을 갖는 유기 화합물층에 조사하여, 소자층 및 절연층을 제 1 기판으로부터 박리한다.
본 발명의 반도체 장치의 제작 방법의 일 형태는, 투광성을 갖는 제 1 기판 상에 광촉매 물질을 갖는 유기 화합물층을 형성하고, 광촉매 물질을 갖는 유기 화합물층 상에 소자층을 형성하고, 광을 제 1 기판을 통과시켜, 광촉매 물질을 갖는 유기 화합물층에 조사하고, 소자층 상에 제 2 기판을 접착하고, 소자층을 제 1 기판으로부터 제 2 기판에 박리한다.
본 발명의 반도체 장치의 제작 방법의 일 형태는, 투광성을 갖는 제 1 기판 상에 광촉매 물질을 갖는 유기 화합물층을 형성하고, 광촉매 물질을 갖는 유기 화합물층 상에 절연층을 형성하고, 절연층 상에 소자층을 형성하고, 광을 제 1 기판을 통과시켜, 광촉매 물질을 갖는 유기 화합물층에 조사하고, 소자층 상에 제 2 기판을 접착하여, 소자층 및 절연층을 제 1 기판으로부터 제 2 기판에 박리한다.
본 발명의 반도체 장치의 제작 방법의 일 형태는, 투광성을 갖는 제 1 기판 상에 광촉매 물질을 갖는 유기 화합물층을 형성하고, 광촉매 물질을 갖는 유기 화합물층 상에 소자층을 형성하고, 광을 제 1 기판을 통과시켜, 광촉매 물질을 갖는 유기 화합물층에 조사하고, 소자층 상에 제 2 기판을 접착하고, 소자층을 제 1 기판으로부터 제 2 기판에 박리하여, 접착층에 의해서 소자층을 제 3 기판에 접착한 다.
본 발명의 반도체 장치의 제작 방법의 일 형태는, 투광성을 갖는 제 1 기판 상에 광촉매 물질을 갖는 유기 화합물층을 형성하고, 광촉매 물질을 갖는 유기 화합물층 상에 절연층을 형성하고, 절연층 상에 소자층을 형성하고, 광을 제 1 기판을 통과시켜, 광촉매 물질을 갖는 유기 화합물층에 조사하고, 소자층 상에 제 2 기판을 접착하고, 소자층 및 절연층을 제 1 기판으로부터 제 2 기판에 박리하여, 접착층에 의해 절연층을 제 3 기판에 접착한다.
상기 구성에 있어서, 제 1 기판으로부터 소자층을 박리 후, 소자층측에 접착하는 제 3 기판은, 소자층에 잔존하고 있는 광촉매 물질이 활성화하는 파장의 광을 투과시키지 않은 재료로 하면 좋다. 또한, 제 2 기판, 상기 제 3 기판은 가요성을 갖는 기판, 또한 수지막 등을 사용하면 가요성을 갖는 반도체 장치, 표시 장치를 제작할 수 있다.
발명의 효과
본 발명에서는 광촉매 물질을 유기 화합물층에 분산시킴으로써, 광촉매 물질의 광촉매 기능을 사용하여 유기 화합물을 분해(파괴)하여 층을 거칠게 하여, 기판으로부터 소자층을 박리한다. 그 때문에, 박리를 위해 소자층에 큰 힘을 가할 필요도 없기 때문에, 박리 공정에서 소자가 파괴되지 않고, 양호한 형상으로 간단히 여러 가지의 기판으로 자유롭게 전치할 수 있다.
본 발명에 의해, 박리 전의 형상 및 특성을 유지한 양호한 상태에서 전치 공정을 할 수 있는, 박리 공정을 사용하여 반도체 장치 및 표시 장치를 제작할 수 있 다. 따라서, 보다 고신뢰성의 반도체 장치 및 표시 장치를 장치나 공정을 복잡화하지 않고, 수율 좋게 제작할 수 있다.
발명을 실시하기 위한 최선의 형태
본 발명의 실시 형태에 대해서, 도면을 사용하여 상세하게 설명한다. 단, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위로부터 일탈하지 않고 그 형태 및 상세를 여러가지로 변경할 수 있는 것은 당업자라면 용이하게 이해된다. 따라서, 본 발명은 이하에 제시하는 실시 형태의 기재 내용에 한정하여 해석되지 않는다. 또, 이하에 설명하는 본 발명의 구성에 있어서, 동일 부분 또는 동일 기능을 갖는 부분에는 동일 부호를 다른 도면 간에서 공통하여 사용하고, 그 반복 설명은 생략한다.
(실시 형태 1)
본 발명의 실시 형태에 관해서, 도 1을 사용하여 설명한다.
본 발명은, 기판 상에 소자층을 형성할 때, 기판과 소자층의 사이에 광촉매 기능을 갖는 물질(이하 광촉매 물질이라고도 함)을 포함하는 유기 화합물층을 설치한다. 광촉매 물질은, 광을 흡수하여 활성화한다. 그 활성 에너지는, 주위의 유기 화합물에 작용하여, 결과로서 유기 화합물의 물성을 변화시켜, 개질(改質)한다. 즉, 활성화한 광촉매 물질의 에너지(산화력)에 의해, 유기 화합물의 탄소-수소 결합, 탄소-탄소 결합이 분리되고, 유기 화합물의 일부가 이산화탄소 및 물이 되어 탈가스화한다. 결과적으로, 광촉매 물질을 포함하는 유기 화합물층이 거칠게 되어 층 내부에서 소자층측과 기판측으로 분리(분단)한다. 따라서, 기판으로부터 소자 층을 박리할 수 있다.
본 발명에서는 광촉매 물질을 유기 화합물층에 분산시킴으로써, 광촉매 물질의 광촉매 기능을 사용하여 유기 화합물을 분해(파괴)하여 층을 거칠게 하여, 기판으로부터 소자층을 박리한다. 그 때문에, 박리를 위해 소자층에 큰 힘을 가할 필요도 없기 때문에, 박리 공정에서 층간의 계면에서 막이 벗겨져 소자가 파괴되어 버려, 양호한 형상으로 전치를 할 수 없는 문제도 생기지 않는다. 본 명세서에 있어서, 양호한 형상이란, 막 벗겨짐이나 박리 잔여물 등의 외관적으로 손상을 받고 있지 않은, 박리 전의 형상이 유지되고 있는 상태, 또한 박리 공정에 의해 소자의 전기적 특성, 신뢰성 저하 등이 생기지 않고 박리 전의 특성이 유지되고 있는 상태를 말한다. 또한 본 명세서에 있어서, 전치란 제 1 기판에 형성된 소자층을, 제 1 기판으로부터 박리하여, 제 2 기판으로 바꾸어 옮기는 것을 말한다. 즉 소자층을 설치하는 장소를 다른 기판으로 이동한다고도 할 수 있다.
도 1에 있어서, 제 1 기판(70)과 소자층(73)의 사이에 광촉매 물질을 포함하는 유기 화합물층(72)이 설치되어 있다. 제 1 기판(70)은 소자층(73)에 포함되는 박막 트랜지스터, 표시 소자(발광 소자(유기 EL 소자, 무기 EL 소자), 액정 표시 소자) 등의 소자를 형성하는 공정에서의 처리(가열처리 등)에 견딜 수 있는, 작성 공정 조건에 적합한 기판을 선택하면 좋다. 광촉매 물질을 포함하는 유기 화합물층(72)중에는 광촉매 물질(71)이 포함되어 있다. 광촉매 물질의 형상은, 입자형, 주형(柱狀), 침형(針狀), 판형 등 어떠한 형상이라도 좋고, 복수의 광촉매 물질의 입자끼리가 응집하여, 단체로서 집합체를 형성하여도 좋다.
이하에 광촉매 물질을 포함하는 유기 화합물층(72)의 형성예를 설명한다. 광촉매 물질(71)을, 유기 화합물을 포함하는 용액에 분산한다. 유기 화합물을 포함하는 용액에 광촉매 물질(71)이 균일하게 분산하도록 교반하면 좋다. 용액의 점도는 유동성을 유지하면서, 층으로서 소망의 막 두께가 얻어지도록 적절하게 설정하면 좋다. 유기 화합물은, 입자형의 광촉매 물질을 분산한 상태로 고정하여, 층으로서의 형상으로 유지하기 위한 작용도 한다.
광촉매 물질(71)이 분산한 유기 화합물을 포함하는 용액을, 인쇄법 등의 웨트 프로세스에 의해, 제 1 기판(70)상에 부착시키고, 건조시켜 고화하여, 광촉매 물질을 포함하는 유기 화합물층(72)을 형성한다. 용매가 증발하여 제거되고, 광촉매 물질을 포함하는 유기 화합물층(72)에는 유기 화합물 및 광촉매 물질(71)이 포함된다. 광촉매 물질(72)은, 유기 화합물에 의해서 광촉매 물질을 포함하는 유기 화합물층(72)중에 균일하게 분산하여 고정된다.
광촉매 물질을 포함하는 유기 화합물층(72)의 형성방법은, 선택적으로 광촉매 물질을 포함하는 유기 화합물층을 형성할 수 있는 액적 토출법이나, 인쇄법(스크린 인쇄나 오프셋 인쇄 등), 스핀 도포법 등의 도포법, 침지법, 디스펜서법 등을 사용할 수도 있다. 막 두께는 특히 한정되지 않는다. 또한, 광촉매 물질을 포함하는 유기 화합물층에 있어서, 광촉매 물질은 포함되어 있으면 좋지만, 광촉매 물질의 비율로서 10wt% 이상 90wt% 이하로 하면 좋다. 이들의 비율은, 광촉매 물질의 광촉매 기능의 성능, 조사하는 광의 강도, 분해되는 유기 화합물의 강도에 영향을 받기 때문에, 적절하게 설정하면 좋다. 또한, 광촉매 물질의 유기 화합물층 중 에 포함되는 형상도 한정되지 않는다. 막 두께에 대하여 미소한 광촉매 물질이 유기 화합물층 중에 분산하여 포함되어도 좋고, 거의 막 두께와 같은 크기의 입자형의 광촉매 물질을 유기 화합물이 피복하여 접착층의 형상을 취하고 있는 것이라도 상관없다. 또한 포함되는 광촉매 물질의 크기도 균일할 필요는 없고, 복수의 크기가 다른 광촉매 물질이 유기 화합물층 중에 혼재하여도 좋다.
이상의 공정에 의해 형성된 광촉매 물질을 포함하는 유기 화합물층(72)상에 소자층(73)을 형성한다(도 1a 참조.).
그 후, 투광성을 갖는 제 1 기판(70)측에서, 광원(76)으로부터, 제 1 기판(70)을 통과시켜, 광(77)을 광촉매 물질(71)로 조사한다.
사용하는 광은, 특히 한정되지 않고, 적외광, 가시광, 또는 자외광의 어느 하나 또는 그것들의 조합을 사용하는 것이 가능하다. 예를 들면, 자외선 램프, 블랙라이트, 할로겐 램프, 메탈할라이드 램프, 크세논 아크 램프, 카본 아크 램프, 고압 나트륨 램프, 또는 고압 수은 램프로부터 사출된 광을 사용하여도 좋다. 그 경우, 램프 광원은, 필요한 시간 점등시켜 조사하여도 좋고, 복수회 조사하여도 좋다.
또한, 사용하는 광으로서 레이저광을 사용하여도 좋고, 레이저 발진기로서는, 자외광, 가시광, 또는 적외광을 발진하는 것이 가능한 레이저 발진기를 사용할 수 있다. 레이저 발진기로서는, KrF, ArF, XeCl, Xe 등의 엑시머 레이저 발진기, He, He-Cd, Ar, He-Ne, HF 등의 기체 레이저 발진기, YAG, GdVO4, YVO4, YLF, YAlO3 등의 결정에 Cr, Nd, Er, Ho, Ce, Co, Ti 또는 Tm을 도프한 결정을 사용한 고체 레이저 발진기, GaN, GaAs, GaAlAs, InGaAsP 등의 반도체 레이저 발진기를 사용할 수 있다. 또, 고체 레이저 발진기에 있어서는, 기본파의 제 1 고조파 내지 제 5 고조파를 적용하는 것이 바람직하다. 레이저 발진기로부터 사출되는 레이저광의 형상이나 레이저광의 진로를 조정하기 위해서, 셔터, 미러 또는 하프 미러 등의 반사체, 실린드리컬 렌즈나 볼록 렌즈 등에 의해서 구성되는 광학계가 설치되어 있어도 좋다.
또, 조사방법은, 기판을 이동하여 선택적으로 광을 조사하여도 좋고, 광을 XY축 방향으로 주사하여 광을 조사할 수 있다. 이 경우, 광학계에 폴리곤 미러나 갈바노 미러를 사용하는 것이 바람직하다.
또한, 광은, 램프 광원에 의한 광과 레이저광을 조합하여 사용할 수도 있고, 비교적 광범위한 노광처리를 하는 영역은, 램프에 의한 조사처리를 하고, 고정밀의 노광 처리를 하는 영역만 레이저광으로 조사처리를 할 수도 있다. 이와 같이 광의 조사처리를 하면, 스루풋도 향상시킬 수 있다.
광촉매 물질(71)은, 광(77)을 흡수하여 활성화한다. 그 활성 에너지는, 광촉매 물질을 포함하는 유기 화합물층(72)중에 포함되는 주위의 유기 화합물에 작용하여, 결과로서 유기 화합물의 물성을 변화시켜, 개질한다. 즉, 활성화한 광촉매 물질(71)의 에너지(산화력)에 의해, 유기 화합물의 탄소-수소 결합, 탄소-탄소 결합이 분리되고, 유기 화합물의 일부가 이산화탄소 및 물이 되어 탈가스화한다. 결과적으로, 광촉매 물질을 포함하는 유기 화합물층(72)이 거칠게 되어, 광촉매 물질 을 포함하는 유기 화합물층(75)이 된다.
소자층(73)상에 제 2 기판(78)을 설치한다(도 1b 참조.). 제 2 기판은 접착층 등을 사용하여 소자층(73)과 접착하여도 좋고, 수지층과 같은 보호층을 소자층 상에 직접 형성하여도 좋다.
제 2 기판(78)측에 소자층(71)을 전치하기 위해서 힘을 가하면, 광촉매 물질을 포함하는 유기 화합물층(75)은, 강도가 저하하여 무르게 되어 있기 때문에, 층 내부에서 소자층측의 광촉매 물질을 포함하는 유기 화합물층(79b)과, 기판측의 광촉매 물질을 포함하는 유기 화합물층(79a)으로 분리(분단)한다. 따라서, 제 1 기판(70)으로부터 소자층(71)을 박리할 수 있다.
본 발명에서는 광촉매 물질을 유기 화합물층에 분산시킴으로써, 광촉매 물질의 광촉매 기능을 사용하여 유기 화합물을 분해(파괴)하여 층을 거칠게 하여, 기판으로부터 소자층을 박리한다. 그 때문에, 박리를 위해 소자층에 큰 힘을 가할 필요도 없기 때문에, 박리 공정에서 소자가 파괴되지 않고, 양호한 형상으로 간단히 여러 가지의 기판으로 자유롭게 전치할 수 있다.
따라서, 자유롭게 여러 가지의 기판으로 전치할 수 있기 때문에, 기판의 재료의 선택성의 폭이 넓어진다. 또한 염가의 재료를 기판으로서 선택할 수도 있고, 용도에 맞추어서 다양한 기능을 갖게 할 수 있을 뿐만 아니라, 저렴한 비용으로 반도체 장치를 제작할 수 있다.
유기 화합물층 중의 광촉매 물질의 농도는 광촉매 물질을 포함하는 유기 화합물층 중에 균일하여도 좋고, 막 두께 방향으로 농도 구배를 갖고 있어도 좋다. 광촉매 물질과 유기 화합물은 혼재상태에서 동시에 형성하지 않아도 좋고, 먼저 광촉매 물질을 기판 상에 점재시켜 두고, 그 광촉매 물질의 입자 사이를 채우도록 유기 화합물층을 형성하여도 좋다. 또한 먼저 유기 화합물층을 형성하여, 광촉매 물질을 유기 화합물층 중에 도입(유기 화합물층 상에 분산후, 유기 화합물층 중에 확산시키는 등)하여도 좋다. 본 발명에 있어서 광촉매 물질과 유기 화합물은 혼재상태에서 층으로서 형성된다면 어떠한 공정을 사용하여, 광촉매 물질을 포함하는 유기 화합물층을 형성하여도 좋다.
본 명세서 중에 있어서, 농도가 높다는 것은 광촉매 물질의 존재확률이 높아, 분포가 많다는 것을 의미한다. 이들의 농도는 물질의 물성에 따라서, 체적비, 중량비, 조성비 등으로 나타낼 수 있다.
유기 화합물층 중의 광촉매 물질의 혼입상태의 예로서 도 2 및 도 3에 광촉매 물질을 포함하는 유기 화합물층에 있어서, 유기 화합물층 중의 광촉매 물질의 농도에 막 두께 방향으로 구배가 있는 경우를 도시한다.
도 2a에 도시하는 광촉매 물질을 포함하는 유기 화합물층은 본 발명의 광촉매 물질을 포함하는 유기 화합물층의 일 예이고, 제 1 기판(70)상에, 광촉매 물질 혼입 영역(85)을 갖는 유기 화합물층(86)이 형성되고, 유기 화합물층(86)상에 소자층(73)이 형성되어 있다. 유기 화합물층(86)내에서 혼입하는 광촉매 물질은 농도 구배를 갖고 있고, 광촉매 물질은 유기 화합물층(86)내에 불균일하게 존재하고 있다. 광촉매 물질 혼입 영역(85)은, 유기 화합물층(86)과 소자층(73)의 계면 부근에 갖고 있다. 따라서 유기 화합물층(86)중의 광촉매 물질의 농도는, 유기 화합물 층(86)과 소자층(73)의 계면이, 유기 화합물층(86)중에 있어 가장 높다. 광촉매 물질 혼입 영역(85)은 비광촉매 물질 혼입 영역과 명확한 계면을 갖지 않고, 유기 화합물층내에서 막 두께방향으로 소자층(73)에 근접함에 따라서 서서히 농도가 변화하는 구조로 할 수 있다.
광촉매 물질에 제 1 기판(70)으로부터 광을 조사하고, 그 활성화한 에너지에 의해서 유기 화합물을 분해하고, 강도가 저하한 광촉매 물질을 포함하는 유기 화합물층(88)을 형성한다. 그 후, 소자층(73)상에 제 2 기판(78)을 접착하고, 소자층(73)을 제 1 기판(70)으로부터 박리한다(도 2b 내지 도 2d) 참조.). 광촉매 물질에 의한 유기 화합물층의 조화(粗化, roughening)는, 광촉매 물질 혼입 영역(87)에서 일어나기 때문에, 층 내부에서 소자층측의 광촉매 물질을 포함하는 유기 화합물층(89b)과, 기판측의 광촉매 물질을 포함하는 유기 화합물층(89a)으로 분리(분단)한다.
도 3a에 도시하는 광촉매 물질을 포함하는 유기 화합물층은 본 발명의 광촉매 물질을 포함하는 유기 화합물층의 일 예이고, 제 1 기판(70)상에, 광촉매 물질 혼입 영역(80)을 갖는 유기 화합물층(81)이 형성되고, 유기 화합물층(81) 상에 소자층(73)이 형성되어 있다. 유기 화합물층(81) 내에서 혼입하는 광촉매 물질은 농도 구배를 갖고 있고, 광촉매 물질은 유기 화합물층(81)내에 불균일하게 존재하고 있다. 광촉매 물질 혼입 영역(80)은, 유기 화합물층(81)과 제 1 기판(70)과의 계면 부근에 갖고 있다. 따라서 유기 화합물층(81)중의 광촉매 물질의 농도는, 유기 화합물층(81)과 제 1 기판(70)의 계면 부근이, 유기 화합물층(81)중에 있어서 가장 높다. 광촉매 물질 혼입 영역은 비광촉매 물질 혼입 영역과 명확한 계면을 갖지 않고서, 유기 화합물층내에서 막 두께 방향으로 소자층(73)에 근접함에 따라서 서서히 농도가 변화하는 구조로 할 수 있다.
광촉매 물질에 제 1 기판(70)으로부터 광을 조사하여, 그 활성화한 에너지에 의해서 유기 화합물을 분해하고, 강도가 저하한 광촉매 물질을 포함하는 유기 화합물층(83)을 형성한다. 그 후, 소자층(73)상에 제 2 기판(78)을 접착하여, 소자층(73)을 제 1 기판(70)으로부터 박리한다(도 3b 내지 도 3d 참조.). 광촉매 물질에 의한 유기 화합물층의 조화는, 광촉매 물질 혼입 영역(82)에서 일어나기 때문에, 층 내부에서 소자층측의 광촉매 물질을 포함하는 유기 화합물층(84b)과, 기판측의 광촉매 물질을 포함하는 유기 화합물층(84a)으로 분리(분단)한다.
또한, 광촉매 물질을 포함하는 유기 화합물층과 소자층의 사이에 절연층을 설치하여도 좋다. 도 4에 있어서는, 광촉매 물질을 포함하는 유기 화합물층(72)과 소자층(73)의 사이에 절연층(90)이 설치되어 있다. 절연층(90)은 소자층으로의 불순물 등의 오염을 방지하거나, 노광에서 사용되는 광을 흡수, 또는 반사하는 재료를 사용하면, 광촉매 물질을 포함하는 유기 화합물층(72)으로의 광조사를 차폐할 수도 있다. 또한 소자층(73)을 제 1 기판(70)으로부터 박리한 후, 절연층(90)은 그대로 소자층(73)을 지지하여 봉지하는 기판으로서도 사용할 수 있다.
본 발명에 사용할 수 있는 광촉매 물질로서는, 산화티타늄(TiO2), 티타늄산스트론튬(SrTiO3), 셀렌화카드뮴(CdSe), 탄탈산칼륨(KTaO3), 황화카드뮴(CdS), 산화 지르코늄(ZrO2), 산화니오브(Nb2O5), 산화아연(ZnO), 산화철(Fe2O3), 산화텅스텐(WO3) 등이 바람직하다. 이들 광촉매 물질에 자외광 영역의 광(파장 400nm 이하, 바람직하게는 380nm 이하)을 조사하여, 광촉매 활성을 발생시킬 수 있다.
복수의 금속을 포함하는 산화물 반도체로 이루어지는 광촉매 물질의 경우, 구성원소의 염을 혼합, 융해하여 형성할 수 있다. 용매를 제거할 필요가 있을 때는, 소성, 건조를 하면 좋다. 구체적으로는, 소정의 온도(예를 들면, 300℃ 이상)에서 가열하면 좋고, 바람직하게는 산소를 갖는 분위기에서 행한다.
이 가열처리에 의해, 광촉매 물질은 소정의 결정 구조를 가질 수 있다. 예를 들면, 산화티탄(TiO2)에서는, 아나타아제형이나 루틸아나타아제 혼합형을 갖고, 저온 상(相)에서는 아나타아제형이 우선적으로 형성된다. 그 때문에 광촉매 물질이 소정의 결정 구조를 갖지 않은 경우도 가열하면 좋다.
또한 광촉매 물질로 전이금속(Pd, Pt, Cr, Ni, V, Mn, Fe, Ce, Mo, W 등)을 도핑함으로써, 광촉매 활성을 향상시키거나, 가시광 영역(파장 400nm 내지 800nm)의 광에 의해 광촉매 활성을 일으킬 수 있다. 전이금속은, 넓은 밴드갭을 가지는 활성인 광촉매의 금제대 내에 새로운 준위를 형성하고, 가시광 영역까지 광의 흡수범위를 확대할 수 있기 때문이다. 예를 들면, Cr이나 Ni의 억셉터형, V나 Mn의 도너형, Fe 등의 양성형, 그 외 Ce, Mo, W 등을 도핑할 수 있다. 이와 같이 광의 파장은 광촉매 물질에 의해서 결정할 수 있기 때문에, 광조사란 광촉매 물질을 활성화시키는 파장의 광을 조사하는 것을 가리킨다.
또한 광촉매 물질을 진공중 또는 수소환류 중에서 가열하여 환원시키면, 결정 중에 산소 결함이 발생한다. 이렇게 천이원소를 도핑하지 않더라도, 산소 결함은 전자도너와 동등한 역할을 한다. 특히, 졸겔법에 의해 형성하는 경우, 산소 결함이 처음부터 존재하기 때문에, 환원하지 않아도 좋다. 또한 N2 등의 가스를 도프함으로써, 산소 결함을 형성할 수 있다.
본 발명에 사용할 수 있는 유기 화합물로서는, 유기재료나, 유기재료 및 무기재료의 혼합재료를 사용할 수 있다. 유기재료로서는, 시아노에틸셀룰로스계 수지, 폴리에틸렌, 폴리프로필렌, 폴리스티렌계 수지, 실리콘수지, 에폭시수지, 플루오르화비닐리덴 등의 수지를 사용할 수 있다. 또한, 방향족 폴리아미드, 폴리벤조이미다졸(polybenzimidazole) 등의 내열성 고분자, 또는 실록산수지를 사용하여도 좋다. 또, 실록산 수지란, Si-0-Si 결합을 포함하는 수지에 상당한다. 실록산은, 실리콘(Si)과 산소(0)의 결합으로 골격 구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들면 알킬기, 방향족 탄화수소)가 사용된다. 치환기로서, 플루오로기를 사용하여도 좋다. 또는 치환기로서, 적어도 수소를 포함하는 유기기와, 플루오로기를 사용하여도 좋다. 또한, 폴리비닐알콜, 폴리비닐 부티랄 등의 비닐수지, 페놀수지, 노볼락수지, 아크릴수지, 멜라민수지, 우레탄수지, 옥사졸수지(폴리벤조옥사졸) 등의 수지재료를 사용하여도 좋다.
유기 화합물에 포함되는 무기재료로서는, 산화규소, 질화규소, 산화질화규소, 질화산화규소, 질화알루미늄(AlN), 산화질화알루미늄(AlON), 질화산화알루미 늄(AlNO) 또는 산화알루미늄, 산화티타늄(TiO2), BaTiO3, SrTiO3, PbTiO3, KNbO3, PbNbO3, Ta2O3, BaTa2O6, LiTaO3, Y2O3,Al2O3, ZrO2, ZnS, 그 밖의 무기재료를 포함하는 물질로부터 선택된 재료를 사용할 수 있다.
본 발명에 사용할 수 있는 유기 화합물을 포함하는 용액의 용매로서는, 유기 화합물재료가 용해하여, 유기 화합물층을 형성하는 방법(각종 웨트 프로세스) 및 소망의 막 두께에 적합한 점도의 용액을 제작할 수 있는 용매를 적절하게 선택하면 좋다. 유기용매 등을 사용할 수 있고, 예를 들면 유기 화합물로서 실록산수지를 사용하는 경우는, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노메틸에테르아세테이트(PGMEA라고도 함), 3-메톡시-3-메틸-1-부탄올(MMB라고도 함) 등을 사용할 수 있다.
본 발명에 의해, 박리 전의 형상 및 특성을 유지한 양호한 상태에서 전치 공정을 할 수 있는, 박리 공정을 사용하여 반도체 장치 및 표시 장치를 제작할 수 있다. 따라서, 보다 고신뢰성의 반도체 장치를 장치나 공정을 복잡화하지 않고, 수율 좋게 제작할 수 있다.
(실시 형태 2)
본 실시 형태에서는, 본 발명의 전치 공정을 적용하는 표시 장치의 일 구성예에 관해서 도면을 사용하여 설명한다. 보다 구체적으로는, 표시 장치의 구성이 패시브 매트릭스형인 경우에 관해서 나타낸다.
표시 장치는, 제 1 방향으로 연장된 제 1 전극층(751a), 제 1 전극층(751b), 제 1 전극층(751c), 제 1 전극층(751a), 제 1 전극층(751b), 제 1 전극층(751c)을 덮어 설치된 전계 발광층(752)과, 제 1 방향과 수직인 제 2 방향으로 연장된 제 2 전극층(753a), 제 2 전극층(753b), 제 2 전극층(753c)을 갖고 있다(도 5a 참조.). 제 1 전극층(751a), 제 1 전극층(751b), 제 1 전극층(751c)과 제 2 전극층(753a), 제 2 전극층(753b), 제 2 전극층(753a)의 사이에 전계 발광층(752)이 설치되어 있다. 또한, 제 2 전극층(753a), 제 2 전극층(753b), 제 2 전극층(753a)을 덮도록, 보호막으로서 기능하는 절연층(754)을 설치하고 있고, 제 1 전극층(751a), 제 1 전극층(751b), 제 1 전극층(751c), 제 2 전극층(753a), 제 2 전극층(753b), 제 2 전극층(753a), 전계 발광층(752) 및 절연층(754)이 설치된 소자층은 기판(758)에 접하여 설치되어 있다(도 5b 참조.). 또, 인접하는 각각의 발광 소자간에서 가로방향으로의 전계의 영향이 우려되는 경우는, 각 발광 소자에 설치된 전계 발광층(752)을 분리하여도 좋다.
도 5c는, 도 5b의 변형예이고, 제 1 전극층(791a), 제 1 전극층(791b), 제 1 전극층(791c), 전계 발광층(792), 제 2 전극층(793b), 보호층인 절연층(794)이 설치된 소자층이, 기판(798)에 접하여 설치되어 있다. 도 5c의 제 1 전극층(791a), 제 1 전극층(791b), 제 1 전극층(791c)과 같이, 제 1 전극층은, 테이퍼(taper)를 갖는 형상이라도 좋고, 곡률 반경이 연속적으로 변화하는 형상이라도 좋다. 제 1 전극층(791a), 제 1 전극층(791b), 제 1 전극층(791c)과 같은 형상은, 액적 토출법 등을 사용하여 형성할 수 있다. 이러한 곡률을 갖는 곡면이면, 적층하는 절연층이나 도전층의 커버리지가 좋다.
또한, 제 1 전극층의 단부를 덮도록 격벽(절연층)을 형성하여도 좋다. 격벽(절연층)은, 다른 발광 소자간을 막는 벽과 같은 역할을 한다. 도 8a, 도 8b에 제 1 전극층의 단부를 격벽(절연층)으로 덮는 구조를 도시한다.
도 8a에 도시하는 발광 소자의 일 예는, 격벽(절연층)(775)이, 제 1 전극층(771a), 제 1 전극층(771b), 제 1 전극층(771c)의 단부를 덮도록 테이퍼를 갖는 형상으로 형성되어 있다. 제 1 전극층(771a), 제 1 전극층(771b), 제 1 전극층(771c)상에, 격벽(절연층; 775), 전계 발광층(772), 제 2 전극층(773b), 절연층(774), 및 절연층(776)이 설치된 소자층은 기판(778)에 접하여 설치되어 있다.
도 8b에 도시하는 발광 소자의 일 예는, 격벽(절연층; 765)이 곡률을 갖고, 그 곡률 반경이 연속적으로 변화하는 형상이다. 제 1 전극층(761a), 제 1 전극층(761b), 제 1 전극층(761c), 전계 발광층(762), 제 2 전극층(763b), 절연층(764)이 설치된 소자층이, 기판(768)에 접하여 설치되어 있다.
본 발명에서는 광촉매 물질을 유기 화합물층으로 분산시킴으로써, 광촉매 물질의 광촉매 기능을 사용하여 유기 화합물을 분해(파괴)하여 층을 거칠게 하여, 기판으로부터 소자층을 박리한다. 그 때문에, 박리를 위해 소자층에 커다란 힘을 가할 필요도 없기 때문에, 박리 공정에서 소자가 파괴되지 않고, 양호한 형상으로 간단히 여러 가지의 기판으로 자유롭게 전치할 수 있다. 광촉매 물질을 포함하는 유기 화합물층의 박리 후의 소자층측의 잔존층이 광촉매 물질을 포함하는 유기 화합물층(759b, 769b, 779b, 799b)이다.
따라서, 자유롭게 여러 가지의 기판으로 전치할 수 있기 때문에, 기판의 재 료의 선택성의 폭이 넓어진다. 또한 염가의 재료를 기판으로서 선택할 수도 있고, 용도에 맞추어서 다양한 기능을 갖게 할 수 있을 뿐만 아니라, 저렴한 비용으로 반도체 장치를 제작할 수 있다.
도 6에 도 5a 및 도 5b의 표시 장치의 제작 공정을 도시한다. 도 6a에 있어서, 제 1 기판(750)과 제 1 전극층(751a, 751b, 751c)의 사이에 광촉매 물질을 포함하는 유기 화합물층(756)이 설치되어 있다. 제 1 기판(750)은 소자층에 포함되는 표시 소자를 형성하는 공정에서의 처리(가열처리 등)에 견딜 수 있는, 작성 공정 조건에 적합한 기판을 선택하면 좋다. 광촉매 물질을 포함하는 유기 화합물층(756)중에는 광촉매 물질이 포함되어 있다.
그 후, 투광성을 갖는 제 1 기판(750)측에서, 광원(780)으로부터, 제 1 기판(750)을 통과시켜 광(781)을 광촉매 물질로 조사한다(도 6b 참조.).
광촉매 물질은, 광(781)을 흡수하여 활성화한다. 그 활성 에너지는, 광촉매 물질을 포함하는 유기 화합물층(756)중에 포함되는 주위의 유기 화합물에 작용하여, 결과로서 유기 화합물의 물성을 변화시켜, 개질한다. 즉, 활성화한 광촉매 물질의 에너지(산화력)에 의해, 유기 화합물의 탄소-수소 결합, 탄소-탄소 결합이 분리되고, 유기 화합물의 일부가 이산화탄소 및 물이 되어 탈가스화한다. 결과적으로, 광촉매 물질을 포함하는 유기 화합물층(756)이 거칠게 되어, 광촉매 물질을 포함하는 유기 화합물층(757)이 된다.
발광 소자(785)를 포함하는 소자층의 절연막(754)상에 제 2 기판(758)을 설치한다(도 6c 참조.). 제 2 기판(758)은 접착층 등을 사용하여 소자층과 접착하여 도 좋고, 수지층과 같은 보호층을 소자층 상에 직접 형성하여도 좋다.
제 2 기판(758)측에 발광 소자(785)를 포함하는 소자층을 전치하기 위해서 힘을 가하면, 광촉매 물질을 포함하는 유기 화합물층(757)은, 강도가 저하하여 무르게 되어 있기 때문에, 층 내부에서 소자층측의 광촉매 물질을 포함하는 유기 화합물층(759b)과, 기판측의 광촉매 물질을 포함하는 유기 화합물층(759a)으로 분리(분단)한다. 따라서, 제 1 기판(750)으로부터 발광 소자(785)를 포함하는 소자층을 박리할 수 있다.
도 7은, 본 발명을 적용한 패시브 매트릭스형의 액정 표시 장치의 제작 공정을 도시한다. 도 7에 있어서, 광촉매 물질을 포함하는 유기 화합물층(1707)이 형성되고, 제 1 화소전극층(1701a, 1701b, 1701c), 배향막으로서 기능하는 절연층(1712)이 설치된 제 1 기판(1700)과, 배향막으로서 기능하는 절연층(1704), 대향전극층(1705), 컬러 필터로서 기능하는 착색층(1706)이 설치된 제 2 기판(1710)이 액정층(1703)을 끼워 대향하고 있다. 제 1 기판(1700)과 제 1 화소전극층(1701a, 1701b, 1701c)의 사이에 광촉매 물질을 포함하는 유기 화합물층(1707)이 설치되어 있다. 제 1 기판(1700)은 소자층에 포함되는 액정 표시 소자(1713)를 형성하는 공정에서의 처리(가열처리 등)에 견딜 수 있는, 작성 공정 조건에 적합한 기판을 선택하면 좋다. 광촉매 물질을 포함하는 유기 화합물층(1707)중에는 광촉매 물질이 포함되어 있다.
그 후, 투광성을 갖는 제 1 기판(1700)측에서, 광원(780)으로부터, 제 1 기판(1700)을 통과시켜 광(781)을 광촉매 물질로 조사한다(도 6b 참조.).
광촉매 물질은, 광(781)을 흡수하여 활성화한다. 그 활성 에너지는, 광촉매 물질을 포함하는 유기 화합물층(1707)중에 포함되는 주위의 유기 화합물에 작용하여, 결과로서 유기 화합물의 물성을 변화시켜, 개질한다. 즉, 활성화한 광촉매 물질의 에너지(산화력)에 의해, 유기 화합물의 탄소-수소 결합, 탄소-탄소 결합이 분리되어, 유기 화합물의 일부가 이산화탄소 및 물이 되어 탈가스화한다. 결과적으로, 광촉매 물질을 포함하는 유기 화합물층(1707)이 거칠게 되어, 광촉매 물질을 포함하는 유기 화합물층(1708)이 된다.
제 2 기판(1710)측에 액정 표시 소자(1713)를 포함하는 소자층을 전치하기 위해서 힘을 가하면, 광촉매 물질을 포함하는 유기 화합물층(1708)은, 강도가 저하하여 무르게 되어 있기 때문에, 층 내부에서 소자층측의 광촉매 물질을 포함하는 유기 화합물층(1709b)과, 기판측의 광촉매 물질을 포함하는 유기 화합물층(1709a)으로 분리(분단)한다. 따라서, 제 1 기판(1700)으로부터 액정 표시 소자(1713)를 포함하는 소자층을 박리할 수 있다.
제 1 기판(1700)으로부터 액정 표시 소자(1713)를 포함하는 소자층을 박리 후, 소자층의 광촉매 물질을 포함하는 유기 화합물층(1709a) 측에 제 3 기판(1711)을 접착한다(도 7d 참조.). 접착하는 제 3 기판(1711)은, 소자층에 잔존하고 있는 광촉매 물질이 활성화하는 파장의 광을 투과시키지 않는 재료로 하면 좋다.
본 발명에서는 광촉매 물질을 유기 화합물층에 분산시킴으로써, 광촉매 물질의 광촉매 기능을 사용하여 유기 화합물을 분해(파괴)하여 층을 거칠게 하여, 기판으로부터 소자층을 박리한다. 그 때문에, 박리를 위해 소자층에 큰 힘을 가할 필 요도 없기 때문에, 박리 공정에서 소자가 파괴되지 않고, 양호한 형상으로 간단히 여러 가지의 기판으로 자유롭게 전치할 수 있다.
따라서, 자유롭게 여러 가지의 기판으로 전치할 수 있기 때문에, 기판의 재료의 선택성의 폭이 넓어진다. 또한 염가인 재료를 기판으로서 선택할 수도 있어, 용도에 맞추어서 다양한 기능을 갖게 할 수 있을 뿐만 아니라, 저렴한 비용으로 반도체 장치를 제작할 수 있다.
기판(758), 기판(766), 기판(768), 기판(778), 기판(798)으로서는, 유리 기판이나 가요성 기판 외에, 석영기판 등을 사용할 수 있다. 가요성 기판이란, 구부릴 수 있는(플렉시블) 기판을 말하며, 예를 들면, 폴리카보네이트, 폴리아릴레이트, 폴리에테르설폰 등으로 이루어지는 플라스틱 기판 등을 들 수 있다. 또한, 필름(폴리프로필렌, 폴리에스테르, 비닐, 폴리플루오르화비닐, 염화비닐 등으로 이루어짐), 섬유질인 재료로 이루어지는 종이, 기재필름(폴리에스테르, 폴리아미드, 무기증착필름, 종이류 등) 등을 사용할 수도 있다.
본 실시 형태에서 제시한 제 1 전극층, 제 2 전극층, 전계 발광층의 재료 및 형성방법은, 다른 실시 형태에서 제시한 재료 및 형성방법의 어느 하나를 사용하여 마찬가지로 행할 수 있다.
격벽(절연층)(765), 격벽(절연층)(775)으로서는, 산화규소, 질화규소, 산화질화규소, 산화알루미늄, 질화알루미늄, 산질화알루미늄 그 밖의 무기절연성 재료, 또는 아크릴산, 메타크릴산 및 이들의 유도체, 또는 폴리이미드(polyimide), 방향족 폴리아미드, 폴리벤조이미다졸(polybenzimidazole) 등의 내열성 고분자, 또는 실록산수지를 사용하여도 좋다. 또한, 폴리비닐알콜, 폴리비닐 부티랄 등의 비닐수지, 에폭시수지, 페놀수지, 노볼락수지, 아크릴수지, 멜라민수지, 우레탄수지 등의 수지재료를 사용한다. 또한, 벤조사이클로부텐, 파릴렌, 플루오르화아릴렌에테르, 폴리이미드 등의 유기재료, 수용성 호모중합체와 수용성 공중합체를 포함하는 조성물 재료 등을 사용하여도 좋다. 제작법으로서는, 플라즈마 CVD 법이나 열 CVD 법 등의 기상성장법이나 스퍼터링법을 사용할 수 있다. 또한, 액적 토출법이나, 인쇄법(스크린 인쇄나 오프셋 인쇄 등 패턴이 형성되는 방법)을 사용할 수도 있다. 도포법으로 얻어지는 유기막이나 무기막(SOG 막 등) 등도 사용할 수 있다.
또한, 액적 토출법에 의해, 도전층, 절연층 등을, 조성물을 토출하여 형성한 후, 그 평탄성을 높이기 위해서 표면을 압력에 의해서 프레스하여 평탄화하여도 좋다. 프레스 방법으로서는, 롤러형인 것을 표면에 주사함으로써, 요철을 고르게 하도록 경감시키거나, 평탄한 판형의 물건으로 표면을 수직으로 프레스하여도 좋다. 프레스할 때에, 가열 공정을 하여도 좋다. 또한 용제 등에 의해서 표면을 연화, 또는 융해시켜 에어 나이프로 표면의 요철부를 제거하여도 좋다. 또한, CMP 법을 사용하여 연마하여도 좋다. 이 공정은, 액적 토출법에 의해서 요철이 생기는 경우에, 그 표면의 평탄화하는 경우 적용할 수 있다.
본 발명에 의해, 박리 전의 형상 및 특성을 유지한 양호한 상태에서 전치 공정을 할 수 있는, 박리 공정을 사용하여 반도체 장치 및 표시 장치를 제작할 수 있다. 따라서, 보다 고신뢰성의 반도체 장치를 장치나 공정을 복잡화하지 않고, 수율 좋게 제작할 수 있다.
(실시 형태 3)
본 실시 형태에서는 본 발명의 전치 공정을 사용하여 제작한 트랜지스터를 갖는 반도체 장치에 관해서 설명한다.
도 9에 있어서, 투광성을 갖는 기판(500)상에 설치된 투광성을 갖는 절연층(512)과, 트랜지스터(510a, 510b)를 포함하는 소자층과의 사이에 광촉매 물질을 포함하는 유기 화합물층(516)이 설치되어 있다. 제 1 기판(500) 및 절연층(512)은 소자층에 포함되는 표시 소자를 형성하는 공정에서의 처리(가열처리 등)에 견딜 수 있는, 작성 공정 조건에 적합한 재료를 선택하면 좋다. 광촉매 물질을 포함하는 유기 화합물층(516)중에는 광촉매 물질이 포함되어 있다.
그 후, 투광성을 갖는 제 1 기판(500)측에서, 광원(580)으로부터, 제 1 기판(500) 및 절연층(512)을 통과시켜 광(581)을 광촉매 물질로 조사한다(도 9b 참조.).
광촉매 물질은, 광(581)을 흡수하여 활성화한다. 그 활성 에너지는, 광촉매 물질을 포함하는 유기 화합물층(516)중에 포함되는 주위의 유기 화합물에 작용하여, 결과로서 유기 화합물의 물성을 변화시켜, 개질한다. 즉, 활성화한 광촉매 물질의 에너지(산화력)에 의해, 유기 화합물의 탄소-수소 결합, 탄소-탄소 결합이 분리되고, 유기 화합물의 일부가 이산화탄소 및 물이 되어 탈가스화한다. 결과적으로, 광촉매 물질을 포함하는 유기 화합물층(516)이 거칠게 되어, 광촉매 물질을 포함하는 유기 화합물층(517)이 된다.
트랜지스터(510a, 510b)를 포함하는 소자층의 절연막(509), 절연층(511)상에 제 2 기판(518)을 설치한다(도 9c 참조.). 제 2 기판(518)은 접착층 등을 사용하여 소자층과 접착하여도 좋고, 수지층과 같은 보호층을 소자층 상에 직접 형성하여도 좋다.
제 2 기판(518)측에 트랜지스터(510a, 510b)를 포함하는 소자층을 전치하기 위해서 힘을 가하면, 광촉매 물질을 포함하는 유기 화합물층(517)은, 강도가 저하하여 무르게 되어 있기 때문에, 층 내부에서 소자층측의 광촉매 물질을 포함하는 유기 화합물층(519b)과, 기판측의 광촉매 물질을 포함하는 유기 화합물층(519a)으로 분리(분단)한다. 따라서, 제 1 기판(500)으로부터 트랜지스터(510a, 510b)를 포함하는 소자층을 박리할 수 있다.
본 실시 형태에 있어서의 도 9에서는, 트랜지스터(510a, 510b)는 채널 H형 역스태거 트랜지스터의 예를 도시한다. 도 9에 있어서, 트랜지스터(510a, 510b)는, 게이트 전극층(502a, 502b), 게이트 절연층(508), 반도체층(504a, 504b), 일 도전형을 갖는 반도체층(503a, 503b, 503c, 503d), 소스 전극층 또는 드레인 전극층인 배선층(505a, 505b, 505c, 505d)을 포함한다.
반도체층을 형성하는 재료는, 실란이나 게르만으로 대표되는 반도체 재료가스를 사용하여 기상성장법이나 스퍼터링법으로 제작되는 비정질 반도체(이하 「아모퍼스 반도체: AS」라고도 함.), 상기 비정질 반도체를 광에너지나 열에너지를 이용하여 결정화시킨 다결정 반도체, 또는 세미 아모퍼스(미결정 혹은 마이크로 크리스탈이라고도 불린다. 이하 「SAS」라고도 함) 반도체 등을 사용할 수 있다.
SAS는, 비정질과 결정 구조(단결정, 다결정을 포함함)의 중간적인 구조를 갖 고, 자유 에너지적으로 안정된 제 3 상태를 갖는 반도체이며, 단거리질서를 갖고 격자 일그러짐을 갖는 결정질인 영역을 포함하고 있다. SAS는, 규소를 포함하는 기체를 글로방전 분해(플라즈마 CVD)하여 형성한다. 규소를 포함하는 기체로서는, SiH4, 그 외에도 Si2H6, SiH2Cl2, SiHCl3, SiCl4, SiF4 등을 사용하는 것이 가능하다. 또한 F2, GeF4를 혼합시켜도 좋다. 이 규소를 포함하는 기체를 H2, 또는, H2와 He, Ar, Kr, Ne로부터 선택된 일종 또는 복수종의 희가스원소로 희석하여도 좋다. 또한, 헬륨, 아르곤, 크립톤, 네온 등의 희가스원소를 포함하여 격자 일그러짐을 더욱 조장시킴으로써 안정성이 늘어 양호한 SAS가 얻어진다. 또한 반도체막으로서 불소계 가스로 형성되는 SAS 층에 수소계 가스로 형성되는 SAS 층을 적층하여도 좋다.
비정질 반도체로서는, 대표적으로는 수소화 아모퍼스 실리콘, 결정성 반도체로서는 대표적으로는 폴리실리콘 등을 들 수 있다. 폴리실리콘(다결정 실리콘)에는, 800℃ 이상의 프로세스 온도를 지나서 형성되는 폴리실리콘을 주재료로서 사용한 소위 고온 폴리실리콘이나, 600℃ 이하의 프로세스 온도에서 형성되는 폴리실리콘을 주재료로서 사용한 소위 저온 폴리실리콘, 또한 결정화를 촉진하는 원소 등을 첨가하여 결정화시킨 폴리실리콘 등을 포함하고 있다. 물론, 상술한 바와 같이, 세미 아모퍼스 반도체 또는 반도체막의 일부에 결정상을 포함하는 반도체를 사용할 수도 있다.
반도체막에, 결정성 반도체막을 사용하는 경우, 그 결정성 반도체막의 제작 방법은, 공지방법(레이저 결정화법, 열결정화법, 또는 니켈 등의 결정화를 조장하는 원소를 사용한 열결정화법 등)을 사용하면 좋다. 또한, SAS인 미결정 반도체를 레이저 조사하여 결정화하여, 결정성을 높일 수 있다. 결정화를 조장하는 원소를 도입하지 않은 경우는, 비정질 반도체막에 레이저광을 조사하기 전에, 질소분위기하 500℃에서 1시간 가열함으로써 비정질 반도체막의 함유 수소 농도를 1×1020atoms/cm3 이하로까지 방출시킨다. 이것은 수소를 많이 포함한 비정질 반도체막에 레이저광을 조사하면 비정질 반도체막이 파괴되어 버리기 때문이다. 결정화를 위한 가열처리는, 가열화로, 레이저 조사, 또는 램프로부터 발하는 광의 조사(램프어닐이라고도 함) 등을 사용할 수 있다. 가열방법으로서 GRTA(Gas Rapid Thermal Anneal)법, LRTA(Lamp Rapid Thermal Anneal)법 등의 RTA법이 있다. GRTA란 고온의 가스를 사용하여 가열처리를 하는 방법이고, LRTA란 램프광에 의해 가열처리를 하는 방법이다.
또한, 비정질 반도체층을 결정화하여, 결정성 반도체층을 형성하는 결정화 공정에서, 비정질 반도체층에 결정화를 촉진하는 원소(촉매원소, 금속원소라고도 나타냄)를 첨가하여, 열처리(550℃ 내지 750℃에서 3분 내지 24시간)에 의해 결정화를 하여도 좋다. 규소의 결정화를 조장하는 금속원소로서는 철(Fe), 니켈(Ni), 코발트(Co), 루테늄(Ru), 로듐(Rh), 팔라듐(Pd), 오스늄(Os), 이리듐(Ir), 백금(Pt), 동(Cu) 및 금(Au)으로부터 선택된 일종 또는 복수 종류를 사용할 수 있다.
비정질 반도체막으로의 금속원소의 도입의 방법으로서는, 상기 금속원소를 비정질 반도체막의 표면 또는 그 내부에 존재시킬 수 있는 수법이면 특히 한정되지 않고, 예를 들면 스퍼터법, CVD법, 플라즈마 처리법(플라즈마 CVD법도 포함함), 흡착법, 금속염의 용액을 도포하는 방법을 사용할 수 있다. 이 중 용액을 사용하는 방법은 간편하고, 금속원소의 농도 조정이 용이하다는 점에서 유용하다. 또한, 이 때 비정질 반도체막의 표면의 젖음성을 개선하여, 비정질 반도체막의 표면 전체에 수용액을 널리 퍼지게 하기 위해서, 산소 분위기 중에서의 UV 광의 조사, 열산화법, 하이드록시 라디칼을 포함하는 오존물 또는 과산화 수소에 의한 처리 등에 의해, 산화막을 성막하는 것이 바람직하다.
결정화를 촉진하는 원소를 결정성 반도체층으로부터 제거, 또는 경감시키기 위해서, 결정성 반도체층에 접하여, 불순물 원소를 포함하는 반도체층을 형성하고, 게터링 싱크로서 기능시킨다. 불순물 원소로서는, n 형을 부여하는 불순물 원소, p 형을 부여하는 불순물 원소나 희가스 원소 등을 사용할 수 있고, 예를 들면 인(P), 질소(N), 비소(As), 안티몬(Sb), 비스무트(Bi), 붕소(B), 헬륨(He), 네온(Ne), 아르곤(Ar), Kr(크립톤), Xe(크세논)으로부터 선택된 일종 또는 복수종을 사용할 수 있다. 결정화를 촉진하는 원소를 포함하는 결정성 반도체층에, 희가스원소를 포함하는 반도체층을 형성하고, 열처리(550℃ 내지 750℃에서 3분 내지 24시간)를 한다. 결정성 반도체층 중에 포함되는 결정화를 촉진하는 원소는, 희가스원소를 포함하는 반도체층 중으로 이동하여, 결정성 반도체층 중의 결정화를 촉진하는 원소는 제거, 또는 경감된다. 그 후, 게터링 싱크로 된 희가스원소를 포함하는 반도체층을 제거한다.
레이저와, 반도체막을 상대적으로 주사함으로써, 레이저 조사를 할 수 있다. 또한 레이저 조사에 있어서, 빔을 정밀도 좋게 겹치거나, 레이저 조사 개시위치나 레이저 조사 종료위치를 제어하기 위해서, 마커를 형성할 수도 있다. 마커는 비정질 반도체막과 동시에, 기판 상으로 형성하면 좋다.
레이저 조사를 사용하는 경우, 연속발진형의 레이저 빔(CW(CW:continuous-wave) 레이저 빔)이나 펄스 발진형의 레이저 빔(펄스 레이저 빔)을 사용할 수 있다. 여기에서 사용할 수 있는 레이저 빔은, Ar 레이저, Kr 레이저, 엑시머 레이저 등의 기체 레이저, 단결정의 YAG, YVO4, 폴스테라이트(Mg2SiO4), YAlO3, GdVO4, 또는 다결정(세라믹)의 YAG, Y2O3, YVO4, YAlO3, GdVO4에, 도펀트로서 Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta 중 1종 또는 복수종 첨가되어 있는 것을 매질로 하는 레이저, 유리 레이저, 루비 레이저, 알렉산드라이트 레이저, Ti: 사파이어 레이저, 동(銅) 증기 레이저 또는 금 증기 레이저 중 일종 또는 복수종으로부터 발진되는 것을 사용할 수 있다. 이러한 레이저 빔의 기본파, 또는 이들의 기본파의 제 2 고조파로부터 제 4 고조파의 레이저 빔을 조사함으로써, 대입자 직경의 결정을 얻을 수 있다. 예를 들면, Nd:YVO4 레이저(기본파 1064nm)의 제 2 고조파(532nm)나 제 3 고조파(355nm)를 사용할 수 있다. 이 레이저는, CW로 사출하는 것도, 펄스 발진으로 사출하는 것도 가능하다. CW로 사출하는 경우는, 레이저의 파워밀도는 O.01 내지 10OMW/cm2 정도(바람직하게는 0.1 내지 10MW/cm2)가 필요하다. 그리고, 주사속도를 10 내지 2000cm/sec 정도로 하여 조사한다.
또, 단결정의 YAG, YVO4, 폴스테라이트(Mg2SiO4), YAlO3, GdVO4, 또는 다결정(세라믹)의 YAG, Y2O3, YVO4, YAlO3, GdVO4에, 도펀트로서 Nd, Yb, Cr, Ti, Ho, Er, Tm, Ta 중 1종 또는 복수종 첨가되어 있는 것을 매질로 하는 레이저, Ar 이온 레이저, 또는 Ti: 사파이어 레이저는, 연속 발진을 시키는 것이 가능하고, Q 스위치동작이나 모드 동기 등을 함으로써 10MHz 이상의 발진 주파수로 펄스 발진을 시키는 것도 가능하다. 10MHz 이상의 발진 주파수로 레이저 빔을 발진시키면, 반도체막이 레이저에 의해서 용융하고 나서 고화하기까지의 동안에, 다음의 펄스가 반도체막에 조사된다. 따라서, 발진 주파수가 낮은 펄스 레이저를 사용하는 경우와 다르고, 반도체막 중에 있어서 고액 계면을 연속적으로 이동시킬 수 있기 때문에, 주사방향을 향하여 연속적으로 성장한 결정립을 얻을 수 있다.
매질로서 세라믹(다결정)을 사용하면, 단시간 또한 저렴한 비용으로 자유로운 형상으로 매질을 형성하는 것이 가능하다. 단결정을 사용하는 경우, 통상, 직경 수mm, 길이 수십 mm의 원주형의 매질이 사용되고 있지만, 세라믹을 사용하는 경우는 더욱 큰 것을 만드는 것이 가능하다.
발광에 직접 기여하는 매질 중의 Nd, Yb 등의 도펀트의 농도는, 단결정 중에서도 다결정 중에서도 크게는 바뀌어지지 않기 때문에, 농도를 증가시키는 것에 의한 레이저의 출력 향상에는 어느 정도 한계가 있다. 그렇지만, 세라믹의 경우, 단결정과 비교하여 매질의 크기를 현저하게 크게 할 수 있기 때문에 대폭적인 출력 향상을 기대할 수 있다.
또한, 세라믹의 경우에서는, 평행육면체형상이나 직방체형상의 매질을 용이하게 형성하는 것이 가능하다. 이러한 형상의 매질을 사용하여, 발진광을 매질의 내부에서 지그재그로 진행시키면, 발진 광로를 길게 잡을 수 있다. 그 때문에, 증폭이 커지고, 대출력으로 발진시키는 것이 가능하게 된다. 또한, 이러한 형상의 매질로부터 사출되는 레이저 빔은 사출시의 단면형상이 사각형상이기 때문에, 환형(環狀)의 빔과 비교하면, 선형 빔으로 정형하는 데 유리하다. 이와 같이 사출된 레이저빔을, 광학계를 사용하여 정형함으로써, 단변의 길이 1mm 이하, 장변의 길이 수mm 내지 수 m의 선형 빔을 용이하게 얻는 것이 가능해진다. 또한, 여기광을 매질에 균일하게 조사함으로써, 선형 빔은 장변방향으로 에너지 분포가 균일한 것으로 된다. 또한 레이저는, 반도체막에 대하여 입사각 θ(0 < θ<90도)를 갖게 하여 조사시키면 좋다. 레이저의 간섭을 방지할 수 있기 때문이다.
이 선형 빔을 반도체막에 조사함으로써, 반도체막의 전체면을 보다 균일하게 어닐하는 것이 가능하게 된다. 선형 빔의 양단까지 균일한 어닐이 필요한 경우는, 그 양단에 슬릿을 배치하여, 에너지의 감쇠부를 차광하는 등의 연구가 필요하게 된다.
이렇게 하여 얻어진 강도가 균일한 선형 빔을 사용하여 반도체막을 어닐하고, 이 반도체막을 사용하여 표시 장치를 제작하면, 그 표시 장치의 특성은, 양호하고 또한 균일하다.
또한, 희가스나 질소 등의 불활성 가스 분위기 중에서 레이저광을 조사하도록 하여도 좋다. 이것에 의해, 레이저광의 조사에 의해 반도체 표면의 거칠기를 억제할 수 있고, 계면 준위 밀도의 격차에 의해서 생기는 임계치의 격차를 억제할 수 있다.
비정질 반도체막의 결정화는, 열처리와 레이저광조사에 의한 결정화를 조합하여도 좋고, 열처리나 레이저광조사를 단독으로, 복수회 행하여도 좋다.
게이트 전극층은, 스퍼터링법, 증착법, CVD 법 등의 수법에 의해 형성할 수 있다. 게이트 전극층은 탄탈(Ta), 텅스텐(W), 티타늄(Ti), 몰리브덴(Mo), 알루미늄(Al), 동(Cu), 크롬(Cr), 네오듐(Nd)으로부터 선택된 원소, 또는 상기 원소를 주성분으로 하는 합금재료 또는 화합물재료로 형성하면 좋다. 또한, 게이트 전극층으로서 인 등의 불순물 원소를 도핑한 다결정 실리콘막으로 대표되는 반도체막이나, AgPdCu 합금을 사용하여도 좋다. 또한, 게이트 전극층은 단층이나 적층이라도 좋다.
본 실시 형태에서는 게이트 전극층을 테이퍼형상을 갖도록 형성하지만, 본 발명은 그것에 한정되지 않고, 게이트 전극층을 적층 구조로 하여, 한층만이 테이퍼형상을 갖고, 다른쪽은 이방성 에칭에 의해서 수직인 측면을 갖고 있어도 좋다. 테이퍼 각도도 적층하는 게이트 전극층간에서 달라도 좋고, 동일하여도 좋다. 테이퍼형상을 가짐으로써, 그 위에 적층하는 막의 피복성이 향상하여, 결함이 경감되기 때문에 신뢰성이 향상된다.
소스 전극층 또는 드레인 전극층은, PVD법, CVD법, 증착법 등에 의해 도전막을 성막한 후, 소망의 형상으로 에칭하여 형성할 수 있다. 또한, 액적 토출법, 인쇄법, 디스펜서법, 전계도금법 등에 의해, 소정의 장소에 선택적으로 도전층을 형 성할 수 있다. 또한 리플로법, 다마신법을 사용하여도 좋다. 소스 전극층 또는 드레인 전극층의 재료는, Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al, Ta, Mo, Cd, Zn, Fe, Ti, Si, Ge, Zr, Ba 등의 금속 또는 그 합금, 또는 그 금속 질화물을 사용하여 형성한다. 또한, 이들의 적층 구조로 하여도 좋다.
절연층(512, 511, 509)으로서는, 산화규소, 질화규소, 산화질화규소, 산화알루미늄, 질화알루미늄, 산질화알루미늄 그 밖의 무기절연성 재료, 또는 아크릴산, 메타크릴산 및 이들의 유도체, 또는 폴리이미드(polyimide), 방향족 폴리아미드, 폴리벤조이미다졸(polybenzimidazole) 등의 내열성 고분자, 또는 실록산수지를 사용하여도 좋다. 또한, 폴리비닐알콜, 폴리비닐 부티랄 등의 비닐수지, 에폭시수지, 페놀수지, 노볼락수지, 아크릴수지, 멜라민수지, 우레탄수지 등의 수지재료를 사용한다. 또한, 벤조시클로부텐, 파릴렌, 플루오르화 아릴렌에테르, 폴리이미드 등의 유기재료, 수용성 호모 중합체와 수용성 공중합체를 포함하는 조성물재료 등을 사용하여도 좋다. 제작법으로서는, 플라즈마 CVD 법이나 열 CVD 법 등의 기상성장법이나 스퍼터링법을 사용할 수 있다. 또한, 액적 토출법이나, 인쇄법(스크린 인쇄나 오프셋 인쇄 등 패턴이 형성되는 방법)을 사용할 수도 있다. 도포법으로 얻어지는 유기막이나 무기막(SOG 막 등) 등도 사용할 수 있다.
또한, 액적 토출법에 의해, 도전층, 절연층 등을, 조성물을 토출하여 형성한 후, 그 평탄성을 높이기 위해서 표면을 압력에 의해서 프레스하여 평탄화하여도 좋다. 프레스 방법으로서는, 롤러형인 것을 표면에 주사함으로써, 요철을 고르게 하도록 경감하거나, 평탄한 판형의 물건으로 표면을 수직으로 프레스하여도 좋다. 프레스할 때에, 가열 공정을 하여도 좋다. 또한 용제 등에 의해서 표면을 연화, 또는 융해시켜 에어 나이프로 표면의 요철부를 제거하여도 좋다. 또한, CMP 법을 사용하여 연마하여도 좋다. 이 공정은, 액적 토출법에 의해서 요철이 생기는 경우에, 그 표면의 평탄화하는 경우 적용할 수 있다.
본 실시 형태에 한정되지 않고, 박막 트랜지스터는 채널 형성 영역이 한개 형성되는 싱글게이트 구조이거나, 두개 형성되는 더블게이트 구조 또는 세개 형성되는 트리플게이트 구조라도 좋다. 또한, 주변 구동 회로 영역의 박막 트랜지스터도, 싱글게이트 구조, 더블게이트 구조 또는 트리플게이트 구조이어도 좋다.
또, 본 실시 형태에서 제시한 박막 트랜지스터의 제작 방법에 한정되지 않고, 톱게이트형(예를 들면 순스태거형, 코플레이너형), 보텀게이트형(예를 들면, 역코플레이너형), 또는 채널영역의 상하에 게이트 절연막을 개재하여 배치된 2개의 게이트 전극층을 갖는다, 듀얼게이트형이나 그 밖의 구조에 있어서도 적용할 수 있다.
본 실시 형태에서는, 광촉매 물질에 대한 광조사를 하고 나서 가요성을 갖는 대향기판을 접착하는 예를 제시하지만, 전치하는 기판을 소자층에 접착한 후에 광촉매 물질에 광을 조사하여도 좋다.
본 발명에서는 광촉매 물질을 유기 화합물층에 분산시킴으로써, 광촉매 물질의 광촉매 기능을 사용하여 유기 화합물을 분해(파괴)하여 층을 거칠게 하여, 기판으로부터 소자층을 박리한다. 그 때문에, 박리를 위해 소자층에 큰 힘을 가할 필요도 없기 때문에, 박리 공정에서 소자가 파괴되지 않고, 양호한 형상으로 간단히 여러 가지의 기판으로 자유롭게 전치할 수 있다.
따라서, 자유롭게 여러 가지의 기판으로 전치할 수 있기 때문에, 기판의 재료의 선택성의 폭이 넓어진다. 또한 염가인 재료를 기판으로서 선택할 수 있고, 용도에 맞추어서 다양한 기능을 갖게 할 수 있을 뿐만 아니라, 저렴한 비용으로 반도체 장치를 제작할 수 있다.
(실시 형태 4)
본 실시 형태에서는, 상기 실시 형태 2와는 다른 구성을 갖는 표시 장치에 관해서 설명한다. 구체적으로는, 표시 장치의 구성이 액티브 매트릭스형인 경우에 관해서 나타낸다.
표시 장치의 상면도를 도 10a에, 도 10a에 있어서의 선 E-F의 단면도를 도 10b에 도시한다. 또한, 도 10a에는, 전계 발광층(532), 제 2 전극층(533) 및 절연층(534)은 생략되어 도시되어 있지 않지만, 도 10b에 도시하는 바와 같이 각각 설치되어 있다.
제 1 방향으로 연장된 제 1 배선과, 제 1 방향과 수직인 제 2 방향으로 연장된 제 2 배선이 매트릭스형으로 설치되어 있다. 또한, 제 1 배선은 트랜지스터(521)의 소스 전극 또는 드레인 전극에 접속되어 있고, 제 2 배선은 트랜지스터(521)의 게이트 전극에 접속되어 있다. 또한, 제 1 배선과 접속되어 있지 않은 트랜지스터(521)의 소스 또는 드레인 전극에, 제 1 전극층(531)이 접속되고, 제 1 전극층(531), 전계 발광층(532), 제 2 전극층(533)의 적층 구조에 의해서 발광 소자(530)가 설치되어 있다. 인접하는 각각의 발광 소자의 사이에 격벽(절연층 )(528)을 설치하고, 제 1 전극층과 격벽(절연층)(528)상에 전계 발광층(532) 및 제 2 전극층(533)을 적층하여 설치하고 있다. 제 2 전극층(533)상에 보호층이 되는 절연층(534)을 갖고 있다. 또한, 트랜지스터(521)로서, 도 9에서 도시한 역스태거형 박막 트랜지스터를 사용하고 있다(도 10b 및 도 11a 참조.).
도 10b의 표시 장치에 있어서, 발광 소자는 제 3 기판(540)에 광촉매 물질을 포함하는 유기 화합물층(539b)을 개재하여 설치되어 있고, 절연층(523), 절연층(526), 절연층(527), 절연층(528), 트랜지스터(521)를 갖고 있다.
도 11에 도 10a 및 도 10b의 표시 장치의 제작 공정을 도시한다. 도 11에 있어서, 제 1 기판(520)과, 트랜지스터(521) 및 발광 소자(530)를 포함하는 소자층의 사이에 광촉매 물질을 포함하는 유기 화합물층(524)이 설치되어 있다. 제 1 기판(520)은 소자층에 포함되는 표시 소자를 형성하는 공정에서의 처리(가열처리 등)에 견딜 수 있는, 작성 공정 조건에 적합한 기판을 선택하면 좋다. 광촉매 물질을 포함하는 유기 화합물층(524)중에는 광촉매 물질이 포함되어 있다.
그 후, 투광성을 갖는 제 1 기판(520)측에서, 광원(580)으로부터, 제 1 기판(520)을 통과시켜 광(581)을 광촉매 물질로 조사한다(도 11b 참조.).
광촉매 물질은, 광(581)을 흡수하여 활성화한다. 그 활성 에너지는, 광촉매 물질을 포함하는 유기 화합물층(524)중에 포함되는 주위의 유기 화합물에 작용하고, 결과로서 유기 화합물의 물성을 변화시켜, 개질한다. 즉, 활성화한 광촉매 물질의 에너지(산화력)에 의해, 유기 화합물의 탄소-수소 결합, 탄소-탄소 결합이 분리되어, 유기 화합물의 일부가 이산화탄소 및 물이 되어 탈가스화한다. 결과적으 로, 광촉매 물질을 포함하는 유기 화합물층(524)이 거칠게 되어, 광촉매 물질을 포함하는 유기 화합물층(537)이 된다.
트랜지스터(521) 및 발광 소자(530)를 포함하는 소자층의 절연층(534)상에 제 2 기판(538)을 설치한다(도 11c 참조.). 제 2 기판(538)은 접착층 등을 사용하여 소자층과 접착하여도 좋고, 수지층과 같은 보호층을 소자층 상에 직접 형성하여도 좋다.
제 2 기판(538)측에 트랜지스터(521) 및 발광 소자(530)를 포함하는 소자층을 전치하기 위해서 힘을 가하면, 광촉매 물질을 포함하는 유기 화합물층(537)은, 강도가 저하하여 무르게 되어 있기 때문에, 층 내부에서 소자층측의 광촉매 물질을 포함하는 유기 화합물층(539b)과, 기판측의 광촉매 물질을 포함하는 유기 화합물층(539a)으로 분리(분단)한다. 따라서, 제 1 기판(520)으로부터 트랜지스터(521) 및 발광 소자(530)를 포함하는 소자층을 박리할 수 있다.
도 12는, 본 발명을 적용한 액티브 매트릭스형의 액정 표시 장치의 제작 공정을 도시한다.
도 12에 있어서, 광촉매 물질을 포함하는 유기 화합물층(566)이 형성되고, 멀티게이트 구조의 트랜지스터(551) 및 화소전극층(560), 배향막으로서 기능하는 절연층(561)이 설치된 제 1 기판(550)과, 배향막으로서 기능하는 절연층(563), 대향전극층(564), 컬러 필터로서 기능하는 착색층(565)이 설치된 제 2 기판(568)이 액정층(562)을 끼워 대향하고 있다. 제 1 기판(550)과 트랜지스터(551) 및 화소전극층(560)을 포함하는 소자층과의 사이에 광촉매 물질을 포함하는 유기 화합물 층(566)이 설치되어 있다. 제 1 기판(550)은 소자층에 포함되는 액정 표시 소자를 형성하는 공정에서의 처리(가열처리 등)에 견딜 수 있는, 작성 공정 조건에 적합한 기판을 선택하면 좋다. 광촉매 물질을 포함하는 유기 화합물층(566)중에는 광촉매 물질이 포함되어 있다.
그 후, 투광성을 갖는 제 1 기판(550)측에서, 광원(580)으로부터, 제 1 기판(550)을 통과시켜 광(581)을 광촉매 물질로 조사한다(도 12b 참조.).
광촉매 물질은, 광(581)을 흡수하여 활성화한다. 그 활성 에너지는, 광촉매 물질을 포함하는 유기 화합물층(566)중에 포함되는 주위의 유기 화합물에 작용하고, 결과로서 유기 화합물의 물성을 변화시켜, 개질한다. 즉, 활성화한 광촉매 물질의 에너지(산화력)에 의해, 유기 화합물의 탄소-수소 결합, 탄소-탄소 결합이 분리되어, 유기 화합물의 일부가 이산화탄소 및 물이 되어 탈가스화한다. 결과적으로, 광촉매 물질을 포함하는 유기 화합물층(566)이 거칠게 되어, 광촉매 물질을 포함하는 유기 화합물층(570)이 된다.
제 2 기판(568)측에 트랜지스터(551) 및 액정 표시 소자를 포함하는 소자층을 전치하기 위해서 힘을 가하면, 광촉매 물질을 포함하는 유기 화합물층(566)은, 강도가 저하하여 무르게 되어 있기 때문에, 층 내부에서 소자층측의 광촉매 물질을 포함하는 유기 화합물층(569b)과, 기판측의 광촉매 물질을 포함하는 유기 화합물층(569a)으로 분리(분단)한다. 따라서, 제 1 기판(550)으로부터 트랜지스터(551) 및 표시 소자를 포함하는 소자층을 박리할 수 있다(도 12c 참조.).
본 발명에서는 광촉매 물질을 유기 화합물층에 분산시킴으로써, 광촉매 물질 의 광촉매 기능을 사용하여 유기 화합물을 분해(파괴)하여 층을 거칠게 하여, 기판으로부터 소자층을 박리한다. 그 때문에, 박리를 위해 소자층에 큰 힘을 가할 필요도 없기 때문에, 박리 공정에서 소자가 파괴되지 않고, 양호한 형상으로 간단히 여러 가지의 기판으로 자유롭게 전치할 수 있다.
따라서, 자유롭게 여러 가지의 기판으로 전치할 수 있기 때문에, 기판의 재료의 선택성의 폭이 넓어진다. 또한 염가인 재료를 기판으로서 선택할 수도 있고, 용도에 맞추어서 다양한 기능을 갖게 할 수 있을 뿐만 아니라, 저렴한 비용으로 반도체 장치를 제작할 수 있다.
도 13은, 본 발명을 적용한 액티브 매트릭스형의 전자페이퍼의 제작 공정을 도시한다.
도 13에서는 액티브 매트릭스형을 도시하지만, 본 발명은 패시브 매트릭스형에도 적용할 수 있다.
도 12에서는, 표시 소자로서 액정 표시 소자를 사용하여 예를 도시하였지만, 트위스트 볼 표시방식을 사용한 표시 장치를 사용하여도 좋다. 트위스트 볼 표시방식이란, 백과 흑으로 나누어 칠한 구형(球形) 입자를 제 1 전극층 및 제 2 전극층의 사이에 배치하여, 제 1 전극층 및 제 2 전극층에 전위차를 생기게 한 구형입자의 방향을 제어함으로써, 표시하는 방법이다.
투광성을 갖는 기판(596) 및 구형입자(589)를 포함하는 소자층과의 사이에 광촉매 물질을 포함하는 유기 화합물층(583)이 설치되어 있다. 제 1 기판(596)은 소자층에 포함되는 표시 소자를 형성하는 공정에서의 처리(가열처리 등)에 견딜 수 있는, 작성 공정 조건에 적합한 기판을 선택하면 좋다. 광촉매 물질을 포함하는 유기 화합물층(524)중에는 광촉매 물질이 포함되어 있다.
트랜지스터(597)는 역코플레이너형의 박막 트랜지스터이고, 게이트 전극층(582), 게이트 절연층(584), 배선층(585a), 배선층(585b), 반도체층(586)을 포함한다. 또한 배선층(585b)은 제 1 전극층(587a, 587b)에, 절연층(598)에 형성하는 개구에서 접하고 있어 전기적으로 접속하고 있다. 제 1 전극층(587a, 587b)과 제 2 전극층(588)의 사이에는 흑색영역(590a) 및 백색영역(590)을 갖고, 주위에 액체로 채워져 있는 캐비티(594)를 포함하는 구형입자(589)가 설치되어 있고, 구형입자(589)의 주위는 수지 등의 충전재(595)로 충전되어 있다(도 13 참조.).
그 후, 투광성을 갖는 제 1 기판(596)측에서, 광원(580)으로부터, 제 1 기판(596)을 통과시켜 광(581)을 광촉매 물질로 조사한다(도 13b 참조.).
광촉매 물질은, 광(581)을 흡수하여 활성화한다. 그 활성 에너지는, 광촉매 물질을 포함하는 유기 화합물층(583)중에 포함되는 주위의 유기 화합물에 작용하여, 결과로서 유기 화합물의 물성을 변화시켜, 개질한다. 즉, 활성화한 광촉매 물질의 에너지(산화력)에 의해, 유기 화합물의 탄소-수소 결합, 탄소-탄소 결합이 분리되고, 유기 화합물의 일부가 이산화탄소 및 물이 되어 탈가스화한다. 결과적으로, 광촉매 물질을 포함하는 유기 화합물층(583)이 거칠게 되어, 광촉매 물질을 포함하는 유기 화합물층(591)이 된다.
제 2 기판(592)측에 트랜지스터(597) 및 표시 소자를 포함하는 소자층을 전치하기 위해서 힘을 가하면, 광촉매 물질을 포함하는 유기 화합물층(591)은, 강도 가 저하하여 무르게 되어 있기 때문에, 층 내부에서 소자층측의 광촉매 물질을 포함하는 유기 화합물층(593b)과, 기판측의 광촉매 물질을 포함하는 유기 화합물층(593a)으로 분리(분단)한다. 따라서, 제 1 기판(596)으로부터 트랜지스터(597) 및 구형입자(589)를 포함하는 소자층을 박리할 수 있다(도 13c 참조.).
본 발명에서는 광촉매 물질을 유기 화합물층에 분산시킴으로써, 광촉매 물질의 광촉매 기능을 사용하여 유기 화합물을 분해(파괴)하여 층을 거칠게 하여, 기판으로부터 소자층을 박리한다. 그 때문에, 박리를 위해 소자층에 큰 힘을 가할 필요도 없기 때문에, 박리 공정에서 소자가 파괴되지 않고, 양호한 형상으로 간단히 여러 가지의 기판으로 자유롭게 전치할 수 있다.
따라서, 자유롭게 여러 가지의 기판으로 전치할 수 있기 때문에, 기판의 재료의 선택성의 폭이 넓어진다. 또한 염가인 재료를 기판으로서 선택할 수도 있고, 용도에 맞추어서 다양한 기능을 갖게 할 수 있을 뿐만 아니라, 저렴한 비용으로 반도체 장치를 제작할 수 있다.
또한, 트위스트 볼 대신에, 전기영동소자를 사용하는 것도 가능하다. 투명한 액체와, 양(正)으로 대전한 흰 미립자와 음(負)으로 대전한 검은 미립자를 봉입한 직경 10 ㎛ 내지 200 ㎛ 정도의 마이크로 캡슐을 사용한다. 제 1 전극층과 제 2 전극층의 사이에 설치되는 마이크로캡슐은, 제 1 전극층과 제 2 전극층에 의해서, 전장(電場)이 주어지면, 흰 미립자와, 검은 미립자가 반대 방향으로 이동하고, 백 또는 흑을 표시할 수 있다. 이 원리를 응용한 표시 소자가 전기영동 표시 소자이고, 일반적으로 전자페이퍼라고 불리고 있다. 전기영동 표시 소자는, 액정 표시 소자에 비하여 반사율이 높기 때문에, 보조 라이트는 불필요하고, 또한 소비전력이 작고, 어두운 장소에서도 표시부를 인식하는 것이 가능하다. 또한, 표시부에 전원이 공급되지 않은 경우라도, 한번 표시한 상을 유지하는 것이 가능하기 때문에, 전파 발신원으로부터 표시기능이 딸린 반도체 장치를 멀리한 경우라도, 표시된 상을 보존해 두는 것이 가능해진다.
트랜지스터는 스위칭 소자로서 기능할 수 있는 것이면, 어떠한 구성으로 설치하여도 좋다. 반도체층도 비정질 반도체, 결정성 반도체, 다결정 반도체, 미결정 반도체 등 여러 가지의 반도체를 사용할 수 있고, 유기 화합물을 사용하여 유기 트랜지스터를 형성하여도 좋다.
본 발명에 의해, 박리 전의 형상 및 특성을 유지한 양호한 상태에서 전치 공정을 할 수 있는, 박리 공정을 사용하여 반도체 장치 및 표시 장치를 제작할 수 있다. 따라서, 보다 고신뢰성의 반도체 장치를 장치나 공정을 복잡화하지 않고, 수율 좋게 제작할 수 있다.
(실시 형태 5)
본 발명의 실시 형태를, 도 14를 사용하여 설명한다. 본 실시 형태는, 표시 장치에 있어서, 박막 트랜지스터로서 채널 H형 역스태거형 박막 트랜지스터를 사용하여, 트랜지스터상에 층간절연층을 형성하지 않은 예를 나타낸다. 따라서, 동일부분 또는 같은 기능을 갖는 부분의 반복 설명은 생략한다. 도 14a는, 본 발명의 전치 공정을 사용하여 제작된 발광 표시 장치의 상면도이고, 도 14b는 도 14a의 단면도이다.
도 14a, 도 14b에 도시하는 바와 같이, 화소부(655), 주사선 구동회로인 구동 회로 영역(651a), 주사선 구동회로인 구동 회로 영역(651b), 구동 회로 영역(653)이, 시일재(612)에 의해서, 기판(600)과 봉지기판(610)의 사이에 봉지되고, 기판(600)상에 IC 드라이버에 의해서 형성된 신호선 구동회로인 구동 회로 영역(652)이 설치되어 있다. 기판(600)상에, 구동 회로 영역(653)에, 역스태거형 박막 트랜지스터(601), 역스태거형 박막 트랜지스터(602), 화소부(655)에 역스태거형 박막 트랜지스터(603), 게이트 절연층(605), 절연막(606), 절연층(609), 제 1 전극층(604)과, 전계 발광층(607)과, 제 2 전극층(608)과의 적층인 발광 소자(650), 충전재(611), 봉지기판(610), 봉지영역에 시일재(612), 단자전극층(613), 이방성 도전층(614), FPC(615)이 설치되어 있다.
본 발명에서는 광촉매 물질을 유기 화합물층에 분산시킴으로써, 광촉매 물질의 광촉매 기능을 사용하여 유기 화합물을 분해(파괴)하여 층을 거칠게 하여, 기판으로부터 소자층을 박리한다. 그 때문에, 박리를 위해 소자층에 큰 힘을 가할 필요도 없기 때문에, 박리 공정에서 소자가 파괴되지 않고, 양호한 형상으로 간단히 여러 가지의 기판으로 자유롭게 전치할 수 있다. 광촉매 물질을 포함하는 유기 화합물층의 박리후의 소자층측의 잔존층이 광촉매 물질을 포함하는 유기 화합물층(630)이다. 광촉매 물질을 포함하는 유기 화합물층(630)은 봉지기판(610)에 전사 후, 연마 등에 의해서 제거하여도 상관없다.
따라서, 자유롭게 여러 가지의 기판으로 전치할 수 있기 때문에, 기판의 재료의 선택성의 폭이 넓어진다. 또한 염가의 재료를 기판으로서 선택할 수 있고, 용도에 맞추어서 다양한 기능을 갖게 할 수 있을 뿐만 아니라, 저렴한 비용으로 반도체 장치를 제작할 수 있다.
본 실시 형태에서 제작되는 역스태거형 박막 트랜지스터(601), 역스태거형 박막 트랜지스터(602), 역스태거형 박막 트랜지스터(603)의 게이트 전극층, 소스 전극층, 및 드레인 전극층은 액적 토출법에 의해서 형성되어 있다. 액적 토출법은, 액상의 도전성 재료를 갖는 조성물을 토출하여, 건조나 소성에 의해서 고화하여, 도전층이나 전극층을 형성하는 방법이다. 절연성 재료를 포함하는 조성물을 토출하여, 건조나 소성에 의해서 고화하면 절연층도 형성할 수 있다. 선택적으로 도전층이나 절연층 등의 표시 장치의 구성물을 형성할 수 있기 때문에, 공정이 간략화하여, 재료의 손실을 막을 수 있기 때문에, 저렴한 비용으로 생산성 좋게 표시 장치를 제작할 수 있다.
액적 토출법에 사용하는 액적 토출 수단이란, 조성물의 토출구를 갖는 노즐이나, 1개 또는 복수의 노즐을 구비한 헤드 등의 액적을 토출하는 수단을 갖는 것의 총칭으로 한다. 액적 토출 수단이 구비하는 노즐의 직경은, 0.02 내지 100 ㎛(적합하게는 30 ㎛ 이하)로 설정하고, 상기 노즐로부터 토출되는 조성물의 토출량은 0.001pl 내지 100pl(적합하게는 O.1p1 이상 40pl 이하, 보다 바람직하게는 10pl 이하)로 설정한다. 토출량은, 노즐의 직경의 크기에 비례하여 증가한다. 또한, 피처리물과 노즐의 토출구의 거리는, 소망의 개소에 적하(滴下)하기 때문에, 가능한 한 가까이해 두는 것이 바람직하고, 적합하게는 0.1 내지 3 mm(적합하게는 1 mm 이하) 정도로 설정한다.
액적 토출법을 사용하여 막(절연막, 또는 도전막 등)을 형성하는 경우, 입자형으로 가공된 막재료를 포함하는 조성물을 토출하여, 소성에 의해서 융합이나 융착 접합시켜 고화함으로써 막을 형성한다. 이와 같이 도전성 재료를 포함하는 조성물을 토출하여, 소성함으로써 형성된 막에 있어서는, 스퍼터법 등으로 형성한 막이, 대부분은 주형(柱狀) 구조를 나타내는 데 대하여, 많은 입계를 갖는 다결정상태를 나타내는 경우가 많다.
토출구로부터 토출하는 조성물은, 도전성 재료를 용매에 용해 또는 분산시킨 것을 사용한다. 도전성 재료란, Ag, Au, Cu, Ni, Pt, Pd, Ir, Rh, W, Al 등의 금속, Cd, Zn의 금속황화물, Fe, Ti, Si, Ge, Zr, Ba 등의 산화물, 할로겐화은의 미립자 또는 분산성 나노입자에 상당한다. 상기 도전성 재료는 그것들의 혼합물이어도 좋다. 이들의 투명도전막으로서, 인듐주석산화물(ITO), 인듐주석산화물과 산화규소를 포함하는 ITSO, 유기인듐, 유기주석, 산화아연, 질화티타늄 등을 사용할 수 있다. 또한, 산화아연(ZnO)을 포함하는 인듐아연산화물(IZO(indiumzincoxide, 산화아연(ZnO), ZnO에 갈륨(Ga)을 도프한 것, 산화주석(SnO2), 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티타늄을 포함하는 인듐산화물, 산화티타늄을 포함하는 인듐주석산화물 등도 사용하여도 좋다. 단, 토출구로부터 토출하는 조성물은, 비저항치를 고려하여, 금, 은, 동의 어느 하나의 재료를 용매에 용해 또는 분산시킨 것을 사용하는 것이 적합하고, 보다 적합하게는, 저저항인 은, 동을 사용하면 좋다. 단, 은, 동을 사용하는 경우에는, 불순물 대책 을 위해, 아울러 배리어막을 설치하면 좋다. 배리어막으로서는, 질화규소막이나 니켈붕소(NiB)를 사용할 수 있다.
토출하는 조성물은, 도전성 재료를 용매에 용해 또는 분산시킨 것이지만, 그 외에도 분산제나, 열경화성 수지가 포함되어 있다. 특히 열경화성 수지에 관해서는, 소성시에 균열이나 불균일한 소성 얼룩이 발생하는 것을 방지하는 작용을 가진다. 따라서, 형성되는 도전층에는, 유기재료가 포함되는 경우가 있다. 포함되는 유기재료는, 가열온도, 분위기, 시간에 따라 다르다. 이 유기재료는, 금속입자의 열경화성 수지, 용매, 분산제, 및 피복제로서 기능하는 유기수지 등이고, 대표적으로는, 폴리이미드, 아크릴, 노볼락수지, 멜라민수지, 페놀수지, 에폭시수지, 규소수지, 푸란수지, 디아릴푸탈레이트수지 등이나, 다른 유기수지를 들 수 있다.
또한, 도전성 재료의 주위에 다른 도전성 재료가 코팅되어, 복수의 층으로 되어 있는 입자라도 좋다. 예를 들면, 동의 주위에 니켈붕소(NiB)가 코팅되고, 그 주위에 은이 코팅되어 있는 3층 구조의 입자 등을 사용하여도 좋다. 용매는, 아세트산부틸, 아세트산에틸 등의 에스테르류, 이소프로필알콜, 에틸알콜 등의 알콜류, 메틸에틸케톤, 아세톤 등의 유기용제 등, 또는 물을 사용한다. 조성물의 점도는 20mPa·s(cp) 이하가 적합하고, 이것은, 건조가 일어나는 것을 방지하거나, 토출구로부터 조성물을 원활하게 토출할 수 있도록 하기 위해서이다. 또한, 조성물의 표면 장력은, 40mN/m 이하가 적합하다. 단, 사용하는 용매나, 용도에 맞추어서, 조성물의 점도 등은 적절히 조정하면 된다. 일 예로서, ITO나, 유기인듐, 유기주석을 용매에 용해 또는 분산시킨 조성물의 점도는 5 내지 20mPa·s, 은을 용매에 용 해 또는 분산시킨 조성물의 점도는 5 내지 20mPa·s, 금을 용매에 용해 또는 분산시킨 조성물의 점도는 5 내지 20mPa·s에 설정하면 좋다.
또한, 도전층은, 복수의 도전성 재료를 적층하여도 좋다. 또한, 처음에 도전성 재료로서 은을 사용하여, 액적 토출법으로 도전층을 형성한 후, 동 등으로 도금을 하여도 좋다. 도금은 전기도금이나 화학(무전계) 도금법으로 하면 좋다. 도금은, 도금의 재료를 갖는 용액을 만족시킨 용기에 기판 표면을 담그더라도 좋지만, 기판을 경사(또는 수직)로 세워 설치하여, 도금하는 재료를 갖는 용액을, 기판 표면에 흐르도록 도포하여도 좋다. 기판을 세워 용액을 도포하도록 도금을 하면, 공정장치가 소형화되는 이점이 있다.
각 노즐의 직경이나 소망의 패턴형상 등에 의존하지만, 노즐의 막힘 방지나 고세밀의 패턴의 제작을 위해, 도전체의 입자의 직경은 되도록이면 작은 쪽이 바람직하고, 적합하게는 입자직경 O.1 ㎛ 이하의 입자 사이즈가 바람직하다. 조성물은, 전해법, 아토마이즈법 또는 습식환원법 등의 공지방법으로 형성되는 것이며, 그 입자 사이즈는, 일반적으로 약 0.01 내지 10 ㎛이다. 단, 가스중 증발법으로 형성하면, 분산제로 보호된 나노입자는 약 7 nm로 미세하고, 또한 이 나노입자는, 피복제를 사용하여 각 입자의 표면을 덮으면, 용제중에 응집이 없고, 실온에서 안정하게 분산하여, 액체와 거의 같은 거동을 나타낸다. 따라서, 피복제를 사용하는 것이 바람직하다.
또한, 조성물을 토출하는 공정은, 감압하에서 행하여도 좋다. 감압하로 하면, 도전체의 표면에 산화막 등이 형성되지 않기 때문에 바람직하다. 조성물을 토 출 후, 건조와 소성의 한쪽 또는 양쪽의 공정을 행한다. 건조와 소성의 공정은, 양 공정 모두 가열처리의 공정이지만, 예를 들면, 건조는 100도에서 3분간, 소성은 200 내지 350도에서 15분간 내지 60분간으로 행하는 것으로, 그 목적, 온도와 시간이 다르다. 건조 공정, 소성 공정은, 상압하 또는 감압하에서, 레이저광의 조사나 순간 열어닐, 가열화로 등에 의해 행한다. 또, 이 가열처리를 하는 타이밍은 특히 한정되지 않는다. 건조와 소성의 공정을 양호하게 하기 위해서는, 기판을 가열하여 두어도 좋고, 그 때의 온도는, 기판 등의 재질에 의존하지만, 일반적으로는 100 내지 800도(바람직하게는 200 내지 350도)로 한다. 본 공정에 의해, 조성물 중의 용매의 휘발, 또는 화학적으로 분산제를 제거함과 동시에, 주위의 수지가 경화 수축하는 동시에, 나노입자간을 접촉시켜, 융합과 융착을 가속한다.
레이저광의 조사는, 연속 발진 또는 펄스 발진의 기체 레이저 또는 고체 레이저를 사용하면 좋다. 전자의 기체 레이저로서는, 엑시머 레이저, YAG 레이저 등을 들 수 있고, 후자의 고체 레이저로서는, Cr, Nd 등이 도핑된 YAG, YVO4, GdVO4 등의 결정을 사용한 레이저 등을 들 수 있다. 또, 레이저광의 흡수율의 관계로부터, 연속발진의 레이저를 사용하는 것이 바람직하다. 또한, 펄스 발진과 연속발진을 조합한 레이저 조사방법을 사용하여도 좋다. 단지, 기판(100)의 내열성에 따라서는, 레이저광의 조사에 의한 가열처리는, 상기 기판(100)을 파괴하지 않도록, 수마이크로초로부터 수십초의 동안에서 순간적으로 하면 좋다. 순간 열어닐(RTA)은, 불활성 가스의 분위기하에서, 자외광 내지 적외광을 조사하는 적외 램프나 할로겐 램프 등을 사용하여, 급격히 온도를 상승시켜, 수분 내지 수마이크로초의 동안에서 순간적으로 열을 가하여 행한다. 이 처리는 순간적으로 하기 때문에, 실질적으로 최표면의 박막만을 가열할 수 있고, 하층의 막에는 영향을 주지 않는다. 즉, 플라스틱기판 등의 내열성이 약한 기판에도 영향을 주지 않는다.
또한, 액적 토출법에 의해, 도전층, 절연층을, 액상의 조성물을 토출하여 형성한 후, 그 평탄성을 높이기 위해서 표면을 압력에 의해서 프레스하여 평탄화하여도 좋다. 프레스 방법으로서는, 롤러형인 것을 표면에 주사함으로써, 요철을 경감시키거나, 평탄한 판형인 물건으로 표면을 수직으로 프레스하여도 좋다. 프레스할 때에, 가열 공정을 하여도 좋다. 또한 용제 등에 의해서 표면을 연화, 또는 융해시켜 에어 나이프로 표면의 요철부를 제거하여도 좋다. 또한, CMP 법을 사용하여 연마하여도 좋다. 이 공정은, 액적 토출법에 의해서 요철이 생기는 경우에, 그 표면을 평탄화하는 경우 적용할 수 있다.
본 실시 형태에서는, 반도체층으로서 비정질 반도체를 사용하고 있고, 일도전성 형을 갖는 반도체층은 필요에 따라서 형성하면 좋다. 본 실시 형태로서는, 반도체층과 일도전형을 갖는 반도체층으로서 비정질 N 형 반도체층을 적층한다. 또한 N 형 반도체층을 형성하고, n 채널형 TFT의 NMOS 구조, p 형 반도체층을 형성한 p 채널형 TFT의 PMOS 구조, n 채널형 TFT와 p 채널형 TFT와의 CMOS 구조를 제작할 수 있다. 본 실시 형태에서는, 역스태거형 박막 트랜지스터(601)와 역스태거형 박막 트랜지스터(603)를 n 채널형 TFT, 역스태거형 박막 트랜지스터(602)를 p 채널형 TFT로 형성하고 있고, 구동 회로 영역(653)에 있어서, 역스태거형 박막 트랜지 스터(601)와 역스태거형 박막 트랜지스터(602)는 CMOS 구조로 되어 있다.
또한, 도전성을 부여하기 위해서, 도전성을 부여하는 원소를 도핑에 의해서 첨가하고, 불순물 영역을 반도체층에 형성함으로써, n 채널형 TFT, p 채널형 TFT를 형성할 수도 있다. N 형 반도체층을 형성하는 대신에, PH3 가스에 의한 플라즈마 처리를 함으로써, 반도체층에 도전성을 부여하여도 좋다.
또한, 반도체로서, 유기 반도체 재료를 사용하여, 인쇄법, 스프레이법, 스핀도포법, 액적 토출법, 디스펜서법 등으로 형성할 수 있다. 이 경우, 상기 에칭 고정이 필요하기 때문에, 공정수를 삭감하는 것이 가능하다. 유기반도체로서는, 펜타센 등의 저분자재료, 고분자재료 등이 사용되고, 유기색소, 도전성 고분자재료 등의 재료도 사용할 수 있다. 본 발명에 사용하는 유기 반도체 재료로서는, 그 골격이 공액 2중 결합으로 구성되는 π전자 공액계의 고분자재료가 바람직하다. 대표적으로는, 폴리티오펜, 폴리플루오렌, 폴리(3-알킬티오펜), 폴리티오펜 유도체 등의 가용성의 고분자재료를 사용할 수 있다.
본 발명에 의해, 박리 전의 형상 및 특성을 유지한 양호한 상태에서 전치 공정을 할 수 있는, 박리 공정을 사용하여 반도체 장치 및 표시 장치를 제작할 수 있다. 따라서, 보다 고신뢰성의 반도체 장치를 장치나 공정을 복잡화하지 않고, 수율 좋게 제작할 수 있다.
(실시 형태 6)
본 발명의 실시 형태를, 도 15를 사용하여 설명한다. 도 15는 본 발명의 박 리 공정을 사용하여 제작하는 액정 표시 장치이다.
도 15a는, 본 발명의 전치 공정을 사용하여 제작된 액정 표시 장치의 상면도이고, 도 15b는 도 15a의 단면도이다.
도 15a에서 도시하는 바와 같이, 화소부(256), 주사선 구동회로인 구동 회로 영역(258a), 주사선 구동회로인 구동 회로 영역(258b)이, 시일재(282)에 의해서, 기판(200)과 대향기판(210)과의 사이에 봉지되고, 기판(200)상에 IC 드라이버에 의해서 형성된 신호선 구동회로인 구동 회로 영역(257)이 설치되어 있다. 화소부(256)에는 트랜지스터(220)가 설치되어 있다. 기판(200)은, 박리된 소자층 및 광촉매 물질을 포함하는 유기 화합물층(230)과 접착하고 있고, 소자층에 잔존하고 있는 광촉매 물질이 활성화하는 파장의 광을 투과시키지 않는 재료로 하면 좋다. 또한, 대향기판(210), 기판(200)은 가요성을 갖는 기판, 또한 수지막 등을 사용한다. 또한 일반적으로 합성 수지로 이루어지는 기판은, 다른 기판과 비교하여 내열 온도가 낮은 것이 우려되지만, 내열성이 높은 기판을 사용한 제작 공정의 후, 전치함으로써도 채용하는 것이 가능해진다.
도 15에 도시하는 표시 장치는, 기판(200)상에, 화소부에 역스태거형 박막 트랜지스터인 트랜지스터(220), 화소전극층(201), 절연층(202), 배향막으로서 기능하는 절연층(203), 액정층(204), 스페이서(281), 배향막으로서 기능하는 절연층(205), 대향전극층(206), 컬러 필터(208), 블랙 매트릭스(207), 대향기판(210), 편광판(231), 봉지영역에 시일재(282), 단자전극층(287), 이방성 도전층(285), FPC(286)가 설치되어 있다.
본 실시 형태에서 제작되는 역스태거형 박막 트랜지스터인 트랜지스터(220)의 게이트 전극층, 소스 전극층, 및 드레인 전극층은 액적 토출법에 의해서 형성되어 있다. 액적 토출법은, 액상의 도전성 재료를 갖는 조성물을 토출하여, 건조나 소성에 의해서 고화하고, 도전층이나 전극층을 형성하는 방법이다. 절연성 재료를 포함하는 조성물을 토출하여, 건조나 소성에 의해서 고화하면 절연층도 형성할 수 있다. 선택적으로 도전층이나 절연층 등의 표시 장치의 구성물을 형성할 수 있기 때문에, 공정이 간략화되어, 재료의 손실을 막을 수 있기 때문에, 저렴한 비용으로 생산성 좋게 표시 장치를 제작할 수 있다.
본 실시 형태에서는, 반도체층으로서 비정질 반도체를 사용하고 있고, 일도전성 형을 갖는 반도체층은 필요에 따라서 형성하면 좋다. 본 실시 형태에서는, 반도체층과, 일도전형을 갖는 반도체층으로서 비정질 n 형 반도체층을 적층한다. 또한 n 형 반도체층을 형성하여, n 채널형 박막 트랜지스터의 NMOS 구조, p 형 반도체층을 형성한 p 채널형 박막 트랜지스터의 PM0S 구조, n 채널형 박막 트랜지스터와 p 채널형 박막 트랜지스터와의 CM0S 구조를 제작할 수 있다.
또한, 도전성을 부여하기 위해서, 도전성을 부여하는 원소를 도핑에 의해서 첨가하여, 불순물 영역을 반도체층에 형성함으로써, n 채널형 박막 트랜지스터, P 채널형 박막 트랜지스터를 형성할 수도 있다. n 형 반도체층을 형성하는 대신에, PH3 가스에 의한 플라즈마 처리를 함으로써, 반도체층에 도전성을 부여하여도 좋다.
본 실시 형태에서는, 트랜지스터(220)는 n 채널형의 역스태거형 박막 트랜지 스터로 되어 있다. 또한, 반도체층의 채널영역상에 보호층을 설치한 채널 보호형의 역스태거형 박막 트랜지스터를 사용할 수도 있게 된다.
또한, 반도체로서, 유기 반도체 재료를 사용하여, 증착법, 인쇄법, 스프레이법, 스핀도포법, 액적 토출법, 디스펜서법 등으로 형성할 수 있다. 이 경우, 에칭 공정이 반드시 필요하기 때문에, 공정수를 삭감하는 것이 가능하다. 유기반도체로서는, 펜타센 등의 저분자재료, 고분자재료 등이 사용되고, 유기색소, 도전성 고분자재료 등의 재료도 사용할 수 있다. 본 발명에 사용하는 유기 반도체 재료로서는, 그 골격이 공액 2중 결합으로 구성되는 π 전자공액계의 고분자재료가 바람직하다. 대표적으로는, 폴리티오펜, 폴리플루오렌, 폴리(3-알킬티오펜), 폴리티오펜 유도체 등의 가용성의 고분자재료를 사용할 수 있다.
화소부(256)에는, 트랜지스터(220)와 광촉매 물질을 포함하는 유기 화합물층과의 사이에 하지막을 설치하여도 좋다. 하지막은 무기절연막, 유기절연막 어느 쪽이나 좋고, 또한 그것들의 적층이라도 좋다. 상기 방법 이외에도 박막 트랜지스터는, 많은 방법으로 제작할 수 있다. 예를 들면, 활성층으로서, 결정성 반도체막을 적용한다. 결정성 반도체막상에는, 게이트 절연막을 개재하여 게이트 전극이 설치된다. 상기 게이트 전극을 마스크의 대신으로서 사용하여 상기 활성층으로 불순물 원소를 첨가할 수 있다. 이와 같이 게이트 전극을 마스크의 대신으로서 사용하여 불순물 원소의 첨가가 가능하기 때문에, 불순물 원소 첨가를 위한 마스크를 형성할 필요는 없다. 게이트 전극은, 단층 구조, 또는 적층 구조를 가질 수 있다. 불순물 영역은, 그 농도를 제어함으로써 고농도 불순물 영역 및 저농도 불순물 영 역으로 할 수 있다. 이와 같이 저농도 불순물 영역을 갖는 박막 트랜지스터를, LDD(Light doped drain) 구조라고 부른다. 또한 저농도 불순물 영역은, 게이트 전극과 겹치도록 형성할 수 있고, 이러한 박막 트랜지스터를, GOLD(Gate Overlaped LDD) 구조라고 부른다. 또한 박막 트랜지스터의 극성은, 불순물 영역에 인(P) 등을 사용함으로써 n 형으로 한다. p 형으로 하는 경우는, 붕소(B) 등을 첨가하면 좋다. 그 후, 게이트 전극 등을 덮는 절연막을 형성한다. 절연막에 혼입된 수소원소에 의해, 결정성 반도체막의 댕글링 본드를 종단할 수 있다.
더욱 평탄성을 높이기 위해서, 층간절연막을 형성하여도 좋다. 층간절연막에는, 유기재료, 또는 무기재료, 또는 그것들의 적층 구조를 사용할 수 있다. 예를 들면 산화규소, 질화규소, 산화질화규소, 질화산화규소, 질화알루미늄, 산화질화알루미늄, 질소 함유량이 산소 함유량보다도 많은 질화산화알루미늄 또는 산화알루미늄, 다이아몬드라이크카본(DLC), 폴리실라잔, 질소함유탄소(CN), PSG(인유리), BPSG(인붕소글라스), 알루미나, 그 밖의 무기절연성 재료를 포함하는 물질로부터 선택된 재료로 형성할 수 있다. 또한, 유기절연성 재료를 사용하여도 좋고, 유기재료로서는, 감광성, 비감광성 어느 쪽이나 좋고, 폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미드, 레지스트 또는 벤조사이클로부텐, 실록산수지 등을 사용할 수 있다. 또, 실록산수지란, Si-0-Si 결합을 포함하는 수지에 상당한다. 실록산은, 실리콘(Si)과 산소(0)의 결합으로 골격 구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들면 알킬기, 방향족 탄화수소)가 사용된다. 치환기로서, 플루오로기를 사용하여도 좋다. 또는 치환기로서, 적어도 수소를 포함하는 유기기와, 플루오로기를 사용하여도 좋다.
또한 결정성 반도체막을 사용함으로써, 화소부와 구동 회로 영역을 동일 기판 상에 형성할 수 있다.
본 실시 형태에 한정되지 않고, 화소부의 박막 트랜지스터는 채널 형성 영역이 하나 형성되는 싱글게이트 구조이거나, 두 개 형성되는 더블게이트 구조 또는 세개 형성되는 트리플게이트 구조이어도 좋다. 또한, 주변 구동 회로 영역의 박막 트랜지스터도, 싱글게이트 구조, 더블게이트 구조 또는 트리플게이트 구조이어도 좋다.
또, 본 실시 형태에서 제시한 박막 트랜지스터의 제작 방법에 한정되지 않고, 톱게이트형(예를 들면 순스태거형), 보텀게이트형(예를 들면, 역코플레이너형), 또는 채널영역의 상하에 게이트 절연막을 개재하여 배치된 2개의 게이트 전극층을 갖는, 듀얼게이트형이나 그 밖의 구조에 있어서도 적용할 수 있다.
다음에, 화소전극층(201) 및 스페이서(281)를 덮도록, 인쇄법이나 액적 토출법에 의해, 배향막이라고 불리는 절연층(203)을 형성한다. 또, 절연층(203)은, 스크린 인쇄법이나 오프셋 인쇄법을 사용하면, 선택적으로 형성할 수 있다. 그 후, 러빙 처리를 한다. 이 러빙 처리는 액정 모드, 예를 들면 VA 모드일 때에는 처리를 행하지 않을 때가 있다. 배향막으로서 기능하는 절연층(205)도 절연층(203)과 같다. 계속해서, 시일재(282)를 액적 토출법, 디스펜서법 등에 의해 화소를 형성한 주변의 영역에 형성한다.
그 후, 배향막으로서 기능하는 절연층(205), 대향전극층(206), 컬러 필터로 서 기능하는 착색층(208), 블랙 매트릭스(207)가 설치된 대향기판(210)과, TFT 기판을 스페이서(281)를 개재하여 접합하고, 그 공극에 액정층(204)을 설치한다. 그 후, 대향기판(210)의 외측에 편광판(231)을 설치한다. 본 실시 형태에서는, 화소전극층(201)으로서 가시광에 대하여 반사성을 갖는 금속층을 사용하여, 광이 대향기판(210)을 투과하여 사출하는 구조이다. 그 때문에, 편광판은 대향기판(210)측밖에만 설치하고 있지 않은 예를 나타내지만, 화소전극층으로서 투광성을 갖는 전극층을 사용하여 기판(200)측으로부터도 광을 사출하는 구조로 하는 경우, 기판의 소자를 갖는 면과 반대측에도 편광판을 설치한다. 또한 편광판(231)과 대향기판(210)의 사이에 위상차판을 설치하여, 원편광판으로서 기능시켜도 좋다. 편광판은, 접착층에 의해서 기판에 설치할 수 있다. 시일재에는 충전제가 혼입되어 있어도 좋다. 또, 컬러 필터 등은, 액정 표시 장치를 풀컬러 표시로 하는 경우, 적색(R), 녹색(G), 청색(B)을 나타내는 재료로 형성하면 좋고, 모노 컬러 표시로 하는 경우, 착색층을 없애거나, 또는 적어도 하나의 색을 나타내는 재료로 형성하면 좋다.
또, 백 라이트에 RGB의 발광 다이오드(LED) 등을 배치하여, 시분할에 의해 컬러 표시하는 계시가법혼색법(필드 시퀀셜법)을 채용할 때에는, 컬러 필터를 설치하지 않는 경우가 있다. 블랙 매트릭스는, 트랜지스터나 CM0S 회로의 배선에 의한 외광의 반사를 저감시키기 위해서, 트랜지스터나 CM0S 회로와 겹치도록 설치하면 좋다. 또, 블랙 매트릭스는, 용량 소자에 겹치도록 형성하여도 좋다. 용량 소자를 구성하는 금속막에 의한 반사를 방지할 수 있기 때문이다.
액정층을 형성하는 방법으로서, 디스펜서식(적하식)이나, 소자를 갖는 기판과 대향기판(210)을 접합하고 나서 모세관현상을 사용하여 액정을 주입하는 주입법을 사용할 수 있다. 적하법은, 주입법을 적용하기 어려운 대형기판을 취급할 때에 적용하면 좋다.
본 발명에서는, 광촉매 물질을 포함하는 유기 화합물층을 개재하여 공정 조건(온도 등)에 견딜 수 있는 기판 상에 소자층을 형성한 후, 소망의 기판(예를 들면 필름 등의 플렉시블 기판)으로 전치 공정을 한다. 이 전치 공정에서, 광촉매 물질을 포함하는 유기 화합물층이 형성되어 있는 기판을 투과하여 광을 조사한다(소위 이면 노광). 광에 의해서 활성화된 광촉매 물질은 주위의 유기 화합물을 이산화탄소와 물로 분해하여, 층을 거친 상태로 한다. 광촉매 물질을 포함하는 유기 화합물층은 그 구조가 거칠게 되기 때문에 강도가 저하하여, 무르게 된다. 따라서, 기판측과 소자층측 양쪽으로부터 반대의 방향의 힘이 가해지면, 광촉매 물질을 포함하는 유기 화합물층은 기판측과 소자층측과 분단(분리)하여, 소자층은 대향기판측으로 전치된다. 본 실시 형태에서는 대향기판측으로 전치 후, 기판(200)과 접착하고 있다.
액정층의 형성에 있어서, 기판(200)으로의 전치 공정은 액정층을 형성하기 전이나 형성한 후라도 좋다. 예를 들면 형성법으로서 디스펜서 방식을 사용하는 경우, TFT 및 배향막을 형성하여, 액정을 적하하기 전에 TFT 소자를 포함하는 소자층을 기판(200)으로 전치하고, 기판(200)상의 소자층에 액정을 적하하여 액정층을 형성하고, 대향기판으로 봉지하여도 좋다. 또한, 처리공정에 견딜 수 있는 유리 기판 등의 위에 소자층을 형성하고, 스페이서에 의한 공극을 확보하여 대향기판과 접합한 후, 주입법에 의해서 소자층과 대향기판간에 액정을 주입하여 액정층을 형성하여도 좋다. 액정층까지 형성한 표시 장치에 대하여 광촉매 물질기능에 의해 광촉매 물질을 포함하는 유기 화합물층보다 위에 형성된 소자층 및 액정층을, 처리기판으로부터 박리하여, 기판(200)에 접합하여도 좋다.
스페이서는 수 ㎛의 입자를 살포하여 설치하는 방법이라도 좋고, 기판 전체면에 수지막을 형성한 후 이것을 에칭 가공하여 형성하는 방법이라도 좋다. 이러한 스페이서의 재료를, 스피너(spinner)로 도포한 후, 노광과 현상처리에 의해서 소정의 패턴으로 형성한다. 또한 클린 오븐 등에서 150 내지 200℃로 가열하여 경화시킨다. 이렇게 하여 제작되는 스페이서는 노광과 현상처리의 조건에 따라서 형상을 다르게 할 수 있지만, 스페이서의 형상은 주형으로 꼭지부가 평탄한 형상이 되도록 하면, 대향측의 기판을 맞추었을 때에 액정 표시 장치로서의 기계적인 강도를 확보할 수 있다. 그러나 형상은 원추형, 각뿔형 등을 사용할 수 있고, 특별한 한정은 없다. 또한, 본 실시 형태에서는, 화소전극층(201)상에 곡률을 갖는 스페이서(281)를 설치하여, 배향막이 되는 절연층(203)으로 덮고 있다. 이와 같이 스페이서상에 배향막을 형성하는 구성이면, 소자층측의 화소전극층과 대향기판측과의 피복 불량 등에 의한 접촉, 쇼트를 막을 수 있다. 또한 스페이서(281)의 형상은, 주형이고, 모서리 부분에 있어서 곡률을 갖는다. 즉, 주형(柱狀) 스페이서의 머리꼭지부에서의 단부의 곡률 반경 R를 2 ㎛ 이하, 바람직하게는 1 ㎛ 이하로 하는 것이 바람직하다. 이러한 형상을 갖는 것으로 균등한 압력이 걸리고, 일점에 지나친 압력이 걸리는 것을 방지할 수 있다. 또, 스페이서의 하단이란, 주형 스페이서에 있어서의 가요성을 갖는 기판(200)측의 단부를 가리킨다. 또한, 상단이란, 주형 스페이서의 머리꼭지부를 가리킨다. 또한, 주형 스페이서의 높이 방향에서의 중앙부의 폭을 L1로 하고, 주형 스페이서의 제 2 가요성을 갖는 기판측의 단부의 폭을 L2로 하였을 때, 0.8≤L2/L1≤3을 만족시킨다. 또한, 주형 스페이서의 측면 중앙에 있어서의 접평면과 제 1 가요성을 갖는 기판면의 각도, 또는 주형 스페이서의 측면 중앙에 있어서의 접평면과 제 2 가요성을 갖는 기판면과의 각도가, 65° 내지 115°의 범위인 것이 바람직하다. 또한, 스페이서의 높이는 0.5 ㎛ 내지 10 ㎛, 또는 1.2 ㎛ 내지 5 ㎛인 것이 바람직하다.
계속해서, 화소부와 전기적으로 접속되어 있는 단자전극층(287)에, 이방성 도전층(285)을 개재하여, 접속용의 배선기판인 FPC(286)를 설치한다. FPC(286)는, 외부에서의 신호나 전위를 전달하는 역할을 맡는다. 상기 공정을 거쳐서, 표시기능을 갖는 액정 표시 장치를 제작할 수 있다.
또 트랜지스터가 갖는 배선, 게이트 전극층, 화소전극층(201), 대향전극층인 도전층(206)은, 인듐주석산화물(ITO), 산화인듐에 산화아연(ZnO)을 혼합한 IZO(indium zinc oxide), 산화인듐에 산화규소(SiO2)를 혼합한 도전재료, 유기인듐, 유기주석, 산화텅스텐을 포함하는 인듐산화물, 산화텅스텐을 포함하는 인듐아연산화물, 산화티탄을 포함하는 인듐산화물, 산화티타늄을 포함하는 인듐주석산화물, 텅스텐(W), 몰리브덴(Mo), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 니오브(Nb), 탄 탈(Ta), 크롬(Cr), 코발트(Co), 니켈(Ni), 티타늄(Ti), 백금(Pt), 알루미늄(Al),동(Cu), 은(Ag) 등의 금속 또는 그 합금, 또는 그 금속 질화물로부터 선택할 수 있다.
화소전극층(201) 및 도전층(206)은 투과형 표시 장치인지, 반사형 표시 장치인지에 따라서, 광을 투과할 필요가 있을 때는, 적절하게 상기 전극재료 중에서 투광성 전극, 또한 광이 투과하는 만큼 박막의 금속막으로 하면 좋다.
본 발명에 의해, 박리 전의 형상 및 특성을 유지한 양호한 상태에서 전치 공정을 할 수 있는, 박리 공정을 사용하여 반도체 장치 및 표시 장치를 제작할 수 있다. 따라서, 보다 고신뢰성의 반도체 장치를 장치나 공정을 복잡화하지 않고, 수율 좋게 제작할 수 있다.
(실시 형태 7)
본 실시 형태에서는, 상기 실시 형태에서 제시하는 반도체 장치의 일 예에 관해서 도면을 사용하여 설명한다.
본 실시 형태에서 제시하는 반도체 장치는, 비접촉으로 데이터의 판독과 기록이 가능한 것을 특징으로 하고 있고, 데이터의 전송형식은, 한쌍의 코일을 대향으로 배치하여 상호 유도에 의해서 교신을 하는 전자결합방식, 유도전자계에 의해서 교신하는 전자유도방식, 전파를 이용하여 교신하는 전파방식의 3개로 대별되지만, 어느 방식을 사용하여도 좋다. 또한, 데이터의 전송에 사용하는 안테나는 2가지의 설치 방법이 있고, 1개는 복수의 소자 및 기억 소자가 설치된 기판 상에 안테나를 설치하는 경우, 다른 1개는 복수의 소자 및 기억 소자가 설치된 기판에 단자 부를 설치하여, 상기 단자부에 별도의 기판에 설치된 안테나를 접속하여 설치하는 경우가 있다.
우선, 복수의 소자 및 기억 소자가 설치된 기판 상에 안테나를 설치하는 경우의 반도체 장치의 일 구성예를, 도 16을 사용하여 설명한다.
도 16은 액티브 매트릭스형으로 구성되는 반도체 장치를 도시하고 있고, 기판(300)상에 트랜지스터(310a, 310b)를 갖는 트랜지스터부(330), 트랜지스터(320a), 트랜지스터(320b)를 갖는 트랜지스터부(340), 절연층(301a, 301b, 308, 309, 311, 316, 314)을 포함하는 소자 형성층(335)이 설치되고, 소자 형성층(335)의 상방에 기억 소자부(325)와 안테나로서 기능하는 도전층(343)이 설치되어 있다.
또, 여기에서는 소자 형성층(335)의 상방에 기억 소자부(325) 또는 안테나로서 기능하는 도전층(343)을 설치한 경우를 나타내고 있지만, 이 구성에 한정되지 않고 기억 소자부(325) 또는 안테나로서 기능하는 도전층(343)을, 소자 형성층(335)의 하방이나 동일 층에 설치하는 것도 가능하다.
기억 소자부(325)는, 기억 소자(315a, 315b)로 구성되고, 기억 소자(315a)는 제 1 도전층(306a)상에, 격벽(절연층)(307a), 격벽(절연층)(307b), 절연층(메모리층)(312) 및 제 2 도전층(313)이 적층하여 구성되고, 기억 소자(315b)는, 제 1 도전층(306b)상에, 격벽(절연층)(307b), 격벽(절연층)(307c), 절연층(메모리층)(312) 및 제 2 도전층(313)이 적층하여 설치되어 있다. 또한, 제 2 도전층(313)을 덮어 보호막으로서 기능하는 절연층(314)이 형성되어 있다. 또한, 복수의 기억 소자(315a, 315b)가 형성되는 제 1 도전층(306a), 제 1 도전층(306b)은, 트랜지스 터(310a), 트랜지스터(310b) 각각의 소스 전극층 또는 드레인 전극층에 접속되어 있다. 즉, 기억 소자는 각각 한 개의 트랜지스터에 접속되어 있다. 또한, 절연층(메모리층)(312)이 제 1 도전층(306a, 306b) 및 격벽(절연층)(307a, 307b, 307c)을 덮도록 전체면에 형성되어 있지만, 각 메모리 셀에 선택적으로 형성되어 있어도 좋다.
또한, 기억 소자(315a)에서, 상기 실시 형태로 나타낸 바와 같이, 제 1 도전층(306a)과 절연층(메모리층)(312)의 사이, 또는 절연층(메모리층)(312)과 제 2 도전층(313)의 사이에 정류성을 갖는 소자를 설치하여도 좋다. 정류성을 갖는 소자도 상술한 것을 사용하는 것이 가능하다. 또, 기억 소자(315b)에서도 같다.
여기에서는, 안테나로서 기능하는 도전층(343)은 제 2 도전층(313)과 동일 층으로 형성된 도전층(342)상에 설치되어 있고, 제 1 도전층(306a, 306b)과 동층으로 형성된 도전층(341)을 개재하여 트랜지스터(320a)와 전기적으로 접속되어 있다. 또, 제 2 도전층(313)과 동일 층으로 안테나로서 기능하는 도전층을 형성하여도 좋다.
안테나로서 기능하는 도전층(343)의 재료로서는, 금(Au), 백금(Pt), 니켈(Ni), 텅스텐(W), 몰리브덴(Mo), 코발트(Co), 동(Cu), 알루미늄(Al), 망간(Mn), 티타늄(Ti) 등으로부터 선택된 일종의 원소 또는 상기 원소를 복수 포함하는 합금 등을 사용할 수 있다. 또한, 안테나로서 기능하는 도전층(343)의 형성방법은, 증착, 스퍼터, CVD법, 스크린 인쇄나 그라비아 인쇄 등의 각종 인쇄법 또는 액적 토출법 등을 사용할 수 있다.
소자 형성층(335)에 포함되는 트랜지스터(310a, 310b, 320a, 320b)는, p 채널형 TFT, n 채널형 TFT 또는 이들을 조합한 CMOS로 설치할 수 있다. 또한, 트랜지스터(310a, 310b, 320a, 320b)에 포함되는 반도체층의 구조도 어떠한 것을 사용하여도 좋고, 예를 들면 불순물 영역(소스영역, 드레인영역, LDD 영역을 포함함)을 형성하여도 좋고, p 채널형 또는 n 채널형의 어느 쪽에서 형성하여도 좋다. 또한, 게이트 전극의 측면과 접하도록 절연층(측벽)을 형성하여도 좋고, 소스, 드레인 영역과 게이트 전극의 한쪽 또는 양쪽에 실리사이드층을 형성하여도 좋다. 실리사이드층의 재료로서는, 니켈, 텅스텐, 몰리브덴, 코발트, 백금 등을 사용할 수 있다.
또한, 소자 형성층(335)에 포함되는 트랜지스터(310a, 310b, 320a, 320b)는, 상기 트랜지스터를 구성하는 반도체층을 유기 화합물로 형성하는 유기 트랜지스터로 설치하여도 좋다. 인쇄법이나 액적 토출법 등을 사용하여 유기 트랜지스터로 이루어지는 소자 형성층(335)을 형성할 수 있다. 인쇄법이나 액적 토출법 등을 사용하여 형성함으로써 보다 저렴한 비용으로 반도체 장치를 제작하는 것이 가능해진다.
또한, 소자 형성층(335), 기억 소자(315a, 315b), 안테나로서 기능하는 도전층(343)은, 상술한 바와 같이 증착, 스퍼터법, CVD법, 인쇄법 또는 액적 토출법 등을 사용하여 형성할 수 있다. 또, 각 장소에 따라서 다른 방법을 사용하여 형성하여도 괜찮다. 예를 들면, 고속 동작이 필요로 되는 트랜지스터는 기판 상에 Si 등으로 이루어지는 반도체층을 형성한 후에 열처리에 의해 결정화시켜 설치하고, 그 후, 소자 형성층의 상방에 스위칭 소자로서 기능하는 트랜지스터를 인쇄법이나 액적 토출법을 사용하여 유기 트랜지스터로서 설치할 수 있다.
또, 트랜지스터에 접속하는 센서를 설치하여도 좋다. 센서로서는, 온도, 습도, 조도, 가스(기체), 중력, 압력, 소리(진동), 가속도, 그 밖의 특성을 물리적 또는 화학적 수단에 의해 검출하는 소자를 들 수 있다. 센서는, 대표적으로는 저항 소자, 용량 결합 소자, 유도 결합 소자, 광기전력 소자, 광전 변환 소자, 열기전력 소자, 트랜지스터, 서미스터, 다이오드 등의 반도체 소자로 형성된다.
다음에, 복수의 소자 및 기억 소자가 설치된 기판에 단자부를 설치하여, 상기 단자부에 별도의 기판에 설치된 안테나를 접속하여 설치하는 경우의 반도체 장치의 일구성예에 관해서 도 17을 사용하여 설명한다.
도 17은 패시브 매트릭스형의 반도체 장치를 도시하고 있고, 기판(350)상에 트랜지스터(360a), 트랜지스터(360b)를 갖는 트랜지스터부(380), 트랜지스터(370a), 트랜지스터(370b)를 갖는 트랜지스터부(390), 절연층(351a, 351b, 358, 359, 361, 366, 384)을 포함하는 소자 형성층(385)이 설치되고, 소자 형성층(385)의 상방에 기억 소자부(375)가 설치되고, 기판(396)에 설치된 안테나로서 기능하는 도전층(393)이 소자 형성층(385)과 접속하도록 설치되어 있다. 또, 여기에서는 소자 형성층(385)의 상방에 기억 소자부(375) 또는 안테나로서 기능하는 도전층(393)을 설치한 경우를 나타내고 있지만, 이 구성에 한정되지 않고 기억 소자부(375)를 소자 형성층(385)의 하방이나 동일 층에, 또는 안테나로서 기능하는 도전층(393)을 소자 형성층(385)의 하방에 설치하는 것도 가능하다.
기억 소자부(375)는, 기억 소자(365a, 365b)로 구성되고, 기억 소자(365a)는 제 1 도전층(356)상에, 격벽(절연층)(357a), 격벽(절연층)(357b), 절연층(메모리층)(362a) 및 제 2 도전층(363a)이 적층하여 구성되고, 기억 소자(365b)는, 제 1 도전층(356)상에, 격벽(절연층)(357b), 격벽(절연층)(357c), 절연층(메모리층)(362b) 및 제 2 도전층(363b)이 적층하여 설치되어 있다. 또한, 제 2 도전층(363a, 363b)을 덮어 보호막으로서 기능하는 절연층(364)이 형성되어 있다. 또한, 복수의 기억 소자(365a, 365b)가 형성되는 제 1 도전층(356)은, 트랜지스터(360b) 한개의 소스 전극층 또는 드레인 전극층에, 접속되어 있다. 즉, 기억 소자는 동일한 한개의 트랜지스터에 접속되어 있다. 또한, 절연층(메모리층)(362a), 절연층(메모리층)(362b), 제 2 도전층(363a), 제 2 도전층(363b)을 메모리 셀마다 분리하기 위한 격벽(절연층)(357a, 357b, 357c)을 설치하고 있지만, 인접하는 메모리 셀에 있어서 가로방향으로의 전계의 영향이 우려되지 않은 경우는, 전체면에 형성하여도 좋다. 또, 기억 소자(365a, 365b)는 상기 실시 형태에서 제시한 재료 또는 제작 방법을 사용하여 형성할 수 있다.
따라서, 제 1 기판에 형성된 후에, 제 2 기판으로 전치되는 공정에서 가해지는 힘에 의해서, 층 계면에서 막 벗겨짐 등의 불량이 생기지 않는다. 소자 제작 공정에서는 온도 등의 제작 조건에 견딜 수 있는 유리 기판을 사용하고, 그 후에 제 2 기판으로 전치함으로써, 필름 등의 가요성 기판을 기판(350)에 사용할 수 있다. 따라서 양호한 형상으로 기억 소자를 박리, 전치하여, 반도체 장치를 제작할 수 있다.
또한, 소자 형성층(385)과 기억 소자부(375)를 포함하는 기판과, 안테나로서 기능하는 도전층(393)이 설치된 기판(396)은, 접착성을 갖는 수지(395)에 의해 접합할 수 있다. 그리고, 소자 형성층(385)에 형성된 트랜지스터(370a)와 도전층(393)은 수지(395)중에 포함되는 도전성 미립자(394), 제 1 도전층(356)과 동층으로 형성된 도전층(391), 제 2 도전층(363a, 363b)과 동층으로 형성된 도전층(392)을 개재하여 전기적으로 접속되어 있다. 또한, 은 페이스트, 동 페이스트, 카본 페이스트 등의 도전성 접착제나 땜납 접합을 하는 방법을 사용하여 소자 형성층(385)과 기억 소자부(375)를 포함하는 기판과, 안테나로서 기능하는 도전층(393)이 설치된 기판(396)을 접합하여도 좋다.
또한, 기억 소자부를, 안테나로서 기능하는 도전층이 설치된 기판에 설치하여도 좋다. 또한 트랜지스터에 접속하는 센서를 설치하여도 좋다.
본 발명에서는 광촉매 물질을 유기 화합물층에 분산시킴으로써, 광촉매 물질의 광촉매 기능을 사용하여 유기 화합물을 분해(파괴)하여 층을 거칠게 하여, 기판으로부터 소자층을 박리한다. 그 때문에, 박리를 위해 소자층에 큰 힘을 가할 필요도 없기 때문에, 박리 공정에서 소자가 파괴되지 않고, 양호한 형상으로 간단히 여러 가지의 기판으로 자유롭게 전치할 수 있다. 광촉매 물질을 포함하는 유기 화합물층의 박리 후의 소자층측의 잔존층이 광촉매 물질을 포함하는 유기 화합물층(326, 376)이다.
따라서, 자유롭게 여러 가지의 기판으로 전치할 수 있기 때문에, 기판의 재료의 선택성의 폭이 넓어진다. 또한 염가의 재료를 기판으로서 선택할 수도 있고, 용도에 맞추어서 다양한 기능을 갖게 할 수 있을 뿐만 아니라, 저렴한 비용으로 반도체 장치를 제작할 수 있다.
또, 본 실시 형태는, 상기 실시 형태와 자유롭게 조합하여 행할 수 있다. 또한 본 실시 형태에서 제작한 반도체 장치는, 기판으로부터 박리 공정에 의해 박리하여, 플렉시블한 기판 상에 접착함으로써, 플렉시블한 기체(基體)상에 설치할 수 있고, 가요성을 갖는 반도체 장치로 할 수 있다. 플렉시블한 기체란, 폴리프로필렌, 폴리에스테르, 비닐, 폴리플루오르화비닐, 염화비닐 등으로 이루어지는 필름, 섬유질인 재료로 이루어지는 종이, 기재필름(폴리에스테르, 폴리아미드, 무기증착필름, 종이류 등)과 접착성 합성 수지필름(아크릴계 합성 수지, 에폭시계 합성 수지등)과의 적층필름 등에 상당한다. 필름은, 피처리체와 가열처리와 가압처리가 행하여지는 것이며, 가열처리와 가압처리를 할 때는, 필름의 최표면에 설치된 접착층이나, 또는 최외층에 설치된 층(접착층이 아님)을 가열처리에 의해서 녹여, 가압에 의해 접착한다. 또한, 기체에 접착층이 설치되어 있어도 좋고, 접착층이 설치되어 있지 않아도 좋다. 접착층은, 열경화수지, 자외선 경화수지, 에폭시수지계 접착제, 수지첨가제 등의 접착제를 포함하는 층에 상당한다.
본 발명에 의해, 박리 전의 형상 및 특성을 유지한 양호한 상태에서 전치 공정을 할 수 있는, 박리 공정을 사용하여 반도체 장치 및 표시 장치를 제작할 수 있다. 따라서, 보다 고신뢰성의 반도체 장치를 장치나 공정을 복잡화하지 않고, 수율 좋게 제작할 수 있다.
(실시 형태 8)
본 발명을 적용하여 박막 트랜지스터 및 발광 소자를 형성하고, 여러 가지의 기판으로 전치하여 표시 장치를 형성할 수 있지만, 발광 소자를 사용하고, 또한, 상기 발광 소자를 구동하는 트랜지스터로서 n 채널형 트랜지스터를 사용한 경우, 상기 발광 소자로부터 발생하는 광은, 하면 방사, 상면 방사, 양면 방사의 어느 하나를 행한다. 여기에서는, 각각의 경우에 따른 발광 소자의 적층 구조에 관해서, 도 20을 사용하여 설명한다.
또한, 본 실시 형태에서는, 본 발명을 적용한 채널 보호형의 박막 트랜지스터(461, 471, 481)를 사용한다. 박막 트랜지스터(481)는, 본 발명의 전치 공정에 의해서 투광성을 갖는 기판(480)상에 설치되고, 게이트 전극층(493), 게이트 절연층(497), 반도체층(494), n 형을 갖는 반도체층(495a), n 형을 갖는 반도체층(495b), 소스 전극층 또는 드레인 전극층(487a), 소스 전극층 또는 드레인 전극층(487b), 채널 보호층(496)에 의해 형성된다. 본 실시 형태에서는, 반도체층으로서 비정질의 구조를 갖는 규소막을 사용하고, 일 도전형의 반도체층으로서 n 형을 갖는 반도체층을 사용한다. n 형을 갖는 반도체층을 형성하는 대신에, PH3 가스에 의한 플라즈마 처리를 함으로써, 반도체층에 도전성을 부여하여도 좋다. 반도체층은 본 실시 형태에 한정되지 않고, 광촉매 물질을 포함하는 유기 화합물층이 견딜 수 있는 공정 온도라면, 결정성 반도체층을 사용할 수 있다. 폴리실리콘과 같은 결정성 반도체층을 사용하는 경우, 일 도전형의 반도체층을 형성하지 않고, 결정성 반도체층에 불순물을 도입(첨가)하여 일 도전형을 갖는 불순물 영역을 형성하여도 좋다. 또한, 펜타센 등의 유기반도체를 사용할 수도 있고, 유기반도체를 액적 토출법 등에 의해서 선택적으로 형성하면, 소망의 형상으로의 에칭 가공의 공정을 간략화할 수 있다.
본 발명에서는 광촉매 물질을 유기 화합물층에 분산시킴으로써, 광촉매 물질의 광촉매 기능을 사용하여 유기 화합물을 분해(파괴)하여 층을 거칠게 하여, 기판으로부터 소자층을 박리한다. 그 때문에, 박리를 위해 소자층에 큰 힘을 가할 필요도 없기 때문에, 박리 공정에서 소자가 파괴되지 않고, 양호한 형상으로 간단히 여러 가지의 기판으로 자유롭게 전치할 수 있다. 광촉매 물질을 포함하는 유기 화합물층의 박리 후의 소자층측의 잔존층이 광촉매 물질을 포함하는 유기 화합물층(499, 469, 479)이다. 소자층측에 접착하는 기판(480, 460, 470)은, 소자층에 잔존하고 있는 광촉매 물질이 활성화하는 파장의 광을 투과시키지 않는 재료로 하면 좋다.
따라서, 자유롭게 여러 가지의 기판으로 전치할 수 있기 때문에, 기판의 재료의 선택성의 폭이 넓어진다. 또한 염가의 재료를 기판으로서 선택할 수 있고, 용도에 맞추어서 다양한 기능을 갖게 할 수 있을 뿐만 아니라, 저렴한 비용으로 표시 장치를 제작할 수 있다.
채널 보호층(496)은, 액적 토출법을 사용하여 폴리이미드 또는 폴리비닐알콜 등을 적하하여도 좋다. 그 결과, 노광 공정을 생략할 수 있다. 채널 보호층으로서는, 무기재료(산화규소, 질화규소, 산화질화규소, 질화산화규소 등), 감광성 또는 비감광성의 유기(수지)재료(폴리이미드, 아크릴, 폴리아미드, 폴리이미드아미 드, 벤조사이클로부텐 등), 레지스트, 저유전율 재료 등의 일종, 또는 복수종으로 이루어지는 막, 또는 이들 막의 적층 등을 사용할 수 있다. 또한, 실록산수지를 사용하여도 좋다. 또, 실록산수지란, Si-0-Si 결합을 포함하는 수지에 상당한다. 실록산은, 실리콘(Si)과 산소(0)의 결합으로 골격 구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들면 알킬기, 방향족 탄화수소)가 사용된다. 치환기로서, 플루오로기를 사용하여도 좋다. 또는 치환기로서, 적어도 수소를 포함하는 유기기와, 플루오로기를 사용하여도 좋다. 제작법으로서는, 플라즈마 CVD 법이나 열 CVD 법 등의 기상성장법이나 스퍼터링법을 사용할 수 있다. 또한, 액적 토출법이나, 인쇄법(스크린 인쇄나 오프셋 인쇄 등 패턴이 형성되는 방법)을 사용할 수도 있게 된다. 도포법으로 얻어지는 유기막이나 무기막(SOG 막 등) 등도 사용할 수 있다.
우선, 광이 투광성을 갖는 기판(480)측에 방사하는 경우, 즉 하면 방사를 하는 경우에 관해서, 도 20a를 사용하여 설명한다. 이 경우, 박막 트랜지스터(481)에 전기적으로 접속하도록, 소스 전극층 또는 드레인 전극층(487b)에 접하여 제 1 전극층(481)을 형성하고, 제 1 전극층(484)의 위에 전계 발광층(485), 제 2 전극층(486)이 순차적으로 적층된다. 다음에, 광이 투광성을 갖는 기판(460)과 반대측으로 방사하는 경우, 즉 상면 방사를 하는 경우에 관해서, 도 20b를 사용하여 설명한다. 박막 트랜지스터(461)는, 상술한 박막 트랜지스터와 마찬가지로 형성할 수 있다.
박막 트랜지스터(461)에 전기적으로 접속하는 소스 전극층 또는 드레인 전극 층(462), 제 1 전극층(463), 전계 발광층(464), 제 2 전극층(465)이 순차적으로 적층된다. 상기 구성에 의해, 제 1 전극층(463)에 있어서 광이 투과하더라도, 상기 광은 소스 전극층 또는 드레인 전극층(462)에 있어서 반사되고, 투광성을 갖는 기판(460)과 반대측으로 방사한다. 또, 본 구성에서는, 제 1 전극층(463)에는 투광성을 갖는 재료를 사용할 필요는 없다. 최후에, 광이 투광성을 갖는 기판(470)측과 그 반대측의 양측으로 방사하는 경우, 즉 양면 방사를 하는 경우에 관해서, 도 20c를 사용하여 설명한다. 박막 트랜지스터(471)는, 박막 트랜지스터(481)와 같은 채널 보호형의 박막 트랜지스터이고, 박막 트랜지스터(481)와 마찬가지로 형성할 수 있다. 박막 트랜지스터(471)에 전기적으로 접속하도록, 소스 전극층 또는 드레인 전극층(475)에 접하여 제 1 전극층(472)을 형성하고, 제 1 전극층(472)의 위에 전계 발광층(473), 제 2 전극층(474)이 순차적으로 적층된다. 이 때, 제 1 전극층(472)과 제 2 전극층(474)의 어느 쪽도 투광성을 갖는 재료, 또는 광을 투과할 수 있는 두께로 형성하면, 양면 방사가 실현된다.
본 실시 형태에서 적용할 수 있는 발광 소자의 구성을, 도 18을 사용하여 상세하게 설명한다.
도 18은 발광 소자의 소자구조이고, 제 1 전극층(870)과 제 2 전극층(850)의 사이에, 유기 화합물과 무기 화합물을 혼합하여 이루어지는 전계 발광층(860)이 끼워져 있는 발광 소자이다. 전계 발광층(860)은, 도시한 바와 같이, 제 1 층(804), 제 2 층(803), 제 3 층(802)으로 구성되어 있고, 특히 제 1 층(804) 및 제 3 층(802)에 커다란 특징을 갖는다.
우선, 제 1 층(804)은, 제 2 층(803)에 홀을 수송하는 기능을 담당하는 층이고, 적어도 제 1 유기 화합물과, 제 1 유기 화합물에 대하여 전자수용성을 나타내는 제 1 무기 화합물을 포함하는 구성이다. 중요한 것은, 단지 제 1 유기 화합물과 제 1 무기 화합물이 혼합되어 있는 것은 아니며, 제 1 무기 화합물이 제 1 유기 화합물에 대하여 전자수용성을 나타내는 점이다. 이러한 구성으로 함으로써, 원래 내재적인 캐리어를 거의 갖지 않는 제 1 유기 화합물에 많은 홀 캐리어가 발생하여, 극히 우수한 홀 주입성 및 홀 수송성을 나타낸다.
따라서 제 1 층(804)은, 무기 화합물을 혼합함으로써 얻어진다고 생각되고 있는 효과(내열성의 향상 등) 뿐만 아니라, 우수한 도전성(제 1 층(804)에 있어서는 특히, 홀 주입성 및 수송성)도 얻을 수 있다. 이 사실은, 서로 전자적인 상호 작용을 미치게 하지 않는 유기 화합물과 무기 화합물을 단지 혼합한 종래의 홀 수송층에서는, 얻어지지 않는 효과이다. 이 효과에 의해, 종래보다도 구동 전압을 낮게 할 수 있다. 또한, 구동 전압의 상승을 초래하지 않고서 제 1 층(804)을 두껍게 할 수 있기 때문에, 먼지 등에 기인하는 소자의 단락도 억제할 수 있다.
그런데, 상술한 바와 같이, 제 1 유기 화합물에는 홀 캐리어가 발생하기 때문에, 제 1 유기 화합물로서는 홀 수송성의 유기 화합물이 바람직하다. 홀 수송성의 유기 화합물로서는, 예를 들면, 프탈로시아닌(약칭: H2Pc), 동프탈로시아닌(약칭: CuPc), 바나딜프탈로시아닌(약칭: VOPc), 4,4',4''-트리스(N, N-디페닐아미노)트리페닐아민(약칭: TDATA), 4,4',4''-트리스[N-(3-메틸페닐)-N-페닐아미노]트리페 닐아민(약칭: MTDATA), 1,3,5-트리스[N, N-디(m-톨릴)아미노]벤젠(약칭: m-MTDAB), N,N'-디페닐-N,N'-비스(3-메틸페닐)-1,1'-비페닐-4,4'-디아민(약칭: TPD), 4,4'-비스[N-(1-나프틸)-N-페닐아미노]비페닐(약칭: NPB), 4,4'-비스{N-[4-디(m-톨릴)아미노]페닐-N-페닐아미노}비페닐(약칭: DNTPD), 4,4',4''-트리스(N-카바졸릴)트리페닐아민(약칭: TCTA) 등을 들 수 있지만, 이들에 한정되지 않는다. 또한, 상술한 화합물 중에서도, TDATA, MTDATA, m-MTDAB, TPD, NPB, DNTPD, TCTA 등으로 대표되는 방향족 아민화합물은, 홀 캐리어를 발생하기 쉽고, 제 1 유기 화합물로서 적합한 화합물군이다.
한편, 제 1 무기 화합물은, 제 1 유기 화합물로부터 전자를 받아들이기 쉬운 것이라면 어떤 것이라도 좋고, 여러 가지 금속 산화물 또는 금속 질화물이 가능하지만, 주기표 제4족 내지 제12족의 어느 하나의 전이금속 산화물이 전자수용성을 나타내기 쉬워 적합하다. 구체적으로는, 산화티타늄, 산화지르코늄, 산화바나듐, 산화몰리브덴, 산화텅스텐, 산화레늄, 산화루테늄, 산화아연 등을 들 수 있다. 또한, 상술한 금속 산화물 중에서도, 주기표 제4족 내지 제8족의 어느 하나의 전이금속 산화물은 전자수용성이 높은 것이 많고, 바람직한 1군이다. 특히 산화바나듐, 산화몰리브덴, 산화텅스텐, 산화레늄은 진공 증착이 가능하여 다루기 쉽기 때문에, 적합하다.
또, 제 1 층(804)은, 상술한 유기 화합물과 무기 화합물의 조합을 적용한 층을, 복수 적층하여 형성하고 있어도 좋다. 또한, 다른 유기 화합물 또는 다른 무기 화합물을 더 포함하고 있어도 좋다.
다음에, 제 3 층(802)에 관해서 설명한다. 제 3 층(802)은, 제 2 층(803)에 전자를 수송하는 기능을 맡는 층이고, 적어도 제 3 유기 화합물과, 제 3 유기 화합물에 대하여 전자공여성을 나타내는 제 3 무기 화합물을 포함하는 구성이다. 중요한 것은, 단 제 3 유기 화합물과 제 3 무기 화합물이 혼합되어 있는 것은 아니고, 제 3 무기 화합물이 제 3 유기 화합물에 대하여 전자공여성을 나타내는 점이다. 이러한 구성으로 함으로써, 원래 내재적인 캐리어를 거의 갖지 않은 제 3 유기 화합물에 많은 전자캐리어가 발생하여, 극히 우수한 전자 주입성 및 전자 수송성을 나타낸다.
따라서 제 3 층(802)은, 무기 화합물을 혼합함으로써 얻어진다고 생각되고 있는 효과(내열성의 향상 등) 뿐만 아니라, 우수한 도전성(제 3 층(802)에 있어서는 특히, 전자주입성 및 수송성)도 얻을 수 있다. 이 사실은, 서로 전자적인 상호 작용을 미치게 하지 않는 유기 화합물과 무기 화합물을 단지 혼합한 종래의 전자수송층에서는, 얻어지지 않은 효과이다. 이 효과에 의해, 종래보다도 구동 전압을 낮게 할 수 있다. 또한, 구동 전압의 상승을 초래하지 않고 제 3 층(802)을 두껍게 할 수 있기 때문에, 먼지 등에 기인하는 소자의 단락도 억제할 수 있다.
그런데, 상술한 바와 같이, 제 3 유기 화합물에는 전자 캐리어가 발생하기 때문에, 제 3 유기 화합물로서는 전자수송성의 유기 화합물이 바람직하다. 전자수송성의 유기 화합물로서는, 예를 들면, 트리스(8-귀놀리놀레이트)알루미늄(약칭:Alq3), 트리스(4-메틸-8-귀놀리놀레이트)알루미늄(약칭:Almq3), 비스(10-하이드 록시벤조[h]-퀴놀리네이트)베릴륨(약칭: BeBq2), 비스(2-메틸-8-퀴놀리놀레이트)(4-페닐페놀레이트)알루미늄(약칭: BAlq), 비스[2-(2'-하이드록시페닐)벤즈옥사졸레이트]아연(약칭: Zn(BOX)2), 비스[2-(2'-하이드록시페닐)벤조티아졸레이트]아연(약칭: Zn(BTZ)2), 바소페난트롤린(약칭: BPhen), 바소큐브로인(약칭: BCP), 2-(4-비페니릴)-5-(4-tert-부틸페닐)-1,3,4-옥사디아졸(약칭: PBD), 1,3-비스[5-(4-tert-부틸페닐)-1,3,4-옥사디아졸-2-일]벤젠(약칭: OXD-7), 2,2',2''-(1,3,5-벤젠트리일)-트리스(1-페닐-1H-벤조이미다졸)(약칭: TPBI), 3-(4-비페니릴)-4-페닐-5-(4-tert-부틸페닐)-1,2,4-트리아졸(약칭: TAZ), 3-(4-비페니릴)-4-(4-에틸페닐)-5-(4-tert-부틸페닐)-1,2,4-트리아졸(약칭: p-EtTAZ) 등을 들 수 있지만, 이들에 한정되지 않는다. 또한, 상술한 화합물 중에서도, Alq3, Almq3, BeBq2, BAlq, Zn(BOX)2, Zn(BTZ)2 등으로 대표되는 방향환을 포함하는 킬레이트 배위자를 갖는 킬레이트 금속 착체나, BPhen, BCP 등으로 대표되는 페난트롤린 골격을 갖는 유기 화합물이나, PBD, OXD-7 등으로 대표되는 옥사디아졸 골격을 갖는 유기 화합물은, 전자캐리어를 발생하기 쉽고, 제 3 유기 화합물로서 적합한 화합물군이다.
한편, 제 3 무기 화합물은, 제 3 유기 화합물에 전자를 주기 쉬운 것이면 어떤 것이라도 좋고, 여러가지 금속 산화물 또는 금속 질화물이 가능하지만, 알칼리금속 산화물, 알칼리토류 금속 산화물, 희토류 금속 산화물, 알칼리 금속 질화물, 알칼리토류 금속 질화물, 희토류 금속 질화물이 전자공여성을 나타내기 쉬워 적합하다. 구체적으로는, 산화리튬, 산화스트론튬, 산화바륨, 산화에르븀, 질화리튬, 질화마그네슘, 질화칼슘, 질화이트륨, 질화란탄 등을 들 수 있다. 특히 산화리튬, 산화바륨, 질화리튬, 질화마그네슘, 질화칼슘은 진공 증착이 가능하게 다루기 쉽기 때문에, 적합하다.
또, 제 3 층(802)은, 상술한 유기 화합물과 무기 화합물의 조합을 적용한 층을, 복수 적층하여 형성하고 있어도 좋다. 또한, 다른 유기 화합물 또는 다른 무기 화합물을 더 포함하고 있어도 좋다.
다음에, 제 2 층(803)에 관해서 설명한다. 제 2 층(803)은 발광기능을 맡는 층이고, 발광성의 제 2 유기 화합물을 포함한다. 또한, 제 2 무기 화합물을 포함하는 구성이어도 좋다. 제 2 층(803)은, 여러 가지의 발광성의 유기 화합물, 무기 화합물을 사용하여 형성할 수 있다. 단, 제 2 층(803)은, 제 1 층(804)이나 제 3 층(802)에 비하여 전류가 흐르기 어렵다고 생각되기 때문에, 그 막 두께는 1Onm 내지 1OOnm 정도가 바람직하다.
제 2 유기 화합물로서는, 발광성의 유기 화합물이면 특별히 한정되지 않으며 예를 들면, 9,10-디(2-나프틸)안트라센(약칭: DNA), 9,10-디(2-나프틸)-2-tert-부틸안트라센(약칭: t-BuDNA), 4,4'-비스(2,2-디페닐비닐)비페닐(약칭: DPVBi), 쿠마린30, 쿠마린6, 쿠마린545, 쿠마린545T, 페릴렌, 루블렌, 페리프란텐, 2,5,8,11-테트라(tert-부틸)페릴렌(약칭: TBP), 9,10-디페닐안트라센(약칭: DPA), 5,12-디페닐테트라센, 4-(디시아노메틸렌)-2-메틸-[p-(디메틸아미노)스티릴]-4H-피란(약칭: DCM1), 4-(디시아노메틸렌)-2-메틸-6-[2-(쥬롤리딘-9-일)에테닐]-4H-피란(약칭: DCM2), 4-(디시아노메틸렌)-2,6-비스[p-(디메틸아미노)스티릴]-4H-피란(약칭: BisDCM) 등을 들 수 있다. 또한, 비스[2-(4',6'-디플루오로페닐)피리디네이트-N, C2']이리듐(피콜리네이트)(약칭: FIrpic), 비스{2-[3',5'-비스(트리플루오로메틸)페닐]피리디네이트-N,C2'}이리듐(피콜리네이트)(약칭:Ir(CF3ppy)2(pic)), 트리스(2-페닐피리디네이트-N, C2')이리듐(약칭: Ir(ppy)3), 비스(2-페닐피리디네이트-N, C2')이리듐(아세틸아세토네이트)(약칭: Ir(ppy)2(acac)), 비스[2-(2'-티에닐)피리디네이트-N, C2 ']이리듐(아세틸아세토네이트)(약칭: Ir(thp)2(acac)), 비스(2-페닐퀴놀리네이트-N, C2')이리듐(아세틸아세토네이트)(약칭: Ir(pq)2(acac)), 비스[2-(2'-벤조티에닐)피리디네이트-N,C3 ']이리듐(아세틸아세토네이트)(약칭:Ir(btp)2(acac)) 등의 인광을 방출할 수 있는 화합물을 사용할 수도 있게 된다.
제 2 층(803)을 일중항 여기 발광재료 외에, 금속 착체 등을 포함하는 삼중항 여기재료를 하여도 좋다. 예를 들면, 적색의 발광성의 화소, 녹색의 발광성의 화소 및 청색의 발광성의 화소중, 휘도 반감시간이 비교적 짧은 적색의 발광성의 화소를 삼중항 여기 발광재료로 형성하고, 다른 것을 일중항 여기 발광재료로 형성한다. 삼중항 여기 발광재료는 발광 효율이 좋기 때문에, 같은 휘도를 얻는 데에 소비전력이 적어도 충분하다는 특징이 있다. 즉, 적색화소에 적용한 경우, 발광 소자에 흘리는 전류량이 적어도 충분하기 때문에, 신뢰성을 향상시킬 수 있다. 저 소비 전력화로서, 적색의 발광성의 화소와 녹색의 발광성의 화소를 삼중항 여기 발광재료로 형성하고, 청색의 발광성의 화소를 일중항 여기 발광재료로 형성하여도 좋다. 사람의 시감도가 높은 녹색의 발광 소자도 삼중항 여기 발광재료로 형성함으로써, 보다 저소비 전력화를 도모할 수 있다.
또한, 제 2 층(803)에 있어서는, 상술한 발광을 나타내는 제 2 유기 화합물 뿐만 아니라, 또 다른 유기 화합물이 첨가되어 있어도 좋다. 첨가할 수 있는 유기 화합물로서는, 예를 들면, 앞서 말한 TDATA, MTDATA, m-MTDAB, TPD, NPB, DNTPD, TCTA, Alq3, Almq3, BeBq2, BAlq, Zn(BOX)2, Zn(BTZ)2, BPhen, BCP, PBD, OXD-7, TPBI, TAZ, p-EtTAZ, DNA, t-BuDNA, DPVBi 등의 외, 4,4'-비스(N-카바졸릴)비페닐(약칭: CBP), 1,3,5-트리스[4-(N-카바졸릴)페닐]벤젠(약칭: TCPB) 등을 사용할 수 있지만, 이들에 한정되지 않는다. 또, 이와 같이 제 2 유기 화합물 이외에 첨가하는 유기 화합물은, 제 2 유기 화합물을 효율 좋게 발광시키기 위해서, 제 2 유기 화합물의 여기 에너지보다도 큰 여기 에너지를 갖고, 또한 제 2 유기 화합물보다도 많이 첨가되어 있는 것이 바람직하다(그것에 의해서, 제 2 유기 화합물의 농도 소광을 막을 수 있다). 또한, 다른 기능으로서, 제 2 유기 화합물과 같이 발광을 나타내어도 좋다(그것에 의해서, 백색 발광 등도 가능해진다).
제 2 층(803)은, 발광파장대가 다른 발광층을 화소마다 형성하여, 컬러 표시를 하는 구성으로 하여도 좋다. 전형적으로는, R(빨강), G(초록), B(파랑)의 각 색에 대응한 발광층을 형성한다. 이 경우에도, 화소의 광방사측에 그 발광파장대 의 광을 투과하는 필터를 설치한 구성으로 함으로써, 색 순도의 향상이나, 화소부의 경면화(비쳐듬)의 방지를 도모할 수 있다. 필터를 설치함으로써, 종래 필요하게 되어 있던 원편광판 등을 생략하는 것이 가능해져, 발광층으로부터 방사되는 광의 손실을 없앨 수 있다. 더욱이, 경사진 쪽으로부터 화소부(표시화면)를 본 경우에 일어나는 색조의 변화를 저감시킬 수 있다.
제 2 층(803)에서 사용할 수 있는 재료는 저분자계 유기발광재료이거나 고분자계 유기발광재료라도 좋다. 고분자계 유기발광재료는 저분자계에 비하여 물리적 강도가 높고, 소자의 내구성이 높다. 또한 도포에 의해 성막하는 것이 가능하기 때문에, 소자의 제작이 비교적 용이하다.
발광색은, 발광층을 형성하는 재료로 결정되기 때문에, 이들을 선택함으로써 소망의 발광을 나타내는 발광 소자를 형성할 수 있다. 발광층의 형성에 사용할 수 있는 고분자계의 전계 발광재료는, 폴리파라페닐렌비닐렌계, 폴리파라페닐렌계, 폴리티오펜계, 폴리플루오렌계를 들 수 있다.
폴리파라페닐렌비닐렌계에는, 폴리(파라페닐렌비닐렌)[PPV]의 유도체, 폴리(2,5-디알콕시-1,4-페닐렌비닐렌)[RO-PPV], 폴리(2-(2'-에틸-헥속시)-5-메톡시-1,4-페닐렌비닐렌)[MEH-PPV], 폴리(2-(디알콕시페닐)-1,4-페닐렌비닐렌)[ROPh-PPV] 등을 들 수 있다. 폴리파라페닐렌계에는, 폴리파라페닐렌[PPP]의 유도체, 폴리(2,5-디알콕시-1,4-페닐렌)[RO-PPP], 폴리(2,5-디헥속시-1,4-페닐렌) 등을 들 수 있다. 폴리티오펜계에는, 폴리티오펜[PT]의 유도체, 폴리(3-알킬티오펜)[PAT], 폴리(3-헥실티오펜)[PHT], 폴리(3-사이클로헥실티오펜)[PCHT], 폴리(3-사이클로헥실- 4-메틸티오펜)[PCHMT], 폴리(3,4-디사이클로헥실티오펜)[PDCHT], 폴리[3-(4-옥틸페닐)-티오펜][POPT], 폴리[3-(4-옥틸페닐)-2,2비티오펜][PTOPT] 등을 들 수 있다. 폴리플루오렌계에는, 폴리플루오렌[PF]의 유도체, 폴리(9,9-디알킬플루오렌)[PDAF], 폴리(9,9-디옥틸플루오렌)[PDOF] 등을 들 수 있다.
상기 제 2 무기 화합물로서는, 제 2 유기 화합물의 발광을 소광하기 어려운 무기 화합물이면 어떠한 것이라도 좋고, 여러가지 금속 산화물이나 금속 질화물을 사용할 수 있다. 특히, 주기표 제13족 또는 제14족의 금속 산화물은, 제 2 유기 화합물의 발광을 소광하기 어렵기 때문에 바람직하고, 구체적으로는 산화알루미늄, 산화갈륨, 산화규소, 산화게르마늄이 적합하다. 단, 이들에 한정되지 않는다.
또, 제 2 층(803)은, 상술한 유기 화합물과 무기 화합물의 조합을 적용한 층을, 복수 적층하여 형성하고 있어도 좋다. 또한, 다른 유기 화합물 또는 다른 무기 화합물을 더 포함하고 있어도 좋다. 발광층의 층 구조는 변화할 수 있는 것이며, 특정한 전자주입영역이나 발광영역을 구비하고 있지 않은 대신에, 오로지 이러한 목적용의 전극층을 구비하거나, 발광성의 재료를 분산시켜 구비하는 변형은, 본 발명의 취지를 일탈하지 않는 범위에 있어서 허용될 수 있는 것이다.
상기와 같은 재료로 형성한 발광 소자는, 순방향으로 바이어스함으로써 발광한다. 발광 소자를 사용하여 형성하는 표시 장치의 화소는, 단순 매트릭스 방식, 또는 액티브 매트릭스 방식으로 구동할 수 있다. 어느 것으로 하더라도, 개개의 화소는, 어떤 특정한 타이밍으로 순방향 바이어스를 인가하여 발광시키게 되지만, 어떤 일정기간은 비발광상태로 되어 있다. 이 비발광시간에 역방향의 바이어스를 인가함으로써 발광 소자의 신뢰성을 향상시킬 수 있다. 발광 소자에서는, 일정 구동 조건하에서 발광 강도가 저하하는 열화나, 화소내에서 비발광영역이 확대하여 외관상 휘도가 저하하는 열화 모드가 있지만, 순방향 및 역방향으로 바이어스를 인가하는 교류적인 구동을 함으로써, 열화의 진행을 느리게 할 수 있고, 발광 표시 장치의 신뢰성을 향상시킬 수 있다. 또한, 디지털 구동, 아날로그 구동 어느 쪽이나 적용 가능하다.
따라서, 봉지기판에 컬러 필터(착색층)를 형성하여도 좋다. 컬러 필터(착색층)는, 증착법이나 액적 토출법에 의해서 형성할 수 있고, 컬러 필터(착색층)를 사용하면, 고세밀의 표시를 할 수도 있다. 컬러 필터(착색층)에 의해, 각 RGB의 발광 스펙트럼에 있어서 브로드클로스인 피크가 날카로운 피크가 되도록 보정할 수 있기 때문이다.
단색의 발광을 나타내는 재료를 형성하고, 컬러 필터나 색변환층을 조합함으로써 풀컬러 표시를 할 수 있다. 컬러 필터(착색층)이나 색변환층은, 예를 들면 제 2 기판(봉지기판)에 형성하여, 기판으로 붙이면 좋다.
물론 단색 발광의 표시를 하여도 좋다. 예를 들면, 단색 발광을 사용하여 에어리어 컬러 타입의 표시 장치를 형성하여도 좋다. 에어리어 컬러 타입은, 패시브 매트릭스형의 표시부가 적합하고, 주로 문자나 기호를 표시할 수 있다.
제 1 전극층(870) 및 제 2 전극층(850)은 일함수를 고려하여 재료를 선택할 필요가 있고, 그리고 제 1 전극층(870) 및 제 2 전극층(850)은, 화소 구성에 의해 어느 것이나 양극, 또는 음극이 될 수 있다. 구동용 박막 트랜지스터의 극성이 p 채널형인 경우, 도 18a와 같이 제 1 전극층(870)을 양극, 제 2 전극층(850)을 음극으로 하면 좋다. 또한, 구동용 박막 트랜지스터의 극성이 n 채널형인 경우, 도 18b와 같이, 제 1 전극층(870)을 음극, 제 2 전극층(850)을 양극으로 하면 바람직하다. 제 1 전극층(870) 및 제 2 전극층(850)에 사용할 수 있는 재료에 관해서 언급한다. 제 1 전극층(870), 제 2 전극층(850)이 양극으로서 기능하는 경우는 일함수가 큰 재료(구체적으로는 4.5 eV 이상의 재료)가 바람직하고, 제 1 전극층, 제 2 전극층(850)이 음극으로서 기능하는 경우는 일함수가 작은 재료(구체적으로는 3.5 eV 이하의 재료)가 바람직하다. 그렇지만, 제 1 층(804)의 홀주입, 홀 수송 특성이나, 제 3 층(802)의 전자주입성, 전자수송 특성이 우수하기 때문에, 제 1 전극층(870), 제 2 전극층(850) 모두, 거의 일함수의 제한을 받지 않고, 여러가지의 재료를 사용할 수 있다.
도 18a, 도 18b에 있어서의 발광 소자는, 제 1 전극층(870)으로부터광을 추출하는 구조이기 때문에, 제 2 전극층(850)은, 반드시 광투광성을 가질 필요는 없다. 제 2 전극층(850)으로서는, Ti, Ni, W, Cr, Pt, Zn, Sn, In, Ta, Al, Cu, Au, Ag, Mg, Ca, Li 또는 Mo로부터 선택된 원소, 또는 TiN, TiSixNy, WSix, WNx, WSixNy, NbN 등의 상기 원소를 주성분으로 하는 합금재료 또는 화합물 재료를 주성분으로 하는 막 또는 그것들의 적층막을 총 막 두께 100nm 내지 800nm의 범위에서 사용하면 좋다.
제 2 전극층(850)은, 증착법, 스퍼터법, CVD법, 인쇄법, 디스펜서법 또는 액 적 토출법 등을 사용하여 형성할 수 있다.
또한, 제 2 전극층(850)에 제 1 전극층(870)에서 사용하는 재료와 같은 투광성을 갖는 도전성 재료를 사용하면, 제 2 전극층(850)으로부터도 광을 추출하는 구조가 되어, 발광 소자로부터 방사되는 광은, 제 1 전극층(870)과 제 2 전극층(850)과의 양쪽으로부터 방사되는 양면 방사 구조로 할 수 있다.
또, 제 1 전극층(870)이나 제 2 전극층(850)의 종류를 바꿈으로써, 본 발명의 발광 소자는 여러 가지의 배리에이션을 갖는다.
도 18b는, 전계 발광층(860)이, 제 1 전극층(870)측으로부터 제 3 층(802), 제 2 층, 제 1 층(804)의 순으로 구성되어 있는 케이스이다.
이상에서 언급한 바와 같이, 본 발명의 발광 소자는, 제 1 전극층(870)과 제 2 전극층(850)의 사이에 끼워진 층이, 유기 화합물과 무기 화합물이 복합된 층을 포함하는 전계 발광층(860)으로 이루어지고 있다. 그리고, 유기 화합물과 무기 화합물을 혼합함으로써, 각각 단독으로는 얻어지지 않는 높은 캐리어 주입성, 캐리어 수송성과 같은 기능이 얻어지는 층(즉, 제 1 층(804) 및 제 3 층(802))이 설치되어 있는 유기 및 무기복합형의 발광 소자이다. 또한, 상기 제 1 층(804), 제 3 층(802)은, 제 1 전극층(870)측에 설치되는 경우, 특히 유기 화합물과 무기 화합물이 복합된 층일 필요가 있고, 제 2 전극층(850)측에 설치되는 경우, 유기 화합물, 무기 화합물뿐이어도 좋다.
또, 전계 발광층(860)은 유기 화합물과 무기 화합물이 혼합된 층이지만, 그 형성방법으로서는 공지의 여러가지 수법을 사용할 수 있다. 예를 들면, 유기 화합 물과 무기 화합물의 양쪽을 저항 가열에 의해 증발시켜, 공증착하는 수법을 들 수 있다. 그 외, 유기 화합물을 저항 가열에 의해 증발시키는 한편으로, 무기 화합물을 일렉트론 빔(EB)에 의해 증발시켜, 공증착하여도 좋다. 또한, 유기 화합물을 저항 가열에 의해 증발시키는 동시에, 무기 화합물을 스퍼터링하여, 양쪽을 동시에 퇴적하는 수법도 들 수 있다. 그 외, 습식법에 의해 성막하여도 좋다.
또한, 제 1 전극층(870) 및 제 2 전극층(850)에 관해서도 마찬가지로, 저항 가열에 의한 증착법, EB 증착법, 스퍼터링, 습식법 등을 사용할 수 있다.
도 18c는, 도 18a에 있어서, 제 1 전극층(870)에 반사성을 갖는 전극층을 사용하여, 제 2 전극층(850)에 투광성을 갖는 전극층을 사용하고 있고, 발광 소자로부터 방사된 광은 제 1 전극층(870)으로 반사되고, 제 2 전극층(850)을 투과하여 방사된다. 마찬가지로 도 18d는, 도 18b에 있어서, 제 1 전극층(870)에 반사성을 갖는 전극층을 사용하여, 제 2 전극층(850)에 투광성을 갖는 전극층을 사용하고 있고, 발광 소자로부터 방사된 광은 제 1 전극층(870)에서 반사되고, 제 2 전극층(850)을 투과하여 방사된다.
본 실시 형태는, 상기 실시 형태와 자유롭게 조합하는 것이 가능하다.
(실시 형태 9)
본 발명의 발광 소자에는 본 실시 형태에서는, 본 발명의 발광 소자에 적용할 수 있는 다른 구성을, 도 37 및 도 38을 사용하여 설명한다.
일렉트로루미네선스를 이용하는 발광 소자는, 발광재료가 유기 화합물인지, 무기 화합물인지에 의해서 구별되고, 일반적으로, 전자는 유기 EL 소자, 후자는 무 기 EL 소자라고 불리고 있다.
무기 EL 소자는, 그 소자 구성에 따라, 분산형 무기 EL 소자와 박막형 무기 EL 소자로 분류된다. 전자는, 발광재료의 입자를 바인더 중으로 분산시킨 전계 발광층을 갖고, 후자는, 발광재료의 박막으로 이루어지는 전계 발광층을 갖고 있는 점에 차이는 있지만, 고전계에서 가속된 전자를 필요로 하는 점에서는 공통이다. 또, 얻어지는 발광의 메카니즘으로서는, 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광과, 금속이온의 내각(內殼) 전자천이를 이용하는 국재형 발광과가 있다. 일반적으로, 분산형 무기 EL에서는 도너-억셉터 재결합형 발광, 박막형 무기 EL 소자에서는 국재형 발광인 경우가 많다.
본 발명에서 사용할 수 있는 발광재료는, 모체 재료와 발광 중심이 되는 불순물 원소로 구성된다. 함유시키는 불순물 원소를 변화시킴으로써, 여러 가지의 색의 발광을 얻을 수 있다. 발광재료의 제작 방법으로서는, 고상법이나 액상법(共沈法) 등의 여러 가지의 방법을 사용할 수 있다. 또한, 분무 열분해법, 복분해법, 전구체(precursor)의 열분해반응에 의한 방법, 역미셀법이나 이들의 방법과 고온 소성을 조합한 방법, 동결 건조법 등의 액상법 등도 사용할 수 있다.
고상법은, 모체 재료와, 불순물 원소 또는 불순물 원소를 포함하는 화합물을 칭량하여, 유발(乳鉢)로 혼합, 전기로에서 가열, 소성을 하여 반응시켜, 모체 재료에 불순물 원소를 함유시키는 방법이다. 소성 온도는, 700 내지 1500℃가 바람직하다. 온도가 지나치게 낮은 경우는 고상 반응이 진행되지 않고, 온도가 지나치게 높은 경우는 모체 재료가 분해되어 버리기 때문이다. 또, 분말 상태로 소성하여도 좋지만, 펠릿 상태로 소성하는 것이 바람직하다. 고상법은 비교적 고온에서의 소성을 필요로 하지만, 간단한 방법이기 때문에, 생산성이 좋고 대량생산에 적합하다.
액상법(共沈法)은, 모체 재료 또는 모체 재료를 포함하는 화합물과, 불순물 원소 또는 불순물 원소를 포함하는 화합물을 용액 중에서 반응시켜, 건조시킨 후, 소성하는 방법이다. 발광재료의 입자가 균일하게 분포하여, 입자직경이 작고 낮은 소성 온도에서도 반응을 진행할 수 있다.
발광재료에 사용하는 모체 재료로서는, 황화물, 산화물, 질화물을 사용할 수 있다. 황화물로서는, 예를 들면, 황화아연(ZnS), 황화카드뮴(CdS), 황화칼슘(CaS), 황화이트륨(Y2S3), 황화갈륨(Ga2S3), 황화스트론튬(SrS), 황화바륨(BaS) 등을 사용할 수 있다. 또한, 산화물로서는, 예를 들면, 산화아연(ZnO), 산화이트륨(Y2O3) 등을 사용할 수 있다. 또한, 질화물로서는, 예를 들면, 질화알루미늄(AlN), 질화갈륨(GaN), 질화인듐(InN) 등을 사용할 수 있다. 또한, 셀렌화아연(ZnSe), 텔루르화아연(ZnTe) 등도 사용할 수 있고, 황화칼슘-갈륨(CaGa2S4), 황화스트론튬-갈륨(SrGa2S4), 황화바륨-갈륨(BaGa2S4) 등의 3원계의 혼정(混晶)이어도 좋다.
국재형 발광의 발광 중심으로서, 망간(Mn), 동(Cu), 사마륨(Sm), 테르븀(Tb), 에르븀(Er), 툴륨(Tm), 유로퓸(Eu), 세륨(Ce), 프라세오듐(Pr) 등을 사용할 수 있다. 또, 전하보상으로서, 불소(F), 염소(Cl) 등의 할로겐원소가 첨가되어 있어도 좋다.
한편, 도너-억셉터 재결합형 발광의 발광 중심으로서, 도너 준위를 형성하는 제 1 불순물 원소 및 억셉터 준위를 형성하는 제 2 불순물 원소를 포함하는 발광재료를 사용할 수 있다. 제 1 불순물 원소는, 예를 들면, 불소(F), 염소(Cl), 알루미늄(Al) 등을 사용할 수 있다. 제 2 불순물 원소로서는, 예를 들면, 동(Cu), 은(Ag) 등을 사용할 수 있다.
도너-억셉터 재결합형 발광의 발광재료를 고상법을 사용하여 합성하는 경우, 모체 재료와, 제 1 불순물 원소 또는 제 1 불순물 원소를 포함하는 화합물과, 제 2 불순물 원소 또는 제 2 불순물 원소를 포함하는 화합물을 각각 칭량하여, 유발로 혼합한 후, 전기로로 가열, 소성을 한다. 모체 재료로서는, 상술한 모체 재료를 사용할 수 있고, 제 1 불순물 원소 또는 제 1 불순물 원소를 포함하는 화합물로서는, 예를 들면, 불소(F), 염소(Cl), 황화알루미늄(Al2S3) 등을 사용할 수 있고, 제 2 불순물 원소 또는 제 2 불순물 원소를 포함하는 화합물로서는, 예를 들면, 동(Cu), 은(Ag), 황화동(Cu2S), 황화은(Ag2S) 등을 사용할 수 있다. 소성 온도는, 700 내지 1500℃가 바람직하다. 온도가 지나치게 낮은 경우는 고상 반응이 진행하지 않고, 온도가 지나치게 높은 경우는 모체 재료가 분해하여 버리기 때문이다. 또, 분말 상태로 소성하여도 좋지만, 펠릿 상태로 소성하는 것이 바람직하다.
또한, 고상 반응을 이용하는 경우의 불순물 원소로서, 제 1 불순물 원소와 제 2 불순물 원소로 구성되는 화합물을 조합하여 사용하여도 좋다. 이 경우, 불순 물 원소가 확산되기 쉽고, 고상 반응이 진행하기 쉬워지기 때문에, 균일한 발광재료를 얻을 수 있다. 또한, 여분의 불순물 원소가 들어가지 않기 때문에, 순도가 높은 발광재료를 얻을 수 있다. 제 1 불순물 원소와 제 2 불순물 원소로 구성되는 화합물로서는, 예를 들면, 염화동(CuCl), 염화은(AgCl) 등을 사용할 수 있다.
또, 이들의 불순물 원소의 농도는, 모체 재료에 대하여 O.O1 내지 1Oatom% 이면 좋고, 바람직하게는 0.05 내지 5atom%의 범위이다.
박막형 무기 EL의 경우, 전계 발광층은, 상기 발광재료를 포함하는 층이고, 저항 가열증착법, 전자빔증착(EB 증착)법 등의 진공증착법, 스퍼터링법 등의 물리기상성장법(PVD), 유기금속 CVD법, 하이드라이드 수송감압 CVD 법 등의 화학기상성장법(CVD), 원자층 에피택시법(AIE) 등을 사용하여 형성할 수 있다.
도 37a 내지 도 37c에 발광 소자로서 사용할 수 있는 박막형 무기 EL 소자의 일 예를 도시한다. 도 37a 내지 도 37c에 있어서, 발광 소자는, 제 1 전극층(50), 전계 발광층(51), 제 2 전극층(53)을 포함한다.
도 37b 및 도 37c에 도시하는 발광 소자는, 도 37a의 발광 소자에 있어서, 전극층과 전계 발광층간에 절연층을 설치하는 구조이다. 도 37b에 도시하는 발광 소자는, 제 1 전극층(50)과 전계 발광층(52)의 사이에 절연층(54)을 갖고, 도 37c에 도시하는 발광 소자는, 제 1 전극층(50)과 전계 발광층(52)의 사이에 절연층(54a), 제 2 전극층(53)과 전계 발광층(52)의 사이에 절연층(54b)을 갖고 있다. 이와 같이 절연층은 전계 발광층을 끼우는 한 쌍의 전극층 중 한쪽의 사이에만 설치하여도 좋고, 양쪽의 사이에 설치하여도 좋다. 또한 절연층은 단층이라도 좋고 복수층으로 이루어지는 적층이라도 좋다.
또한, 도 37b에서는 제 1 전극층(50)에 접하도록 절연층(54)이 설치되어 있지만, 절연층과 전계 발광층의 순서를 반대로 하여, 제 2 전극층(53)에 접하도록 절연층(54)을 설치하여도 좋다.
분산형 무기 EL의 경우, 입자형의 발광재료를 바인더중으로 분산시켜 막형의 전계 발광층을 형성한다. 발광재료의 제작 방법에 의해서, 충분히 소망의 크기의 입자가 얻어지지 않은 경우는, 유발 등으로 분쇄 등에 의해서 입자형에 가공하면 좋다. 바인더란, 입자형의 발광재료를 분산한 상태로 고정하여, 전계 발광층으로서의 형상으로 유지하기 위한 물질이다. 발광재료는, 바인더에 의해서 전계 발광층 중에 균일하게 분산하여 고정된다.
분산형 무기 EL의 경우, 전계 발광층의 형성방법은, 선택적으로 전계 발광층을 형성할 수 있는 액적 토출법이나, 인쇄법(스크린 인쇄나 오프셋 인쇄 등), 스핀 도포법 등의 도포법, 침지법, 디스펜서법 등을 사용할 수도 있게 된다. 막 두께는 특히 한정되지 않지만, 바람직하게는, 1O 내지 1OOOnm의 범위이다. 또한, 발광재료 및 바인더를 포함하는 전계 발광층에 있어서, 발광재료의 비율은 50wt% 이상 80wt%이하로 하면 좋다.
도 38a 내지 도 38c에 발광 소자로서 사용할 수 있는 분산형 무기 EL 소자의 일 예를 도시한다. 도 38a에 있어서의 발광 소자는, 제 1 전극층(60), 전계 발광층(62), 제 2 전극층(63)의 적층 구조를 갖고, 전계 발광층(62)중에 바인더에 의해서 유지된 발광재료(61)를 포함한다.
본 실시 형태에 사용할 수 있는 바인더로서는, 유기재료나 무기재료를 사용할 수 있고, 유기재료 및 무기재료의 혼합재료를 사용하여도 좋다. 유기재료로서는, 시아노에틸셀룰로스계 수지와 같이, 비교적 유전율이 높은 중합체나, 폴리에틸렌, 폴리프로필렌, 폴리스티렌계 수지, 실리콘수지, 에폭시수지, 플루오르화비닐리덴 등의 수지를 사용할 수 있다. 또한, 방향족 폴리아미드, 폴리벤조이미다졸(polybenzimidazole) 등의 내열성 고분자, 또는 실록산수지를 사용하여도 좋다. 또, 실록산수지란, Si-0-Si 결합을 포함하는 수지에 상당한다. 실록산은, 실리콘(Si)과 산소(0)의 결합으로 골격 구조가 구성된다. 치환기로서, 적어도 수소를 포함하는 유기기(예를 들면 알킬기, 방향족 탄화수소)가 사용된다. 치환기로서, 플루오로기를 사용하여도 좋다. 또는 치환기로서, 적어도 수소를 포함하는 유기기와, 플루오로기를 사용하여도 좋다. 또한, 폴리비닐알콜, 폴리비닐부티랄 등의 비닐수지, 페놀수지, 노볼락수지, 아크릴수지, 멜라민수지, 우레탄수지, 옥사졸수지(폴리벤조옥사졸) 등의 수지재료를 사용하여도 좋다. 또한, 예를 들면 광경화형 등을 사용할 수 있다. 이들의 수지에, 티타늄산바륨(BaTiO3)이나 티타늄산스트론튬(SrTiO3) 등의 고유전율의 미립자를 적절히 혼합하여 유전율을 조정할 수도 있다.
무기재료로서는, 산화규소(SiOx), 질화규소(SiNx), 산소 및 질소를 포함하는 규소, 질화알루미늄(AlN), 산소 및 질소를 포함하는 알루미늄 또는 산화알루미늄(Al2O3), 산화티타늄(TiO2), BaTiO3, SrTiO3, 티탄산납(PbTiO3), 니오브산칼륨(KNbO3), 니오브산납(PbNbO3), 산화탄탈(Ta2O5), 탄탈산바륨(BaTa2O6), 탄탈산리 튬(LiTaO3), 산화이트륨(Y2O3), 산화지르코늄(ZrO2), ZnS 그 밖의 무기재료를 포함하는 물질로부터 선택된 재료를 사용할 수 있다. 유기재료에, 유전율이 높은 무기재료를 포함시킴(첨가 등에 의해서)으로써, 발광재료 및 바인더로 이루어지는 전계 발광층의 유전율을 더욱 제어할 수 있어, 보다 유전율을 크게 할 수 있다.
제작 공정에서, 발광재료는 바인더를 포함하는 용액 중으로 분산되지만 본 실시 형태에 사용할 수 있는 바인더를 포함하는 용액의 용매로서는, 바인더재료가 용해하여, 전계 발광층을 형성하는 방법(각종 웨트 프로세스) 및 소망의 막 두께로 적합한 점도의 용액을 제작할 수 있는 용매를 적절하게 선택하면 좋다. 유기용매 등을 사용할 수 있고, 예를 들면 바인더로서 실록산수지를 사용하는 경우는, 프로필렌글리콜모노메틸에테르, 프로필렌글리콜모노메틸에테르아세테이트(PGMEA라고도 함), 3-메톡시-3-메틸-1-부탄올(MMB라고도 함) 등을 사용할 수 있다.
도 38b 및 도 38c에 도시하는 발광 소자는, 도 38a의 발광 소자에 있어서, 전극층과 전계 발광층간에 절연층을 설치하는 구조이다. 도 38b에 도시하는 발광 소자는, 제 1 전극층(60)과 전계 발광층(62)의 사이에 절연층(64)을 갖고, 도 38c에 도시하는 발광 소자는, 제 1 전극층(60)과 전계 발광층(62)의 사이에 절연층(64a), 제 2 전극층(63)과 전계 발광층(62)의 사이에 절연층(64b)을 갖고 있다. 이와 같이 절연층은 전계 발광층을 끼우는 한 쌍의 전극층중 한쪽의 사이에만 설치하여도 좋고, 양쪽의 사이에 설치하여도 좋다. 또한 절연층은 단층이라도 좋고 복수층으로 이루어지는 적층이라도 좋다.
또한, 도 38b에서는 제 1 전극층(60)에 접하도록 절연층(64)이 설치되어 있지만, 절연층과 전계 발광층의 순서를 반대로 하여, 제 2 전극층(63)에 접하도록 절연층(64)을 설치하여도 좋다.
도 37에 있어서의 절연층(54), 도 38에 있어서의 절연층(64)과 같은 절연층은, 특히 한정되지 않지만, 절연 내성이 높고, 치밀한 막질인 것이 바람직하고, 게다가, 유전율이 높은 것이 바람직하다. 예를 들면, 산화실리콘(SiO2), 산화이트륨(Y2O3), 산화티타늄(TiO2), 산화알루미늄(Al2O3), 산화하프늄(HfO2), 산화 탄탈(Ta2O5), 티타늄산바륨(BaTiO3), 티타늄산스트론튬(SrTiO3), 티타늄산납(PbTiO3), 질화실리콘(Si3N4), 산화지르코늄(ZrO2) 등이나 이들의 혼합막 또는 2종이상의 적층막을 사용할 수 있다. 이들의 절연막은, 스퍼터링, 증착, CVD 등에 의해 성막할 수 있다. 또한, 절연층은 이들 절연재료의 입자를 바인더 중으로 분산하여 성막하여도 좋다. 바인더 재료는, 전계 발광층에 포함되는 바인더와 같은 재료, 방법을 사용하여 형성하면 좋다. 막 두께는 특히 한정되지 않지만, 바람직하게는 1O 내지 1OOO nm의 범위이다.
본 실시 형태에서 제시하는 발광 소자는, 전계 발광층을 끼우는 한 쌍의 전극층간에 전압을 인가함으로써 발광이 얻어지지만, 직류구동 또는 교류구동의 어느 것에 있어서도 동작할 수 있다.
본 실시 형태는, 상기 실시 형태와 각각 조합하여 사용하는 것이 가능하다.
본 발명에서는 광촉매 물질을 유기 화합물층으로 분산시킴으로써, 광촉매 물 질의 광촉매 기능을 사용하여 유기 화합물을 분해(파괴)하여 층을 거칠게 하여, 기판으로부터 소자층을 박리한다. 그 때문에, 박리를 위해 소자층에 큰 힘을 가할 필요도 없기 때문에, 박리 공정에서 소자가 파괴되지 않고, 양호한 형상으로 간단히 여러 가지의 기판으로 자유롭게 전치할 수 있다.
따라서, 자유롭게 여러 가지의 기판으로 전치할 수 있기 때문에, 기판의 재료의 선택성의 폭이 넓어진다. 또한 염가의 재료를 기판으로서 선택할 수도 있고, 용도에 맞추어서 다양한 기능을 갖게 할 수 있을 뿐만 아니라, 저렴한 비용으로 표시 장치를 제작할 수 있다.
본 발명에 의해, 박리 전의 형상 및 특성을 유지한 양호한 상태에서 전치 공정을 할 수 있는, 박리 공정을 사용하여 반도체 장치 및 표시 장치를 제작할 수 있다. 따라서, 보다 고신뢰성의 반도체 장치 및 표시 장치를 장치나 공정을 복잡화하지 않고, 수율 좋게 제작할 수 있다.
(실시 형태 10)
다음에, 상기 실시 형태에 의해서 제작되는 표시패널에 구동용의 드라이버회로를 실장하는 형태에 관해서 설명한다.
도 27a는 본 발명에 따른 표시패널의 구성을 나타내는 상면도이고, 절연표면을 갖는 기판(2700)상에 화소(2702)를 매트릭스형으로 배열시킨 화소부(2701), 주사선측 입력단자(2703), 신호선측 입력단자(2704)가 형성되어 있다. 화소수는 여러가지의 규격에 따라서 설치하면 좋고, XGA로서 RGB를 사용한 풀컬러 표시이면 1024×768×3(RGB), UXGA로서 RGB를 사용한 풀컬러 표시이면 1600× 1200×3(RGB), 풀스펙하이비전에 대응시켜, RGB를 사용한 풀컬러 표시이면 1920×1080×3(RGB)로 하면 좋다.
화소(2702)는, 주사선측 입력단자(2703)로부터 연장하는 주사선과, 신호선측 입력단자(2704)로부터 연장하는 신호선이 교차함으로써, 매트릭스형으로 배치된다. 화소부(2701)의 화소(2702)의 각각은, 스위칭 소자와 그것에 접속하는 화소전극층이 구비되어 있다. 스위칭 소자의 대표적인 일 예는 TFT이고, TFT의 게이트 전극층측이 주사선과, 소스 혹은 드레인측이 신호선과 접속됨으로써, 개개의 화소를 외부로부터 입력하는 신호에 의해서 독립하여 제어 가능하게 하고 있다.
도 27a는, 주사선 및 신호선으로 입력하는 신호를, 외장의 구동회로에 의해 제어하는 표시패널의 구성을 도시하고 있지만, 도 28a에 도시하는 바와 같이, COG(Chip on Glass) 방식에 의해 드라이버 IC(2751)를 기판(2700)상에 실장하여도 좋다. 또한 다른 실장형태로서, 도 28b에 도시하는 바와 같은 TAB(Tape Automated Bonding) 방식을 사용하여도 좋다. 드라이버 IC는 단결정 반도체 기판에 형성된 것이라도 좋고, 유리 기판 상에 TFT로 회로를 형성한 것이어도 좋다. 도 28에 있어서, 드라이버 IC(2751)는, FPC(Flexible printed circuit; 2750)와 접속하고 있다.
또한, 화소에 설치하는 TFT를 결정성을 갖는 반도체로 형성하는 경우에는, 도 27b에 도시하는 바와 같이 주사선측 구동회로(3702)를 기판(3700)상에 형성할 수도 있다. 도 27b에 있어서, 화소부(3701)는, 신호선측 입력단자(3704)에 접속한 외장의 구동회로와 주사선 구동회로(3702)에 의해 제어한다. 화소에 설치하는 TFT 를 이동도가 높은, 다결정(미결정) 반도체, 단결정 반도체 등으로 형성하는 경우는, 도 27c에 도시하는 바와 같이, 화소부(4701), 주사선 구동회로(4702)와, 신호선 구동회로(4704)를 기판(4700)상에 일체로 형성할 수도 있다.
우선, COG 방식을 채용한 표시 장치에 관해서, 도 28a를 사용하여 설명한다. 기판(2700)상에는, 문자나 화상 등의 정보를 표시하는 화소부(2701)가 설치된다. 복수의 구동회로가 설치된 기판을, 직사각형상으로 분단하여, 분단 후의 구동회로(드라이버 IC라고도 표기; 2751)는, 기판(2700)상에 실장된다. 도 28a는 복수의 드라이버 IC(2751), 상기 드라이버 IC(2751)의 앞에 FPC(2750)를 실장하는 형태를 나타낸다. 또한, 분할하는 크기를 화소부의 신호선측의 변의 길이와 거의 같게 하고, 그 단수(單數)의 드라이버 IC의 앞에 FPC를 실장하여도 좋다.
또한, TAB 방식을 채용하여도 좋고, 그 경우는, 도 28b에 도시하는 바와 같이 복수의 테이프를 접착하고, 상기 테이프에 드라이버 IC를 실장하면 좋다. COG 방식의 경우와 마찬가지로, 단수의 테이프에 단수의 드라이버 IC를 실장하여도 좋고, 이 경우에는, 강도의 문제로부터, 드라이버 IC를 고정하는 금속편 등을 함께 접착하면 좋다.
이들의 표시 패널에 실장되는 드라이버 IC는, 생산성을 향상시키는 관점에서, 1변이 300 mm로부터 1000 mm 이상인 직사각형상의 기판 상에 복수개 만들면 좋다.
즉, 기판 상에 구동회로부와 입출력단자를 하나의 유닛으로 하는 회로패턴을 복수개 형성하여, 마지막에 분할하여 추출하면 좋다. 드라이버 IC의 장변의 길이 는, 화소부의 1변의 길이나 화소 피치를 고려하여, 장변이 15 내지 80mm, 단변이 1 내지 6mm의 직사각형상으로 형성하여도 좋고, 화소부의 1변, 또는 화소부의 1변과 각 구동회로의 1변을 더한 길이로 형성하여도 좋다.
드라이버 IC의 IC 칩에 대한 외형치수의 우위성은 장변의 길이에 있고, 장변이 15 내지 80mm로 형성된 드라이버 IC를 사용하면, 화소부에 대응하여 실장하는 데 필요한 수가 IC 칩을 사용하는 경우보다도 적어도 되고, 제조상의 제품 비율을 향상시킬 수 있다. 또한, 유리 기판 상에 드라이버 IC를 형성하면, 모체로서 사용하는 기판의 형상에 한정되지 않기 때문에 생산성을 손상시키는 경우가 없다. 이것은, 원형의 실리콘 웨이퍼로부터 IC 칩을 집어내는 경우와 비교하면, 큰 우위점이다.
또한, 도 27b와 같이 주사선측 구동회로(3702)는 기판 상에 일체 형성되는 경우, 화소부(3701)의 외측의 영역에는, 신호선측의 구동회로가 형성된 드라이버 IC가 실장된다. 이들의 드라이버 IC는, 신호선측의 구동회로이다. RGB 풀컬러에 대응한 화소부를 형성하기 위해서는, XGA 클래스에서 신호선의 개수가 3072개 필요하고, UXGA 클래스에서는 4800개가 필요하게 된다. 이러한 개수로 형성된 신호선은, 화소부(3701)의 단부에서 수블록마다 구분하여 인출선을 형성하여, 드라이버 IC의 출력단자의 피치에 맞추어서 모인다.
드라이버 IC는, 기판 상에 형성된 결정질 반도체에 의해 형성되는 것이 적합하고, 상기 결정질 반도체는 연속 발광의 레이저광을 조사함으로써 형성되는 것이 적합하다. 따라서, 상기 레이저광을 발생시키는 발진기로서는, 연속 발광의 고체 레이저 또는 기체 레이저를 사용한다. 연속 발광의 레이저를 사용하면, 결정 결함이 적고, 대입자 직경의 다결정 반도체층을 사용하여, 트랜지스터를 작성하는 것이 가능해진다. 또한 이동도나 응답 속도가 양호하기 때문에 고속 구동이 가능하고, 종래보다도 소자의 동작 주파수를 향상시킬 수 있고, 특성 불균일함이 적기 때문에 높은 신뢰성을 얻을 수 있다. 또, 동작 주파수를 한층 더 향상시킬 목적으로서, 트랜지스터의 채널 길이 방향과 레이저광의 주사방향과 일치시키면 좋다. 이것은, 연속 발광 레이저에 의한 레이저 결정화 공정에서는, 트랜지스터의 채널 길이 방향과 레이저광의 기판에 대한 주사방향이 대략 병행(竝行)(바람직하게는 -30도 이상 30도 이하)일 때, 가장 높은 이동도가 얻어지기 때문이다. 또 채널 길이 방향이란, 채널 형성 영역에서, 전류가 흐르는 방향, 바꾸어 말하면 전하가 이동하는 방향과 일치한다. 이렇게 제작한 트랜지스터는, 결정립이 채널 길이 방향으로 연장되는 다결정 반도체층에 의해서 구성되는 활성층을 갖고, 이것은 결정립계가 대략 채널 길이 방향을 따라서 형성되어 있는 것을 의미한다.
레이저 결정화를 하기 위해서는, 레이저광의 대폭적인 압축을 하는 것이 바람직하고, 그 레이저광의 형상(빔스폿)의 폭은, 드라이버 IC의 단변의 같은 폭의 1mm 이상 3mm 이하 정도로 하는 것이 좋다. 또한, 피조사체에 대하여, 충분히 또한 효율적인 에너지 밀도를 확보하기 위해서, 레이저광의 조사영역은, 선형인 것이 바람직하다. 단, 여기에서 말하는 선형이란, 엄밀한 의미에서 선을 의미하고 있는 것은 아니고, 애스팩트비(종횡비)가 큰 장방형 또는 장타원형을 의미한다. 예를 들면, 애스팩트비가 2 이상(바람직하게는 10 이상 10000 이하)인 것을 가리킨다. 이와 같이, 레이저광의 레이저광의 형상(빔스폿)의 폭을 드라이버 IC의 단변과 같은 길이로 함으로써, 생산성을 향상시킨 표시 장치의 제작 방법을 제공할 수 있다.
도 28a, 도 28b와 같이 주사선 구동회로 및 신호선 구동회로의 양쪽으로서, 드라이버 IC를 실장하여도 좋다. 그 경우에는, 주사선측과 신호선측에서 사용하는 드라이버 IC의 사양을 다른 것으로 하면 좋다.
화소부는, 신호선과 주사선이 교차하여 매트릭스를 형성하고, 각 교차부에 대응하여 트랜지스터가 배치된다. 본 발명은, 화소부에 배치되는 트랜지스터로서, 비정질 반도체 또는 세미아모르파스 반도체를 채널부로 한 TFT를 사용하는 것을 특징으로 한다. 비정질 반도체는, 플라즈마 CVD 법이나 스퍼터링법 등의 방법에 의해 형성한다. 세미아모르파스 반도체는, 플라즈마 CVD 법으로 300℃ 이하의 온도로 형성하는 것이 가능하고, 예를 들면, 외치 550×650mm의 무알칼리유리 기판이어도, 트랜지스터를 형성하는 데 필요한 막 두께를 단시간에서 형성한다고 하는 특징을 갖는다. 이러한 제조기술의 특징은, 대화면의 표시 장치를 제작하는 데에 있어서 유효하다. 또한, 세미아모르파스 TFT는, SAS로 채널 형성 영역을 구성함으로써 2 내지 10cm2/V·sec의 전계 효과 이동도를 얻을 수 있다. 또한 본 발명을 사용하면, 패턴을 소망의 형상으로 제어성 좋게 형성할 수 있기 때문에, 이러한 채널폭이 짧은 미세한 배선도 쇼트 등의 불량이 생기지 않고서 안정적으로 형성할 수 있다. 화소를 충분히 기능시키는 데 필요한 전기 특성을 갖는 TFT를 형성할 수 있다. 따라서, 이 TFT를 화소의 스위칭용 소자나, 주사선측의 구동회로를 구성하는 소자로 서 사용할 수 있다. 따라서, 시스템온 패널화를 실현한 표시패널을 제작할 수 있다.
반도체층을 SAS로 형성한 TFT를 사용함으로써, 주사선측 구동회로도 기판 상에 일체 형성할 수 있고, 반도체층을 AS로 형성한 TFT를 사용하는 경우에는, 주사선측 구동회로 및 신호선측 구동회로의 양쪽을 드라이버 IC를 실장하면 좋다.
그 경우에는, 주사선측과 신호선측에서 사용하는 드라이버 IC의 사양을 다른 것으로 하는 것이 적합하다. 예를 들면, 주사선측의 드라이버 IC를 구성하는 트랜지스터에는 30V 정도의 내압이 요구되지만, 구동 주파수는 100kHz 이하 이고, 비교적 고속 동작은 요구되지 않는다. 따라서, 주사선측의 드라이버를 구성하는 트랜지스터의 채널길이(L)는 충분히 크게 설정하는 것이 적합하다. 한편, 신호선측의 드라이버 IC의 트랜지스터에는, 12V 정도의 내압이 있으면 충분하지만, 구동 주파수는 3V에서 65MHz 정도이고, 고속 동작이 요구된다. 그 때문에, 드라이버를 구성하는 트랜지스터의 채널길이 등은 미크론 룰로 설정하는 것이 적합하다. 본 발명을 사용하면, 미세한 패턴 형성을 제어성 좋게 할 수 있기 때문에, 이러한 미크론 룰에도 충분히 대응하는 것이 가능하다.
드라이버 IC의 실장방법은, 특히 한정되지 않으며, COG 방법이나 와이어 본딩 방법, 또는 TAB 방법을 사용할 수 있다.
드라이버 IC의 두께는, 대향기판과 같은 두께로 함으로써, 양자의 높이는 거의 같은 것이 되어, 표시 장치 전체로서의 박형화에 기여한다. 또한, 각각의 기판을 같은 재질인 것으로 제작함으로써, 이 표시 장치에 온도 변화가 생기더라도 열 응력이 발생하는 경우가 없고, TFT로 제작된 회로의 특성을 손상하는 경우는 없다. 그 외에도, 본 실시형태에서 제시하는 것처럼 IC 칩보다도 긴 드라이버 IC로 구동회로를 실장함으로써, 1개의 화소부에 대하여, 실장되는 드라이버 IC의 개수를 감소시킬 수 있다.
이상과 같이 하여, 표시패널에 구동회로를 장착할 수 있다.
(실시 형태 11)
본 실시 형태에서 제시하는 표시패널의 화소의 구성에 관해서, 도 19에 도시하는 등가회로도를 참조하여 설명한다. 또, 본 실시 형태에서는 발광 소자로서 전계 발광층에 유기 화합물, 또는 유기 화합물층 및 무기 화합물층을 포함하는 유기 EL 소자를 사용하는 예를 나타낸다.
도 19a에 도시하는 화소는, 열방향으로 신호선(710), 전원선(711) 및 전원선(712), 행방향으로 주사선(714)이 배치된다. 또한, 스위칭용 TFT(701), 구동용 TFT(703), 전류제어용 TFT(704), 용량 소자(702), 발광 소자(705) 및 대향전극(713)을 갖는다.
도 19c에 도시하는 화소는, TFT(703)의 게이트 전극이, 행 방향으로 배치된 전원선(712)에 접속되는 점이 다르고, 그 이외는 도 19a에 도시하는 화소와 같은 구성이다. 즉, 도 19a, 도 19c에 도시하는 양 화소는, 같은 등가회로도를 도시한다. 그렇지만, 열방향으로 전원선(712)이 배치되는 경우(도 19a)와, 행방향으로 전원선(712)이 배치되는 경우(도 19c)에는, 각 전원선은 다른 레이어의 도전체층으로 형성된다. 여기에서는, 구동용 TFT(703)의 게이트 전극이 접속되는 배선에 주 목하여, 이들을 제작하는 레이어가 다른 것을 나타내기 때문에, 도 19a, 도 19c로서 나누어 기재한다.
도 19a, 도 19c에 도시하는 화소의 특징으로서, 화소내에 TFT(703), TFT(704)가 직렬로 접속되어 있다.
또, TFT(703)는, 포화영역에서 동작하여 발광 소자(705)에 흐르는 전류값을 제어하는 역할을 갖고, TFT(704)는 선형영역에서 동작하여 발광 소자(705)에 대한 전류의 공급을 제어하는 역할을 갖는다. 양 TFT은 같은 도전형을 갖고 있으면 제작 공정상 바람직하다. 또한 TFT(703)에는, 인핸스먼트형뿐만 아니라, 디플리션형의 TFT를 사용하여도 좋다. 상기 구성을 갖는 본 발명은, TFT(704)이 선형영역에서 동작하기 때문에, TFT(704)의 VGS의 약간의 변동은 발광 소자(705)의 전류값에 영향을 미치게 하지 않는다. 즉, 발광 소자(705)의 전류치는, 포화영역에서 동작하는 TFT(703)에 의해 결정된다. 상기 구성을 갖는 본 발명은, TFT의 특성 불균일함에 기인한 발광 소자의 휘도 불균일함을 개선하여 화질을 향상시킨 표시 장치를 제공할 수 있다.
도 19a 내지 도 19d에 도시하는 화소에 있어서, TFT(701)는, 화소에 대한 비디오 신호의 입력을 제어하는 것이며, TFT(701)가 온하여, 화소내에 비디오 신호가 입력되면, 용량 소자(702)에 그 비디오 신호가 유지된다. 또 도 19a, 도 19c에는, 용량 소자(702)를 설치한 구성을 도시하였지만, 본 발명은 이것에 한정되지 않고, 비디오 신호를 유지하는 용량이 게이트 용량 등으로 조달하는 것이 가능한 경우에 는, 명시적으로 용량 소자(702)를 설치하지 않아도 좋다.
발광 소자(705)는, 2개의 전극간에 전계 발광층이 끼워진 구조를 갖고, 순바이어스 방향의 전압이 인가되도록, 화소전극과 대향전극의 사이(양극과 음극의 사이)에 전위차가 설치된다. 전계 발광층은 유기재료나 무기재료 등의 광범하게 걸친 재료에 의해 구성되고, 이 전계 발광층에 있어서의 루미네선스에는, 일중항 여기상태로부터 기저상태로 되돌아갈 때의 발광(형광)과, 삼중항 여기상태로부터 기저상태로 되돌아갈 때의 발광(인광)이 포함된다.
도 19b에 도시하는 화소는, TFT(706)과 주사선(716)을 추가하고 있는 것 이외는, 도 19a에 도시하는 화소 구성과 같다. 마찬가지로, 도 19d에 도시하는 화소는, TFT(706)과 주사선(716)을 추가하고 있는 것 이외는, 도 19c에 도시하는 화소 구성과 같다.
TFT(706)는, 새롭게 배치된 주사선(716)에 의해 온 또는 오프가 제어된다. TFT(706)가 온이 되면, 용량 소자(702)에 유지된 전하는 방전하고, TFT(704)가 오프한다. 즉, TFT(706)의 배치에 의해, 강제적으로 발광 소자(705)에 전류가 흐르지 않는 상태를 만들 수 있다. 따라서, 도 19b, 도 19d의 구성은, 모든 화소에 대한 신호의 기록을 기다리지 않고, 기록 기간의 개시와 동시 또는 직후에 점등기간을 개시할 수 있기 때문에, 듀티비를 향상시키는 것이 가능해진다.
도 19e에 도시하는 화소는, 열방향으로 신호선(720) 및 전원선(721), 행방향으로 주사선(723)이 배치된다. 또한, 스위칭용 TFT(741), 구동용 TFT(743), 용량 소자(742), 발광 소자(744) 및 대향전극(722)을 갖는다. 도 19f에 도시하는 화소 는, TFT(745)과 주사선(724)을 추가하고 있는 것 이외는, 도 19e에 도시하는 화소 구성과 같다. 또, 도 19f의 구성도, TFT(745)의 배치에 의해, 듀티비를 향상시키는 것이 가능해진다.
본 발명에 의해, 박리 전의 형상 및 특성을 유지한 양호한 상태에서 전치 공정을 할 수 있는, 박리 공정을 사용하여 반도체 장치 및 표시 장치를 제작할 수 있다. 따라서, 더욱 고신뢰성의 표시 장치를 장치나 공정을 복잡화하지 않고, 수율 좋게 제작할 수 있다.
(실시 형태 12)
도 22는, 본 발명을 적용하여 제작되는 소자층이 전사된 기판(2800)을 사용하여 EL 표시 모듈을 구성하는 일 예를 도시하고 있다. 도 22에 있어서, 소자층이 전사된 기판(2800)상에는, 화소에 의해 구성된 화소부가 형성되어 있다. 기판(2800) 및 봉지기판(2820)은 가요성을 갖는 기판을 사용하고 있다.
도 22에서는, 화소부의 외측으로서, 구동회로와 화소의 사이에, 화소에 형성된 것과 같은 TFT를 사용한 보호 회로부(2801)가 구비되어 있다. 보호 회로부(2801)는 그 TFT의 게이트와 소스 혹은 드레인의 한쪽을 접속하여 다이오드와 같이 동작하는 같은 구성으로 하여도 좋다. 구동회로(2809)는, 단결정 반도체로 형성된 드라이버 IC, 유리 기판 상에 다결정 반도체막으로 형성된 스틱 드라이버 IC, 또는 SAS로 형성된 구동회로 등이 적용되어 있다.
소자층이 전사된 기판(2800)은, 액적 토출법으로 형성된 스페이서(2806a), 스페이서(2806b)를 개재하여 봉지기판(2820)과 고착되어 있다. 스페이서는, 기판 의 두께가 얇고, 또한 화소부의 면적이 대형화된 경우에도, 2장의 기판의 간격을 일정하게 유지하기 위해서 설치하여 두는 것이 바람직하다. TFT(2802), TFT(2803)와 각각 접속하는 발광 소자(2804), 발광 소자(2805)상으로서, 기판(2800)과 봉지기판(2820)의 사이에 있는 공극에는 투광성의 수지재료를 충전하여 고체화하여도 좋고, 무수화한 질소 혹은 불활성 기체를 충전시켜도 좋다.
도 22에서는 발광 소자(2804), 발광 소자(2805)를 상면 방사형(톱 이미션형)의 구성으로 한 경우를 도시하고, 도면 중에 도시하는 화살표의 방향으로 광을 방사하는 구성으로 하고 있다. 각 화소는, 화소를 적색, 녹색, 청색으로서 발광색을 다르게 하여 둠으로써, 다색 표시를 할 수 있다. 또한, 이 때 봉지기판 (2820)측에 각 색에 대응한 착색층(2807a), 착색층(2807b), 착색층(2807c)을 형성하여 둠으로써, 외부로 방사되는 발광의 색순도를 높일 수 있다. 또한, 화소를 백색 발광 소자로서 착색층(2807a), 착색층(2807b), 착색층(2807c)과 조합하여도 좋다.
외부회로인 구동회로(2809)는, 외부회로기판(2811)의 일단에 설치된 주사선 혹은 신호선 접속단자와, 배선기판(2810)으로 접속된다. 또한, 기판(2800)에 접하거나 혹은 근접시켜, 열을 기기의 외부로 놓치는 것에 사용되는, 파이프형의 고효율의 열전도 디바이스인 히트파이프(2813)와 방열판(2812)을 설치하여, 방열 효과를 높이는 구성으로 하여도 좋다.
본 발명에서는 광촉매 물질을 유기 화합물층으로 분산시킴으로써, 광촉매 물질의 광촉매 기능을 사용하여 유기 화합물을 분해(파괴)하여 층을 거칠게 하여, 기판으로부터 소자층을 박리한다. 그 때문에, 박리를 위해 소자층에 큰 힘을 가할 필요도 없기 때문에, 박리 공정에서 소자가 파괴되지 않고, 양호한 형상으로 간단하게 여러 가지의 기판으로 자유롭게 전치할 수 있다. 광촉매 물질을 포함하는 유기 화합물층의 박리후의 소자층측의 잔존층이 광촉매 물질을 포함하는 유기 화합물층(2815)이다.
따라서, 자유롭게 여러 가지의 기판으로 전치할 수 있기 때문에, 기판의 재료 선택성의 폭이 넓어진다. 또한 염가의 재료를 기판으로서 선택할 수도 있어, 용도에 맞추어서 다양한 기능을 갖게 할 수 있을 뿐만 아니라, 저렴한 비용으로 표시 장치를 제작할 수 있다.
또, 도 22에서는, 톱 이미션의 EL 모듈로 하였지만, 발광 소자의 구성이나 외부회로기판의 배치를 바꾸어 보텀 이미션 구조, 물론 상면, 하면 양방으로부터 광이 방사하는 양면 방사 구조로 하여도 좋다. 톱 이미션형의 구성의 경우, 격벽이 되는 절연층을 착색하여 블랙 매트릭스로서 사용하여도 좋다. 이 격벽은 액적 토출법에 의해 형성할 수 있고, 폴리이미드 등의 수지재료에, 안료계의 흑색수지나 카본 블랙 등을 혼합시켜 형성하면 좋고, 그 적층이라도 좋다.
또한, 위상차판이나 편광판을 사용하여, 외부로부터 입사하는 광의 반사광을 차단하도록 하여도 좋다. 격벽이 되는 절연층을 착색하여 블랙 매트릭스로서 사용하여도 좋다. 이 격벽은 액적 토출법에 의해 형성할 수 있고, 폴리이미드 등의 수지재료에, 카본 블랙 등을 혼합시켜도 좋고, 그 적층이라도 좋다. 액적 토출법에 의해서, 다른 재료를 동영역에 복수회 토출하고, 격벽을 형성하여도 좋다. 위상차판으로서는 λ/4판, λ/2판을 사용하여, 광을 제어할 수 있도록 설계하면 좋다. 구성으로서는, 순차적으로 TFT 소자기판, 발광 소자, 봉지기판(봉지재), 위상차판(λ/4,λ/2), 편광판이 되고, 발광 소자로부터 방사된 광은, 이들을 통과하여 편광판측으로부터 외부로 방사된다. 이 위상차판이나 편광판은 광이 방사되는 측에 설치하면 좋고, 양면 방사되는 양면 방사형의 표시 장치이면 양쪽에 설치할 수도 있다. 또한, 편광판의 외측에 반사방지막을 갖고 있어도 좋다. 이것에 의해, 보다 고섬세하고 정밀한 화상을 표시할 수 있다.
또한, 소자층이 전사된 기판(2800)에 있어서, 화소부가 형성된 측에 시일재나 접착성의 수지를 사용하여 수지필름을 접착하여 봉지 구조를 형성하여도 좋다. 수지에 의한 수지봉지, 플라스틱에 의한 플라스틱 봉지, 필름에 의한 필름 봉지 등 여러 가지 봉지 방법을 사용할 수 있다. 수지필름의 표면에는 수증기의 투과를 방지하는 가스 배리어막을 설치하여 두면 좋다. 필름 봉지 구조로 하는 것으로, 한층 더 박형화 및 경량화를 도모할 수 있다.
본 발명에 의해, 박리 전의 형상 및 특성을 유지한 양호한 상태에서 전치 공정을 할 수 있는, 박리 공정을 사용하여 반도체 장치 및 표시 장치를 제작할 수 있다. 따라서, 보다 고신뢰성의 반도체 장치 및 표시 장치를 장치나 공정을 복잡화하지 않고, 수율 좋게 제작할 수 있다.
(실시 형태 13)
본 실시 형태를 도 23a 및 도 23b를 사용하여 설명한다. 도 23a, 도 23b는, 본 발명을 적용하여 제작되는 TFT 기판(2600)을 사용하여 표시 장치(액정 표시 모듈)를 구성하는 일 예를 도시하고 있다.
도 23a는 액정 표시 모듈의 일 예이고, TFT 기판(2600)과 대향기판(2601)이 시일재(2602)에 의해 고착되고, 그 사이에 TFT 등을 포함하는 화소부(2603)와 액정층(2604)이 설치되어 표시영역을 형성하고 있다. 착색층(2605)은 컬러 표시를 하는 경우에 필요하고, RGB 방식의 경우는, 빨강, 초록, 파랑의 각 색에 대응한 착색층이 각 화소에 대응하여 설치되어 있다. TFT 기판(2600)과 대향기판(2601)의 외측에는 편광판(2606), 편광판(2607), 확산판(2613)이 배치되어 있다. 광원은 냉음극관(2610)과 반사판(2611)에 의해 구성되고, 회로기판(2612)은, 플렉시블 배선기판(2609)에 의해 TFT 기판(2600) 및 TFT 기판(2600)상에 설치된 구동회로(2608)와 접속되고, 컨트롤 회로나 전원 회로 등의 외부회로가 장착되어 있다. 구동회로(2608)는, 단결정 반도체로 형성된 드라이버 IC, 유리 기판 상에 다결정 반도체막으로 형성된 스틱드라이버 IC, 또는 SAS로 형성된 구동회로 등이 적용되어 있다.
또한, 액정 표시 모듈은, 백 라이트를 갖는다. 백 라이트는, 발광부재에 의해 형성하는 것이 가능하고, 대표적으로는 냉음극관, LED, EL 발광장치 등을 사용할 수 있다. 본 실시 형태의 백 라이트는 가요성을 갖는 것이 바람직하다. 또한, 백 라이트에 반사판, 및 광학필름을 설치하여도 좋다.
편광판(2606), 편광판(2607)은, TFT 기판(2600), 대향기판(2601)에 접착되어 있다. 또한 편광판과, 기판의 사이에 위상차판을 갖은 상태에서 적층하여도 좋다. 또한, 필요에 따라서, 시인측인 편광판(2606)에는 반사 방지 처리를 실시하여도 좋다.
액정 표시 모듈에는, TN(Twisted Nematic) 모드, IPS(In-Plane-Switching) 모드, FFS(Fringe Field Switching) 모드, MVA(Multi-domain Vertical Alignment) 모드, PVA(Patterned Vertical Alignment), ASM(Axially Symmetricaligned Micro-cell) 모드, OCB(Optical Compensated Birefringence) 모드, FLC(Ferro electric Liquid Crystal) 모드, AFLC(Anti Ferroelectric Liquid Crystal) 등을 사용할 수 있다.
도 23b는 도 23a의 액정 표시 모듈에 FS(Field Sequential) 방식을 적용한 일 예이고, FS-LCD(Field Sequential-LCD)로 되어 있다. FS-LCD는, 1 프레임기간에 적색 발광과 녹색 발광과 청색 발광을 각각 행하는 것이며, 시간 분할을 사용하여 화상을 합성하여 컬러 표시를 하는 것이 가능하다. 또한, 각 발광을 발광 다이오드 또는 냉음극관 등으로 하기 때문에, 컬러 필터가 불필요하다. 따라서, 3원색의 컬러 필터를 나란히 배열하여, 각 색의 표시영역을 한정할 필요가 없고, 어떤 영역에서도 3색 모든 표시를 할 수 있다. 한편, 1프레임기간에 3색의 발광을 하기 위해서, 액정의 고속의 응답이 요구된다. 본 발명의 표시 장치에, FLC 모드의 액정층 또는 OCB 모드의 액정층 등을 사용한 FS 방식을 적용하여, 고성능으로 고화질의 표시 장치, 또한 액정 텔레비전 장치를 완성시킬 수 있다.
OCB 모드의 액정층은, 소위 π셀 구조를 갖고 있다. π셀 구조란, 액정분자의 프리틸트각이 액티브 매트릭스기판과 대향기판의 기판간의 중심면에 대하여 면대칭의 관계로 배향된 구조이다. π셀 구조의 액정 소자의 배향상태는, 초기의 기판간에 전압이 인가되어 있을 때는 스프레이 배향이지만, 전압을 인가하는 벤드 배 향으로 이행한다. 이 벤드 배향시에 있어서, 기판간에 전압이 인가되어 있지 않을 때는, 광을 투과하여 백표시가 된다. 더욱이 전압을 인가하면 벤드 배향의 액정분자가 양 기판과 수직으로 배향하여, 광이 투과하지 않은 상태가 된다. 또, OCB 모드로 하면, 종래의 TN 모드보다 약 10배 빠른 고속 응답성을 실현할 수 있다.
또한, FS 방식에 대응하는 모드로서, 고속 동작이 가능한 강유전성 액정(FLC: Ferroelectric Liquid Crystal)을 사용한 HV(Half V)-FLC, SS(Surface Stabilized)-FLC 등도 사용할 수 있다. OCB 모드는 점도가 비교적 낮은 네마틱 액정을 사용하여, HV-FLC, SS-FLC에는, 강유전 상(相)을 갖는 스매틱 액정을 사용할 수 있다.
또한, 액정 표시 모듈의 고속 광학 응답 속도는, 액정 표시 모듈의 셀 갭을 좁게 함으로써 고속화한다. 또한 액정재료의 점도를 낮추는 것이라도 고속화할 수 있다. 상기 고속화는, 액정 표시 모듈의 화소부의 화소 피치가 30μm 이하의 경우에, 보다 효과적이다. 또한, 인가전압을 일순만 높게(또는 낮게) 하는 오버드라이브법에 의해, 보다 고속화가 가능하다.
도 23b의 액정 표시 모듈은 투과형의 액정 표시 모듈을 도시하고 있고, 광원으로서 적색 광원(2910a), 녹색 광원(2910b), 청색 광원(2910c)이 설치되어 있다. 광원은 적색 광원(2910a), 녹색 광원(2910b), 청색 광원(2910c)의 각각 온오프를 제어하기 위해서, 제어부(2912)가 설치되어 있다. 제어부(2912)에 의해서, 각 색의 발광은 제어되고, 액정에 광은 입사하고, 시간 분할을 사용하여 화상을 합성하여, 컬러 표시가 행하여진다.
본 실시 형태는, 상기 실시 형태와 각각 조합하여 사용하는 것이 가능하다.
본 발명에서는 광촉매 물질을 유기 화합물층에 분산시킴으로써, 광촉매 물질의 광촉매 기능을 사용하여 유기 화합물을 분해(파괴)하여 층을 거칠게 하여, 기판으로부터 소자층을 박리한다. 그 때문에, 박리를 위해 소자층에 큰 힘을 가할 필요도 없기 때문에, 박리 공정에서 소자가 파괴되지 않고, 양호한 형상으로 간단히 여러 가지의 기판으로 자유롭게 전치할 수 있다.
따라서, 자유롭게 여러 가지의 기판으로 전치할 수 있기 때문에, 기판의 재료의 선택성의 폭이 넓어진다. 또한 염가의 재료를 기판으로서 선택할 수도 있고, 용도에 맞추어서 다양한 기능을 갖게 할 수 있을 뿐만 아니라, 저렴한 비용으로 표시 장치를 제작할 수 있다.
본 발명에 의해, 박리 전의 형상 및 특성을 유지한 양호한 상태에서 전치 공정을 할 수 있는, 박리 공정을 사용하여 반도체 장치 및 표시 장치를 제작할 수 있다. 따라서, 보다 고신뢰성의 반도체 장치 및 표시 장치를 장치나 공정을 복잡화하지 않고, 수율 좋게 제작할 수 있다.
(실시 형태 14)
본 발명의 전치 공정을 사용하여 제작한 투과형의 액정 표시 장치의 광원으로서 사용할 수 있는 백 라이트에 관해서 도 30 내지 도 36을 사용하여 설명한다.
도 30a는 백 라이트의 상면도이고, 도 30b는 도 30a의 선 H-G의 단면도이다. 도 30에 있어서, 가요성을 갖는 기판(6000)상에 반사성을 갖는 공통 전극층(6001)이 설치되고, 절연층(6006)상에 양극으로서 기능하는 배선층(6002a) 및 배선 층(6002b)이 형성되어 있다. 배선층(6002a) 및 배선층(6002b) 상에는 각각 발광 다이오드(6003a), 발광 다이오드(6003b)가 설치되어 있고, 발광 다이오드(6003a)는 이방성 도전층(6008)에 의해서 배선층(6002a)과 전기적으로 접속하고, 공통 전극층(6001)과도 절연층(6006)에 형성된 개구(콘택트홀; 6004a)에서 전기적으로 접속하고 있다. 마찬가지로, 발광 다이오드(6003b)도 이방성 도전층(6008)에 의해서 배선층(6002b)과 전기적으로 접속하고, 공통 전극층(6001)과도 절연층(6006)에 형성된 개구(콘택트홀; 6004b)에서 전기적으로 접속하고 있다.
공통 전극층(6001)은, 입사하는 광을 반사하는 반사전극으로서의 기능을 겸하고 있다. 또한, 이방성 도전층(6008)은 전체면에 설치하여도 좋지만 발광 다이오드의 접속부분만 선택적으로 설치하여도 좋다.
도 31a는 백 라이트의 상면도이고, 도 31b는 도 30a의 선 I-J의 단면도이다. 도 31의 백 라이트는 발광 다이오드와 공통 전극층, 및 배선층과의 접속을 범프나 도전성의 금속 페이스트(예를 들면 은(Ag) 페이스트)로 접속하는 예이다.
도 31a에서는 지면 상하에 걸쳐서 배선층(6002a), 배선층(60021), 배선층(6002c)이 형성되어 있다. 배선층(6002a)에 접속하는 발광 다이오드(발광 다이오드(6003a) 등)를 적색 발광(R), 배선층(6002b)에 접속하는 발광 다이오드(발광 다이오드(6003b) 등)를 녹색 발광(G), 배선층(6002c)에 접속하는 발광 다이오드(발광 다이오드6003c 등)를 청색 발광(B)과 같이 배선층마다 동색의 발광 다이오드를 나란히 배열하면 배선층의 전압 제어가 행하기 쉽다. 발광 다이오드(6003a)는 도전성 페이스트(6009)에 의해서 공통 전극층(6001) 및 배선층(6002a)과 전기적으로 접속하고, 발광 다이오드(6003b)는 도전성 페이스트(6009)에 의해서 공통 전극층(6001) 및 배선층(6002b)과 전기적으로 접속한다.
도 32a는 백 라이트의 상면도이고, 도 32b, c는 도 32a의 선 K-L의 단면도이다. 도 32a 내지 c의 백 라이트는 반사 전극층과 공통 전극층을 나눈 구조이다. 도 32b에 있어서, 가요성을 갖는 기판(6000)상에 반사 전극층(6021)을 형성하여, 배선층(6002a) 및 공통 전극층(6020a) 상에 발광 다이오드(6003a)를 설치하여, 배선층(6002b) 및 공통 전극층(6020b) 상에 발광 다이오드(6003b)를 설치한다. 발광 다이오드(6003a)는, 공통 전극층(6020a)과 도전성 페이스트(6008c)를 개재하여 전기적으로 접속하고, 배선층(6002a)와 도전성 페이스트(6008d)를 개재하여 전기적으로 접속한다. 발광 다이오드(6003b)는, 공통 전극층(6020b)과 도전성 페이스트(6008a)를 개재하여 전기적으로 접속하고, 배선층(6002b)과 도전성 페이스트(6008b)를 개재하여 전기적으로 접속한다.
도 32c는 반사 전극층(6021)상에 광산란입자(6011)를 포함하는 절연층(6010)을 설치하는 구조이다. 광산란입자(6011)는 입사하는 광 및 반사 전극층(6021)에 의해서 반사되는 광을 산란하는 효과를 갖는다. 본 실시 형태에 있어서, 반사 전극층은 경면상태로서 경면 반사를 하여도 좋고, 표면에 요철을 갖고 백색화시킨 반사 전극층으로 하여, 확산 반사를 하여도 좋다.
가요성을 갖는 기판(6100)상에 복수의 발광 다이오드를 설치하는 예를 도 33a, 도 33b를 사용하여 설명한다. 가요성을 갖는 백 라이트를 사용할 때, 제품에 따라서 굴곡하는 빈도가 많은 방향이 있다. 도 33a에 있어서의 백 라이트는 상면 으로부터 보면 옆으로 긴 직사각형을 이루고 있고, 장변측을 화살표(6105a) 및 화살표(6105b) 방향으로 구부리는 빈도가 높다고 한다. 이 경우 가요성을 갖는 기판(6100)상에 설치된 복수의 발광 다이오드는, 상면으로부터 보면 직사각형이다. 발광 다이오드(6101a 및 6101b)의 단변이, 가요성을 갖는 기판(6000)이 굴곡하는 빈도가 높은 변과 평행하게 되도록 발광 다이오드(6101a 및 6101b)를 배치한다.
도 33b와 같이 세로가 긴 가요성을 갖는 기판(6200)을 사용하여, 화살표(6205a) 및 화살표(6205b)의 방향으로 구부리는 빈도가 높다고 한다. 이 경우 가요성을 갖는 기판(6200)상에 설치된 복수의 발광 다이오드는, 상면으로부터 보면 직사각형이다. 발광 다이오드(6201a 및 6201b)의 단변이, 가요성을 갖는 기판(6200)이 굴곡하는 빈도가 높은 변과 평행하게 되도록 발광 다이오드(6201a 및 6201b)를 배치한다. 이렇게 구비하는 표시 장치의 사용 목적 및 형상에 따라서 굴곡하는 빈도에 고저가 있는 경우, 미리 굴곡하기 쉽게 굴곡하는 변과 발광 다이오드의 단변이 평행하게 되도록 배치하면 보다 굴곡되기 쉽고, 파손되기도 어렵기 때문에 신뢰성을 높일 수 있다.
도 34a, 도 34b에 가요성을 갖는 기판(6400)상에 간격 b로 인접하여 설치되는 발광 다이오드(6401a) 및 발광 다이오드(6401b)를 도시한다. 발광 다이오드(6401a) 및 발광 다이오드(6401b)의 두께는 a 이다. 이 발광 다이오드(6401a) 및 발광 다이오드(6401b)를 갖는 가요성을 갖는 기판(6400)을 화살표(6405a) 및 화살표(6405b)의 방향으로 굴곡한 도면이 도 34b이다. 도 34와 같이, 인접하는 발광 다이오드의 간격 b가 두께 a의 2배보다 큰, b>2a를 만족시키도록 하면, 발광 다이 오드(6401a) 및 발광 다이오드(6401b)가 접촉하지 않고서 가요성을 갖는 기판(6400)을 용이하게 구부릴 수 있다.
도 35a, 도 35b는 발광 다이오드를 수지층으로 덮은 구조로 한 예이다. 도 35a에 도시하는 바와 같이 가요성을 갖는 기판(6150)상에 수지층(6152a)으로 덮인 발광 다이오드(6151a)와 수지층(6152b)으로 덮인 발광 다이오드(6151b)가 간격 b로 형성되어 있다. 수지층(6152a) 및 수지층(6152b)의 최대의 두께는 a 이다. 이 발광 다이오드(6151a) 및 수지층(6152a)과 발광 다이오드(6151b) 및 수지층(6152b)을 갖는 가요성을 갖는 기판(6150)을 화살표(6154a) 및 화살표(6154b)의 방향으로 굴곡한 도면이 도 35b이다. 도 35와 같이, 인접하는 수지층 및 수지층으로 덮인 발광 다이오드의 간격 b가 발광 다이오드를 덮는 수지층의 최대의 두께 a의 2배보다 큰, b>2a를 만족시키도록 하면, 수지층(6152a)으로 덮인 발광 다이오드(6151a) 및 수지층(6152b)으로 덮인 발광 다이오드(6151b)가 접촉하지 않고 가요성을 갖는 기판(6150)을 용이하게 굴곡할 수 있다.
도 36에 도시하는 사이드라이트형의 가요성을 갖는 백 라이트는, 가요성을 갖는 도광판(6300), 가요성을 갖는 기판(6301)상에 설치된 발광 다이오드(6302), 발광 다이오드(6302)로부터 사출하는 광을 반사하는 반사 시트(6303a, 6303b)를 갖는다. 반사 시트는, 광을 효율 좋게 도광판으로 유도하도록 하기 위해서 배치되는 것으로, 통형으로 굴곡하여 배치되어 있는 경우, 백 라이트 자체를 굴곡하는 것이 용이하지 않다. 그러나, 본 실시 형태에서 도시하는 도 36의 반사 시트(6303a) 및 반사 시트(6303b)와 같은 통형으로 고정되어 있지 않은 형상이면 용이하게 굴곡할 수 있다. 가요성을 갖는 기판(6301)상에 설치된 발광 다이오드(6302)의 배치 및 반사 전극층, 공통 전극층, 배선층과의 접속상태 등은 도 30 내지 도 34를 적절히 사용할 수 있다.
상기 구성의 가요성을 갖는 백 라이트를 본 발명의 전치 공정을 사용하여 제작한 가요성을 갖는 표시 장치에 사용하면, 가요성을 갖는 전자기기를 제작할 수 있다. 염가의 재료를 기판으로서 선택할 수도 있고, 용도에 맞추어서 다양한 기능을 갖게 할 수 있을 뿐만 아니라, 저렴한 비용으로 표시 장치를 제작할 수 있다.
또, 상기 백 라이트의 구조는, 본 발명 이외의 액정 표시 패널에도 사용할 수 있다.
(실시 형태 15)
본 발명의 전치 공정을 사용하여 제작한 투과형의 액정 표시 장치의 광원으로서 사용할 수 있는 백 라이트에 관해서 도 39를 사용하여 설명한다.
도 39는, 가요성을 갖는 기판(413), 액정 소자 등을 포함하는 소자층(415), 가요성을 갖는 대향기판(416), 편광판(417), 편광판(411), 구동회로(419), 및 FPC(437)를 포함하는 표시 장치부(418)와, 가요성을 갖는 기판(401), 제 1 도전층, 전계 발광층, 및 제 2 도전층으로 구성되는 발광 소자를 갖는 층(402), 가요성을 갖는 기판(403)을 포함하는 백 라이트(408)를 도시한다.
도 39에 도시하는 백 라이트(408)로서, 상기 실시 형태로 제시한 유기 EL 소자, 무기 EL 소자의 한쪽 또는 양쪽을 갖는 발광장치를 사용할 수 있다. 또한, 본 발명을 사용하지 않더라도, 가요성을 갖는 기판(401)에 제 1 도전층, 발광층, 및 제 2 도전층으로 구성되는 발광 소자를 갖는 층(402)을 형성하고, 또한 가요성을 갖는 기판(401) 및 발광 소자를 갖는 층(402)을, 가요성을 갖는 기판(403)으로 봉지하여 EL 표시 장치(발광장치)를 사용할 수 있다. 또, 제 1 도전층, 발광층, 및 제 2 도전층을 액적 토출법(IJ 법 등이 대표된다), 증착법, 스퍼터링법, 인쇄법 등의 제작 방법을 적절히 사용하여 발광 소자를 형성할 수 있다.
또, 백 라이트(408)에 사용하는 것이 가능한 발광장치의 가요성을 갖는 기판(403)으로서, 도 39에 도시하는 편광판(411)을 사용하여도 좋다. 이 경우, 가요성을 갖는 기판(401)상에 발광 소자를 갖는 층을 형성하고, 가요성을 갖는 기판(401) 및 발광 소자를 갖는 층(402)을 편광판(411)으로 봉지한다. 그 후, 편광판(411)과 가요성을 갖는 기판(413)을 투광성을 갖는 접착재로 접합할 수 있다. 이 결과, 백 라이트를 구성하는 가요성을 갖는 기판의 매수를 삭감하는 것이 가능하다.
또한, 가요성을 갖는 기판(401)상에 발광 소자를 갖는 층(402)을 형성한 후, 가요성을 갖는 기판(413)에 설치된 편광판(411)에 발광 소자를 갖는 층(402) 및 가요성을 갖는 기판(401)을 접착재로 접합할 수 있다. 이 결과, 백 라이트를 구성하는 가요성을 갖는 기판의 매수를 삭감하는 것이 가능하다.
또한, 편광판(411)의 한쪽 면에 발광 소자를 갖는 층(402)을 형성한 후, 발광 소자를 갖는 층(402) 및 편광판(411)의 한쪽의 면에 접착재를 사용하여 가요성을 갖는 기판(401)을 접착한 후, 편광판(411)의 다른쪽의 면과 가요성을 갖는 기판(413)을 접착재를 사용하여 접착하여도 좋다. 또한, 편광판(411)의 한쪽의 면에 발광 소자를 갖는 층(402)을 형성한 후, 편광판(411)의 다른쪽의 면과 가요성을 갖는 기판(413)을 접착재를 사용하여 접착한 후, 편광판(411) 한쪽의 면에 접착재를 사용하여 가요성을 갖는 기판(401)을 접착하여도 좋다. 이 결과, 백 라이트를 구성하는 가요성을 갖는 기판의 매수를 삭감하는 것이 가능하다.
또한, 가요성을 갖는 기판(401)의 대신에 편광판(411)을 사용하여도 좋다. 즉, 가요성을 갖는 기판(413) 및 발광 소자를 갖는 층(402)을 봉지하는 편광판(411)이, 소자층(415)에 접착제를 사용하여 접합하여도 좋다. 이 결과, 액정 표시 패널을 구성하는 가요성을 갖는 기판의 매수를 삭감하는 것이 가능하다.
본 실시 형태의 발광 소자를 갖는 층(402)에 형성되는 발광 소자로서, 화소부를 덮는 대면적의 발광 소자를 사용하여 형성할 수 있다. 이러한 발광 소자로서는, 백색으로 발광하는 소자를 사용하는 것이 바람직하다.
또한, 발광 소자를 갖는 층(402)에 형성되는 발광 소자로서, 라인형의 발광 소자를 형성하여도 좋다. 발광 소자로서 백색으로 발광하는 소자를 사용할 수 있다. 또한, 청색의 발광 소자, 적색의 발광 소자, 및 녹색의 발광 소자가 각 화소에 설치되도록 발광 소자를 배열하는 것이 바람직하다. 이 경우, 착색층을 설치하지 않아도 좋다. 또, 착색층을 설치하면 색 순도가 높아지고, 선명한 표시가 가능한 액정 표시 패널이 된다.
또한, 발광 소자를 갖는 층(402)에 형성되는 발광 소자로서, 각 화소마다 백색으로 발광하는 소자를 사용할 수 있다. 또한, 각 화소마다 청색의 발광 소자, 적색의 발광 소자, 및 녹색의 발광 소자의 서브 화소를 설치하여도 좋다. 이 결 과, 고세밀의 표시가 가능한 액정 표시 패널이 된다.
상기 구성의 가요성을 갖는 백 라이트를 본 발명의 전치 공정을 사용하여 제작한 가요성을 갖는 표시 장치에 사용하면, 가요성을 갖는 전자기기를 제작할 수 있다. 염가의 재료를 기판으로서 선택할 수도 있고, 용도에 맞추어서 다양한 기능을 갖게 할 수 있을 뿐만 아니라, 저렴한 비용으로 표시 장치를 제작할 수 있다.
또, 상기 백 라이트의 구조는, 본 발명 이외의 액정 표시 패널에도 사용할 수 있다.
(실시 형태 16)
본 발명에 의해서 형성되는 표시 장치에 의해서, 텔레비전 장치(단지 텔레비젼, 또는 텔레비전 수신기라고도 부름)를 완성시킬 수 있다. 도 24는 텔레비전 장치의 주요한 구성을 나타내는 블록도를 도시하고 있다. 표시패널에는, 도 27a로 나타내는 바와 같은 구성으로서 화소부(901)만이 형성되어 주사선측 구동회로(903)와 신호선측 구동회로(902)와가, 도 28b와 같은 TAB 방식에 의해 실장되는 경우와, 도 28a와 같은 COG 방식에 의해 실장되는 경우와, 도 27b에 도시하는 바와 같이 TFT를 형성하고, 화소부(901)와 주사선측 구동회로(903)를 기판 상에 형성하여 신호선측 구동회로(902)를 별도 드라이버 IC로서 실장하는 경우, 또한 도 28c로 도시하는 바와 같이 화소부(901)와 신호선측 구동회로(902)와 주사선측 구동회로(903)를 기판 상에 일체로 형성하는 경우 등이 있지만, 어떠한 형태로 해도 좋다.
그 밖의 외부회로의 구성으로서, 영상신호의 입력측에서는, 튜너(904)에서 수신한 신호 중, 영상신호를 증폭하는 영상 신호 증폭회로(905)와, 거기에서 출력 되는 신호를 빨강, 초록, 파랑의 각 색에 대응한 색신호로 변환하는 영상신호 처리회로(906)와, 그 영상신호를 드라이버 IC의 입력 사양으로 변환하기 위한 컨트롤 회로(907) 등으로 이루어지고 있다. 컨트롤 회로(907)는, 주사선측과 신호선측으로 각각 신호가 출력한다. 디지털 구동하는 경우에는, 신호선측에 신호분할회로(908)를 설치하고, 입력 디지털 신호를 m개로 분할하여 공급하는 구성으로 하여도 좋다.
튜너(904)에서 수신한 신호 중, 음성신호는, 음성 신호 증폭회로(909)에 보내지고, 그 출력은 음성 신호 처리회로(910)를 지나서 스피커(913)에 공급된다. 제어 회로(911)는 수신국(수신주파수)이 음량의 제어정보를 입력부(912)로부터 받아들이고, 튜너(904)나 음성 신호 처리회로(910)에 신호를 송출한다.
이들의 표시 모듈을, 도 25a, 도 25b에 도시하는 바와 같이, 케이스에 장착되고, 텔레비전 장치를 완성시킬 수 있다. 도 22와 같은 EL 표시 모듈을 사용하면, EL 텔레비전 장치에, 도 23과 같은 액정 표시 모듈을 사용하면 액정 텔레비전 장치를 완성할 수 있다. 도 25a에 있어서, 표시 모듈에 의해 주화면(2003)이 형성되고, 그 외 부속 설비로서 스피커부(2009), 조작스위치 등이 구비되어 있다. 이와 같이, 본 발명에 의해 텔레비전 장치를 완성시킬 수 있다.
케이스(2001)에 표시용 패널이 장착되고, 수신기(2005)에 의해 일반의 텔레비전 방송의 수신을 할 수 있고, 모뎀(2004)을 통하여 유선 또는 무선에 의한 통신 네트워크에 접속함으로써 일방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자간, 또는 수신자간끼리)의 정보통신을 할 수도 있다. 텔레비전 장치의 조작은, 케이스에 장착된 스위치 또는 별체의 리모콘장치(2006)에 의해 행하는 것이 가능하고, 이 리모콘 장치에도 출력하는 정보를 표시하는 표시부(2007)가 설치되어 있어도 좋다.
또한, 텔레비전 장치에도, 주화면(2003)의 외에 서브화면(2008)을 제 2 표시용 패널로 형성하고, 채널이나 음량 등을 표시하는 구성이 부가되어 있어도 좋다. 이 구성에 있어서, 주화면(2003) 및 서브화면(2008)을 본 발명의 액정표시용 패널로 형성할 수 있고, 주화면(2003)을 시야각이 우수한 EL 표시용 패널로 형성하고, 서브화면을 저소비 전력으로 표시 가능한 액정표시용 패널로 형성하여도 좋다. 또한, 저소비 전력화를 우선시키기 위해서는, 주화면(2003)을 액정표시용 패널로 형성하고, 서브화면을 EL 표시용 패널로 형성하고, 서브화면은 점멸 가능하게 하는 구성으로 하여도 좋다. 본 발명을 사용하면, 이러한 대형기판을 사용하여, 많은 TFT이나 전자부품을 사용하더라도, 신뢰성이 높은 표시 장치로 할 수 있다.
도 25b는 예를 들면 20 내지 80인치의 대형의 표시부를 갖는 텔레비전 장치이고, 케이스(2010), 조작부인 키보드부(2012), 표시부(2011), 스피커부(2013) 등을 포함한다. 본 발명은, 표시부(2011)의 제작에 적용된다.
본 발명에서는 광촉매 물질을 유기 화합물층에 분산시킴으로써, 광촉매 물질의 광촉매 기능을 사용하여 유기 화합물을 분해(파괴)하여 층을 거칠게 하여, 기판으로부터 소자층을 박리한다. 그 때문에, 박리를 위해 소자층에 큰 힘을 가할 필요도 없기 때문에, 박리 공정에서 소자가 파괴되지 않고, 양호한 형상으로 간단히 여러 가지의 기판으로 자유롭게 전치할 수 있다.
본 발명에 의해, 박리 전의 형상 및 특성을 유지한 양호한 상태에서 전치 공정을 할 수 있는, 박리 공정을 사용하여 반도체 장치 및 표시 장치를 제작할 수 있다. 따라서, 보다 고신뢰성의 반도체 장치 및 표시 장치, 그것들을 구비하는 텔레비전 장치를 장치나 공정을 복잡화하지 않고, 수율 좋게 제작할 수 있다.
물론, 본 발명은 텔레비전 장치에 한정되지 않고, 퍼스널 컴퓨터의 모니터를 비롯하여, 철도 역이나 공항 등에 있어서의 정보 표시반이나, 가두에서의 광고 표시반 등 대면적의 표시 매체로서도 여러 가지의 용도에 적용할 수 있다.
(실시 형태 17)
본 발명에 따른 전자기기로서, 텔레비전 장치(단지 텔레비젼, 또는 텔레비전 수신기라고도 부름), 디지털카메라, 디지털 비디오 카메라 등의 카메라, 휴대 전화장치(단지 휴대 전화기, 휴대 전화라고도 부름), PDA 등의 휴대 정보 단말, 휴대형 게임기, 컴퓨터용의 모니터, 컴퓨터, 카오디오 등의 음향 재생 장치, 가정용 게임기 등의 기록 매체를 구비한 화상 재생 장치 등을 들 수 있다. 그 구체예에 관해서, 도 26을 참조하여 설명한다.
도 26a에 도시하는 휴대 정보 단말기기는, 본체(9201), 표시부(9202) 등을 포함하고 있다. 표시부(9202)는, 본 발명의 표시 장치를 적용할 수 있다. 그 결과, 경량 및 박형으로 신뢰성이 높은 휴대정보 단말기기를 제공할 수 있다.
도 26b에 도시하는 디지털 비디오 카메라는, 표시부(9701), 표시부(9702) 등을 포함하고 있다. 표시부(9701)는 본 발명의 표시 장치를 적용할 수 있다. 그 결과, 경량 및 박형으로 신뢰성이 높은 디지털 비디오카메라를 제공할 수 있다.
도 26c에 도시하는 휴대 전화기는, 본체(9101), 표시부(9102) 등을 포함하고 있다. 표시부(9102)는, 본 발명의 표시 장치를 적용할 수 있다. 그 결과, 경량 및 박형으로 신뢰성이 높은 휴대 전화기를 제공할 수 있다.
도 26d에 도시하는 휴대형의 텔레비전 장치는, 본체(9301), 표시부(9302) 등을 포함하고 있다. 표시부(9302)는, 본 발명의 표시 장치를 적용할 수 있다. 그 결과, 경량 및 박형으로 신뢰성이 높은 휴대형의 텔레비전 장치를 제공할 수 있다. 또한 텔레비전 장치로서는, 휴대 전화기 등의 휴대단말에 탑재하는 소형인 것으로부터, 운반을 할 수 있는 중형인 것, 또한, 대형인 것(예를 들면 4O 인치 이상)까지, 폭넓은 것에, 본 발명의 표시 장치를 적용할 수 있다.
도 26e에 도시하는 휴대형의 컴퓨터는, 본체(9401), 표시부(9402) 등을 포함하고 있다. 표시부(9402)는, 본 발명의 표시 장치를 적용할 수 있다. 그 결과, 경량 및 박형으로 신뢰성이 높은 휴대형의 컴퓨터를 제공할 수 있다.
이와 같이, 본 발명의 표시 장치에 의해, 경량 및 박형으로 신뢰성이 높은 전자기기를 제공할 수 있다.
(실시 형태 18)
본 실시형태의 반도체 장치의 구성에 관해서, 도 21a를 참조하여 설명한다. 도 21a에 도시하는 바와 같이, 본 발명의 반도체 장치(20)는, 비접촉으로 데이터를 교신하는 기능을 갖고, 전원 회로(11), 클록 발생 회로(12), 데이터 복조/변조 회로(13), 다른 회로를 제어하는 제어 회로(14), 인터페이스 회로(15), 기억 회로(16), 데이터 버스(17), 안테나(안테나코일; 18), 센서(21), 센서 회로(22)를 갖 는다.
전원 회로(11)는, 안테나(18)로부터 입력된 교류 신호를 기초로, 반도체 장치(20)의 내부의 각 회로에 공급하는 각종 전원을 생성하는 회로이다. 클록 발생 회로(12)는, 안테나(18)로부터 입력된 교류 신호를 기초로, 반도체 장치(20)의 내부의 각 회로에 공급하는 각종 클록 신호를 생성하는 회로이다. 데이터 복조/변조 회로(13)는, 리더 라이터(19)와 교신하는 데이터를 복조/변조하는 기능을 갖는다. 제어 회로(14)는, 기억 회로(16)를 제어하는 기능을 갖는다. 안테나(18)는, 전자파 또는 전파의 송수신을 하는 기능을 갖는다. 리더 라이터(19)는, 반도체 장치와의 교신, 제어 및 그 데이터에 관하는 처리를 제어한다. 또, 반도체 장치는 상기 구성에 제약되지 않고, 예를 들면, 전원 전압의 리미터 회로나 암호처리전용 하드웨어와 같은 다른 요소를 추가한 구성이어도 좋다.
기억 회로(16)는, 한 쌍의 도전층간에 유기 화합물층 또는 상(相)변화층이 끼워진 기억 소자를 갖는 것을 특징으로 한다. 또, 기억 회로(16)는, 한 쌍의 도전층간에 유기 화합물층 또는 상변화층이 끼워진 기억 소자만을 갖고 있어도 좋고, 다른 구성의 기억 회로를 갖고 있어도 좋다. 다른 구성의 기억 회로란, 예를 들면, DRAM, SRAM, FeRAM, 마스크 ROM, PROM, EPROM, EEPROM 및 플래시 메모리로부터 선택되는 1개 또는 복수에 상당한다.
센서(21)는 저항 소자, 용량 결합 소자, 유도 결합 소자, 광기전력 소자, 광전 변환 소자, 열기전력 소자, 트랜지스터, 서미스터, 다이오드 등의 반도체 소자로 형성된다. 센서 회로(22)는 임피던스, 리액턴스, 인덕턴스, 전압 또는 전류의 변화를 검출하고, 아날로그/디지털변환(A/D 변환)하여 제어 회로(14)에 신호를 출력한다.
(실시 형태 19)
본 발명에 의해 프로세서 회로를 갖는 칩(이하, 프로세서 칩, 무선 칩, 무선 프로세서, 무선메모리, 무선 택, RFID 택이라고도 부름)으로서 기능하는 반도체 장치를 형성할 수 있다. 본 발명의 반도체 장치의 용도는 광범하게 걸쳐 있지만, 예를 들면, 지폐, 경화, 유가 증권류, 증서류, 무기명 채권류, 포장용 용기류, 서적류, 기록 매체, 신변품, 탈 것류, 식품류, 의류, 보건 용품류, 생활 용품류, 약품류 및 전자기기 등에 설치하여 사용할 수 있다.
본 발명을 사용한 기억 소자를 갖는 반도체 장치는, 기억 소자 내부에 있어 밀착성이 양호하기 때문에, 박리, 전치 공정을 양호한 상태로 할 수 있다. 따라서, 자유롭게 여러 가지의 기판으로 전치할 수 있기 때문에, 염가의 재료를 기판으로서 선택할 수도 있고, 용도에 맞추어서 다양한 기능을 갖게 할 수 있을 뿐만 아니라, 저렴한 비용으로 반도체 장치를 제작할 수 있다. 따라서, 본 발명에 의해 프로세서 회로를 갖는 칩도 염가, 소형, 박형, 경량이라는 특징을 갖기 때문에, 널리 유통하는 화폐, 경화 등이나, 들고 나르는 일이 많은 서적, 신변품, 의류 등에 적합하다.
지폐, 경화란, 시장에 유통되는 금전이고, 특정한 지역에서 화폐와 같이 통용하는 것(금권), 기념 코인 등을 포함한다. 유가 증권류란, 수표, 증권, 약속 어음 등을 가리키고, 프로세서 회로를 갖는 칩(190)을 설치할 수 있다(도 29a 참조). 증서류란, 운전면허증, 주민표 등을 가리키고, 프로세서 회로를 갖는 칩(191)을 설치할 수 있다(도 29b 참조). 신변품이란, 가방, 안경 등을 가리키고, 프로세서 회로를 갖는 칩(197)을 설치할 수 있다(도 29c 참조). 무기명 채권류란, 우표, 상품권, 각종 기프트권 등을 가리킨다. 포장용 용기류란, 도시락 등의 포장지, 페트병 등을 가리키며, 프로세서 회로를 갖는 칩(193)을 설치할 수 있다(도 29d 참조). 서적류란, 서적, 책 등을 가리키고, 프로세서 회로를 갖는 칩(194)을 설치할 수 있다(도 29e 참조). 기록 매체란, DVD 소트트, 비디오테이프 등을 가리키고, 프로세서 회로를 갖는 칩(195)을 설치할 수 있다(도 29f 참조). 탈 것류란, 자전거 등의 차량, 선박 등을 가리키고, 프로세서 회로를 갖는 칩(196)을 설치할 수 있다(도 29g 참조). 식품류란, 식료품, 음료 등을 가리킨다. 의류란, 의복, 신발 등을 가리킨다. 보건 용품류란, 의료기구, 건강기구 등을 가리킨다. 생활 용품류란, 가구, 조명기구 등을 가리킨다. 약품류란, 의약품, 농약 등을 가리킨다. 전자기기란, 액정 표시 장치, EL 표시 장치, 텔레비전 장치(텔레비전 수상기, 박형 텔레비전 수상기), 휴대 전화 등을 가리킨다.
본 발명의 반도체 장치는, 프린트 기판에 실장하거나, 표면에 붙이거나, 매립하여, 물품에 고정된다. 예를 들면, 책이면 종이에 매립하거나, 유기수지로 이루어지는 패키지라면 상기 유기수지에 매립하여, 각 물품에 고정된다. 본 발명의 반도체 장치는, 소형, 박형, 경량을 실현하기 때문에, 물품에 고정한 후도, 그 물품 자체의 디자인성을 손상하는 경우가 적다. 또한, 지폐, 경화, 유가 증권류, 무기명 채권류, 증서류 등에 본 발명의 반도체 장치를 설치함으로써, 인증기능을 설 치할 수 있어, 이 인증기능을 활용하면, 위조를 방지할 수 있다. 또한, 포장용 용기류, 기록 매체, 신변품, 식품류, 의류, 생활 용품류, 전자기기 등에 본 발명의 반도체 장치를 설치함으로써, 검품 시스템 등의 시스템의 효율화를 도모할 수 있다.
다음에, 본 발명의 반도체 장치를 실장한 전자기기의 일 형태에 관해서 도면을 참조하여 설명한다. 여기에서 예시하는 전자기기는 휴대 전화기이고, 케이스(5700, 5706), 패널(5701), 하우징(5702), 프린트 배선 기판(5703), 조작버튼(5704), 배터리(5705)를 갖는다(도 21b 참조). 패널(5701)은 하우징(5702)에 탈착 자유롭게 장착되고, 하우징(5702)은 프린트 배선 기판(5703)에 감착된다. 하우징(5702)은 패널(5701)이 장착되는 전자기기에 맞추어서, 형상이나 치수가 적절하게 변경된다. 프린트 배선 기판(5703)에는, 패키징된 복수의 반도체 장치가 실장되어 있고, 이 중의 1개로서, 본 발명의 반도체 장치를 사용할 수 있다. 프린트 배선 기판(5703)에 실장되는 복수의 반도체 장치는, 컨트롤러, 중앙처리유닛(CPU, Central Processing Unit), 메모리, 전원 회로, 음성처리회로, 송수신회로 등의 어느 하나의 기능을 갖는다.
패널(5701)은, 접속필름(5708)을 개재하여, 프린트 배선 기판(5703)과 접속된다. 상기의 패널(5701), 하우징(5702), 프린트 배선 기판(5703)은, 조작버튼(5704)이나 배터리(5705)와 함께, 케이스(5700, 5706)의 내부에 수납된다. 패널(5701)이 포함하는 화소부(5709)는, 케이스(5700)에 설치된 개구창으로부터 시인할 수 있도록 배치되어 있다.
상기와 같이, 본 발명의 반도체 장치는, 소형, 박형, 경량인 것을 특징으로 하고 있고, 상기 특징에 의해, 전자기기의 케이스(5700, 5706) 내부가 한정된 공간을 유효하게 이용할 수 있다.
또, 케이스(5700, 5706)는, 휴대 전화기의 외관형상을 일 예로서 제시한 것이며, 본 실시 형태에 따른 전자기기는, 그 기능이나 용도에 따라서 여러 가지 형태로 변용할 수 있다.
본 출원은 참조로서 여기에 완전하게 통합된 2006년 3월 3일에 일본 특허청에 출원된 일본 특허출원번호 2006-058513에 기초한다.
본 발명에서는 광촉매 물질을 유기 화합물층에 분산시킴으로써, 광촉매 물질의 광촉매 기능을 사용하여 유기 화합물을 분해(파괴)하여 층을 거칠게 하여, 기판으로부터 소자층을 박리한다. 그 때문에, 박리를 위해 소자층에 큰 힘을 가할 필요도 없기 때문에, 박리 공정에서 소자가 파괴되지 않고, 양호한 형상으로 간단히 여러 가지의 기판으로 자유롭게 전치할 수 있다.
본 발명에 의해, 박리 전의 형상 및 특성을 유지한 양호한 상태에서 전치 공정을 할 수 있는, 박리 공정을 사용하여 반도체 장치 및 표시 장치를 제작할 수 있다. 따라서, 보다 고신뢰성의 반도체 장치 및 표시 장치를 장치나 공정을 복잡화하지 않고, 수율 좋게 제작할 수 있다.

Claims (41)

  1. 반도체 장치를 제조하는 방법에 있어서:
    투광성을 갖는 제 1 기판 상에 유기 화합물층을 형성하는 단계로서, 상기 유기 화합물층은 유기 화합물을 갖고 광촉매 물질을 분산하여 포함하는, 상기 유기 화합물층을 형성하는 단계;
    상기 유기 화합물층 상에 소자층을 형성하는 단계;
    상기 광촉매 물질이 광을 흡수하도록 상기 제 1 기판을 통하는 상기 광을 상기 유기 화합물층에 조사하여 상기 광촉매 물질을 활성화하는 단계;
    상기 활성화된 광촉매 물질에 의해 상기 유기 화합물을 분해하는 단계; 및
    상기 제 1 기판으로부터 상기 소자층을 분리하는 단계를 포함하는, 반도체 장치 제조 방법.
  2. 반도체 장치를 제조하는 방법에 있어서:
    투광성을 갖는 제 1 기판 상에 유기 화합물층을 형성하는 단계로서, 상기 유기 화합물층은 유기 화합물을 갖고 광촉매 물질을 분산하여 포함하는, 상기 유기 화합물층을 형성하는 단계;
    상기 유기 화합물층 상에 절연층을 형성하는 단계;
    상기 절연층 상에 소자층을 형성하는 단계;
    상기 광촉매 물질이 광을 흡수하도록 상기 제 1 기판을 통하는 상기 광을 상기 유기 화합물층에 조사하여 상기 광촉매 물질을 활성화하는 단계;
    상기 활성화된 광촉매 물질에 의해 상기 유기 화합물을 분해하는 단계; 및
    상기 제 1 기판으로부터 상기 소자층 및 상기 절연층을 분리하는 단계를 포함하는, 반도체 장치 제조 방법.
  3. 반도체 장치를 제조하는 방법에 있어서:
    투광성을 갖는 제 1 기판 상에 유기 화합물층을 형성하는 단계로서, 상기 유기 화합물층은 유기 화합물을 갖고 광촉매 물질을 분산하여 포함하는, 상기 유기 화합물층을 형성하는 단계;
    상기 유기 화합물층 상에 소자층을 형성하는 단계;
    상기 광촉매 물질이 광을 흡수하도록 상기 제 1 기판을 통하는 상기 광을 상기 유기 화합물층에 조사하여 상기 광촉매 물질을 활성화하는 단계;
    상기 활성화된 광촉매 물질에 의해 상기 유기 화합물을 분해하는 단계;
    제 2 기판을 상기 소자층에 접착하는 단계; 및
    상기 제 1 기판으로부터 상기 제 2 기판을 갖는 상기 소자층을 분리하는 단계를 포함하는, 반도체 장치 제조 방법.
  4. 반도체 장치를 제조하는 방법에 있어서:
    투광성을 갖는 제 1 기판 상에 유기 화합물층을 형성하는 단계로서, 상기 유기 화합물층은 유기 화합물을 갖고 광촉매 물질을 분산하여 포함하는, 상기 유기 화합물층을 형성하는 단계;
    상기 유기 화합물층 상에 절연층을 형성하는 단계;
    상기 절연층 상에 소자층을 형성하는 단계;
    상기 광촉매 물질이 광을 흡수하도록 상기 제 1 기판을 통하는 상기 광을 상기 유기 화합물층에 조사하여 상기 광촉매 물질을 활성화하는 단계;
    상기 활성화된 광촉매 물질에 의해 상기 유기 화합물을 분해하는 단계;
    제 2 기판을 상기 소자층에 접착하는 단계; 및
    상기 제 1 기판으로부터 상기 제 2 기판을 갖는 상기 소자층 및 상기 절연층을 분리하는 단계를 포함하는, 반도체 장치 제조 방법.
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 제 2 기판은 가요성을 갖는, 반도체 장치 제조 방법.
  6. 삭제
  7. 반도체 장치를 제조하는 방법에 있어서:
    투광성을 갖는 제 1 기판 상에 유기 화합물층을 형성하는 단계로서, 상기 유기 화합물층은 유기 화합물을 갖고 광촉매 물질을 분산하여 포함하는, 상기 유기 화합물층을 형성하는 단계;
    상기 유기 화합물층 상에 소자층을 형성하는 단계;
    상기 광촉매 물질이 광을 흡수하도록 상기 제 1 기판을 통하는 상기 광을 상기 유기 화합물층에 조사하여 상기 광촉매 물질을 활성화하는 단계;
    상기 활성화된 광촉매 물질에 의해 상기 유기 화합물을 분해하는 단계;
    제 2 기판을 상기 소자층에 접착하는 단계;
    상기 제 1 기판으로부터 상기 제 2 기판을 갖는 상기 소자층을 분리하는 단계; 및
    접착층에 의해서 상기 소자층을 제 3 기판에 접착하는 단계를 포함하는, 반도체 장치 제조 방법.
  8. 반도체 장치를 제조하는 방법에 있어서:
    투광성을 갖는 제 1 기판 상에 유기 화합물층을 형성하는 단계로서, 상기 유기 화합물층은 유기 화합물을 갖고 광촉매 물질을 분산하여 포함하는, 상기 유기 화합물층을 형성하는 단계;
    상기 광촉매 물질을 포함하는 상기 유기 화합물층 상에 절연층을 형성하는 단계;
    상기 절연층 상에 소자층을 형성하는 단계;
    상기 광촉매 물질이 광을 흡수하도록 상기 제 1 기판을 통하는 상기 광을 상기 유기 화합물층에 조사하여 상기 광촉매 물질을 활성화하는 단계;
    상기 활성화된 광촉매 물질에 의해 상기 유기 화합물을 분해하는 단계;
    제 2 기판을 상기 소자층에 접착하는 단계;
    상기 제 1 기판으로부터 상기 제 2 기판을 갖는 상기 소자층 및 상기 절연층을 분리하는 단계; 및
    접착층에 의해서 상기 소자층을 제 3 기판에 접착하는 단계를 포함하는, 반도체 장치 제조 방법.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 제 3 기판은 광을 투과시키지 않는, 반도체 장치 제조 방법.
  10. 삭제
  11. 제 7 항 또는 제 8 항에 있어서,
    상기 제 2 기판 및 상기 제 3 기판은 가요성을 갖는, 반도체 장치 제조 방법.
  12. 삭제
  13. 제 1 항, 제 2 항, 제 3 항, 제 4 항, 제 7 항, 또는 제 8 항 중 어느 한 항에 있어서,
    상기 소자층에 박막 트랜지스터가 형성되는, 반도체 장치 제조 방법.
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 제 1 항, 제 2 항, 제 3 항, 제 4 항, 제 7 항, 또는 제 8 항 중 어느 한 항에 있어서,
    상기 소자층에 액정 디스플레이 소자가 포함되는, 반도체 장치 제조 방법.
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 삭제
  25. 제 1 항, 제 2 항, 제 3 항, 제 4 항, 제 7 항, 또는 제 8 항 중 어느 한 항에 있어서,
    상기 소자층에 발광층이 포함되는, 반도체 장치 제조 방법.
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 삭제
  32. 삭제
  33. 삭제
  34. 삭제
  35. 삭제
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
KR1020070020977A 2006-03-03 2007-03-02 반도체 장치의 제작 방법 KR101382150B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006058513 2006-03-03
JPJP-P-2006-00058513 2006-03-03

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020130108210A Division KR101403312B1 (ko) 2006-03-03 2013-09-10 반도체 장치의 제작 방법

Publications (2)

Publication Number Publication Date
KR20070090828A KR20070090828A (ko) 2007-09-06
KR101382150B1 true KR101382150B1 (ko) 2014-04-07

Family

ID=38689088

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020070020977A KR101382150B1 (ko) 2006-03-03 2007-03-02 반도체 장치의 제작 방법
KR1020130108210A KR101403312B1 (ko) 2006-03-03 2013-09-10 반도체 장치의 제작 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020130108210A KR101403312B1 (ko) 2006-03-03 2013-09-10 반도체 장치의 제작 방법

Country Status (4)

Country Link
US (6) US8222116B2 (ko)
JP (4) JP2013084973A (ko)
KR (2) KR101382150B1 (ko)
CN (2) CN101030526B (ko)

Families Citing this family (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3409331A (en) * 1968-01-05 1968-11-05 Cincinnati Mine Machinery Co Mining machine rotary cutter bar
DE10260149A1 (de) 2002-12-20 2004-07-01 BSH Bosch und Siemens Hausgeräte GmbH Vorrichtung zur Bestimmung des Leitwertes von Wäsche, Wäschetrockner und Verfahren zur Verhinderung von Schichtbildung auf Elektroden
US8018117B2 (en) * 2006-01-31 2011-09-13 Tempronics, Inc. Closely spaced electrodes with a uniform gap
US8173519B2 (en) 2006-03-03 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7877895B2 (en) 2006-06-26 2011-02-01 Tokyo Electron Limited Substrate processing apparatus
TWI424499B (zh) * 2006-06-30 2014-01-21 Semiconductor Energy Lab 製造半導體裝置的方法
TWI427682B (zh) * 2006-07-04 2014-02-21 Semiconductor Energy Lab 顯示裝置的製造方法
EP2057659A4 (en) * 2006-08-30 2010-11-24 Tempronics Inc GREEN ELECTRODES SEPARATED BY A UNIFORM SPACE
KR100839750B1 (ko) * 2007-01-15 2008-06-19 삼성에스디아이 주식회사 유기 전계 발광 표시 장치
JP2008258584A (ja) * 2007-03-15 2008-10-23 Citizen Electronics Co Ltd Ｌｅｄユニット
US7838410B2 (en) * 2007-07-11 2010-11-23 Sony Corporation Method of electrically connecting element to wiring, method of producing light-emitting element assembly, and light-emitting element assembly
TWI350944B (en) * 2007-08-03 2011-10-21 Univ Yuan Ze Photoresist and a pattern-forming process using the same
KR101329139B1 (ko) * 2007-10-12 2013-11-14 삼성전자주식회사 투과/반투과/반사 모드를 구현하는 스위칭 디스플레이 제어시스템 및 방법
US20090193676A1 (en) * 2008-01-31 2009-08-06 Guo Shengguang Shoe Drying Apparatus
WO2009104371A1 (ja) * 2008-02-20 2009-08-27 シャープ株式会社 フレキシブル半導体基板の製造方法
KR101753574B1 (ko) * 2008-07-10 2017-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
JP5790968B2 (ja) * 2008-08-18 2015-10-07 Ｎｌｔテクノロジー株式会社 表示装置及びその製造方法
US7883953B2 (en) * 2008-09-30 2011-02-08 Freescale Semiconductor, Inc. Method for transistor fabrication with optimized performance
KR101273972B1 (ko) 2008-10-03 2013-06-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP2011003522A (ja) 2008-10-16 2011-01-06 Semiconductor Energy Lab Co Ltd フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法
US8610155B2 (en) * 2008-11-18 2013-12-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device, method for manufacturing the same, and cellular phone
JP5620921B2 (ja) * 2008-12-05 2014-11-05 コーニンクレッカ フィリップス エヌ ヴェ プラスチック基板を有する電子デバイス及びその製造方法
CA2744075A1 (en) * 2009-01-02 2010-07-08 Tempronics, Inc. Device for energy conversion, electrical switching, and thermal switching
GB2466846A (en) * 2009-01-13 2010-07-14 Barco Nv Sensor system and method for detecting a property of light emitted from at least one display area of a display device
US20110048517A1 (en) * 2009-06-09 2011-03-03 International Business Machines Corporation Multijunction Photovoltaic Cell Fabrication
US8802477B2 (en) * 2009-06-09 2014-08-12 International Business Machines Corporation Heterojunction III-V photovoltaic cell fabrication
US8703521B2 (en) * 2009-06-09 2014-04-22 International Business Machines Corporation Multijunction photovoltaic cell fabrication
JP2011009298A (ja) * 2009-06-23 2011-01-13 Citizen Electronics Co Ltd 発光ダイオード光源装置
US8576209B2 (en) 2009-07-07 2013-11-05 Semiconductor Energy Laboratory Co., Ltd. Display device
WO2011010542A1 (en) * 2009-07-23 2011-01-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP2011073282A (ja) * 2009-09-30 2011-04-14 Fujifilm Corp 有機膜の形成方法、ノズルプレート、インクジェットヘッド、および電子機器
KR101913111B1 (ko) * 2009-12-18 2018-10-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR102112065B1 (ko) * 2010-03-26 2020-06-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8420208B2 (en) 2010-08-11 2013-04-16 Micron Technology, Inc. High-k dielectric material and methods of forming the high-k dielectric material
US8969703B2 (en) 2010-09-13 2015-03-03 Tempronics, Inc. Distributed thermoelectric string and insulating panel
DE102010062547B4 (de) * 2010-12-07 2021-10-28 Semikron Elektronik Gmbh & Co. Kg Verfahren zur Herstellung einer Schaltungsanordnung
JP5121962B2 (ja) * 2011-03-31 2013-01-16 株式会社東芝 電子機器
CN102707532B (zh) * 2011-05-13 2015-07-15 京东方科技集团股份有限公司 一种显示器
DE102011102032A1 (de) * 2011-05-19 2012-11-22 Osram Opto Semiconductors Gmbh Optoelektronisches Halbleitermodul und Display mit einer Mehrzahl derartiger Module
CN102208440B (zh) * 2011-06-03 2013-03-27 清华大学 半导体结构及其形成方法
WO2013005254A1 (ja) * 2011-07-06 2013-01-10 パナソニック株式会社 フレキシブルデバイスの製造方法及びフレキシブルデバイス
EP2729039B1 (en) 2011-07-06 2020-05-13 Tempronics, Inc. Integration of distributed thermoelectric heating and cooling
DE102011080620B4 (de) * 2011-08-08 2014-06-05 Siemens Aktiengesellschaft Verfahren für die Beschichtung eines Isolationsbauteils und Isolationsbauteil sowie elektrisch leitfähiges Heizkabel
US20130168706A1 (en) * 2011-09-08 2013-07-04 Agency For Science, Technology And Research Printed light emitting devices and method for fabrication therof
KR20130140185A (ko) * 2012-01-20 2013-12-23 파나소닉 주식회사 박막 트랜지스터
CN102592556A (zh) * 2012-02-22 2012-07-18 鞍山亚世光电显示有限公司 一种低功耗电子价签显示模块
JP6111455B2 (ja) * 2012-03-12 2017-04-12 株式会社Ｊｏｌｅｄ 表示パネル、表示装置および電子機器
CN102759050B (zh) * 2012-07-09 2015-08-05 创维液晶器件(深圳)有限公司 背光模组及液晶显示装置
US9638442B2 (en) 2012-08-07 2017-05-02 Tempronics, Inc. Medical, topper, pet wireless, and automated manufacturing of distributed thermoelectric heating and cooling
KR20140019699A (ko) * 2012-08-07 2014-02-17 삼성디스플레이 주식회사 플렉시블 유기 발광 표시 장치 및 그 제조방법
TWI492373B (zh) * 2012-08-09 2015-07-11 Au Optronics Corp 可撓式顯示模組的製作方法
US9676310B2 (en) 2012-09-25 2017-06-13 Faurecia Automotive Seating, Llc Vehicle seat with thermal device
JP2014107447A (ja) * 2012-11-28 2014-06-09 Nitto Denko Corp 封止シート、光半導体装置およびその製造方法
US9935152B2 (en) 2012-12-27 2018-04-03 General Electric Company X-ray detector having improved noise performance
US8890408B2 (en) * 2013-01-18 2014-11-18 Nokia Corporation Method and apparatus for coupling an active display portion and substrate
WO2014171336A1 (en) 2013-04-15 2014-10-23 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
KR102078679B1 (ko) 2013-05-30 2020-02-20 삼성디스플레이 주식회사 가요성 표시 장치 및 가요성 표시 장치의 제조 방법
WO2014205489A1 (en) * 2013-06-25 2014-12-31 The University Of Melbourne A circuit board comprising an insulating diamond material
KR20150025231A (ko) * 2013-08-28 2015-03-10 서울반도체 주식회사 광원 모듈 및 그 제조 방법, 및 백라이트 유닛
KR102489694B1 (ko) 2013-08-30 2023-01-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI663722B (zh) 2013-09-06 2019-06-21 Semiconductor Energy Laboratory Co., Ltd. 發光裝置以及發光裝置的製造方法
KR102139577B1 (ko) 2013-10-24 2020-07-31 삼성디스플레이 주식회사 유기 발광 표시 장치
WO2015066244A1 (en) * 2013-10-29 2015-05-07 University Of Southern California Host materials and ligands for dopants in organic light emitting diodes
EP3065971B1 (en) 2013-11-04 2021-12-08 Tempronics, Inc. Thermoelectric cooling device
KR102264987B1 (ko) * 2013-12-02 2021-06-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9917133B2 (en) 2013-12-12 2018-03-13 General Electric Company Optoelectronic device with flexible substrate
US9257480B2 (en) * 2013-12-30 2016-02-09 General Electric Company Method of manufacturing photodiode detectors
CN111540845A (zh) * 2014-01-14 2020-08-14 松下电器产业株式会社 层叠基板、发光装置
TWI748456B (zh) * 2014-02-28 2021-12-01 日商半導體能源研究所股份有限公司 顯示裝置的製造方法及電子裝置的製造方法
US9472410B2 (en) * 2014-03-05 2016-10-18 Applied Materials, Inc. Pixelated capacitance controlled ESC
US10732131B2 (en) 2014-03-13 2020-08-04 General Electric Company Curved digital X-ray detector for weld inspection
JP2015187635A (ja) * 2014-03-26 2015-10-29 株式会社Ｊｏｌｅｄ 色変化部材、光装置、表示装置および電子機器
KR102241846B1 (ko) * 2014-07-16 2021-04-20 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
DE102014110268B4 (de) * 2014-07-22 2017-11-02 Osram Oled Gmbh Verfahren zum Herstellen eines optoelektronischen Bauelements
US9515272B2 (en) * 2014-11-12 2016-12-06 Rohm And Haas Electronic Materials Llc Display device manufacture using a sacrificial layer interposed between a carrier and a display device substrate
CN105702879B (zh) * 2014-11-27 2017-08-25 上海和辉光电有限公司 柔性显示器的制备方法
US9467190B1 (en) 2015-04-23 2016-10-11 Connor Sport Court International, Llc Mobile electronic device covering
KR102438718B1 (ko) * 2015-08-11 2022-08-31 삼성디스플레이 주식회사 표시 장치
TW201707959A (zh) * 2015-08-21 2017-03-01 Jsr Corp 基材的處理方法、暫時固定用組成物及半導體裝置
KR102580090B1 (ko) * 2015-09-07 2023-09-18 가부시끼가이샤 레조낙 접합용 구리 페이스트, 접합체의 제조 방법 및 반도체 장치의 제조 방법
US9515044B1 (en) * 2015-10-14 2016-12-06 Napra Co., Ltd. Electronic device, method of manufacturing the same, metal particle, and electroconductive paste
CN105355740B (zh) * 2015-10-19 2017-09-22 天津三安光电有限公司 发光二极管及其制作方法
WO2017120584A1 (en) 2016-01-08 2017-07-13 The Trustees Of Columbia University In The City Of New York Methods and systems for spot beam crystallization
US10917953B2 (en) * 2016-03-21 2021-02-09 X Display Company Technology Limited Electrically parallel fused LEDs
US10586817B2 (en) * 2016-03-24 2020-03-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and separation apparatus
JP6778856B2 (ja) * 2016-03-25 2020-11-04 パナソニックＩｐマネジメント株式会社 ミラーパネル、ミラーフィルム及び表示システム
JP6863803B2 (ja) 2016-04-07 2021-04-21 株式会社半導体エネルギー研究所 表示装置
JP6332330B2 (ja) * 2016-05-20 2018-05-30 日亜化学工業株式会社 配線基体の製造方法及びそれを用いた発光装置の製造方法並びに配線基体及びそれを用いた発光装置。
US20180040638A1 (en) * 2016-08-05 2018-02-08 Innolux Corporation Display device
KR20230106750A (ko) 2016-07-29 2023-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 박리 방법, 표시 장치, 표시 모듈, 및 전자 기기
TWI753868B (zh) 2016-08-05 2022-02-01 日商半導體能源研究所股份有限公司 剝離方法、顯示裝置、顯示模組及電子裝置
TWI730017B (zh) 2016-08-09 2021-06-11 日商半導體能源研究所股份有限公司 顯示裝置的製造方法、顯示裝置、顯示模組及電子裝置
US10923350B2 (en) 2016-08-31 2021-02-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
CN109564851A (zh) 2016-08-31 2019-04-02 株式会社半导体能源研究所 半导体装置的制造方法
US10369664B2 (en) 2016-09-23 2019-08-06 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US10374093B2 (en) 2016-12-08 2019-08-06 Electronics And Telecommunications Research Institute Method of fabricating a flexible substrate and the flexible substrate fabricated thereby
JP6341345B1 (ja) * 2017-03-07 2018-06-13 富士ゼロックス株式会社 発光装置、画像形成装置及び光照射装置
KR102503578B1 (ko) * 2017-06-30 2023-02-24 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
US10021762B1 (en) * 2017-06-30 2018-07-10 Innolux Corporation Display device
WO2019003838A1 (ja) * 2017-06-30 2019-01-03 富士フイルム株式会社 圧力測定用材料
US11672135B2 (en) 2017-11-08 2023-06-06 Ns Materials Inc. Display device
JP7234573B2 (ja) * 2017-12-25 2023-03-08 三菱マテリアル株式会社 サーミスタ及びその製造方法並びにサーミスタセンサ
JP2019121734A (ja) * 2018-01-10 2019-07-22 株式会社Ｊｏｌｅｄ 半導体装置および表示装置
JP2019149473A (ja) * 2018-02-27 2019-09-05 東芝メモリ株式会社 半導体記憶装置およびその製造方法
CN110212061B (zh) * 2018-02-28 2023-08-22 日亚化学工业株式会社 发光装置的制造方法以及发光装置
WO2019185109A1 (en) * 2018-03-26 2019-10-03 Applied Materials, Inc. Method for producing a flexible device, flexible electronic device and flexible arrangement of a plurality of electronic devices
CN110365422B (zh) 2018-04-04 2021-01-29 京东方科技集团股份有限公司 一种信号处理装置及其制备方法
JP6995204B2 (ja) * 2018-05-16 2022-01-14 ホアウェイ・テクノロジーズ・カンパニー・リミテッド 有機発光ダイオードおよび電子機器
KR102587868B1 (ko) * 2018-07-10 2023-10-10 니폰 덴키 가라스 가부시키가이샤 패키지, 패키지 제조 방법, 접합재가 부착된 덮개체, 및 접합재가 부착된 덮개체의 제조 방법
KR102145219B1 (ko) * 2018-07-27 2020-08-18 삼성전자주식회사 반도체 패키지 및 이를 포함하는 안테나 모듈
CN109148137B (zh) * 2018-09-04 2023-10-20 湖南创一电子科技股份有限公司 一种耐高压电感器及其制备方法
WO2020110619A1 (ja) * 2018-11-27 2020-06-04 リンテック株式会社 半導体装置の製造方法
CN109507826A (zh) * 2018-12-27 2019-03-22 厦门天马微电子有限公司 显示装置
WO2020141861A1 (ko) * 2018-12-31 2020-07-09 주식회사 나노엑스 양면 발광 led 칩
CN111509353B (zh) * 2019-01-31 2022-03-01 群创光电股份有限公司 电子装置及天线装置
US11469491B2 (en) 2019-01-31 2022-10-11 Innolux Corporation Electronic device and antenna device
US20220020958A1 (en) * 2019-02-27 2022-01-20 Sharp Kabushiki Kaisha Display device
CN110109293A (zh) * 2019-04-04 2019-08-09 深圳市华星光电技术有限公司 液晶无机配向薄膜的制造方法
JP2020187180A (ja) * 2019-05-10 2020-11-19 株式会社ジャパンディスプレイ 表示装置
CN112099263A (zh) * 2019-06-18 2020-12-18 群创光电股份有限公司 电子装置
US10971472B2 (en) * 2019-07-09 2021-04-06 Mikro Mesa Technology Co., Ltd. Method of liquid assisted bonding
CN111081743B (zh) * 2019-12-11 2022-06-07 深圳市华星光电半导体显示技术有限公司 显示面板的制造方法及显示面板
CN111063650A (zh) * 2019-12-17 2020-04-24 深圳市华星光电半导体显示技术有限公司 发光二极管的转移方法及转移装置
US11276716B2 (en) * 2019-12-17 2022-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor with improved near-infrared (NIR) radiation phase-detection autofocus (PDAF) performance
CN111276894B (zh) * 2020-03-18 2022-04-05 南通苏源恒炫电气有限公司 一种固体绝缘环网柜用分层式抗老化绝缘罩
KR20210145049A (ko) * 2020-05-22 2021-12-01 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
TWI748488B (zh) * 2020-05-29 2021-12-01 逢甲大學 雙閘極金氧半導體場效電晶體元件及其製造方法
CN111628047B (zh) * 2020-06-01 2023-02-28 常州顺风太阳能科技有限公司 一种N型TOPCon太阳能电池的制作方法
WO2022021003A1 (zh) * 2020-07-27 2022-02-03 重庆康佳光电技术研究院有限公司 转接板、巨量转移方法及Micro-LED显示器
CN112965162A (zh) * 2021-03-04 2021-06-15 山东大学 一种基于单晶光纤声学各向异性和掺杂调制的高灵敏单晶光纤测温方法
CN113804266A (zh) * 2021-09-15 2021-12-17 河南卓正电子科技有限公司 一种超声流量计高压换能器驱动电路
CN113760020B (zh) * 2021-09-26 2023-06-02 北京北方华创微电子装备有限公司 半导体设备的压力控制装置及半导体设备
CN113948654B (zh) * 2021-10-26 2024-03-01 湖南恒显坤光电科技有限公司 一种oled器件及其制备方法
US11906133B2 (en) 2022-03-31 2024-02-20 Alliance Sports Group, L.P. Outdoor lighting apparatus
CN115799420B (zh) * 2023-01-06 2023-05-16 华灿光电(苏州）有限公司 改善转移精度的发光二极管及其制备方法
CN116024570B (zh) * 2023-03-29 2023-06-06 中北大学 超高温曲面金属基厚/薄膜传感器绝缘层及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
US6627518B1 (en) * 1998-02-27 2003-09-30 Seiko Epson Corporation Method for making three-dimensional device
JP2004253483A (ja) * 2003-02-18 2004-09-09 Dainippon Printing Co Ltd 半導体ウエハの製造方法

Family Cites Families (61)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122123A (en) 1980-03-03 1981-09-25 Shunpei Yamazaki Semiamorphous semiconductor
JP2567985B2 (ja) 1990-09-25 1996-12-25 富士通株式会社 ディジタル回路のパス自動選択方法及びディジタル回路のパス自動選択装置
JP2581083Y2 (ja) * 1991-05-28 1998-09-17 三洋電機株式会社 発光ダイオード表示装置
JPH0525749A (ja) 1991-07-10 1993-02-02 Toyota Autom Loom Works Ltd 織機におけるクロスロール交換装置の織布巻き付け機構
JPH0525749U (ja) * 1991-09-10 1993-04-02 株式会社小糸製作所 チツプ型発光ダイオードの取付構造
WO1995024510A1 (en) 1994-03-08 1995-09-14 Rgc Mineral Sands Limited Leaching of titaniferous materials
JP3218861B2 (ja) 1994-05-17 2001-10-15 ソニー株式会社 液晶表示装置の製造方法
JP3127195B2 (ja) 1994-12-06 2001-01-22 シャープ株式会社 発光デバイスおよびその製造方法
JP2001148517A (ja) 1994-12-06 2001-05-29 Sharp Corp 発光デバイス
US5834327A (en) 1995-03-18 1998-11-10 Semiconductor Energy Laboratory Co., Ltd. Method for producing display device
JP4619462B2 (ja) 1996-08-27 2011-01-26 セイコーエプソン株式会社 薄膜素子の転写方法
KR100481994B1 (ko) 1996-08-27 2005-12-01 세이코 엡슨 가부시키가이샤 박리방법,박막디바이스의전사방법,및그것을이용하여제조되는박막디바이스,박막집적회로장치및액정표시장치
JP3809681B2 (ja) 1996-08-27 2006-08-16 セイコーエプソン株式会社 剥離方法
US6127199A (en) 1996-11-12 2000-10-03 Seiko Epson Corporation Manufacturing method of active matrix substrate, active matrix substrate and liquid crystal display device
KR100304161B1 (ko) 1996-12-18 2001-11-30 미다라이 후지오 반도체부재의제조방법
JPH1154802A (ja) * 1997-07-30 1999-02-26 Matsushita Electric Ind Co Ltd 発光装置およびそれを用いて作製されたディスプレイ装置
JPH11122424A (ja) 1997-10-20 1999-04-30 Citizen Watch Co Ltd 光学装置
JPH11168235A (ja) * 1997-12-05 1999-06-22 Toyoda Gosei Co Ltd 発光ダイオード
DE19782261T1 (de) 1997-12-24 2000-02-24 Mitsubishi Electric Corp Anbringungskonstruktion für eine flexible Flüssigkristallanzeigetafel
JP3809733B2 (ja) 1998-02-25 2006-08-16 セイコーエプソン株式会社 薄膜トランジスタの剥離方法
JPH11274572A (ja) * 1998-03-23 1999-10-08 Nec Corp Ｌｅｄ表示素子および表示装置
US6335479B1 (en) 1998-10-13 2002-01-01 Dai Nippon Printing Co., Ltd. Protective sheet for solar battery module, method of fabricating the same and solar battery module
JP2001019933A (ja) * 1999-07-09 2001-01-23 Dow Corning Toray Silicone Co Ltd シリコーン系接着性シート、およびその製造方法
JP4631113B2 (ja) 1999-10-26 2011-02-16 株式会社デンソー 半導体装置の製造方法
CN2415462Y (zh) 2000-02-22 2001-01-17 林常义 芯片型式发光二极管
JP2001260597A (ja) 2000-03-17 2001-09-25 Takiron Co Ltd 転写フィルム
JP2002026282A (ja) 2000-06-30 2002-01-25 Seiko Epson Corp 単純マトリクス型メモリ素子の製造方法
JP4869471B2 (ja) 2000-07-17 2012-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
FR2817395B1 (fr) 2000-11-27 2003-10-31 Soitec Silicon On Insulator Procede de fabrication d'un substrat notamment pour l'optique, l'electronique ou l'optoelectronique et substrat obtenu par ce procede
US6680724B2 (en) 2001-05-31 2004-01-20 Hewlett-Packard Development Company, L.P. Flexible electronic viewing device
TW548860B (en) 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
JP2003017667A (ja) 2001-06-29 2003-01-17 Canon Inc 部材の分離方法及び分離装置
JP2003142666A (ja) 2001-07-24 2003-05-16 Seiko Epson Corp 素子の転写方法、素子の製造方法、集積回路、回路基板、電気光学装置、ｉｃカード、及び電子機器
WO2003010825A1 (en) * 2001-07-24 2003-02-06 Seiko Epson Corporation Transfer method, method of manufacturing thin film element, method of manufacturing integrated circuit, circuit substrate and method of manufacturing the circuit substrate, electro-optic device and method of manufacturing the electro-optic device, and ic card and electronic equipmen
US6814832B2 (en) 2001-07-24 2004-11-09 Seiko Epson Corporation Method for transferring element, method for producing element, integrated circuit, circuit board, electro-optical device, IC card, and electronic appliance
JP2003098977A (ja) 2001-09-19 2003-04-04 Sony Corp 素子の転写方法、素子の配列方法、及び画像表示装置の製造方法
JP4236081B2 (ja) 2001-10-16 2009-03-11 大日本印刷株式会社 パターン形成体の製造方法
US7359026B2 (en) 2002-05-13 2008-04-15 Paul Bullwinkel Liquid crystal display projector
DE60325669D1 (de) 2002-05-17 2009-02-26 Semiconductor Energy Lab Verfahren zum Transferieren eines Objekts und Verfahren zur Herstellung eines Halbleiterbauelements
JP2004047791A (ja) 2002-07-12 2004-02-12 Pioneer Electronic Corp 有機薄膜スイッチングメモリ素子及びメモリ装置
JP2004103993A (ja) * 2002-09-12 2004-04-02 Ichikoh Ind Ltd Ｌｅｄ設置用フレキシブル基板及びそのｌｅｄ設置用フレキシブル基板を用いた車両用灯具
JP5022552B2 (ja) 2002-09-26 2012-09-12 セイコーエプソン株式会社 電気光学装置の製造方法及び電気光学装置
US6709944B1 (en) * 2002-09-30 2004-03-23 General Electric Company Techniques for fabricating a resistor on a flexible base material
JP2004140267A (ja) * 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US7009199B2 (en) * 2002-10-22 2006-03-07 Cree, Inc. Electronic devices having a header and antiparallel connected light emitting diodes for producing light from AC current
JP4373085B2 (ja) 2002-12-27 2009-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法、剥離方法及び転写方法
JP3816457B2 (ja) 2003-03-18 2006-08-30 株式会社東芝 表示装置
JP3915985B2 (ja) 2003-08-22 2007-05-16 セイコーエプソン株式会社 画素素子基板、表示装置、電子機器、及び画素素子基板の製造方法
US7575965B2 (en) 2003-12-02 2009-08-18 Semiconductor Energy Laboratory Co., Ltd. Method for forming large area display wiring by droplet discharge, and method for manufacturing electronic device and semiconductor device
US7084045B2 (en) 2003-12-12 2006-08-01 Seminconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
CN1558451A (zh) * 2004-02-03 2004-12-29 ���ڿƼ��ɷ����޹�˾ 可防止静电破坏的发光二极管元件
JP2005239042A (ja) * 2004-02-27 2005-09-08 Nippon Seiki Co Ltd 車両用情報表示装置及び車両用情報表示方法
US7431463B2 (en) * 2004-03-30 2008-10-07 Goldeneye, Inc. Light emitting diode projection display systems
US7025464B2 (en) * 2004-03-30 2006-04-11 Goldeneye, Inc. Projection display systems utilizing light emitting diodes and light recycling
JP2006011239A (ja) 2004-06-29 2006-01-12 Kyocera Corp 液晶表示装置
JP2006072115A (ja) 2004-09-03 2006-03-16 Fuji Photo Film Co Ltd 画像表示装置
JP4667803B2 (ja) * 2004-09-14 2011-04-13 日亜化学工業株式会社 発光装置
JP2006339060A (ja) * 2005-06-03 2006-12-14 Akita Denshi Systems:Kk 照明装置
JP2007059073A (ja) 2005-08-22 2007-03-08 Toshiba Lighting & Technology Corp レンズおよび照明装置
US8173519B2 (en) 2006-03-03 2012-05-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7600896B2 (en) 2007-07-27 2009-10-13 Baoliang Wang Outer case of LED module

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1126733A (ja) * 1997-07-03 1999-01-29 Seiko Epson Corp 薄膜デバイスの転写方法、薄膜デバイス、薄膜集積回路装置，アクティブマトリクス基板、液晶表示装置および電子機器
US6627518B1 (en) * 1998-02-27 2003-09-30 Seiko Epson Corporation Method for making three-dimensional device
JP2004253483A (ja) * 2003-02-18 2004-09-09 Dainippon Printing Co Ltd 半導体ウエハの製造方法

Also Published As

Publication number Publication date
US10229940B2 (en) 2019-03-12
JP2016026407A (ja) 2016-02-12
US8222116B2 (en) 2012-07-17
JP2017028301A (ja) 2017-02-02
US20070295973A1 (en) 2007-12-27
JP6240728B2 (ja) 2017-11-29
US9436036B2 (en) 2016-09-06
US20160372356A1 (en) 2016-12-22
KR101403312B1 (ko) 2014-06-05
US20140339578A1 (en) 2014-11-20
US9793150B2 (en) 2017-10-17
CN101030526A (zh) 2007-09-05
JP2015029120A (ja) 2015-02-12
US20120274879A1 (en) 2012-11-01
US8823023B2 (en) 2014-09-02
KR20130115187A (ko) 2013-10-21
CN101030526B (zh) 2011-04-27
US20150293404A1 (en) 2015-10-15
CN102157349A (zh) 2011-08-17
KR20070090828A (ko) 2007-09-06
CN102157349B (zh) 2013-06-12
JP2013084973A (ja) 2013-05-09
US9082679B2 (en) 2015-07-14
US20180102271A1 (en) 2018-04-12

Similar Documents

Publication Publication Date Title
KR101382150B1 (ko) 반도체 장치의 제작 방법
JP5276792B2 (ja) 半導体装置の作製方法
KR101261222B1 (ko) 반도체장치 제조방법
KR101201443B1 (ko) 반도체장치의 제조 방법
JP5036241B2 (ja) 半導体装置の作製方法
KR101358691B1 (ko) 반도체 장치의 제조방법, 및 반도체 장치
JP5210594B2 (ja) 半導体装置の作製方法
KR101407371B1 (ko) 표시장치의 제작방법
JP2007043113A (ja) 半導体装置、半導体装置の作製方法
JP5177971B2 (ja) 半導体装置の作製方法、及び半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170317

Year of fee payment: 4