KR101377826B1 - 전자 디바이스용 부재 및 전자 디바이스의 제조 방법, 및 전자 디바이스용 부재 - Google Patents

전자 디바이스용 부재 및 전자 디바이스의 제조 방법, 및 전자 디바이스용 부재 Download PDF

Info

Publication number
KR101377826B1
KR101377826B1 KR1020130075116A KR20130075116A KR101377826B1 KR 101377826 B1 KR101377826 B1 KR 101377826B1 KR 1020130075116 A KR1020130075116 A KR 1020130075116A KR 20130075116 A KR20130075116 A KR 20130075116A KR 101377826 B1 KR101377826 B1 KR 101377826B1
Authority
KR
South Korea
Prior art keywords
sealing material
substrate
manufacturing
electronic device
electronic devices
Prior art date
Application number
KR1020130075116A
Other languages
English (en)
Inventor
히로시 우츠기
야스노리 이토
마나부 니토
신조 미탄
Original Assignee
아사히 가라스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아사히 가라스 가부시키가이샤 filed Critical 아사히 가라스 가부시키가이샤
Application granted granted Critical
Publication of KR101377826B1 publication Critical patent/KR101377826B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B38/00—Ancillary operations in connection with laminating processes
    • B32B38/10—Removing layers, or parts of layers, mechanically or chemically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B7/00—Layered products characterised by the relation between layers; Layered products characterised by the relative orientation of features between layers, or by the relative values of a measurable parameter between layers, i.e. products comprising layers having different physical, chemical or physicochemical properties; Layered products characterised by the interconnection of layers
    • B32B7/04—Interconnection of layers
    • B32B7/06—Interconnection of layers permitting easy separation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/01—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate comprising only passive thin-film or thick-film elements formed on a common insulating substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 전자 디바이스가 형성되는 1 이상의 소자 형성 영역을 갖는 기판과, 상기 기판에 박리 가능하게 접합된 보강판을 갖는 한 쌍의 적층체를, 상기 소자 형성 영역의 주위에 배치되는 제1 시일재와, 상기 제1 시일재의 집합 영역의 외측에 배치되며 프레임 형상을 갖는 제2 시일재를 개재하여, 감압 하에서 적층하는 적층 공정과, 상기 제1 시일재 및 상기 제2 시일재를 경화시키는 경화 공정과, 상기 기판으로부터 상기 보강판을 박리하는 박리 공정을 갖는 전자 디바이스용 부재의 제조 방법에 관한 것이다.

Description

전자 디바이스용 부재 및 전자 디바이스의 제조 방법, 및 전자 디바이스용 부재{METHOD FOR MANUFACTURING MEMBER FOR ELECTRONIC DEVICE, METHOD FOR MANUFACTURING ELECTRONIC DEVICE, AND MEMBER FOR ELECTRONIC DEVICE}
본 발명은 전자 디바이스용 부재 및 전자 디바이스의 제조 방법, 및 전자 디바이스용 부재에 관한 것이다.
최근, 휴대 전화기, 스마트폰, 휴대 정보 단말기, 전자 서적 단말기, 휴대 게임기 등의 전자 기기의 소형화가 진행됨과 함께, 이들에 사용되는 액정 표시 패널, OLED(Organic Light Emitting Diode) 및 전자 페이퍼 등의 전자 디바이스의 박형화, 경량화가 진행되고 있고, 이들의 전자 디바이스에 사용되는 기판의 박판화가 진행되고 있다. 그러나, 기판의 박판화에 의해, 기판의 강도가 저하되어, 전자 디바이스의 제조 공정에 있어서의 기판의 핸들링성이 저하되고 있다.
이 때문에, 종래, 최종적인 판 두께보다 두꺼운 기판을 사용하여 각종 기능층을 형성한 후, 기판에 화학 에칭 처리를 행하여 박판화하는 방법이 채용되고 있다. 그러나, 이러한 방법의 경우, 예를 들면 기판의 두께를 0.7㎜로부터 0.2㎜ 또는 0.1㎜로 박판화하는 경우, 원래의 기판의 재료의 대부분을 에칭액으로 제거해야만 하여, 생산성이나 원재료의 사용 효율이라고 하는 관점에서 반드시 바람직하다고는 할 수 없다.
또한, 화학 에칭에 의한 기판의 박판화에 있어서는, 기판의 표면에 미세한 흠집이 존재한 경우, 에칭 처리에 의해 흠집을 기점으로 한 미세한 오목부(에치 피트)가 형성되어, 광학적인 결함으로 되는 경우가 있다.
상기 과제에 대처하기 위해서, 당초부터 최종적인 판 두께를 갖는 얇은 기판을 사용하여, 보강판에 기판을 적층하여 적층체로 하고, 이 적층체의 상태에서 기판에 각종 기능층을 형성한 후, 기판으로부터 보강판을 박리하는 방법이 제안되어 있다(예를 들면, 특허문헌 1 참조). 보강판은, 예를 들면 지지판과, 상기 지지판 상에 고정된 흡착제층을 갖고, 흡착제층에 의해 기판에 박리 가능하게 접합된다. 최종적으로, 보강판은 기판으로부터 박리되고, 이 박리된 보강판에는 새로운 기판이 적층되어 재이용된다.
일본 특허 공개 평8-86993호 공보
상기 적층체를 사용한 전자 디바이스용 부재의 제조는, 이하와 같이 하여 행해진다. 예를 들면, 액정 패널의 제조에 사용되는 액정 패널용 부재의 경우, 우선 한 쌍의 적층체를 준비하고, 각각의 기판에 있어서의 액정 패널이 형성되는 1 이상의 소자 형성 영역에, 필요에 따라서, 박막 트랜지스터(TFT), 컬러 필터(CF) 등의 기능층을 형성한다. 또한, 한쪽의 기판에는, 소자 형성 영역의 주위에 시일재를 도포한다. 그 후, 액정 적하 방식의 경우, 시일재의 내측에 액정을 적하한 후, 감압 하에서 시일재 및 액정을 개재하여 한 쌍의 적층체를 적층한다. 그 후, 대기압 하로 복귀시켜 시일재를 경화시킨 후, 보강판을 박리하여 액정 패널용 부재로 한다. 이 액정 패널용 부재를 시일재간 및 그 주위의 분할부에서 분할함으로써, 액정 패널을 제조한다.
그러나, 상기 방법의 경우, 보강판을 박리할 때, 반드시 기판과 보강판 사이에서 박리되는 것은 아니고, 기판과 시일재 사이에서 박리되는 경우가 있고, 또한 기판에 과도한 응력이 가해짐으로써 균열 등의 손상이 발생하는 경우가 있다. 시일재의 박리나 기판의 손상이 발생하면, 그 전자 디바이스용 부재를 전자 디바이스의 제조에 사용할 수 없게 된다.
이러한 문제를 해결하기 위해서, 예를 들면 도 11에 도시한 바와 같이, 시일재(이하, 본 시일재라 기재함)(22)를 개재하여 한 쌍의 적층체(21)를 적층할 때, 이 본 시일재(22) 외에, 본 시일재(22)가 집합한 영역인 집합 영역(25)의 외측에 선 형상의 보조 시일재(23)를 설치하는 것이 생각된다.
이 경우, 도 12에 도시한 바와 같이, 본 시일재(22)에 대해서는 프레임 형상을 갖기 때문에 감압 하에 배치하고 나서 대기압 하로 복귀시켰을 때에 대기압에 의해 눌러 찌부러진 상태로 되고, 이에 의해 선 형상 부분의 폭이 넓어지기 때문에 한 쌍의 적층체(21)를 견고하게 접착할 수 있다. 그러나, 보조 시일재(23)에 대해서는, 선 형상이기 때문에 주위가 해방되어 있으므로 상기 효과가 얻어지지 않고, 적층체(21)의 탄력에 의해 약간 눌러 찌부러진 상태로 되지만, 선 형상 부분의 폭이 거의 좁은 상태 그대로 되어 반드시 한 쌍의 적층체(21)를 견고하게 접착할 수 있다고는 할 수 없다.
또한, 예를 들면 도 13에 일부를 확대하여 도시한 바와 같이, 본 시일재(22)의 주위에 이 본 시일재(22)를 내측에 포함하도록 프레임 형상의 보조 시일재(23)를 설치하는 것이 생각된다.
그러나, 이 경우, 감압 하에 배치하고 나서 대기압 하로 복귀시켰을 때에, 예를 들면 도 14에 도시한 바와 같이, 보조 시일재(23)의 크기 등에 따라서는 거의 대기압에 의해 눌러 찌부러진 상태로 되고, 그 내측에 포함되는 본 시일재(22)도 과도하게 눌러 찌부러진 상태로 된다. 이 결과, 본 시일재(22)의 내측 근방에 있어서의 한 쌍의 적층체(21)간의 간격이 과도하게 좁아져, 색 불균일이 발생할 우려가 있다. 이 때문에, 보조 시일재(23)의 내측에 간격 유지재로서 액정 등을 배치하여 한 쌍의 적층체(21)간의 간격을 유지하는 것이 생각되지만, 본 시일재(22)의 주위는 최종적으로 절단되기 때문에, 이러한 부분에 간격 유지재가 배치되어 있으면 절단 시에 간격 유지재가 누출되어 작업성이 저하될 우려가 있다.
본 발명은, 상기 과제를 해결하기 위해서 이루어진 것이며, 시일재의 박리나 기판의 손상이 억제된 전자 디바이스용 부재를 제조하는 것을 목적으로 한다.
본 발명의 전자 디바이스용 부재의 제조 방법은 적층 공정과, 경화 공정과, 박리 공정을 갖는다. 적층 공정은, 한 쌍의 적층체를, 제1 시일재와, 제2 시일재를 개재하여, 감압 하에서 적층한다. 한 쌍의 적층체는, 전자 디바이스가 형성되는 1 이상의 소자 형성 영역을 갖는 기판과 이 기판에 박리 가능하게 접합된 보강판을 갖는다. 제1 시일재는 소자 형성 영역의 주위에 배치된다. 제2 시일재는 제1 시일재의 집합 영역의 외측에 배치되며 프레임 형상을 갖는다. 경화 공정은 제1 시일재 및 제2 시일재를 경화시킨다. 박리 공정은 기판으로부터 보강판을 박리한다.
본 발명의 전자 디바이스의 제조 방법은 부재 제조 공정과 분할 공정을 갖는다. 부재 제조 공정은 본 발명의 전자 디바이스용 부재의 제조 방법에 의해 전자 디바이스용 부재를 제조한다. 분할 공정은 전자 디바이스용 부재를 분할하여 전자 디바이스를 제조한다.
본 발명의 전자 디바이스용 부재는 한 쌍의 적층체와, 제1 시일재와, 제2 시일부를 갖는다. 한 쌍의 적층체는 전자 디바이스가 형성되는 1 이상의 소자 형성 영역을 갖는 기판과 이 기판에 박리 가능하게 접합된 보강판을 갖고, 서로의 기판이 대향하여 배치된다. 제1 시일재는 한 쌍의 적층체간의 소자 형성 영역의 주위에 설치된다. 제2 시일부는 제1 시일재의 집합 영역의 외측에 배치되며 프레임 형상으로부터 유래하여 형성된다.
본 발명에 따르면, 제1 시일재의 집합 영역의 외측에 프레임 형상을 갖는 제2 시일재를 설치함으로써, 제1 시일재의 박리나 기판의 손상이 억제된 전자 디바이스용 부재를 제조할 수 있다.
도 1은 실시 형태의 제조 방법에 있어서의 적층 방법을 도시하는 평면도.
도 2는 도 1에 도시하는 적층 방법의 A-A선 일부 단면도.
도 3은 실시 형태의 제조 방법에 있어서의 박리 방법을 설명하는 설명도.
도 4는 제2 시일재의 제1 변형예를 도시하는 평면도.
도 5는 제2 시일재의 제2 변형예를 도시하는 평면도.
도 6은 제2 시일재의 제3 변형예를 도시하는 평면도.
도 7은 제2 시일재의 제4 변형예를 도시하는 평면도.
도 8은 제2 시일재의 제5 변형예를 도시하는 평면도.
도 9는 제3 시일재를 설치한 변형예를 도시하는 평면도.
도 10은 제3 시일재를 설치한 다른 변형예를 도시하는 평면도.
도 11은 본 시일재 외에 선 형상의 보조 시일재를 배치한 적층 방법을 도시하는 평면도.
도 12는 도 11의 적층 방법에 의해 얻어지는 전자 디바이스용 부재의 일부 단면도.
도 13은 본 시일재를 내측에 포함하는 프레임 형상의 보조 시일재를 배치한 적층 방법을 도시하는 일부 평면도.
도 14는 도 13의 적층 방법에 의해 얻어지는 전자 디바이스용 부재의 일부 단면도.
이하, 본 발명의 실시 형태에 대하여 설명한다.
본 실시 형태의 전자 디바이스용 부재의 제조 방법은 적층 공정, 경화 공정 및 박리 공정을 갖는다.
적층 공정은, 한 쌍의 적층체를, 제1 시일재 및 제2 시일재를 개재하여 감압 하에서 적층한다. 한 쌍의 적층체는, 전자 디바이스가 형성되는 1 이상의 소자 형성 영역을 갖는 기판과 상기 기판에 박리 가능하게 접합된 보강판을 갖는다. 또한, 한 쌍의 적층체는, 서로의 기판이 대향하도록 적층된다. 제1 시일재는, 소자 형성 영역의 주위에 배치된다. 제2 시일재는, 제1 시일재의 집합 영역의 외측에 배치되며 프레임 형상을 갖는다. 또한, 제1 시일재의 내측에는, 필요에 따라서 충전 재료가 배치되어도 된다. 경화 공정은, 제1 시일재 및 제2 시일재를 경화시킨다. 박리 공정은 기판으로부터 보강판을 박리한다.
본 실시 형태의 전자 디바이스의 제조 방법은, 부재 제조 공정 및 분할 공정을 갖는다. 부재 제조 공정은, 본 실시 형태의 전자 디바이스용 부재의 제조 방법에 의해 전자 디바이스용 부재를 제조한다. 분할 공정은, 전자 디바이스용 부재를 분할하여 전자 디바이스를 제조한다.
본 실시 형태의 전자 디바이스용 부재 및 전자 디바이스의 제조 방법에 의하면, 제1 시일재와는 별도로, 제1 시일재의 집합 영역의 외측에 프레임 형상을 갖는 제2 시일재를 설치함으로써, 제1 시일재의 박리나 기판의 손상을 억제하여 전자 디바이스용 부재 및 전자 디바이스를 양호하게 제조할 수 있다.
여기서, 집합 영역과 제2 시일재는, 원칙적으로 이격하여 설치되지만, 부분적으로 연결되어 있어도 된다. 즉, 적층 공정에서 감압 하로부터 대기압 하로 복귀될 때에, 제1 시일재의 외주 측면이 대기와 접하도록, 제1 및 제2 시일재가 배치되어 있으면 된다. 이렇게 함으로써, 제1 시일재로 둘러싸인 영역과 제2 시일재로 둘러싸인 영역이 각각 독립하여 대기압으로 수축시켜지기 때문에, 한 쌍의 기판 사이에 끼워진 공간을 기판 전체면에 걸쳐 균일하게 수축시킬 수 있어, 기판이 휘어 버리는 등의 문제를 방지할 수 있다.
도 1은 적층 공정에서의 적층 방법을 도시하는 평면도이고, 도 2는 그 A-A선 일부 단면도이다. 도 2에 도시한 바와 같이, 적층 공정에서는, 예를 들면 한 쌍의 적층체(11)가, 제1 시일재(12), 제2 시일재(13) 및 충전 재료(16)를 개재하여 적층된다.
한 쌍의 적층체(11)는, 전자 디바이스가 형성되는 1 이상의 소자 형성 영역(14)을 갖는 기판(111)과, 이 기판(111)에 박리 가능하게 접합된 보강판(112)을 갖는다. 또한, 한 쌍의 적층체(11)는, 서로의 기판(111)이 대향하도록 간격을 두고 배치된다. 보강판(112)은, 지지판(113)과, 이 지지판(113)의 한쪽의 주면에 형성된 흡착층(114)을 갖는다.
또한, 본 실시 형태의 보강판(112)은, 지지판(113)과 흡착층(114)으로 구성되지만, 지지판(113)만으로 구성되어도 된다. 예를 들면, 지지판(113)과 기판(111) 사이에 작용하는 반데르발스 힘 등에 의해 지지판(113)과 기판(111)이 박리 가능하게 결합되어도 된다. 지지판(113)과 기판(111)이 고온에서 접착하지 않도록, 지지판(113)의 표면에 무기 박막이 형성되어 있어도 된다. 또한, 지지판(113)의 표면에 표면 거칠기가 상이한 영역을 형성하는 것 등에 의해, 지지판(113)과 기판(111)의 계면에, 결합력이 상이한 영역이 형성되어 있어도 된다. 또한, 본 실시 형태의 보강판(112)은, 1개의 지지판(113)과 1개의 흡착층(114)으로 구성되지만, 지지판(113)은 복수이어도 되고, 마찬가지로 흡착층(114)은 복수이어도 된다.
또한, 한 쌍의 기판(111)의 소자 형성 영역(14)에는, 도시하지 않지만 전자 디바이스에 따라서 또한 필요에 따라서 기능층이 형성된다. 예를 들면, 전자 디바이스가 액정 패널인 경우, 기능층으로서, 절연막, 투명 전극막, 박막 트랜지스터(TFT)나 박막 다이오드(TFD) 등의 스위칭 소자, 컬러 필터(CF) 등이 형성된다.
제1 시일재(12)는, 한 쌍의 적층체(11)의 사이이며, 소자 형성 영역(14)의 주위에 배치된다. 제1 시일재(12)의 내측에는, 충전 재료(16)가 배치된다. 예를 들면 전자 디바이스가 액정 패널인 경우, 충전 재료(16)로서 액정이 배치된다. 여기서, 1 이상의 제1 시일재(12)의 전체를 포함하여 이루어지는 부분이 집합 영역(15)으로 된다.
제2 시일재(13)는, 집합 영역(15)의 외측에 상기 집합 영역(15)과는 비접촉으로 배치된다. 또한, 제2 시일재(13)는, 집합 영역(15)을 내측에 포함하지 않도록 프레임 형상으로 배치된다. 제2 시일재(13)의 내측은, 단순한 공극이어도 되고, 필요에 따라서 간격 유지재가 배치되어도 된다. 간격 유지재로서는, 한 쌍의 적층체(11)간의 간격을 유지할 수 있는 것이면 반드시 제한되는 것은 아니고, 예를 들면 충전 재료(16)와 마찬가지의 재료, 액체 또는 구 형상 혹은 기둥 형상의 스페이서를 들 수 있다. 제1 시일재(12)와 제2 시일재(13)는, 동일한 공정에서 설치되어도 되고, 각각 다른 공정에서 설치되어도 된다.
간격 유지재로 되는 액체로서는, 증기압이 낮고, 도포성이 양호한 것이 바람직하고, 예를 들면 액상 글리콜, 글리세린 및 글리세린의 탈수 축합물 등을 들 수 있다. 액상 글리콜로서, 에틸렌글리콜, 디에틸렌글리콜, 트리에틸렌글리콜, 폴리에틸렌글리콜, 프로필렌글리콜, 디프로필렌글리콜, 폴리프로필렌글리콜 등을 들 수 있다. 글리세린 및 글리세린의 탈수 축합물로서, 글리세린, 디글리세린, 폴리글리세린 등을 들 수 있다. 이들은 1종을 단독으로 사용해도 되고, 2종 이상을 조합하여 사용해도 된다.
여기서, 한 쌍의 보강판(112)을 제외한 부분, 즉, 한 쌍의 기판(111) 및 이들 사이에 배치되는 제1 시일재(12), 충전 재료(16) 및 제2 시일재(13)를 포함하여 이루어지는 부분이 최종적으로 전자 디바이스용 부재로 된다.
도 1에 도시한 바와 같이, 한 쌍의 기판(111)은, 예를 들면 세로 6행×가로 6열의 합계 36개의 소자 형성 영역(14)을 갖는다. 이들의 소자 형성 영역(14)의 주위에는, 각각 제1 시일재(12)가 설치된다. 이 경우, 합계 36개의 제1 시일재(12)의 전체를 포함하여 이루어지는 부분이 집합 영역(15)으로 된다. 또한, 제1 시일재(12) 사이의 중앙부 및 집합 영역(15)의 주위의 근방 부분이 개개의 전자 디바이스로 할 때에 적어도 분할이 행해지는 분할부(도시 생략)로 된다.
제2 시일재(13)는, 예를 들면 집합 영역(15)의 외측에 상기 집합 영역(15)과 비접촉으로 배치되고, 또한 상기 집합 영역(15)을 내측에 포함하지 않는 프레임 형상으로 된다. 제2 시일재(13)는, 예를 들면 각각이 한 쌍의 적층체(11)의 외주를 따른 형상을 갖는다. 또한, 제2 시일재(13)는, 예를 들면 각각이 한 쌍의 적층체(11)의 외주를 따라서 배치된다. 제2 시일재(13)는, 바람직하게는 분할부 중 집합 영역(15)의 주위에 위치하는 분할부의 외측에 배치된다. 여기서, 프레임 형상이란, 1개의 연속한 선 형상 부분을 포함하여 이루어지는 것이다. 또한, 제2 시일재(13)는, 각각의 내측(프레임 형상의 내측)에 집합 영역(15)을 포함하고 있지 않으면 되고, 도 1에 도시된 바와 같이 복수의 제2 시일재(13)의 내측에 집합 영역(15)을 포함하는 것을 제외하는 것은 아니다.
제2 시일재(13)는, 예를 들면 도 1에 도시한 바와 같이, 집합 영역(15)의 각 변의 중앙부의 외측부에 불연속부(131)를 갖도록, 집합 영역(15)의 주위의 거의 전체에 배치된다. 통상, 집합 영역(15)의 형상이 사각 형상이기 때문에, 이 주위에 배치되는 제2 시일재(13)의 형상도 전체적으로 사각 형상이 바람직하지만, 반드시 사각 형상에 한정되는 것은 아니다.
이와 같은 제2 시일재(13)에 의하면, 프레임 형상을 갖기 때문에 감압 하에 배치하고 나서 대기압 하로 복귀시켰을 때에 대기압에 의해 눌러 찌부러진 상태로 되고, 이에 의해 선 형상 부분의 폭이 넓어지기 때문에 한 쌍의 기판(111)을 견고하게 접착할 수 있다. 또한, 프레임의 내측이 눌러 찌부러진 상태로 되기 때문에, 박리력에 의해 기판(111)과 기판(111)이 부분적으로 이격되고, 변형 균열하는 것을 방지할 수 있다. 따라서, 예를 들면 도 3에 도시한 바와 같이 최종적으로 전자 디바이스용 부재로 하기 위해서 보강판(112)을 박리할 때, 제1 시일재(12)의 박리 등을 억제할 수 있다.
또한, 집합 영역(15)과 비접촉, 또한 집합 영역(15)을 내측에 포함하지 않고, 또한 집합 영역(15)의 주위를 완전히 둘러싸지 않도록 일부에 불연속부(131)를 갖도록 제2 시일재(13)를 배치함으로써, 감압 하에 배치하고 나서 대기압 하로 복귀시켰을 때에, 제1 시일재(12)가 대기압에 의해 과도하게 눌러 찌부러진 상태로 되는 것을 억제할 수 있다. 이에 의해, 제1 시일재(12)의 내측 근방에 있어서의 한 쌍의 적층체(11)간의 간격이 과도하게 좁아지는 것에 의한 색 불균일의 발생을 억제할 수 있다.
또한, 집합 영역(15)과 비접촉, 또한 집합 영역(15)을 내측에 포함하지 않도록 제2 시일재(13)를 배치함으로써, 제2 시일재(13)의 내측에 간격 유지재를 배치하였다고 해도, 제1 시일재(12)의 주위를 절단하여 개개의 전자 디바이스로 할 때의 간격 유지재의 누출을 억제할 수 있다.
제2 시일재(13)의 위치는, 반드시 제한되는 것은 아니지만, 집합 영역(15)의 대각선의 연장선 상에 적어도 배치되는 것이 바람직하다. 적어도 이러한 위치에 배치함으로써, 박리 공정에 있어서의 기판(111)과 제1 시일재(12)의 박리 등을 효과적으로 억제할 수 있다.
또한, 제2 시일재(13)의 배치는, 박리 공정에서의 기판(111)과 제1 시일재(12)의 박리 등을 억제하는 관점에서는, 일부에 불연속부(131)를 형성하는 것을 제외하고, 집합 영역(15)의 주위의 전체로 하는 것이 바람직하다. 그러나, 전자 디바이스용 부재를 분할하여 전자 디바이스로 할 때의 취급성의 관점, 특히 제2 시일재(13)의 내측에 간격 유지재를 배치하였을 때의 누출을 억제하는 관점에서, 실제로 분할이 행해지는 부분에 불연속부(131)를 형성하는 것이 바람직하다. 이러한 부분에 불연속부(131)를 형성함으로써, 분할 시의 간격 유지재의 누출을 억제하여 취급성을 향상시킬 수 있다. 불연속부(131)의 길이, 즉 둘레 방향에 있어서의 제2 시일재(13)간의 간격은, 적층 공정 후의 대기압으로 개방한 상태에서, 20㎜ 이하가 바람직하다. 불연속부(131)의 길이를 20㎜ 이하로 함으로써, 제2 시일재(13)의 박리나 기판(111)의 손상을 억제할 수 있다. 또한, 불연속부(131)의 길이는, 적층 공정 후의 대기압으로 개방한 상태에서, 1㎜ 이상이 바람직하다.
제2 시일재(13)의 프레임 내는, 적층 공정에 있어서의 적층 전의 상태에서, 선 형상 부분끼리가 접촉하고 있지 않은 부분을 적어도 일부에 갖고 있으면 되지만, 동일한 상태에서 프레임 내의 간격(내벽간의 간격) L1, 특히 둘레 방향에 수직인 방향에 있어서의 프레임 내의 간격 L1이 1㎜ 이상인 부분을 적어도 일부에 갖는 것이 바람직하고, 특히 둘레 방향 전체에 대하여 간격 L1이 1㎜ 이상인 것이 바람직하다. 간격 L1이 1㎜ 이상인 경우, 감압 하에서 적층하고 나서 대기압으로 개방하였을 때에 대기압에 의해 효과적으로 눌러 찌부러진 상태로 되고, 이에 의해 선 형상 부분의 폭도 넓어지기 때문에 1쌍의 기판(111)을 견고하게 접착할 수 있다.
또한, 적층 공정 후의 대기압으로 개방한 상태에서는, 제2 시일재(13)의 프레임 내는, 선 형상 부분끼리가 접촉하고 있어도 되고, 반드시 선 형상 부분끼리의 사이에 간격을 둘 필요는 없다. 즉, 적층 공정 후의 대기압으로 개방한 상태에서는, 제2 시일재(13)의 형상은 선 형상이어도 된다. 그러나, 적층 공정 후의 대기압으로 개방한 상태에서의 제2 시일재(13)의 형상은, 선 형상 부분끼리가 접촉하고 있지 않은 부분을 적어도 일부에 갖는 프레임 형상이 바람직하고, 상기한 바와 같은 간격 L1이 0.5㎜ 이상인 부분을 적어도 일부에 갖는 프레임 형상이 보다 바람직하고, 특히 둘레 방향 전체에 대하여 상기한 바와 같은 간격 L1이 0.5㎜ 이상인 프레임 형상이 바람직하다.
제2 시일재(13)의 선 형상 부분 중 내측으로 되는 선 형상 부분은, 적층 공정에 있어서의 적층 전의 상태에서 집합 영역(15)과 접촉하지 않는 것이 바람직하다. 당해 선 형상 부분은, 적층 후의 대기압으로 개방한 상태에 있어서도 집합 영역(15)과 접촉하지 않는 것이 바람직하다. 적층 후의 대기압으로 개방한 상태에 있어서, 당해 선 형상 부분과 집합 영역(15)의 간격 L2는 1㎜ 이상으로 되는 것이 바람직하다. 간격 L2가 1㎜ 이상인 경우, 제1 시일재(12)가 과도하게 눌러 찌부러뜨려져 버리는 것을 효과적으로 방지할 수 있어, 제1 시일재(12)의 내측 근방에 있어서의 1쌍의 기판(111)간의 간격이 과도하게 좁아지는 것에 의한 색 불균일의 발생을 억제할 수 있다. 간격 L2의 상한은, 반드시 제한되는 것은 아니지만, 제1 시일재(12) 및 제2 시일재(13)의 박리나 기판(111)의 손상을 억제하기 쉬운 점에서 20㎜ 이하가 바람직하다.
제2 시일재(13)의 선 형상 부분 중 외측으로 되는 선 형상 부분의 위치는, 반드시 제한되는 것은 아니다. 그러나, 제2 시일재(13)의 박리나 기판(111)의 손상을 억제할 수 있기 때문에, 당해 선 형상 부분의 위치는 기판(111)의 외주부에 가까울수록 바람직하고, 적층 공정에 있어서의 적층 전의 상태에서 기판(111)의 외주부와 선 형상 부분의 간격 L3이 10㎜ 이하로 되는 것이 바람직하다.
제2 시일재(13)의 선 형상 부분의 폭은, 적층 후의 대기압으로 개방한 상태에서의 폭이 0.5㎜ 이상으로 되는 것이 바람직하다. 폭이 0.5㎜ 이상으로 되는 경우, 한 쌍의 기판(111)을 제2 시일재(13)에 의해 효과적으로 접착할 수 있어, 제1 시일재(12)의 박리 등을 효과적으로 억제할 수 있다. 적층 후의 대기압으로 개방한 상태에서의 폭은, 생산성 등의 관점에서, 5㎜ 이하가 바람직하고, 3㎜ 이하가 보다 바람직하다.
다음에, 제2 시일재(13)의 변형예에 대하여 설명한다.
도 4는 제2 시일재(13)의 제1 변형예를 도시하는 평면도이다.
제1 변형예의 제2 시일재(13)는, 집합 영역(15)의 주위의 거의 전체에 배치한 것이며, 집합 영역(15)의 1조의 대변(도면 중, 좌변 및 우변)의 외측에 있어서 상기 1조의 대변과 평행하게 연장되는 분할부(도시 생략)의 연장선 상에 불연속부(131)를 형성한 것이다.
이러한 배치의 경우, 우선 상기 1조의 대변과 이것에 인접하는 제2 시일재(13) 사이의 분할부 및 그 연장선 상에서 분할한 후, 나머지 부분의 1조의 대변(도면 중, 상변 및 하변)과 이것에 인접하는 제2 시일재(13) 사이의 분할부에서 분할함으로써, 제2 시일재(13)를 절단하지 않고 개개의 전자 디바이스로 분할할 수 있다. 즉, 제2 시일재(13)의 내측에 간격 유지재를 배치하였다고 해도, 분할 시의 간격 유지재의 누출을 억제하여 취급성을 향상시킬 수 있다.
도 5는 제2 시일재(13)의 제2 변형예를 도시하는 평면도이다.
제2 변형예의 제2 시일재(13)는, 제1 변형예의 제2 시일재(13)에 있어서의 각 변의 중앙부에 불연속부(131)를 더 배치한 것이다. 이렇게 불연속부(131)는, 임의의 장소에 배치할 수 있다.
도 6은 제2 시일재(13)의 제3 변형예를 도시하는 평면도이다.
제3 변형예의 제2 시일재(13)는, 제1 변형예의 제2 시일재(13)에 있어서, 제1 시일재(12) 사이의 분할부(도시 생략)의 연장선 상에 불연속부(131)를 더 배치한 것이다. 이렇게 불연속부(131)를 배치함으로써, 분할 순서에 관계없이 제2 시일재(13)를 절단하지 않고 전자 디바이스로 분할할 수 있다. 즉, 제2 시일재(13)의 내측에 간격 유지재를 배치하였다고 해도, 분할 순서에 관계없이 간격 유지재의 누출을 억제하여 취급성을 향상시킬 수 있다.
도 7은 제2 시일재(13)의 제4 변형예를 도시하는 평면도이다.
제4 변형예의 제2 시일재(13)는, 제1 변형예의 제2 시일재(13)에 있어서, 제2 시일재(13)의 프레임 형상을 사각 형상으로부터 타원 형상으로 변경한 것이다. 이와 같이, 제2 시일재(13)의 프레임 형상은 특별히 제한되지 않고, 사각 형상 이외에, 타원 형상, 원 형상, 삼각 형상 등으로 할 수 있다.
도 8은 제2 시일재(13)의 제5 변형예를 도시하는 평면도이다.
제5 변형예의 제2 시일재(13)는, 프레임 형상의 내측에 교차 부분을 갖는 것 또는 프레임 형상이 집합한 것이다. 이와 같이, 제2 시일재(13)는, 반드시 1개의 프레임 형상만을 포함하여 이루어질 필요는 없고, 적어도 1개의 프레임 형상을 갖는 것이면, 그 프레임 형상 부분의 크기나 개수는 특별히 제한되지 않는다.
또한, 도 9에 도시한 바와 같이, 집합 영역(15)의 내측에 제2 시일재(13)와 마찬가지의 프레임 형상의 제3 시일재(17)를 배치해도 된다. 또한, 도 10에 도시한 바와 같이, 프레임 형상의 제3 시일재(17)를 배치하는 경우, 제1 시일재(12) 사이의 분할부의 연장선 상에 불연속부(171)를 배치하는 것이 바람직하다. 이렇게 불연속부(171)를 배치함으로써, 분할 순서에 관계없이 제3 시일재(17)를 절단하지 않고 전자 디바이스로 분할할 수 있다. 즉, 제3 시일재(17)의 내측에 간격 유지재를 배치하였다고 해도, 분할 순서에 관계없이 간격 유지재의 누출을 억제하여 취급성을 향상시킬 수 있다.
기판(111)은, 예를 들면 유리 기판, 세라믹 기판, 수지 기판, 금속 기판 또는 반도체 기판, 수지 기판과 유리 기판을 접합한 복합체 등이다. 이들 중에서도, 유리 기판은, 내약품성, 내투습성이 우수하고, 또한, 선팽창 계수가 작으므로 바람직하다. 선팽창 계수가 작아질수록, 고온 하에서 형성되는 기능층의 패턴이 냉각 시에 어긋나기 어렵다.
유리 기판의 유리는, 반드시 한정되는 것은 아니고, 무알칼리 붕규산 유리, 붕규산 유리, 소다석회 유리, 고실리카 유리, 그 밖의 산화규소를 주된 성분으로 하는 산화물계 유리가 바람직하다. 산화물계 유리로서는, 산화물 환산에 의한 산화규소의 함유량이 40 내지 90질량％의 유리가 바람직하다.
유리 기판의 유리는, 전자 디바이스의 종류나 그 제조 공정에 적합한 유리를 채용할 수 있다. 예를 들면, 액정 패널용의 유리 기판은, 알칼리 금속 성분을 실질적으로 포함하지 않는 유리(무알칼리 유리)를 포함하여 이루어지는 것이 바람직하다.
무알칼리 유리로서는, 산화물 기준의 질량 백분율 표시로, SiO2 : 50 내지 66％, Al2O3 : 10.5 내지 24％, B2O3 : 0 내지 12％, MgO : 0 내지 8％, CaO : 0 내지 14.5％, SrO : 0 내지 24％, BaO : 0 내지 13.5％, MgO+CaO+SrO+BaO : 9 내지 29.5％, ZnO : 0 내지 5％를 함유하는 것을 들 수 있다.
SiO2는, 그 함유량이 50％ 미만에서는, 왜곡점을 충분히 올릴 수 없음과 함께, 화학 내구성이 악화되고, 열팽창 계수가 증대된다. 66％를 초과하면 용해성이 저하되고, 실투 온도가 상승한다. 바람직하게는, 58 내지 66％이다.
Al2O3는, 유리의 분상성을 억제하고, 열팽창 계수를 내리고, 왜곡점을 올린다. 그 함유량이 10.5％ 미만에서는 이 효과가 나타나지 않고, 24％를 초과하면 유리의 용해성이 나빠진다. 바람직하게는, 15 내지 22％이다.
B2O3는, 필수는 아니지만, 반도체 형성에 사용되는 각종 약품 등에 대한 화학 내구성을 향상시킴과 함께, 고온에서의 점성을 높게 하지 않고 열팽창 계수와 밀도의 저하를 달성할 수 있다. 그 함유량이 12％를 초과하면 내산성이 악화됨과 함께 왜곡점이 낮아진다. 바람직하게는, 5 내지 12％이다.
MgO는 알칼리 토금속 산화물 내에서는 열팽창 계수를 낮게 하고, 또한 왜곡점이 저하되지 않기 때문에, 필수는 아니지만 함유시킬 수 있다. 그 함유량이 8％를 초과하면, 반도체 형성에 사용되는 각종 약품 등에 대한 화학 내구성이 저하되고, 또한 유리의 분상이 발생하기 쉬워진다.
CaO는, 필수는 아니지만, 함유함으로써 유리의 용해성을 향상시킬 수 있다. 한편, 14.5％를 초과하면 열팽창 계수가 커지고, 실투 온도도 상승한다. 바람직하게는 0 내지 9％이다.
SrO는, 필수는 아니지만, 유리의 분상을 억제하고, 반도체 형성에 사용되는 각종 약품 등에 대한 화학 내구성을 향상시키기 위해서 유용한 성분이다. 그 함유량이 24％를 초과하면 팽창 계수가 증대된다. 바람직하게는 3 내지 12.5％이다.
BaO는, 필수는 아니지만, 밀도가 작고 열팽창 계수를 작게 한다는 관점에서 유용한 성분이다. 그 함유량은 0 내지 13.5％이며, 0 내지 2％가 바람직하다.
MgO+CaO+SrO+BaO가 9％ 미만에서는 용해가 곤란해지고, 29.5％를 초과하면 밀도가 커진다. MgO+CaO+SrO+BaO는 바람직하게는 9 내지 18％이다.
ZnO는, 필수는 아니지만, 유리의 용해성, 청징성, 성형성을 개선하기 위해서 첨가할 수 있다. 그 함유량은 0 내지 5％가 바람직하고, 0 내지 2％가 보다 바람직하다.
무알칼리 유리에는, 상기 성분 이외에도, 유리의 용해성, 청징성, 성형성을 개선하기 위해서, SO3, F, Cl을 총량으로 5％ 이하 첨가할 수 있다.
무알칼리 유리로서는, 바람직하게는 산화물 기준의 질량 백분율 표시로, SiO2 : 58 내지 66％, Al2O3 : 15 내지 22％, B2O3 : 5 내지 12％, MgO : 0 내지 8％, CaO : 0 내지 9％, SrO : 3 내지 12.5％, BaO : 0 내지 2％, MgO+CaO+SrO+BaO: 9 내지 18％를 함유하는 것을 들 수 있다.
무알칼리 유리의 왜곡점은, 640℃ 이상이 바람직하고, 650℃ 이상이 보다 바람직하다. 열팽창 계수는, 40×10-7/℃ 미만이 바람직하고, 30×10-7/℃ 이상 40×10-7/℃ 미만이 바람직하다. 밀도는, 2.60g/cc 미만이 바람직하고, 2.55g/cc 미만이 보다 바람직하고, 2.50g/cc 미만이 더욱 바람직하다.
유리 기판은, 유리 원료를 용융하고, 용융 유리를 판 형상으로 성형하여 얻어진다. 이러한 성형 방법으로서는, 일반적인 것이어도 되고, 예를 들면 플로트법, 퓨전법, 슬롯 다운드로법, 푸르콜법, 러버스법 등이 사용된다. 특히, 판 두께가 얇은 유리판은, 일단 판 형상으로 성형한 유리를 성형 가능 온도로 가열하고, 연신 등의 수단에 의해 잡아 늘여서 얇게 하는 방법(리드로우법)에 의해 적합하게 성형하여 얻어진다.
수지 기판의 수지는, 결정성 수지이어도, 비결정성 수지이어도 되고, 특별히 한정되지 않는다.
결정성 수지로서는, 예를 들면 열가소성 수지인 폴리아미드, 폴리아세탈, 폴리부틸렌테레프탈레이트, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 혹은 신디오택틱 폴리스티렌 등을 들 수 있으며, 열경화성 수지로는 폴리페닐렌술피드, 폴리에테르에테르케톤, 액정 중합체, 불소 수지, 혹은 폴리에테르니트릴 등을 들 수 있다.
비결정성 수지로서, 예를 들면 열가소성 수지인 폴리카르보네이트, 변성 폴리페닐렌에테르, 폴리시클로헥센, 혹은 폴리노르보르넨계 수지 등을 들 수 있고, 열경화성 수지로는 폴리술폰, 폴리에테르술폰, 폴리아릴레이트, 폴리아미드이미드, 폴리에테르이미드, 혹은 열가소성 폴리이미드를 들 수 있다.
수지 기판의 수지로서는, 비결정성이며 열가소성의 수지가 특히 바람직하다.
기판(111)의 두께는, 기판(111)의 종류에 따라서 설정된다. 예를 들면, 유리 기판의 경우, 전자 디바이스의 경량화, 박판화를 위해서, 바람직하게는 0.7㎜ 이하이고, 보다 바람직하게는 0.3㎜ 이하이고, 더욱 바람직하게는 0.1㎜ 이하이다. 0.3㎜ 이하의 경우, 유리 기판에 양호한 가요성을 부여하는 것이 가능하다. 0.1㎜ 이하의 경우, 유리 기판을 롤 형상으로 권취하는 것이 가능하다. 또한, 유리 기판의 두께는, 유리 기판의 제조가 용이한 것, 유리 기판의 취급이 용이한 것 등의 이유로부터, 0.03㎜ 이상인 것이 바람직하다.
기판(111)의 크기는, 특별히 제한되지 않지만, 예를 들면 세로 100㎜ 이상×가로 100㎜ 이상이 바람직하고, 세로 500㎜ 이상×가로 500㎜ 이상이 보다 바람직하다. 특히, 세로 730㎜ 이상×가로 920㎜ 이상의 크기가 바람직하다. 이러한 크기로 함으로써, 복수의 전자 디바이스를 효율적으로 제조할 수 있다. 또한, 이러한 크기의 경우, 제1 시일재(12)와는 별도로 제2 시일재(13)를 설치하는 것에 의한 효과가 크다.
지지판(113)은, 예를 들면 유리판, 세라믹판, 수지판, 반도체판 또는 금속판 등이다. 지지판(113)의 종류는, 전자 디바이스의 종류나 기판(111)의 종류 등에 따라서 선정된다. 지지판(113)과 기판(111)이 동종이면, 온도 변화에 의한 휨이나 박리가 저감된다.
지지판(113)과 기판(111)의 평균 선팽창 계수의 차(절대값)는, 기판(111)의 치수 형상 등에 따라서 적절히 설정되지만, 예를 들면 35×10-7/℃ 이하인 것이 바람직하다. 여기서, 「평균 선팽창 계수」란, 50 내지 300℃의 온도 범위에 있어서의 평균 선팽창 계수(JIS R 3102 : 1995)를 말한다.
지지판(113)의 두께는, 예를 들면 0.7㎜ 이하이다. 또한, 지지판(113)의 두께는, 기판(111)을 보강하기 위해서, 0.4㎜ 이상인 것이 바람직하다. 지지판(113)의 두께는, 기판(111)보다 두꺼워도 되고, 얇아도 된다.
흡착층(114)은, 기판(111)을 박리 가능하게 접합할 수 있고, 지지판(113)과 흡착층(114)의 박리 강도에 비해, 기판(111)과 흡착층(114)의 박리 강도가 낮아지는 것이면 특별히 제한되지 않는다. 기판(111)으로부터 보강판(112)을 박리하는 경우, 기판(111)과 흡착층(114) 사이에서 박리할 수 있고, 지지판(113)과 흡착층(114) 사이에서는 박리되지 않는 것이 필요해진다.
지지판(113)과 흡착층(114)의 박리 강도에 비해, 기판(111)과 흡착층(114)의 박리 강도를 낮게 하는 방법으로서는, 예를 들면, 흡착층(114)을 구성하는 것으로서 경화성 실리콘 수지 조성물을 사용하여, 지지판(113) 상에 경화성 실리콘 수지 조성물을 도포하고, 경화시켜 흡착층(114)을 형성한 후, 흡착층(114) 상에 기판(111)을 접합하는 방법을 들 수 있다.
또한, 기판(111)과 지지판(113)의 양쪽에 경화성 실리콘 수지 조성물을 접촉시켜 경화시켰다고 해도, 기판(111)과의 박리 강도보다 지지판(113)과의 박리 강도가 높아지는 경우에는, 기판(111)과 지지판(113)의 양쪽에 경화성 실리콘 수지 조성물을 접촉시켜 경화시켜도 된다. 이러한 방법으로서는, 예를 들면 지지판(113)의 표면에 대하여, 결합력을 높이기 위해서 실라놀기의 농도를 높이는 표면 처리를 행하는 방법을 들 수 있다.
경화성 실리콘 수지 조성물로서는, 예를 들면 선 형상의 오르가노알케닐폴리실록산과, 선 형상의 오르가노히드로겐폴리실록산과, 촉매 등의 첨가제를 함유하고, 가열에 의해 경화하는 부가 반응형의 경화성 실리콘 수지 조성물이 바람직하다. 부가 반응형의 경화성 실리콘 수지 조성물은, 다른 경화성 실리콘 수지 조성물에 비해, 경화 반응이 진행되기 쉽고, 경화 수축도 낮아, 경화물의 박리가 용이하다. 부가 반응형의 경화성 실리콘 수지 조성물의 형태로서는, 용제형, 에멀전형, 무용제형 등을 들 수 있지만, 어느 형태이어도 된다. 부가 반응형의 경화성 실리콘 수지 조성물로서는, 예를 들면 국제 공개 제2011/024775호에 개시되는 것이 바람직하다.
제1 시일재(12), 제2 시일재(13)는, 한 쌍의 기판(111)을 접착할 수 있는 것이면 특별히 제한되지 않고, 이러한 종류의 전자 디바이스용 부재의 제조에 일반적으로 사용되는 것을 사용할 수 있다. 이러한 것으로서, 예를 들면 가열 경화형의 에폭시계 수지, 자외선 경화형의 에폭시 변성 아크릴계 수지 등을 들 수 있다. 시일재의 도포 방법은, 특별히 제한되지 않고, 디스펜서나 잉크젯 장치를 사용하여 묘화해도 되고, 스크린 인쇄에 의해 인쇄해도 된다.
제1 시일재(12)와 제2 시일재(13)는, 생산성의 관점에서 동일 재료를 포함하여 이루어지는 것이 바람직하지만, 반드시 동일 재료를 포함하여 이루어지는 것에 한정되는 것은 아니다. 또한, 제1 시일재(12)와 제2 시일재(13)는, 생산성의 관점에서 동일 장치를 사용하여 동일 공정에서 행하는 것이 바람직하지만, 반드시 동일 장치나 동일 공정에서 행하는 것에 한정되는 것은 아니다. 또한, 제1 시일재(12) 및 제2 시일재(13)는, 반드시 양쪽을 한쪽의 기판(111)에 도포할 필요는 없고, 상이한 기판(111)에 도포해도 된다.
적층 공정은, 한 쌍의 적층체(11)를 제조한 후, 한 쌍의 적층체(11)의 한쪽 또는 양쪽의 대향면에 제1 시일재(12) 및 제2 시일재(13)를 도포한 후, 제1 시일재의 내측에 충전 재료(16)를 배치하고, 이들 제1 시일재(12), 제2 시일재(13) 및 충전 재료(16)를 개재하여, 한 쌍의 적층체(11)를 감압 하에서 적층한다.
적층체(11)는, 예를 들면 보강판(112)에 기판(111)을 박리 가능하게 접합하여 제조된다. 보강판(112)은, 예를 들면 지지판(113)에 흡착층(114)으로 되는 경화성 실리콘 수지 조성물을 도포하고, 상기 경화성 실리콘 수지 조성물을 경화시켜 제조한다. 적층체(11)는, 예를 들면 이와 같이 하여 제조된 보강판(112)의 흡착층(114)에 기판(111)을 접합하여 제조한다. 접합 방법으로서는, 예를 들면 가압 챔버를 사용한 비접촉식의 압착 방법, 롤이나 프레스를 사용한 접촉식의 압착 방법을 들 수 있다.
그 후, 기판(111)의 소자 형성 영역(14)에, 전자 디바이스에 따라서 또한 필요에 따라서 기능층이 형성된다. 예를 들면, 전자 디바이스가 액정 패널인 경우, 기능층으로서, 절연막, 투명 전극막, 박막 트랜지스터(TFT)나 박막 다이오드(TFD) 등의 스위칭 소자, 컬러 필터(CF) 등이 형성된다. 또한, 액정 분자가 배열할 수 있도록, 폴리이미드막 등의 배향막이 인쇄되고, 배향시키기 위한 홈이 형성된다.
제1 시일재(12)는, 기판(111)에 있어서의 소자 형성 영역(14)을 둘러싸도록 도포된다. 제2 시일재(13)는, 제1 시일재(12)의 외측에 소정의 형상으로 도포된다. 충전 재료(16)는, 제1 시일재(12)의 내측에, 적하, 도포 등에 의해 배치된다. 또한, 제2 시일재(13)의 내측에는, 필요에 따라서 간격 유지재가 배치된다. 그 후, 감압 하에서, 제1 시일재(12), 충전 재료(16) 및 제2 시일재(13)를 통하여 1쌍의 적층체(11)를 적층한다. 적층은, 예를 들면 진공 챔버 내에서 행할 수 있다.
경화 공정은, 예를 들면 적층 공정 후, 대기압 하에서, 제1 시일재(12) 및 제2 시일재(13)의 경화를 행한다. 경화는, 제1 시일재(12) 및 제2 시일재(13)의 경화 방식에 따라서 최적의 경화 방법을 채용할 수 있고, 예를 들면 제1 시일재(12) 및 제2 시일재(13)로서 가열 경화형의 에폭시계 수지 등을 사용한 경우에는 가열에 의해 경화를 행하고, 제1 시일재(12) 및 제2 시일재(13)로서 자외선 경화형의 에폭시 변성 아크릴계 수지 등을 사용한 경우에는 자외선 조사에 의해 경화를 행한다. 제1 시일재(12)와 제2 시일재(13)에서 경화 방식이 상이한 경우, 경화를 2회 이상으로 나누어 행해도 된다.
박리 공정은, 기판(111)으로부터 보강판(112)을 박리한다. 이에 의해, 전자 디바이스용 부재를 제조할 수 있다. 박리는, 예를 들면 도 3에 도시한 바와 같이, 보강판(112)의 일단부, 특히 코너부로부터 대향하는 코너부를 향하여 서서히 행하는 것이 바람직하다. 또한, 박리는, 기판(111)과 보강판(112)의 계면에 예리한 칼날 형상의 박리 공구를 삽입하고, 박리 개시부를 형성하는 예비 박리를 행한 후에, 이 박리 개시부에 물과 압축 공기의 혼합 유체를 분사하는 방법 등에 의해 행하는 것이 바람직하다.
박리 공구의 삽입은, 예를 들면 제2 시일재(13)에 있어서의 내측의 선 형상 부분의 위치까지 박리가 발생하도록 행하는 것이 바람직하다. 이렇게 함으로써, 제2 시일재(13)의 박리를 억제하여 제1 시일재(12)의 박리 등을 효과적으로 억제할 수 있다. 또한, 박리 공구의 삽입은, 반드시 박리 공구 자체가 제2 시일재(13)에 있어서의 내측의 선 형상 부분의 위치까지 도달할 필요는 없다. 즉, 일반적으로 박리 공구를 삽입하였을 때, 박리 공구의 선단부보다도 앞까지 박리가 발생한다. 이 박리 공구의 선단부보다도 앞의 박리 부분이 제2 시일재(13)에 있어서의 내측의 선 형상 부분의 위치까지 도달하고 있으면 된다.
또한, 박리는, 예를 들면 한 쌍의 보강판(112)을 복수의 진공 흡착 패드에 의해 진공 흡착하고, 이 상태에서 기판(111)과 보강판(112)의 일단부, 특히 코너부의 계면에 예리한 칼날 형상의 박리 공구를 삽입하고, 이 삽입 부분으로부터 서서히 보강판(112)이 박리되도록, 보강판(112)을 흡착하고 있는 진공 흡착 패드를 들어올리도록 이동시켜 행해도 된다.
박리 시, 한 쌍의 기판(111)이 제1 시일재(12) 이외에도 그 외측에서 제2 시일재(13)에 의해 접착되어 있음으로써, 기판(111)과 제1 시일재(12)의 박리를 억제할 수 있다. 또한, 기판(111)의 파손도 억제할 수 있다.
이러한 전자 디바이스용 부재를 제조하는 부재 제조 공정 후, 전자 디바이스용 부재를 분할하는 분할 공정을 행함으로써, 전자 디바이스를 제조할 수 있다. 분할 공정은, 제2 시일재(13)의 배치에 따라서, 분할 위치 및 분할 순서를 선택하는 것이 바람직하고, 특히 제2 시일재(13)를 절단하지 않는 분할 위치 및 분할 순서를 선택하는 것이 바람직하다. 예를 들면 도 4에 도시한 배치의 경우, 우선 집합 영역(15)의 1조의 대변(도면 중, 좌변 및 우변)과 이것에 인접하는 제2 시일재(13) 사이의 분할부(도시 생략) 및 그 연장선 상의 부분에서 분할한 후, 나머지 부분의 1조의 대변(도면 중, 상변 및 하변)과 이것에 인접하는 제2 시일재(13) 사이의 분할부(도시 생략)에서 분할하는 것이 바람직하다.
이와 같이 하여 제조되는 전자 디바이스로서는, 한 쌍의 기판 사이에 소자 형성 영역을 둘러싸도록 시일재가 배치된 것이며, 감압 하에서 한 쌍의 기판이 접합되어 제조되는 것이면 특별히 제한되지 않고, 각종 전자 디바이스를 들 수 있다. 전자 디바이스로서, 액정 패널, 유기 일렉트로루미네센스 패널, 전자 페이퍼, 액정 렌즈 등을 들 수 있다.
액정 패널의 경우, 충전 재료(16)로서, 서모 트로픽 액정, 저분자 액정, 고분자 액정, 고분자 분산형 액정, 강유전성 액정, 반강유전성 액정 등의 액정 재료가 사용된다. 이들 액정 재료는, 조건에 의해, 콜레스테릭상, 스멕틱상, 큐빅상, 키랄 네마틱상, 등방상 등을 나타낸다. 유기 일렉트로루미네센스 패널의 경우, 충전 재료(16)로서 유기 일렉트로루미네센스 재료가 사용된다.
전자 페이퍼로서는, 예를 들면 플러스의 전하를 갖는 제1 입자와 마이너스의 전하를 갖는 제2 입자를 포함하는 마이크로 캡슐을 용매 중에 복수 분산시킨 전자 잉크를 사용하여, 전자 잉크에 전계를 인가함으로써 마이크로 캡슐 중의 입자를 서로 반대 방향으로 이동시켜 한쪽측에 집합한 입자의 색만을 표시하는 것을 들 수 있다. 이러한 전자 페이퍼의 경우, 충전 재료(16)로서 전자 잉크가 배치된다.
또한, 전자 페이퍼로서, 트위스트 볼 표시 방식을 들 수 있다. 트위스트 볼 표시 방식은, 백색과 흑색으로 구분 도포된 구형 입자를 한 쌍의 전극간에 배치하고, 한 쌍의 전극간에 전위차를 발생시켜 구형 입자의 방향을 제어하여 표시를 행하는 것이다. 이러한 전자 페이퍼의 경우, 충전 재료(16)로서 적어도 구형 입자를 갖는 것이 배치된다. 액정 렌즈란, 액정을 렌즈 형상의 공간에 봉입한 것이며, 인가하는 전압을 조정함으로써, 외관상의 액정의 굴절률을 변화시켜, 광학 렌즈의 기능을 실현하는 것이다.
이상, 실시 형태의 전자 디바이스용 부재의 제조 방법에 대하여 설명하였지만, 본 발명의 취지에 반하지 않는 한도에 있어서, 또한 필요에 따라서, 그 구성을 적절히 변경할 수 있다. 예를 들면, 기판(111)에 있어서의 소자 형성 영역(14)의 개수는, 반드시 상기 개수에 한정되는 것은 아니다. 다수의 소자 형성 영역(14)을 갖는 것에 의하면, 보다 효율적으로 전자 디바이스를 제조할 수 있다. 또한, 소자 형성 영역(14)의 개수는 반드시 복수에 한정되는 것은 아니고, 단수이어도 된다. 이 경우, 집합 영역(15)의 크기나 위치는, 그 1개의 소자 형성 영역(14)의 주위의 제1 시일재(12)의 크기나 위치에 일치한다.
본 출원은, 2012년 11월 22일에 출원된 일본 특허 출원 제2012-256719호 및 2013년 3월 22일에 출원된 일본 특허 출원 제2013-060431호에 기초하는 것이고, 그들의 내용은 여기에 참조로서 포함된다.
11 : 적층체
12 : 제1 시일재
13 : 제2 시일재
14 : 소자 형성 영역
15 : 집합 영역
16 : 충전 재료
17 : 제3 시일재
111 : 기판
112 : 보강판
113 : 지지판
114 : 흡착층
131 : 불연속부
171 : 불연속부

Claims (17)

  1. 전자 디바이스가 형성되는 1 이상의 소자 형성 영역을 갖는 기판과, 상기 기판에 박리 가능하게 접합된 보강판을 갖는 한 쌍의 적층체를, 상기 소자 형성 영역의 주위에 배치되는 제1 시일재와, 상기 제1 시일재의 집합 영역의 외측에 배치되는 복수의 제2 시일재를 개재하여, 감압 하에서 제조하는 적층 공정과,
    상기 제1 시일재 및 상기 제2 시일재를 경화시키는 경화 공정과,
    상기 기판으로부터 상기 보강판을 박리하는 박리 공정을 갖고,
    상기 기판은 판 두께가 0.3mm 이하이며,
    상기 복수의 제2 시일재는, 그 전체가 상기 집합 영역의 주위를 따라서 배치되고, 또한 그의 적어도 일부가 상기 집합 영역의 대각선의 연장선 상에 배치되고,
    상기 제2 시일재 각각은 프레임 형상을 갖는 것을 특징으로 하는 전자 디바이스용 부재의 제조 방법.
  2. 제1항에 있어서,
    상기 제2 시일재는 상기 기판의 외주를 따라서 설치되는 전자 디바이스용 부재의 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 제2 시일재는, 그의 선 형상 부분과 상기 기판의 외주의 간격이 10㎜ 이하인 전자 디바이스용 부재의 제조 방법.
  4. 제1항 또는 제2항에 있어서,
    각 제2 시일재 사이의 불연속부는 상기 전자 디바이스용 부재의 실제로 분할이 행해지는 부분에 형성되는 전자 디바이스용 부재의 제조 방법.
  5. 제1항 또는 제2항에 있어서,
    상기 집합 영역의 1조의 대변의 외측에 상기 1조의 대변과 평행하게 연장되는 분할부를 갖고, 각 제2 시일재 사이의 불연속부는 상기 분할부의 연장선 상에 형성되는 전자 디바이스용 부재의 제조 방법.
  6. 제1항 또는 제2항에 있어서,
    상기 제1 시일재 사이에 분할부를 갖고, 각 제2 시일재 사이의 불연속부는 상기 분할부의 연장선 상에 형성되는 전자 디바이스용 부재의 제조 방법.
  7. 제1항 또는 제2항에 있어서,
    상기 제2 시일재의 내측에, 상기 제1 시일재의 내측에 배치되는 충전 재료와 동종의 재료, 스페이서 및 액체로부터 선택되는 적어도 1종의 간격 유지재를 배치하는 전자 디바이스용 부재의 제조 방법.
  8. 제1항 또는 제2항에 있어서,
    상기 기판은 세로 730㎜×가로 920㎜ 이상의 크기를 갖는 전자 디바이스용 부재의 제조 방법.
  9. 제1항 또는 제2항에 있어서,
    상기 기판은 유리 기판, 세라믹 기판, 수지 기판, 금속 기판, 반도체 기판, 또는 수지 기판과 유리 기판을 접합한 복합체 중 어느 하나인 전자 디바이스용 부재의 제조 방법.
  10. 제1항 또는 제2항에 있어서,
    상기 기판은 무알칼리 유리를 포함하여 이루어지는 전자 디바이스용 부재의 제조 방법.
  11. 제10항에 있어서,
    상기 기판은 산화물 기준의 질량 백분율 표시로 하기 조성을 갖는 무알칼리 유리를 포함하여 이루어지는 전자 디바이스용 부재의 제조 방법.
    SiO2 : 50 내지 66％,
    Al2O3 : 10.5 내지 24％,
    B2O3 : 0 내지 12％,
    MgO : 0 내지 8％,
    CaO : 0 내지 14.5％,
    SrO : 0 내지 24％,
    BaO : 0 내지 13.5％,
    MgO+CaO+SrO+BaO : 9 내지 29.5％, 및
    ZnO : 0 내지 5％.
  12. 제1항 또는 제2항에 있어서,
    상기 전자 디바이스는 액정 표시 패널, OLED 또는 전자 페이퍼 중 어느 하나인 전자 디바이스용 부재의 제조 방법.
  13. 제1항 또는 제2항에 기재된 전자 디바이스용 부재의 제조 방법에 의해 전자 디바이스용 부재를 제조하는 부재 제조 공정과,
    상기 전자 디바이스용 부재를 분할하여 전자 디바이스를 제조하는 분할 공정
    을 갖는 전자 디바이스의 제조 방법.
  14. 전자 디바이스가 형성되는 1 이상의 소자 형성 영역을 갖는 기판과, 상기 기판에 박리 가능하게 접합된 보강판을 갖고, 서로의 기판이 대향하여 배치되는 한 쌍의 적층체와,
    상기 한 쌍의 적층체 사이의 상기 소자 형성 영역의 주위에 설치되는 제1 시일재와,
    상기 제1 시일재의 집합 영역의 외측에 배치되는 복수의 제2 시일재를 갖고,
    상기 기판은 판 두께가 0.3mm 이하이며,
    상기 복수의 제2 시일재는, 그 전체가 상기 집합 영역의 주위를 따라서 배치되고, 또한 그의 적어도 일부가 상기 집합 영역의 대각선의 연장선 상에 배치되고,
    상기 제2 시일재 각각은 프레임 형상을 갖는 것을 특징으로 하는 전자 디바이스용 부재.
  15. 삭제
  16. 삭제
  17. 삭제
KR1020130075116A 2012-11-22 2013-06-28 전자 디바이스용 부재 및 전자 디바이스의 제조 방법, 및 전자 디바이스용 부재 KR101377826B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012256719 2012-11-22
JPJP-P-2012-256719 2012-11-22
JPJP-P-2013-060431 2013-03-22
JP2013060431A JP5408374B2 (ja) 2012-11-22 2013-03-22 電子デバイス用部材および電子デバイスの製造方法、ならびに電子デバイス用部材

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020130141240A Division KR20140066106A (ko) 2012-11-22 2013-11-20 전자 디바이스용 부재 및 전자 디바이스의 제조 방법, 및 전자 디바이스용 부재

Publications (1)

Publication Number Publication Date
KR101377826B1 true KR101377826B1 (ko) 2014-03-25

Family

ID=48712302

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020130075116A KR101377826B1 (ko) 2012-11-22 2013-06-28 전자 디바이스용 부재 및 전자 디바이스의 제조 방법, 및 전자 디바이스용 부재
KR1020130141240A KR20140066106A (ko) 2012-11-22 2013-11-20 전자 디바이스용 부재 및 전자 디바이스의 제조 방법, 및 전자 디바이스용 부재

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020130141240A KR20140066106A (ko) 2012-11-22 2013-11-20 전자 디바이스용 부재 및 전자 디바이스의 제조 방법, 및 전자 디바이스용 부재

Country Status (4)

Country Link
JP (2) JP5408374B2 (ko)
KR (2) KR101377826B1 (ko)
CN (1) CN103838037A (ko)
TW (2) TW201421534A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015022195A (ja) * 2013-07-22 2015-02-02 大日本印刷株式会社 液晶レンズ用基板
CN103499903B (zh) * 2013-09-25 2015-11-25 北京京东方光电科技有限公司 辅助封框胶结构、对盒基板及显示装置
JP6075567B2 (ja) * 2014-04-30 2017-02-08 旭硝子株式会社 積層体の剥離装置及び剥離方法並びに電子デバイスの製造方法
CN104950530A (zh) * 2015-07-28 2015-09-30 京东方科技集团股份有限公司 玻璃层叠体及其制造方法
CN206322700U (zh) 2017-01-09 2017-07-11 昆山工研院新型平板显示技术中心有限公司 柔性显示器
CN108761881A (zh) * 2018-06-22 2018-11-06 广西天山电子股份有限公司 一种小排版模数的液晶显示器及制作方法
CN109164658B (zh) * 2018-09-30 2021-03-16 Oppo广东移动通信有限公司 电致变色器件及其制备方法、电子设备壳体和电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000241821A (ja) 1999-02-24 2000-09-08 Seiko Epson Corp 液晶パネルの製造方法
JP2000252342A (ja) 1999-03-01 2000-09-14 Seiko Epson Corp 薄板の搬送方法および液晶パネルの製造方法
JP2008158464A (ja) 2006-12-26 2008-07-10 Lg Display Co Ltd 薄板液晶表示パネルの製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3177347B2 (ja) * 1993-06-30 2001-06-18 シャープ株式会社 液晶表示素子の製造方法
JP3055370B2 (ja) * 1993-08-31 2000-06-26 松下電器産業株式会社 フレキシブル液晶表示パネルの製造方法
JP3234496B2 (ja) * 1996-05-21 2001-12-04 松下電器産業株式会社 液晶表示装置の製造方法
JP3202718B2 (ja) * 1999-02-23 2001-08-27 鹿児島日本電気株式会社 表示装置製造用治具及びそれを用いた表示装置の製造方法
JP2001222017A (ja) * 1999-05-24 2001-08-17 Fujitsu Ltd 液晶表示装置及びその製造方法
JP2010113377A (ja) * 1999-05-24 2010-05-20 Sharp Corp 液晶表示装置及びその製造方法
JP2002072176A (ja) * 2000-08-24 2002-03-12 Sony Corp 液晶表示素子の製造方法
JP2002244141A (ja) * 2001-02-19 2002-08-28 Toshiba Corp 液晶表示装置の製造方法
JP2004070069A (ja) * 2002-08-07 2004-03-04 Ricoh Co Ltd 積層基板の製造方法・積層型液晶表示素子の製造方法
KR100641793B1 (ko) * 2002-12-26 2006-11-02 샤프 가부시키가이샤 표시패널 및 그 제조방법
JP4092192B2 (ja) * 2002-12-26 2008-05-28 シャープ株式会社 表示パネルの製造方法
CN1837903A (zh) * 2005-03-21 2006-09-27 统宝光电股份有限公司 平面显示器面板的薄化方法
EP1914066B1 (en) * 2005-08-09 2016-09-07 Asahi Glass Company, Limited Thin sheet glass laminate and method for manufacturing display using thin sheet glass laminate
JP5083707B2 (ja) * 2006-01-12 2012-11-28 日本電気硝子株式会社 無アルカリガラス基板の製造方法
WO2007080924A1 (ja) * 2006-01-12 2007-07-19 Nippon Electric Glass Co., Ltd. 無アルカリガラス基板
TWI434112B (zh) * 2007-05-14 2014-04-11 Mitsui Chemicals Inc 液晶顯示面板之承載基板以及其製造方法
JP2008309818A (ja) * 2007-06-12 2008-12-25 Mitsubishi Electric Corp 表示装置及びその製造方法
CN102197005B (zh) * 2008-10-23 2014-06-25 旭硝子株式会社 玻璃基板层叠装置及层叠玻璃基板的制造方法
US20120044445A1 (en) * 2010-08-17 2012-02-23 Semiconductor Energy Laboratory Co., Ltd. Liquid Crystal Device and Manufacturing Method Thereof
JP5494831B2 (ja) * 2010-12-27 2014-05-21 旭硝子株式会社 封着材料層付きガラス部材とそれを用いた電子デバイス及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000241821A (ja) 1999-02-24 2000-09-08 Seiko Epson Corp 液晶パネルの製造方法
JP2000252342A (ja) 1999-03-01 2000-09-14 Seiko Epson Corp 薄板の搬送方法および液晶パネルの製造方法
JP2008158464A (ja) 2006-12-26 2008-07-10 Lg Display Co Ltd 薄板液晶表示パネルの製造方法

Also Published As

Publication number Publication date
TWI462147B (zh) 2014-11-21
TW201421534A (zh) 2014-06-01
JP2014123108A (ja) 2014-07-03
CN103838037A (zh) 2014-06-04
JP5408374B2 (ja) 2014-02-05
KR20140066106A (ko) 2014-05-30
TW201409530A (zh) 2014-03-01
JP2013117747A (ja) 2013-06-13

Similar Documents

Publication Publication Date Title
KR101377826B1 (ko) 전자 디바이스용 부재 및 전자 디바이스의 제조 방법, 및 전자 디바이스용 부재
US8093512B2 (en) Package of environmentally sensitive electronic device and fabricating method thereof
JP5887946B2 (ja) 電子デバイスの製造方法、およびガラス積層体の製造方法
KR20150054693A (ko) 유리 적층체 및 전자 디바이스의 제조 방법
KR20150054692A (ko) 유리 적층체의 제조 방법 및 전자 디바이스의 제조 방법
TWI616706B (zh) 顯示面板製造方法與系統
KR20150073976A (ko) 유리 적층체 및 그 제조 방법, 및 실리콘 수지층 부착 지지 기재
WO2012090787A1 (ja) 積層体の製造方法
JP5408373B2 (ja) 電子デバイス用部材および電子デバイスの製造方法、ならびに電子デバイス用部材
KR101895098B1 (ko) 적층체의 제조 방법
JP6056349B2 (ja) シール構造体、液晶表示パネル用部材の製造方法
JP2006106036A (ja) パネルの製造方法
US9229258B2 (en) Liquid crystal mother panel and manufacturing method
JP2010002700A (ja) 表示装置及びその製造方法
WO2016017649A1 (ja) ガラス積層体、無機層付き支持基板、電子デバイスの製造方法及び、無機層付き支持基板の製造方法
KR20100086118A (ko) 전자카드와 이에 적용되는 정보표시장치
JP6042150B2 (ja) 封止素子の製造方法
JP2013029768A (ja) 液晶表示装置の製造方法及びマザー基板
JP2017164903A (ja) ガラス積層体、無機層付き支持基板、電子デバイスの製造方法、無機層付き支持基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170310

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180309

Year of fee payment: 5