KR101099891B1 - 접합 구조체 및 그 제조 방법 - Google Patents

접합 구조체 및 그 제조 방법 Download PDF

Info

Publication number
KR101099891B1
KR101099891B1 KR1020080083900A KR20080083900A KR101099891B1 KR 101099891 B1 KR101099891 B1 KR 101099891B1 KR 1020080083900 A KR1020080083900 A KR 1020080083900A KR 20080083900 A KR20080083900 A KR 20080083900A KR 101099891 B1 KR101099891 B1 KR 101099891B1
Authority
KR
South Korea
Prior art keywords
bonding layer
row
internal electrode
recess
connection member
Prior art date
Application number
KR1020080083900A
Other languages
English (en)
Other versions
KR20090023195A (ko
Inventor
도모유키 후지이
쥰야 와키
Original Assignee
엔지케이 인슐레이터 엘티디
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엔지케이 인슐레이터 엘티디 filed Critical 엔지케이 인슐레이터 엘티디
Publication of KR20090023195A publication Critical patent/KR20090023195A/ko
Application granted granted Critical
Publication of KR101099891B1 publication Critical patent/KR101099891B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6831—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using electrostatic chucks
    • H01L21/6833—Details of electrostatic chucks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/19—Soldering, e.g. brazing, or unsoldering taking account of the properties of the materials to be soldered

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Ceramic Products (AREA)

Abstract

본 발명은, 접속 부재가 삽입되는 세라믹스 부재의 오목부 깊이가 얕더라도, 접속 강도를 유지할 수 있는 접합 구조체 및 그 제조 방법을 제공한다.
판형의 내부 전극(2)이 매설되고, 표면으로부터 내부 전극(2)을 향하는 오목부(4a)가 설치되며, 오목부(4a)의 저면(4s)의 일부에는 내부 전극(2)에 이르는 단자 구멍(4c)이 설치되고, 저면(4s)이 조화(粗化) 처리된, 알루미나를 주성분으로 하는 세라믹스 부재(4)와, 하면이 내부 전극에 접하며, 상면(3s)이 오목부(4a)의 저면(4s)의 수평 레벨에 노출하도록 단자 구멍(4c)에 매립된 도전성의 단자(3)와, 상면(3s)을 포함하여 오목부(4a)의 저면(4s)에 접하는 로우 접합층(6)과, 하단면(5e)이 로우 접합층에 접하도록 하부가 오목부(4a)에 삽입되고, 열 팽창계수가 6.5 ppm/K∼9.5 ppm/K의 범위인 도전성의 접속 부재(5)를 구비하는 접합 구조체(1).

Description

접합 구조체 및 그 제조 방법{BODY HAVING A JUNCTION AND METHOD OF MANUFACTURING THE SAME}
본 발명은 접합 구조체 및 그 제조 방법에 관한 것이다. 더욱 자세하게는, 본 발명은 세라믹스 부재에 매설된 단자에 접속 부재를 접합하는 접합 구조체, 매설된 전극에 전력을 공급하는 접속 부재를 갖는 접합 구조체 및 그 제조 방법에 관한 것이다.
에칭 장치나 CVD 장치 등의 반도체 제조 장치의 분야에서, 세라믹스 부재 중에 전극이 매설된 정전 척 등의 반도체용 서셉터가 사용되고 있다. 예컨대 질화알루미늄이나 치밀질 알루미나의 기재 중에 전극이 매설되어 플라즈마를 발생시키기 위한 방전 전극으로서 기능하는 반도체용 서셉터, 질화알루미늄이나 알루미나 기재 중에 금속 저항체(히터)가 매설된 CVD 등의 열처리 프로세스에 있어서 웨이퍼의 온도를 제어하기 위한 세라믹스 히터로서 기능하는 반도체용 서셉터를 들 수 있다. 또한 반도체 웨이퍼의 반송, 노광, CVD, 스퍼터링 등의 성막 프로세스, 미세 가공, 세정, 에칭, 다이싱 등의 공정에서, 반도체 웨이퍼를 흡착하고, 유지하기 위한 정전 척으로서 기능하는 반도체용 서셉터에도 전극이 매설되어 있는 것도 있다(예컨 대, 특허 문헌 1 참조).
전술의 정전 척 등의 반도체 지지 장치에 매설된 전극에는, 접합 구조체를 통해 외부로부터 전류가 공급된다. 예컨대, 접합 구조체는, 내부 전극이 매설되어, 표면으로부터 내부 전극을 향하는 오목부가 설치되고, 오목부의 저면으로부터 내부 전극에 이르는 단자 구멍이 설치된 세라믹스 부재와, 하면이 내부 전극에 접하고 상면이 오목부의 저면에 노출하도록 단자 구멍에 매립된 단자와, 상면을 포함하여 오목부의 저면에 접하는 로우 접합층과, 로우 접합층에 접하도록 오목부에 삽입되는 접속 부재를 구비한다. 세라믹스 부재와 접속 부재의 접합 강도는, 세라믹스 부재의 오목부 측면과 접속 부재와의 접합부가 접합 강도를 담당하고 있다.
그런데, 반도체 지지 장치에 대한 열응답성 향상의 요청으로, 세라믹 부재가 10 mm에서 2 mm로 육박화(肉薄化)되고, 종래 3 mm 이상 확보되어 있었던 오목부의 깊이가 0.5 mm 정도로 얕게 되는 경향이 있다. 그에 따라, 세라믹스 부재의 오목부 측면과 접속 부재의 접촉 면적이 저하하여, 세라믹스 부재와 접속 부재의 접합 강도의 저하가 우려된다.
그 때문에, 접속 부재가 삽입되는 세라믹스 부재의 오목부 깊이가 얕더라도, 접속 강도를 유지할 수 있는 접합 구조체 및 그 제조 방법이 요구되고 있었다.
[특허 문헌 1] 일본 특허 공개 제2006-196864호 공보
본 발명은, 접속 부재가 삽입되는 세라믹스 부재의 오목부 깊이가 얕더라도, 접속 강도를 유지할 수 있는 접합 구조체 및 그 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 제1 특징은, 판형의 내부 전극이 매설되어, 표면으로부터 내부 전극을 향하는 오목부가 설치되고, 오목부의 저면의 일부에는 내부 전극에 이르는 단자 구멍이 설치되며, 저면이 조화(粗化) 처리된, 알루미나를 주성분으로 하는 세라믹스 부재와, 하면이 내부 전극에 접하여, 상면이 오목부의 저면의 수평 레벨에 노출하도록 단자 구멍에 매립된 도전성의 단자와, 상면을 포함하여 오목부의 저면에 접하는 로우 접합층과, 하단면이 로우 접합층에 접하도록 하부가 오목부에 삽입되며, 열팽창 계수가 6.5 ppm/K ∼9.5 ppm/K의 범위인 도전성의 접속 부재를 구비하는 접합 구조체를 요지로 한다.
본 발명의 제2 특징은 알루미나를 주성분으로 하는 제1 세라믹스층의 상면에 판형의 내부 전극을 형성하는 공정과, 소결체로 이루어지는 단자를, 하면이 내부 전극의 상면의 일부에 접하도록 내부 전극 상에 배치하는 공정과, 단자와 내부 전극을 덮도록 알루미나를 주성분으로 하는 소성 재료를 배치하고, 소성하여 제2 세라믹스층을 얻어, 내부 전극 및 단자가 제1 세라믹스층과 제2 세라믹스층 사이에 매설된 세라믹스 부재를 제작하는 공정과, 세라믹스 부재의 표면으로부터 내부 전 극을 향하는 오목부를 설치하며, 단자의 상면을 오목부의 저면의 일부에 노출시키는 공정과, 오목부의 저면의 표면 거칠기가 Ra= 0.7 ㎛∼2.0 ㎛가 되도록 조화 처리하는 공정과, 저면과 접합재층 사이에, Ni를 포함하는 도금층을 더 배치하는 공정과, 단자의 상면을 포함하여 오목부의 저면에 로우 접합층을 설치하는 공정과, 표면 거칠기가 Ra= 1 ㎛∼3 ㎛가 되도록 로우 접합층과의 접촉면이 조화 처리되고, 열팽창 계수가 6.5 ppm/K∼9.5 ppm/K의 범위인 도전성의 접속 부재의 하단면이, 로우 접합층에 접하도록 접속 부재의 하부를 오목부에 삽입하는 공정을 갖는 접합 구조체의 제조 방법을 요지로 한다.
본 발명에 따르면, 접속 부재가 삽입되는 세라믹스 부재의 오목부 깊이가 얕더라도, 접속 강도를 유지할 수 있는 접합 구조체 및 그 제조 방법이 제공된다.
이하에, 실시형태를 예로 들어 본 발명의 설명을 행하지만, 본 발명은 이하의 실시형태에 한정되지 않는다. 도면 중 하나의 기능 또는 유사한 기능을 갖는 것에 대해서는, 동일 또는 유사한 부호를 붙이고 설명을 생략한다. 또한 본 명세서에 있어서는, 상면, 하면 등의 「상」, 「하」의 정의는 단순한 편의상이며, 현실의 방향의 선택의 방법에 따라서는, 「상」, 「하」가 반대로 되어도 상관없고, 경사 방향이라도 상관없다.
[제1 실시형태]
(반도체용 서셉터(접합 구조체))
도 1(a)는 제1 실시형태에 따르는 반도체용 서셉터(11)의 세로 방향으로 절단하여 얻어지는 단면 개략도를 도시하고, 도 1(b)는 실시형태에 따르는 반도체용 서셉터(11)의 세라믹스 부재의 표면에 평행하게 절단하여 얻어지는 A1·A2에서 본 단면 개략도를 도시하며, 도 1(c)는 제1 실시형태에 따르는 반도체용 서셉터(11)의 세라믹스 부재(4)의 표면에 평행하게 절단하여 얻어지는 B1·B2에서 본 단면 개략도를 도시한다. 또한, 제1 실시형태에 따르는 반도체용 서셉터(11)의 설명을 함으로써, 접합 구조체나 접합 구조체를 갖는 반도체 제조 장치에 대해서도 설명하는 것이 된다.
제1 실시형태에 따르는 반도체용 서셉터(11)는, 판형의 내부 전극(2)이 매설되고, 표면으로부터 내부 전극(2)을 향하는 오목부(4a)가 설치되고, 오목부(4a)의 저면(4s)의 일부에는 내부 전극(2)에 이르는 단자 구멍(4c)이 설치되며, 저면(4s)이 조화 처리된, 알루미나를 주성분으로 하는 세라믹스 부재(4)와, 하면이 내부 전극에 접하고, 상면(3s)이 오목부(4a)의 저면(4s)의 수평 레벨에 노출하도록 단자 구멍(4c)에 매립된 도전성의 단자(3)와, 상면(3s)을 포함하고 오목부(4a)의 저면(4s)에 접하는 로우 접합층(6)과, 하단면(5e)이 로우 접합층에 접하도록 하부가 오목부(4a)에 삽입되고, 열팽창 계수가 6.5 ppm/K∼9.5 ppm/K의 범위인 도전성의 접속 부재(5)를 구비한다.
세라믹스 부재(4)로서는, 알루미나(Al2O3)를 주성분으로 하는 재료가 바람직하다. 나아가서 높은 전기 저항률을 갖기 위해서는 알루미나의 순도를 99％ 이상으 로 하는 것이 바람직하고, 99.5％ 이상으로 하는 것이 더욱 바람직하다. 이 경우, 적합하게 쿨롱력을 이용하는 정전 척을 얻을 수 있다. 한편, 존슨 라벡력을 이용하는 정전 척을 얻기 위해, 티탄 등의 천이 금속 원소를 도핑재로서 첨가한 알루미나에 본 발명을 이용하여도 좋다.
내부 전극(2)은 탄화텅스텐(WC)과 알루미나의 혼합물로 이루어지는 것이 바람직하다. 내부 전극(2)의 주위에 배치되는, 알루미나로 이루어지는 세라믹스 부재(4)나 단자(3)와 접합성이 좋고, 계면 박리 등의 크랙 등이 생기지 않기 때문에, 불필요한 도전 재료의 확산이나 반응을 막을 수 있기 때문이다. 내부 전극(2)은 탄화텅스텐(WC) 분말과 알루미나 분말의 혼합 페이스트를 인쇄하여 제작된 인쇄 전극인 것이 바람직하다. 또한, 내부 전극(2)으로서는, 탄화니오브(NbC)와 알루미나의 혼합물을 내부 전극(2)으로서 이용할 수도 있다. 내부 전극(2)으로서는, 인쇄 전극 외에 메쉬 전극 등의 형태로 하여도 상관없다.
단자(3)의 재질은, 내부 전극(2)과 동일한 이유에서, 내부 전극(2)과 동일한 재료로 할 수 있다. 그 외에도 Pt나 Nb를 이용할 수 있다. 단자(3)는 태블릿(tablet) 형상으로 하는 것이 바람직하다. 태블릿 형상으로 함으로써 제조가 용이하게 될 뿐만아니라, 내부 전극(2)과 접속 부재(5)의 양쪽과 충분한 전기적 접촉을 유지하면서, 열 사이클 등에 의한 파손을 억제할 수 있기 때문이다.
단자(3)의 직경과 단자 구멍(4c)의 내부 직경은, 0.7 mm∼3 mm가 바람직하다. 0.7 mm 미만에서는 접속 부재(5)와의 접합 면적이 작아 충분한 도전성을 유지하는 것이 곤란하기 때문이다. 또한 3 mm보다도 크면 잔류 응력이 너무 커지기 때 문이다.
단자(3)의 매설 방법(형태)으로서는, 상기 조성의 재료 분말을 소결하여 얻어진 태블릿 형상의 소결체를 내부 전극(2) 상에 설치하고, 내부 전극(2) 및 단자(3)를 덮도록, 알루미나를 주성분으로 하는 소성 재료로서, 알루미나 분말 혹은 알루미나의 그린 시트를 얹고, 그 후, 핫 프레스 소성하는 것으로 매설된다. 상기 방법 이외에도, 상기 조성의 재료 혼합 분말을 태블릿 형상으로 성형하여 설치한 후에 핫 프레스하거나, 혹은 페이스트형의 재료 혼합 분말을 이용하는 방법이 고려된다. 접합 구조체에 크랙이 들어가기 어렵고, 원료 재료가 확산하기 어려운 관점에서는 미리 제조해 둔 소결체를 단자(3)에 이용하는 것이 바람직하다.
오목부(4a)의 내부 직경은, 접속 부재(5)의 외부 직경보다도 큰 것이 바람직하다. 접속 부재(5)를 오목부(4a)에 삽입할 수 있도록 하기 위해서이다. 또한 접속 부재(5)를 오목부(4a)에 삽입했을 때에 접속 부재(5)가 열팽창 가능하게 되도록 접속 부재(5)의 외부 직경과의 사이에 클리어런스(4d)를 형성하기 위해서이다. 클리어런스(4d)는 접속 부재(5)의 전체 둘레에 걸쳐 있어도 좋고, 접속 부재(5)의 일부가 오목부(4a)에 접촉하고 있어도 좋다. 클리어런스(4d)로서는, 접속 부재(5)의 외부 직경을 4 mm∼6 mm으로 했을 때에, 0 mm 초과, 거의 0.5 mm 이하가 바람직하다. 하한치보다 작으면 접속 부재(5)가 오목부(4a)에 삽입할 수 없고, 제작상 매우 곤란한 상황이 된다. 한편, 오목부(4a) 직경이 크면 불순물이 들어가기 쉽게 되어, 오염원이나 전극의 부식 원인이 될 우려가 있기 때문이다. 무엇보다도, 세라믹스 부재(4)에서의 오목부(4a)가 클수록, 세라믹스 부재(4)의 강도가 저하하고, 접속 부재(5) 삽입 시의 가이드의 역할도 있기 때문에 필요 이상으로 큰 오목부(4a)를 열 필요는 없다. 구체적으로는, 오목부(4a)의 직경은 3 mm∼15 mm 정도가 바람직하다. 직경이 3 mm보다 작으면, 접합 면적이 작기 때문에, 접합 후에 접속 부재(5)가 세라믹스 부재(4)로부터 떨어지는 경우가 있다. 직경이 15 mm보다 크면, 잔류 응력이 커지기 때문에, 파괴가 생기는 경우가 있다.
오목부(4a)의 저면(4s)은 로우 접합층(6)과의 접촉 면적을 넓히기 위해 표면(조면(粗面)) 처리되어 있기 때문에, 앵커(anchor) 효과에 의해, 오목부(4a)의 저면(4s)과, 로우 접합층(6) 사이의 밀착력이 향상한다. 그 때문에, 접속 부재(5)와 오목부(4a)의 저면(4s)과의 접속 강도가 향상한다. 오목부(4a)의 저면(4s)은, 표면 거칠기(Ra)= 0.7 ㎛∼2.0 ㎛가 바람직하고, 표면 거칠기(Ra)= 1.0∼1.5 ㎛가 더욱 바람직하다. 0.7 ㎛ 미만에서는 앵커 효과가 얻어지지 않고, 2.0 ㎛를 넘으면 로우 접합층(6)의 용융 시의 젖음성(wetting property)이 저하하여, 접속 강도가 저하하기 때문이다. 「앵커 효과」란, 기재 표면에 형성된 요철에 로우 접합층(6)이 들어감으로써 생기는, 기재 표면의 요철과 로우 접합층(6)의 얽힘(mutual involvement)을 말한다. 예컨대, 제1 실시형태에서는 저면(4s)의 표면에 형성된 요철과 로우 접합층(6)의 얽힘을 말한다. 오목부(4a)의 저면(4s)에 조화 처리했을 때에, 단자(3)의 상면(3s)에 대해서도, 동시에 조화 처리된다.
제1 실시형태에 따르면, 조화 처리된 저면(4s)을 갖는 오목부(4a)를 포함하는 세라믹스 부재(4)를 구비함으로써, 반도체 지지 장치 등에 이용되는 접합 구조체에 있어서의 로우 접합층(6)과 알루미나로 이루어지는 세라믹스 부재(4)의 밀착 력을 향상할 수 있다. 특히, 저면(4s)의 표면 거칠기를 Ra= 0.7 ㎛∼2.0 ㎛의 범위가 되도록 조화 처리함으로써, 로우 접합층(6)에 대한 밀착력이 향상한다.
조화 처리 방법으로서는 특별히 제한은 없지만, 샌드블라스트법 등을 들 수 있다. 샌드블라스트의 조건으로서는, 입도 #600의 탄화규소 지립을 이용하여 공기압= 2 kgf/㎠으로 1분간 정도 행하는 것이 바람직하다. 또한, 입도 #600의 탄화규소 지립의 미분의 입도 분포는, 전기 저항 시험 방법에 의하면, 최대 입자 직경(dv-0치)이 53 ㎛ 이하, 누적 높이 3％점의 입자 직경(dv-3치)이 43 ㎛ 이하, 누적 높이 50％ 점의 입자 직경(dv-50치)이 20.0 ㎛± 1.5 ㎛, 누적 높이 95％ 점의 입자 직경(dv-95치)이 13 ㎛ 이상이다.
로우 접합층(6)은 도 1(a)에 도시된 바와 같이, 접속 부재(5)의 단부(端部)의 하단면(5e)과 단자(3)의 상면(3s)(노출면) 사이에 충전된다. 로우 접합층(6)의 재질로서는, 인듐 및 그 합금, 알루미늄 및 그 합금, 금, 금/니켈 합금이 이용되지만, 특히 잔류 응력 저감의 관점에서 인듐 및 알루미늄 합금이 바람직하다. 로우 접합층(6)은 오목부(4a)에 노출한 단자(3)의 전체면 및 주위의 오목부(4a)의 저면(4s), 그리고 벽면의 저면에 가까운 일부를 커버하도록 충전되는 것이 바람직하다. 로우 접합층(6)은 오목부(4a)의 클리어런스(4d)에는 되도록 충전되지 않는 쪽이 좋다. 충전되면 세라믹스 부재(4)와 접속 부재(5)와의 열팽창차가 있는 경우, 세라믹스 부재(4)에 크랙이 생기는 경우가 있기 때문이다. 로우 접합층(6)의 두께는, 로우 접합층(6)의 직경을 4 mm 이상 6 mm 이하로 했을 때에, 로우 접합층(6)의 층 두께가 0.05 mm를 초과하고 0.3 mm 미만인 것이 바람직하다.
접속 부재(5)의 내부에는 나선형의 홈(5a)이 베여 있고, 발명을 이해하기 쉽게 하기 위해 도시를 생략했지만, 홈(5a)에 반도체용 서셉터(11)에 전력을 공급하는 나선형의 홈을 구비하는 전극의 끝이 나사 조임되어 있다.
접속 부재(5)로서는, 세라믹스 부재(4)의 주성분을 알루미나로 한 경우, 알루미나의 열팽창 계수에 가까운 재료를 이용하는 것이 바람직하다. 잔류 응력을 저감할 수 있기 때문이다. 구체적으로는, 접속 부재(5)는, 열팽창 계수가 6.5 ppm/K∼9.5 ppm/K의 범위인 도전성 물질에 의해 형성되는 것이 바람직하다. 접속 부재(5)와, 세라믹스 부재(4)와의 열팽창 계수의 차에 기인하는 잔류 응력을 저감할 수 있기 때문이다. 또한, 정전 척, 히터 부착된 정전 척, RF 서셉터 등의 반도체 지지 장치 등에 있어서, 세라믹스 부재(4), 접속 부재(5), 및 세라믹스 부재(4)와 접속 부재(5) 간의 접합 부분 등의 파손을 억제할 수 있기 때문이다.
또한 접속 부재(5)는, 열전도율이 50 W/mK 이하의 금속에 의해 형성되는 것이 바람직하다. 열전도율의 하한치에 특별히 제한은 없지만, 20 W/mK 정도이다. 접속 부재(5)의 재질을 열전도율 50 W/mK 이하의 금속으로 함으로써 접속 부재(5)와 로우 접합층(6)의 접합부의 균열성이 개선되기 때문이다. 구체적으로는, 접속 부재(5)는, 티탄(Ti), 니오븀(Nb), 백금(Pt) 및 이들의 합금으로 이루어지는 군으로부터 선택되는 금속에 의해 형성되는 것이 바람직하다. 그 중에서도 티탄이 바람직하다. 또한, 알루미나의 열팽창 계수가 8.0 ppm/K인 것에 비해, Ti, Nb, Pt의 열팽창 계수는, 각각 Ti: 8.9, Nb: 7.2, Pt: 9.0[ppm/K]이다.
접속 부재(5)는 접속 부재(5)의 하단면(5e)을 포함하는, 접속 부재(5)의 로 우 접합층(6)과의 접촉면의 표면 거칠기를 Ra= 1 ㎛∼3 ㎛의 범위가 되도록 조화 처리하는 것이 바람직하다. 로우 접합층(6)과의 밀착력이 보다 향상하기 때문이다.
조화 처리의 방법으로서는 전술의 샌드블라스트법을 들 수 있지만, 그 외에도, 접속 부재(5)에 응력 억제 재료를 이용하여, 접속 부재(5)와 세라믹스 부재(4)의 표면에 각각 조화 처리를 실시함으로써, 접속 부재(5)와 세라믹스 부재(4)와의 접합 강도를 더욱 향상할 수 있다.
이상, 제1 실시형태에 대해 설명했지만, 제1 실시형태 중에서도 특히 바람직한 형태로서는, 접속 부재가 티탄(Ti), 니오븀(Nb), 백금(Pt) 및 이들의 합금으로 이루어지는 군으로부터 선택되는 금속을 포함하고, 오목부(4a)의 저면(4s)이 표면 거칠기(Ra)= 0.7 ㎛∼2.0 ㎛가 되도록 조화 처리되어 있고, 접속 부재(5)의 하단면(5e)이 표면 거칠기(Ra)= 1 ㎛∼3 ㎛가 되도록 조화 처리되어 있는 것이 바람직하며, 또한 로우 접합층이 인듐(In) 혹은 알루미늄(Al) 합금으로 한 것이 더욱 바람직하다.
(제1 실시형태의 변형예)
제1 실시형태에 있어서는, 도금층을 설치하고 있지 않지만, 오목부(4a)의 저면(4s) 및 단자(3)와, 로우 접합층(6)과의 사이에, Ni을 포함하는 도금층을 더 배치하여도 상관없다. 상기의 오목부(4a)의 저면(4s) 및 단자(3)의 상면을 조화 처리하는 것에 부가하여, 도금층을 더 설치함으로써, 접속 부재(5)와 오목부(4a)의 저면(4s) 및 단자(3)와의 접속 강도가 더욱 향상하기 때문이다. 도금층으로서는, 세라믹스 부재(4), 단자(3), 접속 부재(5)와 동일한 정도의 열팽창 계수를 갖는 것이 바람직하다. 가열 시의 응력 완화를 도모하기 위해서이다. 구체적으로는, 도금층은 니켈(Ni)을 주성분으로 하는 것이 바람직하다. 또한, 도금층의 부성분으로서는 금이나 티탄을 포함할 수 있다.
오목부(4a)의 저면(4s)의 각 부(角部)는, 표면 거칠기를 Ra= 0.1 ㎛∼0.5 ㎛ 정도가 되도록 조화 처리하여도 좋다. 응력 완화를 도모할 수 있기 때문이다. 이 경우, 표면 거칠기를 Ra= 0.1보다 작게 하면 응력이 집중하기 쉽게 되고, 표면 거칠기를 Ra= 0.5보다 크게 하면, 금속 단자가 각 부에 얹혀질 경우가 있다.
(반도체용 서셉터(접합 구조체)의 제조 방법)
(가) 도 2에 도시한 바와 같은 알루미나를 주성분으로 하는 제1 세라믹스층(41)을 준비한다. 그리고, 전극 형성면이 되는 제1 세라믹스층(41)의 표면을 평면이 되도록 연삭한다.
(나) 도 3에 도시한 바와 같이, 알루미나를 주성분으로 하는 제1 세라믹스층(41)의 상면에 판형의 내부 전극(2)을 형성한다. 이 경우, 전극 재료 페이스트를 제1 세라믹스층(41)의 표면에 인쇄하고 건조하여 인쇄 전극을 형성하는 것이 바람직하다.
(다) 내부 전극(2)과 동일한 재료의 전극 재료 페이스트를 이용하여, 태블릿 형상의 가소결체를 제조한다. 그 후, 질소 중 1800℃ 정도로 2시간 정도 소성하여 밀도 95％ 이상의 소결체로 이루어지는 단자(3)를 제조한다. 또한, 단자(3)를 소정치수의 원반 형상(태블릿 형상)으로 가공하는 것이 바람직하다.
(라) 도 4에 도시한 바와 같이, 소결체로 이루어지는 단자(3)를, 하면이 내 부 전극(2)의 상면의 일부에 접하도록 내부 전극(2) 상에 배치한다. 그 후, 단자(3)가 배치된 제1 세라믹스층(41)을 금형 내에 설치한다. 그리고, 단자(3)와 내부 전극(2)을 덮도록 알루미나를 주성분으로 하는 소성 재료를 배치한다. 금형 프레스를 이용하여, 내부 전극(2) 및 단자(3)를 매설한 성형체를 제작한다. 성형체를 질소 중 1850℃로 핫 프레스 소성하여, 도 5에 도시한 바와 같이, 제2 세라믹스층(42)을 얻어, 내부 전극(2) 및 단자(3)가 제1 세라믹스층(41)과 제2 세라믹스층(42) 사이에 매설된 세라믹스 부재(4)를 제작한다. 이 시점에서 단자(3)와 내부 전극(2) 및 주위의 알루미나로 이루어지는 세라믹스 부재(4)는 강고하게 소결 접합된다.
(마) 도 6에 도시한 바와 같이, 세라믹스 부재(4)의 표면으로부터 내부 전극(2)을 향하는 오목부(4a)를 설치하여, 단자(3)의 상면(3s)을 오목부(4a)의 저면(4s)에 노출시킨다. 이 때, 기계 가공에 의해 오목부(4a)를 설치하는 것이 바람직하다. 오목부(4a)의 저면(4s)에 단자(3)의 상면(3s)이 노출하고, 또한 오목부(4a)의 저면(4s)과 단자(3)의 상면(3s)이 동일한 높이가 되도록 단자(3)의 일부를 연삭 가공하여도 좋다.
(바) 오목부(4a)의 저면(4s)의 표면적을 넓히기 위해 저면(4s)을 샌드블라스트법을 이용하여 조화 처리한다. 그 후, 적절하게, 오목부(4a)의 저면(4s)과 단자(3)의 상면(3s)에 도금층을 설치한다.
(사) 도 7에 도시한 바와 같이, 단자(3)의 상면(3s)을 포함하여 오목부(4a)의 저면(4s)에 로우 접합층(6)(로우재)을 설치한다.
(아) 도 8에 도시한 바와 같이, 열팽창 계수가 6.5 ppm/K∼9.5 ppm/K의 범위인 도전성 물질에 의해 형성된 접속 부재(5)의 하단면(5e)이, 로우 접합층(6)에 접하도록 접속 부재(5)의 하부를 오목부(4a)에 삽입한다. 접속 부재(5)를 오목부(4a)에 삽입하기 전에, 표면 거칠기가 Ra= 1 ㎛∼2 ㎛가 되도록, 접속 부재(5)의 하단면(5e)을 포함하는, 접속 부재(5)의 로우 접합층(6)과의 접촉면을 샌드블라스트법에 의해 조화 처리해 두어도 좋다. 그 후, 진공 혹은 불활성 분위기 하에서 로우 접합층(6)을 가열하여 용융시킨다. 가열 온도는 인듐 로우인 경우에는 200℃ 정도, 알루미늄(Al) 합금 로우인 경우는 670℃ 정도, 금 로우인 경우는 1100℃ 정도까지 가열하는 것이 바람직하다. 로우 접합층(6)의 용융을 확인하고 나서 5분 정도 그 온도에 방치한 후, 가열을 멈추고 자연 냉각을 행하는 것이 바람직하다. 접속 부재(5)가 로우 접합층(6)을 통해 단자(3)에 접속된다. 이상에 의해, 도 1(a)(b)에 도시하는 반도체용 서셉터(11)가 제조된다.
[제2 실시형태]
(반도체용 서셉터(접합 구조체))
제1 실시형태에 따르는 반도체용 서셉터(11)와의 상이점을 중심으로 하여 설명한다.
도 9(a)에 도시하는 제2 실시형태에 따르는 반도체용 서셉터(21)는, 세라믹스 부재(4)의 표면에 평행한 세라믹스 부재(4)의 단면에 있어서, 도 9(b)에 도시한 바와 같이 반원 형상의 로우 저류 공간(4b)이 세라믹스 부재(4)의 오목부(4a)의 측벽의 일부에 설치되고, 로우 접합층(6b)이, 로우 저류 공간(4b)의 일부를 충전하고 있다. 반도체용 서셉터(21)는, 접속 부재(5)가, 로우 저류 공간(4b)의 일부를 매립하도록, 접속 부재(5)의 외주 표면의 일부에, 로우 저류 공간(4b)과 걸어 맞추는 반원 형상의 키부(5b)를 더 구비한다.
제2 실시형태에 따르는 반도체용 서셉터(21)는 클리어런스(4d)의 일부에 로우 저류 공간(4b)을 구비하기 때문에, 이러한 공간에 충전된 로우 접합층(6)이 키의 역할을 하므로(이하「키 효과」라고 함), 로우 저류 공간(4b)이 없는 제1 실시형태에 비해 접속 부재(5)의 축을 중심으로 회전하는 힘에 대한 비틀림 파단 강도가 훨씬 높다.
제2 실시형태에 따르면, 클리어런스(4d)의 일부만이 로우 접합층(6)에 의해 채워지기 때문에, 접속 부재(5)와 세라믹스 부재(4)는 오목부(4a)의 측면의 일부에서만 강고하게 구속되어, 접속 부재(5)와 세라믹스 부재(4) 사이의 대부분에 클리어런스(4d)가 형성된다. 따라서, 클리어런스(4d)의 전부를 로우 접합층(6)으로 채운 경우에 일어나는 세라믹스 부재(4)의 파괴는 제2 실시형태에서는 생기지 않는다. 제2 실시형태는, 도 1에 도시한 바와 같은, 오목부(4a)와 동일한 형상의 단면 형상의 접속 부재(5)를 넣은 제1 실시형태보다도 훨씬 높은 비틀림 파단 강도를 갖는다.
제1 실시형태와 같이, 오목부(4a)와 동일한 형상의 단면 형상의 접속 부재(5)를 넣은 경우, 오목부(4a)와 접속 부재(5) 사이에 클리어런스(4d)가 발생한다. 접속 부재(5)가 오목부(4a)의 일부와 접촉하고 있는 경우도 있지만, 접속 부재(5)가 비트는 방향에 따라서는, 반드시 클리어런스(4d)가 있기 때문에, 비트는 방향을 반대로 하면 파단하는 경향이 있다. 한편, 제2 실시형태에서는, 접속 부재(5)의 홈(5a)에 비틀어 넣은 나사를 체결하거나 느슨하게 한 경우에도, 양쪽의 비틀림 방향으로 반원 형상의 로우 저류 공간(4b)에 클리어런스(4d)가 없도록 로우 접합층(6b)이 채워지고 있기 때문에, 키 효과에 의해 고강도의 비틀림 파단 강도를 발휘한다.
로우 접합층(6)은 세라믹스 부재(4)의 오목부(4a)의 저면(4s)으로부터 2 mm 정도까지, 접속 부재(5)의 측면으로 올라가도록 형성하는 것이 바람직하다. 이에 따라, 접속 부재(5)-로우 접합층(6) 사이의 접합 면적이 증가하기 때문에, 접합 강도를 향상할 수 있다. 구체적으로는, 오목부(4a)의 벽면을 메탈라이즈 처리 등에 의해 표면 처리함으로써, 도 9(a)에 도시한 바와 같이, 로우 접합층(6b)을 오목부(4a)의 벽면에 올라오도록 하는 것이 바람직하다. 로우 접합층(6)과 접속 부재(5)나 오목부(4a)와의 접촉 면적이 증가하여, 접합 강도가 향상하는 점에서 유리하기 때문이다. 이 경우, 오목부(4a)의 측면의 일부에 메탈라이즈 처리를 행하는 것에 부가하여, 로우 접합층(6)을 올라오게 하고 싶지 않은 접속 부재(5)의 소정의 부분에 표면 산화 처리를 행하는 것이 바람직하다. 표면 산화 처리에 의해, 로우 접합층(6)이 올라오지 않게 되기 때문에, 클리어런스(4d) 전체가 로우 접합층(6)으로 채워지는 것을 막을 수 있기 때문이다. 표면 산화 처리에 한정되지 않고, 습성이 나쁜 물질을 올라오게 하고 싶지 않은 부분에 도포하는 것으로도 좋다. 세라믹스 부재(4)에의 메탈라이즈 처리가, 접속 부재(5)에의 표면 산화 처리 중 어느 한쪽 혹은 양쪽을 행하면, 로우 접합층(6b)을 로우 저류 공간(4b)에만 올라오게 할 수 있다.
로우 저류 공간(4b)은 1개소라도 좋지만, 복수의 로우 저류 공간(4b)을 설치하여도 상관없다. 예컨대 2 혹은 4개소에 서로 대칭이 되도록 로우 저류 공간(4b)을 배치함으로써 더욱 비틀림 파단 강도가 높게 되기 때문이다. 그러나, 예컨대 5개소 이상으로 많아지면, 필요한 로우 접합재량이 많아지고, 또한, 세라믹스에 파단이 생길 가능성이 높아지기 때문에 바람직하지 않다. 그 중에서도, 로우 저류 공간(4b)은 오목부(4a)의 측벽의 서로 대향하는 위치에 1조 혹은 2조 설치되는 것이 바람직하고, 오목부(4a)의 측벽의 서로 대향하는 위치에 1조 설치되는 것이 가장 바람직하다.
(반도체용 서셉터의 제조 방법)
제2 실시형태에 따르는 반도체용 서셉터(21)의 제조 방법에 대해, 제1 실시형태와의 상이점을 중심으로 설명한다.
(가) 제1 실시형태의 도 2∼도 6과 동일하게, 세라믹스 부재(4)를 가공한다.
(나) 도 10(a)(b)에 도시한 바와 같이, 드릴 등을 이용하여 세라믹스 부재(4)의 오목부(4a)의 외주 일부에 로우 저류 공간(4b)을 형성한다. 그 때, 오목부(4a)와 동시에 로우 저류 공간(4b)을 형성하여도 좋다.
(다) 그 후, 도 11(a)(b)에 도시한 바와 같이, 로우 저류 공간(4b)을 제외하고 시일 부재(10)를 세라믹스 부재(4) 상에 배치하고, 그리고 메탈라이즈 처리를 행한다. 메탈라이즈 처리를 행함으로써 로우 접합층(6)이 용융했을 때에 로우 저류 공간(4b)에 올라오기 쉽게 하기 위해서이다. 로우 접합층(6)을 올라오게 하고 싶지 않은 접속 부재(5)의 소정의 부분에 표면 산화 처리를 적절하게 행한다.
(라) 도 12에 도시한 바와 같이, 단자(3) 상의 제1 공간(4e)에 로우 접합층(6)을 배치한다. 그리고 로우 접합층(6)을 통해 접속 부재(5)를 세라믹스 부재(4)의 오목부(4a) 내에 배치한다. 세라믹스 부재(4)와 열팽창 계수가 유사한 고융점 금속으로 이루어지는 접속 부재(5)를, 로우 접합층(6)에 접하도록 오목부(4a)에 삽입한다. 그 후, 로우 접합층(6)을 가열하여 용융시킨다. 가열 온도는 로우 접합층(6)의 융점보다 20℃ 정도 높게까지 가열하는 것이 바람직하다. 로우 접합층(6)의 용융을 확인하고 나서 5분 정도 그 온도에 방치한다.
(마) 그리고 로우 접합층(6)이 접속 부재(5)의 측면이나 로우 저류 공간(4b)의 측면을 올라오도록 하는 것으로 로우 접합층(6)의 계면이 예정된 높이까지 상승하여 로우 저류 공간(4b)이 충전된다. 그 후, 가열을 멈추고 자연 냉각을 행한다. 접속 부재(5)가 로우 접합층(6)을 통해 단자(3)에 접속된다. 이상에 의해, 도 9(a)(b)에 도시하는 반도체용 서셉터(21)가 제조된다.
제2 실시형태에 따르면, 외부 나선의 나사 결합 및 분리에 있어서도 신뢰성이 높고, 고온이라도 사용할 수 있는 신뢰성이 높은 접합 구조, 이 접합 구조를 갖는 반도체 제조 장치가 제공된다.
[실시형태의 변형예]
상기와 같이, 본 발명은 제1, 제2 실시형태에 따라 기재했지만, 이 개시의 일부를 이루는 논술 및 도면은 본 발명을 한정하는 것으로 이해해서는 안된다. 이 개시로부터 당업자에는 여러 가지 대체 실시형태, 실시예 및 운용 기술이 명백해질 것이다. 예컨대, 비틀림 파단 강도를 증가시키기 위해서는, 이하와 같은 구성으로 하여도 상관없다.
변형예 1: 도 13(a)(b)에 도시한 바와 같이, 접속 부재(5)가, 접속 부재(5)의 외주 표면의 일부에 내측에 잘라 넣은 절결부(5f)를 구비하고, 세라믹스 부재(4)에 부착했을 때에 로우 접합층(6)이 제1 공간(4e)에 연속하여 절결부(5f)의 일부를 충전하도록 구성된 반도체용 서셉터(31)로 하여도 좋다.
또한, 실시형태에 따르는 서셉터를 이용한 반도체 제조 장치가 제공된다.
이와 같이, 본 발명은 여기서는 기재하지 않는 여러 가지 실시형태 등을 포함하는 것은 물론이다. 따라서, 본 발명의 기술적 범위는 상기의 설명에서 타당한 특허청구의 범위에 따르는 발명 특정 사항에 의해서만 정해지는 것이다.
[실시예]
[접합 구조체의 제조예]
제1 실시형태에 따르는 접합 구조체의 제조 방법에 준하여, 표 1, 표 2, 표 3에 나타내는 조건 하에, 이하의 공정에 따라, 도 1(a)(b)에 도시한 바와 같은 실시예 1∼42, 비교예 1∼68에 따른 접합 구조체를 제조했다.
(가) 도 2에 도시한 바와 같은, 99.9 질량％ 알루미나 분말로부터 조제된 제1 세라믹스층(41)을 준비했다.
(나) 도 3에 도시한 바와 같이, 제1 세라믹스층(41)의 상면에 탄화텅스텐(WC)과 알루미나(Al2O3)의 혼합물로 이루어지는 전극 재료 페이스트를 인쇄하여, 건조하고, 인쇄 전극, 즉 판형의 내부 전극(2)을 형성했다.
(다) 탄화텅스텐(WC) 분말과 알루미나(Al2O3) 분말을 혼합하여, 성형 후, 불활성 분위기 중에서 1700℃로 소성하여, 소결체를 얻었다. 여기에 직경 2 mm, 두께1 mm의 태블릿 형상의 단자(3)를 가공하여 잘라냈다.
(라) 도 4에 나타내는 바와 같이, 단자(3)를, 하면이 내부 전극(2)의 상면의 일부에 접하도록 내부 전극(2) 상에 배치했다. 그 후, 단자(3)가 배치된 제1 세라믹스 층(41)을 금형 내에 설치했다. 그리고, 단자(3)와 내부 전극(2)을 덮도록 알루미나를 주성분으로 하는 원료 분말을 배치했다. 금형 프레스를 이용하여, 내부 전극(2) 및 단자(3)를 알루미나 원료 분말에 매설한 성형체를 제작했다. 성형체를 질소 중 170℃로 핫 프레스 소성하여, 도 5에 도시한 바와 같은 세라믹스 부재(4)를 얻었다.
(마) 도 6에 도시한 바와 같이, 기계 가공에 의해 단자(3)에 도달하는 직경 7 mm, 깊이 4 mm의 오목부(4a)를 천공(穿孔)했다. 오목부(4a)의 저면(4s)에 직경 2 mm의 단자(3)가 노출하고, 또한 저면(4s)과 단자(3)의 상면(3s)이 동일한 높이가 되도록 단자(3)의 일부도 오목부(4a)와 동시에 연삭 가공했다.
(바) 오목부(4a)의 저면(4s)과, 접속 부재(5)의 하단면(5e)을 표 1, 표 2에 나타내는 표면 거칠기(Ra)가 되도록, 입도 #600의 탄화규소 지립을 이용하여 공기압= 2 kgf/㎠의 조건으로 샌드블라스트법에 의해 조화 처리했다. 표면 거칠기는 샌드블라스트 시간을 바꿈으로써 조정했다. 예컨대, 오목부(4a)의 저면(4s)의 표면 거칠기(Ra)는 샌드블라스트 없이 0.3 ㎛이고, 샌드블라스트 시간을 30초로 하면 Ra는 0.7 ㎛가 되고, 샌드블라스트 시간을 5분으로 하면 Ra는 2.5 ㎛가 된다.
(사) 다음으로, 오목부(4a)에 무전해 도금법으로써 도금 온도 70℃로 10분간, Ni 도금을 실시했다. 세정, 건조 후, 도 7에 도시한 바와 같이, 단자(3)의 상면(3s)을 포함하여 오목부(4a)의 저면(4s)에 로우 접합층(6)(로우재)을 설치했다.
계속해서, 로우 접합층(6)이 인듐(In)인 경우는 (아) 공정을 행하고, 로우 접합층(6)이 알루미늄(Al) 합금인 경우는 (자) 공정을 행했다.
(아) 로우 접합층(6)이 인듐(ln)인 경우, 표 1, 표 2에 나타내는 재질의 접속 부재(5)와 세라믹스 부재(4)를 180℃로 가열했다. 또한, 초음파 납땜 인두(soldering iron)를 이용하여 로우 접합층(6)을 용융하고, 오목부(4a)의 저면(4s)과 단자(3)의 상면(3s) 상의 Ni 도금층을 로우 접합층(6)으로 적셨다. 그 후, 도 8에 도시한 바와 같이, 접속 부재(5)의 하단면(5e)이 로우 접합층(6)에 접하도록 접속 부재(5)의 하부를 오목부(4a)에 삽입했다. 그리고, 200 g의 추로 접속 부재에 하중을 가하면서, 실온까지 냉각했다.
(자) 한편, 로우 접합층(6)이 알루미늄(Al)　합금인 경우, 도 8에 도시한 바와 같이, 표 1, 표 3에 나타내는 재질의 접속 부재(5)를, 접속 부재(5)의 하단면(5e)이 로우 접합층(6)에 접하도록 오목부(4a)에 삽입했다. 그리고, 200 g의 추로 하중을 가하면서, 진공로에서 610℃, 1× 10-5 Torr의 진공 분위기에서 로우 접합을 행했다. 그리고, 로우 접합층(6)을 통해 접속 부재(5)와 세라믹스 부재(4)를 접합하여, 도 1(a)(b)에 도시한 바와 같은, 단자(3)의 표면 상에 로우 접합층(6)을 구비하는, 접합 구조체를 얻었다.
또한, 표 1, 2에 있어서의 접속 부재 내, Ti, Nb, Pt, Mo는 순도 95％ 이상이고, Ti-Ni 합금은 Ti: Ni= 50: 50(at％)이다.
이상과 같이 하여, 도 14에 도시한 바와 같은, 세라믹스 부재(4)의 치수가 20 mm× 20 mm, 세라믹스 부재(4)의 두께(D)가 5 mm, 오목부(4a)의 직경(A)이 7 mm, 오목부(4a)의 깊이(E)가 4 mm, 단자(3)의 직경(C)이 3 mm, 단자(3)의 두께가 0.5 mm인 접합 구조체(1)(시험편)를 복수 준비했다. 각 접합 구조체는, 표 1∼표 3에 나타낸 바와 같은, 단자 재질 및 로우 접합층으로 이루어져, 알루미나 표면 거칠기(Ra) 및 단자 표면 거칠기(Ra)를 구비한다.
(접합 강도 측정)
도 14의 고정구(8)에 접합 구조체(1)를 걸어 둔 후, 접속 부재(5)의 홈(5a)에 비틀어 넣은 인장 부재(9)로 화살표로 나타낸 바와 같이 수직 상측으로 가중을 부가하여, 접속 부재(5)가 세라믹스 부재(4)로부터 박리하기까지의 내가중을 접합 강도(kgf)로 하여 측정했다. 실험 조건 및 실험 결과를 정리하여 표 1, 표 2, 표 3에 나타낸다.
Figure 112008061126008-pat00001
Figure 112008061126008-pat00002
Figure 112008061126008-pat00003
표 1에 의해, 오목부(4a)의 저면(4s)의 표면 거칠기(Ra)가 0.7 ㎛∼2.0 ㎛에서, 양호한 접합 강도를 얻을 수 있는 것을 알 수 있었다. 특히 저면(4s)의 표면 거칠기(Ra)가 상한의 2.0 ㎛에 근접할수록 양호한 접속 강도를 얻을 수 있는 것을 알 수 있었다. 또한 표 1에 있어서, 오목부(4a)의 저면(4s)의 표면 거칠기(Ra)가 동일한 조건이면, 로우 접합층(6)으로서 인듐(In)보다도 금(Al)을 이용한 경우쪽이, 양호한 접속 강도를 얻을 수 있는 것을 알 수 있었다.
표 1, 2에 나타내는 바와 같이, 로우 접합층이 인듐(In)인 경우에 있어서, 접합 부재 재질이 티탄(Ti)인 실시예 1∼10과 비교예 1∼8을 비교한 결과, 오목부(4a)의 저면(4s)의 표면 거칠기(Ra)가 0.7 ㎛∼2.0 ㎛, 접속 부재(5)의 표면 거칠기(Ra)가 1.0 ㎛∼3.0 ㎛에 있어서 각각 양호한 접합 강도가 얻어졌다. 이러한 점에서 오목부(4a)의 저면(4s)과 접속 부재(5)의 표면 거칠기(Ra)의 임계적 의의가 명확하게 되었다. 또한 표 1, 2에 의해 접속 부재 재질을 니오븀(Nb)으로 하는 실시예 11∼14, 비교예 9∼16과, 접속 부재 재질을 백금(Pt)으로 하는 실시예 15∼18, 비교예 17∼24와, 접속 부재 재질을 티탄-니켈(Ti-Ni) 합금으로 하는 실시예 19∼22, 비교예 25∼32에서도 동일하게 하여 로우 접합층이 인듐(In)인 경우에 있어서의 오목부(4a)의 저면(4s)과 접합 부재(5)의 표면 거칠기(Ra)의 임계적 의의가 명확하게 되었다.
또한 표 2에 의해 로우 접합층이 인듐(In)인 경우에 있어서, 접속 부재 재질을 몰리브덴(Mo), 스테인레스(SUS304)로 하고, 오목부(4a)의 저면(4s) 및 접속 부재(5)의 표면 거칠기(Ra)가 본 발명에서 규정하는 범위 내로 한 비교예 33, 34는 어느 것이나 접합 강도가 떨어지고 있는 것을 알 수 있었다. 이러한 점에서, 접속 부재 재질로서는, 티탄(Ti), 니오븀(Nb), 백금(Pt), 티탄-니켈(Ti-Ni) 합금으로 하는 것이 바람직하다는 것을 알 수 있다.
표 1, 표 3에 나타내는 바와 같이, 로우 접합층이 알루미늄(Al) 합금인 경우 에 있어서, 접속 부재 재질을 티탄(Ti)으로 하는 실시예 23∼30과 비교예 35∼42를 비교한 결과, 오목부(4a)의 저면(4s)의 표면 거칠기(Ra)가 0.7 ㎛∼2.0 ㎛, 접속 부재(5)의 표면 거칠기(Ra)가 1.0 ㎛∼3.0 ㎛에 있어서 각각 양호한 접합 강도가 얻어졌다. 이러한 점에서, 오목부(4a)의 저면(4s)과 접속 부재(5)의 표면 거칠기(Ra)의 임계적 의의가 명확해졌다. 또한 표 1, 3에 의해, 접속 부재 재질을 니오븀(Nb)으로 하는 실시예 31∼34, 비교예 43∼50과, 접속 부재 재질을 백금(Pt)으로 하는 실시예 35∼38, 비교예 51∼58과, 접속 부재 재질을 티탄-니켈(Ti-Ni) 합금으로 하는 실시예 39∼42, 비교예 59∼66에서도 동일하게 하여 로우 접합층이 알루미늄(Al) 합금인 경우에 있어서의 오목부(4a)의 저면(4s)과 접속 부재(5)의 표면 거칠기(Ra)의 임계적 의의가 명확해졌다.
또한 표 3에 의해, 로우 접합층이 알루미늄(Al) 합금인 경우에 있어서, 접속 부재 재질을 몰리브덴(Mo), 스테인레스(SUS304)로 하고, 오목부(4a)의 저면(4s) 및 접속 부재(5)의 표면 거칠기(Ra)가 본 발명에서 규정하는 범위 내로 한 비교예 67, 68은 어느 것이나 접합 강도가 뒤떨어지고 있는 것을 알 수 있었다. 이러한 점에서, 접속 부재 재질로서는, 티탄(Ti), 니오븀(Nb), 백금(Pt), 티탄-니켈(Ti-Ni) 합금으로 하는 것이 바람직하다는 것을 알 수 있다.
(균열성 시험)
접합 구조체의 제조예와 동일하게 하여, 표 4에 나타낸 바와 같은, 접속 부재 재질, 로우 접합층으로 이루어지는 접합 구조체를 얻었다. 그리고, 알루미늄제의 냉각 수로(51a)를 제공하는 냉각판(51)을 열 전도성 수지 시트(53)를 통해 접합 구조체에 접합하고, 접속 부재(5)와 냉각판(51) 사이에 접속 부재(5)를 둘러 싸도록 절연관(52)을 부착하여, 도 15에 도시한 바와 같은, 정전 척(61)을 얻었다. 그 후, 내부 전극(2)에 통전하여 세라믹스 부재(4)를 가열하고, 평균 온도 80℃에 설정했을 때의 균열성을 서모그래피(thermography)로 평가했다. 결과를 도 16에 도시한다. 도 16은, 서모그래피로부터 단자(3) 주변의 기판 적재면측의 표면을 측정한 결과로부터 온도 분포를 등고선으로 트레이스한 결과를 나타낸다. 도 16(a)는 실시예를 나타내고, 도 16(b)는 비교예를 나타낸다. 그 결과, 단자(3)의 주변과, 세라믹스 부재(4)의 표면의 평균 온도의 차를 비교하면, 실시예가 -2.2℃, 비교예가 -3.5℃로 되어, 균열성이 향상하는 것을 알 수 있었다.
Figure 112008061126008-pat00004
도 1의 (a)는 제1 실시형태에 따르는 반도체용 서셉터의 세로 방향으로 절단하여 얻어지는 단면 개략도를 도시하고, (b)는 제1 실시형태에 따르는 반도체용 서셉터의 세라믹스 부재의 표면에 평행하게 절단하여 얻어지는 A1·A2에서 본 단면 개략도를 도시하고, (c)는 제1 실시형태에 따르는 반도체용 서셉터의 세라믹스 부재의 표면에 평행하게 절단하여 얻어지는 B1·B2에서 본 단면 개략도를 도시한다.
도 2는 제1 실시형태에 따르는 반도체용 서셉터의 제조 공정도(제1 도)를 도시한다.
도 3은 제1 실시형태에 따르는 반도체용 서셉터의 제조 공정도(제2 도)를 도시한다.
도 4는 제1 실시형태에 따르는 반도체용 서셉터의 제조 공정도(제3 도)를 도시한다.
도 5는 제1 실시형태에 따르는 반도체용 서셉터의 제조 공정도(제4 도)를 도시한다.
도 6은 제1 실시형태에 따르는 반도체용 서셉터의 제조 공정도(제5 도)를 도시한다.
도 7은 제1 실시형태에 따르는 반도체용 서셉터의 제조 공정도(제6 도)를 도시한다.
도 8은 제1 실시형태에 따르는 반도체용 서셉터의 제조 공정도(제7 도)를 도시한다.
도 9의 (a)는 제2 실시형태에 따르는 반도체용 서셉터의 세로 방향으로 절단하여 얻어지는 단면 개략도를 도시하고, (b)는 제2 실시형태에 따르는 반도체용 서셉터의 세라믹스 부재의 표면에 평행하게 절단하여 얻어지는 단면 개략도를 도시한다.
도 10의 (a)(b)는 제2 실시형태에 따르는 반도체용 서셉터의 제조 공정도(제1 도)를 도시한다.
도 11의 (a)(b)는 제2 실시형태에 따르는 반도체용 서셉터의 제조 공정도(제2 도)를 도시한다.
도 12는 제2 실시형태에 따르는 반도체용 서셉터의 제조 공정도(제3 도)를 도시한다.
도 13의 (a)는 제2 실시형태의 변형예 1에 따르는 반도체용 서셉터의 세로 방향으로 절단하여 얻어지는 단면 개략도를 도시하고, (b)는 제2 실시형태의 변형예 1에 따르는 반도체용 서셉터의 세라믹스 부재의 표면에 평행하게 절단하여 얻어지는 단면 개략도를 도시한다.
도 14는 반도체용 서셉터의 접합 구조체의 접합 강도 측정의 개념도를 도시한다.
도 15는 균열성 시험에 이용한 정전 척의 개략도를 도시한다.
도 16의 (a)(b)는 서모그래피에서 단자 3주변의 기판 적재면측의 표면을 측정한 결과로부터 온도 분포를 등고선으로 트레이스(trace)한 결과를 도시한다[(a)는 실시예, (b)는 비교예].
<도면의 주요 부분에 대한 부호의 설명>
11, 21, 31, 51: 반도체용 서셉터(접합 구조체)
2: 내부 전극(인쇄 전극) 3: 단자
4: 세라믹스 부재 4a: 오목부
4b: 로우 저류 공간 4d: 클리어런스
4c: 단자 구멍 5: 접속 부재
5a: 홈 5b: 키부
5f: 절결부 6: 로우 합층

Claims (8)

  1. 판형의 내부 전극(2)이 매설되고, 표면으로부터 상기 내부 전극(2)을 향하는 오목부(4a)가 설치되고, 상기 오목부(4a)의 저면(4s)의 일부에는 상기 내부 전극(2)에 이르는 단자 구멍(4c)이 설치되며, 상기 저면(4s)이 상기 표면보다 거칠고, 알루미나를 포함하여 이루어지는 세라믹스 부재(4)와,
    하면이 상기 내부 전극(2)에 접하고, 상면(3s)이 상기 오목부(4a)의 저면(4s)의 수평 레벨에 노출되도록 상기 단자 구멍(4c)에 매립된 도전성의 단자(3)와,
    상기 상면(3s)을 포함하여 상기 오목부(4a)의 저면(4s)에 접하는 로우 접합층(6)과,
    하단면(5e)이 상기 로우 접합층(6)에 접하도록 하부가 상기 오목부(4a)에 삽입되고, 열팽창 계수가 6.5 ppm/K∼9.5 ppm/K의 범위인 도전성의 접속 부재(5)를 포함하고
    상기 오목부(4a)의 저면(4s)과 상기 로우 접합층(6) 사이에 배치된 Ni를 포함하는 도금층을 더 포함하는 것을 특징으로 하는 접합 구조체.
  2. 제1항에 있어서, 상기 접속 부재(5)는, 열 전도율이 50W/mK 이하인 금속을 포함하는 것을 특징으로 하는 접합 구조체.
  3. 제1항 또는 제2항에 있어서, 상기 접속 부재(5)는, 티탄(Ti), 니오븀(Nb), 백금(Pt) 및 이들의 합금으로 이루어지는 군으로부터 선택되는 금속을 포함하고,
    상기 오목부(4a)의 저면(4s)은, 표면 거칠기가 Ra= 0.7 ㎛∼2.0 ㎛가 되도록 조화 처리되어 있고,
    상기 접속 부재(5)의 상기 하단면(5e)은 표면 거칠기가 Ra= 1 ㎛∼3 ㎛가 되도록 조화 처리되어 있는 것을 특징으로 하는 접합 구조체.
  4. 삭제
  5. 제1항에 있어서, 상기 세라믹스 부재(4)의 표면에 평행한 상기 세라믹스 부재(4)의 단면에 있어서 반원 형상의 로우 저류 공간(4b)이 상기 세라믹스 부재(4)의 상기 오목부(4a)의 측벽의 일부에 설치되고, 상기 로우 접합층(6)은 상기 로우 저류 공간(4b)의 일부를 충전하고 있으며, 상기 접속 부재(5)는, 상기 로우 저류 공간(4b)의 일부를 메우도록 상기 접속 부재(5)의 외주 표면의 일부에, 상기 로우 저류 공간(4b)과 걸어 맞춰지는 키부(5b)를 더 포함하는 것을 특징으로 하는 접합 구조체.
  6. 제5항에 있어서, 상기 접속 부재(5)는, 상기 접속 부재(5)의 외주 표면의 일부에 상기 접속 부재(5)의 내측에 잘라 넣은 절결부(5f)를 포함하고, 상기 로우 접합층(6)은 상기 절결부(5f)의 일부를 충전하고 있는 것을 특징으로 하는 접합 구조체.
  7. 알루미나를 포함하여 이루어지는 제1 세라믹스층(41)의 상면에 판형의 내부 전극(2)을 형성하는 공정과,
    소결체로 이루어지는 단자(3)를, 하면이 상기 내부 전극(2)의 상면의 일부에 접하도록 상기 내부 전극(2) 상에 배치하는 공정과,
    상기 단자(3)와 상기 내부 전극(2)을 덮도록 알루미나를 포함하여 이루어지는 소성 재료를 배치하고, 소성하여 제2 세라믹스층(42)을 얻고, 상기 내부 전극(2) 및 상기 단자(3)가 상기 제1 세라믹스층(41)과 상기 제2 세라믹스층(42) 사이에 매설된 세라믹스 부재(4)를 제작하는 공정과,
    상기 세라믹스 부재(4)의 표면으로부터 상기 내부 전극(2)을 향하는 오목부(4a)를 설치하고, 상기 단자(3)의 상면(3s)을 상기 오목부(4a)의 저면(4s)의 일부에 노출시키는 공정과,
    상기 오목부(4a)의 저면(4s)의 표면 거칠기가 Ra= 0.7 ㎛∼2.0 ㎛가 되도록 조화 처리하는 공정과,
    상기 단자(3)의 상면(3s)을 포함하여 상기 오목부(4a)의 저면(4s)에 로우 접합층(6)을 설치하되, 상기 저면(4s)과 상기 로우 접합층(6) 사이에, Ni를 포함하는 도금층을 배치하는 공정과,
    표면 거칠기가 Ra= 1 ㎛ ∼3 ㎛가 되도록 상기 로우 접합층(6)과 접촉면이 조화 처리되고, 열팽창 계수가 6.5 ppm/K∼9.5 ppm/K의 범위인 도전성의 접속 부재(5)의 하단면(5e)이, 상기 로우 접합층(6)에 접하도록 상기 접속 부재(5)의 하부를 상기 오목부(4a)에 삽입하는 공정
    을 포함하는 것을 특징으로 하는 접합 구조체의 제조 방법.
  8. 판형의 내부 전극(2)이 매설되고, 표면으로부터 상기 내부 전극(2)을 향하는 오목부(4a)가 설치되고, 상기 오목부(4a)의 저면(4s)의 일부에는 상기 내부 전극(2)에 이르는 단자 구멍(4c)이 설치되며, 상기 저면(4s)이 상기 표면보다 거칠고, 알루미나를 포함하여 이루어지는 세라믹스 부재(4)와,
    하면이 상기 내부 전극(2)에 접하고, 상면(3s)이 상기 오목부(4a)의 저면(4s)의 수평 레벨에 노출되도록 상기 단자 구멍(4c)에 매립된 도전성의 단자(3)와,
    상기 상면(3s)을 포함하여 상기 오목부(4a)의 저면(4s)에 접하는 로우 접합층(6)과,
    하단면(5e)이 상기 로우 접합층(6)에 접하도록 하부가 상기 오목부(4a)에 삽입되고, 열팽창 계수가 6.5 ppm/K∼9.5 ppm/K의 범위인 도전성의 접속 부재(5)를 포함하고,
    상기 접속 부재(5)는, 티탄(Ti), 니오븀(Nb), 백금(Pt) 및 이들의 합금으로 이루어지는 군으로부터 선택되는 금속을 포함하고,
    상기 오목부(4a)의 저면(4s)은, 표면 거칠기가 Ra= 0.7 ㎛∼2.0 ㎛가 되도록 조화 처리되어 있고,
    상기 접속 부재(5)의 상기 하단면(5e)은 표면 거칠기가 Ra= 1 ㎛∼3 ㎛가 되도록 조화 처리되어 있고,
    상기 세라믹스 부재(4)의 표면에 평행한 상기 세라믹스 부재(4)의 단면에 있어서 반원 형상의 로우 저류 공간(4b)이 상기 세라믹스 부재(4)의 상기 오목부(4a)의 측벽의 일부에 설치되고, 상기 로우 접합층(6)은 상기 로우 저류 공간(4b)의 일부를 충전하고 있으며, 상기 접속 부재(5)는, 상기 로우 저류 공간(4b)의 일부를 메우도록 상기 접속 부재(5)의 외주 표면의 일부에, 상기 로우 저류 공간(4b)과 걸어 맞춰지는 키부(5b)를 더 포함하고,
    상기 접속 부재(5)는, 상기 접속 부재(5)의 외주 표면의 일부에 상기 접속 부재(5)의 내측에 잘라 넣은 절결부(5f)를 포함하고, 상기 로우 접합층(6)은 상기 절결부(5f)의 일부를 충전하고 있는 것을 특징으로 하는 접합 구조체.
KR1020080083900A 2007-08-30 2008-08-27 접합 구조체 및 그 제조 방법 KR101099891B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US96894507P 2007-08-30 2007-08-30
US60/968,945 2007-08-30

Publications (2)

Publication Number Publication Date
KR20090023195A KR20090023195A (ko) 2009-03-04
KR101099891B1 true KR101099891B1 (ko) 2011-12-28

Family

ID=40555511

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080083900A KR101099891B1 (ko) 2007-08-30 2008-08-27 접합 구조체 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20090169726A1 (ko)
JP (1) JP5174582B2 (ko)
KR (1) KR101099891B1 (ko)
TW (1) TWI390663B (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728429B2 (en) * 2010-07-27 2017-08-08 Lam Research Corporation Parasitic plasma prevention in plasma processing chambers
JP4803329B1 (ja) * 2011-03-15 2011-10-26 オムロン株式会社 コンタクト及びその製造方法
US8696392B2 (en) * 2011-03-15 2014-04-15 Omron Corporation Contact and method for manufacturing the contact
JP5968651B2 (ja) 2011-03-31 2016-08-10 日本碍子株式会社 半導体製造装置用部材
JP2014138164A (ja) * 2013-01-18 2014-07-28 Sumitomo Osaka Cement Co Ltd 静電チャック装置
JP6280012B2 (ja) * 2014-09-29 2018-02-14 京セラ株式会社 試料保持具
JP6356598B2 (ja) * 2014-12-25 2018-07-11 京セラ株式会社 半導体製造装置用部品
JP6636812B2 (ja) * 2016-01-28 2020-01-29 京セラ株式会社 半導体製造装置用部品
KR102298654B1 (ko) * 2017-04-19 2021-09-07 주식회사 미코세라믹스 내구성이 개선된 세라믹 히터
US11167363B2 (en) * 2017-05-10 2021-11-09 Board Of Trustees Of Michigan State University Brazing methods using porous interlayers and related articles
GB2562477B (en) * 2017-05-12 2022-05-18 Oxford Instruments Nanotechnology Tools Ltd Joining method
JP7109258B2 (ja) * 2018-05-24 2022-07-29 日本特殊陶業株式会社 電極埋設部材の製造方法
JP7280059B2 (ja) * 2018-05-29 2023-05-23 日本特殊陶業株式会社 電極埋設部材の製造方法
JP7161892B2 (ja) * 2018-08-31 2022-10-27 日本特殊陶業株式会社 電極埋設部材の製造方法
KR102240705B1 (ko) * 2018-10-11 2021-04-15 삼성전기주식회사 전자 부품
JP2020177735A (ja) * 2019-04-15 2020-10-29 日本特殊陶業株式会社 電極埋設部材の製造方法
JP7356868B2 (ja) * 2019-11-05 2023-10-05 日本特殊陶業株式会社 複合部材
CN111620701B (zh) * 2020-03-27 2022-05-13 烟台睿瓷新材料技术有限公司 一种多层复合陶瓷盘及其制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253786A (ja) * 2003-01-29 2004-09-09 Ngk Insulators Ltd セラミックスの接合構造

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6073167A (ja) * 1983-09-28 1985-04-25 Nippon Piston Ring Co Ltd カムシャフトの製造方法
JP2689685B2 (ja) * 1990-05-02 1997-12-10 三菱マテリアル株式会社 半導体装置用軽量基板
JP3790000B2 (ja) * 1997-01-27 2006-06-28 日本碍子株式会社 セラミックス部材と電力供給用コネクターとの接合構造
JP3746594B2 (ja) * 1997-06-20 2006-02-15 日本碍子株式会社 セラミックスの接合構造およびその製造方法
JPH1147979A (ja) * 1997-07-25 1999-02-23 Meidensha Corp 異種金属材料の接合方法
JP3297637B2 (ja) * 1998-01-30 2002-07-02 京セラ株式会社 ウエハ支持部材
JP3771722B2 (ja) * 1998-07-31 2006-04-26 京セラ株式会社 ウエハ支持部材
JP2004356638A (ja) * 1999-06-09 2004-12-16 Ibiden Co Ltd 半導体製造・検査装置用セラミック基板
JP3568194B2 (ja) * 2000-06-21 2004-09-22 東芝セラミックス株式会社 半導体熱処理用セラミックヒーター
JP2002016005A (ja) * 2000-06-29 2002-01-18 Sumitomo Electric Ind Ltd 半導体製造装置用電極端子接合セラミックス部材及びその製造方法
JP2002222884A (ja) * 2001-01-23 2002-08-09 Kyocera Corp 半導体素子収納用パッケージ
JP3550390B2 (ja) * 2002-04-24 2004-08-04 京セラ株式会社 熱電変換素子及び熱電モジュール
JP4189177B2 (ja) * 2002-06-25 2008-12-03 京セラ株式会社 端子電極部材
US7252872B2 (en) * 2003-01-29 2007-08-07 Ngk Insulators, Ltd. Joined structures of ceramics
JP4184829B2 (ja) * 2003-02-25 2008-11-19 京セラ株式会社 静電チャックの製造方法
JP2004292233A (ja) * 2003-03-26 2004-10-21 Matsushita Electric Works Ltd セラミックと金属のロウ付け方法
JP2005019480A (ja) * 2003-06-24 2005-01-20 Taiheiyo Cement Corp 給電端子の接合構造
JP2005245106A (ja) * 2004-02-25 2005-09-08 Kyocera Corp 静電チャック
JP2005340442A (ja) * 2004-05-26 2005-12-08 Kyocera Corp 静電チャック及びその製造方法
JP2006165181A (ja) * 2004-12-06 2006-06-22 Toshiba Ceramics Co Ltd 金属部材埋設セラミックス基材の給電端子取付け構造
JP4542485B2 (ja) * 2004-12-14 2010-09-15 日本碍子株式会社 アルミナ部材及びその製造方法
JP4454505B2 (ja) * 2005-01-07 2010-04-21 京セラ株式会社 ウェハ支持部材
JP4510745B2 (ja) * 2005-10-28 2010-07-28 日本碍子株式会社 セラミックス基材と電力供給用コネクタの接合構造
JP4727434B2 (ja) * 2006-01-18 2011-07-20 住友大阪セメント株式会社 静電チャック装置
JP2007258610A (ja) * 2006-03-24 2007-10-04 Ngk Insulators Ltd アルミナ焼成体
JP2008135737A (ja) * 2006-11-01 2008-06-12 Ngk Insulators Ltd 静電チャック及び静電チャックの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004253786A (ja) * 2003-01-29 2004-09-09 Ngk Insulators Ltd セラミックスの接合構造

Also Published As

Publication number Publication date
JP2009060103A (ja) 2009-03-19
US20090169726A1 (en) 2009-07-02
TWI390663B (zh) 2013-03-21
KR20090023195A (ko) 2009-03-04
TW200933808A (en) 2009-08-01
JP5174582B2 (ja) 2013-04-03

Similar Documents

Publication Publication Date Title
KR101099891B1 (ko) 접합 구조체 및 그 제조 방법
JP4542485B2 (ja) アルミナ部材及びその製造方法
JP4421595B2 (ja) 加熱装置
JP4467453B2 (ja) セラミックス部材及びその製造方法
JP4648030B2 (ja) イットリア焼結体、セラミックス部材、及び、イットリア焼結体の製造方法
JP5117146B2 (ja) 加熱装置
TWI450353B (zh) A bonding structure and a semiconductor manufacturing apparatus
JPH10273371A (ja) 金属部材とセラミックス部材との接合構造およびその製造方法
EP1119026A2 (en) Wafer holder for semiconductor manufacturing apparatus
US6225606B1 (en) Ceramic heater
TWI480972B (zh) A wafer holding body for improving the connection method of the high-frequency electrode, and a semiconductor manufacturing apparatus comprising the same
JP5345449B2 (ja) 接合構造体及びその製造方法
CN106068251B (zh) 接合体的制造方法
JP4005268B2 (ja) セラミックスと金属との接合構造およびこれに使用する中間挿入材
KR100553444B1 (ko) 서셉터 및 그 제조방법
JP4858319B2 (ja) ウェハ保持体の電極接続構造
JP4321857B2 (ja) セラミックスの接合構造
JP4436575B2 (ja) ウエハ支持部材及びその製造方法
JP2002141404A (ja) 電極内蔵体及びこれを用いたウエハ支持部材
US7252872B2 (en) Joined structures of ceramics
JP4502462B2 (ja) ウエハ支持部材及びその製造方法
JP3568194B2 (ja) 半導体熱処理用セラミックヒーター
US11869796B2 (en) Electrode-embedded member and method for manufacturing same, electrostatic chuck, and ceramic heater
KR102386581B1 (ko) 웨이퍼 적재대 및 그 제법
JP4199604B2 (ja) 窒化アルミニウムのセラミックスヒータ

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141205

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151118

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161123

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171120

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 9