KR101086182B1 - 이방성 도전 접속 방법 및 이방성 도전 접착 필름 - Google Patents

이방성 도전 접속 방법 및 이방성 도전 접착 필름 Download PDF

Info

Publication number
KR101086182B1
KR101086182B1 KR1020067017138A KR20067017138A KR101086182B1 KR 101086182 B1 KR101086182 B1 KR 101086182B1 KR 1020067017138 A KR1020067017138 A KR 1020067017138A KR 20067017138 A KR20067017138 A KR 20067017138A KR 101086182 B1 KR101086182 B1 KR 101086182B1
Authority
KR
South Korea
Prior art keywords
anisotropic conductive
conductive adhesive
adhesive film
circuit board
connection
Prior art date
Application number
KR1020067017138A
Other languages
English (en)
Other versions
KR20060126574A (ko
Inventor
미사오 고니시
Original Assignee
소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤 filed Critical 소니 케미카루 앤드 인포메이션 디바이스 가부시키가이샤
Publication of KR20060126574A publication Critical patent/KR20060126574A/ko
Application granted granted Critical
Publication of KR101086182B1 publication Critical patent/KR101086182B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/27011—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature
    • H01L2224/27013—Involving a permanent auxiliary member, i.e. a member which is left at least partly in the finished device, e.g. coating, dummy feature for holding or confining the layer connector, e.g. solder flow barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83051—Forming additional members, e.g. dam structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83859—Localised curing of parts of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0548—Masks
    • H05K2203/056—Using an artwork, i.e. a photomask for exposing photosensitive layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0073—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces
    • H05K3/0082—Masks not provided for in groups H05K3/02 - H05K3/46, e.g. for photomechanical production of patterned surfaces characterised by the exposure method of radiation-sensitive masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesives Or Adhesive Processes (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

본 발명은 회로 기판의 접속 단자와 전자 소자의 접속부를 이방성 도전 접착 필름에 의해 전기적으로 접속할 때, 도전 입자의 포착성을 향상시키면서 이방성 도전 접속시에 전체의 유동성을 확보하여, 압착시의 압력을 증대시키지 않고, 회로 기판과 전자 소자를 서로 충분한 강도로 가접착할 수 있게 한다. 본 발명에서는 회로 기판 (1) 상에 도전 입자 (2)를 함유하는 광 경화형의 이방성 도전 접착 필름 (4)를 배치하고, 이 이방성 도전 접착 필름 (4) 상에 회로 기판 (1)의 접속 단자 (1b)에 대응한 노광 패턴을 갖는 노광용 마스크 (5)를 배치하며, 노광용 마스크 (5)를 통해 이 이방성 도전 접착 필름 (4)에 빛을 조사하고, 이 이방성 접착 필름 (4)의 빛이 조사된 노광부 (4a)를 광 중합시켜 그의 용융 점도를 증대시키며, 이어서 노과용 마스크 (5)를 제거하고, 회로 기판 (1)의 접속 단자 (1b)에 대하여, 이방성 도전 접착 필름 (4)측으로부터 전자 소자 (6)의 접속부 (6a)를 위치 정렬하여 양자를 밀착시키며, 이방성 도전 접착 필름 (4)를 광 중합시킴으로써, 회로 기판 (1)의 접속 단자 (1b)와 전자 소자 (6)의 접속부 (6a)를 접속한다.
이방성 도전 접착 필름, 노광용 마스크, 접속 단자

Description

이방성 도전 접속 방법 및 이방성 도전 접착 필름 {ANISOTROPIC CONDUCTION CONNECTING METHOD AND ANISOTROPIC CONDUCTION ADHESIVE FILM}
본 발명은 회로 기판의 접속 단자와 전자 소자의 접속부를 전기적으로 접속하는 방법 및 이 방법에 사용하는 이방성 도전 접착 필름에 관한 것이다.
종래부터 회로 기판의 접속 단자와, 다른 회로 기판 또는 IC 칩 등의 전자 소자의 접속부를 도 4(a)에 도시한 바와 같이, 도전 입자 (41)을 열 경화형 수지 (42)에 분산시킨 이방성 도전 접착 필름 (43)을 사용하여 접속하는 것이 행해지고 있다.
그런데, 이러한 이방성 도전 접착 필름의 접속 신뢰성을 향상시키기 위해, 이방성 도전 접속시에 회로 기판의 접속 단자와 전자 소자의 접속부 사이에서의 도전 입자의 포착성을 향상시키는 것이 요구되고 있다. 이에 대하여, 도 4(b)에 도시한 바와 같이, 이방성 도전 접착 필름 (43) 전체에 걸쳐서 도 4(a)의 경우에 비해 도전 입자수를 증대시키거나, 또는 도 4(c)에 도시한 바와 같이, 도 4(a)의 경우와 도전 입자수의 총량은 다르지 않지만, 도전 입자 밀도를 증대시킨 박막과 도전 입자를 함유하지 않는 열 경화형 접착제층 (44)를 적층하여 이방성 도전 접착 필름 (43)으로 하는 것이 행해지고 있다.
그러나, 도 4(b) 또는 도 4(c)에 도시한 것과 같은 양태에서는, 도전 입자의 포착성이 충분하다고는 할 수 없기 때문에, 일본 특허 공개 제2000-104033호 공보에 기재된 층간 절연 접착제 부착 필름의 용융 점도 조정 기술을 이용하여, 수지 조성을 조정하여 이방성 도전 접착 필름 전체의 용융 점도를 증대시킴으로써, 이방성 도전 접속시 열 압착을 행할 때 접속 영역으로부터 도전 입자가 비접속 영역으로 이동하는 것을 억제하려는 시도가 이루어지고 있다.
특허 문헌 1: 일본 특허 공개 제2000-104033호 공보
<발명의 개시>
<발명이 해결하고자 하는 과제>
그러나, 이방성 도전 접착 필름 전체의 용융 점도를 증대시키면, 이방성 도전 접속시에 전체가 유동하기 어려워지기 때문에, 압착시의 압력을 증대시킬 필요가 있으며, 경우에 따라 회로 기판 또는 전자 소자가 손상된다는 문제점이 있다. 또한, 열 압착 전에 회로 기판과 전자 소자를 서로 가접착할 때, 접착력이 충분하다고는 할 수 없으며, 박리 또는 어긋남이 발생하기 쉽다는 문제점도 있다.
본 발명은 회로 기판의 접속 단자와 전자 소자의 접속부를 이방성 도전 접착 필름에 의해 이방성 도전 접속할 때, 도전 입자의 포착성을 향상시키면서 압착시의 압력을 증대시키지 않도록, 이방성 도전 접착 필름 전체의 유동성을 확보하고, 회로 기판과 전자 소자를 서로 충분한 강도로 가접착할 수 있도록 하는 것을 목적으로 한다.
본 발명자들은 이방성 도전 접착 필름에 사용하는 절연성 접착제로서, 광 경화형 절연성 수지를 사용하여 회로 기판의 접속 단자 상 또는 접속 단자 주위 상의 이방성 도전 접착 필름에 빛을 조사하면, 회로 기판과 전자 소자를 서로 충분한 강도로 가접착하고, 이방성 도전 접속시에 전체의 유동성을 확보하면서, 각각 접속 단자 상 또는 접속 단자 주위 상의 이방성 도전 접착 필름의 용융 점도를 증대시킬 수 있으며, 그 결과 압착시의 압력을 증대시키지 않고 이방성 접속 부위의 도전 입자의 포착성을 향상시킬 수 있다는 것을 발견하여, 본 발명을 완성시켰다.
즉, 본 발명은 제1 양태로서,
공정 (a): 회로 기판 상에 도전 입자가 광 경화형 절연성 접착제에 분산되어 이루어지는 이방성 도전 접착 필름을 배치하는 공정;
공정 (b): 상기 이방성 도전 접착 필름 상에 회로 기판의 접속 단자에 대응한 노광 패턴을 갖는 노광용 마스크를 배치하는 공정;
공정 (c): 노광용 마스크를 통해 상기 이방성 도전 접착 필름에 빛을 조사하여 상기 이방성 도전 접착 필름의 빛이 조사된 노광부를 광 중합시켜, 그의 용융 점도를 증대시키는 공정; 및
공정 (d): 노광용 마스크를 제거하고, 회로 기판의 접속 단자에 대하여, 이방성 도전 접착 필름측으로부터 전자 소자의 접속부를 위치 정렬하여 양자를 밀착시키며, 이방성 도전 접착 필름 전체에 빛을 조사하여 전체를 광 중합시킴으로써, 회로 기판의 접속 단자와 전자 소자의 접속부를 접속하는 공정
을 포함하는, 회로 기판의 접속 단자와 전자 소자의 접속부의 이방성 도전 접속 방법을 제공한다.
또한, 본 발명은 제2 양태로서,
공정 (a'): 회로 기판 상에 도전 입자가 광 경화형 절연성 접착제에 분산되어 이루어지는 이방성 도전 접착제층과 그의 적어도 한쪽 면에 열 경화형 접착제층이 설치된 적층형 이방성 도전 접착 필름을 배치하는 공정;
공정 (b'): 적층형 이방성 도전 접착 필름 상에 회로 기판의 접속 단자에 대응하는 노광 패턴을 갖는 노광용 마스크를 배치하는 공정;
공정 (c'): 노광용 마스크를 통해 상기 적층형 이방성 도전 접착 필름에 빛을 조사하여 적층형 이방성 도전 접착 필름의 광 경화형 이방성 도전 접착제층의 빛이 조사된 노광부를 광 중합시켜, 그의 용융 점도를 증대시키는 공정; 및
공정 (d'): 노광용 마스크를 제거하고, 회로 기판의 접속 단자에 대하여, 적층형 이방성 도전 접착 필름측으로부터 전자 소자의 접속부를 위치 정렬하여 양자를 밀착시키며, 적어도 열 경화형 접착제층을 경화시킴으로써, 회로 기판의 접속 단자와 전자 소자의 접속부를 접속하는 공정
을 포함하는, 회로 기판의 접속 단자와 전자 소자의 접속부의 이방성 도전 접속 방법을 제공한다.
또한, 본 발명은 제3 양태로서, 도전 입자가 광 경화형 절연성 접착제에 분산되어 이루어지는 이방성 도전 접착제층을 포함하며, 이방성 도전 접속 패턴에 따라, 이방성 도전 접착 필름의 이방성 도전 접착제층 중에 용융 점도가 상이한 영역이 설치되어 있는 것을 특징으로 하는 이방성 도전 접착 필름을 제공한다.
<발명의 효과>
본 발명에 따르면, 회로 기판의 접속 단자와 전자 소자의 접속부를 이방성 도전 접착제 또는 이방성 도전 접착 필름에 의해 전기적으로 접속할 때, 도전 입자의 포착성을 향상시키면서 이방성 도전 접속시에 전체의 유동성을 확보하여, 압착시의 압력을 증대시키지 않을 뿐만 아니라, 회로 기판과 전자 소자를 서로 충분한 강도로 접착할 수 있다.
도 1은 본 발명의 이방성 도전 접속 방법의 공정 설명도이다.
도 2는 본 발명의 이방성 도전 접속 방법의 공정 설명도이다.
도 3은 본 발명의 이방성 도전 접착 필름의 단면도이다.
도 4는 종래의 이방성 도전 접착 필름의 단면도이다.
<도면의 주요 부분에 대한 부호의 간단한 설명>
1, 21: 회로 기판
1b, 21b: 접속 단자
2, 22: 도전 입자
3, 33: 광 경화형 절연성 접착제
4, 26: 이방성 도전 접착 필름
24: 광 경화형의 이방성 도전 접착제층
4a, 24a: 노광부
4b, 24b: 비노광부
<발명을 실시하기 위한 최선의 형태>
본 발명의 제1 양태인 회로 기판의 접속 단자와 전자 소자의 접속부를 이방성 도전 접속하는 방법에 대하여, 도 1을 참조하면서 공정별로 설명한다.
공정 (a)
도 1(a)에 도시한 바와 같이, 회로 기판 (1) 상에 도전 입자 (2)가 광 경화형 절연성 접착제 (3)에 분산되어 이루어지는 광 경화형의 이방성 도전 접착 필름 (4)를 배치한다.
회로 기판 (1)로서는, 가요성 프린트 배선 기판(일본 특허 공개 (평)11-013654호 공보 등), 반도체 장치용 중계 기판(일본 특허 공개 (평)11-097101호 공보 등), 범프 부착 배선 회로 기판(일본 특허 공개 제2000-303745호 공보 등), 세라믹 배선 회로 기판 및 프리프레그를 사용하는 다층 배선 회로 기판 등의 공지된 회로 기판을 사용할 수 있지만, 기본적으로는 폴리이미드 필름 또는 알루미나판 등의 절연성 기판 (1a) 상에 동박 등의 금속박을 패턴화한 배선 회로(도시하지 않음)가 형성되고, 배선 회로의 단부에는 다른 전자 소자(예를 들면, 가요성 배선 기판, IC칩, 안테나 소자, 컨덴서 소자, 저항 소자 등)와 접속하기 위한 접속 단자 (1b)가 형성된 구조를 갖는 것을 사용한다. 단자 사이에는 공지된 절연성의 커버 코팅층 (1c)를 형성할 수도 있다.
광 경화형의 이방성 도전 접착 필름 (4)를 구성하는 도전 입자로서는, 이방성 도전 접착 필름에서 사용되고 있는 공지된 도전 입자를 사용할 수 있다. 예를 들면 니켈, 철, 구리, 알루미늄, 주석, 납, 크롬, 코발트, 은, 금 등 각종 금속 또 는 금속 합금의 입자, 금속 산화물, 카본, 흑연, 유리 또는 세라믹, 플라스틱 등의 입자의 표면에 금속을 코팅한 것, 또는 이들의 입자의 표면에 추가로 절연 박막을 코팅한 것 등을 사용할 수 있다. 이들의 도전 입자의 입경 또는 재질에 대해서는, 접속하기 위한 회로 기판의 배선 피치 또는 패턴, 접속 단자의 두께 또는 재질 등에 따라 적절하게 선택할 수 있다.
광 경화형의 이방성 도전 접착 필름 (4)를 구성하는 광 경화형 절연성 접착제 (3)으로서는, 공지된 라디칼 중합형 또는 양이온 중합형의 광 경화형 접착제를 사용할 수 있다. 여기서, "광"으로서는 자외선, 전자선 및 X선 등의 활성 에너지선 등을 들 수 있다. 또한, 광 경화형 접착제의 접착 성분으로서는, 예를 들면 광 중합성 아크릴계 화합물, 바람직하게는 분자량(중량 평균 분자량) 10000 이하의 아크릴계 단량체 또는 올리고머를 들 수 있다. 특히, (메트)아크릴산알킬에스테르, (메트)아크릴산아릴알킬에스테르, 우레탄 변성 아크릴레이트, 에폭시 변성 아크릴레이트 등을 바람직하게 들 수 있다. 이들은 단독으로, 또는 2종 이상을 병용할 수도 있다.
광 경화형 절연성 접착제 (3)에는 광 중합 개시제로서 공지된 광 경화형 아크릴계 접착제에서 사용되고 있는 것을 사용할 수 있다. 예를 들면, 벤조페논계, 아세토페논계, 벤조인, 벤조인알킬에테르계, 벤질, 벤질디메틸케탈, 아실포스핀옥시드계 및 티옥산톤계의 각종 광 중합 개시제를 들 수 있다. 이들의 광 중합 개시제는 단독으로, 또는 조합하여 사용할 수 있다. 또한, 지방족 아민 또는 방향족 아민을 광 중합 보조제로서 첨가할 수도 있다.
광 중합 개시제의 사용량은 사용하는 광 경화형 접착 성분에 따라 다르지만, 중합성 아크릴계 화합물을 사용한 경우에는, 중합성 아크릴계 화합물 100 중량부에 대하여, 바람직하게는 0.1 내지 10 중량부이다.
광 경화형 절연성 접착제 (3)에는 상술한 성분 뿐만 아니라, 페녹시 수지 또는 에폭시 수지 등의 열 가소성 수지, 가교제, 각종 고무 성분, 충전제, 레벨링제, 점도 조정제 및 산화 방지제 등을 필요에 따라 적절하게 배합할 수 있다.
광 경화형의 이방성 도전 접착 필름 (4)는, 예를 들면 광 경화형 절연성 접착제 (3)을 구성하는 각 성분, 도전 입자, 광 중합 개시제 및 기타 첨가 성분을 필요에 따라 톨루엔 등의 용매와 함께 균일하게 혼합하며, 폴리에틸렌테레프탈레이트(PET) 시트 등의 박리 시트 상에 도포하고, 건조시켜 필름화함으로써 제조할 수 있다.
공정 (b)
이어서, 도 1(b1) 또는 (b2)에 도시한 바와 같이, 이방성 도전 접착 필름 (4)의 위에 회로 기판 (1)의 접속 단자 (1b)에 대응하는 노광 패턴을 갖는 노광용 마스크 (5)를 배치한다. 이 경우, 노광용 마스크 (5)의 노광 패턴은 회로 기판 (1)의 접속 단자 (1b) 상의 이방성 도전 접착 필름 (4)에 빛이 조사되는 패턴(도 1(b1)), 또는 회로 기판 (1)의 접속 단자 (1b) 주위의 이방성 도전 접착 필름 (4)에 빛이 조사되는 패턴(도 1(b2))이다. 여기서, 접속 단자 (1b)의 주위란, 접속 단자 (1b)를 원 또는 정방형으로 둘러싼 경우 뿐만 아니라, 라인상으로 끼운 경우 또는 L자형으로 둘러싼 경우도 포함한다.
또한, 노광용 마스크 (5)는 회로 기판 (1)의 접속 단자 (1b)에 대응하는 노광 패턴을 갖는 것 이외에는, 종래 공지된 노광용 마스크와 동일한 구성으로 할 수 있다.
공정 (c)
이어서, 노광용 마스크 (5)를 통해 이방성 도전 접착 필름 (4)에 빛을 조사하며, 이방성 도전 접착 필름 (4)의 빛이 조사된 노광부를 광 중합시켜, 그 부분의 용융 점도를 증대시킨다. 여기서, 도 1(b1)의 노광 패턴의 경우, 도 1(c1)에 도시한 바와 같이, 회로 기판 (1)의 접속 단자 (1b) 상의 이방성 도전 접착 필름의 노광부 (4a)의 용융 점도가 높아진다. 그 결과, 이 노광부 (4a)에서의 도전 입자의 포착성을 높일 수 있다. 또한, 이방성 도전 접착 필름 (4)의 비노광부에서는 광 중합 반응이 진행되지 않기 때문에, 회로 기판 (1)과 전자 소자를 서로 충분한 강도로 가접착할 수 있으며, 이방성 도전 접속시에 이방성 도전 접착 필름 (4) 전체의 유동성을 확보할 수 있고, 압착시의 압력을 과도하게 높일 필요성이 없어진다.
또한, 도 1(b2)의 노광 패턴의 경우, 도 1(c2)에 도시한 바와 같이, 회로 기판 (1)의 접속 단자 (1b) 주위 상의 이방성 도전 접착 필름의 노광부 (4a)의 용융 점도가 높아진다. 그 결과, 접속 단자 상의 이방성 도전 접착 필름의 비노광부 (4b)의 용융 점도가 높아지지 않으며, 따라서 용융 점도 면에서는 도전 입자 (2)가 접속 단자 (1b) 상으로부터 압착시에 쉽게 도피할 수 있게 되어 있지만, 이 비노광부 (4b)의 주위에는 용융 점도가 높은 영역이 형성되어 있기 때문에, 결과적으로 이 비노광부 (4b)에서의 도전 입자의 포착성을 높일 수 있다. 또한, 이방성 도전 접착 필름 (4)의 비노광부에서는 광 중합 반응이 진행되지 않기 때문에, 회로 기판 (1)과 전자 소자를 서로 충분한 강도로 가접착할 수 있으며, 이방성 도전 접속시에 이방성 도전 접착 필름 (4) 전체의 유동성을 확보할 수 있고, 압착시의 압력을 도 1(c1)의 경우에 비해, 보다 감소시키는 것이 가능해진다. 따라서, 비교적 큰 면적으로 범프 접속하는 경우에 적합하다.
공정 (d)
이어서, 노광용 마스크 (5)를 제거하고, 회로 기판 (1)의 접속 단자 (1b)에 대하여, 이방성 도전 접착 필름 (4)측으로부터 전자 소자 (6)의 접속부 (6a)를 위치 정렬하여 양자를 밀착시키며, 이방성 도전 접착 필름 (4) 전체에 빛을 조사하여 전체를 광 중합시킴으로써, 회로 기판 (1)의 접속 단자 (1b)와 전자 소자의 접속부를 양호한 접속 신뢰성으로 이방성 도전 접속할 수 있다(도 1(d)). 여기서, 전자 소자 (6)으로서는, 회로 기판 (1)과 동일한 회로 기판 또는 가요성 배선 기판, IC칩, 안테나 소자, 컨덴서 소자, 저항 소자 등을 들 수 있으며, 이의 접속부 (6a)로서는, 공지된 범프 또는 전극 패드 구조를 들 수 있다.
이어서, 본 발명의 제2 양태의 이방성 도전 접속 방법에 대하여, 도 2를 참조하면서 공정별로 설명한다. 또한, 제2 양태의 이방성 도전 접속 방법에서는, 적어도 한쪽 면에 열 경화형 접착층이 설치된 적층형 이방성 도전 접착 필름을 사용한다는 면에서, 제1 양태의 이방성 도전 접속 방법과 상이하다. 이러한 적층형 이방성 도전 접착 필름을 사용함으로써, 도 4(c)에 관련하여 설명한 바와 같이, 도전 입자를 함유하는 층의 두께를 얇게 하여 도전 입자 밀도를 높일 수 있으며, 도전 입자의 총량을 증대시키지 않고, 양호한 접속 신뢰성을 실현하는 것이 가능해져, 결과적으로 이방성 접속 비용을 감소시키는 것도 가능해진다.
공정 (a')
우선, 도 2(A1) 또는 도 2(A2)에 도시한 바와 같이, 회로 기판 (21) 상에 도전 입자 (22)가 광 경화형 절연성 접착제 (23)에 분산되어 이루어지는 광 경화형의 이방성 도전 접착제층 (24)와 그의 적어도 한쪽 면에 열 경화형 접착제층 (25)가 설치된 적층형 이방성 도전 접착 필름 (26)을 배치한다. 여기서, 도 2(A1)의 경우에는, 한쪽 면에 열 경화형 접착제층 (25)가 설치된 적층형 이방성 도전 접착 필름 (26)을 회로 기판 (21)측에 이방성 도전 접착제층 (24)가 위치하도록 배치하고 있지만, 회로 기판 (21)측에 열 경화형 접착제층 (25)가 위치하도록 할 수도 있다. 또한, 도 2(A2)의 경우와 같이, 양면에 열 경화형 접착제층 (25)가 설치된 적층형 이방성 도전 접착 필름 (26)을 사용할 수도 있다.
열 경화형 접착제층 (25)를 구성하는 열 경화형 수지로서는, 에폭시 수지, 우레탄 수지, 불포화 폴리에스테르 수지 등을 들 수 있다. 이 중에서도, 상온에서 고체인 에폭시 수지를 사용하는 것이 바람직하다. 이 경우, 상온에서 액상인 에폭시 수지를 병용할 수도 있다. 상온에서 고형인 에폭시 수지에 대한 액상인 에폭시 수지의 배합 비율은, 이방성 도전 접착 필름에 대한 요구 성능에 따라서 적절하게 결정할 수 있다. 또한, 이상과 같은 고형 또는 액상인 에폭시 수지를 포함하는 필름의 가요성의 정도를 보다 향상시키며, 그에 따라 이방성 도전 접착 필름의 박리 강도도 보다 향상시키는 경우에는, 이들 에폭시 수지에 추가로 가요성 에폭시 수지 를 병용하는 것이 특히 바람직하다. 이 경우, 열 경화성 절연성 접착제 중의 가요성 에폭시 수지의 함유량은, 지나치게 적은 경우에는 가요성 에폭시 수지의 첨가 효과가 충분히 얻어지지 않으며, 지나치게 많은 경우에는 내열성이 저하되기 때문에, 바람직하게는 5 내지 35 중량％, 보다 바람직하게는 5 내지 25 중량％이다.
또한, 회로 기판 (21), 도전 입자 (22) 및 광 경화형 절연성 접착제 (23)은 도 1에 관련하여 설명한 회로 기판 (1), 도전 입자 (2) 및 광 경화형 절연성 접착제 (3)과 각각 동일한 것을 사용할 수 있다.
적층형 이방성 도전 접착 필름 (26)은, 예를 들면 광 경화형 절연성 접착제 (3)을 구성하는 각 성분, 도전 입자, 광 중합 개시제 및 기타 첨가 성분을 필요에 따라 톨루엔 등의 용매와 함께 균일하게 혼합하고, PET 시트 등의 박리 시트 상에 도포하여 건조시킴으로써 광 경화형의 이방성 도전 접착 필름을 제조하며, 한편 열 경화성 수지를 캐스트법 또는 다이 압출법 등에 의해 필름화하고, 두 필름을 공지된 적층법에 의해 적층함으로써 제조할 수 있다.
공정 (b')
이어서, 도 2(A1)에 도시한 적층형 이방성 도전 접착 필름 (26) 상에 회로 기판 (21)의 접속 단자 (21b)에 대응하는 노광 패턴을 갖는 노광용 마스크 (27)을 배치한다. 이 공정은 도 1의 양태에서의 공정 (b)와 동일한 조작이 된다. 여기서, 노광용 마스크 (27)의 노광 패턴이 회로 기판 (21)의 접속 단자 (21b) 상의 적층형 이방성 도전 접착 필름 (26)에 빛이 조사되는 패턴인 경우를 도 2(B1)에 도시하고, 노광용 마스크 (5)의 노광 패턴이 회로 기판 (21)의 접속 단자 (21b) 주위 상의 적층형 이방성 도전 접착 필름 (26)에 빛이 조사되는 패턴인 경우를 도 2(B2)에 도시한다.
또한, 도 2(A2)의 경우도, 도 2(A1)의 경우와 마찬가지로 노광용 마스크 (27)을 배치할 수 있다(도시하지 않음).
공정 (c')
이어서, 노광용 마스크 (27)을 통해 적층형 이방성 도전 접착 필름 (26)에 빛을 조사하며, 적층형 이방성 도전 접착 필름 (26)의 이방성 도전 접착제층 (24)의 빛이 조사된 노광부 (24a)를 광 중합시켜, 이 부분의 용융 점도를 증대시킨다. 여기서, 도 2(B1)의 노광 패턴의 경우, 도 2(C1)에 도시한 바와 같이, 회로 기판 (21)의 접속 단자 (21b) 상의 이방성 도전 접착 필름 (26)의 이방성 도전 접착제층 (24)의 노광부 (24a)의 용융 점도가 높아진다. 그 결과, 이 노광부 (24a)에서의 도전 입자 (22)의 포착성을 높일 수 있다. 또한, 이방성 도전 접착 필름 (26)의 이방성 도전 접착제층 (24)의 비노광부 (24b)에서는 광 중합 반응이 진행되지 않기 때문에, 회로 기판 (21)과 전자 소자를 서로 충분한 강도로 가접착할 수 있으며, 이방성 도전 접속시에 이방성 도전 접착 필름 (26) 전체의 유동성을 확보할 수 있기 때문에, 압착시의 압력을 과도하게 높일 필요성은 없다.
또한, 도 2(B2)의 노광 패턴의 경우, 도 2(C2)에 도시한 바와 같이, 회로 기판 (21)의 접속 단자 (21b) 주위 상의 이방성 도전 접착 필름 (26)의 이방성 도전 접착제층 (24)의 노광부 (24a)의 용융 점도가 높아진다. 그 결과, 접속 단자 (21b) 상의 이방성 도전 접착 필름 (26)의 이방성 도전 접착제층 (24)의 비노광부 (24b)의 용융 점도가 높아지지 않으며, 따라서 용융 점도의 면에서는 도전 입자 (22)가 접속 단자 (21b) 상으로부터 압착시에 쉽게 도피할 수 있게 되어 있지만, 이 비노광부 (24b)의 주위에는 용융 점도가 높은 영역(댐)이 형성되어 있기 때문에, 결과적으로 이 비노광부 (24b)에서의 도전 입자 (22)의 포착성을 높일 수 있다. 또한, 이방성 도전 접착 필름 (26)의 이방성 도전 접착제층 (24)의 비노광부 (24b)에서는 광 중합 반응이 진행되지 않기 때문에, 회로 기판 (21)과 전자 소자를 서로 충분한 강도로 가접착할 수 있으며, 이방성 도전 접속시에 이방성 도전 접착 필름 (26) 전체의 유동성을 확보할 수 있고, 압착시의 압력을 도 1(c1)의 경우에 비해 보다 감소시키는 것이 가능해져, 비교적 큰 면적의 범프 접속하는 경우에 적합하다.
공정 (d')
이어서, 노광용 마스크 (27)을 제거하고, 회로 기판 (21)의 접속 단자 (21b)에 대하여 적층형 이방성 도전 접착 필름 (26)측으로부터 전자 소자 (28)의 접속부 (28a)를 위치 정렬하여 양자를 밀착시키며, 적어도 열 경화형 접착제층 (25)를 열 경화시킴으로써, 회로 기판 (21)의 접속 단자 (21b)와 전자 소자 (28)의 접속부 (28a)를 접속한다. 이 경우, 열 경화형의 이방성 도전 접착제층 (24)에 빛을 조사하여 경화시킬 수도 있다. 이와 같이 하여, 회로 기판 (21)의 접속 단자 (21b)와 전자 소자 (28)의 접속부 (28a)를 양호한 접속 신뢰성으로 이방성 도전 접속할 수 있다(도 2(D)). 여기서, 전자 소자 (28)로서는, 도 1(d)에서 설명한 전자 소자 (6)과 동일한 것을 사용할 수 있다.
이상의 본 발명의 제1 및 제2 양태의 이방성 도전 접속 방법에서 사용할 수 있는 이방성 도전 접착 필름 (31)은 도 3(a)에 도시한 바와 같이, 도전 입자 (32)가 광 경화형 절연성 접착제 (33)에 분산되어 이루어지는 이방성 도전 접착제층을 포함하는 것이며, 이방성 도전 접속 패턴에 따라, 이방성 도전 접착 필름 (31) 중에 용융 점도가 다른 영역, 즉 상대적으로 용융 점도가 높은 영역 X와 낮은 영역 Y를 갖는다.
이방성 도전 접속 부위가 영역 X인 경우, 도 1(b1) 및 도 2(B1)에서 설명한 바와 같이, 영역 X는 빛이 조사됨으로써 광 중합을 일으켜 용융 점도가 증대된 노광부에 해당한다. 따라서, 도 1(c1) 및 도 2(C1)에서 설명한 바와 같이, 영역 X 에서 도전 입자의 포착성을 높일 수 있다. 또한, 회로 기판과 전자 소자를 서로 충분한 강도로 가접착할 수 있으며, 이방성 도전 접속시에 이방성 도전 접착 필름 전체의 유동성을 확보할 수 있고, 압착시의 압력을 과도하게 높일 필요성이 없다.
또한, 이방성 도전 접속 부위가 영역 Y인 경우, 도 1(b2) 및 도 2(B2)에서 설명한 바와 같이, 영역 Y는 이방성 도전 접속 부위 주위의 용융 점도가 높은 영역 X로 둘러싸인 영역이며, 도 1(c1) 및 도 2(C1)에서 설명한 바와 같이, 결과적으로 이 영역 Y에서의 도전 입자의 포착성을 높일 수 있다. 또한, 회로 기판과 전자 소자를 서로 충분한 강도로 가접착할 수 있으며, 이방성 도전 접속시에 이방성 도전 접착 필름 전체의 유동성을 확보할 수 있고, 압착시의 압력을 도 1(c1)의 경우에 비해 보다 감소시키는 것이 가능해져, 비교적 큰 면적의 범프 접속하는 경우에 적합하다.
또한, 이 이방성 도전 접착 필름 (31)에는 도 3(b)에 도시한 바와 같이, 그의 한쪽 면(도 3(b)) 또는 양면에 열 경화형 접착제층 (34)를 설치할 수 있다.
또한, 도전 입자 (32), 광 경화형 절연성 접착제 (33), 열 경화형 접착제층 (34)는 각각 상술한 도전 입자 (2), 광 경화형 절연성 접착제 (3), 열 경화형 접착제층 (25)와 동일한 구성으로 할 수 있다.
실시예 1 내지 3, 비교예 1 내지 2
하기 표 1에 나타내는 성분을 톨루엔과 아세트산에틸의 혼합 용제(중량비 1:1)에 고형분이 60 중량％가 되도록 균일하게 혼합함으로써 자외선 경화형 접착제 조성물을 제조하고, 이 자외선 경화형 접착제 조성물을 박리 처리한 폴리에틸렌테레프탈레이트 필름에 건조 두께가 20 ㎛ 또는 40 ㎛가 되도록 도포하고, 80 ℃에서 5분간 건조하여 광 경화형 이방성 도전 접착 필름을 제조하였다. 이 필름의 용융 점도(레오미터 RS15O(하아케사)으로 측정)는 자외선 조사 전은 6.O×106 mPaㆍs(80 ℃)였으며, 자외선 조사(200 mJ/㎠(320 내지 390 ㎚)) 후는 3.0×108 mPaㆍs(80 ℃))였다.
또한, 하기 표 2에 나타내는 성분을 톨루엔과 아세트산에틸의 혼합 용제(중량비 1:1)에 고형분이 60 중량％가 되도록 균일하게 혼합함으로써 열 경화형 접착제 조성물을 제조하고, 이 열 경화형 접착제 조성물을 박리 처리한 폴리에틸렌테레프탈레이트 필름에 건조 두께가 10 ㎛, 20 ㎛ 또는 40 ㎛가 되도록 도포하고, 80 ℃에서 5분간 건조하여 열 경화형 접착 필름을 제조하였다. 이 필름의 용융 점도(레오미터 RS150(하아케사)으로 측정)는 6.0×106 mPaㆍs(80 ℃)였다.
실시예 1의 광 경화형의 이방성 도전 접착 필름으로서, 40 ㎛ 두께의 단층인 광 경화형 이방성 도전 접착 필름을 사용하였으며, 실시예 2 및 3의 적층형 이방성 도전 접착 필름으로서, 20 ㎛ 두께의 광 경화형 이방성 도전 접착 필름의 한쪽 면에 20 ㎛ 두께의 열 경화형 접착 필름을 통상법에 의해 적층한 것을 사용하였고, 실시예 3의 적층형 이방성 도전 접착 필름으로서, 20 ㎛ 두께의 광 경화형 이방성 도전 접착 필름의 양면에 10 ㎛ 두께의 열 경화형 접착 필름을 통상법에 의해 적층한 것을 사용하였다.
또한, 비교예 1의 열 경화형 이방성 도전 접착 필름으로서는, 하기 표 3에 나타내는 성분을 톨루엔과 아세트산에틸의 혼합 용제(중량비 1:1)에 고형분이 60 중량％가 되도록 균일하게 혼합함으로써 열 경화형 접착제 조성물을 제조하고, 이 열 경화형 접착제 조성물을 박리 처리한 폴리에틸렌테레프탈레이트 필름에 건조 두께가 40 ㎛가 되도록 도포하고, 80 ℃에서 5분간 건조하여 열 경화형 접착 필름을 제조하였다. 이 필름의 용융 점도(레오미터 RS150(하아케사)으로 측정)는 6.0×106 mPaㆍs(80 ℃)였다.
또한, 비교예 2의 열 경화형 이방성 도전 접착 필름으로서는, 하기 표 4에 나타내는 성분을 톨루엔과 아세트산에틸의 혼합 용제(중량비 1:1)에 고형분이 60 중량％가 되도록 균일하게 혼합함으로써 열 경화형 접착제 조성물을 제조하고, 이 열 경화형 접착제 조성물을 박리 처리한 폴리에틸렌테레프탈레이트 필름에 건조 두께가 40 ㎛가 되도록 도포하고, 80 ℃에서 5분간 건조하여 열 경화형 접착 필름을 제조하였다. 이 필름의 용융 점도(레오미터 RS150(하아케사)으로 측정)는 9.0×107 mPaㆍs(80 ℃)였다.
Figure 112006060883319-pct00001
Figure 112006060883319-pct00002
Figure 112006060883319-pct00003
Figure 112006060883319-pct00004
제조한 각 실시예 및 비교예의 이방성 도전 접착 필름에 대하여, 이하에 설명한 바와 같이 점착성을 평가하였다. 또한, 제조한 각 실시예 및 비교예의 이방성 도전 접착 필름을 사용하여, 시험용 회로 기판과 시험용 투명 액정 기판에 대하여 이방성 도전 접속을 행하였다. 이때의 입자 포착수를 이하에 설명한 바와 같이 측정하였다. 얻어진 결과를 하기 표 5에 나타낸다.
또한, 실시예 1의 이방성 도전 접착 필름에 대해서는, 시험용 투명 액정 기판 상에 이방성 도전 접착 필름을 배치하고, 접속 단자 상의 이방성 도전 접착 필름에 200 mJ/㎠(320 내지 390 ㎚)의 조건으로 빛을 조사한 후, 시험용 회로 기판을 위치 정렬하여 170 ℃×80 MPa×10초의 조건으로 열 압착하였다.
실시예 2 내지 3의 이방성 도전 접착 필름에 대해서는, 시험용 투명 액정 기판 상에 이방성 도전 접착 필름을 배치하고, 접속 단자 상의 이방성 도전 접착 필름에 200 mJ/㎠(320 내지 390 ㎚)의 조건으로 빛을 조사한 후, 시험용 투명 액정 기판을 위치 정렬하는 조건으로 열 압착하였다. 또한, 실시예 2의 이방성 도전 접착 필름에 대해서는, 그의 이면측의 광 경화성 이방성 도전 접착제층을 시험용 투명 액정 기판측에 배치하였다.
또한, 비교예 1 내지 2의 열 경화형 이방성 도전 접착 필름에 대해서는, 시험용 투명 액정 기판 상에 이방성 도전 접착 필름을 배치하고, 시험용 회로 기판을 위치 정렬하여 170 ℃×80 MPa×10초의 조건으로 열 압착하였다.
점착성
유리판에 ACF(이방성 도전 접착 필름)/박리 처리 PET(폴리에틸렌테레프탈레이트)를 가열 압착기를 사용하여, 40 ℃×0.5 MPa×2초의 조건으로 열 압착하고, 그 후 박리 처리 PET를 박리하여 노출된 ACF의 상태를 관찰하였다.
(평가 기준)
등급 기준
○: ACF가 유리 상에 전착(轉着)된 경우
×: ACF가 유리 상에 전착되지 않은 경우
입자 포착수
압착된 IC의 범프(범프 1개당의 표면적=2500 ㎛2) 상에 존재하는 도전 입자수를 현미경으로 계수하여, 그의 평균값을 입자 포착수로 하였다.
Figure 112006060883319-pct00005
표 5로부터 알 수 있는 바와 같이, 실시예 1의 경우에는 자외선 경화형 이방성 도전 접착제 단층의 이방성 도전 접착 필름을 사용하여, 접속 단자 상의 접착제의 용융 점도를 증대시키고 있기 때문에, 점착성도 양호하고, 도전 입자의 포착성도 양호하였다. 실시예 2의 경우에는 실시예 1의 경우와 마찬가지로, 접속 단자 상의 접착제의 용융 점도를 증대시키고 있지만, 실시예 1의 경우에 비해, 한쪽 면에 열 경화성 접착제층을 설치함과 동시에, 자외선 경화형 이방성 도전 접착제층의 두께를 절반으로 하고 있다. 이 때문에, 점착성에 문제가 없을 뿐만 아니라, 자외선 경화형 이방성 도전 접착제층의 두께를 절반으로 했음에도 불구하고, 도전 입자 포착수는 실용상 문제가 생기지 않는 4 ％의 저하로 멈출 수 있었다. 실시예 3의 경우, 실시예 1의 경우와 마찬가지로, 접속 단자 상의 접착제의 용융 점도를 증대시키고 있지만, 실시예 1의 경우에 비해, 양면에 열 경화성 접착제층을 설치함과 동시에, 자외선 경화형 이방성 도전 접착제층의 두께를 절반으로 하고 있다. 이 때문에 점착성에 문제가 없을 뿐만 아니라, 자외선 경화형 이방성 도전 접착제층의 두께를 절반으로 했음에도 불구하고, 실용상 문제가 생기지 않는 12 ％의 저하로 멈출 수 있었다.
한편, 비교예 1 및 2의 경우에는, 열 경화형 이방성 도전 접착제 단층의 이방성 도전 접착 필름을 사용하고 있기 때문에, 도전 입자의 포착성에 문제점이 관찰되었다. 비교예 2의 경우에는, 점착성에 문제점이 관찰되었다.
본 발명의 이방성 도전 접속 방법에 따르면, 회로 기판의 접속 단자와 전자 소자의 접속부를 이방성 도전 접착제 또는 이방성 도전 접착 필름에 의해 전기적으로 접속할 때, 도전 입자의 포착성을 향상시키면서 이방성 도전 접속시에 전체의 유동성을 확보하여, 압착시의 압력을 증대시키지 않고, 회로 기판과 전자 소자를 서로 충분한 강도로 접착할 수 있다. 따라서, 본 발명의 이방성 도전 접속 방법은 각종 회로 기판과 전자 소자를 접속하는 데에 있어서 적합한 방법이다.

Claims (8)

  1. 공정 (a): 회로 기판 상에 도전 입자가 광 경화형 절연성 접착제에 분산되어 이루어지는 이방성 도전 접착 필름을 배치하는 공정;
    공정 (b): 상기 이방성 도전 접착 필름 상에 회로 기판의 접속 단자에 대응한 노광 패턴을 갖는 노광용 마스크를 배치하는 공정;
    공정 (c): 노광용 마스크를 통해 상기 이방성 도전 접착 필름에 빛을 조사하여 상기 이방성 도전 접착 필름의 빛이 조사된 노광부를 광 중합시켜, 그의 용융 점도를 증대시키는 공정; 및
    공정 (d): 노광용 마스크를 제거하고, 회로 기판의 접속 단자에 대하여, 이방성 도전 접착 필름측으로부터 전자 소자의 접속부를 위치 정렬하여 양자를 밀착시키고, 이방성 도전 접착 필름 전체에 빛을 조사하여 전체를 광 중합시킴으로써, 회로 기판의 접속 단자와 전자 소자의 접속부를 접속하는 공정
    을 포함하는, 회로 기판의 접속 단자와 전자 소자의 접속부의 이방성 도전 접속 방법.
  2. 제1항에 있어서, 공정 (c)에서 회로 기판의 접속 단자 상의 이방성 도전 접착 필름에 빛을 조사하는, 회로 기판의 접속 단자와 전자 소자의 접속부의 이방성 도전 접속 방법.
  3. 제1항에 있어서, 공정 (c)에서 회로 기판의 접속 단자 주위 상의 이방성 도전 접착 필름에 빛을 조사하는, 회로 기판의 접속 단자와 전자 소자의 접속부의 이방성 도전 접속 방법.
  4. 공정 (a'): 회로 기판 상에 도전 입자가 광 경화형 절연성 접착제에 분산되어 이루어지는 이방성 도전 접착제층과 그의 적어도 한쪽 면에 열 경화형 접착제층이 설치된 적층형 이방성 도전 접착 필름을 배치하는 공정;
    공정 (b'): 적층형 이방성 도전 접착 필름 상에 회로 기판의 접속 단자에 대응한 노광 패턴을 갖는 노광용 마스크를 배치하는 공정;
    공정 (c'): 노광용 마스크를 통해 상기 적층형 이방성 도전 접착 필름에 빛을 조사하여 적층형 이방성 도전 접착 필름의 광 경화형 이방성 도전 접착제층의 빛이 조사된 노광부를 광 중합시켜, 그의 용융 점도를 증대시키는 공정; 및
    공정 (d'): 노광용 마스크를 제거하고, 회로 기판의 접속 단자에 대하여 적층형 이방성 도전 접착 필름측으로부터 전자 소자의 접속부를 위치 정렬하여 양자를 밀착시키고, 적어도 열 경화형 접착제층을 경화시킴으로써, 회로 기판의 접속 단자와 전자 소자의 접속부를 접속하는 공정
    을 포함하는, 회로 기판의 접속 단자와 전자 소자의 접속부의 이방성 도전 접속 방법.
  5. 제4항에 있어서, 공정 (c')에서 회로 기판의 접속 단자 상의 적층형 이방성 도전 접착 필름의 이방성 도전 접착제층에 빛을 조사하는, 회로 기판의 접속 단자와 전자 소자의 접속부의 이방성 도전 접속 방법.
  6. 제4항에 있어서, 공정 (c')에서 회로 기판의 접속 단자 주위 상의 적층형 이방성 도전 접착 필름의 이방성 도전 접착제층에 빛을 조사하는, 회로 기판의 접속 단자와 전자 소자의 접속부의 이방성 도전 접속 방법.
  7. 도전 입자가 광 경화형 절연성 접착제에 분산되어 이루어지는 이방성 도전 접착제층을 포함하며, 이방성 도전 접속 패턴에 따라, 이방성 도전 접착 필름의 이방성 도전 접착제층 중에 용융 점도가 상이한 영역이 설치되어 있는 것을 특징으로 하는 이방성 도전 접착 필름.
  8. 제7항에 있어서, 이방성 도전 접착층의 적어도 한쪽 면에 열 경화형 접착제층이 형성되어 있는, 이방성 도전 접착 필름.
KR1020067017138A 2004-02-26 2004-09-30 이방성 도전 접속 방법 및 이방성 도전 접착 필름 KR101086182B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004052260A JP4385794B2 (ja) 2004-02-26 2004-02-26 異方性導電接続方法
JPJP-P-2004-00052260 2004-02-26
PCT/JP2004/014330 WO2005083772A1 (ja) 2004-02-26 2004-09-30 異方性導電接続方法及び異方性導電接着フィルム

Publications (2)

Publication Number Publication Date
KR20060126574A KR20060126574A (ko) 2006-12-07
KR101086182B1 true KR101086182B1 (ko) 2011-11-25

Family

ID=34908664

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067017138A KR101086182B1 (ko) 2004-02-26 2004-09-30 이방성 도전 접속 방법 및 이방성 도전 접착 필름

Country Status (7)

Country Link
US (1) US7655107B2 (ko)
JP (1) JP4385794B2 (ko)
KR (1) KR101086182B1 (ko)
CN (1) CN1926675B (ko)
HK (1) HK1103169A1 (ko)
TW (1) TWI274780B (ko)
WO (1) WO2005083772A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160130768A (ko) * 2014-03-07 2016-11-14 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름 및 그의 제조 방법

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237517A (ja) * 2005-02-28 2006-09-07 Sanyo Electric Co Ltd 回路装置およびその製造方法
KR100608533B1 (ko) * 2005-05-13 2006-08-08 쓰리엠 이노베이티브 프로퍼티즈 캄파니 전기 전도성이 우수한 고분자 수지 및 그 제조방법
KR20080004021A (ko) * 2006-07-04 2008-01-09 쓰리엠 이노베이티브 프로퍼티즈 캄파니 양면의 접착력이 서로 다른 전도성 점착 테이프 및 그제조방법
KR101269741B1 (ko) * 2006-07-04 2013-05-30 쓰리엠 이노베이티브 프로퍼티즈 캄파니 탄성 및 접착성을 갖는 전자기파 차단용 가스켓
JP5046581B2 (ja) * 2006-07-28 2012-10-10 旭化成イーマテリアルズ株式会社 回路接続用接着剤
WO2008078478A1 (ja) * 2006-12-27 2008-07-03 Panasonic Corporation 導電性バンプとその形成方法および半導体装置とその製造方法
KR20090067964A (ko) * 2007-12-21 2009-06-25 쓰리엠 이노베이티브 프로퍼티즈 캄파니 점착 테이프 및 그 제조방법
JP4814277B2 (ja) * 2008-04-18 2011-11-16 ソニーケミカル＆インフォメーションデバイス株式会社 接合体、該接合体の製造方法、及び該接合体に用いられる異方性導電膜
CN102131881B (zh) 2008-08-20 2016-01-20 Lg化学株式会社 粘合剂
JP5402109B2 (ja) * 2009-02-27 2014-01-29 デクセリアルズ株式会社 異方性導電フィルム及び発光装置
JP4581016B2 (ja) * 2009-03-25 2010-11-17 株式会社東芝 半導体チップ実装体、半導体チップ実装体の製造方法および電子機器
US20110100709A1 (en) * 2009-10-30 2011-05-05 Dongyan Wang Spd films and light valve laminates with improved bus-bar connections
KR101293879B1 (ko) 2010-02-26 2013-08-07 주식회사 엘지화학 점착제 조성물
JP2010251789A (ja) * 2010-06-22 2010-11-04 Sony Chemical & Information Device Corp 接合体及びその製造方法
KR101332441B1 (ko) * 2010-12-31 2013-11-25 제일모직주식회사 이방 도전성 필름
DE102011057172A1 (de) * 2011-12-29 2013-07-04 Gp Solar Gmbh Verfahren und Vorrichtung zur Herstellung einer Beschichtung auf einem Halbleiterbauelement
TWI454195B (zh) 2012-04-19 2014-09-21 Chunghwa Picture Tubes Ltd 固設半導體晶片於線路基板之方法及其結構
CN109166649B (zh) 2012-08-24 2021-04-13 迪睿合电子材料有限公司 各向异性导电膜及其制造方法
TWI547538B (zh) * 2012-08-24 2016-09-01 Dexerials Corp 異向性導電膜之製造方法及異向性導電膜
JP5714631B2 (ja) * 2013-03-26 2015-05-07 富士フイルム株式会社 異方導電性シート及び導通接続方法
US11195813B2 (en) 2014-02-04 2021-12-07 Dexerials Corporation Anisotropic conductive film and production method of the same
KR101681410B1 (ko) * 2015-04-20 2016-11-30 삼성전기주식회사 커패시터 부품
CN109904705B (zh) * 2017-12-07 2021-10-08 泰科电子(上海)有限公司 导电端子坯料条的制造方法和导电端子的制造方法
KR102530672B1 (ko) * 2018-07-20 2023-05-08 엘지디스플레이 주식회사 스트레쳐블 표시 장치
KR20210114596A (ko) * 2020-03-10 2021-09-24 삼성디스플레이 주식회사 표시장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000105388A (ja) * 1998-09-30 2000-04-11 Matsushita Electric Ind Co Ltd 液晶表示装置の製造方法、液晶表示装置、および導電性接着フィルム
JP2002057191A (ja) * 2000-05-30 2002-02-22 Mitsubishi Electric Corp 半導体装置およびその製造方法並びにこれに用いる半導体チップ接着用フィルム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2547895B2 (ja) * 1990-03-20 1996-10-23 シャープ株式会社 半導体装置の実装方法
US5187020A (en) * 1990-07-31 1993-02-16 Texas Instruments Incorporated Compliant contact pad
US6189208B1 (en) * 1998-09-11 2001-02-20 Polymer Flip Chip Corp. Flip chip mounting technique
JP2000104033A (ja) 1998-09-30 2000-04-11 Sumitomo Bakelite Co Ltd 多層プリント配線板用層間絶縁接着剤及び多層プリント板の製造方法
US6218629B1 (en) * 1999-01-20 2001-04-17 International Business Machines Corporation Module with metal-ion matrix induced dendrites for interconnection

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000105388A (ja) * 1998-09-30 2000-04-11 Matsushita Electric Ind Co Ltd 液晶表示装置の製造方法、液晶表示装置、および導電性接着フィルム
JP2002057191A (ja) * 2000-05-30 2002-02-22 Mitsubishi Electric Corp 半導体装置およびその製造方法並びにこれに用いる半導体チップ接着用フィルム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160130768A (ko) * 2014-03-07 2016-11-14 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름 및 그의 제조 방법
KR102370245B1 (ko) 2014-03-07 2022-03-04 데쿠세리아루즈 가부시키가이샤 이방성 도전 필름 및 그의 제조 방법

Also Published As

Publication number Publication date
HK1103169A1 (en) 2007-12-14
TWI274780B (en) 2007-03-01
CN1926675B (zh) 2012-07-04
KR20060126574A (ko) 2006-12-07
CN1926675A (zh) 2007-03-07
TW200528531A (en) 2005-09-01
US20070068622A1 (en) 2007-03-29
WO2005083772A1 (ja) 2005-09-09
US7655107B2 (en) 2010-02-02
JP4385794B2 (ja) 2009-12-16
JP2005243950A (ja) 2005-09-08

Similar Documents

Publication Publication Date Title
KR101086182B1 (ko) 이방성 도전 접속 방법 및 이방성 도전 접착 필름
KR101035864B1 (ko) 이방성 도전막 및 그 제조방법과 접합체
KR101929951B1 (ko) 이방 도전성 필름
JP5226562B2 (ja) 異方性導電フィルム、並びに、接合体及びその製造方法
JP2001052778A (ja) 異方導電性接着フィルムおよびその製造方法
KR20190099103A (ko) 범프 형성용 필름, 반도체 장치 및 그의 제조 방법 및 접속 구조체
KR20180039608A (ko) 실장체의 제조 방법, 접속 방법 및 이방성 도전막
JP2017004715A (ja) 異方性導電接続構造体、異方性導電材料、および異方性導電接続方法
JP4802987B2 (ja) 接着フィルム
JP3562615B2 (ja) 異方導電性膜状接続部材およびその製造方法
JP2010251336A (ja) 異方性導電フィルム及びこれを用いた接続構造体の製造方法
JP5816456B2 (ja) 異方性導電接続材料、フィルム積層体、接続方法及び接続構造体
JP2003142529A (ja) 接着フィルム、それを用いた半導体パッケージまたは半導体装置、および半導体パッケージまたは半導体装置の製造方法
TWI648156B (zh) 異向性導電膜及其製造方法
JP2015135949A (ja) 実装体の製造方法、及び異方性導電フィルム
JP2022126655A (ja) フィラー含有フィルム
JP3982444B2 (ja) 異方性導電接着材
TWI627639B (zh) Electrical connecting material and manufacturing method thereof, and connecting body
WO2020071271A1 (ja) 異方性導電フィルム、接続構造体、接続構造体の製造方法
JP2002167569A (ja) 接着剤組成物、回路接続用接着剤組成物、接続体及び半導体装置
KR102552788B1 (ko) 이방성 도전 필름 및 그 제조 방법
JP2020095941A (ja) 異方性導電フィルム、接続構造体、接続構造体の製造方法
JP4415920B2 (ja) 接着フィルム、それを用いた半導体パッケージまたは半導体装置、および半導体パッケージまたは半導体装置の製造方法
JP4032320B2 (ja) 電極の接続方法
JP2018133331A (ja) 異方性導電接続構造体、異方性導電接続構造体の製造方法、異方性導電フィルム、及び異方性導電ペースト

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181101

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191030

Year of fee payment: 9