KR101064024B1 - 전력용 반도체모듈 - Google Patents

전력용 반도체모듈 Download PDF

Info

Publication number
KR101064024B1
KR101064024B1 KR1020097014565A KR20097014565A KR101064024B1 KR 101064024 B1 KR101064024 B1 KR 101064024B1 KR 1020097014565 A KR1020097014565 A KR 1020097014565A KR 20097014565 A KR20097014565 A KR 20097014565A KR 101064024 B1 KR101064024 B1 KR 101064024B1
Authority
KR
South Korea
Prior art keywords
ceramic substrate
module
pattern
heat dissipation
metal layer
Prior art date
Application number
KR1020097014565A
Other languages
English (en)
Other versions
KR20090089468A (ko
Inventor
오사무 소다
유지 오니시
가즈노리 이나미
도시오 우치다
Original Assignee
가부시키가이샤 산샤덴키세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 산샤덴키세이사쿠쇼 filed Critical 가부시키가이샤 산샤덴키세이사쿠쇼
Publication of KR20090089468A publication Critical patent/KR20090089468A/ko
Application granted granted Critical
Publication of KR101064024B1 publication Critical patent/KR101064024B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Abstract

<과제> 세라믹기판의 휘어짐을 억제하고, 또한, 방열효율이 저하하는 것을 방지한다.
<해결 수단> 방열기(放熱器)가 장착되는 모듈케이스와, 모듈케이스에 의해서 유지되는 공통유니트로 이루어진다. 공통유니트는 반도체소자가 배치된 회로면 및 방열기에 맞닿는 방열면을 가지는 세라믹기판과, 방열면을 노출시킴과 동시에 회로면을 내열성수지(耐熱性樹脂)에 의해 봉지(封止)하여 형성되는 패키지를 가진다. 회로면 및 방열면은 각각 세라믹기판에 형성된 금속층(51)으로 이루어지고, 방열면을 형성하고 있는 금속층(51)은 그 주연부(周緣部)를 따라서 연장하는 홈부로 이루어진 완충패턴(512)이 형성되는 것에 의해, 완충패턴(512)보다 내측에 형성된 방열패턴(510)과, 완충패턴(512)보다 외측에 형성된 외주패턴(511)을 가진다. 이와 같은 구성에 의해, 세라믹기판의 휘어짐을 억제하고, 또한, 방열효율이 저하하는 것을 방지할 수 있다.

Description

전력용 반도체모듈 {SEMICONDUCTOR MODULE FOR ELECTRIC POWER}
본 발명은 전력용 반도체모듈에 관한 것이고, 더욱 상세하게는, 컨버터, 인버터 등의 전력변환장치에 사용되는 반도체모듈에 관한 것이다.
전력변환장치에 사용되는 반도체소자를 수지(樹脂)로 봉지(封止)하여 모듈화한 장치가 반도체모듈로서 알려져 있다. 이런 종류의 반도체모듈은 세라믹기판의 칩(chip)배치면이 수지로 봉지됨과 동시에, 상기 세라믹기판의 이면(裏面)으로부터 방열(放熱)을 행하고 있다. 이 때문에, 세라믹기판과 수지와의 열팽창율의 차이에 기인하여, 수지의 성형수축이나 가동시의 열사이클에 의해서 기판의 휘어짐이 발생하면, 방열효율의 저하나 반도체칩의 박리의 원인이 된다.
이 때문에, 일반적인 반도체모듈에서는 반도체칩을 포함한 칩부품이 납땜된 세라믹기판이 동(Cu)이나 철(Fe) 등의 두꺼운 금속판상에 히트 스프레더(heat spreader)나 절연시트를 통하여 접착되어 있다. 또, 상기 세라믹기판의 칩탑재면을 둘러싸는 케이스가 장착되고, 당해 케이스 내에 실리콘 겔(gel) 등을 주입하여 칩부품을 보호한 후, 다시 수지가 충전되어 있다.
그렇지만, 칩부품을 보호하기 위해서 실리콘 겔을 이용한 경우, 케이스의 틈새 등에서 비집고 들어가는 습기가 칩부품에 악영향을 미치는 일이 있다. 또, 칩부 품간의 전기적인 접속은 와이어 본딩이나, 리드 프레임의 납땜이나 초음파 접합에 의해서 행해지고 있지만, 이 접합부가 열 등에 의해서 열화(劣化)한 경우, 보호재로서 실리콘 겔을 이용하고 있으면, 와이어나 리드 프레임 등을 확실히 고정해 두는 것은 곤란했다.
그래서, 실리콘 겔 등의 보호재를 이용하지 않고, 세라믹기판의 칩탑재면에 직접 수지를 충전하는 반도체모듈도 제안되고 있다(예를 들면, 특허문헌 1). 특허문헌 1에는 금속판상에 세라믹기판을 접합하여 모듈기판을 형성하고, 이 모듈기판상에 반도체칩을 실장(實裝)한 후, 외위(外圍)케이스, 프레임체(體) 및 모듈기판으로 둘러싸인 공간에 수지를 주입하고 있다. 이 외위케이스가 충분한 강성을 가지면, 봉지수지를 경화시킬 때의 성형수축에 의한 응력을 모듈기판 및 프레임체에 분산시켜 모듈기판의 휘어짐을 방지하고, 내(耐)온도 사이클성을 향상시킬 수 있다.
[특허문헌 1] 일본국 특개평9-237869호 공보
<발명이 해결하고자 하는 과제>
종래의 반도체모듈은 세라믹기판을 금속판에 접착하는 것에 의해, 세라믹기판의 휘어짐을 방지하여 양호한 방열특성을 확보하고 있다. 그렇지만, 금속판을 사용한 경우에는 반도체모듈을 경량화하는 것이 곤란하게 된다고 하는 문제가 있었다. 그래서, 세라믹기판이 휘어지기 어려운 구성으로 하여 금속판을 생략하는 것에 의해, 세라믹기판의 이면(裏面)에 방열기를 직접 장착하는 것을 고려할 수 있다.
이 경우, 세라믹기판을 가능한 한 휘어지기 어렵게 하기 위해서, 세라믹기판의 표면에 반도체칩을 실장(實裝)하기 위한 금속층을 형성할 뿐만 아니라, 방열기에 맞닿는 세라믹기판의 이면에도 금속층을 형성하는 것에 의해, 세라믹기판의 양면에 대해서 열팽창 특성을 균일하게 하는 것이 바람직하다.
상기와 같이 세라믹기판의 양면에 금속층을 형성한 경우, 그 세라믹기판의 표면에 반도체칩을 실장한 후, 당해 표면상에 수지를 주입할 때에는 이면의 금속층상에 수지가 흘러들지 않도록 세라믹기판의 이면을 평탄한 금형 내면에 밀착시켜 행해진다. 그러나, 이와 같이 하여 수지를 주입한 경우라도 컨택트기판의 이면의 금속층상에 소량의 수지가 돌아 들어가는 경우가 있다. 컨택트기판의 이면에 돌아 들어간 수지가 당해 이면의 금속층상에 부착한 경우에는 그것이 비록 소량이어도 방열효율이 현저하게 저하해 버린다.
본 발명은 상기의 사정을 감안하여 이루어진 것으로, 세라믹기판의 휘어짐을 억제하고, 또한, 방열효율이 저하하는 것을 방지할 수 있는 전력용 반도체모듈을 제공하는 것을 목적으로 한다.
<과제를 해결하기 위한 수단>
제1 본 발명에 의한 전력용 반도체모듈은 방열기가 장착되는 모듈케이스와, 상기 모듈케이스에 의해서 유지되는 공통유니트를 구비하고, 상기 공통유니트가 반도체소자가 배치된 회로면 및 상기 방열기에 맞닿는 방열면을 가지는 세라믹기판과, 상기 방열면을 노출시킴과 동시에 상기 회로면을 내열성수지(耐熱性樹脂)로 봉지(封止)하여 형성되는 패키지를 가지며, 상기 회로면 및 상기 방열면이 각각 상기 세라믹기판에 형성된 금속층으로 이루어지고, 상기 방열면을 형성하고 있는 상기 금속층이 그 주연부(周緣部)를 따라서 연장하는 홈부가 형성되는 것에 의해, 상기 홈부보다도 내측에 형성된 내측 패턴과, 상기 홈부보다도 외측에 형성된 외측 패턴을 가지도록 구성된다.
이와 같은 구성에 의해, 회로면 및 방열면을 각각 형성하는 금속층이 세라믹기판의 양면에 형성되므로, 세라믹기판의 양면에 대해서 열팽창 특성을 균일하게 하여 세라믹기판의 휘어짐을 억제할 수 있다. 또, 내측 패턴과 외측 패턴 사이에 금속층이 형성되어 있지 않은 홈부가 형성되어 있기 때문에, 금속층상으로 돌아 들어가 외측 패턴을 넘는 수지가 있었다고 해도, 소량이면 홈부에 흡수되어 당해 수지가 내측 패턴상에는 퍼지지 않는다. 이 때문에, 내측 패턴 표면으로의 수지의 부착에 의해서 방열효율이 저하하는 것을 방지할 수 있다.
제2 본 발명에 의한 전력용 반도체모듈은, 상기 구성에 더하여, 상기 홈부가 상기 금속층의 주연부를 따라서 환상(環狀)으로 형성되는 것에 의해, 상기 외측 패턴이 상기 내측 패턴의 외주를 둘러싸서 구성된다.
이와 같은 구성에 의해, 외측 패턴이 홈부를 사이에 두고 내측 패턴의 외주를 둘러싸고 있으므로, 외측 패턴의 어느 부분으로부터 수지가 돌아 들어간 경우라도 그 수지를 홈부에 양호하게 흡수시킬 수 있다. 따라서, 내측 패턴 표면으로의 수지의 부착에 의해서 방열효율이 저하하는 것을 보다 효과적으로 방지할 수 있다.
<발명의 효과>
본 발명에 의하면, 세라믹기판의 양면에 대해서 열팽창 특성을 균일하게 하여 세라믹기판의 휘어짐을 억제할 수 있다. 또, 금속층상으로 돌아 들어간 수지를 홈부에서 흡수할 수 있으므로, 내측 패턴 표면으로의 수지의 부착에 의해서 방열효율이 저하하는 것을 방지할 수 있다.
도 1은 본 발명의 실시형태에 의한 반도체모듈(1)의 일구성예를 나타낸 외관도로서, 반도체모듈(1)의 상면이 나타내어져 있다.
도 2는 반도체모듈(1)의 일구성예를 나타낸 외관도로서, 반도체모듈(1)의 하면이 나타내어져 있다.
도 3은 도 1의 반도체모듈(1)의 조립시의 태양을 나타낸 전개사시도이다.
도 4는 공통유니트(3) 내부의 일구성예를 나타낸 도이다.
도 5는 도 4의 세라믹기판(50)을 하면 측에서 본 도이다.
도 6은 수지봉지 후의 공통유니트(3)의 일구성예를 나타낸 외관도로서, 공통유니트(3)의 상면 및 하면이 나타내어져 있다.
도 7은 수지봉지 후의 공통유니트(3)의 일구성예를 나타낸 외관도로서, 공통유니트(3)의 각 측면이 나타내어져 있다.
도 8은 모듈케이스(2)로의 수용 전의 공통유니트(3)의 일구성예를 나타낸 외관도이다.
도 9는 도 1의 모듈본체(20)만을 나타낸 외관도로서, 모듈본체(20)의 상면이 나타내어져 있다.
도 10은 도 1의 모듈본체(20)만을 나타낸 외관도로서, 모듈본체(20)의 하면이 나타내어져 있다.
도 11은 도 10의 A-A절단선에 의해서, 방열기(9)가 장착된 반도체모듈(1)을 절단했을 때의 단면도이다.
도 12는 세라믹기판(50)에 휘어짐이 생긴 경우의 일례를 나타낸 설명도이다.
<부호의 설명>
1 반도체모듈
2 모듈케이스
20 모듈본체
200, 201 너트수용부
21 모듈덮개
210 가이드구멍
22 상면개구부
23 하면개구부
24 설치구멍
25, 26 보강빔
27, 28 유니트 맞닿음부
3 공통유니트
30 외부단자
31, 32 공통단자
33, 34 제어단자
35 패키지
300 ~ 302 체결구멍
311, 312 너트수용부
4 금속판
41, 42 외부공통단자
400, 401, 402 체결구멍
50 세라믹기판
51, 52 금속층
53 납땜층
54 반도체칩
9 방열기
91 전열면
510 방열패턴
511 외주(外周)패턴
512 완충패턴
<발명을 실시하기 위한 바람직한 형태>
도 1 및 도 2는 본 발명의 실시형태에 의한 반도체모듈(1)의 일구성예를 나타낸 외관도로서, 도 1에는 상면, 도 2에는 하면이 나타내어져 있다. 또, 도 3은 반도체모듈(1)의 조립시에서의 태양을 나타낸 전개사시도이다.
이 반도체모듈(1)은 사이리스터, 다이오드, 바이폴러(bipolar) 트랜지스터 등의 반도체소자를 이용하여, 교류전력 및 직류전력의 변환을 행하기 위한 전력용 반도체모듈이다. 본 실시형태에서는 이와 같은 전력용 반도체모듈의 일례로서, 3개의 사이리스터 및 3개의 다이오드를 이용하여 브릿지회로를 실현하기 위한 모듈에 대해 설명한다. 이와 같은 브릿지회로는 삼상교류전원을 전파정류(全波整流)하여 직류전원으로 변환하는 삼상교류 변환기에 널리 이용되고 있다.
반도체모듈(1)은 모듈케이스(2) 내에 3개의 공통유니트(3(3a ~ 3c))와, 2개의 금속판(4(4m 및 4n))을 수용하여 구성된다. 공통유니트(3)는 모두 사이리스터 및 다이오드의 직렬회로를 내장하는 동일한 구성의 유니트이며, 서로 바꿔 넣어 사용할 수 있다. 또한, 본 명세서에서는 3개의 공통유니트의 서로 대응하는 구성부분에 대해서는 공통의 부호를 붙임과 동시에, 특정의 공통유니트의 구성부분을 가리키는 경우에는, 상기 부호에 a ~ c를 붙이는 것으로 한다.
모듈케이스(2)는 얇은 대략 상자형으로 형성된 수지제의 모듈본체(20)와, 대략 직사각형의 판상체로 형성된 수지제의 모듈덮개(21)로 이루어진다. 모듈본체(20)는 그 내부에 3개의 공통유니트(3) 및 2매의 금속판(4)을 수용하고, 또, 상면 전체를 개구시킨 상면개구부(22)와, 하면의 일부를 개구시킨 3개의 하면개구부(23(23a ~ 23c))를 가지고 있다. 상면개구부(22)는 조립 후에 모듈덮개(21)에 의해서 덮이는 조립용 개구이고, 하면개구부(23a ~ 23c)는 각 공통유니트(3a ~ 3c)의 방열면을 각각 노출시키는 방열용 개구이다.
모듈케이스(2)의 하면은 방열기(9)와 회합(會合)시키는 방열기 장착면이다. 방열기(9, 도 11 참조)는 반도체모듈(1)이 조립되는 장치의 금속케이스나, 방열핀 등이며, 모듈케이스(2)의 네 모퉁이에 형성된 장착구멍(24)에 볼트 등의 통상의 체결수단을 이용하여 모듈케이스(2)에 장착된다. 공통유니트(3a ~ 3c)의 방열면은 방열기 장착면에 형성된 하면개구부(23a ~ 23c)로부터 약간 돌출하고 있고, 모듈케이스(2)에 방열기를 장착하는 것에 의해서, 공통유니트(3a ~ 3c)의 방열면을 방열기(9)에 밀착시킬 수 있다(도 11 참조).
한편, 모듈케이스(2)의 상면은 외부배선을 접속하기 위한 단자가 형성되어 있는 단자면이고, 3개의 외부단자(30(30a ~ 30c))와, 3조(組)의 제어단자(33(33a ~ 33c) 및 34(34a ~ 34c))와, 외부공통단자(41 및 42)가 배치되어 있다.
외부단자(30)는 공통유니트(3)의 단자이고, 3개의 외부단자(30a ~ 30c)가 모듈덮개(21)의 한 변을 따라서 등간격으로 배치되어 있다. 이 외부단자(30a ~ 30c)는 모듈케이스(2)의 상면에서 모듈본체(20) 및 모듈덮개(21)의 틈새로부터 인출되며, 모듈케이스(2)의 상면에 평행하게 되도록 절곡된 금속판이고, 모듈본체(20)를 따라서 외측으로 향하여 연장하며, 그 선단부에는 체결구멍(300)이 형성되어 있다.
이 체결구멍(300)에 대향하는 모듈본체(20)의 상면에는 금속제의 너트를 회전하지 않도록 수용하는 너트수용부(200)가 형성되어 있고, 체결구멍(300)에 삽입하여 통과시킨 나사와 상기 너트를 체결시키는 것에 의해서, 상기 나사 및 너트 사이에 끼워 넣은 외부단자(30) 및 외부배선을 전기적으로 도통(導通)시킬 수 있다. 또한, 상기 너트는 너트수용부(200) 내에서 고착되어 있지 않아도 너트수용부(200)의 개구가 너트의 수용 후에 절곡된 외부단자(30)에 의해서 덮여 있기 때문에, 공통유니트(3)를 제거하지 않으면, 나사와의 비체결시라도 너트수용부(200)로부터 너트가 탈락되지 않는다.
외부공통단자(41)는 각 공통유니트(3a ~ 3c)의 공통단자(31)를 모듈케이스(2) 내에서 서로 도통시키는 금속판(4m)의 일부를 모듈케이스(2)로부터 인출한 단자이며, 외부단자(30a ~ 30c)를 배열시킨 변에 인접하는 모듈덮개(21)의 변 위에 배치되어 있다. 이 외부공통단자(41)는 외부단자(30)와 마찬가지로, 모듈케이스(2)의 상면에서 모듈본체(20) 및 모듈덮개(21)의 틈새로부터 인출되고, 모듈본체(20)를 따라서 외측으로 향하여 연장하며, 그 선단부에는 체결구멍(400)이 형성되어 있다. 이 체결구멍(400)에 대향하는 모듈본체(20)의 상면에는 금속제의 너트가 회전하지 않도록 수용하는 너트수용부(201)가 형성되어 있고, 체결구멍(400)에 삽입하여 통과시킨 나사와 상기 너트를 체결시키는 것에 의해서, 상기 나사 및 너트 사이에 끼워 넣은 외부공통단자(41) 및 외부배선을 전기적으로 도통시킬 수 있다. 또한, 상기 너트는 너트수용부(201) 내에서 고착되어 있지 않아도 너트수용부(201)의 개구는 너트의 수용 후에 배치되는 외부공통단자(41)에 의해서 덮이기 때문에, 금속판(4m)을 제거하지 않으면, 나사와의 비체결시라도 너트수용부(201)로부터 너트가 탈락하지 않는다.
외부공통단자(42)는 각 공통유니트(3a ~ 3c)의 공통단자(32)를 모듈케이스(2) 내에서 서로 도통시키는 금속판(4n)의 일부를 모듈케이스(2)로부터 인출한 단자이다. 그 외의 구성은 외부공통단자(41)와 완전히 동일하다.
제어단자(33 및 34)는 공통유니트(3(3a ~ 3c))의 단자이며, 3조의 제어단자(33a ~ 33c 및 34a ~ 34c)는 외부단자(30)가 배열된 변과는 반대 측의 모듈덮개(21)의 한 변을 따라서 배치되어 있다. 제어단자(33 및 34)는 위로 향하여 연장하는 단면이 대략 직사각형의 핀모양의 단자이고, 모듈덮개(21)의 가이드구멍(210)을 통과하여 모듈케이스(2) 밖으로 인출되어 있다.
다음으로, 도 3을 이용하여 반도체모듈(1)의 조립방법의 일례에 대해 설명한다. 공통유니트(3)는 하면개구부(23)로부터 모듈본체(20) 내에 조립되고, 가장 안쪽까지 삽입된 상태에서 그 외부단자(30)가 외측으로 절곡된다. 이와 같게 하여 3개의 공통유니트(3a ~ 3c)를 장착하면, 서로의 긴 변이 일정 거리의 공간을 벌려 대향하도록 각 공통유니트(3a ~ 3c)를 정렬 배치시켜 모듈본체(20) 내에 수납할 수 있다.
금속판(4m 및 4n)은 상면개구부(22)로부터 모듈본체(20) 내에 조립된다. 금속판(4m 및 4n)은 각각이 공통유니트(3a ~ 3c)의 모두를 횡단하도록 공통유니트(3)의 길이방향과 교차시켜 배치된다. 또, 금속판(4m)에는 3개의 체결구멍(401a ~ 401c)이 형성되어 있고, 나사를 이용하여 모든 공통유니트(3)의 공통단자(31)와 체결되어 전기적으로 도통된다. 이와 같이 하여, 금속판(4n)에는 3개의 체결구멍(402a ~ 402c)이 형성되어 있고, 나사를 이용하여 모든 공통유니트(3)의 공통단자(32)와 체결되어 전기적으로 도통된다. 그 후, 모듈덮개(21)에 의해, 상면개구부(22)를 폐쇄하면, 반도체모듈(1)의 조립이 완료된다.
도 4는 공통유니트(3) 내부의 일구성예를 나타낸 도로서, 수지몰딩처리 전의 상태를 나타내는 도면이며, 도면 중 (b)는 (a)에 나타낸 B의 방향에서 본 도이다. 세라믹기판(50)의 상면은 반도체소자(54)나 단자(30 ~ 34) 등이 배치되어 있고, 이들을 전기적으로 접속하기 위한 회로면으로서 사용되며, 그 하면은 방열기(9)의 전열면(傳熱面)에 밀착시키는 방열면으로서 사용된다.
이 세라믹기판(50)은 그 양면에 금속층(51 및 52)이 형성된 회로기판으로, 예를 들면, DBC(Direct Bonding Copper)법에 따라 동(Cu)의 박판이 고착되어 있다. 세라믹기판(50)의 상면에 형성되는 금속층(52)은 포토 리소그래피 기술을 이용하여 패터닝 되어 배선으로서 사용되며, 세라믹기판(50)의 회로면을 이룬다. 또, 세라믹기판(50)의 하면에 형성되는 금속층(51)은 세라믹기판(50)의 방열면을 이룬다. 세라믹기판(50)의 양면에 금속층(51, 52)을 형성하는 것에 의해, 세라믹기판(50)의 양면에 대해서 열팽창특성을 균일하게 하여 세라믹기판(50)의 휘어짐을 억제하고 있다. 한편, 세라믹기판(50)이 수지로 봉지된 후, 세라믹기판(50)의 방열면은 공통유니트(3)의 방열면이 된다.
반도체칩(54)은 납땜층(53)을 개재시켜 금속층(52)상에 배치되어 있다. 여기에서는 반도체칩(54)으로서 직렬 접속된 사이리스터 및 다이오드가 배치되어 있는 것으로 한다. 또, 도면 중에서는 생략하고 있지만, 그 외의 전자부품, 예를 들면 칩저항 등도 필요에 따라서 배치되어 있다. 또한, 각 단자(30 ~ 34)도 납땜층(53)을 개재시켜 금속층(52)상에 배치되거나, 혹은, 반도체칩상에 배치되어 있다. 이러한 전자부품 및 각 단자(30 ~ 34)의 사이는 필요에 따라서 금속층(52)의 패턴, 본딩와이어 또는 리드 프레임을 이용하여 전기적으로 접속되어 있다. 또, 각 단자(30 ~ 34)는 수지 몰딩시에 2개의 금형 사이에 끼워지기 때문에, 세라믹기판(50)으로부터의 높이가 동일하게 되는 위치에서 세라믹기판(50)에 평행하게 되도록 절곡되어 있다.
도 5는 도 4의 세라믹기판(50)을 하면 측에서 본 도이다. 세라믹기판(50)의 하면에 형성된 금속층(51)은 직사각형 형상의 넓은 면적으로 이루어진 방열패턴(510)과, 방열패턴(510)을 둘러싸는 가늘고 긴 외주패턴(511)으로 구성되며, 방 열패턴(510)과 외주패턴(511)과의 사이에는 금속층(51)이 형성되지 않는 완충패턴(512)이 형성되어 있다. 즉, 완충패턴(512)은 외주패턴(511)의 내측에서 방열패턴(510)을 둘러싸는 가늘고 긴 홈부, 예를 들면, 일정 폭의 홈부로서 형성되어 있다. 이와 같은 패턴의 형성에는, 예를 들면 포토 리소그래피 기술을 이용할 수 있다.
이와 같은 구성에 의해, 방열면을 이루는 금속층(51)의 주연부(周緣部)를 따라서 연장하는 홈부로서의 완충패턴(512)에 대해서, 그 내측에 방열패턴(510)이 내측 패턴으로서 형성됨과 동시에, 그 외측에 외주패턴(511)이 외측 패턴으로서 형성된다.
또한, 이 예에서는 외주패턴(511)이 완충패턴(512)을 사이에 두고 방열패턴(510)의 외주를 둘러싸도록 방열면을 이루는 금속층(51)의 주연부를 따라서 환상의 완충패턴(512)이 형성된 구성이 나타내어져 있지만, 이와 같은 구성에 한정하지 않고, 완충패턴(512)이 상기 금속층(52)의 주연부의 일부에만 형성된 것 같은 구성이라도 된다. 이 경우, 직사각형 형상의 금속층(51)의 적어도 1변을 따라서 홈부가 형성되도록 하는 구성이면 되고, 금속층(51)이 장방형(長方形) 모양인 경우에는 서로 대향하는 1쌍의 긴 변 또는 1쌍의 짧은 변 중 어느 한쪽을 따라서 홈부가 형성된 구성이라도 된다.
회로가 형성된 세라믹기판(50)은 세라믹기판(50)의 금속층(51)과, 각 단자(30 ~ 34)의 선단 측만을 남기고 수지에 의해 봉지(封止)된다. 예를 들면, 열경화성의 에폭시 수지를 이용한 RTM(Resin Transfer Molding)법에 따라 봉지된다. 이와 같은 수지몰딩처리에 의해서, 금속층(51)을 노출시키고, 단자(30 ~ 34)를 돌출시킨 패키지(35)가 형성된다(도 6 참조). 이 수지몰딩처리는 금속층(51)의 표면에 수지가 흘러들지 않도록 세라믹기판(50)의 하면을 평탄한 금형 내면에 밀착시켜 행해진다. 또, 미리 완충패턴(512)이 형성되어 있기 때문에, 금속층(51) 위로 돌아 들어가 외주패턴(511)을 넘는 수지가 있었다고 하여도, 소량이면 홈부로서 완충패턴(512)에 흡수되어 당해 수지가 방열패턴(510) 위에는 퍼지지 않는다. 이 때문에, 방열패턴(510) 표면으로의 수지의 부착에 의해서 방열효율이 저하하는 것을 방지할 수 있다.
특히, 본 실시형태에서는 외주패턴(511)이 완충패턴(512)을 사이에 두고 방열패턴(510)의 외주를 둘러싸고 있으므로, 외주패턴(511)의 어느 부분으로부터 수지가 돌아 들어간 경우에 있어서도 그 수지를 완충패턴(512)에 양호하게 흡수시킬 수 있다. 따라서, 방열패턴(510) 표면으로의 수지의 부착에 의해서 방열효율이 저하하는 것을 보다 효과적으로 방지할 수 있다.
도 6 및 도 7은 수지봉지 후의 공통유니트(3)의 일구성예를 나타낸 외관도로서, 도 6의 (a)에는 상면, (b)에는 하면이 나타내어져 있다. 또, 도 7의 (a)에는 공통단자(31 및 32) 측에서 본 측면, (b)에는 외부단자(30) 측에서 본 측면, (c)에는 제어단자(33, 34) 측에서 본 측면이 각각 나타내어져 있다.
도 8은 모듈케이스(2)로의 수용 전의 공통유니트(3)의 일구성예를 나타낸 외관도로서, 각 단자(30 ~ 34)가 절곡된 상태가 나타내어져 있다. 또한, 도면 중 (a)에는 상면, (b)에는 공통단자(31 및 32) 측에서 본 측면이 나타내어져 있다. 외부단자(30) 및 제어단자(33, 34)는 직각으로 절곡되어 위를 향하고, 공통단자(31 및 32)는 약 180°의 각도로 절곡되며, 패키지(35) 중앙의 상면을 따라서 연장하고 있 다.
도 6 및 도 7을 참조하면, 수지봉지 후의 각 단자(30 ~ 34)는 모두 위쪽 방향으로 열려 있는 단차부의 곡선(谷線), 도시한 예에서는, 상면 및 측면에 의해서 형성되는 패키지(35)상의 오목부의 최심부(最深部)로부터 패키지(35) 밖으로 노출하고, 패키지(35)의 상면을 따라서 외측으로 연장하고 있다. 이러한 단자(30 ~ 34)의 선단에 위쪽 방향의 힘을 더하여, 단자(30 ~ 34)를 상기 곡선 부근에서 절곡하면, 도 8에 나타낸 형상이 된다. 이 경우, 각 단자(30 ~ 34)의 굴곡부의 아래쪽에는 외측으로 연장하는 패키지의 상면(320 ~ 323)이 형성되고 있어 이들의 면이 절연벽으로서 기능한다. 즉, 단자(30 ~ 34)를 패키지(35)의 단부보다 후퇴시킨 위치에서 절곡하는 것에 의해서, 단자(30 ~ 34)의 아래쪽에 패키지의 돌출부(320 ~ 323)가 형성되어, 방열기(9)로부터 단자(30 ~ 34)까지의 연면(沿面) 거리를 길게 할 수 있으므로, 절연성을 향상시킬 수 있다.
여기서, 도 6의 (a)에서 해칭으로 표시한 각 단자(30 ~ 34)의 근원부는 그 상면만을 노출시킨 상태로 패키지의 상면(320 ~ 323)에 매립되어 형성되어 있다. 이와 같은 구성은 패키지의 상면(320 ~ 323)을 형성하는 금형 내면에 각 단자(30 ~ 34)를 밀착시켜 수지몰딩처리를 실시하면 실현할 수 있다.
단자(30 ~ 34)를 절곡할 때, 단자(30 ~ 34)와 상면(320 ~ 323)을 용이하게 분리할 수 없었다고 하면, 패키지(35)에 균열이 생기거나, 혹은, 단자(30 ~ 34)가 곡선보다 외측에서 절곡되어 공통유니트(3)의 품질 저하를 초래한다. 이 때문에, 단자(30 ~ 34)의 단면을 상면(310 ~ 313)으로부터 벗겨지기 쉬운 형상, 즉, 하측으로 갈수록 폭이 좁아지는 형상으로 하고 있다. 구체적으로는, 단자(30 ~ 34)의 측면에 테이퍼를 형성하여 단자(30 ~ 34)의 단면을 위쪽 방향으로 갈수록 폭이 넓어지는 사다리꼴 형상으로 하고 있다. 삼각형이나 반원형 등과 같이 단면의 폭이 위쪽 방향으로 갈수록 넓어져 있는 형상이면, 사다리꼴 이외라도 된다. 또, 단자(30 ~ 34)의 상면은 상면(320 ~ 323)으로부터의 노출면이 되기 때문에 평면인 것이 바람직하다. 또한, 적어도 상면(320 ~ 323)으로부터 분리되는 부분이 이와 같은 단면 형상이면 되는 것은 말할 필요도 없다.
도 6을 참조하면, 공통단자(31)의 선단부에는 금속판(4m)과 체결하기 위한 체결구멍(301)이 형성되어 있다. 이 체결구멍(301)에 대향하는 패키지(35)의 상면에는 금속제 너트를 회전하지 않도록 수용하는 너트수용부(311)가 오목부로서 형성되어 있다. 이 때문에, 체결구멍(301) 및 금속판(4m)의 체결구멍(401)에 삽입하여 통과시킨 나사와 상기 너트를 체결시키는 것에 의해서, 상기 나사 및 너트 사이에 끼워 넣어진 공통단자(31) 및 금속판(4m)을 전기적으로 도통시킬 수 있다. 또한, 상기 너트는 너트수용부(311) 내에서 고착되어 있지 않아도 너트수용부(311)의 개구가 너트의 수용 후에 절곡된 공통단자(31)에 의해서 덮여 있기 때문에, 나사와의 비체결시에 있어서도 너트수용부(311)로부터 너트가 탈락하지 않는다.
모두 동일하게 하여, 공통단자(32)의 선단부에는 금속판(4n)과 체결하기 위한 체결구멍(302)이 형성되어 있다. 이 체결구멍(302)에 대향하는 패키지(35)의 상면에는 금속제의 너트를 회전하지 않도록 수용하는 너트수용부(312)가 오목부로서 형성되어 있다. 이 때문에, 체결구멍(302) 및 금속판(4n)의 체결구멍(402)에 삽입 하여 통과시킨 나사와 상기 너트를 체결시키는 것에 의해서, 상기 나사 및 너트 사이에 끼워 넣은 공통단자(32) 및 금속판(4n)을 전기적으로 도통시킬 수 있다. 또한, 상기 너트는 너트수용부(312) 내에서 고착되어 있지 않아도 너트수용부(312)의 개구가 너트의 수용 후에 절곡된 공통단자(32)에 의해서 덮여 있기 때문에, 나사와의 비체결시에 있어서도 너트수용부(312)로부터 너트가 탈락하지 않는다.
또, 패키지(35)는 얇은 대략 직사각형의 형상으로 형성되어 있지만, 그 측면에는 테이퍼부(36)가 형성되어, 방열면이 형성되어 있는 하면에 비해, 보다 상면 측의 패키지(35) 부분의 외형이 크게 되어 있다. 또, 패키지의 상면에는 너트수용구멍(311, 312)이 웅덩이부(덴트(dent)부)로서 형성되어 있고, 당해 부분은 수지층이 얇게 형성되어 있다. 따라서, 수지의 성형수축에 의해서 세라믹기판(50)에 작용하는 응력이 억제되어 세라믹기판(50)의 휘어짐을 저감시킬 수 있다.
도 9 및 도 10은 도 1의 모듈본체(20)만을 나타낸 외관도로서, 도 9에 상면, 도 10에 하면이 나타내어져 있다. 모듈본체(20)의 내부 공간에는 공통유니트(3a ~ 3c)를 횡단하는 상면 측의 1개의 보강빔(25)과, 이 보강빔(25)과 교차하는 하면 측의 2개의 보강빔(26)이 형성되어 있다. 보강빔(25)은 공통유니트(3a ~ 3c)보다 더욱 위쪽에 배치되어 있지만, 보강빔(26)은 각 공통유니트(3a ~ 3c) 사이에 형성되어 공통유니트(3)의 수평면 내에서의 위치결정을 실시하고 있다.
유니트 맞닿음부(27 및 28)는 모듈본체(20)의 내벽에 형성된 돌출부 또는 아래쪽 방향으로 열려 있는 단차부이며, 공통유니트(3)의 길이방향의 양단에 각각 맞닿게 하는 것에 의해서, 공통유니트(3)의 연직방향의 위치결정을 실시하고 있다.
도 11은 도 10의 A-A절단선에 의해서, 방열기(9)가 장착된 반도체모듈(1)을 절단했을 때의 단면도이다. 장착구멍(24)을 이용하여 모듈케이스(2)에 방열기(9)를 장착하면, 모듈케이스(2)의 방열기 장착면과 방열기(9)의 평탄한 전열면(91)을 대향시키고, 또한, 양자를 가능한 한 접근시킨 상태로 할 수 있다. 이 때, 공통유니트(3)는 그 방열면을 모듈케이스(2)의 하면개구부(23)로부터 약간 돌출시키도록 모듈케이스(2)에 의해서 유지되어 있기 때문에, 공통유니트(3)가 유니트 맞닿음부(27 및 28)와 방열기의 전열면(91) 사이에 끼워진다. 이 때문에, 공통유니트(3)의 방열면을 방열기(9)의 전열면(91)에 밀착시킬 수 있다.
도 12는 세라믹기판(50)에 휘어짐이 생겼을 경우의 일례를 나타낸 설명도이다. 수지로 이루어지는 패키지(35)는 세라믹기판(50)에 비해 열팽창율이 크다. 이 때문에, 수지몰딩처리 후의 냉각시에 세라믹기판(50)에 비해, 패키지(35)가 보다 크게 수축하고, 아래 방향으로 볼록하게 되는 휘어짐이 세라믹기판(50)에 발생하기 쉽우며, 이와 같은 휘어짐은 「순(順) 휘어짐」라고 불리고 있다. 반대로, 세라믹기판(50)이 위쪽 방향으로 볼록하게 되는 휘어짐은 「역(逆) 휘어짐」라고 불리고 있다. 방열효율의 관점으로부터는 휘어짐이 발생하는 것은 바람직하지 않지만, 특히, 역 휘어짐은 온도가 높아지는 중앙부가 방열판에 밀착하지 않게 되기 때문에, 순 휘어짐에 비해 현저하게 방열효율이 나쁘다.
도 1의 반도체모듈(1)은 대략 직사각형의 모듈케이스(2) 내에 3개의 공통유니트(3a ~ 3c)를 정렬배치시키고 있기 때문에, 양단(兩端)의 공통유니트(3a 및 3c)에 비해, 중앙의 공통유니트(3b)의 온도가 더욱 높아진다. 한편, 방열기(9)는 모듈케이스(2)의 네 모퉁이에 형성된 장착구멍(24)에 볼트 등의 체결수단을 이용하여 장착되어 있기 때문에, 양단의 공통유니트(3a 및 3c)에 비해, 중앙의 공통유니트(3b)에는 금속층(51)에 대한 방열기(9)의 가압력이 약하여 방열효율이 나빠지기 쉽다. 따라서, 중앙의 공통유니트(3b)에는 양단의 공통유니트(3a 및 3c)에 비해 세라믹기판(50)이 더욱 순 휘어짐 측의 것을 이용하는 것이 바람직하다. 특히, 중앙의 공통유니트(3b)의 세라믹기판(50)은 순 휘어짐인 것이 바람직하다.
또한, 상기 실시형태에서는 모듈케이스(2) 내에서 금속판(4m 및 4n)을 이용하여, 각 공통유니트(3a ~ 3c)의 공통단자(31 및 32)를 각각 접속하고 있지만, 본 발명은 이와 같은 경우로 한정되지 않는다. 즉, 금속판(4n 및 4m)에 대신하여, 임의의 형상으로 이루어진 금속블록을 이용할 수 있다.
또, 상기 실시형태에서는 공통유니트(3)가 사이리스터 및 다이오드에 의해서 구성되는 예에 대해 설명했지만, 본 발명은 이와 같은 경우에는 한정되지 않는다. 즉, 다이오드, 사이리스터, 바이폴러 트랜지스터, 그 외의 임의의 전력용 반도체소자의 조합에 의해서 구성할 수 있다. 예를 들면, 2개의 사이리스터의 직렬회로로 구성해도 된다. 또, 본 발명은 2개의 반도체소자에 의해서 구성되는 경우에도 한정되지 않는다.
또, 본 실시형태에서는 반도체모듈(1)이 3상교류전력을 직류전력으로 변환하는 삼상교류 변환기의 예에 대해 설명했지만, 본 발명은 이와 같은 경우에는 한정되지 않는다. 예를 들면, 직류전력을 교류전력으로 변환하는 인버터, 그 외의 전력변환장치에 사용할 수도 있다.
또, 본 실시형태에서는 모듈케이스(2) 내에 3개의 공통유니트(3)를 수용하는 반도체모듈(1)의 예에 대해 설명했지만, 예를 들면, 1개의 공통유니트(3)만을 수용하는 모듈케이스를 실현할 수 있다. 이 경우, 금속판(4m 및 4n)은 불필요하게 된다. 공통유니트(3)는 이와 같이 하여 수용하는 공통유니트(3)의 수가 다른 반도체모듈 사이에서도 공통화할 수 있기 때문에, 더욱 코스트 다운을 도모할 수 있다.
이와 같이, 본 발명은 전력용 반도체모듈에 이용 가능하고, 더욱 상세하게는, 컨버터, 인버터 등의 전력변환장치에 사용되는 반도체모듈에 이용 가능하다.

Claims (2)

  1. 방열기(放熱器)가 장착되는 모듈케이스와,
    상기 모듈케이스에 의해서 유지되는 공통유니트를 구비하고,
    상기 공통유니트는 반도체소자가 배치된 회로면 및 상기 방열기에 맞닿는 방열면을 가지는 세라믹기판과,
    상기 방열면을 노출시킴과 동시에 상기 회로면을 봉지(封止)하도록 내열성수지(耐熱性樹脂)가 형성된 패키지를 가지며,
    상기 회로면 및 상기 방열면은 각각 상기 세라믹기판에 형성된 금속층으로 이루어지고,
    상기 방열면을 형성하고 있는 상기 금속층은 그 주연부(周緣部)를 따라서 연장하는 홈부가 형성되며,
    상기 방열면은 상기 모듈케이스 및 상기 방열기 사이에 상기 공통유니트를 끼워 넣는 것에 의해 상기 방열기에 맞닿는 것을 특징으로 하는 전력용 반도체모듈.
  2. 청구항 1에 있어서,
    상기 홈부는 상기 금속층의 주연부를 따라 환상(環狀)으로 형성되고,
    상기 금속층은 상기 홈부보다 내측에 형성된 내측 패턴과, 상기 내측 패턴의 외주를 둘러싸는 외측 패턴을 가지는 것을 특징으로 하는 전력용 반도체모듈.
KR1020097014565A 2007-05-18 2007-05-18 전력용 반도체모듈 KR101064024B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2007/060252 WO2008142760A1 (ja) 2007-05-18 2007-05-18 電力用半導体モジュール

Publications (2)

Publication Number Publication Date
KR20090089468A KR20090089468A (ko) 2009-08-21
KR101064024B1 true KR101064024B1 (ko) 2011-09-08

Family

ID=40031487

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097014565A KR101064024B1 (ko) 2007-05-18 2007-05-18 전력용 반도체모듈

Country Status (6)

Country Link
US (1) US7994635B2 (ko)
EP (1) EP2149903B1 (ko)
JP (1) JP5328645B2 (ko)
KR (1) KR101064024B1 (ko)
CN (1) CN101675520B (ko)
WO (1) WO2008142760A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5481104B2 (ja) 2009-06-11 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置
JP5233854B2 (ja) 2009-06-12 2013-07-10 日本電産株式会社 軸受装置、スピンドルモータ、及びディスク駆動装置
JP5019082B1 (ja) * 2011-03-25 2012-09-05 栗田工業株式会社 液体加熱方法及び液体加熱装置並びに加熱液体供給装置
JP2013229369A (ja) * 2012-04-24 2013-11-07 Denso Corp モールドパッケージ
BR112013028804B1 (pt) * 2012-10-03 2020-11-17 Shindengen Electric Manufacturing Co., Ltd. dispositivo eletrônico
CN105122446B (zh) 2013-09-30 2019-07-19 富士电机株式会社 半导体装置、半导体装置的组装方法、半导体装置用部件以及单位模块
KR20150074649A (ko) * 2013-12-24 2015-07-02 삼성전기주식회사 반도체 패키지 및 그 제조 방법
JP6356550B2 (ja) * 2014-09-10 2018-07-11 三菱電機株式会社 半導体装置およびその製造方法
JP6578795B2 (ja) * 2015-08-04 2019-09-25 富士電機株式会社 半導体装置及び半導体装置の製造方法
CN105811787A (zh) * 2016-05-18 2016-07-27 珠海格力电器股份有限公司 一种全密封换流组件
CN107369741A (zh) * 2017-07-13 2017-11-21 东莞市凯昶德电子科技股份有限公司 带一体式金属围坝的led支架模组及其制备方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036005A (ja) 1999-07-23 2001-02-09 Fuji Electric Co Ltd 半導体装置
JP2006140401A (ja) 2004-11-15 2006-06-01 Toshiba Corp 半導体集積回路装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3241508A1 (de) * 1982-11-10 1984-05-10 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungstransistor-modul
JPH0777246B2 (ja) * 1989-10-31 1995-08-16 株式会社住友金属セラミックス セラミックス回路基板
US5760333A (en) * 1992-08-06 1998-06-02 Pfu Limited Heat-generating element cooling device
JPH07161925A (ja) * 1993-12-09 1995-06-23 Mitsubishi Electric Corp パワーモジュール
JP3316714B2 (ja) * 1994-05-31 2002-08-19 三菱電機株式会社 半導体装置
JPH09237869A (ja) 1996-02-29 1997-09-09 Hitachi Ltd 樹脂封止型パワーモジュール装置及びその製造方法
JP3115238B2 (ja) * 1996-09-09 2000-12-04 株式会社東芝 窒化けい素回路基板
JP3919398B2 (ja) * 1999-10-27 2007-05-23 三菱電機株式会社 半導体モジュール
JP2002344094A (ja) * 2001-05-15 2002-11-29 Dowa Mining Co Ltd パワーモジュール用回路基板
JP3910383B2 (ja) * 2001-07-17 2007-04-25 株式会社日立製作所 パワーモジュールおよびインバータ
JP2005064291A (ja) * 2003-08-14 2005-03-10 Nissan Motor Co Ltd 絶縁シートおよびこの絶縁シートを用いた半導体装置組立体
JP2006332291A (ja) * 2005-05-25 2006-12-07 Keihin Corp パワードライブユニット
JP4821537B2 (ja) * 2006-09-26 2011-11-24 株式会社デンソー 電子制御装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001036005A (ja) 1999-07-23 2001-02-09 Fuji Electric Co Ltd 半導体装置
JP2006140401A (ja) 2004-11-15 2006-06-01 Toshiba Corp 半導体集積回路装置

Also Published As

Publication number Publication date
WO2008142760A1 (ja) 2008-11-27
KR20090089468A (ko) 2009-08-21
EP2149903B1 (en) 2019-10-30
CN101675520A (zh) 2010-03-17
JPWO2008142760A1 (ja) 2010-08-05
EP2149903A1 (en) 2010-02-03
CN101675520B (zh) 2011-07-20
EP2149903A4 (en) 2011-11-09
US7994635B2 (en) 2011-08-09
JP5328645B2 (ja) 2013-10-30
US20100127387A1 (en) 2010-05-27

Similar Documents

Publication Publication Date Title
KR101064024B1 (ko) 전력용 반도체모듈
JP6765469B2 (ja) パワーモジュール半導体装置
KR101081622B1 (ko) 아크방전장치
US10461010B2 (en) Power module, power semiconductor device and power module manufacturing method
US7804131B2 (en) Multi-chip module
US8309399B2 (en) Power semiconductor module and method of manufacturing the same
CN109637983B (zh) 芯片封装
US20210202330A1 (en) Semiconductor device
JP7379886B2 (ja) 半導体装置
CN105990275B (zh) 功率模块封装件及其制作方法
TWI660471B (zh) 晶片封裝
JP2013183022A (ja) 半導体装置および半導体装置の製造方法
JP7053897B2 (ja) 半導体装置、半導体装置の製造方法及び電力変換装置
JP2020072094A (ja) パワーユニット、パワーユニットの製造方法及びパワーユニットを有する電気装置
JP2006294729A (ja) 半導体装置
JP6697941B2 (ja) パワーモジュールおよびその製造方法
KR102536643B1 (ko) 반도체 패키지
JP2020072095A (ja) パワーユニット、パワーユニットの製造方法、パワーユニットを有する電気装置及びヒートシンク
US20240021496A1 (en) Semiconductor device
US20230245948A1 (en) Semiconductor device and manufacturing method thereof
JP7118839B2 (ja) パワーユニット、パワーユニットの製造方法及びパワーユニットを有する電気装置
JP2020072101A (ja) パワーユニット、パワーユニットの製造方法、パワーユニットを有する電気装置及びヒートシンク
KR20230131998A (ko) 음각기판을 구비한 반도체 패키지 및 이의 제조방법
JP2017069350A (ja) 半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140513

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150518

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160829

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170825

Year of fee payment: 7