KR100888412B1

KR100888412B1 - Ｄｃ-ｄｃ 컨버터, 전자 기기 및 듀티비 설정 회로

Info

Publication number: KR100888412B1
Application number: KR1020030007671A
Authority: KR
Inventors: 하라구치아키라; 마쯔모토다카시; 다키모토규이치
Original assignee: 후지쯔 마이크로일렉트로닉스 가부시키가이샤
Priority date: 2002-02-14
Filing date: 2003-02-07
Publication date: 2009-03-13
Also published as: US6696821B2; US20030151933A1; TW591865B; TW200303112A; JP3963257B2; JP2003244944A; KR20030068409A

Abstract

본 발명은 동작 불안정을 일으키지 않고 입력 전압 범위가 넓으며 출력 전압 범위가 넓은 DC-DC 컨버터와, 이것을 이용한 전자 기기와, 컨버터 회로의 제어에 있어서 동작 불안정을 일으키지 않고, 컨버터 회로의 입력 전압 범위를 넓게 또한 출력 전압 범위를 넓게 할 수 있는 듀티비 설정 회로를 제공한다.

DC-DC 컨버터(10)는 컨버터 회로(110), 출력 전압 검지 회로(120) 외에, 듀티비 설정 회로(20)를 포함한다. 이 중, 오차 증폭 회로(21)는 Vref1과 Vd를 비교하여 제어 전압(Vfb)을 출력한다. 펄스폭 변조 회로(25)는 삼각파 전압(Vct)과 제어 전압(Vfb)을 비교하여 제1 펄스 신호(PWO)를, 제2 펄스 신호 발생 회로(26)는 소정의 온 듀티비의 제2 펄스 신호(PSO)를 출력한다. 선택 회로(27)는 제어 전압(Vfb)에 따라서 제1 펄스 신호(PWO) 또는 제2 펄스 신호(PSO)를 선택하여 사각형파 신호(PS)로서 트랜지스터(M1)에 출력한다.

Description

ＤＣ-ＤＣ 컨버터, 전자 기기 및 듀티비 설정 회로{DC-DC CONVERTER, DUTY-RATIO SETTING CIRCUIT AND ELECTRIC APPLIANCE USING THEM}

도 1은 관련기술에 관한 DC-DC 컨버터의 회로 구성을 도시하는 회로도.

도 2는 도 1에 도시하는 DC-DC 컨버터의 각 부의 동작 파형을 도시하는 설명도.

도 3은 도 1에 도시하는 DC-DC 컨버터에 대해서 제어 전압(Vfb)이 커진 경우의 각 부의 동작 파형을 도시하는 설명도.

도 4는 본 발명에 따른 듀티비 설정 회로의 동작 원리를 설명하는 설명도.

도 5는 실시예에 따른 DC-DC 컨버터의 회로 구성을 도시하는 회로도.

도 6은 실시예에 따른 DC-DC 컨버터의 각 부의 동작 파형을 도시하는 설명도.

도 7은 실시예에 따른 DC-DC 컨버터에 대해서 제어 전압(Vfb)이 커진 경우의 각 부의 동작 파형을 도시하는 설명도.

도 8은 실시예에 따른 DC-DC 컨버터를 이용한 전자 기기의 구성을 도시하는 회로도.

도 9는 변형예에 따른 DC-DC 컨버터의 회로 구성을 도시하는 회로도.

도 10은 삼각파 발생 회로의 회로 구성을 도시하는 회로도.

도 11은 제2 펄스 신호 발생 회로의 회로 구성을 도시하는 회로도.

도 12는 제2 펄스 신호 발생 회로의 각 부의 동작 파형을 도시하는 설명도.

<도면의 주요 부분에 대한 부호의 설명>

1 : 전자 기기

10, 210 : DC-DC 컨버터

20, 220 : 듀티비 설정 회로

110 : 컨버터 회로

120 : 출력 전압 검지 회로

21 : 오차 증폭기(제어 전압 발생 회로)

23, 230 : 제1 펄스 신호 발생 회로

24, 240 : 삼각파 발생 회로(발진 회로)

25 : 펄스폭 변조 회로

26, 260 : 제2 펄스 신호 발생 회로

27 : 선택 회로

28 : 전환 신호 발생 회로

30 : 전환 회로

31 : NAND 회로

32 : AND 회로

50 : 전자 기기 본체

Vin : 입력 전압

Vout : 출력 전압

Vd : 검지 전압

Vref1 : 제1 기준 전압

Vfb : 제어 전압

Vref2 : 제2 기준 전압

Vct : 삼각파 전압

PC : 전환 신호

PWO : 제1 펄스 신호

PSO : 제2 펄스 신호

PN : NAND 출력신호

PS : 사각형파 신호

TM : 타이밍 신호

BI : 바이어스 신호

RT : 주파수 설정 저항

CT : 제1 콘덴서

C2 : 제2 콘덴서

BA : 전지

본 발명은 DC-DC 컨버터, 전자 기기 및 듀티비 설정 회로에 관한 것이다.

직류 전압을 소정 레벨로 변환할 수 있는 DC-DC 컨버터는 소형화·고효율화에 따라, 다종 다양한 전자 기기의 전원 장치에 사용되고, 그 사용 범위가 점점 더 확대되고 있다. 이러한 전자 기기, 특히 노트북 컴퓨터나 휴대 전화 단말 등의 휴대 전자 기기에서는 전원으로서 알칼리 전지 등의 1차 전지나 리튬 이온 전지, 니켈 수소 전지 등의 2차 전지 등의 전지를 이용하여, 전자 기기 본체 내의 IC나 전자 회로, 모터 및 액정 표시 장치 등을 동작시키기 때문에, DC-DC 컨버터는 필수적인 장치로 되어 있다.

일반적으로 DC-DC 컨버터는 사각형파 신호에 의한 스위칭 소자의 온/오프에 의해, 입력 전압을 이것과 상이한 전압치의 출력 전압으로 변환하는 컨버터 회로 외에, 이 출력 전압의 전압치를 검지하여 검지 전압을 출력하는 출력 전압 검지 회로 및 이 검지 전압에 기초하여, 출력 전압이 소정치로 제어되도록 사각형파 신호의 듀티비를 피드백 제어하는 듀티비 설정 회로를 포함한다. 이에 따라 DC-DC 컨버터의 출력 전압은 일정치로 제어된다.

그런데, 전자 기기, 특히 휴대 전자 기기의 장시간 사용을 가능하게 할 것이 요구되고 있다. 그래서, 전지가 충분한 에너지를 갖고서 단자간 전압, 즉 입력 전압이 높은 상태뿐 아니라, 사용에 의해 에너지를 방출하여 단자간 전압(입력 전압)이 낮아진 경우에도 동작 가능하며, 소정치의 출력 전압을 전자 기기 본체에 공급할 수 있는 DC-DC 컨버터가 요구되고 있다. 즉, 동작 가능한 입력 전압의 범위가 넓은 DC-DC 컨버터가 요구되고 있다.

또한, 다양한 사양의 기기에 대응할 수 있게 하기 위해서, 출력 전압의 설정 범위가 보다 넓은 DC-DC 컨버터도 요구되고 있다.

그런데, DC-DC 컨버터에서는 사각형파 신호의 온 듀티비가 100 %가 되면, 전압 변환할 수 없게 되어, 스텝업(step-up)형에서는 출력 전압이 접지 전위까지 저하된다. 또한, 스텝다운(step-down)형에서는 출력 전압이 입력 전압(전지의 전압)까지 상승한다. 또한, 현실적으로는 온 듀티비는 100 %를 초과할 수는 없다.

그런데, DC-DC 컨버터는 전지의 소모 등에 의해 입력 전압이 저하되면, 출력 전압을 소정치로 하기 위해서, 사각형파 신호의 온 듀티비를 상승시켜 제어를 유지한다. 이 때문에, 결국에는 사각형파 신호의 온 듀티비가 100 %에 가깝게 된다.

이러한 경우, 노이즈나 전압 변동 등에 의한 근소한 출력 전압의 변동에 의해, 듀티비 설정 회로에서 설정하는 사각형파 신호의 온 듀티비가 계산상 100 %가 되는 경우가 있다. 그러면, DC-DC 컨버터는 적절한 출력 전압을 출력할 수 없게 되어, 출력 전압이 저하(스텝업형일 때) 또는 상승(스텝다운형일 때)되므로, 출력 전압의 실제치와 소정치의 차가 더욱 커지기 때문에, 듀티비 설정 회로에서 설정하는 온 듀티비를 점점 더 큰 값으로 하려고 한다. 따라서, 이러한 상태가 되면, DC-DC 컨버터는 피드백 제어를 할 수 없게 되어, 출력 전압은 급속히 접지 전압까지 저하되거나 또는 입력 전압까지 상승한다. 이 때문에, 전자 기기의 전원이 끊길 때까지 필요한 퇴피 동작을 충분히 할 수 없는 경우가 있다.

그래서, 이러한 사태를 막기 위해, 이하의 방법을 채용하는 경우가 있다. 즉, 노이즈나 전압 변동 등을 예상하여, 듀티비 설정 회로에서 설정할 수 있는 최대 온 듀티비를 100 %보다 낮춰(예컨대, 80 %) 설정해 둔다. 이에 따라, 사각형파 신호의 듀티비가 최대 온 듀티비가 되어, 피드백 제어가 불가능하게 된 이후에는 최대 듀티비로 결정되는 출력 전압이 발생되기 때문에, 필요한 퇴피 동작을 행할 수 있다.

그러나, 이와 같이 한 DC-DC 컨버터에서는 사각형파 신호의 온 듀티비를 최대 온 듀티비 이상으로 할 수 없으므로, 동작 가능한 입력 전압 범위가 좁거나 또는 출력 가능한 출력 전압 범위가 좁아진다.

그래서, 출력 전압 검지 회로의 검지 전압을 기초로 피드백 제어를 위해 적절한 온 듀티비의 제1 펄스 신호를 형성하는 것과는 별도로, 최대 온 듀티비를 결정하는 고정된 온 듀티비를 갖는 제2 펄스 신호를 별도로 생성한다. 그리고, 제1 펄스 신호와 제2 펄스 신호의 논리 처리에 의해, 온 듀티비가 작은 쪽의 신호를 선택하여 출력하도록 한 DC-DC 컨버터가 제안되어 있다(도 1 참조). 이 DC-DC 컨버터(100)는 입력 단자(Pi)에 입력된 전지 등의 입력 전압(Vin)을 승압하여, 출력 단자(Po)로부터 출력 전압(Vout)을 출력하는 DC-DC 컨버터이다. 이 DC-DC 컨버터(100)는 입력 전압(Vin)을 출력 전압(Vout)으로 변환하는 컨버터 회로(110)와, 출력 전압(Vout)에 따른 검지 전압(Vd)을 출력하는 출력 전압 검지 회로(120)와, 이 검지 전압(Vd)을 기초로 스위칭 소자(M1)에 인가하는 사각형파 신호(PS)의 온 듀티비(Don)를 설정하는 듀티비 설정 회로(130)를 갖고 있다.

이 중, 컨버터 회로(110)는 스위칭 소자인 N 채널 MOS 트랜지스터(M1), 코일(L1), 콘덴서(C1) 및 역류 방지용 다이오드(D1)로 구성되어 있다. 트랜지스터(M1)의 드레인은 코일(L1)을 통해 직류 입력 전압(Vin)이 인가되고 있다. 또한, 트랜지스터(M1)의 소스는 그라운드에 접속되어 있다. 다이오드(D1)는 애노드가 트랜지스터(M1)의 드레인에 접속되고, 캐소드가 출력 단자(Po)에 접속되어 있다. 콘덴서(C1)는 출력 단자(Po)와 그라운드 사이에 접속되어 있다.

그리고, 트랜지스터(M1)가 온·오프 제어됨으로써, 출력 단자(Po)로부터 출력되는 출력 전압(Vout)은 입력 전압(Vin)보다 높은 전압, 즉 승압되어 출력된다. 트랜지스터(M1)의 온 시간(Ton)과 오프 시간(Toff)의 비를 변화시킴으로써, 이 출력 전압(Vout)을 소정치로 제어할 수 있다.

구체적으로는, 출력 전압(Vout)은 Vout={(Ton+Toff)/Toff}Vin=Vin/Doff에 의해 주어진다. 여기서, 오프 듀티비(Doff)는 Doff=Toff/(Ton+Toff)이다. 또한, 온 듀티비(Don)는 Don=Ton/(Ton+Toff)=1-Doff이다. 따라서, Doff+Don=1이 되기 때문에, Vout=Vin/Doff=Vin/(1-Don)이 된다.

출력 전압 검지부(120)에서는 출력 단자(Po)의 출력 전압(Vout)을 저항기(R1, R2)에서 저항 분할하여 검지 전압(Vd)을 듀티비 설정 회로(130)에 입력한다.

듀티비 설정 회로(130)는 오차 증폭기(131), 삼각파 발진 회로(133), 펄스폭 변조 회로(134), 펄스 신호 발생 회로(135) 및 AND 회로(137)로 구성된다.

이 듀티비 설정 회로(130)의 동작에 대해 도 2 및 도 3을 참조하여 설명한다. 오차 증폭기(131)는 검지 전압(Vd)을 기준 전압 발생 회로(132)에서 생성된 기준 전압(Vref)과 비교하여, 양(兩) 전압(Vd, Vref)의 차 전압을 증폭하여 제어 전압(Vfb)을 발생한다. 삼각파 발진 회로(133)는 최대치(Vcmax)와 최소치(Vcmin)의 범위에서 변화되는 삼각파 형상의 삼각파 전압(Vct)을 출력한다[도 2의 (a) 참조]. 삼각파 발진 회로(133)에서 생성된 삼각파 전압(Vct)과 제어 전압(Vfb)을 펄스폭 변조 회로(134)에서 비교하면, 제어 전압(Vfb)에 의해 펄스폭 변조(PWM)된 제1 펄스 신호(PWO)가 생성된다[도 2의 (b) 참조]. 또한, 삼각파 발진 회로(133)는 삼각파 전압(Vct) 외에, 이 삼각파 전압(Vct)이 최대치(Vcmax)가 된 타이밍(tmax)에서 신호 레벨이 전환되는 타이밍 신호(TM)를 펄스 신호 발생 회로(135)에 출력한다.

이 펄스 신호 발생 회로(135)에서는 타이밍 신호(TM)를 이용하여, 타이밍(tmax)에서 상승하는 비교적 짧은 펄스폭의 제2 펄스 신호(PSO)를 발생한다[도 2의 (c) 참조]. AND 회로(137)에는 제1 펄스 신호(PWO)와 제2 펄스 신호(PSO)를 인버터(136)에서 반전시킨 반전 제2 펄스 신호(PSOx)를 입력한다. 그러면, 도 2의 (d)에 도시된 바와 같이, 제어 전압(Vfb)이 삼각파 전압(Vct)의 최대치(Vcmax)보다도 충분히 낮은 경우에는 제1 펄스 신호(PWO)가 선택되어 사각형파 신호(PS)로서 출력된다[도 2의 (e) 참조]. 이 때, 피드백 제어에 의해, Vout=(R1+R2)Vref/R2와 Vout=Vin/(1-Don)이 동시에 만족되도록 오차 증폭기(131)의 출력 전압(Vfb)이 제어되며, 펄스폭 변조 회로(134)가 출력하는 제1 펄스 신호(PWO)[사각형파 신호(PS)]의 온 듀티비(Don)가 제어된다.

한편, 제어 전압(Vfb)이 삼각파 전압(Vct)의 최대치(Vcmax)에 근접하여, 제1 펄스 신호(PWO)의 로우 레벨의 폭이 반전 제2 펄스 신호(PSOx)의 로우 레벨의 폭보 다도 좁아지면, 반전 제2 펄스 신호(PSOx)가 선택되어 사각형파 신호(PS)로서 출력된다.

즉, 전지가 소모되고 있지 않기 때문에 입력 전압(Vin)이 높은 경우 등에는, 온 듀티비(Don)는 비교적 작은 값으로 충분하기 때문에, AND 회로(137)에서 제1 펄스 신호(PWO)가 선택되며, 출력 전압(Vout)이 일정치로 유지된다. 그러나, 전지가 소모 등에 의해 입력 전압(Vin)이 낮아지면, 온 듀티비(Don)는 큰 값이 된다. 그리고, 반전 제2 펄스 신호(PSOx)의 온 듀티비(Don) 측이 작은 값이 되면, AND 회로(137)에서 반전 제2 펄스 신호(PSOx)가 선택되며, Vout=Vin/(1-Don)에 의해서 주어지는 출력 전압(Vout)이 출력된다. 이와 같이 함으로써, 듀티비 설정 회로(130)에서 설정하는 사각형파 신호(PS)의 온 듀티비의 최대치가 정해지고, 노이즈나 전압 변동 등에 상관없이, 반전 제2 펄스 신호(PSOx)가 갖는 최대 온 듀티비까지는 DC-DC 컨버터(100)를 구동할 수 있다. 또한, 온 듀티비(Don)가 100 %가 되는 것이 방지되므로, 온 듀티비(Don)가 100 %가 되어 출력 전압(Vout)이 접지 전압까지 저하되거나 또는 입력 전압(Vin)까지 상승하는 것도 방지된다. 이 때문에, 듀티비 설정 회로(130)에서 설정할 수 있는 최대 온 듀티비를 보다 100 %에 가깝게 할(예컨대, 90 %로 함) 수 있기 때문에, 보다 낮은 입력 전압(Vin)에서도 일정한 출력 전압(Vout)을 얻을 수 있다. 또는, 보다 넓은 범위의 출력 전압(Vout)을 출력시킬 수 있다.

그러나, 이 DC-DC 컨버터(100)에서는 AND 회로(137)에 입력되는 제1 펄스 신호(PWO)와 반전 제2 펄스 신호(PSOx)는 펄스폭 변조 회로(134)와 펄스 발생 회로(135)에서 따로따로 생성되는 것이므로, 회로 지연에 의해 서로의 변화 타이밍에 약간 어긋남이 생겨 양자의 변화 타이밍을 일치시키는 것은 곤란하다. 따라서, 제어 전압(Vfb)이 삼각파 전압(Vct)의 최대치(Vcmax)에 가까운 값이 되면, 도 3의 (a) 내지 도 3의 (e)에 도시된 바와 같이, 제1 펄스 신호(PWO)와 제2 펄스 신호(PSO)와의 변화 타이밍의 어긋남에 의해서, AND 회로(137)로부터 출력되는 사각형파 신호(PS)가, 제1 펄스 신호(PWO)와 제2 펄스 신호(PSO)가 겹쳐진 이상(異常) 파형으로 되는 경우가 있어, DC-DC 컨버터(100)의 동작 불안정을 초래할 우려가 있다. 그래서, 회로 지연을 고려하여, 제2 펄스 신호(PSO)의 펄스폭을 극단적으로 좁게, 즉 반전 제2 펄스 신호(PSOx) 및 제2 펄스 신호(PSO)의 온 듀티비를 극단적으로 크게 할 수는 없었다. 이 때문에, 이 형태에서도, 입력 전압의 범위나 출력 전압의 범위를 충분히 넓게 할 수는 없었다.

본 발명은 상기 문제점을 감안하여 이루어진 것으로, 동작 불안정을 일으키지 않는 DC-DC 컨버터 또한 동작 가능한 입력 전압 범위가 넓거나 또는 출력 가능한 출력 전압 범위가 넓은 DC-DC 컨버터 및 이것을 이용한 전자 기기를 제공하는 것을 목적으로 한다. 또한, 컨버터 회로의 제어에 있어서, 동작 불안정을 일으키지 않는 듀티비 설정 회로 또한 컨버터 회로의 동작 가능한 입력 전압 범위를 넓게 또는 출력 가능한 출력 전압 범위를 넓게 할 수 있는 듀티비 설정 회로 및 이것을 이용한 전자 기기를 제공하는 것을 목적으로 한다.

이렇게 하여, 청구항 1에 기재된 해결 수단은 스위칭 소자를 포함하며, 이 스위칭 소자를 사각형파 신호에 의해 스위칭하여 입력 전압을 이것과 상이한 전압치의 출력 전압으로 변환하는 컨버터 회로와, 상기 출력 전압의 전압치를 검지하여 검지 전압을 출력하는 출력 전압 검지 회로와, 상기 검지 전압에 기초하여, 상기 출력 전압이 소정치로 제어되도록 온 듀티비가 설정된 상기 사각형파 신호를 생성하며, 상기 스위칭 소자에 출력하는 듀티비 설정 회로를 구비하는 DC-DC 컨버터로서, 상기 듀티비 설정 회로는 제1 기준 전압과 상기 검지 전압을 입력받으며, 그 차에 따른 제어 전압을 출력하는 제어 전압 발생 회로와, 상기 제어 전압을 입력받으며, 상기 온 듀티비가 상기 제어 전압의 변화에 대하여 단조롭게 변화되는 사각형의 제1 펄스 신호를 출력하는 제1 펄스 발생 회로와, 소정의 온 듀티비를 갖는 사각형의 제2 펄스 신호를 발생하는 제2 펄스 발생 회로와, 상기 제1 펄스 신호와 제2 펄스 신호 중 어느 하나를 선택하여, 상기 사각형파 신호로서 출력하는 선택 회로로서, 상기 제어 전압을 변화시켰을 때 상기 제1 펄스 신호의 온 듀티비가 작아지는 방향을 제1 방향으로 하고, 역으로 커지는 방향을 제2 방향으로 하면, 상기 제어 전압이 제2 기준 전압에 비하여 상기 제1 방향 측으로 치우쳐 있을 때에 상기 제1 펄스 신호를 선택하여 출력하고, 상기 제어 전압이 상기 제2 기준 전압에 비하여 상기 제2 방향 측으로 치우쳐 있을 때에 상기 제2 펄스 신호를 선택하여 출력하는 선택 회로를 포함하는 DC-DC 컨버터이다.

이 DC-DC 컨버터에 따르면, 선택 회로에 있어서, 제어 전압과 제2 기준 전압의 비교에 의해, 제1 펄스 신호와 제2 펄스 신호 중 어느 하나를 선택한다. 이 때문에, 상기한 종래 기술과 달리, 온 듀티비가 커진 경우에, 사각형파 신호가 제1 펄스 신호와 제2 펄스 신호가 겹쳐진 이상 파형으로 되는 일이 없어, DC-DC 컨버터의 동작 불안정을 일으킬 우려가 없다. 또한, 양자의 변화 타이밍의 어긋남이나 회로 지연을 고려하여 제2 펄스 신호의 온 듀티비를 설정할 필요가 없다.

제1 펄스 신호는 제어 전압이 제2 기준 전압보다 제1 방향 측의 값일 때 선택된다. 제1 방향은 제어 전압을 변화시켰을 때 제1 펄스 신호의 온 듀티비가 작아지는 방향이다. 기동 개시 시점이나 제1 펄스 신호로부터 제2 펄스 신호로 전환할 때 등의 과도적인 기간을 제외하면, 제1 펄스 신호가 선택되어 있는 경우, 제어 전압에 의해, 출력 전압이 소정치가 되도록 온 듀티비가 제어된다. 즉, 피드백 제어가 이루어지고 있는 상태로 되어 있다.

한편, 제어 전압이 제2 기준 전압보다도 제2 방향 측의 값으로 되면, 제2 펄스 신호가 선택된다. 제2 펄스 신호는 소정의 온 듀티비를 갖고 있기 때문에, 컨버터 회로에서는 Vout=Vin/(1-Don)에 따라서, 이 소정의 온 듀티비에 의해 결정되는 출력 전압을 발생할 수 있다. 한편, 제2 펄스 신호의 소정의 온 듀티비가 100 % 미만인 것은 물론이다.

또한, 본 명세서에 있어서, 온 듀티비는 컨버터 회로에 있어서, 스위칭 소자가 온으로 되는 시간 비율을 나타낸다. 따라서, 듀티비 설정 회로 등에 있어서도, 스위칭 소자에 인가되는 사각형파 신호와 동일한 타이밍에서 하이/로우 레벨이 전환되는 펄스 신호에 대해서는 스위칭 소자가 온으로 되는 시간에 상당하는 측의 레벨의 계속 기간을 온 시간으로 하고, 그 펄스 신호의 듀티비를 온 듀티비로서 나타내는 것으로 한다. 따라서, 임의의 펄스 신호에 있어서의 하이 레벨이 스위칭 소자에 있어서의 온에 대응하고 있는 경우에는 하이 레벨의 계속 기간을 온 시간으로 하여, 온 듀티비를 계산한다. 역으로, 임의의 펄스 신호에 있어서의 로우 레벨이 스위칭 소자에 있어서의 온에 대응하고 있는 경우에는 로우 레벨의 계속 기간을 온 시간으로 하여, 온 듀티비를 계산한다.

또한, 본 명세서에 있어서, 선택이란 선택되는 신호와 선택에 의해 얻어진 신호가 동일한 타이밍에서 레벨 반전되고 있는 관계로 되어 있음을 말한다. 따라서, 선택 회로에 있어서의 논리 처리를 위해, 선택 회로에 입력되는 제1 펄스 신호 또는 제2 펄스 신호와 출력되는 사각형파 신호가 동일한 타이밍에서 레벨 반전하고 있는 관계로 되어 있으면, 서로 논리 반전된 관계로 되어 있더라도, 사각형파 신호는 제1 펄스 신호 또는 제2 펄스 신호를 선택한 것으로 한다.

또한, 청구항 1에 기재된 DC-DC 컨버터로서, 상기 제2 기준 전압은 상기 입력 전압을 감소시키더라도, 상기 출력 전압을 소정치로 계속해서 제어할 수 있는 가장 큰 온 듀티비의 상기 제1 펄스 신호를 생성하는 상기 제어 전압보다도 상기 제2 방향 측의 값을 갖는 DC-DC 컨버터로 하면 좋다.

본 발명의 DC-DC 컨버터에서는, 제2 기준 전압은 입력 전압을 감소시키더라도 출력 전압을 소정치로 계속해서 제어할 수 있는 가장 큰 온 듀티비, 예컨대 99 %의 온 듀티비의 제1 펄스 신호를 생성하는 제어 전압보다도 제2 방향 측의 값을 갖는다. 이 때문에, 제1 펄스 신호를 이용하여 피드백 제어가 계속되고 있는 상태에서는 제어 전압이 제2 기준 전압보다도 제2 방향 측으로 편의되는 일이 없으므로, 제1 펄스 신호를 이용하여 피드백 제어가 계속되고 있는 상태이면서, 강제적으 로 제2 펄스 신호가 사각형파 신호로서 선택되는 일은 있을 수 없다. 즉, 사각형파 신호로서 제1 펄스 신호를 선택하여 출력 전압을 소정치로 유지하고 있었지만, 입력 전압의 저하 등에 의해서, 이미 출력 전압을 소정치로 유지하는 제어가 불가능하게 된 경우에, 비로소 제어 전압이 제2 기준치보다도 제2 방향 측의 값이 되어, 제2 펄스 신호가 선택되게 된다.

이 때문에, 이론상으로는 제1 펄스 신호의 온 듀티비가 거의 100 %가 될 때까지 제1 펄스 신호에 따라 피드백 제어를 계속할 수 있다. 단, 현실적으로는 사각형파 신호의 노이즈나 전압 변동 등에 의한 변동, 또는 코일이나 스위칭 소자 등의 특성의 영향으로 컨버터 회로에서 전압 변환할 수 있는 최대의 온 듀티비 등, DC-DC 컨버터를 구성하는 회로의 특성에 의해 결정되며, 피드백 제어를 계속할 수 있는 온 듀티비의 상한이 있다.

따라서, 본 발명의 DC-DC 컨버터에서는 이것을 구성하는 회로의 특성으로 결정되며, 피드백 제어를 계속할 수 있는 온 듀티비의 상한까지 제1 펄스 신호에 따라 피드백 제어를 계속할 수 있다. 즉, 이 DC-DC 컨버터에 따르면, 비록 입력 전압이 저하되더라도 이것을 구성하는 회로의 특성에 의해 제한되는 온 듀티비의 상한까지 피드백 제어에 의해 소정치의 출력 전압을 발생할 수 있으므로, 입력 전압 범위로서 최대의 범위를 확보할 수 있다. 또한, 출력 전압 범위도 최대의 범위를 확보할 수 있다.

또한, 청구항 1 또는 청구항 2에 기재된 DC-DC 컨버터로서, 상기 선택 회로는 상기 제어 전압을 상기 제2 기준 전압과 비교하여, 상기 제어 전압이 상기 제2 기준 전압보다 상기 제1 방향 측으로 치우쳐 있을 때에는 상기 제1 펄스 신호의 선택을 지시하고, 상기 제어 전압이 상기 제2 기준 전압보다 상기 제2 방향 측으로 치우쳐 있을 때에는 상기 제2 펄스 신호의 선택을 지시하는 전환 신호를 출력하는 전환 신호 발생 회로와, 상기 전환 신호, 상기 제1 펄스 신호 및 제2 펄스 신호를 입력받으며 상기 전환 신호에 따라서 제1 펄스 신호 및 제2 펄스 신호 중 어느 하나를 출력하는 전환 회로를 포함하는 DC-DC 컨버터로 하면 좋다.

본 발명의 DC-DC 컨버터에서는, 선택 회로는 제어 전압과 제2 기준 전압을 비교하여 전환 신호를 출력하는 전환 신호 발생 회로와, 전환 신호에 따라 제1 펄스 신호 또는 제2 펄스 신호를 선택하여 출력하는 전환 회로를 포함한다. 이 때문에, 간이한 구성으로 제어 전압에 기초하여 제1 펄스 신호와 제2 펄스 신호 중 어느 하나를 선택하여 사각형파 신호로서 출력할 수 있다.

또는, 청구항 1 또는 청구항 2에 기재된 DC-DC 컨버터로서, 상기 선택 회로는 상기 제어 전압이 상기 제2 기준 전압에 비하여 작은 값일 때 상기 제1 펄스 신호를 선택하여 출력하고, 상기 제어 전압이 상기 제2 기준 전압에 비하여 큰 값일 때 상기 제2 펄스 신호를 선택하여 출력하는 선택 회로이며, 상기 제어 전압을 제2 기준 전압과 비교하여, 상기 제어 전압이 상기 제2 기준 전압보다도 작을 때에 전환 신호를 로우 레벨로 하고, 상기 제어 전압이 상기 제2 기준 전압보다도 클 때에 상기 전환 신호를 하이 레벨로 하는 전환 신호 발생 회로와, 상기 전환 신호, 상기 제1 펄스 신호 및 제2 펄스 신호를 입력받으며, 상기 전환 신호에 따라서 제1 펄스 신호 및 제2 펄스 신호 중 어느 하나를 출력하는 전환 회로로서, 상기 전환 신호가 로우 레벨일 때에 상기 제1 펄스 신호를 출력하고, 상기 전환 신호가 하이 레벨일 때에 상기 제2 펄스 신호를 출력하는 전환 회로를 포함하는 DC-DC 컨버터로 하는 것이 바람직하다.

이 DC-DC 컨버터에서는, 선택 회로는 제어 전압과 제2 기준 전압을 비교하여 전환 신호를 출력하는 전환 신호 발생 회로와, 전환 신호에 따라 제1 펄스 신호 또는 제2 펄스 신호를 선택하여 출력하는 전환 회로를 포함한다. 이 때문에, 간이한 구성으로 제어 전압에 기초하여 제1 펄스 신호와 제2 펄스 신호 중 어느 하나를 선택하여 사각형파 신호로서 출력할 수 있다.

또한, 상기 DC-DC 컨버터로서, 상기 전환 회로는 상기 전환 신호와 제2 펄스 신호를 입력받는 NAND 회로와, 상기 제1 펄스 신호와 상기 NAND 회로의 출력을 입력받는 AND 회로를 포함하는 DC-DC 컨버터로 하는 것이 바람직하다.

이 DC-DC 컨버터에서는, 전환 회로에 NAND 회로와 AND 회로를 갖고 있으며, 간이한 구성으로 전환 신호에 기초하여 제1 펄스 신호와 제2 펄스 신호 중 어느 하나를 선택하여 사각형파 신호로서 출력할 수 있다.

또한, 청구항 1 내지 청구항 3 중 어느 한 항에 기재된 DC-DC 컨버터로서, 상기 제1 펄스 발생 회로는 상기 제1 펄스 신호의 주파수를 설정하는 주파수 설정 회로를 갖고, 상기 제2 펄스 발생 회로는 상기 제1 펄스 신호와 동기하는 상기 제2 펄스 신호로서, 설정되는 상기 제1 펄스 신호 및 제2 펄스 신호의 주파수에 상관없이, 온 듀티비가 일정한 제2 펄스 신호를 발생하는 DC-DC 컨버터로 하면 좋다.

DC-DC 컨버터는 이것을 사용하는 전자 기기의 특성에 따라서, 스위칭 소자를 온/오프시키는 사각형파 신호의 주파수를 적절하게 선택 및 설정할 수 있도록 해 두는 것이 바람직하다. 한편, 제1 펄스 신호의 주파수를 변화시키면, 제2 펄스 신호의 주파수도 동기하여 변화되는 경우, 펄스폭을 고정해 두면, 이 온 듀티비는 변화 전과는 상이한 고정치가 되는 경우가 있다. 그러나, 제2 펄스 신호를 사각형파 신호로서 이용하는 경우에는 출력 전압은 Vout=Vin/(1-Don)에 의해 결정되기 때문에, 온 듀티비(Don)가 설정되는 주파수에 따라 변화함으로써 출력 전압까지 변화하게 되어 바람직하지 못한 경우가 있다.

이에 대하여, 본 발명의 DC-DC 컨버터에서는 제1 펄스 발생 회로에 주파수 설정 회로를 갖고, 상기 제2 펄스 발생 회로에서는 제1 펄스 신호에 동기하며 또한 주파수에 상관없이 온 듀티비가 일정한 제2 펄스 신호를 발생한다. 제1 펄스 신호의 주파수를 주파수 설정 회로에 의해서 적절하게 설정하더라도, 제2 펄스 신호의 온 듀티비가 일정하게 유지되므로, 제2 펄스 신호를 사각형파 신호로서 이용하는 경우에, 설정하는 주파수에 따라 출력 전압이 변동되는 일이 없어진다.

또한, 청구항 4에 기재된 DC-DC 컨버터로서, 상기 제1 펄스 신호 발생 회로는 제1 콘덴서를 포함하며, 상기 제1 콘덴서에 소정의 전류량을 유입시키는 제1 기간과, 상기 제1 콘덴서로부터 상기 소정의 전류량을 유출시키는 제2 기간을 교대로 발생시키고, 상기 제1 콘덴서의 단자간 전압을 삼각형 형상으로 변화시키는 삼각파 발생 회로로서, 상기 제1 기간으로부터 제2 기간으로의 전환 타이밍에 전압 레벨이 하이로부터 로우 또는 로우로부터 하이로 전환되는 타이밍 신호를 출력하는 삼각파 발생 회로를 갖고, 상기 제2 펄스 신호 발생 회로는 상기 소정 전류량과 동일한 미 러 전류를 흘리는 전류 미러 회로와, 상기 제1 콘덴서보다 작은 정전 용량을 갖는 제2 콘덴서와, 상기 타이밍 신호에 따라서 상기 제2 콘덴서에의 상기 미러 전류의 유입에 의한 충전 및 이 제2 콘덴서의 방전을 교대로 전환하여 행하는 충방전 회로와, 상기 제2 콘덴서에의 상기 충전시에 있어서 이 제2 콘덴서의 단자간 전압이 소정 전압 레벨을 초과하는 타이밍 및 상기 타이밍 신호의 전환 타이밍에 기초하여, 상기 제2 펄스 신호를 생성하는 논리 처리 회로를 갖는 DC-DC 컨버터로 하는 것이 바람직하다.

이 DC-DC 컨버터에서는, 제1 펄스 신호 발생 회로는 삼각파를 발생하는 것 외에, 이 삼각파가 최대치가 되는 타이밍에 전압 레벨이 전환되는 타이밍 신호를 출력하는 삼각파 발생 회로를 갖는다. 또한, 제2 펄스 신호 발생 회로는 전류 미러 회로와 제2 콘덴서와 타이밍 신호에 따라서, 제2 콘덴서에의 미러 전류에 의한 충방전을 전환하는 충방전 회로와, 제2 콘덴서의 충전시에 있어서의 단자간 전압이 소정 전압 레벨을 초과하는 타이밍과 타이밍 신호의 전환 타이밍에 기초하여 제2 펄스 신호를 생성하는 논리 처리 회로를 갖는다.

따라서, 제1 펄스 신호 발생 회로에서는, 예컨대 소정의 전류량을 결정하는 저항치를 변화시킴으로써, 삼각파의 주파수를 변경할 수 있으며, 이 삼각파에 동기한 타이밍 신호를 출력할 수 있다. 또한, 제2 펄스 신호 발생 회로에서는 이 삼각파에 동기한, 따라서 이 삼각파로부터 생성되는 제1 펄스 신호에 동기한 제2 펄스 신호를 생성할 수 있으며, 삼각파에 따라서 제1 펄스 신호의 주파수를 변경하더라도, 제2 펄스 신호의 온 듀티비는 일정하게 유지할 수 있다.

또한, 청구항 5에 기재된 다른 해결 수단은 스위칭 소자를 포함하며, 이 스위칭 소자를 사각형파 신호로부터 스위칭하여 입력 전압을 이것과 상이한 전압치의 출력 전압으로 변환하는 컨버터 회로와, 상기 출력 전압의 전압치를 검지하여 검지 전압을 출력하는 출력 전압 검지 회로와, 상기 검지 전압에 기초하여 상기 출력 전압이 소정치가 되도록 온 듀티비를 설정한 상기 사각형파 신호를 상기 스위칭 소자에 출력하여 피드백 제어하는 듀티비 설정 회로를 구비하는 DC-DC 컨버터로서, 상기 듀티비 설정 회로는 상기 검지 전압에 기초하여 설정되는 상기 사각형파 신호의 온 듀티비가 실질적으로 100 %가 되어 상기 피드백 제어가 불가능하게 된 때에는 소정의 온 듀티비를 갖는 상기 사각형파 신호를 발생하는 DC-DC 컨버터이다.

DC-DC 컨버터에서는 검지 전압에 기초하여 설정되는 사각형파 신호의 온 듀티비가 실질적으로 100 %가 되면, 컨버터 회로에서는 이미 전압 변환을 할 수 없고 출력 전압이 저하 또는 상승하기 시작하기 때문에, 출력 전압을 소정치로 유지할 수 없게 된다. 그러면, 점점 더 온 듀티비를 크게 하는 방향으로 피드백 제어하고자 하기 때문에, 피드백 제어가 불가능하게 되어 출력 전압이 접지 전위까지 저하 또는 입력 전압까지 상승하게 된다.

이에 대하여, 본 발명의 DC-DC 컨버터에서는 피드백 제어 불가능하게 되었을 때에는 소정의 듀티비를 갖는 사각형파 신호를 발생한다. 이 때문에, 피드백 제어에 의해서 출력 전압을 소정치로 계속 유지할 수는 없지만, 소정의 온 듀티비에 의해서 정해지는 출력 전압을 발생할 수 있다.

따라서, 이 DC-DC 컨버터로 구동되는 노트북 컴퓨터나 휴대 전화 단말, 모터 제어 등에 있어서, 전지의 소모 등에 의해 입력 전압이 저하된 경우에도 소정의 퇴피 동작을 행하는 등, 입력 전압의 저하에 대응하게 하는 시간적 여유를 줄 수 있다.

또한, 이 DC-DC 컨버터에서는, 온 듀티비가 실질적으로 100 %가 될 때까지 피드백 제어에 의해서 출력 전압을 일정치로 유지할 수 있다. 이 때문에, 이 DC-DC 컨버터에서는 입력 전압 범위를 가장 크게 취할 수 있고 또한 출력 전압 범위를 가장 크게 취할 수 있다.

한편, 본 명세서에 있어서, 온 듀티비가 실질적으로 100 %인 경우란 온 듀티비가 100 %가 된 경우 외에 이하를 포함한다. 즉, 사각형파 신호의 온 듀티비가 큰 값(예컨대, 99.5 %)이 되어, 가령 스위칭 소자에 이 사각형파 신호를 입력하더라도, 컨버터 회로의 스위칭 소자나 코일 등 그 밖의 회로 소자의 특성에 의해, 온 듀티비 100 %의 신호를 입력한 것과 마찬가지로, 출력 전압이 접지 전위까지 저하되거나 또는 입력 전압까지 증가하는 온 듀티비를 포함한다.

또한, 청구항 6에 기재된 다른 해결 수단은 상기 어느 한 항에 기재된 DC-DC 컨버터와, 상기 DC-DC 컨버터에 상기 입력 전압을 공급하는 전지와, 상기 DC-DC 컨버터의 상기 출력 전압을 이용하여 구동되는 전자 기기 본체를 포함하는 전자 기기이다.

이 전자 기기에서는 전지를 전원으로 하여 상기한 DC-DC 컨버터로 전압 변환하여 전자 기기 본체를 구동하고 있다. 이 때문에, 전지의 소모에 의해서 DC-DC 컨버터에의 입력 전압이 저하되어, 온 듀티비가 커진 경우에, DC-DC 컨버터의 동작이 불안정하게 되는 일이 없다. 또한, 스위칭 소자의 온 듀티비가 커져 피드백 제어를 계속할 수 없게 될 때까지 일정치의 출력 전압을 얻어 전자 기기 본체를 구동할 수 있으므로, 전자 기기 본체의 전지에 의한 사용 가능 시간이 보다 길어진 전자 기기로 할 수 있는 경우도 있다.

또한, 피드백 제어를 계속할 수 없게 된 후에도, 제2 펄스 신호인 소정의 온 듀티비의 사각형파 신호로 스위칭 소자를 온/오프시킬 수 있으므로, 이 소정의 온 듀티비와 입력 전압(전지의 단자간 전압)에 의해 결정되는 출력 전압을 얻을 수 있기 때문에, 데이터나 시스템 정보를 메모리로 퇴피시키는 등, 전원이 끊어지기 전에 필요한 퇴피 동작을 행하게 하는 것도 가능해진다.

또한, 본 발명의 전자 기기로서는 전지에 의해서 DC-DC 컨버터를 구동하고, 그 출력 전압을 이용하여 전자 기기 본체를 구동하는 것이라면 어느 것도 좋다. 구체적으로는, 예컨대 노트북형 등 휴대용 퍼스널 컴퓨터, 휴대 전화 단말, 컴팩트 디스크 및 DVD 등의 기록 매체에 화상이나 음성 그 밖의 정보를 기록하거나 또는 판독하기 위한 휴대용 녹음 기기, 녹화 기기 및 재생 기기 등을 들 수 있다.

또한, 청구항 7에 기재된 다른 해결 수단은 스위칭 소자를 포함하며, 이 스위칭 소자를 사각형파 신호에 의해 스위칭하여 입력 전압을 이것과 상이한 전압치의 출력 전압으로 변환하는 컨버터 회로와, 상기 출력 전압의 전압치를 검지하여 검지 전압을 출력하는 출력 전압 검지 회로를 포함하는 DC-DC 컨버터에 이용하고, 상기 검지 전압에 기초하여 상기 출력 전압이 소정치로 제어되도록 상기 사각형파 신호의 온 듀티비를 설정하는 듀티비 설정 회로로서, 제1 기준 전압과 상기 검지 전압을 입력받고, 그 차에 따른 제어 전압을 출력하는 제어 전압 발생 회로와, 상기 제어 전압을 입력받으며, 온 듀티비가 상기 제어 전압의 변화에 따라서 단조롭게 변화되는 사각형의 제1 펄스 신호를 출력하는 제1 펄스 발생 회로와, 소정의 온 듀티비를 갖는 사각형의 제2 펄스 신호를 발생하는 제2 펄스 발생 회로와, 상기 제1 펄스 신호와 제2 펄스 신호 중 어느 하나를 선택하여 출력하는 선택 회로로서, 상기 제어 전압이 변화되었을 때 상기 제1 펄스 신호의 온 듀티비가 작아지는 방향을 제1 방향으로 하고, 역으로 커지는 방향을 제2 방향으로 하면, 상기 제어 전압이 제2 기준 전압에 비하여 상기 제1 방향 측의 값일 때 상기 제1 펄스 신호를 선택하여 출력하고, 상기 제어 전압이 상기 제2 기준 전압에 비하여 상기 제2 방향 측의 값일 때 상기 제2 펄스 신호를 선택하여 출력하는 선택 회로를 포함하는 듀티비 설정 회로이다.

본 발명의 듀티비 설정 회로는 컨버터 회로와 출력 전압 검지 회로를 구비하는 DC-DC 컨버터에 이용하는 것으로서, 제어 전압 발생 회로, 제1 펄스 발생 회로 및 제2 펄스 발생 회로 외에 선택 회로를 갖고, 제어 전압과 제2 기준 전압의 비교 결과에 따라서, 제어 전압에 따라서 온 듀티비가 변화되는 제1 펄스 신호와 소정의 온 듀티비를 갖는 제2 펄스 신호 중 어느 하나를 선택한다. 이 때문에, 상기한 종래 기술의 DC-DC 컨버터(100)에 있어서의 듀티비 설정 회로(130)와 상이하게 온 듀티비가 커진 경우에, 사각형파 신호가 제1 펄스 신호와 제2 펄스 신호가 겹쳐진 이상 파형으로 되는 일이 없다. 따라서, DC-DC 컨버터(100)의 동작 불안정을 일으킬 우려가 없다. 또한, 양자의 변화 타이밍의 어긋남이나 회로 지연을 고려하여 제2 펄스 신호의 온 듀티비를 설정할 필요가 없다.

또한, 이 듀티비 설정 회로에 따르면, 제어 전압이 제2 기준 전압보다도 제1 방향 측인 경우에는, 제어 전압에 따른 온 듀티비를 갖는 사각형파 신호(제1 펄스 신호)를 출력할 수 있다. 따라서, 컨버터 회로의 스위칭 소자의 온/오프를 제어하여 출력 전압을 일정치로 유지하도록 피드백 제어를 행할 수 있다. 한편, 제어 전압이 제2 방향 측, 즉 온 듀티비가 커지는 방향으로 변화되어 제2 기준 전압을 초과하면, 소정의 온 듀티비를 갖는 사각형파 신호(제2 펄스 신호)를 출력할 수 있다. 이 때문에, 전원 전지의 소모에 의해 DC-DC 컨버터의 입력 전압이 저하되는 등으로, 이 듀티비 설정 회로에 가해지는 제어 전압이 제2 방향으로 크게 변화되더라도, 스위칭 소자에 가해지는 사각형파 신호의 온 듀티비가 100 %가 되어, 출력 전압이 접지 전위까지 저하되거나 입력 전압까지 증가하는 일이 없다.

또한, 청구항 7에 기재된 듀티비 설정 회로로서, 상기 DC-DC 컨버터에 이용했을 때, 상기 제2 기준 전압은 상기 입력 전압을 감소시키더라도, 상기 출력 전압을 소정치로 계속해서 제어할 수 있는 가장 큰 온 듀티비의 상기 제1 펄스 신호를 생성하는 상기 제어 전압보다도 상기 제2 방향 측의 값을 갖는 듀티비 설정 회로로 하면 좋다.

본 발명의 듀티비 설정 회로는 이것을 DC-DC 컨버터에 이용했을 때, 입력 전압을 감소시키더라도, 출력 전압을 소정치로 계속해서 제어할 수 있는 가장 큰 온 듀티비, 예컨대 99 %의 온 듀티비의 제1 펄스 신호를 생성하는 제어 전압보다도, 제2 기준 전압은 제2 방향 측의 값을 갖는다. 이 때문에, 이 듀티비 설정 회로를 이용한 DC-DC 컨버터에서는, 제1 펄스 신호를 이용하여 피드백 제어가 계속되고 있는 상태에서는 제어 전압이 제2 기준 전압보다도 제2 방향 측으로 편의되는 일이 없다. 따라서, 제1 펄스 신호를 이용하여 피드백 제어가 계속되고 있는 상태이면서, 강제적으로 제2 펄스 신호가 사각형파 신호로서 선택되는 일은 있을 수 없다. 즉, 사각형파 신호로서 제1 펄스 신호를 선택하여 출력 전압을 소정치로 유지하고 있었지만, 입력 전압의 저하 등에 의해서 이미 출력 전압을 소정치로 유지하는 제어가 불가능하게 된 경우에, 비로소 제어 전압이 제2 기준치보다도 제2 방향 측의 값이 되어 제2 펄스 신호가 선택되게 된다.

이 때문에, 이론상으로는 제1 펄스 신호의 온 듀티비가 거의 100 %가 될 때까지, 제1 펄스 신호에 따라 피드백 제어를 계속할 수 있다. 단, 현실적으로는 사각형파 신호의 노이즈나 전압 변동 등에 의한 변동, 또는 코일이나 스위칭 소자 등의 특성의 영향으로 컨버터 회로에서 전압 변환할 수 있는 최대의 온 듀티비 등, DC-DC 컨버터를 구성하는 회로의 특성에 의해 결정되어, 피드백 제어를 계속할 수 있는 온 듀티비의 상한이 있다.

따라서, 본 발명의 듀티비 설정 회로를 이용한 DC-DC 컨버터에서는 이것을 구성하는 회로의 특성에 의해 결정되어, 피드백 제어를 계속할 수 있는 온 듀티비의 상한까지 제1 펄스 신호에 따라 피드백 제어를 계속할 수 있다. 즉, 이 듀티비 설정 회로를 이용한 DC-DC 컨버터에 따르면, 가령 입력 전압이 저하되더라도, 이것을 구성하는 회로의 특성으로 제한되는 온 듀티비의 상한까지 피드백 제어에 의해 소정치의 출력 전압을 발생할 수 있으므로, 입력 전압 범위로서 최대의 범위를 확 보할 수 있다. 또한, 출력 전압 범위도 최대의 범위를 확보할 수 있다.

또한, 청구항 7 또는 청구항 8에 기재된 듀티비 설정 회로로서, 상기 선택 회로는 상기 제어 전압을 상기 제2 기준 전압과 비교하여, 상기 제어 전압이 상기 제2 기준 전압보다 상기 제1 방향 측으로 치우쳐 있을 때에는 상기 제1 펄스 신호의 선택을 지시하고, 상기 제어 전압이 상기 제2 기준 전압보다 상기 제2 방향 측으로 치우쳐 있을 때에는 상기 제2 펄스 신호의 선택을 지시하는 전환 신호를 출력하는 전환 신호 발생 회로와, 상기 전환 신호, 상기 제1 펄스 신호 및 제2 펄스 신호를 입력받으며, 상기 전환 신호에 따라서 제1 펄스 신호 및 제2 펄스 신호 중 어느 하나를 출력하는 전환 회로를 포함하는 듀티비 설정 회로로 하는 것이 바람직하다.

이 듀티비 설정 회로에서는, 선택 회로는 제어 전압과 제2 기준 전압을 비교하여 전환 신호를 출력하는 전환 신호 발생 회로와, 전환 신호에 따라 제1 펄스 신호 또는 제2 펄스 신호를 선택하여 출력하는 전환 회로를 포함한다. 이 때문에, 간이한 구성으로 제어 전압에 기초하여, 제1 펄스 신호와 제2 펄스 신호 중 어느 하나를 선택하여 사각형파 신호로서 출력할 수 있다.

또는, 청구항 7 또는 청구항 8에 기재된 듀티비 설정 회로로서, 상기 선택 회로는, 상기 제어 전압이 상기 제2 기준 전압에 비하여 작은 값일 때 상기 제1 펄스 신호를 선택하여 출력하고, 상기 제어 전압이 상기 제2 기준 전압에 비하여 큰 값일 때 상기 제2 펄스 신호를 선택하여 출력하는 선택 회로이며, 상기 제어 전압을 제2 기준 전압과 비교하여, 상기 제어 전압이 상기 제2 기준 전압보다도 작을 때에 전환 신호를 로우 레벨로 하고, 상기 제어 전압이 상기 제2 기준 전압보다도 클 때에 상기 전환 신호를 하이 레벨로 하는 전환 신호 발생 회로와, 상기 전환 신호, 상기 제1 펄스 신호 및 제2 펄스 신호를 입력받으며, 상기 전환 신호에 따라서 제1 펄스 신호 및 제2 펄스 신호 중 어느 하나를 출력하는 전환 회로로서, 상기 전환 신호가 로우 레벨일 때에 상기 제1 펄스 신호를 출력하고, 상기 전환 신호가 하이 레벨일 때에 상기 제2 펄스 신호를 출력하는 전환 회로를 포함하는 듀티비 설정 회로로 하는 것이 바람직하다.

이 듀티비 설정 회로에서는, 선택 회로는 제어 전압과 제2 기준 전압을 비교하여 전환 신호를 출력하는 전환 신호 발생 회로와, 전환 신호에 따라 제1 펄스 신호 또는 제2 펄스 신호를 선택하여 출력하는 전환 회로를 포함한다. 이 때문에, 간이한 구성으로 제어 전압에 기초하여 제1 펄스 신호와 제2 펄스 신호 중 어느 하나를 선택하여 사각형파 신호로서 출력할 수 있다.

또한, 상기 듀티비 설정 회로로서, 상기 전환 회로는 상기 전환 신호와 제2 펄스 신호를 입력받는 NAND 회로와, 상기 제1 펄스 신호와 상기 NAND 회로의 출력을 입력받는 AND 회로를 포함하는 듀티비 설정 회로로 하는 것이 바람직하다.

이 듀티비 설정 회로에서는 전환 회로에 NAND 회로와 AND 회로를 갖고 있어, 간이한 구성으로 전환 신호에 기초하여 제1 펄스 신호와 제2 펄스 신호 중 어느 하나를 선택하여 사각형파 신호로서 출력할 수 있다.

또한, 청구항 7 또는 청구항 8에 기재된 듀티비 설정 회로로서, 상기 제1 펄스 발생 회로는 상기 제1 펄스 신호의 주파수를 설정하는 주파수 설정 회로를 갖 고, 상기 제2 펄스 발생 회로는 상기 제1 펄스 신호와 동기하는 상기 제2 펄스 신호로서, 설정되는 상기 제1 펄스 신호 및 제2 펄스 신호의 주파수에 상관없이, 온 듀티비가 일정한 제2 펄스 신호를 발생하는 듀티비 설정 회로로 하는 것이 바람직하다.

DC-DC 컨버터는 이것을 사용하는 전자 기기의 특성에 따라서, 스위칭 소자를 온/오프시키는 사각형파 신호의 주파수를 적절하게 선택 및 설정할 수 있도록 해 두는 것이 바람직하다. 한편, 제1 펄스 신호의 주파수를 변화시키면, 제2 펄스 신호의 주파수도 동기하여 변화되는 경우, 제2 펄스 신호의 온 듀티비는 변화 전과는 상이한 고정치가 되는 경우가 있다. 그러나, 제2 펄스 신호를 사각형파 신호로서 이용하고 있는 경우에는 출력 전압은 Vout=Vin/(1-Don)에 의해 결정되기 때문에, 온 듀티비(Don)가 주파수에 의해서 변동됨으로써, 출력 전압까지 주파수에 의해서 변동되게 되어, 바람직하지 못한 경우가 있다.

이에 대하여, 이 듀티비 설정 회로에서는 제1 펄스 발생 회로에 주파수 설정 회로를 갖고, 상기 제2 펄스 발생 회로에서는 제1 펄스 신호에 동기하며 또한 주파수에 상관없이 온 듀티비가 일정한 제2 펄스 신호를 발생한다. 제1 펄스 신호의 주파수를 주파수 설정 회로에 의해 적절하게 설정하더라도, 제2 펄스 신호의 온 듀티비가 일정하게 유지되므로, 제2 펄스 신호를 사각형파 신호로서 이용하는 경우에, 본 발명의 듀티비 설정 회로를 이용한 DC-DC 컨버터에서는 설정하는 주파수에 의해서 출력 전압이 변동되는 일이 없어진다.

또한, 상기 듀티비 설정 회로로서, 상기 제1 펄스 신호 발생 회로는, 제1 콘 덴서를 포함하며, 상기 제1 콘덴서에 소정의 전류량을 유입시키는 제1 기간과, 상기 제1 콘덴서로부터 상기 소정 전류량을 유출시키는 제2 기간을 교대로 발생시키며, 상기 제1 콘덴서의 단자간 전압을 삼각형 형상으로 변화시키는 삼각파 발생 회로로서, 상기 제1 기간으로부터 제2 기간으로의 전환 타이밍에 전압 레벨이 하이로부터 로우 또는 로우로부터 하이로 전환되는 타이밍 신호를 출력하는 삼각파 발생 회로를 갖고, 상기 제2 펄스 신호 발생 회로는 상기 소정의 전류량과 동일한 미러 전류를 흘리는 전류 미러 회로와, 상기 제1 콘덴서보다 작은 정전 용량을 갖는 제2 콘덴서와, 상기 타이밍 신호에 따라서 상기 제2 콘덴서에의 상기 미러 전류의 유입에 의한 충전 및 이 제2 콘덴서의 방전을 교대로 전환하여 행하는 충방전 회로와, 상기 제2 콘덴서에의 상기 충전시에 있어서 이 제2 콘덴서의 단자간 전압이 소정 전압 레벨을 초과하는 타이밍 및 상기 타이밍 신호의 전환 타이밍에 기초하여, 상기 제2 펄스 신호를 생성하는 논리 처리 회로를 갖는 듀티비 설정 회로로 하는 것이 바람직하다.

이 듀티비 설정 회로에서는, 제1 펄스 신호 발생 회로는 삼각파를 발생하는 것 외에, 이 삼각파가 최대치가 되는 타이밍에 전압 레벨이 전환되는 타이밍 신호를 출력하는 삼각파 발생 회로를 갖는다. 또한, 제2 펄스 신호 발생 회로는 전류 미러 회로와 제2 콘덴서와 타이밍 신호에 따라서, 제2 콘덴서에의 미러 전류에 의한 충방전을 전환하는 충방전 회로와, 제2 콘덴서의 충전시에 있어서의 단자간 전압이 소정 전압 레벨을 초과하는 타이밍과 타이밍 신호의 전환 타이밍에 기초하여 제2 펄스 신호를 생성하는 논리 처리 회로를 갖는다.

따라서, 제1 펄스 신호 발생 회로에서는, 예컨대 제1 콘덴서의 정전 용량이나 소정의 전류량을 결정하는 저항치 등을 변화시킴으로써, 삼각파의 주파수를 변경할 수 있으며, 이 삼각파에 동기한 타이밍 신호를 출력할 수 있다. 또한, 제2 펄스 신호 발생 회로에서는 이 삼각파에 따라서 이 삼각파로부터 생성하는 제1 펄스 신호에 동기한 제2 펄스 신호를 생성할 수 있으며, 삼각파에 따라서 제1 펄스 신호의 주파수를 변경하더라도, 제2 펄스 신호의 온 듀티비는 일정하게 유지할 수 있다.

또한, 청구항 9에 기재된 다른 해결 수단은 스위칭 소자를 포함하며, 이 스위칭 소자를 사각형파 신호에 따라 스위칭하여 입력 전압을 이것과 상이한 전압치의 출력 전압으로 변환하는 컨버터 회로와, 상기 출력 전압의 전압치를 검지하여 검지 전압을 출력하는 출력 전압 검지 회로를 구비하는 DC-DC 컨버터에 이용하는 듀티비 설정 회로로서, 상기 검지 전압에 기초하여 상기 출력 전압이 소정치가 되도록 온 듀티비를 설정한 상기 사각형파 신호를 상기 스위칭 소자에 출력하여 피드백 제어하고, 상기 검지 전압에 기초하여 설정되는 상기 사각형파 신호의 온 듀티비가 실질적으로 100 %가 되어 상기 피드백 제어가 불가능하게 되었을 때에는, 소정의 온 듀티비를 갖는 상기 사각형파 신호를 발생하는 듀티비 설정 회로이다.

DC-DC 컨버터에서는 검지 전압에 기초하여 설정되는 사각형파 신호의 온 듀티비가 실질적으로 100 %가 되면, 컨버터 회로에서는 이미 전압 변환을 할 수 없고, 출력 전압이 저하 또는 상승하기 시작하기 때문에, 출력 전압을 소정치로 유지할 수 없게 된다. 그러면, 점점 더 온 듀티비를 크게 하는 방향으로 피드백 제어하 고자 하기 때문에, 피드백 제어가 불가능하게 되어 출력 전압이 접지 전위까지 저하되거나 또는 입력 전압까지 상승하게 된다.

이에 대하여, 본 발명의 듀티비 설정 회로를 이용한 DC-DC 컨버터에서는, 피드백 제어 불가능하게 되었을 때에는 듀티비 설정 회로로서 소정의 듀티비를 갖는 사각형파 신호를 발생한다. 이 때문에, 피드백 제어에 의해서 출력 전압을 소정치로 계속해서 유지할 수는 없지만, 소정의 온 듀티비에 의해서 정해지는 출력 전압을 발생할 수 있다.

따라서, 이와 같이 본 발명의 듀티비 설정 회로를 이용한 DC-DC 컨버터로 구동되는 노트북형 컴퓨터나 휴대 전화 단말, 모터 제어가 필요한 전자 기기 등에 있어서, 전지의 소모 등에 의해 입력 전압이 저하된 경우에도, 데이터나 시스템 정보의 메모리로의 퇴피 등, 소정의 퇴피 동작을 하는 등, 입력 전압의 저하에 대해 소정의 필요에 대응하게 하는 시간적 여유를 줄 수 있다.

또한, 이 듀티비 설정 회로를 이용한 DC-DC 컨버터에서는, 온 듀티비가 실질적으로 100 %가 될 때까지 피드백 제어에 의해서 출력 전압을 일정치로 유지할 수 있다. 이 때문에, 이 듀티비 설정 회로를 이용한 DC-DC 컨버터에서는 입력 전압 범위를 크게 취할 수 있고 또한 출력 전압 범위를 크게 취할 수 있다.

또한, 청구항 10에 기재된 다른 해결 수단은 DC-DC 컨버터로서, 상기 어느 한 항에 기재된 듀티비 설정 회로와 상기 컨버터 회로와 상기 출력 전압 검지 회로를 구비하는 DC-DC 컨버터와, 상기 DC-DC 컨버터에 상기 입력 전압을 공급하는 전지와, 상기 DC-DC 컨버터의 상기 출력 전압을 이용하여 구동되는 전자 기기 본체를 포함하는 전자 기기이다.

이 전자 기기에서는 전지를 전원으로 하고, 상기한 듀티비 설정 회로를 이용한 DC-DC 컨버터로 전압 변환을 행하여 전자 기기 본체를 구동한다. 이 때문에, 전지의 소모에 의해서 DC-DC 컨버터에의 입력 전압이 저하되어 온 듀티비가 커진 경우에, DC-DC 컨버터의 동작이 불안정하게 되는 일이 없다. 또한, 스위칭 소자의 온 듀티비가 커져 피드백 제어를 계속할 수 없게 될 때까지 일정치의 출력 전압을 얻어 전자 기기 본체를 구동할 수 있으므로, 전자 기기 본체의 전지에 의한 사용 가능 시간이 보다 길어진 전자 기기로 할 수 있는 경우도 있다.

또한, 피드백 제어를 계속할 수 없게 된 후에도, 제2 펄스 신호인 소정의 온 듀티비의 사각형파 신호로 스위칭 소자를 온/오프시킬 수 있으므로, 이 소정의 온 듀티비와 입력 전압(전지의 단자간 전압)에 의해 결정되는 출력 전압을 얻을 수 있기 때문에, 데이터나 시스템 정보를 메모리로 퇴피하는 등, 전원이 끊어지기 전에 필요한 퇴피 동작을 행하게 하는 것도 가능해진다.

또한, 본 발명의 전자 기기로서는 전지에 의해서 듀티비 설정 회로를 이용한 DC-DC 컨버터를 구동하고, 그 출력 전압을 이용하여 전자 기기 본체를 구동하는 것이면 어느 것이라도 좋지만, 예컨대 노트북형 등 휴대용 퍼스널 컴퓨터, 휴대 전화 단말, 컴팩트 디스크 및 DVD 등의 기록 매체에 화상이나 음성 그 밖의 정보를 기록하거나 또는 판독하기 위한 휴대용 녹음 기기, 녹화 기기 및 재생 기기 등을 들 수 있다.

본 발명의 실시예에 따른 DC-DC 컨버터(10), 듀티비 설정 회로(20) 및 전자 기기(1)를 도 4 내지 도 8의 도면을 참조하면서 설명한다. 우선, 도 4에 의해, 이 실시예에 있어서의 듀티비 설정 회로(20)의 동작의 원리를 설명한다. 제1 펄스 신호 발생 회로(23)에서는 다음에 후술하는 오차 증폭기(21)에서 생성된 제어 전압(Vfb)을 입력받으며, 이에 따라 펄스폭이 변조된 제1 펄스 신호(PWO)를 생성한다.

한편, 별도로 소정의 온 듀티비를 갖는 제2 펄스 신호(PSO)를 제2 펄스 신호 발생 회로(26)에서 생성해 둔다. 이 2 개의 펄스 신호(PWO, PSO)를 선택 회로(27)에 입력하고, 제어 전압(Vfb)에 의해 그 어느 하나를 선택하여 사각형파 신호(PS)로서 출력한다.

이와 같이 함으로써, 제어 전압(Vfb)에 의해 펄스폭이 변조된 사각형파 신호(PS)를 출력할 수 있으며, 동일한 제어 전압(Vfb)을 이용하여 소정의 온 듀티비를 갖는 사각형파 신호(PS)를 출력할 수 있다.

또한, 제1 펄스 신호(PWO)와 제2 펄스 신호(PSO) 중 어느 하나를 선택하기 때문에 양자의 변화 타이밍의 어긋남에 의해서 사각형파 신호(PS)의 파형이 이상(異常)으로 되는 경우도 없다.

또한, 제어 전압(Vfb)의 값이 제1 펄스 신호(PWO)의 온 듀티비가 실질적으로 100 %가 될 때의 제어 전압(Vfb)의 값보다도 제2 방향 측의 값이 되었을 때에 사각형파 신호(PS)로서 제1 펄스 신호(PWO)를 선택하는 것 대신에, 제2 펄스 신호(PSO)를 선택하는 것으로 전환하도록 하면, 제1 펄스 신호(PWO)에 의한 제어를 온 듀티비가 실질적으로 100 %가 될 때까지 행할 수 있다. 따라서, 이 DC-DC 컨버터(10)는 넓은 입력 전압(Vin)의 범위에서 전압 변환을 행할 수 있다. 또한, 넓은 출력 전압(Vout)의 범위에서 전압 변환을 행할 수 있다.

이어서, 이 실시예에 따른 DC-DC 컨버터(10)의 회로 구성 및 동작을 도 5 내지 도 7에 따라서 설명한다. 이 DC-DC 컨버터(10)는 플러스의 입력 전압(Vin)을 플러스의 출력 전압(Vout)으로 변환하는 컨버터 회로(110)와, 출력 전압(Vout)에 따른 검지 전압(Vd)을 출력하는 출력 전압 검지 회로(120)와, 이 검지 전압(Vd)를 기초로 스위칭 소자(M1)의 온 듀티비(Don)를 설정하는 듀티비 설정 회로(20)를 갖고 있다.

이 중, 컨버터 회로(110)는 이미 설명한 DC-DC 컨버터(100)의 컨버터 회로(110)(도 1 참조)와 동일하며, N 채널 MOS 트랜지스터(M1), 코일(L1), 콘덴서(C1), 역류 방지용 다이오드(D1)로 구성되어 있다. 트랜지스터(M1)의 드레인에는 코일(L1)을 통해 입력 전압(Vin)이 인가되고, 소스는 그라운드에 접속되어 있다. 다이오드(D1)의 애노드가 트랜지스터(M1)의 드레인에 접속되고, 캐소드가 출력 단자(Po)에 접속되어 있다. 콘덴서(C1)는 출력 단자(Po)와 그라운드 사이에 접속되어 있다.

그리고, 트랜지스터(M1)의 온·오프 제어에 의해, 입력 전압(Vin)이 승압되어 출력 전압(Vout)으로서 출력된다. 트랜지스터(M1)의 온 시간(Ton)과 오프 시간(Toff)의 비를 변화시킴으로써, 이 출력 전압(Vout)을 미리 정한 값으로 제어할 수 있다. 구체적으로는, 출력 전압(Vout)은 Vout={(Ton+Toff)/Toff}Vin=Vin/(1-Don)로 주어진다.

출력 전압 검지부(120)도 이미 설명한 DC-DC 컨버터(100)의 출력 전압 검지부(120)(도 1 참조)와 동일하며, 출력 단자(Po)의 출력 전압(Vout)을 저항기(Rl, R2)에 의해 저항 분할하고, 검지 전압(Vd)을 듀티비 설정 회로(20)에 입력한다.

한편, 듀티비 설정 회로(20)는 이미 설명한 DC-DC 컨버터(100)의 듀티비 설정 회로(130)(도 1 참조)와는 약간 상이하다. 즉, 오차 증폭기(21), 제1 펄스 신호 발생 회로(23), 제2 펄스 신호 발생 회로(26) 및 선택 회로(27)로 구성된다.

오차 증폭기(21)는 반전 입력 단자에 입력되는 검지 전압(Vd)을 제1 기준 전압 발생 회로(22)에서 생성하여 비반전 입력 단자에 입력되는 제1 기준 전압(Vref1)과 비교하여, 2 개의 전압(Vd와 Vref1)의 차전압을 증폭하여 제어 전압(Vfb)을 생성한다.

제1 펄스 신호 발생 회로(23)는 삼각파 발진 회로(24)와 펄스폭 변조 회로(25)를 갖는다. 이 중 삼각파 발진 회로(24)에서는 도 6의 (a)에 도시된 바와 같이, 최대치(Vcmax)와 최소치(Vcmin)의 범위에서 변화되는 삼각파 형상의 삼각파 전압(Vct)을 출력한다. 펄스폭 변조 회로(25)의 반전 입력 단자에 삼각파 전압(Vct)을, 비반전 입력 단자에 제어 전압(Vfb)을 입력받아 비교하면, 삼각파 전압(Vct)이 제어 전압(Vfb)을 초과하는 경우에 로우 레벨로 되기 때문에, 제어 전압(Vfb)에 의해서 펄스폭이 단조롭게 변화된다. 구체적으로는, 제어 전압(Vfb)이 커지면 하이 레벨의 펄스폭이 커지도록 펄스폭이 변조(PWM)된 제1 펄스 신호(PWO)가 생성된다.

또한, 삼각파 발진 회로(24)는 삼각파 전압(Vct) 외에, 이 삼각파 전압(Vct)이 최대치(Vcmax)로 된 타이밍(tmax)에서 신호 레벨이 전환되는 타이밍 신호(TM)를 제2 펄스 신호 발생 회로(26)에 출력하고 있다. 또한, 이 실시예의 DC-DC 컨버터(10) 및 듀티비 설정 회로(20)에 있어서는 제어 전압(Vfb)이 커지면 제1 펄스 신호(PWO)의 온 듀티비가 커지므로, 전압치가 작아지는 방향이 제1 방향이며, 커지는 방향이 제2 방향이다.

이 제2 펄스 신호 발생 회로(26)에서는 이 타이밍 신호(TM)를 이용하여, 삼각파 전압(Vct)이 최대치(Vcmax)가 된 타이밍(tmax)에서 상승하는 소정의 온 듀티비(예컨대, 95 %)를 갖는 제2 펄스 신호(PSO)를 발생한다. 또한 후술하는 바와 같이, 전환 회로(30)에서 이 제2 펄스 신호(PSO)가 선택되었을 때에는, 제2 펄스 신호(PSO)가 로우 레벨로 된 경우에 트랜지스터(M1)가 온이 된다. 그래서, 제2 펄스 신호(PSO)에 대해서는 로우 레벨의 기간을 온 시간(Ton)으로 하여 온 듀티비를 계산한다.

선택 회로(27)에서는 상기한 바와 같이, 제1 펄스 신호(PWO)와 제2 펄스 신호(PSO)를 입력받으며, 이 중 어느 하나를 선택하여 사각형파 신호(PS)로서 출력한다. 선택 회로(27)는 전환 신호(PC)를 생성하는 전환 신호 발생 회로(28)와, 전환 신호(PC)에 기초하여 제1 펄스 신호(PWO) 및 제2 펄스 신호(PSO) 중 어느 하나를 전환하여 출력하는 전환 회로(30)를 갖는다. 이 중 전환 신호 발생 회로(28)에서는 제어 전압(Vfb)을 제2 기준 전압(Vref2)과 비교하여 전환 신호(PC)를 출력한다. 이 전환 신호(PC)는 제어 전압(Vfb)이 제2 기준 전압(Vref2)보다도 작은 값인 경우, 즉 제어 전압(Vfb)이 제2 기준 전압(Vref2)에 비하여 제1 방향 측의 값일 때에는 로우 레벨로 된다. 한편, 제어 전압(Vfb)이 제2 기준 전압(Vref2)보다도 큰 값인 경우, 즉 제어 전압(Vfb)이 제2 기준 전압(Vref2)에 비하여 제2 방향 측의 값일 때에는 하이 레벨로 된다. 또한, 전환 회로(30)는 NAND 회로(31)와 AND 회로(32)를 갖고, NAND 회로(31)는 제2 펄스 신호(PSO)와 전환 신호(PC)를 입력받으며, NAND 출력 신호(PN)를 출력한다. 이 NAND 출력 신호(PN)와 제1 펄스 신호(PWO)를 AND 회로(32)에 입력받으며, 사각형파 신호(PS)로서 트랜지스터(M1)에 출력한다.

우선, 전지가 소모되고 있지 않기 때문에 입력 전압(Vin)이 충분히 높은 경우 등, 제어 전압(Vfb)이 낮게 억제되고, 삼각파 전압(Vct)의 최대치(Vcmax)보다도 작은 경우[도 6의 (a) 참조]에 대해서 검토한다. 이 경우에는, 제어 전압(Vfb)의 대소에 따라서 펄스폭이 변화되는 제1 펄스 신호(PWO)가 생성된다[도 6의 (b) 참조]. 또한, 제2 기준 전압(Vref2)은 입력 전압(Vin)을 감소시키더라도, 출력 전압(Vout)을 소정치로 계속해서 제어할 수 있는 가장 큰 온 듀티비(예컨대, 99 %)를 갖는 제1 펄스 신호(PWO)를 생성하는 제어 전압(Vfb)보다도 제2 방향 측의 값, 즉 큰 값으로 하고 있다. 더욱 구체적으로는, 삼각파 전압(Vct)의 최대치(Vcmax)보다도 큰 값으로 하고 있다. 이 때문에, 전환 신호(PC)는 로우 레벨을 유지한 상태로 된다[도 6의 (c) 참조].

한편, 제2 펄스 신호 발생 회로(26)에서 생성되는 제2 펄스 신호(PSO)는 삼각파 전압(Vct)이 최대치(Vcmax)가 된 타이밍(tmax)에 상승하고, 단시간에 하강하는 짧은 펄스폭을 갖는다[도 6의 (d) 참조]. 이 제2 펄스 신호(PSO)의 파형은 제어 전압(Vfb)에 영향을 주는 일없이, 소정의 온 듀티비(예컨대, 95 %)를 갖는다.

전환 신호(PC)가 로우 레벨이기 때문에, NAND 회로(31)의 NAND 출력 신호(PN)는 제2 펄스 신호(PSO)에 상관없이, 하이 레벨을 유지한 상태로 된다[도 6의 (e) 참조]. 이 때문에, AND 회로(32)의 출력인 사각형파 신호(PS)는 제1 펄스 신호(PWO)와 동일하게 된다. 즉 사각형파 신호(PS)로서 제1 펄스 신호(PWO)가 선택되어 출력된다[도 6의 (f) 참조].

이어서, 전지가 소모되었기 때문에 입력 전압(Vin)이 낮아지는 등에 의해, 제어 전압(Vfb)이 높아진 경우에 대해서 검토한다. 이 경우[도 7의 (a) 좌측 참조]에는, 제어 전압(Vfb)은 삼각파 전압(Vct)의 최대치(Vcmax)에 근접한다. 그러나, 제어 전압(Vfb)이 삼각파 전압(Vct)의 최대치(Vcmax)보다 작은 기간(T1)에 있어서는 펄스폭이 상이하지만, 전술한 바와 마찬가지로, 제1 펄스 신호(PWO)가 생성된다[도 7의 (b) 좌측 참조]. 또한, 제1 펄스 신호(PWO)는 펄스폭 변조 회로(25)에서 생성되기 때문에, 삼각파 전압(Vct)보다도 약간 지연이 발생하므로, 삼각파 전압(Vct)이 최대치(Vcmax)가 되는 타이밍(tmax)보다도 약간 지연되어 하강한다.

상기한 바와 같이, 제2 기준 전압(Vref2)은 삼각파 전압(Vct)의 최대치(Vcmax)보다도 크게 해 놓았기 때문에, 전환 신호(PC)는 로우 레벨을 유지한 상태로 된다[도 7(c) 좌측 참조].

한편, 제2 펄스 신호 발생 회로(26)에서 생성되는 제2 펄스 신호(PSO)는 제어 전압(Vfb)의 변화에 영향을 주는 일없이, 타이밍(tmax)에 상승하고 단시간에 하강하는 짧은 펄스폭을 갖고, 일정한 온 듀티비를 갖는다[도 7의 (d) 좌측 참조]. 도 7의 (b)와 비교하면 용이하게 이해할 수 있는 바와 같이, 제1 펄스 신호(PWO)와 제2 펄스 신호(PSO)의 변화 타이밍에는 차이가 발생하고 있다. 회로 지연에 의한 영향이다.

그러나, 전환 신호(PC)가 로우 레벨이기 때문에, NAND 회로(31)의 NAND 출력 신호(PN)는 제2 펄스 신호(PSO)에 상관없이, 하이 레벨을 유지한 상태로 된다[도 7의 (e) 좌측 참조]. 이 때문에, AND 회로(32)로부터 출력되는 사각형파 신호(PS)는 제2 펄스 신호(PSO)에 상관없이, 제1 펄스 신호(PWO)와 동일하게 된다[도 7의 (f) 좌측 참조]. 즉, 상기한 종래 기술[도 3의 (e) 참조]과 같이, 사각형파 신호(PS)가 이상 파형으로 되는 일은 없다. 제2 펄스 신호(PSO)와 제1 펄스 신호(PWO)를 합성하지 않고 제1 펄스 신호만을 선택했기 때문이다.

그리고, 입력 전압(Vin)이 더 저하됨으로써, 또는 노이즈 등의 외란에 의해 제어 전압(Vfb)이 더 상승하는 경우가 있다. 그러면, 제어 전압(Vfb)이 삼각파 전압(Vct)의 최대치(Vcmax)를 초과하기[도 7의 (a) 우측 참조] 때문에, 도 7의 (b) 우측에 도시된 바와 같이, 제1 펄스 신호(PWO)의 온 듀티비(Don)가 100 %가 되어 하이 레벨을 계속 유지하며, 트랜지스터(M1)를 계속 온으로 한다. 이 때문에, 컨버터 회로(110)에서 전압 변환을 행할 수 없게 되어 출력 전압(Vout)이 급속히 저하되기 시작한다. 그러면, 검지 전압(Vd)이 저하되기 때문에, 오차 증폭기(21)에 있어서의 검지 전압(Vd)과 제1 기준 전압(Vref1)의 차가 커지며, 점점 더 제어 전압(Vfb)이 커져, 결국에는 제어 전압(Vfb)이 제2 기준 전압(Vref2)도 초과한다. 그러면, 전환 신호 발생 회로(28)에서 발생하는 전환 신호(PC)가 로우 레벨로부터 하이 레벨로 전환된다[도 7의 (c) 우측 참조]. 이와 같이 제어 전압(Vfb)이 삼각파 전압(Vct)의 최대치(Vcmax)보다 큰 기간(T2)에 있어서는 이미 피드백 제어에 의해서 출력 전압(Vout)을 일정치로 유지할 수는 없다.

또한, 제2 펄스 신호 발생 회로(26)에서는 제어 전압(Vfb)의 변화에 영향을 받는 일없이 생성되는 제2 펄스 신호(PSO)를 생성하고 있다[도 7의 (d) 우측 참조]. 한편, NAND 회로(31)에서는 전환 신호(PC)가 하이 레벨로 되고 있기 때문에, 제2 펄스 신호(PSO)를 알맞게 반전된 NAND 출력 신호(PN)가 출력된다[도 7의 (e) 우측 참조]. 따라서, AND 회로(32)로부터 출력되는 사각형파 신호(PS)는 제1 펄스 신호(PWO)에 상관없이, 제2 펄스 신호(PSO)를 반전한 NAND 출력 신호(PN)와 동일하게 된다[도 7의 (f) 우측 참조]. 즉, 제2 펄스 신호(PSO)가 선택된다.

이 때문에, 사각형파 신호(PS)의 온 듀티비(Don)가 과도적으로 100 %가 되는 경우를 제외하면, 기간(T2)에서는 소정의 온 듀티비(예컨대, 95 %)를 갖는 사각형파 신호(PS)를 발생할 수 있다. 따라서, 컨버터 회로(110)에서는 사각형파 신호(PS)[제2 펄스 신호(PSO)]의 온 듀티비(Don)에 의해 결정되는 출력 전압(Vout)이 출력된다.

이렇게 하여, 이 실시예의 DC-DC 컨버터(10)에서는 출력 전압(Vout)을 일정치로 피드백 제어하고 있는 경우, 이론상으로는 제1 펄스 신호의 온 듀티비가 거의 100 %가 될 때까지 제1 펄스 신호에 따라 피드백 제어를 계속할 수 있다. 단, 현실적으로는 사각형파 신호(PS)의 노이즈나 전압 변동 등에 의한 변동, 또는 코일 (L1)이나 스위칭 소자(M1) 등의 특성의 영향으로 컨버터 회로(110)에서 전압 변환 할 수 있는 최대의 온 듀티비 등, DC-DC 컨버터(10)를 구성하는 회로의 특성에 의해 결정되어, 피드백 제어를 계속할 수 있는 온 듀티비의 상한이 있다.

따라서, 이 DC-DC 컨버터(10)에서는 상기한 종래 기술의 DC-DC 컨버터(100) 등에 비하여, 동작 가능한 입력 전압(Vin)의 범위를 크게 취할 수 있다. 또는, 역으로, 가능한 출력 전압(Vout)의 범위를 크게 취할 수 있다.

이 때문에, 예컨대 도 8에 도시된 바와 같이, 전지(BA)를 전원으로 하고 듀티비 설정 회로(20)를 갖는 DC-DC 컨버터(10)에 의해서 전자 기기 본체(50)를 구동하는 전자 기기(1)에서는 전지(BA)의 소모에 의해서 입력 전압(Vin)이 저하되더라도, 넓은 범위에 걸쳐 DC-DC 컨버터(10)가 정상적으로 동작하며 출력 전압(Vout)을 일정하게 유지한다. 이렇게 하여, 상기한 종래 기술의 DC-DC 컨버터(100) 등보다도 장시간에 걸쳐 전자 기기 본체(50)를 동작시킬 수 있다.

또한, 이 DC-DC 컨버터(10)에서는 전지의 소모 등에 의해서 입력 전압(Vin)이 극단적으로 낮아지고, 제어 전압(Vfb)이 커져 피드백 제어를 행할 수 없게 된 경우에도, 소정의 온 듀티비(Don)를 갖는 사각형파 신호(PS)에 의해, Vout=Vin/(1-Don)에 의해 주어지는 출력 전압(Vout)을 계속해서 출력할 수 있다. 이 때문에, 퍼스널 컴퓨터 등의 전자 기기 본체(50)에 있어서, 데이터나 시스템 정보의 하드디스크나 불휘발성 메모리로의 퇴피, 하드디스크의 자기헤드의 퇴피 및 저장 등 퇴피 동작을 적절히 행하고 나서, 안전하게 전원 끊기 등의 동작을 행할 수 있다.

(변형예)

이어서, 변형예에 따른 DC-DC 컨버터(210) 및 듀티비 설정 회로(220)에 대해 서, 도 9 내지 도 12를 참조하면서 설명한다. 도 9에 변형예에 따른 DC-DC 컨버터(210)의 회로도를 도시한다. 이 도 9를 실시예에 따른 회로도(도 5 참조)와 비교하면 이해할 수 있는 바와 같이, 이 변형예의 DC-DC 컨버터(210)는 실시예에 따른 DC-DC 컨버터(10)의 회로 구성과 거의 마찬가지이다. 단, 제1 펄스 발생 회로(230) 중의 삼각파 발진 회로(240) 및 제2 펄스 신호 발생 회로(260)가 실시예와 상이하기 때문에 상이한 부분을 중심으로 설명한다.

도 10에 삼각파 발진 회로(240)의 회로 구성을 도시한다. 앰프(AMP1)에서는 소정의 기준 전압(VO)과 주파수 설정 저항(RT)의 단자 전압(Vr)을 비교하여, 그 차에 따른 출력을 트랜지스터(Q1)의 베이스에 인가하기 때문에, 주파수 설정 저항(RT)의 단자 전압(Vr)이 일정하게 되도록 제어된다. 따라서, 트랜지스터(Q2)를 통하여 흐르는 전류(I1)가 일정치(I1=Vr/Rt)로 제어된다. 주파수 설정 저항(RT)은 외부에 부착되기 때문에, 그 저항치(Rt)를 선택함으로써, 전류(I1)의 값을 변경할 수 있다.

또한, 이 전류(I1)가 흐르는 트랜지스터(Q3)와 트랜지스터(Q4, Q5)는 전류 미러 회로를 구성하고 있으므로, 트랜지스터(Q4, Q5)를 흐르는 미러 전류(I2, I3)는 각각 전류(I1)와 동일한 일정한 전류가 된다(I1=I2=I3).

또한, 2 개의 트랜지스터(Q6)와 트랜지스터(Q7)가 전류 미러 회로를 구성하고 있어, 트랜지스터(Q8)가 오프일 때에는 트랜지스터(Q7)가 온으로 되는 동시에, 2 개의 트랜지스터(Q6)도 온으로 된다. 여기서, 트랜지스터(Q7)에는 트랜지스터(Q5)를 통하여 일정한 미러 전류(I3)가 흐르기 때문에, 2 개의 트랜지스 터(Q6) 각각에 이것과 동일한 전류(I3)가 흐른다. 한편, 트랜지스터(Q8)가 온으로 되면, 트랜지스터(Q7)가 오프로 되는 동시에, 2 개의 트랜지스터(Q6)도 오프로 된다.

따라서, 트랜지스터(Q8)가 온으로 되고 트랜지스터(Q6)가 오프로 되는 경우, 트랜지스터(Q4)를 통하여 흐르는 전류(I2)는 제1 콘덴서(CT)에 유입되기 때문에, 그 단자 전압(삼각파 전압)(Vct)은 직선형으로 증가한다. 한편, 트랜지스터(Q8)가 오프로 되고 2 개의 트랜지스터(Q6)가 온으로 되는 경우, 2 개의 트랜지스터(Q6)에 합계 2 ×I3(=2 ×I2)의 전류가 흐른다. 즉, 트랜지스터(Q4)로부터의 전류(I2)뿐 아니라, 제1 콘덴서(CT)로부터도 전류(I2)분만큼 방전된다. 따라서, 그 단자 전압(Vct)이 직선형으로 감소한다.

여기서, SR 플립플롭(FF)의 반전 출력(Qx)이 하이 레벨로 되며, 트랜지스터(Q8)가 온으로 되고, 트랜지스터(Q6)가 오프로 되며, 제1 콘덴서(CT)가 충전되어, 그 단자 전압(Vct)이 증가하고 있는 경우를 상정한다. 단자 전압(Vct)이 상승하여 기준 전압(Vcmin)보다도 커지면, 비교기(CP2)의 출력은 로우 레벨로 되지만, SR 플립플롭(FF)의 출력(Q, Qx)은 변화되지 않는다. 이 후, 또한 단자 전압(Vct)이 상승하여 기준 전압(Vcmax)보다도 커지면, 비교기(CP1)의 출력은 하이 레벨로 되어 SR 플립플롭(FF)을 셋트한다. 그러면, 그 출력(Q)은 하이 레벨로 되는 동시에, 반전 출력(Qx)은 로우 레벨로 변화된다. 이 때문에, 트랜지스터(Q8)가 오프로 되고, 트랜지스터(Q6)가 온으로 되며, 제1 콘덴서(CT)가 방전되어, 그 단자 전압(Vct)이 감소한다.

그러면, 그 직후에 단자 전압(Vct)이 기준 전압(Vcmax)보다도 작아져 비교기(CP1)의 출력은 로우 레벨로 되지만, SR 플립플롭(FF)의 출력(Q, Qx)은 변화되지 않는다. 이 후, 단자 전압(Vct)이 더 저하되어 기준 전압(Vcmin)보다도 작아지면, 비교기(CP2)의 출력은 하이 레벨로 되어 SR 플립플롭(FF)을 리셋한다. 그러면, 그 출력(Q)은 로우 레벨로 되는 동시에, 반전 출력(Qx)은 하이 레벨로 변화된다. 이 때문에, 트랜지스터(Q8)가 온으로 되고, 트랜지스터(Q6)가 오프로 되며, 제1 콘덴서(CT)가 충전되어, 다시 그 단자 전압(Vct)이 증가한다.

이와 같이 하여, 제1 콘덴서(CT)의 단자 전압(삼각파 전압)(Vct)은 최대치(Vcmax)와 최소치(Vcmin) 사이에서 삼각파 형상으로 변화를 반복한다.

이 삼각파 발진 회로(240)에서는 제1 콘덴서(CT)의 정전 용량치(Ct) 또는 주파수 설정 저항(RT)의 저항치(Rt)를 변경함으로써, 삼각파 전압(Vct)의 주파수(fo) 및 주기(T)를 변경할 수 있다. 구체적으로는, fo=Vr/(2Ct·Rt·(Vcmax-Vcmin)), T=1/fo=(2Ct·Rt·(Vcmax-Vcmin))/Vr에 의해 주어진다. 따라서, 이 변형예에서는 주파수 설정 저항(RT)이 주파수 설정 회로에 상당한다.

또한, SR 플립플롭(FF)의 출력(Q)은 삼각파 전압(Vct)이 최대치(Vcmax)가 된 타이밍(tamx)[도 6의 (a) 참조]에 로우 레베로부터 하이 레벨로 전환되는 타이밍 신호(TM)로서, 제2 펄스 신호 발생 회로(260)에 입력된다. 한편, 이 삼각파 발진 회로(240)는 상기한 실시예에서도 사용할 수 있다.

또한, 이 삼각파 발진 회로(240)에서는 트랜지스터(Q3)의 베이스 전압을 바이어스 신호(BI)로서 출력하도록 하고 있다. 예컨대 도 11에 도시하는 제2 펄스 신 호 발생 회로(260)에 이용하면, 주파수 설정 저항(RT)의 저항치(Rt)를 변경하여 삼각파 전압(Vct)의 주파수(fo)를 변경하더라도, 생성되는 제2 펄스 신호(PSO)의 온 듀티비를 일정하게 할 수 있다. 이하, 제2 펄스 신호 발생 회로(260)의 각 부(部)의 동작을 도 12를 참조하여 설명한다. 트랜지스터(Q9)는 전술한 삼각파 발진 회로(240)(도 10 참조)의 트랜지스터(Q3)와 전류 미러 회로를 구성하고 있기 때문에, 이 트랜지스터(Q9)를 흐르는 미러 전류(I4)는 트랜지스터(Q3)를 흐르는 전류(I1)와 동일하다. 타이밍 신호(TM)가 도 12의 (a)와 같이 변화되었을 때, 제1 인버터(INV1)의 출력(TMx)은 도 12의 (b)와 같이 변화된다. 출력(TMx)이 로우 레벨일 때에는 트랜지스터(Q10)가 오프로 되기 때문에, 전류(I4)가 제2 콘덴서(C2)로 유입되므로, 전위(Vc2)는 직선형으로 증가한다[도 12의 (c) 참조]. 또한, 제2 콘덴서(C2)의 정전 용량을 제1 콘덴서(CT)의 그것보다 크게 해 놓는다. 충전에 의해서 제1 콘덴서(CT)보다 빠르게 전위(Vc2)를 증가시키기 위해서이다. 전위(Vc2)가 임계 전위(Vth)를 초과하면, 제2 인버터(INV2)의 출력(PI)이 반전되어 로우 레벨로 된다[도 12의 (d) 참조]. 따라서, AND 회로(AD)에서 타이밍 신호(TM)[도 12의 (a) 참조]와 출력(PI)과의 AND 처리를 행하면, 타이밍 신호(TM)와 출력(PI) 중 어느 하나가 하이 레벨로 된 기간만 하이 레벨로 되어, 짧은 펄스폭의 제2 펄스 신호(PSO)를 얻을 수 있다.

또한, 이 펄스폭(Toff) 및 전위(Vc2)의 증가의 기울기[도 12의 (c) 참조]는 전류(I4)(=I1)에 비례한다. 한편, 삼각파 발진 회로(240)에서 생성하는 삼각파 전압(Vct)의 주기(T)는 상기한 바와 같이, 주파수 설정 저항(RT)의 저항치(Rt)에 비 례한다. 따라서, 주파수 설정 저항(RT)의 저항치(Rt)를 변화시켜 삼각파 전압(Vct)의 주파수(fo)[주기(T)]를 변화시키면, 이에 따라 제2 펄스 신호(PSO)의 펄스폭(Toff)이 변화되기 때문에, 결국 제2 펄스 신호(PSO)의 듀티비(온 듀티비)는 변화되지 않게 된다.

이렇게 하여, 이 변형예에 따른 DC-DC 컨버터(210)에서는 주파수 설정 저항(RT)의 저항치(Rt)를 적절하게 변경함으로써, 사용하는 전자 기기 본체(50)의 사양에 맞춰, 삼각파 전압(Vct)이나 이것에 의해 생성되는 제1 펄스 신호(PWO)[사각형파 신호(PS)]의 주파수를 적절하게 변경할 수 있다. 또한, 전지(BA) 등의 소모에 의해, 사각형파 신호(PS)로서 제2 펄스 신호(PSO)를 이용하는 경우에도, 그 온 듀티비(Don)가 주파수에 의해서 변하지 않기 때문에, 입력 전압(Vin)이 동일하면, Vout=Vin/(1-Don)에 의해 주어지는 동일한 크기의 출력 전압(Vout)이 출력되게 되어 사정이 좋다.

이상에 있어서, 본 발명을 실시예 및 변형예에 의거하여 설명했지만, 본 발명은 실시예 등에 한정되는 것이 아니라, 그 요지를 벗어나지 않는 범위에서 적절하게 변경하여 적용할 수 있음은 물론이다.

예컨대, 상기 실시예 등에서는 삼각파 발진 회로(24, 240)와 펄스 변조 회로(25)를 구비하는 제1 펄스 발생 회로(23, 230)를 예시했다. 적절한 온 듀티비를 갖는 제1 펄스 신호를 용이하게 얻을 수 있기 때문이다. 단, 제1 펄스 발생 회로는 소정의 반복 전압 파형을 갖는 발진 신호를 생성하는 발진 회로와, 이 발진 신호의 전압과 제어 전압(Vfb)을 비교하여 제1 펄스 신호(PWO)를 생성하는 펄스폭 변조 회로를 갖고 있으면 된다. 따라서, 발진 회로에서 생성하는 반복 전압 파형으로서는 전압의 상승과 하강의 기울기가 동일한 삼각파 전압(Vct)[도 6의 (a) 참조] 외에, 정현파 및 톱니 형상파 등, 일정 진폭 및 일정 주기를 갖는 어느 반복 파형도 이용할 수 있다. 그 중에서도, 실시예 등에서 나타낸 바와 같이, 제어 전압의 변화와 온 듀티비의 변화가 1차식의 관계가 되는 삼각파로 하는 것이 특히 바람직하다.

또한, 상기 실시예 등에서는 듀티비 설정 회로(20, 220)를 스텝업형의 컨버터 회로(110)를 갖는 DC-DC 컨버터(10, 210)에 이용했다. 그러나, 스텝다운형의 DC-DC 컨버터에 적용할 수도 있다.

또한, 제2 기준 전압(Vref2)이 삼각파 전압(Vct)의 최대치(Vcmax)보다 큰 경우에 대해서 설명했지만, 최대치(Vcmax)보다도 작은 값을 이용할 수도 있다. 단, 이렇게 하면, 제1 펄스 신호(PWO)의 온 듀티비가 100 %보다도 낮은 특정한 값으로 된 시점에서, 제어 전압(Vfb)이 제2 기준 전압(Vref2)을 초과하며, 제2 펄스 신호가 선택된다. 따라서, 제2 기준 전압(Vref2)은 삼각파 전압(Vct)의 최대치(Vcmax)보다 큰 것으로 해 두는 것이 바람직하다.

또한, 상기 실시예 등에서는 제2 펄스 신호(PSO)를 삼각파 발진 회로(24, 240)로부터의 타이밍 신호(TM)에 의해서 생성했다. 즉, 제2 펄스 신호(PSO)는 제1 펄스 발생 회로(23, 230)에 있어서 제1 펄스 신호(PWO)와 동기하여 생성되는 타이밍 신호(TM)에 기초하여 제2 펄스 발생 회로(26, 260)에서 생성된다. 이 때문에, 제2 펄스 신호(PSO)와 제1 펄스 신호(PWO)는 동일한 주파수를 갖는 동기한 신호로 되고 있다. 이에 따라, 제2 펄스 신호(PSO)를 생성하는 데에 독자적인 발진 회로 등을 구비할 필요가 없기 때문에, 간단한 제2 펄스 발생 회로(26, 260)의 구성으로 제2 펄스 신호(PSO)를 용이하게 생성할 수 있다. 그러나, 제2 펄스 신호(PSO)는 소정의 온 듀티비를 갖는 신호라면, 제1 펄스 신호(PWO)와 동기하고 있지 있더라도 좋다. 따라서, 제1 펄스 신호와는 독립적으로 생성하도록 하더라도 좋다. 단, 제1 펄스 신호(PWO) 및 제2 펄스 신호(PSO) 중 어느 하나가 선택된 경우에도, 사각형파 신호(PS)의 주파수를 원하는 값으로 하고 싶은 경우에는, 주파수의 조정이 번거롭게 되기 때문에, 변형예에 나타낸 바와 같이 양자를 동기시키는 것이 바람직하다.

또한, 상기 실시예 등에서는 플러스의 출력 전압(Vout)을 출력하는 DC-DC 컨버터(10, 210)를 예시했다. 그러나, 마이너스의 출력 전압을 출력하는 DC-DC 컨버터에 적용할 수도 있다.

또한, 상기 실시예 등에서는 제어 전압(Vfb)이 증가하면 사각형파 신호(PS)[제1 펄스 신호(PWO)]의 온 듀티비가 커지도록 듀티비 설정 회로(20)를 구성했다. 그러나, 이것과는 역으로, 제어 전압(Vfb)이 저하하면 사각형파 신호(PS)[제1 펄스 신호(PWO)]의 온 듀티비가 커지도록 듀티비 설정 회로를 구성할 수도 있다. 또한, 듀티비 설정 회로를 포함하는 DC-DC 컨버터를 마이너스 전압으로 구동하도록 구성할 수도 있다.

(부기 1)

스위칭 소자를 포함하며, 이 스위칭 소자를 사각형파 신호에 의해 스위칭하여 입력 전압을 이것과 상이한 전압치의 출력 전압으로 변환하는 컨버터 회로와,

상기 출력 전압의 전압치를 검지하여 검지 전압을 출력하는 출력 전압 검지 회로와,

상기 검지 전압에 기초하여, 상기 출력 전압이 소정치로 제어되도록 온 듀티비가 설정된 상기 사각형파 신호를 생성하며, 상기 스위칭 소자에 출력하는 듀티비 설정 회로를 구비하는 DC-DC 컨버터로서,

상기 듀티비 설정 회로는,

제1 기준 전압과 상기 검지 전압을 입력받으며, 그 차에 따른 제어 전압을 출력하는 제어 전압 발생 회로와;

상기 제어 전압을 입력받으며, 상기 온 듀티비가 상기 제어 전압의 변화에 대하여 단조롭게 변화되는 사각형의 제1 펄스 신호를 출력하는 제1 펄스 발생 회로와;

소정의 온 듀티비를 갖는 사각형의 제2 펄스 신호를 발생하는 제2 펄스 발생 회로와;

상기 제1 펄스 신호와 제2 펄스 신호 중 어느 하나를 선택하여 상기 사각형파 신호로서 출력하는 선택 회로로서,

상기 제어 전압을 변화시켰을 때 상기 제1 펄스 신호의 온 듀티비가 작아지는 방향을 제1 방향으로 하고, 역으로 커지는 방향을 제2 방향으로 하면,

상기 제어 전압이 제2 기준 전압에 비하여 상기 제1 방향 측으로 치우쳐 있을 때에 상기 제1 펄스 신호를 선택하여 출력하고,

상기 제어 전압이 상기 제2 기준 전압에 비하여 상기 제2 방향 측으로 치우 쳐 있을 때에 상기 제2 펄스 신호를 선택하여 출력하는 선택 회로를 포함하는 DC-DC 컨버터.

(부기 2)

부기 1에 기재된 DC-DC 컨버터로서,

상기 제2 기준 전압은 상기 입력 전압을 감소시키더라도, 상기 출력 전압을 소정치로 계속해서 제어할 수 있는 가장 큰 온 듀티비의 상기 제1 펄스 신호를 생성하는 상기 제어 전압보다도 상기 제2 방향 측의 값을 갖는 DC-DC 컨버터.

(부기 3)

부기 1 또는 부기 2에 기재된 DC-DC 컨버터로서,

상기 선택 회로는,

상기 제어 전압을 상기 제2 기준 전압과 비교하여, 상기 제어 전압이 상기 제2 기준 전압보다 상기 제1 방향 측으로 치우쳐 있을 때에는 상기 제1 펄스 신호의 선택을 지시하고, 상기 제어 전압이 상기 제2 기준 전압보다 상기 제2 방향 측으로 치우쳐 있을 때에는 상기 제2 펄스 신호의 선택을 지시하는 전환 신호를 출력하는 전환 신호 발생 회로와,

상기 전환 신호, 상기 제1 펄스 신호 및 제2 펄스 신호를 입력받으며, 상기 전환 신호에 따라서 제1 펄스 신호 및 제2 펄스 신호 중 어느 하나를 출력하는 전환 회로를 포함하는 DC-DC 컨버터.

(부기 4)

부기 1 또는 부기 2에 기재된 DC-DC 컨버터로서,

상기 선택 회로는,

상기 제어 전압이 상기 제2 기준 전압에 비하여 작은 값일 때 상기 제1 펄스 신호를 선택하여 출력하고,

상기 제어 전압이 상기 제2 기준 전압에 비하여 큰 값일 때 상기 제2 펄스 신호를 선택하여 출력하는 선택 회로이며,

상기 제어 전압을 제2 기준 전압과 비교하여, 상기 제어 전압이 상기 제2 기준 전압보다도 작을 때에 전환 신호를 로우 레벨로 하고, 상기 제어 전압이 상기 제2 기준 전압보다도 클 때에 상기 전환 신호를 하이 레벨로 하는 전환 신호 발생 회로와,

상기 전환 신호, 상기 제1 펄스 신호 및 제2 펄스 신호를 입력받으며, 상기 전환 신호에 따라서 제1 펄스 신호 및 제2 펄스 신호 중 어느 하나를 출력하는 전환 회로로서, 상기 전환 신호가 로우 레벨일 때에 상기 제1 펄스 신호를 출력하고, 상기 전환 신호가 하이 레벨일 때에 상기 제2 펄스 신호를 출력하는 전환 회로를 포함하는 DC-DC 컨버터.

(부기 5)

부기 4에 기재된 DC-DC 컨버터로서,

상기 전환 회로는,

상기 전환 신호와 제2 펄스 신호를 입력받는 NAND 회로와,

상기 제1 펄스 신호와 상기 NAND 회로의 출력을 입력받는 AND 회로를 포함하는 DC-DC 컨버터.

(부기 6)

부기 1 내지 부기 5 중 어느 한 항에 기재된 DC-DC 컨버터로서,

상기 제1 펄스 발생 회로는,

상기 제1 펄스 신호의 주파수를 설정하는 주파수 설정 회로를 갖고,

상기 제2 펄스 발생 회로는,

상기 제1 펄스 신호와 동기하는 상기 제2 펄스 신호로서, 설정되는 상기 제1 펄스 신호 및 제2 펄스 신호의 주파수에 상관없이, 온 듀티비가 일정한 제2 펄스 신호를 발생하는 DC-DC 컨버터.

(부기 7)

부기 6에 기재된 DC-DC 컨버터로서,

상기 제1 펄스 신호 발생 회로는,

제1 콘덴서를 포함하며, 상기 제1 콘덴서에 소정의 전류량을 유입시키는 제1기간과 상기 제1 콘덴서로부터 상기 소정의 전류량을 유출시키는 제2 기간을 교대로 발생시키며, 상기 제1 콘덴서의 단자간 전압을 삼각형 형상으로 변화시키는 삼각파 발생 회로로서,

상기 제1 기간으로부터 제2 기간으로의 전환 타이밍에 전압 레벨이 하이로부터 로우 또는 로우로부터 하이로 전환되는 타이밍 신호를 출력하는 삼각파 발생 회로를 갖고,

상기 제2 펄스 신호 발생 회로는,

상기 소정 전류량과 동일한 미러 전류를 흘리는 전류 미러 회로와,

상기 제1 콘덴서보다 작은 정전 용량을 갖는 제2 콘덴서와,

상기 타이밍 신호에 따라서 상기 제2 콘덴서에의 상기 미러 전류의 유입에 의한 충전 및 이 제2 콘덴서의 방전을 교대로 전환하여 행하는 충방전 회로와,

상기 제2 콘덴서에의 상기 충전시에 있어서 이 제2 콘덴서의 단자간 전압이 소정 전압 레벨을 초과하는 타이밍 및 상기 타이밍 신호의 전환 타이밍에 기초하여 상기 제2 펄스 신호를 생성하는 논리 처리 회로를 포함하는 DC-DC 컨버터.

(부기 8)

스위칭 소자를 포함하며, 이 스위칭 소자를 사각형파 신호로부터 스위칭하여 입력 전압을 이것과 상이한 전압치의 출력 전압으로 변환하는 컨버터 회로와,

상기 검지 전압에 기초하여 상기 출력 전압이 소정치가 되도록 온 듀티비를 설정한 상기 사각형파 신호를 상기 스위칭 소자에 출력하여 피드백 제어하는 듀티비 설정 회로를 구비하는 DC-DC 컨버터로서,

상기 듀티비 설정 회로는,

상기 검지 전압에 기초하여 설정되는 상기 사각형파 신호의 온 듀티비가 실질적으로 100 %가 되어 상기 피드백 제어가 불가능하게 되었을 때에는 소정의 온 듀티비를 갖는 상기 사각형파 신호를 발생하는 DC-DC 컨버터.

(부기 9)

부기 1 내지 부기 8 중 어느 한 항에 기재된 DC-DC 컨버터와;

상기 DC-DC 컨버터에 상기 입력 전압을 공급하는 전지와;

상기 DC-DC 컨버터의 상기 출력 전압을 이용하여 구동되는 전자 기기 본체를 포함하는 전자 기기.

(부기 10)

스위칭 소자를 포함하며, 이 스위칭 소자를 사각형파 신호에 의해 스위칭하여 입력 전압을 이것과 상이한 전압치의 출력 전압으로 변환하는 컨버터 회로와, 상기 출력 전압의 전압치를 검지하여 검지 전압을 출력하는 출력 전압 검지 회로를 구비하는 DC-DC 컨버터에 이용하고, 상기 검지 전압에 기초하여 상기 출력 전압이 소정치로 제어되도록 상기 사각형파 신호의 온 듀티비를 설정하는 듀티비 설정 회로로서,

상기 제어 전압을 입력받으며, 온 듀티비가 상기 제어 전압의 변화에 따라서 단조롭게 변화되는 사각형의 제1 펄스 신호를 출력하는 제1 펄스 발생 회로와;

상기 제1 펄스 신호와 제2 펄스 신호 중 어느 하나를 선택하여 출력하는 선택 회로로서,

상기 제어 전압이 변화되었을 때 상기 제1 펄스 신호의 온 듀티비가 작아지는 방향을 제1 방향으로 하고, 역으로 커지는 방향을 제2 방향으로 하면,

상기 제어 전압이 제2 기준 전압에 비하여 상기 제1 방향 측의 값일 때 상기 제1 펄스 신호를 선택하여 출력하고,

상기 제어 전압이 상기 제2 기준 전압에 비하여 상기 제2 방향 측의 값일 때 상기 제2 펄스 신호를 선택하여 출력하는 선택 회로를 포함하는 듀티비 설정 회로.

(부기 11)

부기 10에 기재된 듀티비 설정 회로로서,

상기 DC-DC 컨버터에 이용했을 때, 상기 제2 기준 전압은 상기 입력 전압을 감소시키더라도, 상기 출력 전압을 소정치로 계속해서 제어할 수 있는 가장 큰 온 듀티비의 상기 제1 펄스 신호를 생성하는 상기 제어 전압보다도 상기 제2 방향 측의 값을 갖는 듀티비 설정 회로.

(부기 12)

부기 10 또는 부기 11에 기재된 듀티비 설정 회로로서,

상기 선택 회로는,

상기 전환 신호, 상기 제1 펄스 신호 및 제2 펄스 신호를 입력받으며, 상기 전환 신호에 따라서 제1 펄스 신호 및 제2 펄스 신호 중 어느 하나를 출력하는 전 환 회로를 포함하는 듀티비 설정 회로.

(부기 13)

부기 10 또는 부기 11에 기재된 듀티비 설정 회로로서,

상기 선택 회로는,

상기 전환 신호, 상기 제1 펄스 신호 및 제2 펄스 신호를 입력받으며, 상기 전환 신호에 따라서 제1 펄스 신호 및 제2 펄스 신호 중 어느 하나를 출력하는 전환 회로로서, 상기 전환 신호가 로우 레벨일 때에 상기 제1 펄스 신호를 출력하고, 상기 전환 신호가 하이 레벨일 때에 상기 제2 펄스 신호를 출력하는 전환 회로를 포함하는 듀티비 설정 회로.

(부기 14)

부기 13에 기재된 듀티비 설정 회로로서,

상기 전환 회로는,

상기 전환 신호와 제2 펄스 신호를 입력받는 NAND 회로와,

상기 제1 펄스 신호와 상기 NAND 회로의 출력을 입력받는 AND 회로를 포함하는 듀티비 설정 회로.

(부기 15)

부기 10 내지 부기 14 중 어느 한 항에 기재된 듀티비 설정 회로로서,

상기 제1 펄스 발생 회로는,

상기 제2 펄스 발생 회로는,

상기 제1 펄스 신호와 동기하는 상기 제2 펄스 신호로서, 설정되는 상기 제1 펄스 신호 및 제2 펄스 신호의 주파수에 상관없이, 온 듀티비가 일정한 제2 펄스 신호를 발생하는 듀티비 설정 회로.

(부기 16)

부기 15에 기재된 듀티비 설정 회로로서,

상기 제1 펄스 신호 발생 회로는,

제1 콘덴서를 포함하며, 상기 제1 콘덴서에 소정의 전류량을 유입시키는 제1 기간과, 상기 제1 콘덴서로부터 상기 소정의 전류량을 유출시키는 제2 기간을 교대로 발생시켜, 상기 제1 콘덴서의 단자간 전압을 삼각형 형상으로 변화시키는 삼각파 발생 회로로서,

상기 제1 기간으로부터 제2 기간으로의 전환 타이밍에 전압 레벨이 하이로부터 로우 또는 로우로부터 하이로 전환되는 타이밍 신호를 출력하는 삼각파 발생 회 로를 갖고,

상기 제2 펄스 신호 발생 회로는,

상기 소정의 전류량과 동일한 미러 전류를 흘리는 전류 미러 회로와,

상기 제1 콘덴서보다 작은 정전 용량을 갖는 제2 콘덴서와,

상기 타이밍 신호에 따라서, 상기 제2 콘덴서에의 상기 미러 전류의 유입에 의한 충전 및 이 제2 콘덴서의 방전을 교대로 전환하여 행하는 충방전 회로와,

상기 제2 콘덴서에의 상기 충전시에 있어서 이 제2 콘덴서의 단자간 전압이 소정 전압 레벨을 초과하는 타이밍 및 상기 타이밍 신호의 전환 타이밍에 기초하여 상기 제2 펄스 신호를 생성하는 논리 처리 회로를 포함하는 듀티비 설정 회로.

(부기 17)

스위칭 소자를 포함하며, 이 스위칭 소자를 사각형파 신호에 의해 스위칭하여 입력 전압을 이것과 상이한 전압치의 출력 전압으로 변환하는 컨버터 회로와, 상기 출력 전압의 전압치를 검지하여 검지 전압을 출력하는 출력 전압 검지 회로를 구비하는 DC-DC 컨버터에 이용하는 듀티비 설정 회로로서,

상기 검지 전압에 기초하여 상기 출력 전압이 소정치가 되도록 온 듀티비를 설정한 상기 사각형파 신호를 상기 스위칭 소자에 출력하여 피드백 제어하고,

상기 검지 전압에 기초하여 설정되는 상기 사각형파 신호의 온 듀티비가 실질적으로 100 %가 되어 상기 피드백 제어가 불가능하게 되었을 때에는 소정의 온 듀티비를 갖는 상기 사각형파 신호를 발생하는 듀티비 설정 회로.

(부기 18)

DC-DC 컨버터로서,

부기 10 내지 부기 17 중 어느 한 항에 기재된 듀티비 설정 회로와 상기 컨버터 회로와 상기 출력 전압 검지 회로를 구비하는 DC-DC 컨버터와;

상기 DC-DC 컨버터에 상기 입력 전압을 공급하는 전지와;

본 발명에 따르면, 동작 불안정을 일으키지 않는 DC-DC 컨버터 또한 동작 가능한 입력 전압 범위가 넓거나 또는 출력 가능한 출력 전압 범위가 넓은 DC-DC 컨버터 및 이것을 이용한 전자 기기를 제공하는 것을 목적으로 한다. 또한, 컨버터 회로의 제어에 있어서, 동작 불안정을 일으키지 않는 듀티비 설정 회로 또한 컨버터 회로의 동작 가능한 입력 전압 범위를 넓게 또는 출력 가능한 출력 전압 범위를 넓게 할 수 있는 듀티비 설정 회로 및 이것을 이용한 전자 기기를 제공할 수 있다.

Claims

스위칭 소자를 포함하며, 이 스위칭 소자를 사각형파 신호에 의해 스위칭하여 입력 전압을 이것과 상이한 전압치의 출력 전압으로 변환하는 컨버터 회로와,

상기 출력 전압의 전압치를 검지하여 검지 전압을 출력하는 출력 전압 검지 회로와,

상기 검지 전압에 기초하여 상기 출력 전압이 소정치로 제어되도록 온 듀티비가 설정된 상기 사각형파 신호를 생성하여, 상기 스위칭 소자에 출력하는 듀티비 설정 회로를 구비하는 DC-DC 컨버터로서,

상기 듀티비 설정 회로는,

제1 기준 전압과 상기 검지 전압을 입력받으며, 그 차에 따른 제어 전압을 출력하는 제어 전압 발생 회로와;

상기 제어 전압을 입력받으며, 상기 온 듀티비가 상기 제어 전압의 변화에 대하여 단조롭게 변화되는 사각형의 제1 펄스 신호를 출력하는 제1 펄스 발생 회로와;

소정의 온 듀티비를 갖는 사각형의 제2 펄스 신호를 발생하는 제2 펄스 발생 회로와;

상기 제1 펄스 신호와 제2 펄스 신호 중 어느 하나를 선택하여 상기 사각형파 신호로서 출력하는 선택 회로로서,

상기 제어 전압을 변화시켰을 때 상기 제1 펄스 신호의 온 듀티비가 작아지는 방향을 제1 방향으로 하고, 역으로 커지는 방향을 제2 방향이라고 하면,

상기 제어 전압이 제2 기준 전압에 비하여 상기 제1 방향 측으로 치우쳐 있을 때에 상기 제1 펄스 신호를 선택하여 출력하고,

상기 제어 전압이 상기 제2 기준 전압에 비하여 상기 제2 방향 측으로 치우쳐 있을 때에 상기 제2 펄스 신호를 선택하여 출력하는 선택 회로를 포함하는 것을 특징으로 하는 DC-DC 컨버터.
제1항에 있어서, 상기 제2 기준 전압은 상기 입력 전압을 감소시키더라도, 상기 출력 전압을 소정치로 계속해서 제어할 수 있는 가장 큰 온 듀티비의 상기 제1 펄스 신호를 생성하는 상기 제어 전압보다도 상기 제2 방향 측의 값을 갖는 것을 특징으로 하는 DC-DC 컨버터.
제1항 또는 제2항에 있어서, 상기 선택 회로는,

상기 제어 전압을 상기 제2 기준 전압과 비교하여, 상기 제어 전압이 상기 제2 기준 전압보다 상기 제1 방향 측으로 치우쳐 있을 때에는 상기 제1 펄스 신호의 선택을 지시하고, 상기 제어 전압이 상기 제2 기준 전압보다 상기 제2 방향 측으로 치우쳐 있을 때에는 상기 제2 펄스 신호의 선택을 지시하는 전환 신호를 출력하는 전환 신호 발생 회로와,

상기 전환 신호, 상기 제1 펄스 신호 및 제2 펄스 신호를 입력받으며, 상기 전환 신호에 따라서 제1 펄스 신호 및 제2 펄스 신호 중 어느 하나를 출력하는 전 환 회로를 포함하는 것을 특징으로 하는 DC-DC 컨버터.
제1항 또는 제2항에 있어서, 상기 제1 펄스 발생 회로는,

상기 제1 펄스 신호의 주파수를 설정하는 주파수 설정 회로를 갖고,

상기 제2 펄스 발생 회로는,

상기 제1 펄스 신호와 동기하는 상기 제2 펄스 신호로서, 설정되는 상기 제1 펄스 신호 및 제2 펄스 신호의 주파수에 상관없이, 온 듀티비가 일정한 제2 펄스 신호를 발생하는 것을 특징으로 하는 DC-DC 컨버터.
스위칭 소자를 포함하며, 이 스위칭 소자를 사각형파 신호로부터 스위칭하여 입력 전압을 이것과 상이한 전압치의 출력 전압으로 변환하는 컨버터 회로와,

상기 출력 전압의 전압치를 검지하여 검지 전압을 출력하는 출력 전압 검지 회로와,

상기 검지 전압에 기초하여 상기 출력 전압이 소정치가 되도록 온 듀티비를 설정한 상기 사각형파 신호를 상기 스위칭 소자에 출력하여 피드백 제어하는 듀티비 설정 회로를 구비하는 DC-DC 컨버터로서,

상기 듀티비 설정 회로는,

상기 검지 전압에 기초하여 설정되는 상기 사각형파 신호의 온 듀티비가 실질적으로 100 %가 되어 상기 피드백 제어가 불가능하게 되었을 때에는 소정의 온 듀티비를 갖는 상기 사각형파 신호를 발생하는 것을 특징으로 하는 DC-DC 컨버터.
제1항, 제2항 또는 제5항 중 어느 한 항에 기재된 DC-DC 컨버터와;

상기 DC-DC 컨버터에 상기 입력 전압을 공급하는 전지와;

상기 DC-DC 컨버터의 상기 출력 전압을 이용하여 구동되는 전자 기기 본체를 포함하는 것을 특징으로 하는 전자 기기.
스위칭 소자를 포함하며, 이 스위칭 소자를 사각형파 신호에 의해 스위칭하여 입력 전압을 이것과 상이한 전압치의 출력 전압으로 변환하는 컨버터 회로와, 상기 출력 전압의 전압치를 검지하여 검지 전압을 출력하는 출력 전압 검지 회로를 구비하는 DC-DC 컨버터에 이용하고, 상기 검지 전압에 기초하여 상기 출력 전압이 소정치로 제어되도록 상기 사각형파 신호의 온 듀티비를 설정하는 듀티비 설정 회로로서,

제1 기준 전압과 상기 검지 전압을 입력받으며, 그 차에 따른 제어 전압을 출력하는 제어 전압 발생 회로와;

상기 제어 전압을 입력받으며, 온 듀티비가 상기 제어 전압의 변화에 따라서 단조롭게 변화되는 사각형의 제1 펄스 신호를 출력하는 제1 펄스 발생 회로와;

소정의 온 듀티비를 갖는 사각형의 제2 펄스 신호를 발생하는 제2 펄스 발생 회로와;

상기 제1 펄스 신호와 제2 펄스 신호 중 어느 하나를 선택하여 출력하는 선택 회로로서,

상기 제어 전압이 변화되었을 때 상기 제1 펄스 신호의 온 듀티비가 작아지는 방향을 제1 방향으로 하고, 역으로 커지는 방향을 제2 방향으로 하면,

상기 제어 전압이 제2 기준 전압에 비하여 상기 제1 방향 측의 값일 때에 상기 제1 펄스 신호를 선택하여 출력하고,

상기 제어 전압이 상기 제2 기준 전압에 비하여 상기 제2 방향 측의 값일 때에 상기 제2 펄스 신호를 선택하여 출력하는 선택 회로를 구비하는 것을 특징으로 하는 듀티비 설정 회로.
제7항에 있어서, 상기 DC-DC 컨버터에 이용했을 때, 상기 제2 기준 전압은 상기 입력 전압을 감소시키더라도, 상기 출력 전압을 소정치로 계속해서 제어할 수 있는 가장 큰 온 듀티비의 상기 제1 펄스 신호를 생성하는 상기 제어 전압보다도 상기 제2 방향 측의 값을 갖는 것을 특징으로 하는 듀티비 설정 회로.
스위칭 소자를 포함하며, 이 스위칭 소자를 사각형파 신호에 의해 스위칭하여 입력 전압을 이것과 상이한 전압치의 출력 전압으로 변환하는 컨버터 회로와, 상기 출력 전압의 전압치를 검지하여 검지 전압을 출력하는 출력 전압 검지 회로를 구비하는 DC-DC 컨버터에 이용하는 듀티비 설정 회로로서,

상기 검지 전압에 기초하여 상기 출력 전압이 소정치가 되도록 온 듀티비를 설정한 상기 사각형파 신호를 상기 스위칭 소자에 출력하여 피드백 제어하고,

상기 검지 전압에 기초하여 설정되는 상기 사각형파 신호의 온 듀티비가 실질적으로 100 %가 되어 상기 피드백 제어가 불가능하게 되었을 때에는 소정의 온 듀티비를 갖는 상기 사각형파 신호를 발생하는 것을 특징으로 하는 듀티비 설정 회로.
DC-DC 컨버터로서, 제7항 내지 제9항 중 어느 한 항에 기재된 듀티비 설정 회로와 상기 컨버터 회로와 상기 출력 전압 검지 회로를 구비하는 DC-DC 컨버터와;

상기 DC-DC 컨버터에 상기 입력 전압을 공급하는 전지와;

상기 DC-DC 컨버터의 상기 출력 전압을 이용하여 구동되는 전자 기기 본체를 포함하는 전자 기기.