JP2009232515A - モータ駆動回路 - Google Patents

Abstract

【課題】 モータの駆動周波数が想定外の周波数となることを抑制する。
【解決手段】 モータ駆動回路は、モータの回転速度を制御するための制御電圧と、三角波状に変化する所定周波数の発振電圧との比較結果に基づいて、制御電圧のレベルに応じたデューティー比のパルス信号を生成するパルス信号生成回路と、パルス信号に基づいてモータコイルを間欠駆動可能な駆動回路と、パルス信号の周波数が所定周波数より低い場合は、パルス信号にかかわらずモータコイルを駆動するよう駆動回路を制御する駆動制御回路とを備える。
【選択図】 図１

Description

本発明は、モータ駆動回路に関する。

モータの回転を制御するモータ駆動回路では、パルス信号を用いてモータコイルを間欠駆動することによりモータの回転速度の調整が行われることがある。例えば、マイコン等から入力される制御電圧を三角波状に変化する発振電圧と比較することによって、制御電圧のレベルに応じたデューティー比のパルス信号を生成し、生成されたパルス信号を用いてモータコイルを間欠駆動することがある（例えば、特許文献１）。
特開２００１−３２０８９０号公報

ところで、例えば図９に示すように、理想的には発振電圧Ｖoscの上限より少し低いレベルの制御電圧Ｖinが入力された場合、パルス信号ＰＷＭには発振電圧Ｖoscと同じ周期でパルスが発生する。ところが、制御電圧Ｖinの不安定さ等の影響により、制御電圧Ｖinが変動して発振電圧Ｖoscの上限を超える場合があり、実際のパルス信号ＰＷＭでは、理想的にはパルスが発生すべきところでパルスが発生しないことがある。そして、パルスが抜けてしまうことにより、実際のパルス信号ＰＷＭの周波数が発振電圧Ｖoscの周波数よりも低くなってしまうことがある。そして、パルス信号ＰＷＭを用いてモータコイルを間欠駆動する場合、パルス信号ＰＷＭの周波数が低くなって駆動周波数が可聴領域に入ってしまうと、ノイズが発生することがある。

本発明は上記課題を鑑みてなされたものであり、モータの駆動周波数が想定外の周波数となることを抑制することを目的とする。

上記目的を達成するため、本発明のモータ駆動回路は、モータの回転速度を制御するための制御電圧と、三角波状に変化する所定周波数の発振電圧との比較結果に基づいて、前記制御電圧のレベルに応じたデューティー比のパルス信号を生成するパルス信号生成回路と、前記パルス信号に基づいてモータコイルを間欠駆動可能な駆動回路と、前記パルス信号の周波数が前記所定周波数より低い場合は、前記パルス信号にかかわらず前記モータコイルを駆動するよう前記駆動回路を制御する駆動制御回路とを備える。

モータの駆動周波数が想定外の周波数となることを抑制することができる。

図１は、本発明の一実施形態であるモータ駆動回路の構成を示す図である。モータ駆動回路１０は、例えば、ノート型パーソナルコンピュータ等の電子機器において、プロセッサ等の発熱部品（被冷却装置）を冷却するためのファンモータに組み込まれており、冷却用のファンを回転させるためのモータを駆動するために用いられる。

本実施形態のモータ駆動回路１０は単相のファンモータを駆動する回路であり、ＰＷＭ信号生成回路２０、ＰＷＭ制御回路２２、駆動回路２４、及びＮチャネルＭＯＳＦＥＴ２６〜２９を含んで構成されており、マイコン等から入力される制御電圧Ｖinのレベルに応じてモータコイルＬの駆動周波数を調整することにより、モータの回転速度を制御することができる。また、ホール素子３５は、端子Ｈ１，Ｈ２を介してモータ駆動回路１０と接続されており、モータの回転位置に応じて正弦波状に変化する、互いに逆相の信号Ｖh1，Ｖh2を出力する。

ＰＷＭ信号生成回路２０は、端子ＶＩを介して入力される制御電圧Ｖinのレベルに応じたデューティー比のパルス信号ＰＷＭと、パルス信号ＰＷＭに同期したクロック信号ＣＬＫとを生成する。

ＰＷＭ制御回路２２（駆動制御回路）は、パルス信号ＰＷＭにおけるパルス抜けを検出し、パルス抜けが発生していない場合はパルス信号ＰＷＭを出力信号ＰＷＭＯとして出力し、パルス抜けが発生している場合は、パルス信号ＰＷＭにかかわらず、出力信号ＰＷＭＯを例えばＨレベルのまま保持する。なお、ＰＷＭ制御回路２２では、ホール素子３５からの信号Ｖh1，Ｖh2に基づいて、信号Ｖh1，Ｖh2の周期ごとにパルス抜けの発生有無を判定している。

駆動回路２４は、ホール素子３５からの信号Ｖh1，Ｖh2に基づいて、モータが所望の方向に回転するよう、モータの回転位置に応じてＮチャネルＭＯＳＦＥＴ２６〜２９を適宜オンオフする。例えば、駆動回路２４がＮチャネルＭＯＳＦＥＴ２６，２９をオン、ＮチャネルＭＯＳＦＥＴ２７，２８をオフとすることにより、モータコイルＬには端子Ｔ１から端子Ｔ２の方向に電流が流れることとなる。一方、例えば、駆動回路２４がＮチャネルＭＯＳＦＥＴ２７，２８をオン、ＮチャネルＭＯＳＦＥＴ２６，２９をオフとすることにより、モータコイルＬには端子Ｔ２から端子Ｔ１の方向に電流が流れることとなる。

また、駆動回路２４は、信号ＰＷＭＯに基づいてモータコイルＬを間欠駆動することができる。例えば、駆動回路２４は、ＮチャネルＭＯＳＦＥＴ２６，２９をオン、ＮチャネルＭＯＳＦＥＴ２７，２８をオフとする場合において、信号ＰＷＭＯがＨレベルの期間はＮチャネルＭＯＳＦＥＴ２６をオン、信号ＰＷＭＯがＬレベルの期間はＮチャネルＭＯＳＦＥＴ２６をオフとすることができる。すなわち、信号ＰＷＭＯのデューティー比に応じてモータコイルＬが間欠駆動されることとなり、モータの回転速度も信号ＰＷＭＯのデューティー比に応じたものとなる。したがって、ＰＷＭ制御回路２２がパルス信号ＰＷＭにかかわらず信号ＰＷＭＯをＨレベルに保持している場合は、モータコイルＬは間欠駆動ではなく、フル駆動されることとなる。

なお、パルス信号ＰＷＭがＰＷＭ制御回路２２を介さずに駆動回路２４に入力され、ＰＷＭ制御回路２２におけるパルス抜けの検出結果に基づいて、駆動回路２４がモータコイルＬを間欠駆動するかフル駆動するかを決定することとしてもよい。また、パルス抜けが発生している場合に、フル駆動ではなく、パルス信号ＰＷＭとは異なる所定周波数のパルス信号に基づいてモータコイルＬを間欠駆動することとしてもよい。

図２は、ＰＷＭ信号生成回路２０の構成例を示す図である。ＰＷＭ信号生成回路２０は、電流源４０、ＰＮＰトランジスタ４２〜４４、ＮＰＮトランジスタ４６，４７、ＮチャネルＭＯＳＦＥＴ４９、コンパレータ５１，５２、基準電源５３，５４、スイッチ５６，５７、ＮＯＴ回路５９，６０を含んで構成されている。なお、ＰＮＰトランジスタ４２〜４４は同一サイズの電流ミラー回路を構成しており、ＮＰＮトランジスタ４６，４７はサイズ比が１：２の電流ミラー回路を構成している。また、端子ＴＣを介して接続されるキャパシタＣの充電電圧が発振電圧Ｖosc、コンパレータ５２の出力信号がパルス信号ＰＷＭ、コンパレータ５１の出力信号がクロック信号ＣＬＫとなっている。また、基準電源５３，５４から出力される基準電圧は、それぞれ、Ｖref1，Ｖref2であることとする。

図３は、ＰＷＭ信号生成回路２０の動作の一例を示すタイミングチャートである。初期状態では、制御電圧Ｖin及び基準電圧Ｖrefが発振電圧Ｖoscより高いこととする。このとき、パルス信号ＰＷＭはＨレベル、クロック信号ＣＬＫはＬレベルとなる。そして、クロック信号ＣＬＫがＬレベルであるため、スイッチ５６がオフ、スイッチ５７がオンとなり、基準電圧ＶrefはＶref1＋Ｖref2となっている。また、クロック信号ＣＬＫがＬレベルであるため、ＮチャネルＭＯＳＦＥＴ４９がオンとなっている。したがって、ＮＰＮトランジスタ４６がオフとなり、電流源４０から出力される定電流ＩがＰＮＰトランジスタ４４からキャパシタＣに流れ込み、発振電圧Ｖoscが定速度で上昇していく。

そして、発振電圧ＶoscがＶref1＋Ｖref2まで上昇すると、クロック信号ＣＬＫがＨレベルとなる。クロック信号ＣＬＫがＨレベルになることにより、スイッチ５６がオン、スイッチ５７がオフとなり、基準電圧ＶrefはＶref1となる。また、クロック信号ＣＬＫがＨレベルになるとＮチャネルＭＯＳＦＥＴ４９がオフとなり、ＮＰＮトランジスタ４６がオンとなる。そのため、ＮＰＮトランジスタ４７には定電流Ｉの２倍の電流が流れることとなる。すなわち、キャパシタＣは定電流Ｉで放電され、発振電圧Ｖoscが定速度で下降していく。

そして、発振電圧ＶoscがＶref1まで下降すると、クロック信号ＣＬＫがＬレベルとなり、再びキャパシタＣの充電が開始されることとなる。これにより、発振電圧ＶoscはＶref1を下限、Ｖref1＋Ｖref2を上限として三角波状に所定周波数で変化する。そして、クロック信号ＣＬＫは、発振電圧Ｖoscが上限に達するタイミングで立ち上がり、発振電圧Ｖoscが下限に達するタイミングで立ち下がることになる。また、パルス信号ＰＷＭは、発振電圧Ｖoscが制御電圧Ｖinより高い期間にＬレベルとなり、発振電圧Ｖoscが制御電圧Ｖinより低い期間にＨレベルとなっている。したがって、制御電圧Ｖinが発振電圧Ｖoscの各周期において発振電圧Ｖoscと確実に交差する状況においては、クロック信号ＣＬＫの立ち上がりのタイミングではパルス信号ＰＷＭがＬレベルであり、クロック信号ＣＬＫの立ち下がりのタイミングではパルス信号ＰＷＭがＨレベルである。

図４は、ＰＷＭ制御回路２２の構成例を示す図である。ＰＷＭ制御回路２２は、コンパレータ７０、遅延回路７２、ＮＯＴ回路７３、Ｄ型フリップフロップ（Ｄ−ＦＦ）７４〜７６、ＡＮＤ回路７８、ＮＡＮＤ回路８０、及びＯＲ回路８２を含んで構成されている。ＰＷＭ制御回路２２では、パルス信号ＰＷＭにパルス抜けが発生すると、Ｄ−ＦＦ７６の出力端子Ｑから出力される信号がＨレベルとなり、パルス信号ＰＷＭにかかわらず、出力信号ＰＷＭＯがＨレベルに保持される。なお、Ｄ−ＦＦ７４〜７６が本発明のパルス検出回路に相当し、ＯＲ回路８２が本発明の制御信号出力回路に相当する。また、Ｄ−ＦＦ７４，７５が本発明のレベル検出回路に相当し、Ｄ−ＦＦ７６が本発明の出力回路に相当する。

図５は、ＰＷＭ制御回路２２の動作の一例を示すタイミングチャートである。信号Ｖh1，Ｖh2はモータの回転位置に応じて正弦波状に変化する互いに逆相の信号であるため、コンパレータ７０から出力される信号は信号Ｖh1，Ｖh2が交差する度に論理レベルが変化する矩形波となる。そして、コンパレータ７０から出力される信号を遅延回路７２で遅延させてＮＯＴ回路７３で反転させて得られる信号と、コンパレータ７０から出力される信号とをＡＮＤ回路７８に入力することにより、信号Ｖh1，Ｖh2の周期ごとにパルス状に変化する信号ＨＴが得られる。

図５において、初期状態では、Ｄ−ＦＦ７４〜７６はリセットされており、それぞれの出力端子Ｑから出力される信号Ｑ１〜Ｑ３はＬレベルであることとする。したがって、ＯＲ回路８２からは、パルス信号ＰＷＭがそのまま出力される状態となっている。そして、図５に示すように、初期状態では、発振電圧Ｖoscの上限近傍のレベルの不安定な制御電圧Ｖinが入力されている。したがって、時刻Ｔ１におけるパルス信号ＰＷＭは、理想状態ではＬレベルであるべきところ、Ｈレベルとなっている。つまり、パルス抜けが発生している。

Ｄ−ＦＦ７４では、入力端子Ｄにパルス信号ＰＷＭが入力され、クロック入力端子Ｃにクロック信号ＣＬＫが入力されているため、Ｄ−ＦＦ７４の出力端子Ｑから出力される信号Ｑ１が時刻Ｔ２にＬレベルからＨレベルに変化する。そして、信号Ｑ１はＤ−ＦＦ７５のクロック入力端子Ｃに入力されているため、Ｄ−ＦＦ７５の出力端子Ｑから出力される信号Ｑ２が時刻Ｔ３にＬレベルからＨレベルに変化する。すなわち、信号Ｑ１は、クロック信号ＣＬＫの周期ごとに、パルス信号ＰＷＭのパルスが発生していればＬレベルとなり、パルス抜けが発生していればＨレベルとなる。そして、一度でもパルス抜けが発生すれば、信号Ｑ２がＨレベルとなる。

Ｄ−ＦＦ７６では、入力端子Ｄに信号Ｑ２が入力され、クロック入力端子Ｃに信号ＨＴが入力されているため、信号ＨＴの立ち上がりのタイミングで、信号Ｑ２がラッチされて信号Ｑ３として出力される。したがって、時刻Ｔ４に信号ＨＴがＨレベルになると、時刻Ｔ５に信号Ｑ３がＨレベルとなり、ＯＲ回路８２から出力される信号ＰＷＭＯは、パルス信号ＰＷＭにかかわらずＨレベルのまま保持される。

信号Ｑ３がＨレベルの状態で、時刻Ｔ６に信号ＨＴがＨレベルになると、ＮＡＮＤ回路８０から出力される信号ＲＳがＨレベルからＬレベルに変化し、時刻Ｔ７に信号Ｑ１，Ｑ２がＬレベルにリセットされる。その後、パルス抜けが発生しない状態が続くと、信号Ｑ１，Ｑ２がＬレベルのまま保持される。そして時刻Ｔ８における信号ＨＴの立ち上がりのタイミングで、信号Ｑ２がラッチされて信号Ｑ３がＬレベルとなる。これにより、ＯＲ回路８２からは、パルス信号ＰＷＭが出力信号ＰＷＭＯとして出力されることとなる。

このように、ＰＷＭ制御回路２２においては、パルス信号ＰＷＭのパルス抜けの検出が行われ、パルス抜けが発生していない場合にはパルス信号ＰＷＭが出力信号ＰＷＭＯとして出力され、パルス抜けが発生している場合には出力信号ＰＷＭＯがパルス信号ＰＷＭにかかわらずＨレベルに保持される。したがって、パルス抜けにより生じる低い周波数のパルス信号ＰＷＭによってモータコイルＬが駆動されることを抑制することができる。

また、パルス抜けが検出されている場合には、制御電圧Ｖinにヒステリシスを加えることにより、パルス抜けの発生したパルス信号ＰＷＭが生成されることを抑制することができる。図６は、制御電圧Ｖinにヒステリシスを加えるレベル変更回路の構成例を示す図である。レベル変更回路８５は、電流源９０、ＰＮＰトランジスタ９２，９３、ＰチャネルＭＯＳＦＥＴ９５、及び抵抗９７を含んで構成されている。ここで、電流源９０は定電流Ｉを生成する回路であり、ＰＮＰトランジスタ９２，９３は電流ミラー回路を構成している。

図７は、レベル変更回路８５の動作の一例を示すタイミングチャートである。パルス信号ＰＷＭにパルス抜けが発生し、信号Ｑ３がＨレベルになると、ＰチャネルＭＯＳＦＥＴ９５がオフとなり、ＰＮＰトランジスタ９３から抵抗９７に向かって定電流Ｉが流れる。これにより、コンパレータ５２において発振電圧Ｖoscと比較される電圧Ｖinhは制御電圧Ｖinより高くなる。すなわち、パルス抜けが発生する状態においては、制御電圧Ｖinにヒステリシスが加えられ、パルス信号ＰＷＭはＨレベルのまま保持されることとなる。そして、パルス抜けが解消し、信号Ｑ３がＬレベルになると、ＰチャネルＭＯＳＦＥＴ９５がオンとなり、ＰＮＰトランジスタ９３から抵抗９７に流れる電流が停止し、ヒステリシスが解消されて電圧Ｖinhは制御電圧Ｖinとなる。これにより、パルス抜けが解消した状態においては、制御電圧Ｖinのレベルに応じたデューティー比のパルス信号ＰＷＭが出力されることとなる。

以上、本実施形態のモータ駆動回路１０について説明した。モータ駆動回路１０によれば、パルス信号ＰＷＭにパルス抜けが発生している場合、すなわち、パルス信号の周波数が発振電圧Ｖoscの周波数よりも低くなっている場合には、パルス信号ＰＷＭにかかわらずモータコイルＬが駆動されるように出力信号ＰＷＭＯが制御される。したがって、モータの駆動周波数が想定外の周波数となることが抑制され、モータの駆動周波数低下によるノイズの発生を抑制することができる。

また、モータ駆動回路１０では、クロック信号ＣＬＫの立ち上がりのタイミングごと、すなわち、発振電圧Ｖoscの周期ごとに、パルス信号ＰＷＭがパルス状に変化しているかどうか検出することにより、パルス信号ＰＷＭのパルス抜けを検出し、出力信号ＰＷＭＯを制御することができる。なお、本実施形態では、クロック信号ＣＬＫの立ち上がりのタイミングのみにおいてパルス信号ＰＷＭのパルス抜けを検出することとしたが、クロック信号ＣＬＫの立ち下がりのタイミングにおいてもパルス信号ＰＷＭのパルス抜けを検出することとしてもよい。すなわち、制御電圧Ｖinが発振電圧Ｖoscの下限近傍のレベルである場合には、クロック信号ＣＬＫの立ち下がりのタイミング、すなわち、理想的にはパルス信号ＰＷＭがＨレベルであるべきタイミングにおいて、パルス信号ＰＷＭがＬレベルであることを検出することにより、パルス信号ＰＷＭのパルス抜けを検出することができる。

また、モータ駆動回路１０では、信号ＨＴの周期ごとに信号Ｑ３の論理レベルが決定される。ここで、信号ＨＴの周期はホール素子３５から出力される信号Ｖh1，Ｖh2の周期と同じであるため、出力信号ＰＷＭＯを制御するために新たな周波数の信号を用いる必要がなく、ノイズの発生を抑制することができる。

また、モータ駆動回路１０では、パルス信号ＰＷＭにパルス抜けが発生する状態においては、制御電圧Ｖinhをパルス信号ＰＷＭがＨレベルのままとなるレベルに変更することにより、発振電圧Ｖoscより低い周波数のパルス信号ＰＷＭが生成されることを抑制することができる。なお、クロック信号ＣＬＫの立ち下がりのタイミングにおいてパルス信号ＰＷＭのパルス抜けを検出する場合においては、パルス抜けが発生している場合、パルス信号ＰＷＭがＬレベルのままとなるレベルに制御電圧Ｖinhを変更すればよい。

なお、上記実施形態は本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではない。本発明は、その趣旨を逸脱することなく、変更、改良され得ると共に、本発明にはその等価物も含まれる。例えば、三角波状に変化する発振電圧には、鋸波状に変化する発振電圧も含まれる。また、例えば、本実施形態では、モータ駆動回路１０を単相のファンモータの駆動用としたが、駆動対象のモータはファンモータに限られず、相数についても単相に限られない。

また、図１においては、モータコイルＬの駆動電圧Ｖddが固定レベルであることとしたが、図８に示すように、駆動電圧Ｖddがマイコン等からの制御によってモータの目標回転速度に応じて変動することとしてもよい。そして、例えば抵抗Ｒ１，Ｒ２（制御電圧生成回路）を用いて、駆動電圧Ｖddに応じた制御電圧Ｖinを生成することとしてもよい。これにより、パルス信号ＰＷＭのデューティー比が駆動電圧Ｖddに応じて変化するため、駆動電圧Ｖddのみを制御する場合や、駆動電圧Ｖddを固定としてパルス信号ＰＷＭのデューティー比のみを制御する場合と比較して、モータの回転速度の制御範囲を広くすることができる。

本発明の一実施形態であるモータ駆動回路の構成を示す図である。 ＰＷＭ信号生成回路の構成例を示す図である。 ＰＷＭ信号生成回路の動作の一例を示すタイミングチャートである。 ＰＷＭ制御回路の構成例を示す図である。 ＰＷＭ制御回路の動作の一例を示すタイミングチャートである。 レベル変更回路の構成例を示す図である。 レベル変更回路の動作の一例を示すタイミングチャートである。 駆動電圧及び制御電圧が連動する場合の一例を示す図である。 パルス抜けが発生する一例を示す波形である。

符号の説明

１０ モータ駆動回路
２０ ＰＷＭ信号生成回路
２２ ＰＷＭ制御回路
２４ 駆動回路
２６〜２９ ＮチャネルＭＯＳＦＥＴ
３５ ホール素子
４０ 電流源
４２〜４４ ＰＮＰトランジスタ
４６，４７ ＮＰＮトランジスタ
４９ ＮチャネルＭＯＳＦＥＴ
５１，５２ コンパレータ
５３，５４ 基準電源
５６，５７ スイッチ
５９，６０ ＮＯＴ回路
７０ コンパレータ
７２ 遅延回路
７３ ＮＯＴ回路
７４〜７６ Ｄ型フリップフロップ
７８ ＡＮＤ回路
８０ ＮＡＮＤ回路
８２ ＯＲ回路
８５ レベル変更回路
９０ 電流源
９２，９３ ＰＮＰトランジスタ
９５ ＰチャネルＭＯＳＦＥＴ
９７ 抵抗
Ｌ モータコイル
Ｃ キャパシタ

Claims (5)

1. モータの回転速度を制御するための制御電圧と、三角波状に変化する所定周波数の発振電圧との比較結果に基づいて、前記制御電圧のレベルに応じたデューティー比のパルス信号を生成するパルス信号生成回路と、
   前記パルス信号に基づいてモータコイルを間欠駆動可能な駆動回路と、
   前記パルス信号の周波数が前記所定周波数より低い場合は、前記パルス信号にかかわらず前記モータコイルを駆動するよう前記駆動回路を制御する駆動制御回路と、
   を備えることを特徴とするモータ駆動回路。
2. 請求項１に記載のモータ駆動回路であって、
   前記駆動制御回路は、
   前記発振電圧の周期ごとに、前記パルス信号がパルス状に変化しているかどうか検出するパルス検出回路と、
   前記パルス検出回路の検出結果に基づいて、前記パルス信号が前記周期ごとにパルス状に変化している場合は、前記パルス信号に基づいて前記モータコイルを間欠駆動させるために一方の論理レベルの制御信号を出力し、前記パルス信号が前記周期ごとにパルス状に変化していない場合は、前記パルス信号にかかわらず前記モータコイルを駆動させるために他方の論理レベルの前記制御信号を出力する制御信号出力回路と、
   を含んで構成されることを特徴とするモータ駆動回路。
3. 請求項２に記載のモータ駆動回路であって、
   前記駆動回路は、
   前記モータの回転位置に応じたレベルの位置信号に基づいて前記モータコイルを駆動し、
   前記パルス検出回路は、
   前記周期ごとに前記パルス信号の論理レベルを検出するレベル検出回路と、
   前記位置信号の周期ごとに、前記レベル検出回路の検出結果に基づいて前記検出結果を出力する出力回路と、
   を含んで構成されることを特徴とするモータ駆動回路。
4. 請求項１〜３の何れか一項に記載のモータ駆動回路であって、
   前記パルス信号の周波数が前記所定周波数より低い場合は、前記パルス信号生成回路において前記発振電圧と比較される前記制御電圧を、前記パルス信号が一方の論理レベルのままとなるレベルに変更するレベル変更回路を、
   更に含んで構成されることを特徴とするモータ駆動回路。
5. 請求項１〜４の何れか一項に記載のモータ駆動回路であって、
   前記モータコイルに印加されるモータの目標回転速度に応じた駆動電圧に応じて変化する前記制御電圧を生成する制御電圧生成回路を、
   更に備えることを特徴とするモータ駆動回路。

Images