JP2006238527A - 信号発生回路 - Google Patents

Abstract

【課題】誤信号の発生の可能性を低減する。
【解決手段】第１周期ごとにパルス信号を発生するパルス信号発生回路と、コンデンサの充電を行う充電回路と、コンデンサの放電を行う放電回路と、第２周期（＞前記第１周期）内で所定変化する入力電圧と、コンデンサの一端に現れる充放電電圧とを比較する比較回路と、充放電電圧が入力電圧より小のときの比較回路の比較結果に基づいて、充電回路がコンデンサの充電を行うことを許可し、充放電電圧が入力電圧に達したときの比較回路の比較結果に基づいて、パルス信号が発生するまで放電回路がコンデンサの放電を行うことを許可する充放電制御回路と、第１周期において、充電回路がコンデンサの充電を許可されている期間一方の論理レベルとなり、放電回路が前記コンデンサの放電を許可されている期間他方の論理レベルとなるＰＷＭ信号を発生するＰＷＭ信号発生回路と、を備えた。
【選択図】 図１

Description

本発明は、信号発生回路に関する。

モータをＰＷＭ（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）制御で駆動する場合、モータの駆動コイルに駆動電流を供給する出力トランジスタをＰＷＭ信号によって制御している。また、ＰＷＭ信号のデューティを変化させることによって、出力トランジスタのオン／オフのデューティを変化させている。そして、出力トランジスタのオン／オフのデューティの変化に応じてモータの駆動電流を増減させている。例えば３相モータの場合、各相の駆動コイルにソース側の出力トランジスタ（以下ソーストランジスタとする）とシンク側の出力トランジスタ（以下シンクトランジスタとする）がそれぞれ接続されている。そして、３相モータをＰＷＭ制御する場合、例えば、ある相のソーストランジスタがオンしている期間に、他の相のシンクトランジスタを、ＰＷＭ信号に応じて間欠的にオン／オフさせる。そして、シンクトランジスタのオン／オフのデューティに応じて駆動コイルに流れる駆動電流を増減させ、モータの回転数を制御している。
このようなＰＷＭ信号は、例えばホール素子から得られる正弦波と、一定振幅の三角波との大小比較を行うことによって得ることができる（例えば、特許文献１参照）。

図５は、従来のＰＷＭ信号の発生を説明するための一例を示すブロック図である。
三角波発生回路５４０は、一定周期Ｔおよび一定振幅の三角波を発生する。
整流回路５００は、ホール素子５５０から得られる正弦波を全波整流する。なお整流回路５００は、ＰＮＰ型バイポーラトランジスタ（以下、ＰＮＰトランジスタとする）５０２、５０４、５１０、５１２、ＮＰＮ型バイポーラトランジスタ（以下、ＮＰＮトランジスタとする）５０６、５０８、定電流回路５１４、抵抗５１６、電源５２０を有している。

ＰＮＰトランジスタ５０２とＰＮＰトランジスタ５０４は電流ミラー回路を構成しており、ダイオード接続されたＰＮＰトランジスタ５０２のコレクタはＮＰＮトランジスタ５０６のコレクタに接続され、ＰＮＰトランジスタ５０４のコレクタはＰＮＰトランジスタ５１２のコレクタに接続されている。また、ＰＮＰトランジスタ５０２およびＰＮＰトランジスタ５０４のエミッタは、共に電源電圧ＶＣＣに接続されている。

ＰＮＰトランジスタ５１０とＰＮＰトランジスタ５１２は電流ミラー回路を構成しており、ダイオード接続されたＰＮＰトランジスタ５１０のコレクタはＮＰＮトランジスタ５０８のコレクタに接続され、ＰＮＰトランジスタ５１２のコレクタは抵抗５１６を介して電源５２０の正極に接続されている。また、ＰＮＰトランジスタ５１０およびＰＮＰトランジスタ０８のエミッタは、共に電源電圧ＶＣＣに接続されている。

ＮＰＮトランジスタ５０６のベースと、ＮＰＮトランジスタ５０８のベースには、ホール素子５５０からそれぞれ逆相の電圧が印加される。また、ＮＰＮトランジスタ５０６およびＮＰＮトランジスタ５０８のエミッタは、定電流回路５１４に接続されている。なお、抵抗５１６に発生する電圧が、整流回路５００の出力電圧ＶＡ（以下、単にＶＡとする）となる。

次に整流回路５００の動作について説明する。
ＮＰＮトランジスタ５０６のベース電圧がＮＰＮトランジスタ５０８のベース電圧より高い場合は、ＮＰＮトランジスタ５０６がオン、ＮＰＮトランジスタ５０８がオフとなる。ＮＰＮトランジスタ５０６がオンすることによって、電流ミラー回路を構成するＰＮＰトランジスタ５０２、５０４がオンする。また、ＮＰＮトランジスタ５０８がオフなので電流ミラー回路を構成するＰＮＰトランジスタ５１０、５１２はオフとなる。そして、ＮＰＮトランジスタ５０６のベースに印加されるホール素子５５０の電圧の大きさに応じて、ＰＮＰトランジスタ５０４のコレクタ電流及びＶＡが変化する。

一方、ＮＰＮトランジスタ５０８のベース電圧がＮＰＮトランジスタ５０６のベース電圧より高い場合は、ＮＰＮトランジスタ５０８がオン、ＮＰＮトランジスタ５０６がオフとなる。ＮＰＮトランジスタ５０８がオンすることによって、電流ミラー回路を構成するＰＮＰトランジスタ５１０、５１２がオンする。また、ＮＰＮトランジスタ５０６がオフなので、電流ミラー回路を構成するＰＮＰトランジスタ５０２、５０４はオフとなる。そして、ＮＰＮトランジスタ５０８のベースに印加されるホール素子５５０の電圧の大きさに応じて、ＰＮＰトランジスタ５１２のコレクタ電流及びＶＡが変化する。

以上の動作によって、ＶＡはホール素子５５０で発生する正弦波を全波整流した波形となる。なお、電源５２０によって抵抗５１６に発生する電圧は、ＶＡの下限電圧となる。また、ＰＮＰトランジスタ５０２、５０４、５１０、５１２のトランジスタサイズ比、抵抗５１６の抵抗値、によって、ＶＡの振幅が変化する。そして、これらの値は、ＶＡが三角波と交差する大きさとなるように適宜設定されている。

比較回路５３０の非反転入力端子（＋端子）には、ＶＡが印加され、比較回路５３０の反転入力端子（−端子）には三角波発生回路５４０で発生する三角波が印加される。そして比較回路５３０はＶＡと三角波とを大小比較した比較結果をＰＷＭ信号ＶＰＷＭとして出力する。

図６はＶＰＷＭの発生を説明するための図である。
比較回路５３０は、ＶＡが三角波より大きい期間にハイレベル（以下「Ｈ」とする）を出力し、ＶＡが三角波より小さい期間にローレベル（以下「Ｌ」とする）を出力する。そして、比較回路５３０から出力されるＶＰＷＭは、図６に示すように、ＶＡと三角波との大小関係に応じて、周期Ｔにおける「Ｈ」と「Ｌ」のデューティが変化するＰＷＭ信号となる。

比較回路５３０によって得られたＶＰＷＭは、３相モータのＰＷＭ制御に適用される場合、例えばある相のソーストランジスタがオンしている期間に、他の相のシンクトランジスタの制御電極に印加される。そして、当該シンクトランジスタを、間欠的にオン／オフさせて駆動電流を制御する。

このように、従来ではＰＷＭ信号を発生する場合、一定振幅の三角波と、正弦波を全波整流したＶＡとの大小比較を行うことによって、ＰＷＭ信号を発生していた。
特開昭６３−２８２７７号公報

ＶＡと三角波の大きさを比較してＰＷＭ信号を発生する場合、２つの波形が交差する付近、つまり２つの波形の値が等しくなる付近では、チャタリングが発生しやすくなる。そのため、ＶＡと三角波の大きさの比較結果であるＶＰＷＭが誤信号となる可能性が高くなる。そして、ＶＰＷＭがモータ駆動のＰＷＭ制御に使用される場合、例えば「Ｈ」となるべき期間に、「Ｌ」になると駆動電流が減少してしまい、モータ駆動の効率が悪化する。

このように従来では、ＰＷＭ信号の発生において、２つの波形の値が等しくなる付近でチャタリングが発生し、誤信号のＰＷＭ信号が発生する可能性が高い、という問題点があった。

そこで、本発明は、チャタリングの発生を低減し、誤信号のＰＷＭ信号が出力される可能性を低減することができる信号発生回路を提供することを目的とする。

前記課題を解決するための主たる発明は、第１周期ごとにパルス信号を発生するパルス信号発生回路と、コンデンサの充電を行う充電回路と、前記コンデンサの放電を行う放電回路と、第２周期（＞前記第１周期）内で所定変化する入力電圧と、前記コンデンサの一端に現れる充放電電圧とを比較する比較回路と、前記充放電電圧が前記入力電圧より小のときの前記比較回路の比較結果に基づいて、前記充電回路が前記コンデンサの充電を行うことを許可し、前記充放電電圧が前記入力電圧に達したときの前記比較回路の比較結果に基づいて、前記パルス信号が発生するまで前記放電回路が前記コンデンサの放電を行うことを許可する充放電制御回路と、前記第１周期において、前記充電回路が前記コンデンサの充電を許可されている期間一方の論理レベルとなり、前記放電回路が前記コンデンサの放電を許可されている期間他方の論理レベルとなるＰＷＭ信号を発生するＰＷＭ信号発生回路と、を備えたことを特徴とする。

本発明によれば、誤信号のＰＷＭ信号が出力される可能性を低減することができる。

本明細書および添付図面の記載により、少なくとも以下の事項が明らかとなる。

＝＝＝モータ駆動回路＝＝＝
以下、本発明の信号発生回路をモータ駆動回路のＰＷＭ制御に適用した場合について説明する。特に、本実施の形態では３相ブラシレスモータのモータ駆動回路に本発明の信号発生回路を適用した場合について説明する。

図２は、本発明の信号発生回路を適用したモータ駆動回路の構成の一例を示すブロック図である。
Ｕ相コイル２、Ｖ相コイル４、Ｗ相コイル６は、スター結線されるとともに電気角１２０度の位相差を有してステータに巻回されたものである。
ＮＰＮトランジスタ８は、電源ＶＣＣからＵ相コイル２へ電流を供給するためのソーストランジスタであり、ＮＰＮトランジスタ１０は、Ｕ相コイル２から接地ＶＳＳへ電流を供給するためのシンクトランジスタである。これらのＮＰＮトランジスタ８、１０のコレクタ−エミッタ路は、電源ＶＣＣと接地ＶＳＳの間に直列接続され、これらのＮＰＮトランジスタ８、１０のコレクタ−エミッタ接続部は、Ｕ相コイル２の一端と接続されている。

また、ＮＰＮトランジスタ１２は、電源ＶＣＣからＶ相コイル４へ電流を供給するためのソーストランジスタであり、ＮＰＮトランジスタ１４は、Ｖ相コイル４から接地ＶＳＳへ電流を供給するためのシンクトランジスタである。これらのＮＰＮトランジスタ１２、１４のコレクタ−エミッタ路は、電源ＶＣＣと接地ＶＳＳの間に直列接続され、これらのＮＰＮトランジスタ１２、１４のコレクタ−エミッタ接続部は、Ｖ相コイル４の一端と接続されている。

さらに、ＮＰＮトランジスタ１６は、電源ＶＣＣからＷ相コイル６へ電流を供給するためのソーストランジスタであり、ＮＰＮトランジスタ１８は、Ｗ相コイル６から接地ＶＳＳへ電流を供給するためのシンクトランジスタである。これらのＮＰＮトランジスタ１６、１８のコレクタ−エミッタ路は、電源ＶＣＣと接地ＶＳＳの間に直列接続され、これらのＮＰＮトランジスタ１６、１８のコレクタ−エミッタ接続部は、Ｗ相コイル６の一端と接続されている。

そして、ＮＰＮトランジスタ８、１０、１２、１４、１６、１８が適宜のタイミングでオン／オフすると、モータは、Ｕ相コイル２、Ｖ相コイル４、Ｗ相コイル６に駆動電流が供給されて予め定められた方向へ回転（例えば正転）することとなる。これにより、Ｕ相コイル２、Ｖ相コイル４、Ｗ相コイル６の一端には電気角１２０度の位相差を有するコイル電圧が現れることとなる。なおソーストランジスタおよびシンクトランジスタとしてバイポーラトランジスタのみならず、ＭＯＳＦＥＴを使用することも可能である。

ホール素子２０、２２、２４は、電気角１２０度の位相差を生じるロータの外周位置に設けられており、ロータが回転したときの磁極の変化に応じて、電気角１２０度の位相差を有する正弦波形のホール信号を出力するものである。このホール信号は、ロータの回転位置を示す信号である。ホールアンプ２６は、微小な振幅を有するホール信号を増幅するものである。なお、ホールアンプ２６は、後段の制御回路においてホール信号に基づくロジック処理が可能となるまで、ホール信号の振幅を増幅する。

駆動ロジック２８は、マイクロコンピュータ等からの指示に応じて、モータに正転トルクを与えるための正転ロジックまたはモータに逆転トルクを与えるための逆転ロジックの一方が設定される。詳しくは、駆動ロジック２８は、正転ロジックが設定されているとき、ロータの回転位置を示すホールアンプ２６の増幅信号に応じて、モータに正転トルクを与える適宜の順序でＮＰＮトランジスタ８、１０、１２、１４、１６、１８をオン／オフするためのロジック信号を出力する。また、駆動ロジック２８は、逆転ロジックが設定されているとき、ロータの回転位置を示すホールアンプ２６の増幅信号に応じて、モータに逆転トルクを与える適宜の順序でＮＰＮトランジスタ８、１０、１２、１４、１６、１８をオン／オフするためのロジック信号を出力する。

プリドライバ３０は、駆動ロジック２８からのロジック信号に応じて、ＮＰＮトランジスタ８、１２、１６をオン／オフするための制御信号を出力するものである。

プリドライバ３２は、駆動ロジック２８からのロジック信号に応じて、ＮＰＮトランジスタ１０、１４、１８をオン／オフするための制御信号を出力するものである。これによりＵ相コイル２、Ｖ相コイル４、Ｗ相コイル６へ駆動電流が供給されることとなる。
さらに、プリドライバ３２は信号発生回路１００の出力のＶＰＷＭに応じて、ある相のソーストランジスタがオンしている期間に、他の相のシンクトランジスタを間欠的にオン／オフするＰＷＭ制御を行う。このＶＰＷＭのデューティに応じてＵ相コイル２、Ｖ相コイル４、Ｗ相コイル６に流れる駆動電流の大きさが変化することになる。

整流回路５００は、ロータの回転位置に応じてホール素子２０、２２、２４に発生する正弦波を、それぞれ全波整流する。そして、正弦波を全波整流したＶＡを信号発生回路１００に出力する。

信号発生回路１００は、ＶＡ、所定周波数のＰＷＭパルス信号、およびＰＷＭパルス信号より周波数の高いクロック信号ＣＬＫを入力し、これらの信号を用いてＰＷＭ信号ＶＰＷＭを発生する。

なお、整流回路５００および信号発生回路１００は、ホール素子２０、２２、２４に対して３相分設けられており、各相についてそれぞれＶＰＷＭが発生するが、便宜上１相分のＶＰＷＭを発生する場合について説明する。

＝＝＝信号発生回路の構成＝＝＝
図１を用いて本発明の信号発生回路１００の構成について説明する。図１は本発明の信号発生回路１００の構成の一例を示す回路図である。
本発明の信号発生回路１００は、ＰＮＰトランジスタ１０２、１０６、１０８、１２０、１２２、ＮＰＮトランジスタ１１０、１１２、１１８、１２４、１２６、定電流回路１０４、１４０、Ｄフリップフロップ回路（以下ＤＦＦ回路とする）１２８、１３０、１３２を有している。
定電流回路１０４は定電流Ｉ１を発生する。

ＰＮＰトランジスタ１０２、１０６、１０８のエミッタには、電源電圧ＶＣＣが印加される。さらにＰＮＰトランジスタ１０２、１０６、１０８のベースは共通に接続され、ＰＮＰトランジスタ１０２のコレクタは、定電流回路１０４に接続されるとともに、ＰＮＰトランジスタ１０２のベースに接続されている。従って、ＰＮＰトランジスタ１０２、１０６、１０８は電流ミラー回路を構成しており、トランジスタサイズ比が全て等しいとすると、ＰＮＰトランジスタ１０２、１０６、１０８は、ＰＮＰトランジスタ１０２のコレクタ電流と等倍のコレクタ電流を流そうとする。

ＮＰＮトランジスタ１１０（『第３トランジスタ』）のコレクタは、ＰＮＰトランジスタ１０６のコレクタに接続され、エミッタは接地ＶＳＳされている。また、ＮＰＮトランジスタ１１０のベースはＤＦＦ回路１２８の＊Ｑ出力に接続されている。

ＮＰＮトランジスタ１１２（『第２トランジスタ』）のコレクタは、ＰＮＰトランジスタ１０８のコレクタ、およびコンデンサ１１４の非接地側の電極（以下、Ｂ点とし、Ｂ点の電圧をＶＢとする）に接続され、エミッタは接地ＶＳＳされている。また、ＮＰＮトランジスタ１１２のベースはＮＰＮトランジスタ１１０のコレクタに接続されている。

なお、定電流回路１０４、ＰＮＰトランジスタ１０２、ＰＮＰトランジスタ１０８（『第１トランジスタ』）は、コンデンサ１１４を充電する充電回路を構成し、定電流回路１０４、ＰＮＰトランジスタ１０２、１０６、ＮＰＮトランジスタ１１２はコンデンサ１１４を放電する放電回路を構成している。
定電流回路１４０は電源電圧ＶＣＣに接続され定電流Ｉ２を発生する。

ＰＮＰトランジスタ１２０およびＰＮＰトランジスタ１２２のエミッタはともに定電流回路１４０に接続されている。また、ＰＮＰトランジスタ１２０のコレクタはＮＰＮトランジスタ１２４のコレクタに接続され、ＰＮＰトランジスタ１２２のコレクタはＮＰＮトランジスタ１２６のコレクタに接続されている。そして、ＰＮＰトランジスタ１２０のベースはＢ点に接続され、ＰＮＰトランジスタ１２２のベース（以下Ａ点とする）には、整流回路５００の出力ＶＡ（『入力電圧』）が印加される。

ＮＰＮトランジスタ１２４とＮＰＮトランジスタ１２６は、ＮＰＮトランジスタ１２６がダイオード接続された、電流ミラー回路を構成しており、ＮＰＮトランジスタ１２４とＮＰＮトランジスタ１２６のエミッタはともに接地ＶＳＳされている。
なお、定電流回路１４０、ＰＮＰトランジスタ１２０、１２２、ＮＰＮトランジスタ１２４、１２６は比較回路を構成している。

ＮＰＮトランジスタ１１８のコレクタは、抵抗１１６を介して電源電圧ＶＣＣと接続され、エミッタは、接地ＶＳＳされている。またＮＰＮトランジスタ１１８のベースはＮＰＮトランジスタ１２４のコレクタに接続されている。

ＤＦＦ回路１２８のＤ入力には、例えば電源電圧ＶＣＣが印加され、Ｃ入力はＮＰＮトランジスタ１１８のコレクタに接続されている。また、ＤＦＦ回路１２８の＊Ｑ出力（Ｑ出力の反転）が信号発生回路１００の出力ＶＰＷＭとなる。
このＤＦＦ回路１２８とＮＰＮトランジスタ１１８は、ＰＷＭ信号ＶＰＷＭを発生するＰＷＭ信号発生回路を構成している。さらに、ＮＰＮトランジスタ１１８、ＤＦＦ回路１２８、およびＮＰＮトランジスタ１１０は、コンデンサ１１４における充電／放電を制御する充放電制御回路を構成している。

ＤＦＦ回路１３０のＤ入力には、所定周波数のＰＷＭパルス信号が印加され、Ｃ入力にはＰＷＭパルス信号より周波数の高いクロック信号ＣＬＫが印加される。
ＤＦＦ回路１３２のＤ入力は、ＤＦＦ回路１３０のＱ出力と接続され、Ｃ入力にはクロック信号ＣＬＫが印加される。
ＡＮＤ回路１３４は、ＤＦＦ回路１３０のＱ出力とＤＦＦ回路１３２の＊Ｑ出力の論理積をＤＦＦ回路１２８のＲ入力に出力する。
なお、ＤＦＦ回路１３０、１３２、およびＡＮＤ回路１３４は、パルス発生回路を構成している。

＝＝＝信号発生回路１００の動作＝＝＝
次に図１、図３および図４を用いて、Ａ点に整流回路５００の出力ＶＡを印加した場合の信号発生回路１００の動作について説明する。
図３は信号発生回路１００の動作を説明するためのタイムチャートである。また、図４はＶＰＷＭの発生を説明するための波形図である。

前述のように、クロック信号ＣＬＫはＰＷＭパルス信号に比べて周波数が高い信号である。ＤＦＦ回路１３０のＱ出力は、図３に示すように、ＰＷＭパルス信号が「Ｈ」であるときにクロック信号ＣＬＫの立ち上がりエッジによって「Ｈ」となる。またＰＷＭパルス信号が「Ｌ」であるときにクロック信号ＣＬＫの立ち上がりエッジによって「Ｌ」となる。
このＤＦＦ回路１３０のＱ出力はＤＦＦ回路１３２のＤ入力となる。そしてＤＦＦ回路１３２のＱ出力は、Ｄ入力が「Ｈ」であるときにクロック信号ＣＬＫの立ち上がりエッジによって「Ｈ」となる。またＤ入力が「Ｌ」であるときにクロック信号ＣＬＫの立ち上がりエッジによって「Ｌ」となる。
ＤＦＦ回路１３２のＤ入力はＤＦＦ回路１３０のＱ出力であるため、ＤＦＦ回路１３２のＱ出力は、遅延によってクロックＣＬＫの1周期分ずれることになる。

ＡＮＤ回路１３４の出力は、ＤＦＦ回路１３０のＱ出力とＤＦＦ回路１３２の＊Ｑ出力との論理積である。つまり、ＤＦＦ回路１３０のＱ出力とＤＦＦ回路１３２の＊Ｑ出力とがともに「Ｈ」のときに「Ｈ」となり、それ以外は「Ｌ」となる。従って、ＡＮＤ回路１３４の出力は、図３に示すように時刻ｔ１から時刻ｔ３の周期（『第１周期』）ごとに、クロック信号ＣＬＫの1周期分だけ「Ｈ」のパルス信号となる。以下ＡＮＤ回路１３４の出力をパルス信号とする。なお、パルス信号の周期（時刻ｔ１〜時刻ｔ３）は、Ａ点に印加されるＶＡの周期（『第２周期』）よりも短くなるように設定されている。

図３の時刻ｔ１ではコンデンサ１１４の充放電電圧がゼロ、つまりＶＡ＞ＶＢであるとする。時刻ｔ１でパルス信号が「Ｈ」となることによってＤＦＦ回路１２８がリセットされる。ＤＦＦ回路１２８がリセットされるとＤＦＦ回路１２８の＊Ｑ出力が「Ｈ」になる。するとＮＰＮトランジスタ１１０がオンしてＮＰＮトランジスタ１１２のベースに電流が供給されなくなり、ＮＰＮトランジスタ１１２がオフとなる。そしてコンデンサ１１４はＰＮＰトランジスタ１０８のコレクタ電流（『第１定電流』）で充電される。よって、図４に示すようにＶＢは上昇する。このＶＡ＞ＶＢの期間では、ＰＮＰトランジスタ１２２および電流ミラー回路を構成するＮＰＮトランジスタ１２６、１２４がオフし、ＰＮＰトランジスタ１２０がオンする。よって、ＮＰＮトランジスタ１１８がオンするのでＤＦＦ１２８のＣ入力は「Ｌ」である。

そして、時刻ｔ２でＶＢがＶＡに達すると、ＰＮＰトランジスタ１２０がオフしＰＮＰトランジスタ１２２および電流ミラー回路を構成するＮＰＮトランジスタ１２６、１２４がオンする。よってＮＰＮトランジスタ１１８は、ベースに電流が供給されなくなりオフとなる。ＤＦＦ１２８のＣ入力は電源電圧ＶＣＣが抵抗１１６を介して印加さることによって「Ｈ」となる。ＤＦＦ１２８のＣ入力が「Ｈ」となることによって＊Ｑ出力は「Ｌ」となり、ＮＰＮトランジスタ１１０はオフとなる。よってＮＰＮトランジスタ１１２のベースにはＰＮＰトランジスタ１０６のコレクタ電流が供給されるので、ＮＰＮトランジスタ１１２はオンする。コンデンサ１１４は、ＮＰＮトランジスタ１１２のコレクタ電流（『第２定電流』）とＰＮＰトランジスタ１０８のコレクタ電流の差電流で放電される。よってＶＢはＶＡよりも低くなり、図３に示すようにＤＦＦ回路１２８のＣ入力は「Ｌ」となる。一方、ＤＦＦ回路１２８の＊Ｑ出力は変化せず、「Ｌ」に保持される。よって、時刻ｔ２から時刻ｔ３までは、ＶＡとＶＢとの大きさの比較結果にかかわらずコンデンサ１１４の放電状態が維持される。なお、ＮＰＮトランジスタ１１２のコレクタ電流はＮＰＮトランジスタ１０８のコレクタ電流よりも大きく、例えば、パルス信号が「Ｈ」となる時刻ｔ３までに、コンデンサ１１４の充放電電圧が放電されることとする。

そして、時刻ｔ３でパルス信号が「Ｈ」になると、ＤＦＦ回路１２８はリセットされる。すると、ＤＦＦ回路１２８の＊Ｑ出力は「Ｈ」となり、時刻ｔ１と同様にＮＰＮトランジスタ１１２がオフとなる。そのため、コンデンサ１１４はＰＮＰトランジスタ１０８のコレクタ電流によって充電される。

そして、ＶＢがＶＡに達する時刻ｔ４でＤＦＦ回路１２８のＣ入力が「Ｈ」となることによって、ＤＦＦ回路１２８の＊Ｑ出力が「Ｌ」になりコンデンサ１１４はＮＰＮトランジスタ１１２のコレクタ電流とＰＮＰトランジスタ１０８のコレクタ電流の差電流で放電される。
以下、同様に一定周期ごとにコンデンサ１１４における充電と放電を繰り返す。

ＶＰＷＭは、ＤＦＦ回路１２８の＊Ｑ出力である。つまり、ＮＰＮトランジスタ１１０がオン、ＮＰＮトランジスタ１１２がオフとなってコンデンサ１１４を充電する期間は、ＶＰＷＭが「Ｈ」となり、ＮＰＮトランジスタ１１０がオフ、ＮＰＮトランジスタ１１２がオンとなってコンデンサ１１４を放電する期間は、ＶＰＷＭが「Ｌ」となる。
このように、信号発生回路１００は、コンデンサ１１４の充電と放電を制御することによって、パルス信号の一定周期に「Ｈ」と「Ｌ」のデューティのＰＷＭ信号ＶＰＷＭを発生させる。
このＶＰＷＭは、プリドライバ３２に入力される。そして、ある相のソーストランジスタがオンしている期間に、他の相のシンクトランジスタを間欠的にオン／オフさせる。そして、そのオン／オフのデューティに応じた駆動電流によってモータを駆動させる。

また、本実施の形態ではシンクトランジスタ１０、１４、１８をＰＷＭ制御することとしたが、ある相のシンクトランジスタがオンしている期間に他の相のソーストランジスタをオン／オフするＰＷＭ制御を行ってもよい。

＝＝＝その他の実施形態＝＝＝
本発明の信号発生回路は、モータ駆動以外のＰＷＭ制御にも用いることが可能である。例えば、パルス信号の周期より長い周期の三角波をＡ点に印加し、コンデンサ１１４の充電と放電を、ＶＡが印可された時と同様に制御することによって、ＰＷＭ信号を発生させてもよい。その場合、Ａ点に印可される三角波の振幅位置に応じてデューティが変化するＰＷＭ信号を発生させることができる。

以上、説明したように、本発明の信号発生回路は、コンデンサを充電することでＶＢを増加させＶＡに達した場合に、ＶＡとＶＢの大小に関係なくコンデンサを放電させる。そして、コンデンサを充電している期間に「Ｈ」、コンデンサを放電している期間に「Ｌ」のＰＷＭ信号を出力する。このように、コンデンサの充放電電圧のＶＢがＶＡに達した時点で強制的に放電を行うので、チャタリング発生を低減し、誤信号のＶＰＷＭが出力される可能性を低減することができる。

また、コンデンサ１１４を充電する期間にはＮＰＮトランジスタ１１２をオフとすることで、ＰＮＰトランジスタ１０８のコレクタ電流でコンデンサ１１４を充電できる。また、コンデンサ１１４を放電する期間にはＮＰＮトランジスタ１１２をオンとすることで、ＮＰＮトランジスタ１１２のコレクタ電流と、ＰＮＰトランジスタ１０８のコレクタ電流の差電流でコンデンサ１１４を放電することができる。

さらに、ＤＦＦ回路１２８の＊Ｑ出力の「Ｈ」と「Ｌ」によって、ＮＰＮトランジスタ１１２のオン／オフを制御することによって、コンデンサ１１４における充電と放電を制御することができる。

本発明の信号発生回路をモータの出力トランジスタ、例えば３相モータの出力トランジスタに適用した場合、ある相のソーストランジスタがオンしている期間に、ロータの回転位置に応じて他の相のシンクトランジスタを間欠的にオン／オフすることでモータの駆動電流を制御することができる。また、本発明の信号発生回路は、モータ以外にも適用することができる。例えば、Ａ点に三角波を印加することによって、同様にＰＷＭ信号を発生することができる。

以上、本実施の形態について、その実施の形態に基づき具体的に説明したが、これに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。

本発明の実施形態にかかる信号発生回路の構成を示す回路図である。 本発明の信号発生回路をモータ駆動回路に適用した場合の構成を示すブロック図である。 信号発生回路の動作を説明するためのタイムチャートである。 本発明の実施形態にかかるＰＷＭ信号の発生を説明するための波形図である。 従来のＰＷＭ信号の発生を説明するための構成を示すブロック図である。 従来のＰＷＭ信号の発生を説明するための波形図である。

符号の説明

２ Ｕ相コイル
４ Ｖ相コイル
６ Ｗ相コイル
８、１０、１２、１４、１６、１８ ＮＰＮトランジスタ
１１０、１１２、１１８、１２４、１２６ ＮＰＮトランジスタ
５０６、５０８ ＮＰＮトランジスタ
１０２、１０６、１０８、１２０、１２２ ＰＮＰトランジスタ
５０２、５０４、５１０、５１２ ＰＮＰトランジスタ
２０、２２、２４、５５０ ホール素子
２６ ホールアンプ
２８ 駆動ロジック
３０、３２ プリドライバ
１００ 信号発生回路
１０４、１４０、５１４ 定電流回路
１１４ コンデンサ
１１６、５１６ 抵抗
１２８、１３０、１３２ ＤＦＦ回路
１３４ ＡＮＤ回路
５００ 整流回路
５３０ 比較回路
５４０ 三角波発生回路

Claims (4)

1. 第１周期ごとにパルス信号を発生するパルス信号発生回路と、
   コンデンサの充電を行う充電回路と、
   前記コンデンサの放電を行う放電回路と、
   第２周期（＞前記第１周期）内で所定変化する入力電圧と、前記コンデンサの一端に現れる充放電電圧とを比較する比較回路と、
   前記充放電電圧が前記入力電圧より小のときの前記比較回路の比較結果に基づいて、前記充電回路が前記コンデンサの充電を行うことを許可し、前記充放電電圧が前記入力電圧に達したときの前記比較回路の比較結果に基づいて、前記パルス信号が発生するまで前記放電回路が前記コンデンサの放電を行うことを許可する充放電制御回路と、
   前記第１周期において、前記充電回路が前記コンデンサの充電を許可されている期間一方の論理レベルとなり、前記放電回路が前記コンデンサの放電を許可されている期間他方の論理レベルとなるＰＷＭ信号を発生するＰＷＭ信号発生回路と、
   を備えたことを特徴とする信号発生回路。
2. 前記充電回路は、前記コンデンサに直列接続されるとともに第１定電流を出力する第１トランジスタを有し、
   前記放電回路は、前記コンデンサに並列接続されるとともに第２定電流（＞前記第１定電流）を出力する第２トランジスタを有し、
   前記コンデンサは、前記第１定電流で充電を行うとともに、前記第１定電流及び前記第２定電流との差電流で放電を行う、
   ことを特徴とする請求項１に記載の信号発生回路。
3. 前記充放電制御回路は、
   前記充放電電圧が前記入力電圧より小のときの前記比較回路の比較結果に基づいて、前記一方の論理レベルを出力し、前記充放電電圧が前記入力電圧に達したときの前記比較回路の比較結果に基づいて、前記他方の論理レベルを出力するＤフリップフロップと、
   前記Ｄフリップフロップが出力する前記一方の論理レベルに基づいて、前記第２トランジスタをオフすることで前記充電回路が前記コンデンサの充電を行うことを許可し、前記Ｄフリップフロップが出力する前記他方の論理レベルに基づいて、前記第２トランジスタをオンすることで前記放電回路が前記コンデンサの放電を行うことを許可する第３トランジスタと、
   を有することを特徴とする請求項２に記載の信号発生回路。
4. 前記ＰＷＭ信号は、
   モータの駆動コイルに駆動電流を間欠的に供給するための信号であり、
   前記入力電圧は、
   前記モータを構成するロータの回転位置に応じて発生する正弦波を全波整流して得られる電圧であることを特徴とする請求項１乃至３の何れかに記載の信号発生回路。
   
   

Images