JP2006217722A - スイッチングレギュレータ制御回路およびスイッチングレギュレータ - Google Patents

スイッチングレギュレータ制御回路およびスイッチングレギュレータ Download PDF

Info

Publication number
JP2006217722A
JP2006217722A JP2005027344A JP2005027344A JP2006217722A JP 2006217722 A JP2006217722 A JP 2006217722A JP 2005027344 A JP2005027344 A JP 2005027344A JP 2005027344 A JP2005027344 A JP 2005027344A JP 2006217722 A JP2006217722 A JP 2006217722A
Authority
JP
Japan
Prior art keywords
circuit
output
switching
switching regulator
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005027344A
Other languages
English (en)
Other versions
JP4676211B2 (ja
Inventor
Yasuhiro Niwa
康弘 丹羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2005027344A priority Critical patent/JP4676211B2/ja
Publication of JP2006217722A publication Critical patent/JP2006217722A/ja
Application granted granted Critical
Publication of JP4676211B2 publication Critical patent/JP4676211B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

【課題】
入力電圧と出力電圧が近いときに、安定に動作するスイッチングレギュレータの提供。
【解決手段】
スイッチ素子を制御するスイッチングパルスが出力されなかったことを検出する回路を設け、スイッチングパルスが出力されなかったことを検出して、次のスイッチングパルスのパルス幅を強制的に小さくする回路を設けた。
【選択図】 図１

Description

本発明は、スイッチングレギュレータの制御回路に関し、特に入力電圧値と出力電圧値が近いときのスイッチング制御に関する。
図３は、従来の昇圧型スイッチングレギュレータのブロック図である。入力電源１０１と出力容量１０５の間にはコイル１０２と整流素子１０４が接続されている。スイッチングレギュレータ制御回路１０７は、スイッチングレギュレータの出力端子Ａの電圧をモニタして、スイッチングレギュレータのスイッチ素子１０３のＯＮ、ＯＦＦを制御する。
スイッチングレギュレータ制御回路１０７は、基準電圧回路１１１と、出力端子Ａの出力電圧Ｖoutを分圧するブリーダ抵抗１１２及びブリーダ抵抗１１３と、誤差増幅器１１０と、ＰＷＭコンパレータ１０８と、三角波発生回路１０９が設けられている。
誤差増幅器１１０の出力電圧Ｖer、基準電圧Ｖref1、ブリーダ抵抗１１２とブリーダ抵抗１１３の分圧点Ｂの電圧Ｖbとすると、Ｖref1＜ＶbならばＶerは高くなり、Ｖref1＞ＶbならばＶerは低くなる。ＰＷＭコンパレータ１０８は、三角波発生回路１０９の三角波出力と誤差増幅器１１０の出力を比較して、スイッチング信号を出力する（例えば、特許文献１参照）。
しかしながら、従来の昇圧型スイッチングレギュレータ制御回路においては、スイッチングレギュレータの入力電圧Ｖinと出力電圧Ｖoutが近い場合、ＰＷＭコンパレータ１０８に入力される誤差増幅器１１０の出力電圧Ｖerと三角波発生回路１０９の出力電圧Ｖtriは近い値となる。従って、ＰＷＭコンパレータ１０８の出力波形が細くなり、瞬間的な負荷の変動によりパルスが抜けその反動でパルス幅が増加する、といった動作が連続するという問題があった。
以下、図４の従来の昇圧型スイッチングレギュレータのタイミングチャートを用いて説明する。
ａの区間において、瞬間的な負荷の変動で出力電圧が上がり、誤差増幅器１１０の出力電圧Ｖerが三角波発生回路１０９の出力電圧Ｖtriを上回り、ＰＷＭコンパレータ１０８からスイッチ素子１０３を制御するパルスが出力されない。スイッチ素子１０３はＯＦＦの状態が1サイクル続くので、コイル１０２へエネルギーが供給されない。
従って、ｂの区間では出力電圧が大きく下がり、誤差増幅器１１０の出力電圧も大きく下がる。その結果、誤差増幅器１１０の出力は三角波と大きく交差し、スイッチ素子１０３を制御するパルスのパルス幅は過剰に大きくなる。
その結果、ｃの区間では出力電圧が大きく上がり、誤差増幅器１１０の出力電圧も大きく上がり、誤差増幅器１１０の出力電圧Ｖerが三角波発生回路１０９の出力電圧Ｖtriを上回り、ＰＷＭコンパレータ１０８からスイッチ素子１０３を制御するパルスが出力されない。
以上のようにして、不安定な動作が繰り返されることになる。従って、所望の電圧、電流、所望の範囲内のリップル電圧を得るためには、外付け部品の大型化が必要である。
本発明は、上記の従来技術の問題点に鑑みてなされたもので、入力電圧Ｖinと出力電圧Ｖoutが近い場合、すなわち入出力の電圧差が小さい条件でもスイッチ素子１０３を制御する制御信号幅が増加することなく、安定に動作するスイッチングレギュレータの提供を目的とする。
特開平６−３１１７４１号公報
本発明のスイッチングレギュレータ制御回路は、スイッチ素子を制御するスイッチングパルスが出力されなかったことを検出する回路を設け、スイッチングパルスが出力されなかったことを検出して、次のスイッチングパルスのパルス幅を強制的に小さくする回路を設けた。
以上のように本発明のスイッチングレギュレータ制御回路によれば、スイッチングレギュレータのスイッチングパルス幅が過剰に増加することなく安定に動作するので、大型の外付け部品を必要とせず出力リップル電圧を低く抑えることが可能となり、出力電圧の精度がよく動作の安定したスイッチングレギュレータを提供できる。
図１に、本発明のスイッチングレギュレータのブロック回路を示す。入力電源１０１と出力容量１０５の間にはコイル１０２と整流素子１０４が接続されている。スイッチングレギュレータ制御回路２０７は、スイッチングレギュレータの出力端子Ａの電圧をモニタして、スイッチングレギュレータのスイッチ素子１０３のＯＮ、ＯＦＦを制御する。
スイッチングレギュレータ制御回路２０７は、基準電圧回路１１１と、出力端子Ａの出力電圧Ｖoutを分圧するブリーダ抵抗１１２及びブリーダ抵抗１１３と、誤差増幅器１１０と、ＰＷＭコンパレータ１０８と、三角波発生回路１０９とが設けられている。
更に、ＰＷＭコンパレータ１０８の出力信号を遅延する遅延回路２０９と、セレクタ２０８と、セレクト信号発生回路２１６とが設けられている。セレクト信号発生回路２１６は、コンパレータ２１７と、基準電圧回路２１８と、定電流回路２１９と、容量２２０と、スイッチ素子２２１で構成されている。
定電流回路２１９は、容量２２０を定電流で充電する。コンパレータ２１７は、基準電圧回路２１８と容量２２０の電圧を比較する。容量２２０の充電電圧をＶchg、基準電圧回路２１８の電圧をＶref2とすると、Ｖchg＜Ｖref2の場合はコンパレータ２１７の出力はＨｉとなり、セレクタ２０８からはＰＷＭコンパレータ１０８の出力信号が出力される。Ｖchg＞Ｖref2の場合はコンパレータ２１７の出力はＬｏｗとなりセレクタ２０８ からは遅延回路２０９の出力信号が出力される。スイッチ素子２２１は、容量２２０に並列に接続されており、セレクタ２０８の出力がＨｉのときに容量２２０の充電電圧を放電する。
図２に、本発明の昇圧型スイッチングレギュレータのタイミングチャートを示す。
図２の(1)〜(3)の区間のように、セレクタから正規の周期で制御パルスが出力されている場合、容量２２０はスイッチ素子２２１によって定期的に放電されるため、容量２２０の充電電圧は基準電圧回路２１８の基準電圧Ｖref2を越えることはない。従って、ＰＷＭコンパレータ１０８の出力信号がそのままセレクタ２０８より出力される。
瞬間的な負荷の変動で図２の(4)の区間のように、誤差増幅器１１０の出力電圧と三角波発生回路１０９の出力電圧が交差できない区間が発生すると、この区間ではセレクタからＨｉパルスが出力されないため容量２２０は充電が続き、容量２２０の電圧は基準電圧Ｖref2を越えてしまう。
従って、図２の(5)の区間ではセレクト信号発生回路２１６の出力信号はＬｏｗとなり、セレクタ２０８からはＰＷＭコンパレータ１０８の出力信号が遅延回路２０９を通って遅延時間Ｔdだけ遅れたものが出力される。すなわちスイッチ素子１０３は、遅延時間Ｔdだけ遅れＯＮすることになる。また、このタイミングでスイッチ素子２２１がＯＮして容量２２０の電圧を放電する。容量２２０電圧がＶchg＜Ｖrefとなると、セレクト信号発生回路２１６の出力信号はＨｉとなり、セレクタ２０８の出力信号はＰＷＭコンパレータ１０８の出力信号が選択される。すなわち、セレクタ２０８の出力信号はＰＷＭコンパレータ１０８の出力信号が遅延時間Ｔdだけ短くなったパルスが出力されることになる。
以上説明したように、(5)の区間において、スイッチ素子１０３のＯＮ幅が過剰に大きくなることを防止するので、次の(6)の区間での出力信号抜けをなくし出力電圧が過剰に上昇するのを防止し、スイッチングレギュレータを安定して制御することが可能となる。
本発明の昇圧型スイッチングレギュレータのブロック図である。 本発明の昇圧型スイッチングレギュレータのタイミングチャートである。 従来の昇圧型スイッチングレギュレータのブロック図である。 従来の昇圧型スイッチングレギュレータのタイミングチャートである。
符号の説明
１０１ 入力電源
１０２ インダクタ
１０３、２２１ スイッチ素子
１０４ 整流素子
１０５ 出力容量
１０６ 負荷
１０７、２０７ スイッチングレギュレータ制御回路
１０９ 三角波発生回路
１１０ 誤差増幅器
１１１、２１８ 基準電圧回路
１０８、２１７ 比較回路
２０８ セレクタ
２０９ 遅延回路
２１６ セレクト信号発生回路
２１９ 定電流回路
２２０ 容量

Claims (5)

  1. 出力電圧と基準電圧を比較して電圧差を出力する誤差増幅回路と、
    三角波を発生する三角波発生回路と、
    前記誤差増幅回路の出力と前記三角波を比較しスイッチ素子を制御するスイッチングパルスを出力する比較回路とからなるスイッチングレギュレータ制御回路において、
    前記スイッチングパルスが出力されなかったことを検出して、次のスイッチングパルスのパルス幅を小さくするスイッチングレギュレータ制御回路。
  2. 前記スイッチングパルスが入力されるスイッチ素子と、
    前記スイッチ素子と並列に接続された容量と、
    前記容量を充電する定電流回路からなる検出回路が、前記スイッチングパルスが出力されなかったことを検出する請求項1記載のスイッチングレギュレータ制御回路。
  3. 前記スイッチングパルスを遅延する遅延回路と、
    スイッチングパルスが出力されなかったことを前記検出回路が検出した出力信号によって前記遅延回路が遅延したスイッチングパルスを選択するセレクト回路が、前記スイッチングパルスのパルス幅を小さくする請求項1記載のスイッチングレギュレータ制御回路。
  4. 出力電圧と基準電圧を比較して電圧差を出力する誤差増幅回路と、
    三角波を発生する三角波発生回路と、
    前記誤差増幅回路の出力と前記三角波を比較しスイッチ素子を制御するスイッチングパルスを出力する比較回路とからなるスイッチングレギュレータ制御回路において、
    前記スイッチングパルスが入力されるスイッチ素子と、前記スイッチ素子と並列に接続された容量と、前記容量を充電する定電流回路からなる検出回路と、
    前記スイッチングパルスを遅延する遅延回路と、
    スイッチングパルスが出力されなかったことを前記検出回路が検出した出力信号によって前記遅延回路が遅延したスイッチングパルスを選択するセレクト回路とを備え、
    前記スイッチングパルスが出力されなかったことを検出して、次のスイッチングパルスのパルス幅を小さくするスイッチングレギュレータ制御回路。
  5. 請求項１から４記載のいずれかのスイッチングレギュレータ制御回路によって制御されるスイッチングレギュレータ。
JP2005027344A 2005-02-03 2005-02-03 スイッチングレギュレータ制御回路およびスイッチングレギュレータ Expired - Fee Related JP4676211B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005027344A JP4676211B2 (ja) 2005-02-03 2005-02-03 スイッチングレギュレータ制御回路およびスイッチングレギュレータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005027344A JP4676211B2 (ja) 2005-02-03 2005-02-03 スイッチングレギュレータ制御回路およびスイッチングレギュレータ

Publications (2)

Publication Number Publication Date
JP2006217722A true JP2006217722A (ja) 2006-08-17
JP4676211B2 JP4676211B2 (ja) 2011-04-27

Family

ID=36980451

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005027344A Expired - Fee Related JP4676211B2 (ja) 2005-02-03 2005-02-03 スイッチングレギュレータ制御回路およびスイッチングレギュレータ

Country Status (1)

Country Link
JP (1) JP4676211B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009232515A (ja) * 2008-03-19 2009-10-08 Sanyo Electric Co Ltd モータ駆動回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0594894A (ja) * 1991-09-30 1993-04-16 Toshiba Lighting & Technol Corp 放電灯点灯装置
JP2003244944A (ja) * 2002-02-14 2003-08-29 Fujitsu Ltd Ｄｃ−ｄｃコンバータ、電子機器、デューティ比設定回路

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0594894A (ja) * 1991-09-30 1993-04-16 Toshiba Lighting & Technol Corp 放電灯点灯装置
JP2003244944A (ja) * 2002-02-14 2003-08-29 Fujitsu Ltd Ｄｃ−ｄｃコンバータ、電子機器、デューティ比設定回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009232515A (ja) * 2008-03-19 2009-10-08 Sanyo Electric Co Ltd モータ駆動回路

Also Published As

Publication number Publication date
JP4676211B2 (ja) 2011-04-27

Similar Documents

Publication Publication Date Title
US7501805B2 (en) Circuit and method for soft start from a residual voltage
JP5513829B2 (ja) 電流駆動回路
US6646426B2 (en) Current mode DC/DC regulator having function for detecting input and output of current and voltage
US9479063B2 (en) Frequency jittering control circuit and method for a PFM power supply
US8294439B2 (en) Buck-boost switching regulator and control circuit and method therefor
JP5091028B2 (ja) スイッチングレギュレータ及びそのスイッチングレギュレータを備えた半導体装置
US9667144B2 (en) DC-DC converter with reverse current detecting circuit
JP2009022093A (ja) 多出力電源装置
US8836307B2 (en) Voltage regulator and pulse width modulation signal generation method thereof
US20090174384A1 (en) Switching regulator and method of controlling the same
JP2014050308A (ja) スイッチングレギュレータとその制御方法
JP2010011576A (ja) スイッチングレギュレータ
JP2009213228A (ja) Ｄｃコンバータ
JP2012139023A (ja) スイッチング電源装置
JP7101590B2 (ja) スイッチングレギュレータ
JP5228416B2 (ja) 定電流出力制御型スイッチングレギュレータ
JP4701968B2 (ja) 過電圧保護回路
JP5721403B2 (ja) 昇降圧回路及び昇降圧回路制御方法
US20170019019A1 (en) Power supply operating in ripple mode and control method thereof
JP2019017186A (ja) 電源装置および電子制御装置
JP4676211B2 (ja) スイッチングレギュレータ制御回路およびスイッチングレギュレータ
JP2000341957A (ja) 電源装置
JP6712867B2 (ja) スイッチング電源装置
JP4438507B2 (ja) 電流モード降圧型スイッチングレギュレータ
JP2005312105A (ja) 降圧コンバータ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080122

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100907

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101026

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110125

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110127

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140204

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4676211

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees