JP3708088B2 - スイッチング電源の出力制御方法、出力制御回路およびスイッチング電源 - Google Patents
スイッチング電源の出力制御方法、出力制御回路およびスイッチング電源 Download PDFInfo
- Publication number
- JP3708088B2 JP3708088B2 JP2003090885A JP2003090885A JP3708088B2 JP 3708088 B2 JP3708088 B2 JP 3708088B2 JP 2003090885 A JP2003090885 A JP 2003090885A JP 2003090885 A JP2003090885 A JP 2003090885A JP 3708088 B2 JP3708088 B2 JP 3708088B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- inclination
- reference value
- vref
- output voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/36—Means for starting or stopping converters
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0025—Arrangements for modifying reference values, feedback values or error values in the control loop of a converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M3/00—Conversion of dc power input into dc power output
- H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
- H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
- H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
- H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
- H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、スイッチング電源の出力電圧の制御に関する。
【０００２】
【従来の技術】
この技術分野では、出力電圧を印可すべき負荷の種類に応じて出力電圧を静的に変えることの可能なスイッチング電源が知られている（例えば、特許文献１および２を参照）。
【０００３】
近年では、ＤＣ−ＤＣコンバータ等のスイッチング電源に対して、起動時の立ち上がり特性の改善や、出力電圧を印可すべき負荷の動作中に出力電圧を動的に変化させることが要求されている。起動時の立ち上がり特性については、電源の起動によって出力電圧が目標値に到達するまでの期間中に出力電圧が下降する期間が存在してはならないと規定される負荷が増えている。このような負荷として、例えば、ＰＬＤ、ＤＳＰおよびＣＰＵが挙げられる。また、立ち上がり時間が厳しく規定される負荷も増えている。したがって、出力電圧を単調かつ迅速に変化させることが望まれている。負荷動作時の出力電圧を動的に変化させることについては、動的に可変な出力電圧を負荷に印可することにより消費電力が抑えられるＩＣの開発が進められている。
【０００４】
【特許文献１】
特開平１１−７５３６６号公報
【特許文献２】
特開２００１−２５１８５１号公報
【０００５】
【発明が解決しようとする課題】
スイッチング電源では、リファレンス値と出力電圧との差が小さくなるようにスイッチングパルスをフィードバック制御しながら入力電圧をスイッチングする。出力電圧を動的に変化させるために、可変のリファレンス電圧値を用いて出力電圧を制御する方法が考えられる。しかし、スイッチング電源の応答特性が高速の場合、リファレンス値を大きな傾きで急激に単調変化させると、出力電圧にオーバーシュートやアンダーシュートが発生してしまう。オーバーシュートやアンダーシュートを抑えるためには、リファレンス値を小さな傾きでゆっくりと単調変化させながら出力電圧を目標値に近づけることが有効である。しかし、この場合、出力電圧が目標値に到達するまでに長い時間を要し、したがって、応答性が悪くなる。
【０００６】
そこで、この発明は、オーバーシュートおよびアンダーシュートを抑えつつ、目標値に迅速に到達するようにスイッチング電源の出力電圧を制御することを課題とする。
【０００７】
【課題を解決するための手段】
本発明に係る方法は、スイッチング電源の出力電圧を目標値に制御する。この方法は、リファレンス値を算出するステップと、このリファレンス値と出力電圧との差が小さくなるように、リファレンス値と出力電圧との差分に応じた時比率を算出するステップと、この時比率を有するスイッチングパルスを生成するステップと、このスイッチングパルスに応答してスイッチング電源の入力電圧をスイッチングするステップとを備えている。リファレンス値を算出するステップは、出力電圧の目標値が変更されたとき、リファレンス値を、変更後の目標値まで、複数の傾きで複数回にわたり単調に線形変化させる。
【０００８】
この方法では、出力電圧の目標値が変更された場合、リファレンス値が折れ線状に単調変化して変更後の目標値に近づく。これに応じて、出力電圧も折れ線状に単調変化する。複数の傾きを適切に選択すれば、出力電圧のオーバーシュートおよびアンダーシュートが抑えられ、なおかつ、単一の傾きで変化させるときよりも短い時間で出力電圧が変更後の目標値に到達する。
【０００９】
リファレンス値を算出するステップは、リファレンス値を第１の傾きで線形変化させ、続いて、第１の傾きと異なる第２の傾きで変更後の目標値まで線形変化させることを含んでいてもよい。ここで、第２の傾きの絶対値は、第１の傾きの絶対値よりも小さい。この場合、変更後の目標値に到達する直前のリファレンス値および出力電圧の変化が、それ以前の変化よりも緩やかである。比較的急峻な第１の傾きでの変化によって出力電圧の目標値への迅速な到達が可能となる。また、比較的緩やかな第２の傾きでの変化によって、オーバーシュートおよびアンダーシュートが抑えられる。
【００１０】
リファレンス値を算出するステップは、リファレンス値を第３の傾きで線形変化させ、続いて、第３の傾きと異なる第４の傾きで線形変化させることを含んでいてもよい。ここで、第４の傾きの絶対値は、第３の傾きの絶対値よりも小さい。この場合、リファレンス値および出力電圧の第４の傾きでの変化が、それ以前の第３の傾きでの変化よりも緩やかである。このため、第３の傾きから第４の傾きに切り替えられるときのオーバーシュートおよびアンダーシュートが抑えられる。
【００１１】
リファレンス値を算出するステップは、リファレンス値が変更後の目標値に近づくにつれて、徐々に絶対値の小さな傾きでリファレンス値を線形変化させてもよい。この場合、出力電圧のオーバーシュートおよびアンダーシュートが確実に抑えられるとともに、出力電圧をいっそう迅速に目標値に到達させることが可能である。
【００１２】
リファレンス値を算出するステップは、リファレンス値を変更前の目標値から第５の傾きで線形変化させ、続いて、リファレンス値を第５の傾きと異なる第６の傾きで線形変化させることを含んでいてもよい。ここで、第５の傾きの絶対値は、第６の傾きの絶対値よりも小さい。この場合、リファレンス値および出力電圧が最初緩やかに変化するので、突入電流の発生を防止できる。この後、リファレンス値および出力電圧は、より急峻に変化するので、出力電圧は十分に迅速に変更後の目標値に到達する。このようなリファレンス値の変化は、特に、スイッチング電源のソフトスタート時に好適である。
【００１３】
この発明の出力制御回路は、スイッチングパルスに応答して入力電圧をスイッチングするスイッチング電源の出力電圧を目標値に制御する。この出力制御回路は、リファレンス値を算出するリファレンス算出回路と、このリファレンス値と出力電圧との差が小さくなるように、リファレンス値と出力電圧との差分に応じた時比率を算出する回路と、この時比率を有するスイッチングパルスを生成するスイッチングパルス発生回路とを備えている。リファレンス算出回路は、出力電圧の目標値が変更されたとき、リファレンス値を、変更後の目標値まで、複数の傾きで複数回にわたり単調に線形変化させる。
【００１４】
この出力制御回路は、出力電圧の目標値が変更された場合、リファレンス値を折れ線状に単調変化させて変更後の目標値に近づける。これに応じて、出力電圧も折れ線状に単調変化する。複数の傾きが適切に設定されていれば、出力電圧のオーバーシュートおよびアンダーシュートが抑えられ、なおかつ、単一の傾きで変化させるときよりも短い時間で出力電圧が変更後の目標値に到達する。
【００１５】
リファレンス算出回路は、リファレンス値を第１の傾きで線形変化させ、続いて、第１の傾きと異なる第２の傾きで変更後の目標値まで線形変化させてもよい。ここで、第２の傾きの絶対値は、第１の傾きの絶対値よりも小さい。この場合、変更後の目標値に到達する直前のリファレンス値および出力電圧の変化が、それ以前の変化よりも緩やかである。比較的急峻な第１の傾きでの変化によって出力電圧の目標値への迅速な到達が可能となる。また、比較的緩やかな第２の傾きでの変化によって、オーバーシュートおよびアンダーシュートが抑えられる。
【００１６】
リファレンス算出回路は、リファレンス値を第３の傾きで線形変化させ、続いて、第３の傾きと異なる第４の傾きで線形変化させてもよい。ここで、第４の傾きの絶対値は、第３の傾きの絶対値よりも小さい。この場合、リファレンス値および出力電圧の第４の傾きでの変化が、それ以前の第３の傾きでの変化よりも緩やかである。このため、第３の傾きから第４の傾きに切り替えられるときのオーバーシュートおよびアンダーシュートが抑えられる。
【００１７】
リファレンス算出回路は、リファレンス値が変更後の目標値に近づくにつれて、徐々に絶対値の小さな傾きでリファレンス値を線形変化させてもよい。この場合、出力電圧のオーバーシュートおよびアンダーシュートが確実に抑えられるとともに、出力電圧をいっそう迅速に目標値に到達させることが可能である。
【００１８】
リファレンス算出回路は、リファレンス値を変更前の目標値から第５の傾きで線形変化させ、続いて、リファレンス値を第５の傾きと異なる第６の傾きで線形変化させてもよい。ここで、第５の傾きの絶対値は、第６の傾きの絶対値よりも小さい。この場合、リファレンス値および出力電圧が最初緩やかに変化するので、突入電流の発生を防止できる。この後、リファレンス値および出力電圧は、より急峻に変化するので、出力電圧は十分に迅速に変更後の目標値に到達する。このようなリファレンス値の変化は、特に、スイッチング電源のソフトスタート時に好適である。
【００１９】
この発明のスイッチング電源は、入力電圧をスイッチングして目標値の出力電圧を生成する。このスイッチング電源は、スイッチングパルスに応答して入力電圧をスイッチングするスイッチング素子と、スイッチングパルスを生成してスイッチング素子に供給する上記の出力制御回路とを備えている。
【００２０】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００２１】
（第１実施形態）図１は、第１実施形態のスイッチング電源１００の構成を示す概略図である。スイッチング電源１００は、直流の入力電圧Ｖｉｎを直流の出力電圧Ｖｏｕｔに変換するＤＣ／ＤＣコンバータである。ＤＣ／ＤＣコンバータ１００は、負荷７に出力電圧Ｖｏｕｔを印可する。ＤＣ／ＤＣコンバータ１００は、ＰＷＭ（Pulse Width Modulation：パルス幅変調）制御によりスイッチング素子をオンオフして出力電圧Ｖｏｕｔを決定する。入力電圧Ｖｉｎは、予め設定された値（例えば、５Ｖ）を有している。出力電圧Ｖｏｕｔに関しては、負荷７に応じて所定の目標値が設定される。負荷７は、例えば、ＣＰＵ、ＰＬＤまたはＤＳＰである。
【００２２】
ＤＣ／ＤＣコンバータ１００は、出力制御回路１、スイッチング素子２および３、インダクタ４、ならびにコンデンサ５を有する。出力制御回路１は、ＤＣ／ＤＣコンバータ１００の出力に接続されるとともに、スイッチング素子２および３に接続されている。出力制御回路１は、一つの集積回路（ＩＣ）チップであってもよい。スイッチング素子２および３は、互いに直列に接続されている。スイッチング素子２の一端には、入力電圧Ｖｉｎが印可される。スイッチング素子３の一端は接地されている。インダクタ４は、スイッチング素子２および３の間に接続されている。インダクタ４およびコンデンサ５は、互いに直列に接続されており、平滑回路６を構成している。
【００２３】
出力制御回路１は、出力電圧Ｖｏｕｔが目標値となるようにスイッチングパルス信号を生成し、スイッチング素子２および３のオンオフを制御する。本実施形態では、スイッチング素子２および３は、電界効果トランジスタ（ＦＥＴ）であり、スイッチングパルスは、ＦＥＴ用のゲートパルスである。スイッチング素子２および３は、出力制御回路１からハイのスイッチングパルスを受け取るとオン状態になり、ローのスイッチングパルスを受け取るとオフ状態になる。スイッチングパルスに応答したスイッチング素子２および３のスイッチング動作によって、入力電圧Ｖｉｎと等しい振幅を有するパルス状の電圧が平滑回路６に印可される。平滑回路６は、そのパルス電圧を平均化する。この平均化された電圧が、ＤＣ／ＤＣコンバータ１００の出力電圧Ｖｏｕｔである。
【００２４】
以下では、出力制御回路１の構成を詳細に説明する。出力制御回路１は、Ａ／Ｄコンバータ１０、減算器１１、スイッチングパルス制御器１２、ＦＥＴ駆動回路１３、設定値メモリ１４、リファレンス算出回路１５、およびリファレンスメモリ１６を含んでいる。Ａ／Ｄコンバータ１０の入力は、ＤＣ／ＤＣコンバータ１００の出力に接続されている。Ａ／Ｄコンバータ１０の出力は、減算器１１およびリファレンス算出回路１５の入力に接続されている。減算器１１の出力は、スイッチングパルス制御器１２の入力に接続されている。スイッチングパルス制御器１２の出力は、ＦＥＴ駆動回路１３の入力に接続されている。設定値メモリ１４には、ＤＣ／ＤＣコンバータ１００の外部に配置される外部設定装置８が接続されている。設定値メモリ１４には、リファレンス算出回路１５も接続されている。リファレンス算出回路１５は、リファレンスメモリ１６にも接続されている。リファレンスメモリ１６は、減算器１１の入力にも接続されている。
【００２５】
Ａ／Ｄコンバータ１０には、ＤＣ／ＤＣコンバータ１００のアナログ出力電圧Ｖｏｕｔが入力される。Ａ／Ｄコンバータ１０は、このアナログ出力電圧Ｖｏｕｔをデジタル化して減算器１１およびリファレンス算出回路１５へ送出する。リファレンス算出回路１５は、内部カウンタを含んでいる。リファレンス算出回路１５は、出力電圧Ｖｏｕｔと種々の設定値とを用いてリファレンス電圧値Ｖｒｅｆを算出する。設定値メモリ１４は、これらの設定値を格納する記憶装置である。
【００２６】
以下では、設定値メモリ１４の記憶内容を説明する。設定値メモリ１４には、出力電圧の目標値Ｖｔ、頂点設定値Ｖｄ、傾きデータａ１、ａ２、ｂ１およびｂ２が記憶される。出力制御回路１は、ＤＣ／ＤＣコンバータ１００の出力電圧Ｖｏｕｔをこの目標値Ｖｔに安定化させる。目標値Ｖｔは、外部設定装置８によって指定される。外部設定装置８は、たとえば、負荷７そのものでもよいし、負荷７に接続されたスイッチング素子であってもよい。頂点設定値Ｖｄは、折れ線状に変化するリファレンス値Ｖｒｅｆの頂点、すなわち折れ曲がり位置を指定する電圧値である。傾きデータａ１、ａ２、ｂ１およびｂ２は、リファレンス値Ｖｒｅｆの変化の傾きを指定するデータである。頂点設定値および傾きデータについては、後でより詳細に説明する。
【００２７】
リファレンス算出回路１５は、算出したリファレンス値Ｖｒｅｆをリファレンスメモリ１６へ送出する。リファレンスメモリ１６は、リファレンス値Ｖｒｅｆを格納する記憶装置である。減算器１１は、リファレンスメモリ１６からＶｒｅｆを受け取り、Ｖｒｅｆ−Ｖｏｕｔの減算を実行する。この減算により得られた差分値は、スイッチングパルス制御器１２に送られる。スイッチングパルス制御器１２は、リファレンス値Ｖｒｅｆと出力電圧Ｖｏｕｔとの差が小さくなるように、スイッチングパルスの時比率（デューティ）Ｄを算出する。具体的には、スイッチングパルス制御器１２は、Ｖｒｅｆ−Ｖｏｕｔの減算により得られた差分値に伝達関数Ｇ（ｚ）を乗じて、時比率Ｄを算出する。
【００２８】
算出された時比率ＤはＦＥＴ駆動回路１３へ送られる。ＦＥＴ駆動回路１３は、時比率Ｄのスイッチングパルス、すなわちゲートパルスを生成し、ＦＥＴ２および３へ送出する。ＦＥＴ２および３には、相互に反転したゲートパルスが入力される。このため、ＦＥＴ２および３は、交互にオンオフを繰り返す。具体的には、ＦＥＴ２がオン状態のときはＦＥＴ３がオフ状態となり、ＦＥＴ２がオフ状態のときはＦＥＴ３がオン状態となる。このようなスイッチング動作により、入力電圧Ｖｉｎはパルス電圧に変換される。平滑回路６は、このパルス電圧を平均化して直流の出力電圧Ｖｏｕｔを生成する。出力制御回路１は、生成された出力電圧Ｖｏｕｔに基づいて時比率を算出し、再びスイッチングパルスを生成する。このようなフィードバック制御により、出力電圧Ｖｏｕｔが目標値に制御される。
【００２９】
外部設定装置８によって目標値Ｖｔが変更された場合、リファレンス算出回路１５は、リファレンス値Ｖｒｅｆを変更後の目標値Ｖｔに向けて単調変化させる。出力制御回路１は、リファレンス値Ｖｒｅｆと出力電圧Ｖｏｕｔとの差が小さくなるようにスイッチングパルスの時比率を調整するので、出力電圧Ｖｏｕｔはリファレンス値Ｖｒｅｆに追従して変化する。
【００３０】
本発明の特徴は、目標値Ｖｔが変更されたときのリファレンス値Ｖｒｅｆの制御、およびＶｒｅｆの制御に応じた出力電圧Ｖｏｕｔの制御にある。以下では、図２を参照しながら、本実施形態におけるＶｒｅｆ制御の概要を説明する。図２は、リファレンス算出回路１５によって算出されるリファレンス値Ｖｒｅｆの時間変化を示している。図２の横軸は時間であり、縦軸はＶｒｅｆである。ここでは、時刻ｔ１に目標値ＶｔがＶ１からＶ２に変更されるものとする。ここで、Ｖ１＜Ｖ２である。時刻ｔ１より前はＤＣ／ＤＣコンバータ１００が定常状態にあり、リファレンス値Ｖｒｅｆおよび出力電圧Ｖｏｕｔが目標値Ｖ１に安定化されている。
【００３１】
目標値ＶｔがＶ１からＶ２に変更されると、出力制御回路１は、リファレンス値ＶｒｅｆをＶ１からＶ２に徐々に近づける。これに応じて時比率が変更され、出力電圧ＶｏｕｔがＶ１からＶ２に徐々に近づく。このとき、出力制御回路１は、Ｖｒｅｆを一定の傾きで線形変化させるのではなく、図２に示されるように、二つの異なる傾きで２段階に分けて変化させる。これが本実施形態の特徴である。
【００３２】
以下では、図２および図３を参照しながら、リファレンス値Ｖｒｅｆの制御をさらに詳細に説明する。図３は、リファレンス算出回路１５によって実行されるＶｒｅｆ算出処理を示すフローチャートである。図２および図３中の丸囲みの数字は、互いに対応している。
【００３３】
図３に示されるように、まず、リファレンス算出回路１５は、出力電圧の目標値Ｖｔの更新を待機する（Ｓ２０）。リファレンス算出回路１５は、外部設定装置８によってＶｔが更新されたことを判別すると（Ｓ２０にてＹｅｓ）、目標値Ｖｔとリファレンス値Ｖｒｅｆとを比較する（Ｓ２２）。ここで、Ｖｔとしては、変更後の目標値Ｖ２が使用される。
【００３４】
Ｖｔ≧Ｖｒｅｆの場合（Ｓ２２にてＹｅｓ）、リファレンス算出回路１５は、Ｖｒｅｆを徐々に上昇させる。図２に示されるように、この上昇には、変更前の目標値Ｖ１から中間値Ｖｍ１までの上昇である第１段階と、中間値Ｖｍ１から変更後の目標値Ｖ２までの上昇である第２段階とが含まれる。このように、Ｖｒｅｆは折れ線状に単調増加する。中間値Ｖｍ１は、折れ線の頂点に対応する。第１段階の上昇は、ステップＳ２６〜Ｓ３０によって処理される。第２段階の上昇は、ステップＳ３２〜Ｓ３８によって処理される。
【００３５】
リファレンス算出回路１５は、目標値Ｖｔおよび頂点設定値Ｖｄを用いて中間値Ｖｍ１を算出し、算出されたＶｍ１をＶｒｅｆと比較する（Ｓ２４）。Ｖｍ１は、Ｖｔ−Ｖｄの減算によって算出される。ここで、Ｖｔとしては、変更後の目標値Ｖ２が使用される。すなわち、Ｖｍ１＝Ｖ２−Ｖｄである。このように、頂点設定値Ｖｄは、変更後の目標値と中間値との差分を指定する電圧値である。
【００３６】
Ｖｍ１＞Ｖｒｅｆの場合、すなわち中間値Ｖｍ１がリファレンス値よりも大きい場合（Ｓ２４にてＮｏ）、ステップＳ２６〜Ｓ３０が実行される。ステップＳ２６〜Ｓ３０は、Ｖｒｅｆを変更前の目標値Ｖ１から中間値Ｖｍ１まで単一の傾きで線形に上昇させる。具体的に述べると、リファレンス算出回路１５は、内部カウンタの値を表す変数ｄｃｏｕｎｔ１を１だけ増分し（Ｓ２６）、その後、カウンタ値ｄｃｏｕｎｔ１と傾きデータａ１を比較する（Ｓ２８）。傾きデータａ１は、Ｖｒｅｆを１だけ増分するのに必要なカウンタ値ｄｃｏｕｎｔ１の増加量である。ｄｃｏｕｎｔ１≦ａ１の場合（Ｓ２８にてＮｏ）、リファレンス算出回路１５は、Ｖｒｅｆを増分することなくステップＳ２４に処理を戻す。一方、ｄｃｏｕｎｔ１＞ａ１の場合（Ｓ２８にてＹｅｓ）、ｄｃｏｕｎｔ１を０にリセットするとともに、Ｖｒｅｆを１だけ増分する（Ｓ３０）。このように、リファレンス算出回路１５は、カウンタ値ｄｃｏｕｎｔ１がａ１だけ増加するたびに、Ｖｒｅｆを１だけ増分する。したがって、図２に示されるＶｒｅｆの傾きＡ１は、１／ａ１に相当する。ステップＳ２６〜Ｓ３０は、ＶｒｅｆがＶｍ１に達するまで繰り返される。このため、Ｖｒｅｆは、時間の経過とともにＶ１からＶｍ１まで傾きＡ１で単調増加する。
【００３７】
ＶｒｅｆがＶｍ１に達すると（Ｓ２４にてＹｅｓ）、ステップＳ３２〜Ｓ３８が実行される。ステップＳ３２〜Ｓ３８は、Ｖｒｅｆを中間値Ｖｍ１から変更後の目標値Ｖ２まで単一の傾きで単調に上昇させる。具体的に述べると、まず、リファレンス算出回路１５は、ＶｔとＶｒｅｆとを比較する（Ｓ３２）。ここで、Ｖｔとしては、変更後の目標値Ｖ２が使用される。Ｖｔ＞Ｖｒｅｆの場合、すなわちリファレンス値が変更後の目標値に達していない場合（Ｓ３２にてＮｏ）、リファレンス算出回路１５は、傾きＡ２でＶｒｅｆを増加するためにステップＳ３４〜Ｓ３８を実行する。Ａ２は、設定値メモリ１４に格納された傾きデータａ２によって定まる。本実施形態では、傾きＡ２の絶対値は、以前の傾きＡ１の絶対値よりも小さい。
【００３８】
リファレンス算出回路１５は、内部カウンタの値を表す変数ｄｃｏｕｎｔ２を１だけ増分し（Ｓ３４）、その後、カウンタ値ｄｃｏｕｎｔ２と傾きデータａ２を比較する（Ｓ３６）。傾きデータａ２は、Ｖｒｅｆを１だけ増分させるのに必要なカウンタ値ｄｃｏｕｎｔ２の増加量である。ｄｃｏｕｎｔ２≦ａ２の場合（Ｓ３６にてＮｏ）は、リファレンス算出回路１５は、Ｖｒｅｆを増分することなくステップＳ２４に処理を戻す。一方、ｄｃｏｕｎｔ２＞ａ２の場合（Ｓ３６にてＹｅｓ）、ｄｃｏｕｎｔ２を０にリセットするとともに、Ｖｒｅｆを１だけ増分する（Ｓ３８）。このように、リファレンス算出回路１５は、カウンタ値ｄｃｏｕｎｔ２がａ２だけ増加するたびに、Ｖｒｅｆを１だけ増分する。したがって、図２に示されるＶｒｅｆの傾きＡ２は、１／ａ２に相当する。ステップＳ３４〜Ｓ３８は、ＶｒｅｆがＶ２に達するまで繰り返される。このため、Ｖｒｅｆは、時間の経過とともにＶｍ１からＶ２まで傾きＡ２で単調増加する。
【００３９】
ＶｒｅｆがＶ２に達すると（Ｓ３２にてＹｅｓ）、リファレンス算出回路１５は、ステップＳ２０に処理を戻し、再び目標値Ｖｔの更新を待機する。これにより、Ｖｒｅｆの更新が停止し、出力電圧Ｖｏｕｔは変更後の目標値Ｖ２に安定化する。
【００４０】
以上は、変更後の目標値が現在の目標値よりも高い場合の処理である。以下では、図３および図４を参照しながら、変更後の目標値が現在の目標値よりも低い場合の処理を説明する。この処理は、図３のステップＳ２２にてＮｏと判断されたときに実行される。図４は、目標値が低減されるときのリファレンス値Ｖｒｅｆの時間変化を示している。図４の横軸は時間であり、縦軸はＶｒｅｆである。ここでは、時刻ｔ２に目標値ＶｔがＶ２からＶ３に変更されるものとする。ここで、Ｖ２＞Ｖ３である。時刻ｔ２の直前はＤＣ／ＤＣコンバータ１００が定常状態にあり、Ｖｒｅｆが目標値Ｖ２に安定化されている。
【００４１】
図３に示されるように、Ｖｔ＜Ｖｒｅｆの場合（Ｓ２２にてＮｏ）、リファレンス算出回路１５は、Ｖｒｅｆを徐々に下降させる。ここで、Ｖｔとしては、変更後の目標値Ｖ３が使用される。図４に示されるように、この下降には、変更前の目標値Ｖ２から中間値Ｖｍ２までの下降である第１段階と、中間値Ｖｍ２から変更後の目標値Ｖ３までの下降である第２段階とが含まれる。このように、Ｖｒｅｆは折れ線状に単調減少する。中間値Ｖｍ２は、折れ線の頂点に対応する。第１段階の下降は、ステップＳ４２〜Ｓ４６によって処理される。第２段階の下降は、ステップＳ５０〜Ｓ５４によって処理される。
【００４２】
リファレンス算出回路１５は、目標値Ｖｔおよび頂点設定値Ｖｄを用いて中間値Ｖｍ２を算出し、算出されたＶｍ２をＶｒｅｆと比較する（Ｓ４０）。Ｖｍ２は、Ｖｔ＋Ｖｄの加算によって算出される。ここで、Ｖｔとしては、変更後の目標値Ｖ３が使用される。すなわち、Ｖｍ２＝Ｖ３＋Ｖｄである。
【００４３】
Ｖｍ２＜Ｖｒｅｆの場合、すなわちリファレンス値が中間値Ｖｍ２よりも大きい場合（Ｓ４０にてＮｏ）、ステップＳ４２〜Ｓ４６が実行される。ステップＳ４２〜Ｓ４６は、Ｖｒｅｆを変更前の目標値Ｖ２から中間値Ｖｍ２まで単一の傾きで線形に下降させる。具体的に述べると、リファレンス算出回路１５は、内部カウンタの値を表す変数ｄｃｏｕｎｔ１を１だけ増分し（Ｓ４２）、その後、カウンタ値ｄｃｏｕｎｔ１と傾きデータｂ１を比較する（Ｓ４４）。傾きデータｂ１は、Ｖｒｅｆを１だけ減分するのに必要なカウンタ値ｄｃｏｕｎｔ１の増加量である。ｄｃｏｕｎｔ１≦ｂ１の場合（Ｓ４４にてＮｏ）、リファレンス算出回路１５は、Ｖｒｅｆを減分することなくステップＳ４０に処理を戻す。一方、ｄｃｏｕｎｔ１＞ｂ１の場合（Ｓ４４にてＹｅｓ）、ｄｃｏｕｎｔ１を０にリセットするとともに、Ｖｒｅｆを１だけ減分する（Ｓ４６）。このように、リファレンス算出回路１５は、カウンタ値ｄｃｏｕｎｔ１がｂ１だけ増加するたびに、Ｖｒｅｆを１だけ減分する。したがって、図４に示されるＶｒｅｆの傾きＢ１は、１／ｂ１に相当する。ステップＳ４２〜Ｓ４６は、ＶｒｅｆがＶｍ２に達するまで繰り返される。このため、Ｖｒｅｆは、時間の経過とともにＶ２からＶｍ２まで傾きＢ１で単調減少する。
【００４４】
ＶｒｅｆがＶｍ２に達すると（Ｓ４０にてＹｅｓ）、ステップＳ４８〜Ｓ５４が実行される。ステップＳ４８〜Ｓ５４は、Ｖｒｅｆを中間値Ｖｍ２から変更後の目標値Ｖ３まで単一の傾きで単調に下降させる。具体的に述べると、まず、リファレンス算出回路１５は、ＶｔとＶｒｅｆとを比較する（Ｓ４８）。ここで、Ｖｔとしては、変更後の目標値Ｖ３が使用される。Ｖｔ＞Ｖｒｅｆの場合、すなわちリファレンス値が変更後の目標値に達していない場合（Ｓ４８にてＮｏ）、リファレンス算出回路１５は、傾きＢ２でＶｒｅｆを下降するためにステップＳ５０〜Ｓ５４を実行する。Ｂ２は、設定値メモリ１４に格納された傾きデータｂ２によって定まる。本実施形態では、傾きＢ２の絶対値は、以前の傾きＢ１の絶対値よりも低い。
【００４５】
リファレンス算出回路１５は、内部カウンタの値を表す変数ｄｃｏｕｎｔ２を１だけ増分し（Ｓ５０）、その後、カウンタ値ｄｃｏｕｎｔ２と傾きデータｂ２を比較する（Ｓ５２）。傾きデータｂ２は、Ｖｒｅｆを１だけ減分させるのに必要なカウンタ値ｄｃｏｕｎｔ２の増加量である。ｄｃｏｕｎｔ２≦ｂ２の場合（Ｓ５２にてＮｏ）は、リファレンス算出回路１５は、Ｖｒｅｆを減分することなく、ステップＳ４８に処理を戻す。一方、ｄｃｏｕｎｔ２＞ｂ２の場合（Ｓ５２にてＹｅｓ）、ｄｃｏｕｎｔ２を０にリセットするとともに、Ｖｒｅｆを１だけ減分する（Ｓ５４）。このように、リファレンス算出回路１５は、カウンタ値ｄｃｏｕｎｔ２がｂ２だけ増加するたびに、Ｖｒｅｆを１だけ減分する。したがって、図４に示されるＶｒｅｆの傾きＢ２は、１／ｂ２に相当する。ステップＳ５０〜Ｓ５４は、ＶｒｅｆがＶ３に達するまで繰り返される。このため、Ｖｒｅｆは、時間の経過とともにＶｍ２からＶ３まで傾きＢ２で単調減少する。
【００４６】
ＶｒｅｆがＶ３に達すると（Ｓ４８にてＹｅｓ）、リファレンス算出回路１５は、ステップＳ２０に処理を戻し、再び目標値Ｖｔの更新を待機する。これにより、Ｖｒｅｆの更新が停止し、出力電圧Ｖｏｕｔは変更後の目標値Ｖ３に安定化する。
【００４７】
図２および図４に示されるように、リファレンス値Ｖｒｅｆは、立ち上がり時および立ち下がり時は比較的急峻に変化し、その後、変更後の目標値の手前で緩やかに変化する。出力電圧Ｖｏｕｔも、このＶｒｅｆの変化に追従して同様に変化する。
【００４８】
以下では、図５を参照しながら、本実施形態の利点を説明する。図５は、本実施形態の出力制御方法による出力電圧Ｖｏｕｔの時間変化を示すグラフ８０を示している。図５には、比較のため、単一の傾きでのＶｒｅｆの時間変化を示すグラフ８１および８２も示されている。グラフ８１は、Ｖｒｅｆを上記の傾きＡ１で変化させたときのＶｏｕｔの時間変化を示している。グラフ８２は、Ｖｒｅｆを上記の傾きＡ２で変化させたときのＶｏｕｔの時間変化を示している。ここでは、Ｖｒｅｆが０からＶａまで上昇させられる。
【００４９】
グラフ８１に示されるように、Ｖｒｅｆを傾きＡ１で急峻に増加させると、Ｖｏｕｔが短時間でＶａに到達するものの、大きなオーバーシュート８１ａおよびアンダーシュート８１ｂが発生する。また、グラフ８２に示されるように、Ｖｒｅｆを傾きＡ２で緩やかに増加させると、オーバーシュート８２ａおよびアンダーシュート８２ｂは抑えられるが、ＶｒｅｆがＶａに到達するまでに長時間を要する。これに対し、グラフ８０に示されるように、本実施形態では、二つの傾きＡ１およびＡ２を切り替えることにより、オーバーシュート８０ａおよびアンダーシュート８０ｂを抑え、なおかつ、出力電圧を目標値Ｖａに十分に迅速に到達させることができる。図５は、出力電圧の上昇を示しているが、出力電圧を下降させるときも同様の効果が得られる。
【００５０】
なお、傾きＡ１とＡ２の差、または傾きＢ１とＢ２の差があまりに大きいと、傾きの切り替え時にオーバーシュートおよびアンダーシュートが発生するおそれがある。したがって、Ｖｒｅｆ変化の複数の傾きは、傾きの切り替え時におけるオーバーシュートおよびアンダーシュートが十分に抑えられるように選択することが好ましい。
【００５１】
（第２実施形態）本実施形態は、リファレンス値Ｖｒｅｆの変化が第１実施形態と異なる。他の構成は、第１実施形態と同様である。スイッチング電源および出力制御回路の構成は図１に示されている。
【００５２】
図６は、本実施形態におけるＶｒｅｆの時間変化を示している。図６の横軸は時間であり、縦軸はＶｒｅｆである。ここでは、時刻ｔ１に目標値ＶｔがＶ１からＶ２に変更され、時刻ｔ３に目標値ＶｔがＶ２からＶ３に変更されるものとする。ここで、Ｖ２＞Ｖ３＞Ｖ１である。時刻ｔ１より前はＤＣ／ＤＣコンバータ１００が定常状態にあり、リファレンス値Ｖｒｅｆおよび出力電圧ＶｏｕｔがＶ１に安定化されている。また、時刻ｔ３の直前では、ＤＣ／ＤＣコンバータ１００が定常状態にあり、リファレンス値Ｖｒｅｆおよび出力電圧ＶｏｕｔがＶ２に安定化されている。
【００５３】
第１実施形態では、リファレンス値Ｖｒｅｆの上昇および下降の双方において共通の頂点設定値Ｖｄを使用して中間値Ｖｍ１およびＶｍ２を決定する。しかし、Ｖｒｅｆの上昇と下降とで異なる頂点設定値を使用してもよい。本実施形態では、Ｖｒｅｆの上昇時は頂点設定値Ｖｄ１を使用し、Ｖｒｅｆの下降時はＶｄ１と異なる頂点設定値Ｖｄ２を使用する。したがって、図６において、中間値Ｖｍ３はＶ２−Ｖｄ１に等しく、中間値Ｖｍ４はＶ３＋Ｖｄ２に等しい。
【００５４】
図６に示されるように、目標値Ｖｔが変更されると、リファレンス値Ｖｒｅｆは二つの傾きで２回にわたり線形変化する。その結果、Ｖｒｅｆは、折れ線状に変化する。上昇時の折れ線は、一つの頂点９０を挟む二つの節９１および９２から構成されている。下降時の折れ線は、一つの頂点９３を挟む二つの節９４および９５から構成されている。節９１および９２は、互いに異なる傾きＡ１およびＡ２を有している。節９４および９５は、互いに異なる傾きＢ１およびＢ２を有している。｜Ａ１｜＞｜Ａ２｜であり、｜Ｂ１｜＞｜Ｂ２｜である。したがって、Ｖｒｅｆは、立ち上がり時および立ち下がり時は比較的急峻に変化し、その後、変更後の目標値の手前で緩やかに変化する。出力電圧Ｖｏｕｔも、このＶｒｅｆの変化に追従して同様に変化する。このようなＶｒｅｆおよびＶｏｕｔの変化は、第１実施形態と同じである。したがって、本実施形態でも、第１実施形態と同様の効果が得られる。
【００５５】
（第３実施形態）本実施形態は、リファレンス値Ｖｒｅｆの変化が第１実施形態と異なる。他の構成は、第１実施形態と同様である。スイッチング電源および出力制御回路の構成は図１に示されている。
【００５６】
図７は、本実施形態におけるＶｒｅｆの時間変化を示している。図７の横軸は時間であり、縦軸はＶｒｅｆである。ここでは、時刻ｔ１に目標値ＶｔがＶ１からＶ２に変更され、時刻ｔ３に目標値ＶｔがＶ２からＶ３に変更されるものとする。ここで、Ｖ２＞Ｖ３＞Ｖ１である。時刻ｔ１より前はＤＣ／ＤＣコンバータ１００が定常状態にあり、リファレンス値Ｖｒｅｆおよび出力電圧ＶｏｕｔがＶ１に安定化されている。また、時刻ｔ３の直前では、ＤＣ／ＤＣコンバータ１００が定常状態にあり、リファレンス値Ｖｒｅｆおよび出力電圧ＶｏｕｔがＶ２に安定化されている。
【００５７】
本実施形態は、目標値Ｖｔが変更されると、リファレンス値Ｖｒｅｆを三つの傾きで３回にわたって線形変化させる。図７に示されるように、ＶｔがＶ１からＶ２に変更されると、Ｖｒｅｆは傾きＡ３〜Ａ５で段階的に単調増加する。すなわち、Ｖｒｅｆは、傾きＡ３でＶ１から中間値Ｖｍ５まで上昇し、続いて、傾きＡ４で中間値Ｖｍ５から中間値Ｖｍ６まで上昇し、その後、傾きＡ５で中間値Ｖｍ６からＶ２まで上昇する。中間値Ｖｍ５およびＶｍ６は、二つの頂点設定値Ｖｄ３およびＶｄ４を用いて決定される。Ｖｍ５＝Ｖ２−Ｖｄ４−Ｖｄ３であり、Ｖｍ６＝Ｖ２−Ｖｄ４である。
【００５８】
また、ＶｔがＶ２からＶ３に変更されると、Ｖｒｅｆは傾きＢ３〜Ｂ５で段階的に単調減少する。すなわち、Ｖｒｅｆは、傾きＢ３でＶ２から中間値Ｖｍ７まで下降し、続いて、傾きＢ４で中間値Ｖｍ７から中間値Ｖｍ８まで下降し、その後、傾きＢ５で中間値Ｖｍ７からＶ３まで下降する。中間値Ｖｍ７およびＶｍ８は、二つの頂点設定値Ｖｄ５およびＶｄ６を用いて決定される。Ｖｍ７＝Ｖ３＋Ｖｄ６＋Ｖｄ５であり、Ｖｍ８＝Ｖ３＋Ｖｄ６である。
【００５９】
なお、傾きＡ３〜Ａ５およびＢ３〜Ｂ５に対応する傾きデータおよび頂点設定値Ｖｄ３〜Ｖｄ６は、設定値メモリ１４に記憶されている。
【００６０】
本実施形態では、｜Ａ３｜＜｜Ａ４｜＞｜Ａ５｜であり、｜Ｂ３｜＜｜Ｂ４｜＞｜Ｂ５｜である。したがって、Ｖｒｅｆは、立ち上がり時および立ち下がり時は緩やかに変化し、続いて急峻に変化し、その後、変更後の目標値の手前で再び緩やかに変化する。
【００６１】
立ち上がり時および立ち下がり時の変化が緩やかなので、突入電流の発生を防止できる。立ち上がり時が緩やかなＶｒｅｆの変化は、ＤＣ／ＤＣコンバータ１００のソフトスタートに特に有効である。立ち上がり時および立ち下がり時の緩やかな変化の後、Ｖｒｅｆを急峻に変化させることにより、変更後の目標値に到達するまでの時間が短縮される。その後、Ｖｒｅｆを再び緩やかに変化させることにより、オーバーシュートおよびアンダーシュートが抑えられる。
【００６２】
（第４実施形態）本実施形態は、リファレンス値Ｖｒｅｆの変化が第１実施形態と異なる。他の構成は、第１実施形態と同様である。スイッチング電源および出力制御回路の構成は図１に示されている。
【００６３】
図８は、本実施形態におけるＶｒｅｆの時間変化を示している。図８の横軸は時間であり、縦軸はＶｒｅｆである。ここでは、時刻ｔ１に目標値ＶｔがＶ１からＶ２に変更され、時刻ｔ４に目標値ＶｔがＶ２からＶ３に変更されるものとする。ここで、Ｖ２＞Ｖ３＞Ｖ１である。時刻ｔ１より前はＤＣ／ＤＣコンバータ１００が定常状態にあり、リファレンス値Ｖｒｅｆおよび出力電圧ＶｏｕｔがＶ１に安定化されている。また、時刻ｔ４の直前では、ＤＣ／ＤＣコンバータ１００が定常状態にあり、リファレンス値Ｖｒｅｆおよび出力電圧ＶｏｕｔがＶ２に安定化されている。
【００６４】
本実施形態は、目標値Ｖｔが変更されると、リファレンス値Ｖｒｅｆを三つの傾きで３回にわたって単調に変化させる。図８に示されるように、ＶｔがＶ１からＶ２に変更されると、Ｖｒｅｆは傾きＡ６〜Ａ８で段階的に単調増加する。すなわち、Ｖｒｅｆは、傾きＡ６でＶ１から中間値Ｖｍ９まで上昇し、続いて、傾きＡ７で中間値Ｖｍ９から中間値Ｖｍ１０まで上昇し、その後、傾きＡ８で中間値Ｖｍ１０からＶ２まで上昇する。中間値Ｖｍ９およびＶｍ１０は、二つの頂点設定値Ｖｄ７およびＶｄ８を用いて決定される。Ｖｍ９＝Ｖ２−Ｖｄ８−Ｖｄ７であり、Ｖｍ１０＝Ｖ２−Ｖｄ８である。
【００６５】
また、ＶｔがＶ２からＶ３に変更されると、Ｖｒｅｆは傾きＢ６〜Ｂ８で段階的に単調減少する。すなわち、Ｖｒｅｆは、傾きＢ６でＶ２から中間値Ｖｍ１１まで下降し、続いて、傾きＢ７で中間値Ｖｍ１１から中間値Ｖｍ１２まで下降し、その後、傾きＢ８で中間値Ｖｍ１２からＶ３まで下降する。中間値Ｖｍ１１およびＶｍ１２は、二つの頂点設定値Ｖｄ９およびＶｄ１０を用いて決定される。Ｖｍ１１＝Ｖ３＋Ｖｄ１０＋Ｖｄ９であり、Ｖｍ１２＝Ｖ３＋Ｖｄ１０である。
【００６６】
なお、傾きＡ６〜Ａ８およびＢ６〜Ｂ８に対応する傾きデータおよび頂点設定値Ｖｄ９〜Ｖｄ１２は、設定値メモリ１４に記憶されている。
【００６７】
本実施形態では、｜Ａ６｜＞｜Ａ７｜＞｜Ａ８｜であり、｜Ｂ６｜＞｜Ｂ７｜＞｜Ｂ８｜である。したがって、Ｖｒｅｆは、立ち上がり時および立ち下がり時に近いほど急峻に変化し、Ｖｒｅｆが変更後の目標値に近づくにつれて、徐々に絶対値の小さな傾きで緩やかに変化する。この点が、第２実施形態との相違点である。
【００６８】
本実施形態は、第１および第２実施形態と比べてＶｒｅｆの折れ曲がり回数を増やすとともに、徐々にＶｒｅｆの変化を緩やかにする。折れ曲がり回数の増加に伴い、Ｖｒｅｆの変化は、急峻な変化をより多く含むことができる。これにより、Ｖｒｅｆおよび出力電圧Ｖｏｕｔの変更後の目標値への到達時間をいっそう短縮し、なおかつ、オーバーシュートおよびアンダーシュートを十分に抑えることができる。これは、図８を図６と比較すれば明らかである。
【００６９】
以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。
【００７０】
上記実施形態では、リファレンス値Ｖｒｅｆを２または３個の傾きで変化させる。しかし、Ｖｒｅｆは４個以上の傾きで変化させてもよい。傾きの数が増えるほど、リファレンス算出回路１５の構成は複雑になるが、リファレンス値および出力電圧の目標値への到達時間をより短縮することができる。
【００７１】
設定値メモリ１４に格納される頂点設定値Ｖｄは、外部設定装置８によって指定されてもよい。例えば、複数の頂点設定値Ｖｄが設定値メモリ１４に予め格納されており、外部設定装置８によっていずれかの値が選択されてもよい。
【００７２】
上記実施形態の出力制御回路１は、デジタル回路である。しかし、本発明に係る出力制御回路は、アナログ回路であってもよい。
【００７３】
【発明の効果】
本発明は、リファレンス値を複数の傾きで折れ線状に変化させるので、オーバーシュートおよびアンダーシュートを抑えつつ、目標値に迅速に到達するようにスイッチング電源の出力電圧を制御することができる。
【図面の簡単な説明】
【図１】実施形態のスイッチング電源の構成を示す概略図である。
【図２】第１実施形態におけるリファレンス値の上昇を示す図である。
【図３】リファレンス値算出処理を示すフローチャートである。
【図４】第１実施形態におけるリファレンス値の下降を示す図である。
【図５】第１実施形態における出力電圧の上昇を示す図である。
【図６】第１実施形態におけるリファレンス値の時間変化を示す図である。
【図７】第２実施形態におけるリファレンス値の時間変化を示す図である。
【図８】第３実施形態におけるリファレンス値の時間変化を示す図である。
【符号の説明】
１…出力制御回路、２および３…スイッチング素子、４…インダクタ、５…コンデンサ、６…平滑回路、７…負荷、８…外部設定装置、１０…Ａ／Ｄコンバータ、１１…減算器、１２…スイッチングパルス制御器、１３…ＦＥＴ駆動回路、１４…設定値メモリ、１５…リファレンス算出回路、１６…リファレンスメモリ。
【発明の属する技術分野】
この発明は、スイッチング電源の出力電圧の制御に関する。
【０００２】
【従来の技術】
この技術分野では、出力電圧を印可すべき負荷の種類に応じて出力電圧を静的に変えることの可能なスイッチング電源が知られている（例えば、特許文献１および２を参照）。
【０００３】
近年では、ＤＣ−ＤＣコンバータ等のスイッチング電源に対して、起動時の立ち上がり特性の改善や、出力電圧を印可すべき負荷の動作中に出力電圧を動的に変化させることが要求されている。起動時の立ち上がり特性については、電源の起動によって出力電圧が目標値に到達するまでの期間中に出力電圧が下降する期間が存在してはならないと規定される負荷が増えている。このような負荷として、例えば、ＰＬＤ、ＤＳＰおよびＣＰＵが挙げられる。また、立ち上がり時間が厳しく規定される負荷も増えている。したがって、出力電圧を単調かつ迅速に変化させることが望まれている。負荷動作時の出力電圧を動的に変化させることについては、動的に可変な出力電圧を負荷に印可することにより消費電力が抑えられるＩＣの開発が進められている。
【０００４】
【特許文献１】
特開平１１−７５３６６号公報
【特許文献２】
特開２００１−２５１８５１号公報
【０００５】
【発明が解決しようとする課題】
スイッチング電源では、リファレンス値と出力電圧との差が小さくなるようにスイッチングパルスをフィードバック制御しながら入力電圧をスイッチングする。出力電圧を動的に変化させるために、可変のリファレンス電圧値を用いて出力電圧を制御する方法が考えられる。しかし、スイッチング電源の応答特性が高速の場合、リファレンス値を大きな傾きで急激に単調変化させると、出力電圧にオーバーシュートやアンダーシュートが発生してしまう。オーバーシュートやアンダーシュートを抑えるためには、リファレンス値を小さな傾きでゆっくりと単調変化させながら出力電圧を目標値に近づけることが有効である。しかし、この場合、出力電圧が目標値に到達するまでに長い時間を要し、したがって、応答性が悪くなる。
【０００６】
そこで、この発明は、オーバーシュートおよびアンダーシュートを抑えつつ、目標値に迅速に到達するようにスイッチング電源の出力電圧を制御することを課題とする。
【０００７】
【課題を解決するための手段】
本発明に係る方法は、スイッチング電源の出力電圧を目標値に制御する。この方法は、リファレンス値を算出するステップと、このリファレンス値と出力電圧との差が小さくなるように、リファレンス値と出力電圧との差分に応じた時比率を算出するステップと、この時比率を有するスイッチングパルスを生成するステップと、このスイッチングパルスに応答してスイッチング電源の入力電圧をスイッチングするステップとを備えている。リファレンス値を算出するステップは、出力電圧の目標値が変更されたとき、リファレンス値を、変更後の目標値まで、複数の傾きで複数回にわたり単調に線形変化させる。
【０００８】
この方法では、出力電圧の目標値が変更された場合、リファレンス値が折れ線状に単調変化して変更後の目標値に近づく。これに応じて、出力電圧も折れ線状に単調変化する。複数の傾きを適切に選択すれば、出力電圧のオーバーシュートおよびアンダーシュートが抑えられ、なおかつ、単一の傾きで変化させるときよりも短い時間で出力電圧が変更後の目標値に到達する。
【０００９】
リファレンス値を算出するステップは、リファレンス値を第１の傾きで線形変化させ、続いて、第１の傾きと異なる第２の傾きで変更後の目標値まで線形変化させることを含んでいてもよい。ここで、第２の傾きの絶対値は、第１の傾きの絶対値よりも小さい。この場合、変更後の目標値に到達する直前のリファレンス値および出力電圧の変化が、それ以前の変化よりも緩やかである。比較的急峻な第１の傾きでの変化によって出力電圧の目標値への迅速な到達が可能となる。また、比較的緩やかな第２の傾きでの変化によって、オーバーシュートおよびアンダーシュートが抑えられる。
【００１０】
リファレンス値を算出するステップは、リファレンス値を第３の傾きで線形変化させ、続いて、第３の傾きと異なる第４の傾きで線形変化させることを含んでいてもよい。ここで、第４の傾きの絶対値は、第３の傾きの絶対値よりも小さい。この場合、リファレンス値および出力電圧の第４の傾きでの変化が、それ以前の第３の傾きでの変化よりも緩やかである。このため、第３の傾きから第４の傾きに切り替えられるときのオーバーシュートおよびアンダーシュートが抑えられる。
【００１１】
リファレンス値を算出するステップは、リファレンス値が変更後の目標値に近づくにつれて、徐々に絶対値の小さな傾きでリファレンス値を線形変化させてもよい。この場合、出力電圧のオーバーシュートおよびアンダーシュートが確実に抑えられるとともに、出力電圧をいっそう迅速に目標値に到達させることが可能である。
【００１２】
リファレンス値を算出するステップは、リファレンス値を変更前の目標値から第５の傾きで線形変化させ、続いて、リファレンス値を第５の傾きと異なる第６の傾きで線形変化させることを含んでいてもよい。ここで、第５の傾きの絶対値は、第６の傾きの絶対値よりも小さい。この場合、リファレンス値および出力電圧が最初緩やかに変化するので、突入電流の発生を防止できる。この後、リファレンス値および出力電圧は、より急峻に変化するので、出力電圧は十分に迅速に変更後の目標値に到達する。このようなリファレンス値の変化は、特に、スイッチング電源のソフトスタート時に好適である。
【００１３】
この発明の出力制御回路は、スイッチングパルスに応答して入力電圧をスイッチングするスイッチング電源の出力電圧を目標値に制御する。この出力制御回路は、リファレンス値を算出するリファレンス算出回路と、このリファレンス値と出力電圧との差が小さくなるように、リファレンス値と出力電圧との差分に応じた時比率を算出する回路と、この時比率を有するスイッチングパルスを生成するスイッチングパルス発生回路とを備えている。リファレンス算出回路は、出力電圧の目標値が変更されたとき、リファレンス値を、変更後の目標値まで、複数の傾きで複数回にわたり単調に線形変化させる。
【００１４】
この出力制御回路は、出力電圧の目標値が変更された場合、リファレンス値を折れ線状に単調変化させて変更後の目標値に近づける。これに応じて、出力電圧も折れ線状に単調変化する。複数の傾きが適切に設定されていれば、出力電圧のオーバーシュートおよびアンダーシュートが抑えられ、なおかつ、単一の傾きで変化させるときよりも短い時間で出力電圧が変更後の目標値に到達する。
【００１５】
リファレンス算出回路は、リファレンス値を第１の傾きで線形変化させ、続いて、第１の傾きと異なる第２の傾きで変更後の目標値まで線形変化させてもよい。ここで、第２の傾きの絶対値は、第１の傾きの絶対値よりも小さい。この場合、変更後の目標値に到達する直前のリファレンス値および出力電圧の変化が、それ以前の変化よりも緩やかである。比較的急峻な第１の傾きでの変化によって出力電圧の目標値への迅速な到達が可能となる。また、比較的緩やかな第２の傾きでの変化によって、オーバーシュートおよびアンダーシュートが抑えられる。
【００１６】
リファレンス算出回路は、リファレンス値を第３の傾きで線形変化させ、続いて、第３の傾きと異なる第４の傾きで線形変化させてもよい。ここで、第４の傾きの絶対値は、第３の傾きの絶対値よりも小さい。この場合、リファレンス値および出力電圧の第４の傾きでの変化が、それ以前の第３の傾きでの変化よりも緩やかである。このため、第３の傾きから第４の傾きに切り替えられるときのオーバーシュートおよびアンダーシュートが抑えられる。
【００１７】
リファレンス算出回路は、リファレンス値が変更後の目標値に近づくにつれて、徐々に絶対値の小さな傾きでリファレンス値を線形変化させてもよい。この場合、出力電圧のオーバーシュートおよびアンダーシュートが確実に抑えられるとともに、出力電圧をいっそう迅速に目標値に到達させることが可能である。
【００１８】
リファレンス算出回路は、リファレンス値を変更前の目標値から第５の傾きで線形変化させ、続いて、リファレンス値を第５の傾きと異なる第６の傾きで線形変化させてもよい。ここで、第５の傾きの絶対値は、第６の傾きの絶対値よりも小さい。この場合、リファレンス値および出力電圧が最初緩やかに変化するので、突入電流の発生を防止できる。この後、リファレンス値および出力電圧は、より急峻に変化するので、出力電圧は十分に迅速に変更後の目標値に到達する。このようなリファレンス値の変化は、特に、スイッチング電源のソフトスタート時に好適である。
【００１９】
この発明のスイッチング電源は、入力電圧をスイッチングして目標値の出力電圧を生成する。このスイッチング電源は、スイッチングパルスに応答して入力電圧をスイッチングするスイッチング素子と、スイッチングパルスを生成してスイッチング素子に供給する上記の出力制御回路とを備えている。
【００２０】
【発明の実施の形態】
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
【００２１】
（第１実施形態）図１は、第１実施形態のスイッチング電源１００の構成を示す概略図である。スイッチング電源１００は、直流の入力電圧Ｖｉｎを直流の出力電圧Ｖｏｕｔに変換するＤＣ／ＤＣコンバータである。ＤＣ／ＤＣコンバータ１００は、負荷７に出力電圧Ｖｏｕｔを印可する。ＤＣ／ＤＣコンバータ１００は、ＰＷＭ（Pulse Width Modulation：パルス幅変調）制御によりスイッチング素子をオンオフして出力電圧Ｖｏｕｔを決定する。入力電圧Ｖｉｎは、予め設定された値（例えば、５Ｖ）を有している。出力電圧Ｖｏｕｔに関しては、負荷７に応じて所定の目標値が設定される。負荷７は、例えば、ＣＰＵ、ＰＬＤまたはＤＳＰである。
【００２２】
ＤＣ／ＤＣコンバータ１００は、出力制御回路１、スイッチング素子２および３、インダクタ４、ならびにコンデンサ５を有する。出力制御回路１は、ＤＣ／ＤＣコンバータ１００の出力に接続されるとともに、スイッチング素子２および３に接続されている。出力制御回路１は、一つの集積回路（ＩＣ）チップであってもよい。スイッチング素子２および３は、互いに直列に接続されている。スイッチング素子２の一端には、入力電圧Ｖｉｎが印可される。スイッチング素子３の一端は接地されている。インダクタ４は、スイッチング素子２および３の間に接続されている。インダクタ４およびコンデンサ５は、互いに直列に接続されており、平滑回路６を構成している。
【００２３】
出力制御回路１は、出力電圧Ｖｏｕｔが目標値となるようにスイッチングパルス信号を生成し、スイッチング素子２および３のオンオフを制御する。本実施形態では、スイッチング素子２および３は、電界効果トランジスタ（ＦＥＴ）であり、スイッチングパルスは、ＦＥＴ用のゲートパルスである。スイッチング素子２および３は、出力制御回路１からハイのスイッチングパルスを受け取るとオン状態になり、ローのスイッチングパルスを受け取るとオフ状態になる。スイッチングパルスに応答したスイッチング素子２および３のスイッチング動作によって、入力電圧Ｖｉｎと等しい振幅を有するパルス状の電圧が平滑回路６に印可される。平滑回路６は、そのパルス電圧を平均化する。この平均化された電圧が、ＤＣ／ＤＣコンバータ１００の出力電圧Ｖｏｕｔである。
【００２４】
以下では、出力制御回路１の構成を詳細に説明する。出力制御回路１は、Ａ／Ｄコンバータ１０、減算器１１、スイッチングパルス制御器１２、ＦＥＴ駆動回路１３、設定値メモリ１４、リファレンス算出回路１５、およびリファレンスメモリ１６を含んでいる。Ａ／Ｄコンバータ１０の入力は、ＤＣ／ＤＣコンバータ１００の出力に接続されている。Ａ／Ｄコンバータ１０の出力は、減算器１１およびリファレンス算出回路１５の入力に接続されている。減算器１１の出力は、スイッチングパルス制御器１２の入力に接続されている。スイッチングパルス制御器１２の出力は、ＦＥＴ駆動回路１３の入力に接続されている。設定値メモリ１４には、ＤＣ／ＤＣコンバータ１００の外部に配置される外部設定装置８が接続されている。設定値メモリ１４には、リファレンス算出回路１５も接続されている。リファレンス算出回路１５は、リファレンスメモリ１６にも接続されている。リファレンスメモリ１６は、減算器１１の入力にも接続されている。
【００２５】
Ａ／Ｄコンバータ１０には、ＤＣ／ＤＣコンバータ１００のアナログ出力電圧Ｖｏｕｔが入力される。Ａ／Ｄコンバータ１０は、このアナログ出力電圧Ｖｏｕｔをデジタル化して減算器１１およびリファレンス算出回路１５へ送出する。リファレンス算出回路１５は、内部カウンタを含んでいる。リファレンス算出回路１５は、出力電圧Ｖｏｕｔと種々の設定値とを用いてリファレンス電圧値Ｖｒｅｆを算出する。設定値メモリ１４は、これらの設定値を格納する記憶装置である。
【００２６】
以下では、設定値メモリ１４の記憶内容を説明する。設定値メモリ１４には、出力電圧の目標値Ｖｔ、頂点設定値Ｖｄ、傾きデータａ１、ａ２、ｂ１およびｂ２が記憶される。出力制御回路１は、ＤＣ／ＤＣコンバータ１００の出力電圧Ｖｏｕｔをこの目標値Ｖｔに安定化させる。目標値Ｖｔは、外部設定装置８によって指定される。外部設定装置８は、たとえば、負荷７そのものでもよいし、負荷７に接続されたスイッチング素子であってもよい。頂点設定値Ｖｄは、折れ線状に変化するリファレンス値Ｖｒｅｆの頂点、すなわち折れ曲がり位置を指定する電圧値である。傾きデータａ１、ａ２、ｂ１およびｂ２は、リファレンス値Ｖｒｅｆの変化の傾きを指定するデータである。頂点設定値および傾きデータについては、後でより詳細に説明する。
【００２７】
リファレンス算出回路１５は、算出したリファレンス値Ｖｒｅｆをリファレンスメモリ１６へ送出する。リファレンスメモリ１６は、リファレンス値Ｖｒｅｆを格納する記憶装置である。減算器１１は、リファレンスメモリ１６からＶｒｅｆを受け取り、Ｖｒｅｆ−Ｖｏｕｔの減算を実行する。この減算により得られた差分値は、スイッチングパルス制御器１２に送られる。スイッチングパルス制御器１２は、リファレンス値Ｖｒｅｆと出力電圧Ｖｏｕｔとの差が小さくなるように、スイッチングパルスの時比率（デューティ）Ｄを算出する。具体的には、スイッチングパルス制御器１２は、Ｖｒｅｆ−Ｖｏｕｔの減算により得られた差分値に伝達関数Ｇ（ｚ）を乗じて、時比率Ｄを算出する。
【００２８】
算出された時比率ＤはＦＥＴ駆動回路１３へ送られる。ＦＥＴ駆動回路１３は、時比率Ｄのスイッチングパルス、すなわちゲートパルスを生成し、ＦＥＴ２および３へ送出する。ＦＥＴ２および３には、相互に反転したゲートパルスが入力される。このため、ＦＥＴ２および３は、交互にオンオフを繰り返す。具体的には、ＦＥＴ２がオン状態のときはＦＥＴ３がオフ状態となり、ＦＥＴ２がオフ状態のときはＦＥＴ３がオン状態となる。このようなスイッチング動作により、入力電圧Ｖｉｎはパルス電圧に変換される。平滑回路６は、このパルス電圧を平均化して直流の出力電圧Ｖｏｕｔを生成する。出力制御回路１は、生成された出力電圧Ｖｏｕｔに基づいて時比率を算出し、再びスイッチングパルスを生成する。このようなフィードバック制御により、出力電圧Ｖｏｕｔが目標値に制御される。
【００２９】
外部設定装置８によって目標値Ｖｔが変更された場合、リファレンス算出回路１５は、リファレンス値Ｖｒｅｆを変更後の目標値Ｖｔに向けて単調変化させる。出力制御回路１は、リファレンス値Ｖｒｅｆと出力電圧Ｖｏｕｔとの差が小さくなるようにスイッチングパルスの時比率を調整するので、出力電圧Ｖｏｕｔはリファレンス値Ｖｒｅｆに追従して変化する。
【００３０】
本発明の特徴は、目標値Ｖｔが変更されたときのリファレンス値Ｖｒｅｆの制御、およびＶｒｅｆの制御に応じた出力電圧Ｖｏｕｔの制御にある。以下では、図２を参照しながら、本実施形態におけるＶｒｅｆ制御の概要を説明する。図２は、リファレンス算出回路１５によって算出されるリファレンス値Ｖｒｅｆの時間変化を示している。図２の横軸は時間であり、縦軸はＶｒｅｆである。ここでは、時刻ｔ１に目標値ＶｔがＶ１からＶ２に変更されるものとする。ここで、Ｖ１＜Ｖ２である。時刻ｔ１より前はＤＣ／ＤＣコンバータ１００が定常状態にあり、リファレンス値Ｖｒｅｆおよび出力電圧Ｖｏｕｔが目標値Ｖ１に安定化されている。
【００３１】
目標値ＶｔがＶ１からＶ２に変更されると、出力制御回路１は、リファレンス値ＶｒｅｆをＶ１からＶ２に徐々に近づける。これに応じて時比率が変更され、出力電圧ＶｏｕｔがＶ１からＶ２に徐々に近づく。このとき、出力制御回路１は、Ｖｒｅｆを一定の傾きで線形変化させるのではなく、図２に示されるように、二つの異なる傾きで２段階に分けて変化させる。これが本実施形態の特徴である。
【００３２】
以下では、図２および図３を参照しながら、リファレンス値Ｖｒｅｆの制御をさらに詳細に説明する。図３は、リファレンス算出回路１５によって実行されるＶｒｅｆ算出処理を示すフローチャートである。図２および図３中の丸囲みの数字は、互いに対応している。
【００３３】
図３に示されるように、まず、リファレンス算出回路１５は、出力電圧の目標値Ｖｔの更新を待機する（Ｓ２０）。リファレンス算出回路１５は、外部設定装置８によってＶｔが更新されたことを判別すると（Ｓ２０にてＹｅｓ）、目標値Ｖｔとリファレンス値Ｖｒｅｆとを比較する（Ｓ２２）。ここで、Ｖｔとしては、変更後の目標値Ｖ２が使用される。
【００３４】
Ｖｔ≧Ｖｒｅｆの場合（Ｓ２２にてＹｅｓ）、リファレンス算出回路１５は、Ｖｒｅｆを徐々に上昇させる。図２に示されるように、この上昇には、変更前の目標値Ｖ１から中間値Ｖｍ１までの上昇である第１段階と、中間値Ｖｍ１から変更後の目標値Ｖ２までの上昇である第２段階とが含まれる。このように、Ｖｒｅｆは折れ線状に単調増加する。中間値Ｖｍ１は、折れ線の頂点に対応する。第１段階の上昇は、ステップＳ２６〜Ｓ３０によって処理される。第２段階の上昇は、ステップＳ３２〜Ｓ３８によって処理される。
【００３５】
リファレンス算出回路１５は、目標値Ｖｔおよび頂点設定値Ｖｄを用いて中間値Ｖｍ１を算出し、算出されたＶｍ１をＶｒｅｆと比較する（Ｓ２４）。Ｖｍ１は、Ｖｔ−Ｖｄの減算によって算出される。ここで、Ｖｔとしては、変更後の目標値Ｖ２が使用される。すなわち、Ｖｍ１＝Ｖ２−Ｖｄである。このように、頂点設定値Ｖｄは、変更後の目標値と中間値との差分を指定する電圧値である。
【００３６】
Ｖｍ１＞Ｖｒｅｆの場合、すなわち中間値Ｖｍ１がリファレンス値よりも大きい場合（Ｓ２４にてＮｏ）、ステップＳ２６〜Ｓ３０が実行される。ステップＳ２６〜Ｓ３０は、Ｖｒｅｆを変更前の目標値Ｖ１から中間値Ｖｍ１まで単一の傾きで線形に上昇させる。具体的に述べると、リファレンス算出回路１５は、内部カウンタの値を表す変数ｄｃｏｕｎｔ１を１だけ増分し（Ｓ２６）、その後、カウンタ値ｄｃｏｕｎｔ１と傾きデータａ１を比較する（Ｓ２８）。傾きデータａ１は、Ｖｒｅｆを１だけ増分するのに必要なカウンタ値ｄｃｏｕｎｔ１の増加量である。ｄｃｏｕｎｔ１≦ａ１の場合（Ｓ２８にてＮｏ）、リファレンス算出回路１５は、Ｖｒｅｆを増分することなくステップＳ２４に処理を戻す。一方、ｄｃｏｕｎｔ１＞ａ１の場合（Ｓ２８にてＹｅｓ）、ｄｃｏｕｎｔ１を０にリセットするとともに、Ｖｒｅｆを１だけ増分する（Ｓ３０）。このように、リファレンス算出回路１５は、カウンタ値ｄｃｏｕｎｔ１がａ１だけ増加するたびに、Ｖｒｅｆを１だけ増分する。したがって、図２に示されるＶｒｅｆの傾きＡ１は、１／ａ１に相当する。ステップＳ２６〜Ｓ３０は、ＶｒｅｆがＶｍ１に達するまで繰り返される。このため、Ｖｒｅｆは、時間の経過とともにＶ１からＶｍ１まで傾きＡ１で単調増加する。
【００３７】
ＶｒｅｆがＶｍ１に達すると（Ｓ２４にてＹｅｓ）、ステップＳ３２〜Ｓ３８が実行される。ステップＳ３２〜Ｓ３８は、Ｖｒｅｆを中間値Ｖｍ１から変更後の目標値Ｖ２まで単一の傾きで単調に上昇させる。具体的に述べると、まず、リファレンス算出回路１５は、ＶｔとＶｒｅｆとを比較する（Ｓ３２）。ここで、Ｖｔとしては、変更後の目標値Ｖ２が使用される。Ｖｔ＞Ｖｒｅｆの場合、すなわちリファレンス値が変更後の目標値に達していない場合（Ｓ３２にてＮｏ）、リファレンス算出回路１５は、傾きＡ２でＶｒｅｆを増加するためにステップＳ３４〜Ｓ３８を実行する。Ａ２は、設定値メモリ１４に格納された傾きデータａ２によって定まる。本実施形態では、傾きＡ２の絶対値は、以前の傾きＡ１の絶対値よりも小さい。
【００３８】
リファレンス算出回路１５は、内部カウンタの値を表す変数ｄｃｏｕｎｔ２を１だけ増分し（Ｓ３４）、その後、カウンタ値ｄｃｏｕｎｔ２と傾きデータａ２を比較する（Ｓ３６）。傾きデータａ２は、Ｖｒｅｆを１だけ増分させるのに必要なカウンタ値ｄｃｏｕｎｔ２の増加量である。ｄｃｏｕｎｔ２≦ａ２の場合（Ｓ３６にてＮｏ）は、リファレンス算出回路１５は、Ｖｒｅｆを増分することなくステップＳ２４に処理を戻す。一方、ｄｃｏｕｎｔ２＞ａ２の場合（Ｓ３６にてＹｅｓ）、ｄｃｏｕｎｔ２を０にリセットするとともに、Ｖｒｅｆを１だけ増分する（Ｓ３８）。このように、リファレンス算出回路１５は、カウンタ値ｄｃｏｕｎｔ２がａ２だけ増加するたびに、Ｖｒｅｆを１だけ増分する。したがって、図２に示されるＶｒｅｆの傾きＡ２は、１／ａ２に相当する。ステップＳ３４〜Ｓ３８は、ＶｒｅｆがＶ２に達するまで繰り返される。このため、Ｖｒｅｆは、時間の経過とともにＶｍ１からＶ２まで傾きＡ２で単調増加する。
【００３９】
ＶｒｅｆがＶ２に達すると（Ｓ３２にてＹｅｓ）、リファレンス算出回路１５は、ステップＳ２０に処理を戻し、再び目標値Ｖｔの更新を待機する。これにより、Ｖｒｅｆの更新が停止し、出力電圧Ｖｏｕｔは変更後の目標値Ｖ２に安定化する。
【００４０】
以上は、変更後の目標値が現在の目標値よりも高い場合の処理である。以下では、図３および図４を参照しながら、変更後の目標値が現在の目標値よりも低い場合の処理を説明する。この処理は、図３のステップＳ２２にてＮｏと判断されたときに実行される。図４は、目標値が低減されるときのリファレンス値Ｖｒｅｆの時間変化を示している。図４の横軸は時間であり、縦軸はＶｒｅｆである。ここでは、時刻ｔ２に目標値ＶｔがＶ２からＶ３に変更されるものとする。ここで、Ｖ２＞Ｖ３である。時刻ｔ２の直前はＤＣ／ＤＣコンバータ１００が定常状態にあり、Ｖｒｅｆが目標値Ｖ２に安定化されている。
【００４１】
図３に示されるように、Ｖｔ＜Ｖｒｅｆの場合（Ｓ２２にてＮｏ）、リファレンス算出回路１５は、Ｖｒｅｆを徐々に下降させる。ここで、Ｖｔとしては、変更後の目標値Ｖ３が使用される。図４に示されるように、この下降には、変更前の目標値Ｖ２から中間値Ｖｍ２までの下降である第１段階と、中間値Ｖｍ２から変更後の目標値Ｖ３までの下降である第２段階とが含まれる。このように、Ｖｒｅｆは折れ線状に単調減少する。中間値Ｖｍ２は、折れ線の頂点に対応する。第１段階の下降は、ステップＳ４２〜Ｓ４６によって処理される。第２段階の下降は、ステップＳ５０〜Ｓ５４によって処理される。
【００４２】
リファレンス算出回路１５は、目標値Ｖｔおよび頂点設定値Ｖｄを用いて中間値Ｖｍ２を算出し、算出されたＶｍ２をＶｒｅｆと比較する（Ｓ４０）。Ｖｍ２は、Ｖｔ＋Ｖｄの加算によって算出される。ここで、Ｖｔとしては、変更後の目標値Ｖ３が使用される。すなわち、Ｖｍ２＝Ｖ３＋Ｖｄである。
【００４３】
Ｖｍ２＜Ｖｒｅｆの場合、すなわちリファレンス値が中間値Ｖｍ２よりも大きい場合（Ｓ４０にてＮｏ）、ステップＳ４２〜Ｓ４６が実行される。ステップＳ４２〜Ｓ４６は、Ｖｒｅｆを変更前の目標値Ｖ２から中間値Ｖｍ２まで単一の傾きで線形に下降させる。具体的に述べると、リファレンス算出回路１５は、内部カウンタの値を表す変数ｄｃｏｕｎｔ１を１だけ増分し（Ｓ４２）、その後、カウンタ値ｄｃｏｕｎｔ１と傾きデータｂ１を比較する（Ｓ４４）。傾きデータｂ１は、Ｖｒｅｆを１だけ減分するのに必要なカウンタ値ｄｃｏｕｎｔ１の増加量である。ｄｃｏｕｎｔ１≦ｂ１の場合（Ｓ４４にてＮｏ）、リファレンス算出回路１５は、Ｖｒｅｆを減分することなくステップＳ４０に処理を戻す。一方、ｄｃｏｕｎｔ１＞ｂ１の場合（Ｓ４４にてＹｅｓ）、ｄｃｏｕｎｔ１を０にリセットするとともに、Ｖｒｅｆを１だけ減分する（Ｓ４６）。このように、リファレンス算出回路１５は、カウンタ値ｄｃｏｕｎｔ１がｂ１だけ増加するたびに、Ｖｒｅｆを１だけ減分する。したがって、図４に示されるＶｒｅｆの傾きＢ１は、１／ｂ１に相当する。ステップＳ４２〜Ｓ４６は、ＶｒｅｆがＶｍ２に達するまで繰り返される。このため、Ｖｒｅｆは、時間の経過とともにＶ２からＶｍ２まで傾きＢ１で単調減少する。
【００４４】
ＶｒｅｆがＶｍ２に達すると（Ｓ４０にてＹｅｓ）、ステップＳ４８〜Ｓ５４が実行される。ステップＳ４８〜Ｓ５４は、Ｖｒｅｆを中間値Ｖｍ２から変更後の目標値Ｖ３まで単一の傾きで単調に下降させる。具体的に述べると、まず、リファレンス算出回路１５は、ＶｔとＶｒｅｆとを比較する（Ｓ４８）。ここで、Ｖｔとしては、変更後の目標値Ｖ３が使用される。Ｖｔ＞Ｖｒｅｆの場合、すなわちリファレンス値が変更後の目標値に達していない場合（Ｓ４８にてＮｏ）、リファレンス算出回路１５は、傾きＢ２でＶｒｅｆを下降するためにステップＳ５０〜Ｓ５４を実行する。Ｂ２は、設定値メモリ１４に格納された傾きデータｂ２によって定まる。本実施形態では、傾きＢ２の絶対値は、以前の傾きＢ１の絶対値よりも低い。
【００４５】
リファレンス算出回路１５は、内部カウンタの値を表す変数ｄｃｏｕｎｔ２を１だけ増分し（Ｓ５０）、その後、カウンタ値ｄｃｏｕｎｔ２と傾きデータｂ２を比較する（Ｓ５２）。傾きデータｂ２は、Ｖｒｅｆを１だけ減分させるのに必要なカウンタ値ｄｃｏｕｎｔ２の増加量である。ｄｃｏｕｎｔ２≦ｂ２の場合（Ｓ５２にてＮｏ）は、リファレンス算出回路１５は、Ｖｒｅｆを減分することなく、ステップＳ４８に処理を戻す。一方、ｄｃｏｕｎｔ２＞ｂ２の場合（Ｓ５２にてＹｅｓ）、ｄｃｏｕｎｔ２を０にリセットするとともに、Ｖｒｅｆを１だけ減分する（Ｓ５４）。このように、リファレンス算出回路１５は、カウンタ値ｄｃｏｕｎｔ２がｂ２だけ増加するたびに、Ｖｒｅｆを１だけ減分する。したがって、図４に示されるＶｒｅｆの傾きＢ２は、１／ｂ２に相当する。ステップＳ５０〜Ｓ５４は、ＶｒｅｆがＶ３に達するまで繰り返される。このため、Ｖｒｅｆは、時間の経過とともにＶｍ２からＶ３まで傾きＢ２で単調減少する。
【００４６】
ＶｒｅｆがＶ３に達すると（Ｓ４８にてＹｅｓ）、リファレンス算出回路１５は、ステップＳ２０に処理を戻し、再び目標値Ｖｔの更新を待機する。これにより、Ｖｒｅｆの更新が停止し、出力電圧Ｖｏｕｔは変更後の目標値Ｖ３に安定化する。
【００４７】
図２および図４に示されるように、リファレンス値Ｖｒｅｆは、立ち上がり時および立ち下がり時は比較的急峻に変化し、その後、変更後の目標値の手前で緩やかに変化する。出力電圧Ｖｏｕｔも、このＶｒｅｆの変化に追従して同様に変化する。
【００４８】
以下では、図５を参照しながら、本実施形態の利点を説明する。図５は、本実施形態の出力制御方法による出力電圧Ｖｏｕｔの時間変化を示すグラフ８０を示している。図５には、比較のため、単一の傾きでのＶｒｅｆの時間変化を示すグラフ８１および８２も示されている。グラフ８１は、Ｖｒｅｆを上記の傾きＡ１で変化させたときのＶｏｕｔの時間変化を示している。グラフ８２は、Ｖｒｅｆを上記の傾きＡ２で変化させたときのＶｏｕｔの時間変化を示している。ここでは、Ｖｒｅｆが０からＶａまで上昇させられる。
【００４９】
グラフ８１に示されるように、Ｖｒｅｆを傾きＡ１で急峻に増加させると、Ｖｏｕｔが短時間でＶａに到達するものの、大きなオーバーシュート８１ａおよびアンダーシュート８１ｂが発生する。また、グラフ８２に示されるように、Ｖｒｅｆを傾きＡ２で緩やかに増加させると、オーバーシュート８２ａおよびアンダーシュート８２ｂは抑えられるが、ＶｒｅｆがＶａに到達するまでに長時間を要する。これに対し、グラフ８０に示されるように、本実施形態では、二つの傾きＡ１およびＡ２を切り替えることにより、オーバーシュート８０ａおよびアンダーシュート８０ｂを抑え、なおかつ、出力電圧を目標値Ｖａに十分に迅速に到達させることができる。図５は、出力電圧の上昇を示しているが、出力電圧を下降させるときも同様の効果が得られる。
【００５０】
なお、傾きＡ１とＡ２の差、または傾きＢ１とＢ２の差があまりに大きいと、傾きの切り替え時にオーバーシュートおよびアンダーシュートが発生するおそれがある。したがって、Ｖｒｅｆ変化の複数の傾きは、傾きの切り替え時におけるオーバーシュートおよびアンダーシュートが十分に抑えられるように選択することが好ましい。
【００５１】
（第２実施形態）本実施形態は、リファレンス値Ｖｒｅｆの変化が第１実施形態と異なる。他の構成は、第１実施形態と同様である。スイッチング電源および出力制御回路の構成は図１に示されている。
【００５２】
図６は、本実施形態におけるＶｒｅｆの時間変化を示している。図６の横軸は時間であり、縦軸はＶｒｅｆである。ここでは、時刻ｔ１に目標値ＶｔがＶ１からＶ２に変更され、時刻ｔ３に目標値ＶｔがＶ２からＶ３に変更されるものとする。ここで、Ｖ２＞Ｖ３＞Ｖ１である。時刻ｔ１より前はＤＣ／ＤＣコンバータ１００が定常状態にあり、リファレンス値Ｖｒｅｆおよび出力電圧ＶｏｕｔがＶ１に安定化されている。また、時刻ｔ３の直前では、ＤＣ／ＤＣコンバータ１００が定常状態にあり、リファレンス値Ｖｒｅｆおよび出力電圧ＶｏｕｔがＶ２に安定化されている。
【００５３】
第１実施形態では、リファレンス値Ｖｒｅｆの上昇および下降の双方において共通の頂点設定値Ｖｄを使用して中間値Ｖｍ１およびＶｍ２を決定する。しかし、Ｖｒｅｆの上昇と下降とで異なる頂点設定値を使用してもよい。本実施形態では、Ｖｒｅｆの上昇時は頂点設定値Ｖｄ１を使用し、Ｖｒｅｆの下降時はＶｄ１と異なる頂点設定値Ｖｄ２を使用する。したがって、図６において、中間値Ｖｍ３はＶ２−Ｖｄ１に等しく、中間値Ｖｍ４はＶ３＋Ｖｄ２に等しい。
【００５４】
図６に示されるように、目標値Ｖｔが変更されると、リファレンス値Ｖｒｅｆは二つの傾きで２回にわたり線形変化する。その結果、Ｖｒｅｆは、折れ線状に変化する。上昇時の折れ線は、一つの頂点９０を挟む二つの節９１および９２から構成されている。下降時の折れ線は、一つの頂点９３を挟む二つの節９４および９５から構成されている。節９１および９２は、互いに異なる傾きＡ１およびＡ２を有している。節９４および９５は、互いに異なる傾きＢ１およびＢ２を有している。｜Ａ１｜＞｜Ａ２｜であり、｜Ｂ１｜＞｜Ｂ２｜である。したがって、Ｖｒｅｆは、立ち上がり時および立ち下がり時は比較的急峻に変化し、その後、変更後の目標値の手前で緩やかに変化する。出力電圧Ｖｏｕｔも、このＶｒｅｆの変化に追従して同様に変化する。このようなＶｒｅｆおよびＶｏｕｔの変化は、第１実施形態と同じである。したがって、本実施形態でも、第１実施形態と同様の効果が得られる。
【００５５】
（第３実施形態）本実施形態は、リファレンス値Ｖｒｅｆの変化が第１実施形態と異なる。他の構成は、第１実施形態と同様である。スイッチング電源および出力制御回路の構成は図１に示されている。
【００５６】
図７は、本実施形態におけるＶｒｅｆの時間変化を示している。図７の横軸は時間であり、縦軸はＶｒｅｆである。ここでは、時刻ｔ１に目標値ＶｔがＶ１からＶ２に変更され、時刻ｔ３に目標値ＶｔがＶ２からＶ３に変更されるものとする。ここで、Ｖ２＞Ｖ３＞Ｖ１である。時刻ｔ１より前はＤＣ／ＤＣコンバータ１００が定常状態にあり、リファレンス値Ｖｒｅｆおよび出力電圧ＶｏｕｔがＶ１に安定化されている。また、時刻ｔ３の直前では、ＤＣ／ＤＣコンバータ１００が定常状態にあり、リファレンス値Ｖｒｅｆおよび出力電圧ＶｏｕｔがＶ２に安定化されている。
【００５７】
本実施形態は、目標値Ｖｔが変更されると、リファレンス値Ｖｒｅｆを三つの傾きで３回にわたって線形変化させる。図７に示されるように、ＶｔがＶ１からＶ２に変更されると、Ｖｒｅｆは傾きＡ３〜Ａ５で段階的に単調増加する。すなわち、Ｖｒｅｆは、傾きＡ３でＶ１から中間値Ｖｍ５まで上昇し、続いて、傾きＡ４で中間値Ｖｍ５から中間値Ｖｍ６まで上昇し、その後、傾きＡ５で中間値Ｖｍ６からＶ２まで上昇する。中間値Ｖｍ５およびＶｍ６は、二つの頂点設定値Ｖｄ３およびＶｄ４を用いて決定される。Ｖｍ５＝Ｖ２−Ｖｄ４−Ｖｄ３であり、Ｖｍ６＝Ｖ２−Ｖｄ４である。
【００５８】
また、ＶｔがＶ２からＶ３に変更されると、Ｖｒｅｆは傾きＢ３〜Ｂ５で段階的に単調減少する。すなわち、Ｖｒｅｆは、傾きＢ３でＶ２から中間値Ｖｍ７まで下降し、続いて、傾きＢ４で中間値Ｖｍ７から中間値Ｖｍ８まで下降し、その後、傾きＢ５で中間値Ｖｍ７からＶ３まで下降する。中間値Ｖｍ７およびＶｍ８は、二つの頂点設定値Ｖｄ５およびＶｄ６を用いて決定される。Ｖｍ７＝Ｖ３＋Ｖｄ６＋Ｖｄ５であり、Ｖｍ８＝Ｖ３＋Ｖｄ６である。
【００５９】
なお、傾きＡ３〜Ａ５およびＢ３〜Ｂ５に対応する傾きデータおよび頂点設定値Ｖｄ３〜Ｖｄ６は、設定値メモリ１４に記憶されている。
【００６０】
本実施形態では、｜Ａ３｜＜｜Ａ４｜＞｜Ａ５｜であり、｜Ｂ３｜＜｜Ｂ４｜＞｜Ｂ５｜である。したがって、Ｖｒｅｆは、立ち上がり時および立ち下がり時は緩やかに変化し、続いて急峻に変化し、その後、変更後の目標値の手前で再び緩やかに変化する。
【００６１】
立ち上がり時および立ち下がり時の変化が緩やかなので、突入電流の発生を防止できる。立ち上がり時が緩やかなＶｒｅｆの変化は、ＤＣ／ＤＣコンバータ１００のソフトスタートに特に有効である。立ち上がり時および立ち下がり時の緩やかな変化の後、Ｖｒｅｆを急峻に変化させることにより、変更後の目標値に到達するまでの時間が短縮される。その後、Ｖｒｅｆを再び緩やかに変化させることにより、オーバーシュートおよびアンダーシュートが抑えられる。
【００６２】
（第４実施形態）本実施形態は、リファレンス値Ｖｒｅｆの変化が第１実施形態と異なる。他の構成は、第１実施形態と同様である。スイッチング電源および出力制御回路の構成は図１に示されている。
【００６３】
図８は、本実施形態におけるＶｒｅｆの時間変化を示している。図８の横軸は時間であり、縦軸はＶｒｅｆである。ここでは、時刻ｔ１に目標値ＶｔがＶ１からＶ２に変更され、時刻ｔ４に目標値ＶｔがＶ２からＶ３に変更されるものとする。ここで、Ｖ２＞Ｖ３＞Ｖ１である。時刻ｔ１より前はＤＣ／ＤＣコンバータ１００が定常状態にあり、リファレンス値Ｖｒｅｆおよび出力電圧ＶｏｕｔがＶ１に安定化されている。また、時刻ｔ４の直前では、ＤＣ／ＤＣコンバータ１００が定常状態にあり、リファレンス値Ｖｒｅｆおよび出力電圧ＶｏｕｔがＶ２に安定化されている。
【００６４】
本実施形態は、目標値Ｖｔが変更されると、リファレンス値Ｖｒｅｆを三つの傾きで３回にわたって単調に変化させる。図８に示されるように、ＶｔがＶ１からＶ２に変更されると、Ｖｒｅｆは傾きＡ６〜Ａ８で段階的に単調増加する。すなわち、Ｖｒｅｆは、傾きＡ６でＶ１から中間値Ｖｍ９まで上昇し、続いて、傾きＡ７で中間値Ｖｍ９から中間値Ｖｍ１０まで上昇し、その後、傾きＡ８で中間値Ｖｍ１０からＶ２まで上昇する。中間値Ｖｍ９およびＶｍ１０は、二つの頂点設定値Ｖｄ７およびＶｄ８を用いて決定される。Ｖｍ９＝Ｖ２−Ｖｄ８−Ｖｄ７であり、Ｖｍ１０＝Ｖ２−Ｖｄ８である。
【００６５】
また、ＶｔがＶ２からＶ３に変更されると、Ｖｒｅｆは傾きＢ６〜Ｂ８で段階的に単調減少する。すなわち、Ｖｒｅｆは、傾きＢ６でＶ２から中間値Ｖｍ１１まで下降し、続いて、傾きＢ７で中間値Ｖｍ１１から中間値Ｖｍ１２まで下降し、その後、傾きＢ８で中間値Ｖｍ１２からＶ３まで下降する。中間値Ｖｍ１１およびＶｍ１２は、二つの頂点設定値Ｖｄ９およびＶｄ１０を用いて決定される。Ｖｍ１１＝Ｖ３＋Ｖｄ１０＋Ｖｄ９であり、Ｖｍ１２＝Ｖ３＋Ｖｄ１０である。
【００６６】
なお、傾きＡ６〜Ａ８およびＢ６〜Ｂ８に対応する傾きデータおよび頂点設定値Ｖｄ９〜Ｖｄ１２は、設定値メモリ１４に記憶されている。
【００６７】
本実施形態では、｜Ａ６｜＞｜Ａ７｜＞｜Ａ８｜であり、｜Ｂ６｜＞｜Ｂ７｜＞｜Ｂ８｜である。したがって、Ｖｒｅｆは、立ち上がり時および立ち下がり時に近いほど急峻に変化し、Ｖｒｅｆが変更後の目標値に近づくにつれて、徐々に絶対値の小さな傾きで緩やかに変化する。この点が、第２実施形態との相違点である。
【００６８】
本実施形態は、第１および第２実施形態と比べてＶｒｅｆの折れ曲がり回数を増やすとともに、徐々にＶｒｅｆの変化を緩やかにする。折れ曲がり回数の増加に伴い、Ｖｒｅｆの変化は、急峻な変化をより多く含むことができる。これにより、Ｖｒｅｆおよび出力電圧Ｖｏｕｔの変更後の目標値への到達時間をいっそう短縮し、なおかつ、オーバーシュートおよびアンダーシュートを十分に抑えることができる。これは、図８を図６と比較すれば明らかである。
【００６９】
以上、本発明をその実施形態に基づいて詳細に説明した。しかし、本発明は上記実施形態に限定されるものではない。本発明は、その要旨を逸脱しない範囲で様々な変形が可能である。
【００７０】
上記実施形態では、リファレンス値Ｖｒｅｆを２または３個の傾きで変化させる。しかし、Ｖｒｅｆは４個以上の傾きで変化させてもよい。傾きの数が増えるほど、リファレンス算出回路１５の構成は複雑になるが、リファレンス値および出力電圧の目標値への到達時間をより短縮することができる。
【００７１】
設定値メモリ１４に格納される頂点設定値Ｖｄは、外部設定装置８によって指定されてもよい。例えば、複数の頂点設定値Ｖｄが設定値メモリ１４に予め格納されており、外部設定装置８によっていずれかの値が選択されてもよい。
【００７２】
上記実施形態の出力制御回路１は、デジタル回路である。しかし、本発明に係る出力制御回路は、アナログ回路であってもよい。
【００７３】
【発明の効果】
本発明は、リファレンス値を複数の傾きで折れ線状に変化させるので、オーバーシュートおよびアンダーシュートを抑えつつ、目標値に迅速に到達するようにスイッチング電源の出力電圧を制御することができる。
【図面の簡単な説明】
【図１】実施形態のスイッチング電源の構成を示す概略図である。
【図２】第１実施形態におけるリファレンス値の上昇を示す図である。
【図３】リファレンス値算出処理を示すフローチャートである。
【図４】第１実施形態におけるリファレンス値の下降を示す図である。
【図５】第１実施形態における出力電圧の上昇を示す図である。
【図６】第１実施形態におけるリファレンス値の時間変化を示す図である。
【図７】第２実施形態におけるリファレンス値の時間変化を示す図である。
【図８】第３実施形態におけるリファレンス値の時間変化を示す図である。
【符号の説明】
１…出力制御回路、２および３…スイッチング素子、４…インダクタ、５…コンデンサ、６…平滑回路、７…負荷、８…外部設定装置、１０…Ａ／Ｄコンバータ、１１…減算器、１２…スイッチングパルス制御器、１３…ＦＥＴ駆動回路、１４…設定値メモリ、１５…リファレンス算出回路、１６…リファレンスメモリ。
Claims (11)
- スイッチング電源の出力電圧を目標値に制御する方法であって、
リファレンス値を算出するステップと、
前記リファレンス値と前記出力電圧との差が小さくなるように、前記リファレンス値と前記出力電圧との差分に応じた時比率を算出するステップと、
前記時比率を有するスイッチングパルスを生成するステップと、
前記スイッチングパルスに応答して前記スイッチング電源の入力電圧をスイッチングするステップと
を備え、
前記リファレンス値を算出するステップは、前記出力電圧の目標値が変更されたとき、前記リファレンス値を、変更後の前記目標値まで、複数の傾きで複数回にわたり単調に線形変化させる
スイッチング電源の出力制御方法。 - 前記リファレンス値を算出するステップは、前記リファレンス値を第１の傾きで線形変化させ、続いて、前記第１の傾きと異なる第２の傾きで前記変更後の目標値まで線形変化させることを含んでおり、
前記第２の傾きの絶対値は、前記第１の傾きの絶対値よりも小さい
請求項１に記載のスイッチング電源の出力制御方法。 - 前記リファレンス値を算出するステップは、前記リファレンス値を第３の傾きで線形変化させ、続いて、前記第３の傾きと異なる第４の傾きで線形変化させることを含んでおり、
前記第４の傾きの絶対値は、前記第３の傾きの絶対値よりも小さい
請求項１または２に記載のスイッチング電源の出力制御方法。 - 前記リファレンス値を算出するステップは、前記リファレンス値が前記変更後の目標値に近づくにつれて、徐々に絶対値の小さな傾きで前記リファレンス値を線形変化させる、請求項１または２に記載のスイッチング電源の出力制御方法。
- 前記リファレンス値を算出するステップは、前記リファレンス値を変更前の前記目標値から第５の傾きで線形変化させ、続いて、前記リファレンス値を前記第５の傾きと異なる第６の傾きで線形変化させることを含んでおり、
前記第５の傾きの絶対値は、前記第６の傾きの絶対値よりも小さい
請求項１〜３のいずれかに記載のスイッチング電源の出力制御方法。 - スイッチングパルスに応答して入力電圧をスイッチングするスイッチング電源の出力電圧を目標値に制御する出力制御回路であって、
リファレンス値を算出するリファレンス算出回路と、
前記リファレンス値と前記出力電圧との差が小さくなるように、前記リファレンス値と前記出力電圧との差分に応じた時比率を算出する回路と、
前記時比率を有する前記スイッチングパルスを生成するスイッチングパルス発生回路と
を備え、
前記リファレンス算出回路は、前記出力電圧の目標値が変更されたとき、前記リファレンス値を、変更後の前記目標値まで、複数の傾きで複数回にわたり単調に線形変化させる
出力制御回路。 - 前記リファレンス算出回路は、前記リファレンス値を第１の傾きで線形変化させ、続いて、前記第１の傾きと異なる第２の傾きで前記変更後の目標値まで線形変化させ、
前記第２の傾きの絶対値は、前記第１の傾きの絶対値よりも小さい
請求項６に記載の出力制御回路。 - 前記リファレンス算出回路は、前記リファレンス値を第３の傾きで線形変化させ、続いて、前記第３の傾きと異なる第４の傾きで線形変化させ、
前記第４の傾きの絶対値は、前記第３の傾きの絶対値よりも小さい
請求項６または７に記載の出力制御回路。 - 前記リファレンス算出回路は、前記リファレンス値が前記変更後の目標値に近づくにつれて、徐々に絶対値の小さな傾きで前記リファレンス値を線形変化させる、請求項６または７に記載の出力制御回路。
- 前記リファレンス算出回路は、前記リファレンス値を変更前の前記目標値から第５の傾きで線形変化させ、続いて、前記リファレンス値を前記第５の傾きと異なる第６の傾きで線形変化させ、
前記第５の傾きの絶対値は、前記第６の傾きの絶対値よりも小さい
請求項６〜８のいずれかに記載の出力制御回路。 - 入力電圧をスイッチングして目標値の出力電圧を生成するスイッチング電源であって、
スイッチングパルスに応答して前記入力電圧をスイッチングするスイッチング素子と、
前記スイッチングパルスを生成して前記スイッチング素子に供給する請求項６〜１０のいずれかに記載の出力制御回路と
を備えるスイッチング電源。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003090885A JP3708088B2 (ja) | 2003-03-28 | 2003-03-28 | スイッチング電源の出力制御方法、出力制御回路およびスイッチング電源 |
| US10/800,679 US7071666B2 (en) | 2003-03-28 | 2004-03-16 | Switching power supply, and method and circuit for regulating output of the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003090885A JP3708088B2 (ja) | 2003-03-28 | 2003-03-28 | スイッチング電源の出力制御方法、出力制御回路およびスイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004297983A JP2004297983A (ja) | 2004-10-21 |
| JP3708088B2 true JP3708088B2 (ja) | 2005-10-19 |
Family
ID=32985298
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003090885A Expired - Fee Related JP3708088B2 (ja) | 2003-03-28 | 2003-03-28 | スイッチング電源の出力制御方法、出力制御回路およびスイッチング電源 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7071666B2 (ja) |
| JP (1) | JP3708088B2 (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4238914B2 (ja) * | 2004-04-12 | 2009-03-18 | 株式会社村田製作所 | スイッチング電源回路 |
| JP2006353032A (ja) * | 2005-06-17 | 2006-12-28 | Toyota Motor Corp | 電圧変換装置 |
| JP4775000B2 (ja) * | 2006-01-20 | 2011-09-21 | 富士電機株式会社 | Ｄｃ−ｄｃコンバータ |
| JP2007244086A (ja) * | 2006-03-08 | 2007-09-20 | Shindengen Electric Mfg Co Ltd | スイッチング電源装置のソフトスタート回路 |
| US7602164B2 (en) | 2006-04-10 | 2009-10-13 | Hai Huu Vo | Adaptive DC to DC converter system |
| JP4720664B2 (ja) * | 2006-07-25 | 2011-07-13 | トヨタ自動車株式会社 | 電源バックアップシステム |
| JP4650797B2 (ja) * | 2006-12-20 | 2011-03-16 | 株式会社デンソー | 電圧変換装置 |
| JP4855343B2 (ja) * | 2007-06-14 | 2012-01-18 | ローム株式会社 | 可動子の駆動装置、その制御回路およびタッチパネル装置 |
| WO2009104436A1 (ja) * | 2008-02-19 | 2009-08-27 | 日本電気株式会社 | 電源回路装置および電圧制御方法 |
| JP5470765B2 (ja) * | 2008-07-17 | 2014-04-16 | 株式会社リコー | スイッチング電源回路 |
| JP5550500B2 (ja) * | 2010-09-10 | 2014-07-16 | オムロンオートモーティブエレクトロニクス株式会社 | Ｄｃｄｃコンバータ |
| CN103390992B (zh) * | 2012-05-10 | 2015-09-30 | 华润矽威科技（上海）有限公司 | 开关电源及提高其输出电流调整率的电路 |
| US8860595B1 (en) * | 2013-04-25 | 2014-10-14 | Fairchild Semiconductor Corporation | Scalable voltage ramp control for power supply systems |
| CN104377945B (zh) * | 2014-11-21 | 2016-12-28 | 成都芯源系统有限公司 | 一种基准信号产生电路及其方法 |
| JP6337809B2 (ja) * | 2015-03-11 | 2018-06-06 | 株式会社デンソー | 駆動制御装置 |
| JP6227598B2 (ja) * | 2015-07-15 | 2017-11-08 | ファナック株式会社 | 後段にｄｃ−ｄｃコンバータを備えるデジタル制御電源 |
| EP3200335B1 (en) * | 2016-01-29 | 2021-01-06 | Nxp B.V. | Controller |
| JP6986910B2 (ja) * | 2017-09-12 | 2021-12-22 | 東京エレクトロン株式会社 | 電圧印加装置および出力電圧波形の形成方法 |
| CN112803742B (zh) | 2021-02-27 | 2022-08-09 | 华为技术有限公司 | Dc/dc转换器及其软启动防过冲方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2685979B2 (ja) | 1990-11-28 | 1997-12-08 | 株式会社日立製作所 | 電源装置 |
| JP3195603B2 (ja) | 1991-01-10 | 2001-08-06 | キヤノン株式会社 | 画像形成装置 |
| DE69501931T2 (de) * | 1994-09-16 | 1998-09-10 | Toshiba Kawasaki Kk | Micro-Leistungsversorgung mit einem Schalelement |
| US5905370A (en) | 1997-05-06 | 1999-05-18 | Fairchild Semiconductor Corporation | Programmable step down DC-DC converter controller |
| JP2946091B2 (ja) * | 1998-02-18 | 1999-09-06 | セイコーインスツルメンツ株式会社 | スイッチング・レギュレーター |
| JP2001251851A (ja) | 2000-03-07 | 2001-09-14 | Fuji Xerox Co Ltd | 電源装置 |
| JP3963257B2 (ja) * | 2002-02-14 | 2007-08-22 | 富士通株式会社 | Ｄｃ−ｄｃコンバータ、電子機器、デューティ比設定回路 |
-
2003
- 2003-03-28 JP JP2003090885A patent/JP3708088B2/ja not_active Expired - Fee Related
-
2004
- 2004-03-16 US US10/800,679 patent/US7071666B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7071666B2 (en) | 2006-07-04 |
| JP2004297983A (ja) | 2004-10-21 |
| US20040189273A1 (en) | 2004-09-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3708088B2 (ja) | スイッチング電源の出力制御方法、出力制御回路およびスイッチング電源 | |
| US9857854B2 (en) | Voltage regulator and method of controlling a voltage regulator comprising a variable inductor | |
| US7453250B2 (en) | PWM controller with dual-edge modulation using dual ramps | |
| CN106300949B (zh) | 用于启动开关模式电源的系统和方法 | |
| US8981751B1 (en) | Control system optimization via adaptive frequency adjustment | |
| US8436591B2 (en) | Buck-boost converter with smooth transitions between modes | |
| US8823349B2 (en) | Switching regulation controller, switching regulator and controlling method for switching regulation | |
| JP5175642B2 (ja) | 電源制御装置 | |
| CN111146926B (zh) | 调节器轻载控制技术 | |
| JP2005045993A (ja) | Ｐｗｍスイッチングレギュレータ制御回路 | |
| JP5038841B2 (ja) | スイッチング電源装置 | |
| JP5369750B2 (ja) | 電源回路及びその動作制御方法 | |
| US20080024103A1 (en) | Switching regulator | |
| US20070253229A1 (en) | Startup for DC/DC converters | |
| TW201445858A (zh) | 用於電源轉換器的時間產生器及時間信號產生方法 | |
| US9667141B2 (en) | Switching power supply | |
| US7081740B2 (en) | Digital duty cycle regulator for DC/DC converters | |
| JP2007236071A (ja) | 電圧変換装置および方法 | |
| JP2007236051A (ja) | スイッチングレギュレータ | |
| US20230198404A1 (en) | Constant time buck-boost switching converter and modulation control circuit and control method thereof | |
| JP5315982B2 (ja) | Ｄｃ−ｄｃコンバータの制御回路、ｄｃ−ｄｃコンバータ及び電子機器 | |
| JP2010063231A (ja) | スイッチングレギュレータ | |
| CN115208188A (zh) | 用于开关调节器的控制器及控制开关调节器的方法 | |
| JP2008131760A (ja) | Ｄｃ−ｄｃコンバータおよびその制御方法 | |
| JP6553660B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050426 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050726 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050802 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080812 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090812 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100812 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110812 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120812 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130812 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |