JP4775000B2 - Dc−dcコンバータ - Google Patents

Dc−dcコンバータ Download PDF

Info

Publication number
JP4775000B2
JP4775000B2 JP2006012581A JP2006012581A JP4775000B2 JP 4775000 B2 JP4775000 B2 JP 4775000B2 JP 2006012581 A JP2006012581 A JP 2006012581A JP 2006012581 A JP2006012581 A JP 2006012581A JP 4775000 B2 JP4775000 B2 JP 4775000B2
Authority
JP
Japan
Prior art keywords
switch
converter
transient response
output voltage
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006012581A
Other languages
English (en)
Other versions
JP2007195362A (ja
Inventor
聡 菅原
彰 山崎
鉄也 川島
耕平 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2006012581A priority Critical patent/JP4775000B2/ja
Publication of JP2007195362A publication Critical patent/JP2007195362A/ja
Application granted granted Critical
Publication of JP4775000B2 publication Critical patent/JP4775000B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Dc-Dc Converters (AREA)

Description

本発明は、スイッチング電源を有し、スイッチのオン(導通)/オフ(遮断)で前記スイッチング電源の動作を行い、前記スイッチのオン時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るDC−DCコンバータにおいて、過渡応答動作時の応答時間を短縮し、応答性を改善するDC−DCコンバータに関する。
図22は、従来の一般的なDC−DCコンバータの構成を示すブロック図である。図22に示したDC−DCコンバータは、スイッチング電源により構成され、スイッチのオン/オフで前記スイッチング電源の動作を行い、前記スイッチのオン時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るものであって、DC−DCコンバータの具体例として、図24は降圧型コンバータの第1の具体例、図25は降圧型コンバータの第2の具体例、図26は昇圧型コンバータの第1の具体例、図27は昇圧型コンバータの第2の具体例、図28は昇降圧型コンバータの第1の具体例、図29は昇降圧型コンバータの第2の具体例、図30はフライバック型コンバータの第1の具体例、図31はフライバック型コンバータの第2の具体例、を示すものである。ここで従来の各種DC−DCコンバータについて簡単に説明する。図24に示した従来の降圧型コンバータは、主スイッチング素子S1(104)の導通時間をTon、遮断時間をToff、入力電圧Viとしたとき、出力電圧Voは、Vo=Ton/(Ton+Toff)×Viで表され、入力電圧Viが変動したときは、主スイッチング素子S1(104)のTon、Toffの割合を調整し、入力電圧Viの変化分を吸収して出力電圧Voを一定に維持することができるDC−DCコンバータである。上式のTon/(Ton+Toff)がオン時比率(もしくは単に時比率)Dである。Dを用いると上式はVo=D×Viとなる。なお、従スイッチング素子S2(106)のオン・オフは主スイッチング素子S1(104)のオン・オフと逆になっている。また図26に示した昇圧型コンバータは、Vo=((Ton+Toff)/Toff)×Vi=(1/(1−D))×Viで表され、主スイッチング素子S1(104)の導通中(Ton中)に、コイルに蓄えられたエネルギーを、主スイッチング素子S1(104)の遮断中(Toff中)に、このエネルギーを入力電圧Viに重畳するDC−DCコンバータである。なお、従スイッチング素子S2(106)のオン・オフは主スイッチング素子S1のオン・オフ(104)と逆になっている。また図28に示した昇降圧型コンバータは、Vo=−Ton/Toff×Vi=−(D/(1−D))×Viで表され、主スイッチング素子S1(104)の導通中(Ton中)に、コイルに蓄えられたエネルギーを、主スイッチング素子S1(104)を遮断(Toff)してもさらに同じ向きにコイルに電流を流そうとするコイルのエネルギーを利用したものであり、出力電圧Voの大きさを入力電圧Viより大きくすることも小さくすることもできるDC−DCコンバータである。なお、従スイッチング素子S2(106)のオン・オフは主スイッチング素子S1(104)のオン・オフと逆になっている。さらに図30に示したフライバック型コンバータは、Vo=(N2/N1)×(Ton/Toff)×Vi=(N2/N1)×(D/(1−D))×Viで表され、主スイッチング素子S1(104)の導通中(Ton中)に、トランスの1次巻線N1にエネルギーが蓄えられ、主スイッチング素子S1(104)が遮断すると(Toff)、トランスの2次巻線N2を通じてトランスに蓄えられたエネルギーを出力コンデンサに出力するDC−DCコンバータである。なお、従スイッチング素子S2(106)のオン・オフは主スイッチング素子S1(104)のオン・オフと逆になっている。それぞれのコンバータの第1の具体例と第2の具体例の違いは、主スイッチS1(104)のオフ時に動作する従スイッチS2(106)の代わりに、転流用のダイオードD1(107)を有するようにしたものであり、動作原理はどちらも同じである。そして一般的なコンバータ制御回路の具体例を図23に示す。
図22及び図23に示すようにコンバータ制御回路200は、検出回路210、誤差増幅回路220、基準電圧源230、発振回路240および比較回路250で構成されており、検出回路210は、DC−DCコンバータ100の出力電圧VOUTを検出し検出回路210の出力電圧Voを誤差増幅回路220に伝達する。誤差増幅回路220は、検出回路210の出力電圧Voと基準電圧VREF(230)との誤差を増幅して出力する。発振回路240は、三角波または鋸歯のキャリア信号VOSCを出力する。比較回路250は、誤差増幅回路220の出力電圧VEと三角波または鋸歯のキャリア信号VOSCとを比較し、制御信号VCONTを出力する。出力された制御信号VCONTを受けてDC−DCコンバータ100は半導体等のスイッチのオン,オフ比率(上記オン時比率D)を制御し、オン時比率Dにしたがって半導体等のスイッチをオン/オフする。このようにコンバータ制御回路200は、DC−DCコンバータ100の出力電圧VOUTをフィードバックし、目標値との誤差に応じて半導体等のスイッチのオン,オフ比率(オン時比率D)を制御し出力電圧を目標値に制御する。
図24ないし図31に示した従来の各種DC−DCコンバータは、このようなコンバータ制御回路200を含んでおり、基準電圧VREFを変化させて出力電圧を変化させる場合には、オーバーシュートが生じ、応答性を損なうという問題が指摘されている(特許文献1参照)。この問題に対して特許文献1に開示された従来のDC−DCコンバータでは、基準電圧VREFを変化させて出力電圧を変化させる場合の応答性の向上、特にオーバーシュートを低減し、高速で整定するための制御回路の構成、特に誤差増幅回路の回路構成について開示している。
ところで一般的なDC−DCコンバータおよび制御回路の周波数特性は図21に示すような特性となっている。DC−DCコンバータは、主な部品としてコイルおよび/またはコンデンサによって構成されるローパスフィルタの特性を示す。制御回路部の周波数帯域(図21の利得Aが0dB以上の領域)は、DC−DCコンバータおよび制御回路を含む全体のループ利得が安定となるように調節して、一般にDC−DCコンバータよりも低い帯域(具体的には図21の利得Kが0dB以上の領域内)に設定し、その帯域は数kHz以下である。よって、一般のDC−DCコンバータおよび制御回路を含む全体のループの周波数帯域も数kHz以下である。この帯域をfとすると、DC−DCコンバータを過渡応答させる場合の時定数Tは、T=1/(2πf)>10数μsとなる。
特開2002−78326号公報
上記特許文献1に開示された従来のDC−DCコンバータにあっては、オーバーシュートを抑制することにより整定時間を短縮化し、応答波形および応答時間の改善を図るようにしているが、上述したようにDC−DCコンバータおよび制御回路の周波数帯域により応答時間が制限されるため、それ以上の応答時間の短縮化を望むことはできない。
そこで本発明は、上記した課題を解決するため、DC−DCコンバータおよび制御回路の周波数帯域によらず、高速で過渡応答して応答時間の短縮化を図るDC−DCコンバータを提供することを目的とする。
本発明は、スイッチング電源を有し、スイッチのオン/オフで前記スイッチング電源の動作を行い、前記スイッチのオン時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るDC−DCコンバータにおいて、前記スイッチとして、定常時にオン/オフする主スイッチ及び従スイッチと、過渡応答時にオン/オフする前記主スイッチ及び前記従スイッチに対応して設けられた過渡応答時主スイッチ及び過渡応答時従スイッチを有し、前記過渡応答時主スイッチ及び前記過渡応答時従スイッチのそれぞれに内部損失抵抗を調節するための抵抗を直列接続し、定常時には、前記主スイッチ及び前記従スイッチのみオン/オフすることにより前記スイッチング電源の動作を行い、前記DC−DCコンバータの出力電圧をステップ状に変化させる場合には、前記主スイッチ及び前記従スイッチをオフにし、前記主スイッチに並列に設けた前記過渡応答時主スイッチ及び前記従スイッチに並列に設けた前記過渡応答時従スイッチをオン/オフするとともに前記オン時比率をステップ状に変化させることにより前記スイッチング電源の動作を行うことを特徴とする
本発明によれば、DC−DCコンバータにおいて、DC−DCコンバータおよび制御回路の周波数帯域によらず、前記DC−DCコンバータの出力電圧をステップ状に変化させる場合に高速で過渡応答でき、これにより応答時間を短縮化することができる。
以下、本発明の実施の形態を、図面を参照しながら説明する。
初めに本発明の実施形態に係るDC−DCコンバータの過渡応答について説明する。図1は本発明の実施形態に係るDC−DCコンバータをステップ動作させる時の等価回路を示しており、降圧型コンバータを例にしたものである。図1中のR(10)はDC−DCコンバータの内部損失抵抗を表している。(基準電圧VREFを変化させて)DC−DCコンバータの出力電圧をステップ状に変化させる場合の動作は、図1の等価回路において、入力電圧VIN1をステップ状に変化させた場合の出力電圧VOUTの動作と等価である。DC−DCコンバータの出力電圧が振動現象を生じることなく整定する条件は、図1の等価回路において内部損失抵抗Rが、
を満たしていることである。ここでLはコイル(リアクトル)(20)等のインダクタンス、Cは出力コンデンサ(30)の容量、RLOADは負荷(40)の負荷抵抗値でその値が一意に決められているものである。そして特に、整定時間が最も短くなる条件は、
が成り立つ場合である。図1の等価回路において(2)式が成り立つ場合の出力電圧VOUTの変化ΔVOUTは、入力電圧VIN1のステップ変化幅をΔVIN1とすると、
で表される。(3)式及び(4)式におけるαを減衰定数と呼ぶ。図16に(2)式〜(4)式で示される出力電圧VOUTのステップ応答波形の概略を示す。DC−DCコンバータのステップ応答は、従来の一般的な各種コンバータを示した図24〜図31中のスイッチ104,106の時比率をステップ状に変化したときの応答に相当する。ステップ応答前の出力電圧をVOUTA、オン時比率をDAとすると、
で表される。またステップ動作時のオン時比率をDB、整定後の出力電圧をVOUTBとすると、
で表される。なお、M(D)はオン時比率Dの関数として示される入出力電圧変換比率であり、背景技術においても説明したように、従来の一般的な各種コンバータを示した図24〜図31の回路構成で各々異なる関数である。また、VINはDC−DCコンバータへの入力電圧を示しており、VINに上記M(D)を乗じたものがVIN1に相当するという関係にある。さらに(6)式に示した整定後の出力電圧VOUTBと(5)式に示したステップ応答前の出力電圧をVOUTAの差分を取ることにより、
が得られる。ここで入出力電圧変換比率Mの変化量をΔM=M(D=DB)−M(D=DA)とすると、ステップ応答時の出力電圧波形は、コンバータの動作解析で通用される状態平均化法の考えに則り、(3)式の最終状態(t→∞)が(7)式であるとして、
となる。以上の図1に示した等価回路の考察から(2)式、(4)式よりR(10),L(20),C(30)を調節することにより、DC−DCコンバータをステップ状に変化させた場合の出力電圧波形は(8)式で示されるように変化し、オーバーシュートすることなく、最も短時間で整定することができる。特に過渡応答させる場合に、図24に示した一般的な制御回路200を介さずに例えば過渡応答用ロジック(図示せず)を用いて直接時比率を変化させることにより、制御回路200の応答の遅れによる応答時間の増加を回避でき、出力電圧にオーバーシュートを生じることなく高速に整定することができる。
上記説明ではDC−DCコンバータをステップ動作させる時の等価回路をDC−DCコンバータの典型である降圧型コンバータを例にしたが、他のコンバータを例にした場合であっても入力電圧VIN1の加わり方が多少変わるだけでDC−DCコンバータをステップ動作させた時の等価回路の動作は上記したのと変わりはない。
内部損失抵抗Rおよび入出力電圧変換比率M(D)は従来の一般的な各種コンバータの例である図24〜図31中の回路構成に応じて図17中の式で示すことができる。なお、図17に示したM(D)およびRを求める各式は、原田耕介、二宮保、顧文建 著「スイッチングコンバータの基礎」1992年2月25日初版 コロナ社発行(以下、参考文献という)を参考にすれば当業者なら容易に求めることができる。そして図17ではM(D)およびRを求める各式について電流不連続モードおよび電流連続モードに分けて記載している。上記参考文献に記載されているように電流不連続モードは、コンバータにおいてリアクトルを流れる電流が零になる状態が存在する動作モードのことであり、また電流連続モードは、コンバータにおいてリアクトルを流れる電流がいかなる時刻においても零にならない動作モードのことである。図17では、従来の一般的な各種コンバータを示した図24〜図31中の主スイッチS1(104)の損失抵抗をRS1、従スイッチS2(106)あるいは転流ダイオードD1(107)の損失抵抗RS2、コイル120の損失抵抗をRL、主スイッチS1(104)オンかつ従スイッチS2(106)または転流ダイオードD1(107)オフの時比率をD、主スイッチS1(104)オフかつ従スイッチS2(106)または転流ダイオードD1(107)オンの時比率をD2としている。また図30、図31中のトランス125の自己インダクタンスをL、相互インダクタンスをL2としている。
[実施の形態1]
次に本発明の実施形態に係るDC−DCコンバータの具体的な構成について説明する。図2、図5、図8、図11に、過渡応答時にオーバーシュートを抑制し、ステップ動作するための本発明の第1の実施形態に係るDC−DCコンバータの構成を示す。図2は本発明の第1の実施形態に係る降圧型コンバータの回路構成であり、図5は本発明の第1の実施形態に係る昇圧型コンバータの回路構成であり、図8は本発明の第1の実施形態に係る昇降圧型コンバータの回路構成であり、図11は本発明の第1の実施形態に係るフライバック型コンバータの回路構成である。これら本発明の第1の実施形態に係る回路構成では、定常時にオン/オフする主スイッチS1(104)及び従スイッチS2(106)と、過渡応答時にオン/オフする主スイッチS1(104)及び従スイッチS2(106)に対応して設けられた過渡応答時主スイッチS11(4)及び過渡応答時従スイッチS12(6)を有し、過渡応答時主スイッチS11(4)及び過渡応答時従スイッチS12(6)のそれぞれに内部損失抵抗を調節するための抵抗R1(12)、R2(14)を直列接続し、定常時には、主スイッチS1(104)及び従スイッチS2(106)のみオン/オフすることによりスイッチング電源の動作を行い(過渡応答時主スイッチS11(4)及び過渡応答時従スイッチS12(6)はオフ)、過渡応答時には、主スイッチS1(104)及び従スイッチS2(106)をオフにし、主スイッチS1(104)に並列に設けた過渡応答時主スイッチS11(4)及び従スイッチS2(106)に並列に設けた過渡応答時従スイッチS12(6)をオン/オフするとともに時比率をステップ状に変化させることによりスイッチング電源の動作を行う。
本発明の第1の実施形態に係る図2、図5、図8、図11中の調節用抵抗R1(12)、R2(14)は内部損失抵抗Rを調節して(2)式を満たす(成立させる)ための抵抗で、図17中のRS1、RS2に相当する。図17に従って本発明の第1の実施形態に係る調節用抵抗R1(12)、R2(14)を調節することによりオーバーシュートを生ずることなく高速で応答するための内部損失抵抗Rを設定することができる。定常時、内部損失抵抗Rが大きい場合には内部損失抵抗Rによる損失も大きくなるため、内部損失抵抗Rを小さくすることが必要である。この場合、過渡応答時主スイッチS11(4)、過渡応答時従スイッチS12(6)をオフし、スイッチに直列に抵抗を配置していない定常時主スイッチS1(104)、定常時従スイッチS2(106)をオン/オフすることにより定常時の内部損失抵抗Rを小さくすることができ、高速応答化に伴う定常時の効率の悪化を抑制することができる。
なお図2、図5、図8、図11中の調節用抵抗R1(12)、R2(14)は、過渡応答時スイッチS11(4)、S12(6)の損失抵抗で代用しても良い。また過渡応答時スイッチS11(4)、S12(6)、第1のコイルL(22)、トランスT(25)の損失抵抗を含んでも良い。また図2、図5、図8、図11中の定常時従スイッチS2(106)、過渡応答時従スイッチS12(6)は転流用のダイオードと置き換えても良い。
次に上述した本発明の第1の実施形態に係るDC−DCコンバータの構成においてさらに高速応答が可能な構成について説明する。図2、図5、図8、図11に示した本発明の第1の実施形態に係るDC−DCコンバータにおいてDC−DCコンバータをステップ応答させる場合、(2)式、(6)式、図17を用いてR(10),L(20),C(30)(図1参照)を調節し、さらに時比率Dをステップ状に変化させることにより、出力電圧波形は(8)式に従いオーバーシュートを生じることなく高速で整定する。この場合、応答時間は上記説明のとおり制御回路の応答時間に影響せず、L(20),C(30),RLOAD(40)(図1参照)で示される上記(4)式の減衰定数αで決まる。
例えば過渡応答時の出力電圧が、過渡変化前の出力電圧から過渡変化後の出力電圧目標値との差電圧の90%に達するまでの時間T1(図16参照)を考えると、(8)式より、
となる。上記(9)式より、T1=3.88972/αとなり、T1は減衰定数αに反比例する。よって、DC−DCコンバータは減衰定数αを大きく設定することにより応答性が向上する。ここで、出力電圧の変化量が変化前と変化後の目標値の差電圧のx%に達した時の時間をTxとすると、αTxとxの関係は図18のグラフのように表される。一例として横軸に示した出力電圧変化割合が90%のとき、縦軸に示した目標値の差電圧のx%に達した時の時間Txをα倍した値は上記よりαT1=約3.9という値になる。以上より、DC−DCコンバータのステップ応答時間は、上記(9)式から減衰定数αにより一意に定まる。減衰定数αを大きくする設定するには、(4)式より、LまたはCを小さく設定すれば良いことが分る。
[実施の形態2]
次に減衰定数αを大きく設定するためにLを小さくする具体的な回路構成について説明する。図3、図6、図9、図12に、過渡応答時にオーバーシュートを抑制し、ステップ動作するための本発明の第2の実施形態に係るDC−DCコンバータの構成を示す。図3は本発明の第2の実施形態に係る降圧型コンバータの回路構成であり、図6は本発明の第2の実施形態に係る昇圧型コンバータの回路構成であり、図9は本発明の第2の実施形態に係る昇降圧型コンバータの回路構成であり、図12は本発明の第2の実施形態に係るフライバック型コンバータの回路構成である。これら本発明の第2の実施形態に係る回路構成では、定常時にオン/オフする主スイッチS1(104)及び従スイッチS2(106)と、過渡応答時にオン/オフする主スイッチS1(104)及び従スイッチS2(106)に対応して設けられた過渡応答時主スイッチS11(4)及び過渡応答時従スイッチS12(6)を有し、さらに主スイッチS1(104)、従スイッチS2(106)及び第1のコイルL(22)およびトランスT(25)等のリアクトルからなる主回路に対応して過渡応答時主スイッチS11(4)、過渡応答時従スイッチS12(6)及び第2のコイルL1(24)および第1のトランスT1(27)等の過渡応答時リアクトルからなる従回路を主回路に並列に設け、過渡応答時主スイッチS11(4)及び過渡応答時従スイッチS12(6)のそれぞれに内部損失抵抗を調節するための抵抗R1(12)、R2(14)を直列接続するとともに第2のコイルL1(24)および第1のトランスT1(27)等の過渡応答時リアクトルのインダクタンスを主回路に設けた第1のコイルL(22)およびトランスT(25)等のリアクトルのインダクタンスより小さくし、定常時には、主スイッチS1(104)及び従スイッチS2(106)のみオン/オフすることによりスイッチング電源の動作を行い(過渡応答時主スイッチS11(4)及び過渡応答時従スイッチS12(6)はオフ)、過渡応答時には、主スイッチS1(104)及び従スイッチS2(106)をオフにし、過渡応答時主スイッチS11(4)及び過渡応答時従スイッチS12(6)をオン/オフするとともにオン時比率をステップ状に変化させることによりスイッチング電源の動作を行う。
本発明の第2の実施形態に係る図3、図6、図9、図12中の調節用抵抗R1(12)、R2(14)は(2)式の内部損失抵抗Rを調節するための抵抗で、図17中のRS1、RS2に相当する。図17に従って本発明の第2の実施形態に係る調節用抵抗R1(12)、R2(14)を調節するとともに、第2のコイルL1(24)、第1のトランスT1(27)のインダクタンスを調節することによりオーバーシュートを生ずることなく高速で応答するための内部損失抵抗Rを設定することができる。また、第1のコイルL(22)およびトランスT(25)は定常時に使用するコイルおよびトランスである。第2のコイルL1(24)および第1のトランスT1(27)は過渡応答時に使用するコイルおよびトランスであり、第1のコイルL(22)およびトランスT(25)よりもインダクタンスを小さい値に設定する。これにより過渡応答時の減衰定数αを定常時よりも大きく設定することができ、応答時間の短縮化を図ることができる。
定常時、内部損失抵抗Rが大きい場合には内部損失抵抗Rによる損失も大きくなるため、内部損失抵抗Rを小さくすることが必要である。この場合、過渡応答時主スイッチS11(4)、過渡応答時従スイッチS12(6)をオフし、スイッチに直列に抵抗を配置していない主スイッチS1(104)、従スイッチS2(105)をオン/オフすることにより定常時の内部損失抵抗Rを小さくすることができ、高速応答化に伴う定常時の効率の悪化を抑制することができる。また、定常時に使用する第1のコイルL(22)、トランスT(25)はインダクタンスが大きいため、コイルの交流電流が小さくなり交流損失が低減される。また出力電圧のリプルを小さくすることができる。さらにインダクタンスが大きいとDC−DCコンバータのスイッチング周波数を低周波化することができるため、スイッチのスイッチング損失の低減を図ることができる。
過渡応答時には、インダクタンスの小さい第2のコイルL1(24)、第1のトランスT1(27)を使用するため、定常時よりもリプルが増加する傾向にあるが、これは過渡応答時に定常時よりもスイッチング周波数を高周波化することにより、リプルの増加を抑制することができる。
なお図3、図6、図9、図12中の調節用抵抗R1(12)、R2(14)は、過渡応答時スイッチS11(4)、S12(6)、第2のコイルL1(24)、第1のトランスT1(27)の損失抵抗で代用しても良い。また過渡応答時スイッチS11(4)、S12(6)、第2のコイルL1(24)、第1のトランスT1(27)の損失抵抗を含んでも良い。また図3、図6、図9、図12中の定常時従スイッチS2(106)、過渡応答時従スイッチS12(6)は転流用のダイオードと置き換えても良い。
[実施の形態3]
次に減衰定数αを大きく設定するためにLを小さくする他の具体的な回路構成について説明する。図4、図7、図10、図13に、過渡応答時にオーバーシュートを抑制し、ステップ動作するための本発明の第3の実施形態に係るDC−DCコンバータの構成を示す。図4は本発明の第3の実施形態に係る降圧型コンバータの回路構成であり、図7は本発明の第3の実施形態に係る昇圧型コンバータの回路構成であり、図10は本発明の第3の実施形態に係る昇降圧型コンバータの回路構成であり、図13は本発明の第3の実施形態に係るフライバック型コンバータの回路構成である。これら本発明の第3の実施形態に係る回路構成では、定常時にオン/オフする主スイッチS1(104)及び従スイッチS2(106)と、過渡応答時にオン/オフする主スイッチS1(104)及び従スイッチS2(106)に対応して設けられた過渡応答時主スイッチS11(4)及び過渡応答時従スイッチS12(6)を有し、過渡応答時主スイッチS11(4)及び過渡応答時従スイッチS12(6)のそれぞれに内部損失抵抗を調節するための抵抗R1(12)、R2(14)を直列接続している。定常時には主スイッチS1(104)及び従スイッチS2(106)の動作により第2のコイルL1(24)や第3のコイルL2(26)のコイル、又は第1のトランスT1(27)や第2のトランスT2(29)のトランス等のリアクトルのインダクタンスが増加され、過渡応答時には前記過渡応答時主スイッチS11(4)及び前記過渡応答時従スイッチS12(6)の動作により第2のコイルL1(24)や第3のコイルL2(26)のコイル、又は第1のトランスT1(27)や第2のトランスT2(29)のトランス等のリアクトルのインダクタンスが減少するようにされる。定常時には、主スイッチS1(104)及び従スイッチS2(106)のみオン/オフすることによりスイッチング電源の動作を行い、過渡応答時には、主スイッチS1(104)及び従スイッチS2(106)をオフにし、主スイッチS1(104)に並列に設けた過渡応答時主スイッチS11(4)及び従スイッチS2(106)に並列に設けた過渡応答時従スイッチS12(6)をオン/オフするとともにオン時比率をステップ状に変化させることによりスイッチング電源の動作を行う。
図4、図7、図10、図13に示した本発明の第3の実施形態の動作および調節用抵抗R1、R2は、図3、図6、図9、図12に示した本発明の第2の実施形態の動作および調節用抵抗R1(12)、R2(14)と同様である。図17に従って本発明の第3の実施形態に係る調節用抵抗R1(12)、R2(14)を調節するとともに、第3のコイルL2(26)、第2のトランスT2(29)のインダクタンスを調節することによりオーバーシュートを生ずることなく高速で応答するための内部損失抵抗Rを設定する。ただし、定常時は第2のコイルL1(24)と第3のコイルL2(26)がチョークコイルとして、第1のトランスT1(27)と第2のトランスT2(29)がトランスとして動作し、過渡応答時には第3のコイルL2(26)のみがチョークコイルとして、第2のトランスT2(29)のみがトランスとして動作する。これにより、過渡応答時のコイルおよびトランスのインダクタンスを小さくし、過渡応答時の減衰定数αを大きくすることで応答時間を短縮化する。さらに本発明の第3の実施形態は、定常時に使用するコイルまたはトランスの一部を過渡応答時に使用することにより、本発明の第2の実施形態(図3、図6、図9、図12)の場合よりもコイルおよびトランスの部品の増加を抑えることができる。
過渡応答時には、本発明の第2の実施形態(図3、図6、図9、図12)と同様にスイッチング周波数を高周波化することにより、リプルの増加を抑制することができる。
なお図4、図7、図10、図13中の調節用抵抗R1(12)、R2(14)は、過渡応答時スイッチS11(4)、S12(6)の損失抵抗で代用しても良い。また過渡応答時スイッチS11(4)、S12(6)、第3のコイルL2(26)、第2のトランスT2(29)の損失抵抗を含んでも良い。また図4、図7、図10、図13中の定常時従スイッチS2(106)、過渡応答時従スイッチS12(6)は転流用のダイオードと置き換えても良い。
[実施の形態4]
次に減衰定数αを大きく設定するために出力コンデンサの容量を小さくする具体的な回路構成について説明する。図14、図15は、過渡応答時にオーバーシュートを抑制し、ステップ動作するための本発明の第4の実施形態に係るDC−DCコンバータの構成の一部を示す図である。図2〜図13に示した本発明の第1〜第3の実施形態に係るDC−DCコンバータの出力コンデンサCを図14または図15に示した本発明の第4の実施形態に係る出力コンデンサの回路構成に代えることにより、過渡応答時の出力コンデンサの容量を小さくする。
図14では定常時に機能スイッチSC(8)をオンし、出力コンデンサとして第1の出力用コンデンサC2(34)と第2の出力用コンデンサC1(36)を並列に用いる。過渡応答時には機能スイッチSC(8)をオフし、第2の出力用コンデンサC1(36)のみを出力コンデンサとして用いることにより過渡応答時の出力コンデンサの容量を小さくし減衰定数αを大きくする。これにより応答時間を短縮する。
図15では定常時に機能スイッチSC(8)をオンし、第2の出力用コンデンサC1(36)のみを出力コンデンサとして用いる。過渡応答時には機能スイッチSC(8)をオフし、出力コンデンサとして第1の出力用コンデンサC2(34)と第2の出力用コンデンサC1(36)を直列に用いることにより、過渡応答時の出力コンデンサの容量を小さくし減衰定数αを大きくする。これにより応答時間を短縮する。
図19、図20に出力電圧VOUTの過渡応答時の本発明と従来の比較の一例(シミュレーション結果)を示す。図19は図4に示した本発明の第3の実施形態に係る降圧型コンバータに図14に示した本発明の第4の実施形態に係る出力コンデンサを組み合わせた場合の応答波形であり、図20は図24に示した従来の降圧型コンバータの第1の具体例に係る応答波形を示す。図19、図20のいずれも、入力電圧VIN=3.6Vで、出力電圧VOUTを1Vから2Vにステップ応答した場合の波形である。また図19は図4中の第2のコイル24のインダクタンスL1=1.5μH、第3のコイル26のインダクタンスL2=0.5μH、定常時の内部損失抵抗R=0.1Ω、過渡応答時の内部損失抵抗R=1Ωとしている。さらに図14中の第2の出力用コンデンサ36の容量C1=2μF、第1の出力用コンデンサ34の容量C2=2.7μFとしている。図20は図24中のコイル120のインダクタンスL=2μH、出力コンデンサ130の容量C=4.7μF、内部損失抵抗R=0.1Ωとした場合である。図19に示されるように本発明の第3及び第4の実施形態を組み合わせた降圧型コンバータの構成ではオーバーシュートを生じることなく約5μsで整定しているが、図20に示されるように従来の降圧型コンバータの第1の具体例ではオーバーシュートを生じ、30μs経っても整定していないことがわかる。このように本発明の実施形態に係るDC−DCコンバータによれば応答時間が短縮化されることがわかる。
本発明の実施形態に係るDC−DCコンバータをステップ動作させる時の等価回路を示す図である。 本発明の第1の実施形態に係る降圧型コンバータの回路構成を示す図である。 本発明の第2の実施形態に係る降圧型コンバータの回路構成を示す図である。 本発明の第3の実施形態に係る降圧型コンバータの回路構成を示す図である。 本発明の第1の実施形態に係る昇圧型コンバータの回路構成を示す図である。 本発明の第2の実施形態に係る昇圧型コンバータの回路構成を示す図である。 本発明の第3の実施形態に係る昇圧型コンバータの回路構成を示す図である。 本発明の第1の実施形態に係る昇降圧型コンバータの回路構成を示す図である。 本発明の第2の実施形態に係る昇降圧型コンバータの回路構成を示す図である。 本発明の第3の実施形態に係る昇降圧型コンバータの回路構成を示す図である。 本発明の第1の実施形態に係るフライバック型コンバータの回路構成を示す図である。 本発明の第2の実施形態に係るフライバック型コンバータの回路構成を示す図である。 本発明の第3の実施形態に係るフライバック型コンバータの回路構成を示す図である。 本発明の第4の実施形態に係るDC−DCコンバータの第1の回路構成の一部を示す図である。 本発明の第4の実施形態に係るDC−DCコンバータの第2の回路構成の一部を示す図である。 本発明の実施形態に係るDC−DCコンバータのステップ応答波形を示す図である。 各種コンバータの内部損失抵抗と電圧変換率の計算式を示す図である。 本発明の実施形態に係る出力電圧変化の割合と応答時間に減衰定数α倍した関係を示すグラフである。 本発明における出力電圧VOUTの過渡応答時の変化を示す波形図である。 従来の出力電圧VOUTの過渡応答時の変化を示す波形図である。 従来の一般的なDC−DCコンバータおよび制御回路の周波数特性を示す図である。 従来の一般的なDC−DCコンバータの構成を示すブロック図である。 従来の一般的な制御回路の具体例を示す図である。 従来の降圧型コンバータの第1の具体例を示す図である。 従来の降圧型コンバータの第2の具体例を示す図である。 従来の昇圧型コンバータの第1の具体例を示す図である。 従来の昇圧型コンバータの第2の具体例を示す図である。 従来の昇降圧型コンバータの第1の具体例を示す図である。 従来の昇降圧型コンバータの第2の具体例を示す図である。 従来のフライバック型コンバータの第1の具体例を示す図である。 従来のフライバック型コンバータの第2の具体例を示す図である。
符号の説明
2 駆動回路
4 過渡応答時主スイッチ
6 過渡応答時従スイッチ
8 機能スイッチ
10 内部損失抵抗R
12 第1のR調節用抵抗
14 第2のR調節用抵抗
20 コイル(リアクトル)
22 第1のコイル(リアクトル)
24 第2のコイル(リアクトル)
25 トランス(リアクトル)
26 第3のコイル(リアクトル)
27 第1のトランス(リアクトル)
29 第2のトランス(リアクトル)
30 出力コンデンサ(リアクトル)
32 出力用コンデンサ
34 第1の出力用コンデンサ(C2)
36 第2の出力用コンデンサ(C1)
100 DC−DCコンバータ
102 駆動回路
104 定常時主スイッチ
106 定常時従スイッチ
107 転流用ダイオード
120 コイル(リアクトル)
125 トランス(リアクトル)
130 出力コンデンサ
200 制御回路
210 検出回路
220 誤差増幅回路
230 基準電圧
240 発振回路
250 比較回路

Claims (13)

  1. スイッチング電源を有し、スイッチのオン/オフで前記スイッチング電源の動作を行い、前記スイッチのオン時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るDC−DCコンバータにおいて、
    前記スイッチとして、定常時にオン/オフする主スイッチ及び従スイッチと、過渡応答時にオン/オフする前記主スイッチ及び前記従スイッチに対応して設けられた過渡応答時主スイッチ及び過渡応答時従スイッチを有し、前記過渡応答時主スイッチ及び前記過渡応答時従スイッチのそれぞれに内部損失抵抗を調節するための抵抗を直列接続し、
    定常時には、前記主スイッチ及び前記従スイッチのみオン/オフすることにより前記スイッチング電源の動作を行い、前記DC−DCコンバータの出力電圧をステップ状に変化させる場合には、前記主スイッチ及び前記従スイッチをオフにし、前記主スイッチに並列に設けた前記過渡応答時主スイッチ及び前記従スイッチに並列に設けた前記過渡応答時従スイッチをオン/オフするとともに前記オン時比率をステップ状に変化させることにより前記スイッチング電源の動作を行うことを特徴とするDC−DCコンバータ。
  2. スイッチング電源を有し、スイッチのオン/オフで前記スイッチング電源の動作を行い、前記スイッチのオン時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るDC−DCコンバータにおいて、
    前記スイッチとして、定常時にオン/オフする主スイッチ及び従スイッチと、過渡応答時にオン/オフする前記主スイッチ及び前記従スイッチに対応して設けられた過渡応答時主スイッチ及び過渡応答時従スイッチを有し、さらに前記主スイッチ、前記従スイッチ及び前記リアクトルからなる主回路に対応して前記過渡応答時主スイッチ、前記過渡応答時従スイッチ及び過渡応答時リアクトルからなる従回路を前記主回路に並列に設け、前記過渡応答時主スイッチ及び前記過渡応答時従スイッチのそれぞれに内部損失抵抗を調節するための抵抗を直列接続するとともに前記過渡応答時リアクトルのインダクタンスを前記主回路に設けた前記リアクトルのインダクタンスより小さくし、
    定常時には、前記主スイッチ及び前記従スイッチのみオン/オフすることにより前記スイッチング電源の動作を行い、前記DC−DCコンバータの出力電圧をステップ状に変化させる場合には、前記主スイッチ及び前記従スイッチをオフにし、前記過渡応答時主スイッチ及び前記過渡応答時従スイッチをオン/オフするとともに前記オン時比率をステップ状に変化させることにより前記スイッチング電源の動作を行うことを特徴とするDC−DCコンバータ。
  3. スイッチング電源を有し、スイッチのオン/オフで前記スイッチング電源の動作を行い、前記スイッチのオン時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るDC−DCコンバータにおいて、
    前記スイッチとして、定常時にオン/オフする主スイッチ及び従スイッチと、過渡応答時にオン/オフする前記主スイッチ及び前記従スイッチに対応して設けられた過渡応答時主スイッチ及び過渡応答時従スイッチを有し、前記過渡応答時主スイッチ及び前記過渡応答時従スイッチのそれぞれに内部損失抵抗を調節するための抵抗を直列接続し、前記リアクトルは定常時には前記主スイッチ及び前記従スイッチの動作により前記リアクトルのインダクタンスが増加され、過渡応答時には前記過渡応答時主スイッチ及び前記過渡応答時従スイッチにより前記リアクトルのインダクタンスが減少するようにされ、
    定常時には、前記主スイッチ及び前記従スイッチのみオン/オフすることにより前記スイッチング電源の動作を行い、前記DC−DCコンバータの出力電圧をステップ状に変化させる場合には、前記主スイッチ及び前記従スイッチをオフにし、前記主スイッチに並列に設けた前記過渡応答時主スイッチ及び前記従スイッチに並列に設けた前記過渡応答時従スイッチをオン/オフするとともに前記オン時比率をステップ状に変化させることにより前記スイッチング電源の動作を行うことを特徴とするDC−DCコンバータ。
  4. 前記出力コンデンサとして、機能スイッチにより制御される第1のコンデンサと、該第1のコンデンサに並列接続される第2のコンデンサとを設け、前記定常時には前記機能スイッチをオンして前記第1のコンデンサと前記第2のコンデンサの並列コンデンサを出力コンデンサとして機能させ、前記DC−DCコンバータの出力電圧をステップ状に変化させる場合には前記機能スイッチをオフして前記第1のコンデンサを機能させずに前記第2のコンデンサのみ出力コンデンサとして機能させることを特徴とする請求項1ないし3のいずれかに記載のDC−DCコンバータ。
  5. 前記出力コンデンサとして、機能スイッチにより制御される第1のコンデンサと、該第1のコンデンサに直列接続される第2のコンデンサとを設け、前記DC−DCコンバータの出力電圧をステップ状に変化させる場合には前記機能スイッチをオフして前記第1のコンデンサと前記第2のコンデンサの直列コンデンサを出力コンデンサとして機能させ、前記定常時には前記機能スイッチをオンして前記第1のコンデンサを機能させずに前記第2のコンデンサのみ出力コンデンサとして機能させることを特徴とする請求項1ないし3のいずれかに記載のDC−DCコンバータ。
  6. スイッチング電源を有し、スイッチのオン/オフで前記スイッチング電源の動作を行い、前記スイッチの時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るDC−DCコンバータにおいて、該DC−DCコンバータの等価回路を元にDC−DCコンバータの出力電圧が振動現象を生じることなく整定する条件を下記(1)式で求め、該(1)式から整定時間が最も短くなる条件を下記(2)式に求め、該(2)式において内部損失抵抗を設定することを特徴とするDC−DCコンバータ。
    但し、R:内部損失抵抗,RLOAD:負荷抵抗,L:コイル等のインダクタンス,C:出力コンデンサの容量
  7. 前記請求項1ないし5のいずれかに記載のDC−DCコンバータであって、該DC−DCコンバータの等価回路を元にDC−DCコンバータの出力電圧が振動現象を生じることなく整定する条件を下記(1)式で求め、該(1)式から整定時間が最も短くなる条件を下記(2)式に求め、該(2)式において内部損失抵抗を設定することを特徴とする請求項1ないし5のいずれかに記載のDC−DCコンバータ。
    但し、R:内部損失抵抗,RLOAD:負荷抵抗,L:コイル等のインダクタンス,C:出力コンデンサの容量
  8. スイッチング電源を有し、スイッチのオン/オフで前記スイッチング電源の動作を行い、前記スイッチの時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るDC−DCコンバータにおいて、該DC−DCコンバータの等価回路を元にDC−DCコンバータの出力電圧が振動現象を生じることなく整定する条件式から整定時間が最も短くなる条件を下記(2)式に求め、該(2)式が成り立つ場合の出力電圧の変化ΔVOUTを下記(3)式に求め、下記(3)式を満たす減衰定数αを下記(4)式により設定することを特徴とするDC−DCコンバータ。
    但し、R:内部損失抵抗,RLOAD:負荷抵抗,L:コイル等のインダクタンス,C:出力コンデンサの容量
    但し、ΔVIN1:入力電圧VIN1のステップ変化幅,R:内部損失抵抗,α:減衰定数
    但し、α:減衰定数
  9. 前記請求項1ないし5のいずれかに記載のDC−DCコンバータであって、該DC−DCコンバータの等価回路を元にDC−DCコンバータの出力電圧が振動現象を生じることなく整定する条件式から整定時間が最も短くなる条件が下記(2)式に求め、該(2)式が成り立つ場合の出力電圧の変化ΔVOUTを下記(3)式に求め、下記(3)式を満たす減衰定数αを下記(4)式により設定することを特徴とする請求項1ないし5のいずれかに記載のDC−DCコンバータ。
    但し、R:内部損失抵抗,RLOAD:負荷抵抗,L:コイル等のインダクタンス,C:出力コンデンサの容量
    但し、ΔVIN1:入力電圧VIN1のステップ変化幅,R:内部損失抵抗,α:減衰定数
    但し、α:減衰定数
  10. スイッチング電源を有し、スイッチのオン/オフで前記スイッチング電源の動作を行い、前記スイッチの時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るDC−DCコンバータにおいて、該DC−DCコンバータの等価回路を元にDC−DCコンバータの出力電圧が振動現象を生じることなく整定する条件式から整定時間が最も短くなる条件を下記(2)式に求め、該(2)式が成り立つことを条件に、オン時比率をDAとしたときステップ応答前の出力電圧VOUTAを下記(5)式に求め、またステップ動作時のオン時比率をDBとしたとき整定後の出力電圧VOUTBを下記(6)式に求め、下記(5)式または下記(6)式により出力電圧を設定することを特徴とするDC−DCコンバータ。
    但し、R:内部損失抵抗,RLOAD:負荷抵抗,L:コイル等のインダクタンス,C:出力コンデンサの容量
    但し、M(D=DA):オン時比率DAにおける入出力電圧変換比率,VIN:コンバータ入力電圧,VIN1(D=DA):オン時比率DAにおける等価回路入力電圧
    但し、M(D=DB):オン時比率DBにおける入出力電圧変換比率,VIN:コンバータ入力電圧,VIN1(D=DB):オン時比率DBにおける等価回路入力電圧
  11. 前記請求項1ないし9のいずれかに記載のDC−DCコンバータであって、該DC−DCコンバータの等価回路を元にDC−DCコンバータの出力電圧が振動現象を生じることなく整定する条件式から整定時間が最も短くなる条件を下記(2)式に求め、該(2)式が成り立つことを条件に、オン時比率をDAとしたときステップ応答前の出力電圧VOUTAを下記(5)式に求め、またステップ動作時のオン時比率をDBとしたとき整定後の出力電圧VOUTBを下記(6)式に求め、下記(5)式または下記(6)式により出力電圧を設定することを特徴とする請求項1ないし9のいずれかに記載のDC−DCコンバータ。
    但し、R:内部損失抵抗,RLOAD:負荷抵抗,L:コイル等のインダクタンス,C:出力コンデンサの容量
    但し、M(D=DA):オン時比率DAにおける入出力電圧変換比率,VIN:コンバータ入力電圧,VIN1(D=DA):オン時比率DAにおける等価回路入力電圧
    但し、M(D=DB):オン時比率DBにおける入出力電圧変換比率,VIN:コンバータ入力電圧,VIN1(D=DB):オン時比率DBにおける等価回路入力電圧
  12. 前記(5)式と前記(6)式の差分を取ることで、下記(7)式を求め、コンバータの動作解析で通用される状態平均化法の適用により下記(7)式が前記(3)式の最終状態であるとして下記(8)式を求め、下記(8)式で出力電圧の変化を設定する請求項10に記載のDC−DCコンバータ。
    但し、R:内部損失抵抗,RLOAD:負荷抵抗,M(D=DB)-M(D=DA):オン時比率DBにおける入出力電圧変換比率とオン時比率DAにおける入出力電圧変換比率の差分,VIN:コンバータ入力電圧
    但し、ΔVOUT:出力電圧の変化,ΔM:M(D=DB)-M(D=DA)
  13. 前記(5)式と前記(6)式の差分を取ることで、下記(7)式を求め、コンバータの動作解析で通用される状態平均化法の適用により下記(7)式が前記(3)式の最終状態であるとして下記(8)式を求め、下記(8)式で出力電圧の変化を設定する請求項11に記載のDC−DCコンバータ。
    但し、R:内部損失抵抗,RLOAD:負荷抵抗,M(D=DB)-M(D=DA):オン時比率DBにおける入出力電圧変換比率とオン時比率DAにおける入出力電圧変換比率の差分,VIN:コンバータ入力電圧
    但し、ΔVOUT:出力電圧の変化,ΔM:M(D=DB)-M(D=DA)
JP2006012581A 2006-01-20 2006-01-20 Dc−dcコンバータ Expired - Fee Related JP4775000B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006012581A JP4775000B2 (ja) 2006-01-20 2006-01-20 Dc−dcコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006012581A JP4775000B2 (ja) 2006-01-20 2006-01-20 Dc−dcコンバータ

Publications (2)

Publication Number Publication Date
JP2007195362A JP2007195362A (ja) 2007-08-02
JP4775000B2 true JP4775000B2 (ja) 2011-09-21

Family

ID=38450587

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006012581A Expired - Fee Related JP4775000B2 (ja) 2006-01-20 2006-01-20 Dc−dcコンバータ

Country Status (1)

Country Link
JP (1) JP4775000B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5470765B2 (ja) * 2008-07-17 2014-04-16 株式会社リコー スイッチング電源回路

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55136868A (en) * 1979-04-11 1980-10-25 Fuji Electric Co Ltd Chopper circuit
JPH053669A (ja) * 1991-06-25 1993-01-08 Matsushita Electric Works Ltd 電源装置
JPH07272882A (ja) * 1994-03-31 1995-10-20 Tabuchi Denki Kk 放電ランプ用安定化電源装置
JP2794396B2 (ja) * 1994-12-28 1998-09-03 ローム株式会社 Dc/dcコンバータ
JPH0974742A (ja) * 1995-08-31 1997-03-18 New Japan Radio Co Ltd スイッチング電源回路
JP3655993B2 (ja) * 1997-12-17 2005-06-02 新日本無線株式会社 同期型dc/dcコンバータ
JP2002064972A (ja) * 2000-08-17 2002-02-28 Taiyo Yuden Co Ltd Dc/dcコンバータの駆動制御方法及びdc/dcコンバータ
JP3695577B2 (ja) * 2000-08-29 2005-09-14 富士電機デバイステクノロジー株式会社 Dc−dcコンバータ用pwm制御回路
JP2003348859A (ja) * 2002-05-30 2003-12-05 Meidensha Corp コンデンサの充電装置
JP3708088B2 (ja) * 2003-03-28 2005-10-19 Tdk株式会社 スイッチング電源の出力制御方法、出力制御回路およびスイッチング電源
JP2006254657A (ja) * 2005-03-14 2006-09-21 Toyota Motor Corp 過電流防止機能付き電源装置

Also Published As

Publication number Publication date
JP2007195362A (ja) 2007-08-02

Similar Documents

Publication Publication Date Title
CN110892629B (zh) 开关变换器及其控制方法和控制电路
US10581325B1 (en) Power converter with slope compensation
US11594971B2 (en) Control circuit and control method for switching regulator
JP2015047017A (ja) Dc−dcコンバータ及びdc−dcコンバータの制御方法
JP2006311689A (ja) Dc/dcコンバータ
US9985520B2 (en) Pulse width modulator for DC/DC converters
JP2007116823A (ja) Dc−dcコンバータの制御回路および制御方法
JP6289574B1 (ja) 直流電力変換器
JP6888736B2 (ja) 電圧変換器
JP4998094B2 (ja) Dc−dcコンバータ
CN103532378A (zh) 抑制输出电压过冲的电压转换器
CN108123597A (zh) 操作半谐振电压转换器的方法
TW201914190A (zh) 運作於脈衝省略模式的控制電路及具有其之電壓轉換器
Sheehan et al. Switch-mode power converter compensation made easy
JP4775000B2 (ja) Dc−dcコンバータ
JP2005218157A (ja) Dc/dcコンバータ及びdc/dcコンバータの制御方法
CN109217668B (zh) 可调整电感电流阈值的切换式电源供应器及控制方法
JP6976145B2 (ja) 電力変換装置
WO2022208644A1 (ja) 電力変換装置および電力変換システム
CN115833585A (zh) 直流电压转换器
CN110611432B (zh) 开关变换器的控制电路及控制方法
WO2011074154A1 (ja) Dc/dcコンバータ
CN115514228A (zh) 开关变换器及其控制电路
CN114389452A (zh) 开关变换器及其控制电路和控制方法
JP5168082B2 (ja) 昇降圧dc−dcコンバータ制御回路、および昇降圧dc−dcコンバータ制御方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081114

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20091112

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110316

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110531

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110613

R150 Certificate of patent or registration of utility model

Ref document number: 4775000

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140708

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees