KR100856197B1 - 저포화 자화 자유층들을 갖는 스핀 전달 자성 엘리먼트 - Google Patents

저포화 자화 자유층들을 갖는 스핀 전달 자성 엘리먼트 Download PDF

Info

Publication number
KR100856197B1
KR100856197B1 KR1020067019149A KR20067019149A KR100856197B1 KR 100856197 B1 KR100856197 B1 KR 100856197B1 KR 1020067019149 A KR1020067019149 A KR 1020067019149A KR 20067019149 A KR20067019149 A KR 20067019149A KR 100856197 B1 KR100856197 B1 KR 100856197B1
Authority
KR
South Korea
Prior art keywords
layer
free layer
free
magnetic element
magnetization
Prior art date
Application number
KR1020067019149A
Other languages
English (en)
Other versions
KR20060123641A (ko
Inventor
폴 피. 엔구옌
이밍 후아이
치타오 디아오
프랑크 알버트
Original Assignee
그랜디스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 그랜디스, 인코포레이티드 filed Critical 그랜디스, 인코포레이티드
Publication of KR20060123641A publication Critical patent/KR20060123641A/ko
Application granted granted Critical
Publication of KR100856197B1 publication Critical patent/KR100856197B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
    • H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
    • H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
    • H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F41/303—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices with exchange coupling adjustment of magnetic film pairs, e.g. interface modifications by reduction, oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H10N50/85—Magnetic active materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/08—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers
    • H01F10/10—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition
    • H01F10/12—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys
    • H01F10/16—Thin magnetic films, e.g. of one-domain structure characterised by magnetic layers characterised by the composition being metals or alloys containing cobalt
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00—Thin magnetic films, e.g. of one-domain structure
    • H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3263—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being symmetric, e.g. for dual spin valve, e.g. NiO/Co/Cu/Co/Cu/Co/NiO

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Thin Magnetic Films (AREA)

Abstract

자성 메모리에 사용될 수 있는 자성 엘리먼트를 제공하기 위한 방법과 시스템이 개시된다. 상기 자성 엘리먼트는 피고정층, 비자성 스페이서층 및 자유층을 포함한다. 상기 스페이서층은 피고정층과 자유층 사이에 위치한다. 자유층은 기록 전류가 상기 자성 엘리먼트를 통과할 때 스핀 전달에 의해 스위칭 될 수 있다. 또한 자성 엘리먼트는 장벽층, 제 2 피고정층을 포함할 수 있다. 선택적으로, 제 2 피고정층, 제 2 스페이서층, 및 상기 자유층과 정자기적으로 결합된 제 2 자유층이 포함된다. 일 태양에서, 상기 자유층(들)은 저포화 자화(들)을 제공하기 위해 비자성 물질(들)로 희석되고 및/또는 강자성적으로 도핑된 강자성 물질(들)을 포함한다.

Description

저포화 자화 자유층들을 갖는 스핀 전달 자성 엘리먼트{SPIN TRANSFER MAGNETIC ELEMENT HAVING LOW SATURATION MAGNETIZATION FREE LAYERS}
본 발명은 자성 메모리 시스템에 관한 것으로서, 특히 스위칭에 있어서 스핀 전달 효과를 이용하고 더 낮은 스위칭 전류밀도를 이용하여 스위칭 될 수 있는 자성 엘리먼트를 제공하기 위한 방법과 시스템에 관한 것이다.
도 1A와 1B는 종래 자성 엘리먼트(10 및 10')를 도시한다. 종래 자성 엘리먼트(10)는 스핀 밸브(spin valve)이고 종래 반강자성(AFM)층(12), 종래 피고정층(pinned layer)(14), 종래 도전성 스페이서층(16) 및 종래 자유층(free layer)(18)을 포함한다. 시드층 또는 캡핑(capping)층과 같은 다른 층들(미도시)도 사용될 수 있다. 종래 피고정층(14)과 종래 자유층(18)은 강자성체이다. 따라서, 종래 자유층(18)은 변화가능한 자화(19)를 갖는 것으로 도시되었다. 종래 도전성 스페이서층(16)은 비자성체이다. AFM층(12)은 피고정층(14)의 자화를 특정 방향으로 결정(fix) 또는 고정(pin) 시키는데 사용된다. 자유층(18)의 자화는 통상적으로 외부 자기장에 반응하여 자유롭게 회전한다. 또한 전류가 종래 자성 엘리먼트(10)를 통과하도록 사용될 수 있는 상부 콘택(20) 및 하부 콘택(22)이 도시되어 있다. 도 1B에 도시된 종래 자성 엘리먼트(10')는 스핀 터널링 정션(spin tunneling junction)이다. 종래 스핀 터널링 정션(10')의 일부는 종래 스핀 밸브(10)와 유사하다. 따라서, 종래 자화 엘리먼트(10')는 AFM층(12'), 종래 피고정층(14'), 종래 절연 장벽층(16') 및 변화가능한 자화(19')를 갖는 종래 자유층(18')을 포함한다. 종래 장벽층(16')은 전자가 종래 스핀 터널링 정션(10')을 통과하여 터널링 할 수 있을 정도로 충분히 얇다.
종래 자유층(18/18')과 종래 피고정층(14/14') 각각의 자화(19/19') 방향에 따라서, 종래 자성 엘리먼트(10/10')의 저항이 각각 변한다. 종래 자유층(18/18')의 자화(19/19')가 종래 피고정층(14/14')의 자화와 평행하면, 종래 자성 엘리먼트(10/10')의 저항은 낮다. 종래 자유층(18/80')의 자화(19/19')가 종래 피고정층(14/14')의 자화와 역평행(antiparallel)하면, 종래 자성 엘리먼트(10/10')의 저항은 높다. 종래 자성 엘리먼트(10/10')의 저항을 감지하기 위하여, 전류는 종래 자성 엘리먼트(10/10')를 통과하여 흐르게 된다. 통상적으로 메모리 분야에서, 전류는 CPP(평면에 수직인 전류:current perpendicular to the plane) 구조로, 즉 종래 자성 엘리먼트(10/10')의 층들에 수직으로(도 1A 또는 1B에 도시된 z-방향에서 위로 또는 아래로) 흐르게 된다.
더 높은 밀도의 메모리 셀들을 갖는 자성 메모리에 관한 문제를 극복하기 위하여, 종래 자유층(10/10')의 자화(19/19')를 스위칭하는데 스핀 전달이 사용될 수 있다. 스핀 전달은 종래 자성 엘리먼트(10')와 관련하여 설명되지만, 종래 자성 엘리먼트(10)에도 동일하게 적용될 수 있다. 스핀 전달에 관한 현재의 연구는 하기 문헌에 상세히 개시되어 있다: Journal of Magnetism and Magnetic Materials의 vol. 159, p.L1(1996)에 기재된 J.C. Slonczewski의 "마그네틱 다중층의 전류-구동 여기(Current-driven Excitation of Magnetic Multilayers)"; Phys. Rev. B의 vol. 54, p.9353(1996)에 기재된 L. Berger의 "마그네틱 다중층의 전류 횡단에 의한 스핀 웨이브의 방출(Emission of Spin Waves by a Magnetic Multilayer Traversed by a Current)"; Appl. Phys. Lett.의 vol. 77, No.23, p.3809(2000)에 기재된 F.J. Albert, J.A. Katine 및 R.A. Burhman의 "탄소 박막 나노마그넷의 스핀-분극 전류 스위칭(Spin-polarized Current Switching of a Co Thin Film Nanomagnet)". 따라서, 스핀 전달 현상에 관한 다음의 설명은 현재의 연구에 기초한 것이며, 본 발명의 범위를 제한하고자 함은 아니다.
스핀-분극 전류가 CPP 구조의 스핀 터널링 정션(10')과 같은 자성 다중층을 통과할 때, 강자성층에 입사된 전자의 스핀 각 모멘텀의 일부는 강자성층에 전달된다. 특히, 종래 자유층(18')에 입사된 전자들은 자신들의 스핀 각 모멘텀의 일부를 종래 자유층(18')에 전달할 수 있다. 그 결과, 스핀-분극 전류는 전류 밀도가 충분히 높고(대략 107-108 A/cm2) 스핀 터널링 정션의 측방 치수가 작은(대략 200㎚ 이하) 경우 종래 자유층(18')의 자화(19') 방향을 스위칭할 수 있다. 게다가, 스핀 전달이 종래 자유층(18')의 자화(19') 방향을 스위칭할 수 있기 위해서는, 종래 자유층(18')은 충분히, 예컨대 Co의 경우 바람직하게는 대략 10㎚ 이하로 충분히 얇아야한다. 스핀 전달에 기반한 자화 스위칭은 다른 스위칭 메커니즘에 영향을 미치며 종래 자성 엘리먼트(10/10')의 측방 치수가 수백㎚의 범위로 작은 경우에 관찰될 수 있다. 따라서, 스핀 전달은 더 작은 자성 엘리먼트(10/10')를 갖는 더 높은 밀도의 자성 메모리에 적합할 수 있다.
스핀 전달 현상은 CPP 구조에서 종래 스핀 터널링 정션(10')의 종래 자유층(18')의 자화 방향을 스위칭하기 위한 외부 스위칭 자기장(field)의 이용에 대안으로서 사용되거나 이에 부가하여 사용될 수 있다. 예컨대, 종래 자유층(18')의 자화(19')는 종래 피고정층(14')의 자화에 역평행한 방향에서 종래 피고정층(14')의 자화에 평행한 방향으로 스위칭 될 수 있다. 전류는 종래 자유층(18')으로부터 종래 피고정층(14')으로 흐르게 된다(도전 전자는 종래 피고정층(14')으로부터 종래 자유층(18')으로 이동함). 종래 피고정층(14')으로부터 이동하는 대부분의 전자들은 종래 피고정층(14')의 자화와 동일한 방향으로 분극된 자신의 스핀을 갖는다. 이러한 전자들은 자신의 각 모멘텀의 충분한 양을 종래 자유층(18')에 전달하여 종래 자유층(18')의 자화(19')가 종래 피고정층(14')의 자화와 평행하게 되도록 스위칭한다. 대안적으로, 자유층(18')의 자화가 종래 피고정층(14')의 자화에 평행한 방향에서 종래 피고정층(14')의 자화에 역평행한 방향으로 스위칭 될 수 있다. 전류가 종래 피고정층(14')으로부터 종래 자유층(18')으로 흐르게 될 때(도전 전자들은 반대 방향으로 이동함), 대부분의 전자들은 종래 자유층(18')의 자화 방향으로 분극된 스핀을 갖는다. 이러한 대부분의 전자들은 종래 피고정층(14')에 의해 전달된다. 소수의 전자들은 종래 피고정층(14')으로부터 반사되어, 종래 자유층(18')으로 되돌아가고, 충분한 양의 각 모멘텀을 전달하여 자유층(18')의 자화(19')가 종래 피고정층(14')의 자화와 역평행하게 스위칭시킨다.
비록 스핀 전달이 종래 자성 엘리먼트(10 및 10')를 스위칭하기 위한 메커니즘으로서 기능하지만, 당업자는 높은 전류 밀도가 종래 자성 엘리먼트(10 및 10')에 대해 스위칭시키는데 필요하다는 것을 알 것이다. 특히, 스위칭 전류 밀도는 수 107A/cm2 이상이다. 따라서, 높은 기록 전류는 높은 스위칭 전류 밀도를 얻는데 사용된다. 높은 동작 전류는 고열(heating), 높은 전력 소모, 트랜지스터의 큰 크기 등과 기타 문제들과 같이 높은 밀도의 MRAM에서 설계상의 문제를 야기한다. 또한, 만약 종래 엘리먼트(10)와 같은 스핀 밸브가 사용된다면, 출력 신호는 작다. 종래 자성 엘리먼트(10)에서, 통상적으로 전체 저항과 SV-기반 스핀 전달 엘리먼트의 저항 변화는 각각 2Ω과 5 퍼센트보다 작다.
출력 신호를 증가시키기 위해 제시된 방법은 스핀 전달 소자에 있어서 종래 자성 엘리먼트(10')와 같은 스핀 터널링 정션을 사용하는 것이다. 종래 자성 엘리먼트(10')는 큰 저항과 큰 신호를 나타낼 수 있다. 예컨대, 저항은 1000Ω 이상일 수 있고 저항 변화는 40 퍼센트 이상일 수 있다. 그러나, 당업자는 종래 자성 엘리먼트(10')를 사용할 때는 종래 자성 엘리먼트(10')의 저하 또는 파손을 방지하기 위한 작은 동작 전류가 필요하다는 것을 알 것이다.
따라서, 낮은 전류 밀도 및 적은 전력을 소모하는 스핀 전달을 이용하여 스위칭 될 수 있는 엘리먼트를 갖는 자성 메모리 엘리먼트를 제공하기 위한 시스템 및 방법이 필요하다. 본 발명은 이러한 필요성에 관한 것이다.
본 발명은 자성 메모리에 사용될 수 있는 자성 엘리먼트를 제공하기 위한 방법과 시스템을 제공한다. 자성 엘리먼트는 적어도 피고정층, 비자성 스페이서층 및 자유층을 포함한다. 스페이서층은 피고정층과 자유층 사이에 위치한다. 자성 엘리먼트는 기록 전류가 자성 엘리먼트를 통과할 때 자유층이 스핀 전달을 이용하여 스위칭되도록 구성된다. 일부 태양에서, 자성 엘리먼트는 장벽층과 제 2 피고정층을 더 포함한다. 다른 태양에서, 자성 엘리먼트는 제 2 스페이서층, 제 2 피고정층 및 상기 자유층과 정자기적으로 결합된 제 2 자유층을 더 포함한다. 이러한 태양에서, 제 2 스페이서층은 제 2 피고정층과 제 2 자유층 사이에 위치하고 분리층은 제 1 및 제 2 자유층 사이에 제공되어 이들이 서로 정자기적으로 결합하게 한다. 두 개의 자유층 모두 또는 하나는 저포화 자화를 갖는다. 바람직하게, 저포화 자화는 자유층의 강자성 물질(들)을 비자성 물질(들)을 희석하거나 및/또는 강자성 물질(들)을 강자성적으로 도핑함으로써 달성된다.
본 명세서에 개시된 시스템과 방법에 따르면, 본 발명은 보다 낮은 전류 밀도를 이용한 스핀 전달에 의해 스위칭 될 수 있는 자성 엘리먼트를 제공한다.
도 1A는 종래 자성 엘리먼트, 스핀 밸브를 도시한다.
도 1B는 또 다른 종래 자성 엘리먼트, 스핀 터널링 정션을 도시한다.
도 2A는 본 발명에 따라 스핀 전달 스위칭을 위해 감소된 기록 전류를 갖는 자성 엘리먼트의 일부에 대한 제 1 실시예이다.
도 2B는 본 발명에 따라 스핀 전달 스위칭을 위해 감소된 기록 전류를 갖는 자성 엘리먼트의 일부에 대한 제 1 실시예의 다른 형태이다.
도 3은 본 발명에 따라 저포화 자화로 인한 스핀 전달 스위칭을 위해 감소된 기록 전류 밀도를 갖는 자성 엘리먼트 일부에 대한 제 1 실시예의 한 형태이다.
도 4는 본 발명에 따라 스핀 전달 스위칭을 위해 감소된 기록 전류 밀도를 갖는 자성 엘리먼트의 제 2 실시예이다.
도 5A는 본 발명에 따라 스핀 전달 스위칭을 위해 감소된 기록 전류 밀도를 갖는 자성 엘리먼트의 제 2 실시예의 바람직한 형태이다.
도 5B는 본 발명에 따라 저포화 자화 자유층에 의한 스핀 전달 스위칭을 위해 감소된 기록 전류 밀도를 갖는 자성 엘리먼트의 일부의 제 2 실시예의 다른 형태이다.
도 6은 본 발명에 따라 스핀 전달 스위칭을 위해 감소된 기록 전류 밀도를 갖는 자성 엘리먼트의 일부에 대한 제 3 실시예이다.
도 7A는 본 발명에 따라 스핀 전달 스위칭을 위해 감소된 기록 전류 밀도를 갖는 자성 엘리먼트의 제 3 실시예에 대한 바람직한 예이다.
도 7B는 본 발명에 따라 적어도 저포화 자화로 인한 스핀 전달 스위칭을 위해 감소된 기록 전류 밀도를 갖는 자성 엘리먼트이 일부의 제 3 실시예에 대한 다른 형태이다.
도 8은 본 발명에 따라 스핀 전달 스위칭을 위해 감소된 기록 전류 밀도를 갖는 자성 엘리먼트의 일 실시예를 제공하기 위한 본 발명에 따른 방법의 일 실시예에 대한 흐름도이다.
본 발명은 자성 엘리먼트 및 MRAM과 같은 자성 메모리의 개선에 관한 것이다. 하기 설명은 당업자가 본 발명을 실시하고 사용할 수 있게 제공되며 특허출원 및 그 요건에 맞추어 제공된다. 당업자는 바람직한 실시예의 다양한 변형을 용이하게 알 것이며 일반적인 원리는 다른 실시예들에도 적용될 수 있다. 따라서, 본 발명은 도시된 실시예들로 제한되지 않으며, 설명된 원리와 특징에 부합되는 넓은 범위에 이른다.
본 발명은 자성 메모리에 사용될 수 있는 자성 엘리먼트를 제공하기 위한 방법과 시스템을 제공한다. 자성 엘리먼트는 적어도 피고정층, 비자성 스페이서층, 및 자유층을 포함한다. 스페이서층은 피고정층과 자유층 사이에 위치한다. 자성 엘리먼트는 기록 전류가 자성 엘리먼트를 통과할 때 자유층이 스핀 전달을 이용하여 스위칭하도록 구성된다. 일부 태양에서, 자성 엘리먼트는 장벽층, 제 2 피고정층을 더 포함한다. 다른 태양에서, 자성 엘리먼트는 제 2 스페이서층, 제 2 피고정층, 및 상기 자유층과 정자기적으로 결합된 제 2 자유층을 더 포함한다. 이러한 태양에서, 제 2 스페이서 층은 제 2 피고정층과 제 2 자유층 사이에 위치하고 분리층은 제 1 및 제 2 자유층 사이에 제공되어 이들이 서로 정자기적으로 결합하게 한다. 하나 이상의 자유층이 저포화 자화를 갖도록 구성된다. 특정 태양에서, 두 개의 자유층 모두 또는 하나가 비자성 물질(들)에 희석되거나 및/또는 저포화 자화(들)을 제공하도록 강자성적으로 도핑된 강자성 물질(들)을 포함할 수 있다.
본 발명은 특정 자성 메모리 및 소정의 구성요소를 갖는 특정 자성 엘리먼트의 관점에서 설명될 것이다. 그러나, 당업자는 본 발명의 방법과 시스템이, 상이한 구성요소 및/또는 추가적인 구성요소를 갖는 기타 자성 메모리 엘리먼트, 및/또는 본 발명과 일치하지 않는 기타 특징 및/또는 상이한 특징을 갖는 기타 자성 메모리에 효과적으로 작동한다는 것을 알 것이다. 또한 본 발명은 스핀 전달 현상에 대한 현재의 지식 수준에서 설명된다. 따라서, 당업자는 본 발명의 방법과 시스템의 작동에 대한 이론적인 설명이 이러한 스핀 전달에 대한 현재의 지식 수준에 기초하여 이루어진다는 것을 알 것이다. 또한 당업자는 본 발명의 방법과 시스템이 기판과 특정 관계를 갖는 구조와 함께 설명된다는 것을 알 것이다. 예컨대, 도면에 도시된 것처럼, 통상적으로 구조물의 하부는 구조물의 상부보다 아래에 놓인 기판에 가깝게 위치한다. 그러나, 당업자는 본 발명의 방법과 시스템이 기판과 상이한 관계인 다른 구조물에도 부합된다는 것을 알 것이다. 게다가, 본 발명의 방법과 시스템은 소정의 합성층(synthetic layer) 및/또는 단일층(simple layer)과 관련하여 설명된다. 그러나, 당업자는 이러한 층이 다른 구조를 가질 수 있다는 것을 알 것이다. 예컨대, 본 발명의 방법과 시스템은 단일 자유층들과 관련하여 설명되지만, 본 발명은 합성 자유층과 함께 사용될 수도 있다. 또한, 본 발명은 특정 층들을 갖는 자성 엘리먼트들과 함께 설명된다. 그러나, 당업자는 본 발명과 모순되지 않는 추가적인 층 및/또는 상이한 층을 갖는 자성 엘리먼트가 사용될 수 있다는 것을 알 것이다. 특히, 강자성체와 같은 소정의 구성요소들이 개시된다. 그러나, 본 명세서에서 사용되는 것처럼, 강자성이란 용어는 강자성체 또는 유사한 구조물을 포함한다. 따라서, 본 명세서에서 사용되는, "강자성"이란 용어는 강자성체 및 페리자석에 제한되지 않는다. 또한 본 발명은 단일 엘리먼트로 설명된다. 그러나, 당업자는 본 발명이 다수의 엘리먼트, 비트라인 및 워드라인을 갖는 자성 메모리의 사용과 부합된다는 것을 알 것이다. 또한, 본 발명은 보다 낮은 스위칭 전류를 제공하는 저포화 자성 자유층을 이용하는 것과 함께 설명된다. 당업자는 본 발명에 따른 방법과 시스템이 높은 수직 이등방 자유층과 같은 스위칭 전류를 감소시키기 위한 다른 메커니즘과 결합될 수 있다는 것을 알 것이다.
본 발명에 따른 방법과 시스템을 보다 특별하게 예시하기 위하여, 본 발명에 따라 스핀 전달을 위해 감소된 기록 전류 밀도를 갖는 자성 엘리먼트(100)의 일부에 대한 제 1 실시예를 도시한 도 2A를 참조한다. 자성 엘리먼트(100)는 MRAM과 같은 자성 메모리에 사용된다. 따라서, 자성 엘리먼트(100)는 절연 트랜지스터(미도시) 뿐만 아니라 자성 메모리의 기타 구성물을 포함하는 메모리 셀에 사용될 수 있다. 또한, 자성 엘리먼트(100)는 자성 엘리먼트의 상부 및 하부 부근에 2 개의 단자(미도시)를 이용한다. 그러나 다른 갯수의 단자, 예컨대 자성 엘리먼트의 중앙 부근에 제 3 단자를 사용할 수 있다. 자성 엘리먼트(100)는 피고정층(100), 스페이서층(120), 및 자유층(130)을 포함한다. 하기 설명처럼, 자유층(130)은 저포화 자화를 갖도록 구성된다. 자성 엘리먼트(100)는 대체로 피고정층(110)의 자화(111)를 고정(pining)하기 위해 사용된 AFM 층(미도시) 뿐만 아니라 시드층(seed layer)(미도시)과 캡핑층(미도시)을 포함한다. 또한, 자성 엘리먼트(100)는 자유층(130)이 스핀 전달을 이용하여 기록될 수 있도록 구성된다. 바람직한 실시예에서, 자유층(130)의 폭(w)과 같은 측방 치수는 작으며 바람직하게는 200㎚ 미만이다. 게다가, 자유층(130)이 자유층(130)의 평면에 특정 용이축(easy axis)을 갖도록 측방 치수들 사이에 약간의 차이가 제공된다.
피고정층(110)은 강자성체이다. 일 실시예에서 피고정층(110)은 합성이다. 이러한 실시예에서, 피고정층(110)은 비자성층에 의해 분리된 강자성층들을 포함하고 강자성층들이 역평행하게 정렬하도록 구성된다. 피고정층(110)은 자성 엘리먼트(100)의 벌크 저항(bulk resistivity)에 대한 스핀 의존을 증가시키도록 구성될 수 있다. 예컨대, 피고정층(110), 또는 이의 강자성층은 반복된 이중층(도 2A에서 명확하게 도시 안 됨)으로 이루어진 다중층일 수 있다. 이러한 실시예에서, 피고정층(110)은 (FexCo1-x/Cu)n로 이루어진 다중층일 수 있으며, 여기서 n은 FexCo1-x/Cu 이중층이 반복되는 횟수이다. 이러한 실시예에서, n은 1 이상이고 이중층의 Cu 층의 두께는 1 내지 8 Å인 것이 바람직하다. 스페이서층(120)은 비자성체이다. 일 실시예에서, 스페이서층(120)은 예컨대 Cu를 포함한 도전체이다. 다른 실시예에서, 스페이서층(120)은 알루미나와 같은 절연체를 포함한 장벽층이다. 이러한 실시예에서, 장벽층(120)은 2㎚보다 작아 전하 캐리어가 자유층(130)과 피고정층(110) 사이를 터널링 할 수 있다. 자유층(130)은 강자성체이고 저포화 자화를 갖도록 구성된다. 본 명세서에서 개시된 바와 같이, 저포화 자화란 Co의 포화 자화, 즉 실온에서 대략 1430 emu/cm3와 대략 같거나 이보다 작은 포화 자화를 말한다.
도 2B는 자성 엘리먼트(100)와 유사한 자성 엘리먼트(100')를 도시한다. 따라서, 유사한 구성요소에는 유사한 도면번호가 붙여졌다. 따라서, 자성 엘리먼트(100')는 스핀 전달을 이용하여 기록될 수 있고 저포화 자화를 갖는 자유층(130')을 포함한다. 그러나, 자유층(130')은 합성되어 있으며, 바람직하게 Ru인 비자성층(134)에 의해 분리된 두 강자성층(132 및 136)을 포함한다. 비자성층(134)은 자유층(130')의 자화들(133 및 137)이 역평행하게 정렬하도록 구성된다. 게다가, 강자성층들(132 및 136) 중 하나 또는 모두는 저포화 자화를 갖는다. 분명하게, 도 2A와 2B를 참조하면, 다음의 설명은 자유층(130)에 관한 것이다. 그러나, 논의된 원리들은 강자성층(132 및 136)을 포함한 자유층(130'), 및 자성 엘리먼트(100')에 적용된다.
도 2A를 다시 참조하면, 저포화 자화는 강자성 물질(들)을 비자성 물질(들)로 희석하거나, 그리고/또는 강자성 물질(들)을 역평행한 스핀 정렬을 증진시키기는 불순물로 도핑함으로써 제공된다. 바람직한 실시예에서, 저포화 자화는 강자성 물질(들)을 비자성 물질(들)로 희석하는 방법, 또는 강자성 물질(들)을 역평행한 스핀 정렬을 증진시키는 불순물들로 도핑하는 방법 중 어느 한 방법에 의해 제공되지만, 이러한 두 방법 모두에 의해 제공되지는 않는다.
스위칭 전류 밀도를 감소시키기 위한 저포화 자화의 능력은 Magnetism and Magnetic Materials, vol. 159, p. L1-L5(1996)에 기재된 J. C. Slonczewski의 "자성 다중층의 전류-이동 여기(Current-driven Excitation of Magnetic Multilayers)"에 의해 개시된 일반적인 스핀 전달 스핀-토크 모델에 의해 이해될 수 있다. Slonczewski의 모델에 따르면, 스핀 전달 스택의 자유층에서의 스위칭 전류 밀도(Jc)는 다음과 비례한다:
Figure 112007090592398-pct00001
여기서,
α = 현상적인 길버트 완충 상수(phenomenological Gilbert damping constant);
t = 자유층의 두께;
Ms = 자유층의 포화 자화;
Heff = 자유층의 유효 자기장;
g(θ)는 스핀-전달 효율을 나타낸다.
유효 자기장(Heff)은 외부 자기장, 형상 이등방 자기장, 평면 내부(in-plane) 및 평면 외부(out-of-plane)(즉, 수직) 이방성, 및 쌍극성(dipolar) 및 교환 자기장(exchange field)을 포함한다. 수직 이방성은 통상적으로 결정 이방성으로부터 발생한다. 항(g(θ))은 피고정층(110) 자화와 자유층(130) 자화의 상대적인 각 방향에 의한다.
자유층(130)의 자화(131)는 평면 외부 자화 항(2πMs)이 항(Heff)보다 현저할 때 막 평면에 놓인다(즉, 자화가 도 2A에서 위 또는 아래를 지칭하는 성분을 갖지 않음). 따라서, 이러한 막에서, 2πMs 가 Heff보다 큰 자성 박막의 경우에, 스위칭 전류 밀도는 대략 Ms 2에 비례한다. 따라서 완충 상수 및 분극 인자와 같은 기타 관련 상수들을 현저하게 바꾸지 않고 자유층(130)의 포화 자화(Ms)를 낮추는 것은 스위칭 전류 밀도를 감소시킨다.
자유층(130)에서 저포화 자화를 얻기 위하여, 비자성 희석 및/또는 강자성 도핑이 바람직하게 사용된다. 비자성 희석은 강자성 물질 및 비자성 물질이 자유층(130) 내에서 사용되거나, 자유층을 위해 사용된 단일 강자성층에서 결합되면 발생된다. 또한 교호하는 극초막박(ultrathin)(바람직하게 1 내지 8Å의 두께)과 강자성 및 비자성 물질들의 상호발산(interdiffusing) 층들을 포함하는 다중층이 특정 강자성층을 위해 사용되는 경우 비자성체 희석이 이루어질 수 있다. 따라서, 저포화 자화 자유층(130), 또는 만약 자유층(130')이 합성인 경우의 자유층을 구성하는 강자성층들(132 및 136)은, 강자성 및 비자성 물질들을 결합하여 제조될 수 있다. 예컨대, 저포화 자유층(130)은 CoX, FeX, CoFeX, NiFeX, CoXY, FeXY, CoFeXY, NiFeXY, 및/또는 CoNiFeXY의 물질을 이용하여 제공될 수 있다. 여기서, X 또는 Y는 Cr, Cu, Au, B, Nb, Mo, Pt, Pd, Ta, Rh, Ru, Ag, TaN, CuN, TaCuN이다. 바람직한 실시예에서, 희석 성분(X 및 Y)는 5 내지 60 원자 퍼센트의 범위에 있지만, Pt 및 Pd는 5 내지 80 원자 퍼센트의 범위에 있을 수 있다. 예컨대, CoCr0.157 및 CoCr0.205은 각각 Ms = 750 및 450 emu/cm2이다. 이들은 순수한 Co의 포화 자화에서 현저히 감소된다. 다른 예에서, CoBj 및/또는 CoFeBj가 사용될 수 있으며, 여기서 j = 0.03 내지 0.20이다. 이러한 조합은 더 저포화 자화를 갖지만, 대략적으로 동일한 스핀 분극을 유지한다. 마지막으로, 하기 설명하는 자성 엘리먼트(100 또는 100')의 경우에, 희석에 의해 제공된 저포화 자유층(130)은 CoX, FeX, NiFeX, CoXY, FeXY, CoFeXY, NiFeXY, 및/또는 CoNiFeXY의 물질(들)을 포함하며, 여기서 X 또는 Y는 Cr, Cu, Au, B, Nb, Mo, Pt, Pd, Ta, Rh, Ru, Ag, TaN, CuN, TaCuN; 및/또는 CoFeX을 포함하며, 여기서 X는 Cr, Cu, Au, Nb, Mo, Pt, Pd, Ta, Rh, Ru, Ag, TaN, CuN, TaCuN이다. 또한, 위와 같이 X 또는 Y에 사용된, TaN, CuN, 또는 TaCuN에 나이트로젠 도핑을 삽입하기 위한 일반적인 방법은 반응성 스퍼터링에 의한 것이며, 여기서 N2 가스는 Ar 가스와 - 예컨대: Ar 가스의 1-5 mT 부분압 중에 N2 가스의 0.01-5 mT 부분압으로 - 혼합된다는 것에 주의해야 한다.
상기 설명처럼, 저포화 자화 자유층(130)은 다중층을 사용함으로써 제공될 수 있다. 따라서, 자유층(130), 또는 자유층(130)이 합성인 경우 그 구성되는 강자성층(132 및 136)은 극초박막(바람직하게 1 내지 8Å 두께)의 다중층 및 상호발산하는 강자성 및 비자성층들을 제공함으로써 이루어질 수 있다. 일 실시예에서, (FexCo1-X/Cu)n으로 이루어진 다중층이 사용될 수 있다. 따라서, FexCo1-X 층과 Cu 층으로 이루어진 이중층이 다중층의 각각의 반복 부분에 존재한다. 이러한 실시예에서, 이중층이 반복되는 횟수는 n이고, 여기서 n은 1 보다 크다. 또한, x는 Fe의 원자 퍼센트를 나타낸다. 따라서 x는 1 보다 작고 바람직하게는 0.5이다. 또한 바람직한 실시예에서, 이러한 이중층의 Cu와 FeCo 층들은 1 내지 8Å의 두께를 갖는다. 이러한 다중층은 자유층 또는 그 구성되는 강자성층을 제공하기 위한 저포화 자화 물질로서 사용될 수 있다. 매우 얇은 불연속적인 Cu 층으로 인해, FeCo 및 Cu 사이의 현저한 상호발산은 다중층(FexCo1-x/Cu)n 스택의 이중층에서, 특히 약간의 어닐링 후에 발생할 수 있다. 이러한 상호발산은 저포화 자화를 야기한다. 또한, 다중층(FexCo1-x/Cu)n의 경우에, 벌크 저항의 스핀 의존이 증가한다. 이러한 벌크 저항의 스핀 의존 증가는 자유층(130)을 희석하는 다중층 방법의 이용에 추가의 장점을 제공한다.
또한 강자성 도핑은 자유층(130)의 저포화 자화를 제공하는데 사용될 수 있다. 이러한 실시예에서, 자유층(130) 또는 강자성층(132 및 136)은 강자성 도핑을 수행한 강자성 물질을 이용하여 제공된다. 대체로 강자성 도핑은 강자성체가 스핀의 역평행한 정렬을 촉진하는 불순물들로 도핑할 때 발생한다. 이러한 스핀 정렬은 매우 감소된 포화 자화를 갖는 강자성체를 유발할 수 있다. 예컨대 Gd 및 Tb를 Ni81Fe19에 도핑하는 것은 포화 자화의 급속한 감소를 유발하는 것으로 도시되었다. 이러한 포화 자화의 감소는 Gd 및 Tb 스핀이 Ni81Fe19 자화에 역평행하게 정렬한다는 이론과 일치한다. 이러한 도핑에 대한 추가 설명은 하기문헌을 참조하면 된다: IEEE Transactions on Magnetics, Volume 37, Number 4, July 2001, pp.1749-1754에 기재된 William Bailey, 등의 "Control of magnetization dynamics in Ni81Fe19 thin films through the use of rare-earth dopants." 그러나, Tb 도핑은 Gd 도핑과 달리 완충을 현저히 증가시킬 수 있다. 현상학적인 길버트 완충 상수(α)의 증가는 저포화 자화에 의해 야기된 스위칭 전류 밀도 감소의 일부 또는 전부를 상쇄시킬 수 있다. 따라서, Gd를 이용하여 도핑하기 보다는 Tb를 이용하여 도핑하는 것이 바람직하다. 어느 경우든, 희토류(rare earth)는 5 내지 60 원자 퍼센트의 범위에 있어야 한다.
따라서, 자성 엘리먼트(100)의 일 실시예에서, 자유층(130)의 포화 자화는 자유층(130)에 사용된 강자성 물질의 강자성 도핑에 의해 낮아질 수 있다. 일부 실시예에서, 강자성 도핑은 사용된 물질의 조합이 CoX, FeX, CoFeX, 및/또는 NiFeX 이 되도록 수행되며, 여기서 X는 희토류 원소 Gd 및/또는 Tb이다. Cr, Cu, Au, Nb, Mo, Pt, Pd, Ta, Rh, 또는 Ru와 같은 추가 도펀트가 포화 자화를 더 감소시키기 위해 제공될 수 있다.
또한, 자성 엘리먼트(100)는 고스핀 분극 물질의 얇은 코팅을 적어도 하나 포함할 수 있다. 이러한 자성 엘리먼트(100')의 일 실시예는 도 3에 도시되어 있다. 자성 엘리먼트(100')는 자성 엘리먼트(100)와 유사하다. 따라서, 유사한 구성요소는 유사한 도면번호가 붙여졌다. 또한, 자성 엘리먼트(100")는 자성 엘리먼트의 상부 및 하부 부근에서 두 개의 단자(미도시)를 이용한다. 하지만, 다른 개수의 단자들, 예컨대 자성 엘리먼트의 중앙 부근의 제 3 단자가 사용될 수 있다. 따라서, 자성 엘리먼트는 저포화 자화를 갖는 자유층(130")을 포함하고 스핀 전달을 이용하여 기록된다. 또한 자성 엘리먼트(100")는 자기저항과 스핀 토크를 증가시키기 위해 자유층(130")과 스페이서층(120") 사이의 계면에서 3 내지 8Å 두께의 CoFe와 같은 고스핀 분극층(140)을 포함한다. 고스핀 분극 물질은 인접한 강자성층보다 더 높은 스핀 분극을 갖는다. 만약 자유층(130")이 예컨대 도 2B에 도시된 자성 엘리먼트(100')와 같이 합성이라면, 각각의 강자성층(132 및 136)은 고스핀 분극층(140)과 같은 고스핀 분극층들 사이에 끼워진다. 따라서, 자유층(130, 130', 및/또는 130")의 저포화 자화와, 이로 인한 스위칭 전류 밀도의 감소는 다양한 방식으로 제공된다.
따라서, 자성 엘리먼트(100, 100', 및 100")는 상기 설명처럼 저포화 자화를 갖는 자유층(130, 130', 130")을 각각 포함한다. 따라서, 자성 엘리먼트(100, 100', 100")는 보다 낮은 스위칭 전류에서 스핀 전달을 이용하여 기록될 수 있다. 따라서, 낮은 스위칭 전류의 장점이 달성될 수 있다.
도 4는 본 발명에 따라 스핀 전달을 위해 감소된 기록 전류 밀도를 갖는 자성 엘리먼트(200)의 제 2 실시예를 도시한다. 자성 엘리먼트(200)는 자유층(230)을 공유하는 스핀 밸브 부분(204) 및 스핀 터널링 정션 부분(202)을 포함한다. 스핀 밸브 부분(204)은 바람직하게 반강자성(AFM)층(260)인 고정층(260), 피고정층(250), Cu와 같은 도전성 스페이서층(240) 및 자유층(230)을 포함한다. 대안적인 실시예에서, 도전성 스페이서층(240)은 장벽층으로 대체될 수 있다. 스핀 터널링 정션 부분(202)은 바람직하게 반강자성(AFM)층(206)인 피닝층(206), 피고정층(210), 전자들이 통과하여 터널링할 수 있도록 구성된 절연체인 장벽층(220) 및 자유층(230)을 포함한다. 도 2A와 4를 참조하면, 층(250, 240, 230)은 스페이서층(120)이 도전될 때 자성 엘리먼트(100)의 층(110, 120, 130)과 유사하다. 유사하게, 층(210, 220, 230)은 스페이서층(120)이 절연 장벽층인 경우 층(110, 120, 130)과 각각 유사하다. 따라서 피고정층(210 및 250)은 바람직하게 피고정층(110)에 대응하고 유사한 물질, 층, 및/또는 공정을 이용하여 구성될 수 있다. 예컨대, 피고정층(210) 및/또는 피고정층(250)은 다중층(FexCo1-X/Cu)n을 포함하며, 여기서, n은 반복 횟수로서 1 이상이다. 게다가, Fe 원자 퍼센트(x)는 바람직하게 대략 0.5이고 Cu 층은 바람직하게 1 내지 8Å의 두께이다. 자유층(230)은 스핀 전달을 이용하여 기록되게 구성되며 저포화 자화를 갖는다. 또한, 자성 엘리먼트(200)는 자성 엘리먼트의 상부 및 하부 부근에 2 개의 단자(미도시)를 이용한다. 그러나, 다른 개수의 단자, 예컨대 자성 엘리먼트(200)의 중앙 부근에 제 3 단자가 사용될 수 있다. 또한 자성 엘리먼트(200)는 피고정층(210 및 250)의 자화를 피닝하는데 각각 사용된 바람직하게 AFM 층인 피닝층(206 및 260)을 포함한다.
자유층(230)은 바람직하게 자유층(130, 130', 및/또는 130")과 유사한 방식으로 구성될 수 있다. 따라서, 상기 설명한 것과 유사한 물질과 원리가 자유층(230)의 저포화 자화를 달성하는데 사용될 수 있다. 예컨대, 비자성 물질 및/또는 강자성 도핑을 이용한 희석은 자유층(330)을 위한 저포화 자화를 달성하는데 사용될 수 있다. 게다가, 자유층(130')과 관련한 상기 설명처럼, 자유층(230)은 합성일 수 있다. 따라서, 자성 엘리먼트(200)는 보다 낮은 스위칭 전류 밀도에서 스핀 전달을 이용하여 기록될 수 있다. 달리 말하면, 자성 엘리먼트(200)는 자성 엘리먼트(100, 100', 100") 및 그 결합들의 장점을 공유할 수 있다. 또한, 피고정층(210 및 250)이 역평행하게 정렬할 때, 스핀 밸브 부분(204)과 스핀 터널링 정션 부분(202)은 자유층(230)의 기록에 기여할 수 있다. 장벽층(220)의 사용으로 인해 자성 엘리먼트(200)는 보다 높은 저항과 자기저항을 갖는다. 따라서, 보다 높은 신호가 판독하는 중에 얻어질 수 있다.
도 5A는 본 발명에 따라 스핀 전달을 위해 감소된 기록 전류 밀도를 갖는 자성 엘리먼트(300)의 제 2 실시예에 대한 또 다른 형태이다. 자성 엘리먼트(300)는 도 4에 도시된 자성 엘리먼트(200)와 유사하다. 따라서, 유사한 구성요소는 유사한 도면번호가 붙여졌다. 따라서, 자성 엘리먼트는 저포화 자화를 가지며 스핀 전달을 이용하여 기록되는 자유층(230)에 대응하는 자유층(330)을 포함한다. 또한, 자성 엘리먼트(300)는 자성 엘리먼트의 상부 및 하부 부근에 2 개의 단자(미도시)를 이용한다. 그러나, 다른 개수의 단자, 예컨대 자성 엘리먼트 중앙 부근에 제 3 단자가 사용될 수 있다.
자유층(330)은 자유층(130, 130', 130"), 및/또는 자유층(230)과 유사한 방식으로 구성된다. 따라서, 상기 설명한 것과 유사한 물질과 원리가 자유층(330)의 저포화 자화를 달성하는데 사용될 수 있다. 예컨대, 비자성 물질 및/또는 강자성 도핑의 희석은 자유층(330)의 저포화 자화를 달성하는데 사용될 수 있다. 게다가, 자유층(130')과 관련하여 설명한 것처럼, 자유층(330)은 합성일 수 있다. 자유층(330)의 저포화 자화로 인해, 자성 엘리먼트(300)는 보다 낮은 스위칭 전류 밀도에서 스핀 전달을 이용하여 기록될 수 있다. 달리 말하면, 자성 엘리먼트(300)는 자성 엘리먼트(100, 100', 100", 200) 및 이들 조합의 장점을 공유할 수 있다. 장벽층(340)의 사용으로 인해, 자성 엘리먼트(300)는 보다 낮은 저항 및 자기저항을 갖는다. 따라서, 보다 높은 신호가 판독 동안 얻어질 수 있다. 대안적인 실시예에서, 장벽층(320)은 도전층으로 대체될 수 있다. 그러나, 이러한 실시예에서, 판독 신호는 주어진 판독 전류를 위해 감소된다.
자성 엘리먼트(300)에서, 피고정층(310)은 합성이다. 따라서, 피고정층(310)은 바람직하게 Ru인 비자성층(314)에 의해 분리된 강자성층(312 및 316)을 포함한다. 비자성층은 강자성층(312 및 316)이 반강자성적으로 정렬하도록 구성된다. 또한, 자성 엘리먼트(300)는 강자성층(316)과 피고정층(350)이 역평행하게 구성된다. 그 결과, 스핀 밸브 부분(304)과 스핀 터널링 정션 부분(310)은 모두 자성 엘리먼트(300)에 기록하는데 사용된 스핀 전달에 기여할 수 있다. 따라서, 매우 낮은 스위칭 전류가 자성 엘리먼트(300)에 기록하는데 사용될 수 있다. 또한, 인접한 층(312 및 350)은 자신들의 자화가 평행하게 정렬되기 때문에, AFM 층(306 및 360)은 동일한 방향으로 정렬될 수 있다. 따라서 AFM 층(306 및 360)은 동일한 단계에서 정렬될 수 있다. 따라서, 공정은 보다 간단해진다.
자유층(230 및 330)과 자성 엘리먼트(200 및 300)는 상기 설명한 것과 유사한 방식으로 구성될 수 있다. 예컨대, 도 5B는 본 발명에 따라 적어도 저포화 자화로 인해 스핀 전달을 위해 감소된 기록 전류 밀도를 갖는 자성 엘리먼트의 일부분의 제 2 실시예에 대한 또 다른 형태(300')이다. 자성 엘리먼트(300')는 자성 엘리먼트(300)와 유사하며, 따라서 장점도 동일하다. 예컨대, 자유층(330')은 저포화 자화를 갖는다. 또한, 도 3에 도시된 자성 엘리먼트(100")와 유사한 방식으로, 자성 엘리먼트(300')는 3 내지 8Å 두께의 CoFe를 포함하는 고스핀 분극층(370 및 372)을 포함한다. 층(370), 층(372) 또는 이들 모두가 사용될 수 있다. 만약 자유층(330')이 합성이라면, 각각의 구성되는 강자성층(미도시)은 바람직하게 저포화 자화를 갖는다. 이러한 실시예에서, 각각의 강자성층은 고스핀 분극 물질들 사이에 끼워진다. 따라서, 도 3A와 관련하여 상기 설명한 것과 유사한 장점이 얻어진다.
도 6은 본 발명에 따라 스핀 전달을 위해 감소된 기록 전류 밀도를 갖는 자성 엘리먼트(400)의 일부분에 대한 제 3 실시예를 도시한다. 자성 엘리먼트는 2 개의 구조체(402 및 404)를 포함하며, 각각의 구조체는 자성 엘리먼트(100, 100', 또는 100")와 유사하다. 따라서, 구조체(402)는 예컨대 자성 엘리먼트(100)의 층(110, 120, 130)과 각각 유사한 피고정층(410), 스페이서층(420), 및 자유층(430)을 포함한다. 또한 구조체(402)는 바람직하게 AFM 층인 피닝층(406)을 포함한다. 유사하게, 구조체(404)는 예컨대 자성 엘리먼트(100)의 층(110, 120, 130)과 각각 유사한 피고정층(470), 스페이서층(460), 및 자유층(450)을 포함한다. 또한 구조체(404)는 바람직하게 AFM 층인 피닝층(480)을 포함한다. 2 개의 자유층(430 및 450) 중 하나 또는 모두는 저포화 자화를 갖는다. 자유층(430 및/또는 450)은 또한 합성이다. 이 경우 자유층(430 및/또는 450) 내의 강자성층(명확히 도시안됨)은 저포화 자화를 갖는다. 또한, 자성 엘리먼트(400)의 자유층(430 및 450)은 바람직하게 정자기적으로 결합하여 이들 층(430 및 450)이 반강자성적으로 정렬한다. 도시된 실시예에서, 자성 엘리먼트(400)는 분리층(440)을 포함한다. 분리층(440)은 자유층(430 및 450)이 정자기적으로만 결합하도록 구성된다. 예컨대, 바람직하게 비자성 도전체인 분리층(440)의 두께는 자유층(430 및 450)이 정자기 상호작용에 의해 반강자성적으로 정렬하도록 구성된다. 특히, 분리층(440)은 분리층을 통과하는 스핀의 분극를 무작위화시키는 기능을 한다. 예컨대, 분리층(440)은 Cu, Ag, Au, Pt, Mn, CuPt, CuMn, Cu/Pt/Cu 샌드위치, Cu/Mn/Cu 샌드위치, 또는 Cu/PtMn[1-20Å]/Cu 샌드위치와 같은 물질을 포함한다. 분리층이 자성 엘리먼트(400)에 사용되지만, 또 다른 메커니즘이 사용될 수 있다. 예컨대, 일 실시예에서, 구조체(402)는 제 2 피고정층(미도시), 제 2 스페이서층(미도시), 피닝층(미도시)을 포함하는 이중 구조체일 수 있다. 제 2 피고정층과 스페이서층 및 피닝층의 두께는 자유층(430 및 450)이 정자기적으로 결합되도록 구성될 수 있다.
자유층(430) 및/또는 자유층(450)은 상기 설명처럼 저포화 자화를 갖도록 구성된다. 따라서, 자유층(430 및/또는 450)은 자유층(130, 130', 또는 130")에 대응할 수 있다. 달리 말하면, 자유층(430) 및/또는 자유층(450)에 사용된 물질 및/또는 특성은 자성 엘리먼트(100, 100', 또는 100")와 관련하여 상기 설명한 것과 동일하거나 유사하다. 따라서, 자성 엘리먼트(400)는 자성 엘리먼트(100, 100', 및 100")와 많은 장점을 공유한다. 특히, 자성 엘리먼트는 보다 낮은 스위칭 전류 밀도에서 스핀 전달을 이용하여 기록될 수 있다.
자유층(430 및 450) 사이의 정자기 결합은 또 다른 장점을 제공한다. 자유층(450 및 430)이 정자기적으로 결합하기 때문에, 자유층(450)의 자화 변화는 자유층(430)에 반영된다. 스페이서층(420)은 높은 신호를 제공하도록 장벽층으로 대체될 수 있다. 또한, 이들은 자유층(450 및 430)을 분리하기 때문에, 스핀 밸브(404) 및 스핀 터널링 정션(402)의 특성 각각은 스핀 밸브 및 스핀 터널링 정션의 기능을 향상하도록 개별적으로 계획될 수 있다.
도 7A는 본 발명에 따라 스핀 전달을 위해 감소된 기록 전류 밀도를 갖는 자성 엘리먼트(500)의 제 3 실시예에 대한 바람직한 형태이다. 자성 엘리먼트(500)는 도 6에 도시된 자성 엘리먼트(400)와 유사하다. 따라서 유사한 구성요소는 유사하게 도면번호가 붙여졌다. 따라서, 자성 엘리먼트는 자유층(430 및 450)에 각각 대응하는 자유층(530 및 550)을 포함하며, 이들 모두 또는 각각은 저포화 자화를 가지며, 이들 모두는 스핀 전달을 이용하여 기록된다. 자유층(530 및/또는 550)은 합성일 수 있다. 이러한 경우에, 자유층(530 및/또는 550) 내의 강자성층(명확시 도시안됨)은 저포화 자화를 갖는다. 더구나, 자성 엘리먼트(500)는 자성 엘리먼트의 상부 및 하부 부근에 2 개의 단자(미도시)를 이용한다. 그러나, 다른 개수의 단자, 예컨대 자성 엘리먼트(500)의 중앙 부근에 제 3 단자를 사용할 수 있다.
피고정층(510 및 570)은 합성이다. 따라서, 피고정층(510)은 바람직하게 Ru인 비자성층(514)에 의해 분리된 강자성층(512 및 516)을 포함한다. 또한 강자성층(512 및 516)의 자화는 역평행하게 정렬한다. 유사하게, 피고정층(570)은 바람직하게 Ru인 비자성층(574)에 의해 분리된 강자성층(572 및 576)을 포함한다. 또한 강자성층(572 및 576)의 자화는 역평행하게 정렬한다. 또한, 스페이서층(520)은 전자들이 강자성층(560)과 자유층(530) 사이에서 터널링하게하는 절연층인 장벽층이다. 스페이서층(560)은 도전층이다. 따라서, 구조체(502)는 스핀 터널링 정션이지만, 구조체(504)는 스핀 밸브이다.
자유층(530 및/또는 550)은 자유층(130, 130', 130"), 또는 자유층(430 및 450)과 각각 유사한 방식으로 구성된다. 따라서, 상기 설명한 것과 유사한 물질과 원리가 자유층(430 및/또는 450)의 저포화 자화를 얻는데 사용될 수 있다. 예컨대, 비자성 물질의 희석 및/또는 강자성 도핑은 자유층(530 및/또는 550)의 저포화 자화를 달성하는데 사용될 수 있다. 따라서, 자유층(130, 130', 및 130")과 관련하여 상기 설명한 물질이 바람직하다. 게다가, 자유층(130')과 관련하여 상기 설명한 것처럼, 자유층(530 및/또는 550)은 합성일 수 있다. 저포화 자화로 인해, 자성 엘리먼트(500)는 보다 낮은 스위칭 전류 밀도에서 스핀 전달을 이용하여 기록될 수 있다. 달리 말하면, 자성 엘리먼트(500)는 자성 엘리먼트(100, 100', 100") 및 이들 조합의 장점을 공유할 수 있다.
또한, 자유층(530 및 550)은 정자기적으로 결합하기 때문에, 예컨대 스핀 전달 유도 기록으로 인한 자유층(550)의 자화 방향 변화는 자유층(530)의 자화에 반영된다. 장벽층(520)을 이용하면, 스핀 터널링 정션(502)은 높은 신호를 제공한다. 대안적인 실시예에서, 장벽층(320)은 도전층으로 대체될 수 있다. 그러나, 이러한 실시예에서, 판독 신호는 주어진 판독 전류보다 감소한다.
게다가, 도 7A에 도시된 것처럼, 피고정층(510 및 570)은 합성이다. 따라서, 피고정층(510)은 바람직하게 Ru인 비자성층(514)에 의해 분리된 강자성층(512 및 560)을 포함한다. 비자성층(514)은 강자성층(512 및 516)이 반강자성적으로 정렬하도록 구성된다. 유사하게, 피고정층(510)은 바람직하게 Ru인 비자성층(574)에 의해 분리된 강자성층(572 및 576)을 포함한다. 비자성층(574)은 강자성층(572 및 576)이 반강자성적으로 정렬하도록 구성된다. 또한, 자성 엘리먼트(500)는 강자성층(512) 및 강자성층(576)의 자화가 평행하도록 구성된다. 강자성층(512 및 576)은 자화가 평행하게 정렬되기 때문에, AFM 층(506 및 580)은 동일한 방향으로 정렬될 수 있다. 따라서 AFM 층(506 및 580)은 동일한 단계에서 정렬될 수 있다. 따라서, 공정은 보다 간단해진다.
이미 언급한 바와 같이, 자유층(530 및 550)과 자성 엘리먼트(500)는 상기 설명과 유사한 방식으로 구성될 수 있다. 예컨대, 도 7B는 본 발명에 따라 적어도 저포화 자화 자유층(들)로 인해 스핀 전달을 위한 감소된 기록 전류 밀도를 갖는 자성 엘리먼트(500')의 제 3 실시예에 대한 또 다른 형태이다. 자성 엘리먼트(500')는 자성 엘리먼트(500)와 유사하고 따라서 그 장점도 공유된다. 예컨대, 자유층(530' 및/또는 550')은 저포화 자화를 갖는다. 또한, 도 3에 도시된 자성 엘리먼트(100")와 유사한 방식으로, 자성 엘리먼트(500')는 바람직하게 CoFe를 3 내지 8Å의 두께로 포함하는 고스핀 분극층(581, 582, 583, 584)을 포함한다. 층(들)(581 및 583) 또는 층(581, 582, 583, 584) 또는 이들 모두가 사용될 수 있다. 만약 자유층(530' 및/또는 550')이 합성이라면, 각각의 그 구성요소인 강자성층(미도시)은 바람직하게 저포화 자화를 갖는다. 이러한 실시예에서, 각각의 강자성층은 바람직하게 고스핀 분극 물질들 사이에 끼워진다. 따라서, 도 3과 관련하여 상기 설명한 것과 유사한 장점이 얻어진다. 더구나, 강자성층(576' 및 512')은 평행하다. 따라서, AFM 층(506' 및 580')은 단일 단계에서 정렬될 수 있다. 따라서 공정이 간단해진다.
따라서, 자성 엘리먼트(100, 100', 100", 200, 300, 300', 400, 500, 500')는 적어도 하나의 자유층에서 저포화 자화로 인해 보다 낮은 스위칭 전류 밀도에서의 스핀 전달을 이용하여 기록될 수 있다. 또한, 자성 엘리먼트(100, 100', 100", 200, 300, 300', 400, 500, 500')의 태양은 또 다른 장점을 제공하도록 결합될 수 있다.
도 8은 본 발명에 따라 스핀 전달을 위해 감소된 기록 전류 밀도를 갖는 자성 엘리먼트의 일 실시예를 제공하기 위한 방법(600)의 일 실시예에 대한 흐름도이다. 상기 방법(600)은 자성 엘리먼트(100)와 함께 설명된다. 그러나, 상기 방법(600)은 자성 엘리먼트(100, 100', 100", 200, 300, 300', 400, 500, 500')을 제공하도록 적용될 수 있다. 피고정층(110)과 같은 피고정층이 단계(602)를 통해 제공된다. 일 실시예에서, 단계(602)는 합성된 피고정층을 제공하는 단계를 포함한다. 스페이서층(120)은 단계(604)를 통해 제공된다. 단계(604)는 장벽층 또는 도전층을 제공하는 단계를 포함할 수 있다. 저포화 자화를 갖는 자유층(130)이 단계(606)를 통해 제공된다. 일부 실시예에서, 고스핀 분극층은 단계(606) 이전에 및/또는 이후에 제공될 수 있다. 단계(606)는 합성 자유층을 제공하는 단계를 포함할 수 있다. 이러한 실시예에서, 단계(606)는 자유층의 강자성층에 인접한 고스핀 분극층을 제공하는 단계를 포함할 수 있다. 만약 자성 엘리먼트(200, 300, 300', 400, 500, 및/또는 500')가 제공된다면, 추가의 피고정층, 스페이서층 및 일부 실시예의 경우 자유층이 단계(608)를 통해 제공된다. 이러한 실시예에서, 자유층은 저포화 자화를 가질 수 있다. 따라서, 자성 엘리먼트(100', 100", 200, 300, 300', 400, 500, 및/또는 500')가 제공될 수 있다.
보다 낮은 스위칭 전류 밀도에서 스핀 전달을 이용하여 기록될 수 있는 자성 엘리먼트를 제공하기 위한 방법과 시스템이 개시되었다. 비록 본 발명은 도시된 실시예에 따라 설명되었지만, 당업자는 본 발명의 사상과 범위 내에서 상기 실시예들의 변형과 여러 변화들이 이루어질 수 있다는 것을 알 것이다. 따라서, 많은 변화들이 첨부된 청구항들의 사상과 범위를 벗어나지 않고 당업자에 의해 이루어질 수 있다.

Claims (46)

  1. 자성 엘리먼트로서,
    피고정층;
    비자성체인 스페이서층; 및
    자유층 자화를 갖는 자유층 - 상기 스페이서층은 상기 피고정층과 상기 자유층 사이에 위치하며, 상기 자유층은 도핑된 강자성 물질, 다중층, 또는 상기 도핑된 강자성 물질과 상기 다중층의 조합을 포함하고, 상기 도핑된 강자성 물질은, 적어도 하나의 비자성 물질로 희석되거나, 강자성적으로 도핑되거나, 또는 적어도 하나의 비자성 물질로 희석되고 강자성적으로 도핑된 적어도 하나의 강자성 물질을 포함하여, 상기 자유층은 30℃에서 1430 emu/cm3 이하인 저포화 자화를 가짐 - 을 포함하며,
    상기 자유층이 상기 적어도 하나의 비자성 물질로 희석된 상기 적어도 하나의 강자성 물질을 포함한다면, 상기 자유층은 CoX, FeX, CoFeX, NiFeX, CoXY, FeXY, CoFeXY, NiFeXY, CoNiFeXY, 또는 이들의 조합 - 여기서 CoX, FeX, NiFeX, CoXY, FeXY, CoFeXY, NiFeXY 또는 CoNiFeXY의 경우에는 X 또는 Y가 Cr, Cu, Au, B, Nb, Mo, Pt, Pd, Ta, Rh, Ru, Ag, TaN, CuN, 또는 TaCuN 이고, CoFeX의 경우에는 X가 Cr, Cu, Au, Nb, Mo, Pt, Pd, Ta, Rh, Ru, Ag, TaN, CuN, 또는 TaCuN 임 - 을 포함하고,
    기록 전류가 상기 자성 엘리먼트를 통과하여 흐를 때 상기 자유층 자화가 스핀 전달로 인해 스위칭 되도록 구성되는, 자성 엘리먼트.
  2. 제 1 항에 있어서,
    상기 CoX, FeX, NiFeX, CoXY, FeXY, CoFeXY, NiFeXY 또는 CoNiFeXY의 X와 Y, 또는 상기 CoFeX의 X는, Pt와 Pd인 경우를 제외하고는 5 원자 퍼센트 이상이고 60 원자 퍼센트 이하이고, Pt와 Pd인 경우에는 5 내지 80 원자 퍼센트 범위에 있는, 자성 엘리먼트.
  3. 제 1 항에 있어서,
    상기 자유층은 CoX, FeX, CoFeX, NiFeX, CoNiFeX, 또는 이들의 조합 - 여기서 X는 5 내지 60 원자 퍼센트 범위로 적어도 하나의 희토류 원소를 포함함 - 을 포함하는, 자성 엘리먼트.
  4. 제 3 항에 있어서,
    상기 적어도 하나의 희토류 원소는 5 내지 60 원자 퍼센트의 Gd 또는 Tb인, 자성 엘리먼트.
  5. 제 3 항에 있어서,
    상기 자유층은 적어도 하나의 추가 도펀트를 더 포함하며, 상기 적어도 하나의 추가 도펀트는 Cr, Cu, Au, Nb, Mo, Pt, Pd, Ta, Rh, Ru, 또는 이들의 조합을 포함하는, 자성 엘리먼트.
  6. 제 1 항에 있어서,
    상기 자유층 및 상기 스페이서층 사이 위치하는 고스핀 분극층을 더 포함하며, 상기 고스핀 분극층은 상기 자유층보다 높은 스핀 분극을 갖는, 자성 엘리먼트.
  7. 제 1 항에 있어서,
    상기 피고정층은 다수의 이중층을 포함하고, 상기 다수의 이중층의 각각은 FexCo1-x 층 - 여기서 x는 1 미만임 - 및 Cu 층을 포함하는 , 자성 엘리먼트.
  8. 자성 엘리먼트로서,
    제 1 피고정층;
    도전성이고 비자성체인 스페이서층;
    자유층 자화를 갖는 자유층 - 상기 스페이서층은 상기 제 1 피고정층과 상기 자유층 사이에 위치하고, 상기 자유층은 30℃에서 1430 emu/cm3 이하인 저포화 자화를 가짐 - ;
    장벽층 - 상기 장벽층은 절연체이고 상기 장벽층을 통과하는 터널링을 허용하는 두께를 가짐 - ; 및
    제 2 피고정층 - 상기 장벽층은 상기 자유층과 상기 제 2 피고정층 사이에 위치함 - 을 포함하며,
    기록 전류가 상기 자성 엘리먼트를 통과하여 흐를 때 상기 자유층 자화가 스핀 전달로 인해 스위칭 되도록 구성되는, 자성 엘리먼트.
  9. 제 8 항에 있어서,
    상기 자유층은 적어도 하나의 비자성 물질로 희석된 적어도 하나의 강자성 물질을 포함하는, 자성 엘리먼트.
  10. 제 8 항에 있어서,
    상기 자유층은 CoX, FeX, CoFeX, NiFeX, CoXY, FeXY, CoFeXY, NiFeXY, CoNiFeX, 또는 이들의 조합 - 여기서 X 또는 Y는 Cr, Cu, Au, B, Nb, Mo, Pt, Pd, Ta, Rh, Ru, Ag, TaN, CuN, 또는 TaCuN 임 - 를 포함하는, 자성 엘리먼트.
  11. 제 10 항에 있어서,
    상기 X 및 Y가 Cr, Cu, Au, B, Nb, Mo, Pt, Pd, Ta, Rh, Ru, Ag, TaN, CuN, 또는 TaCuN 인 경우에는 5 원자 퍼센트 이상이고 60 원자 퍼센트 이하이며, Pt와 Pd 인 경우에는 5 원자 퍼센트 이상이고 80 원자 퍼센트 이하인, 자성 엘리먼트.
  12. 제 8 항에 있어서,
    상기 자유층은 적어도 하나의 강자성층 및 적어도 하나의 비자성층을 포함하는 다중층을 포함하는, 자성 엘리먼트.
  13. 제 12 항에 있어서,
    상기 자유층은 다수의 이중층을 포함하고, 상기 다수의 이중층 각각은 FexCo1-x 층 - 여기서 x는 1 미만임 - 및 Cu 층을 포함하는, 자성 엘리먼트.
  14. 제 13 항에 있어서,
    상기 x는 0.5인, 자성 엘리먼트.
  15. 제 13 항에 있어서,
    상기 Cu 층 또는 FeCo 층은 두께가 1Å 이상이고 8Å 이하인, 자성 엘리먼트.
  16. 제 8 항에 있어서,
    상기 자유층은 적어도 하나의 희토류 도펀트로 강자성적으로 도핑된 적어도 하나의 강자성 물질을 포함하는, 자성 엘리먼트.
  17. 제 16 항에 있어서,
    상기 자유층은 CoX, FeX, CoFeX, NiFeX, CoNiFeX, 또는 이들의 조합 - 여기서 X는 적어도 하나의 희토류 원소를 포함함 - 을 포함하는, 자성 엘리먼트.
  18. 제 17 항에 있어서,
    상기 적어도 하나의 희토류 원소는 Gd 또는 Tb인, 자성 엘리먼트.
  19. 제 18 항에 있어서,
    상기 자유층은 적어도 하나의 추가 도펀트를 더 포함하며, 상기 적어도 하나의 추가 도펀트는 Cr, Cu, Au, Nb, Mo, Pt, Pd, Ta, Rh, Ru, 또는 이들의 조합을 포함하는, 자성 엘리먼트.
  20. 제 8 항에 있어서,
    상기 자유층과 상기 스페이서층 사이에 위치하는 고스핀 분극층을 더 포함하며, 상기 고스핀 분극층은 상기 자유층보다 높은 스핀 분극을 갖는, 자성 엘리먼트.
  21. 제 8 항에 있어서,
    상기 피고정층은 다수의 이중층을 포함하고, 상기 다수의 이중층의 각각은 FexCo1-x 층 - 여기서 x는 1 미만임 - 및 Cu 층을 포함하는, 자성 엘리먼트.
  22. 제 8 항에 있어서,
    상기 자유층은 단일 자유층인, 자성 엘리먼트.
  23. 제 8 항에 있어서,
    상기 제 1 피고정층은 상기 스페이서층에 인접한 강자성층을 포함하는 제 1 합성 피고정층이고, 상기 강자성층은 제 1 자화를 가지며, 상기 제 2 피고정층은 제 2 자화를 가지고, 상기 제 1 자화 및 상기 제 2 자화는 마주하는 방향으로 배향된, 자성 엘리먼트.
  24. 제 23 항에 있어서,
    상기 제 2 피고정층은 제 2 합성 피고정층인, 자성 엘리먼트.
  25. 제 24 항에 있어서,
    상기 제 2 합성 피고정층은 상기 장벽층에 인접한 제 2 강자성층을 포함하고, 상기 제 2 강자성층은 제 2 자화를 가지며, 상기 제 1 자화와 상기 제 2 자화는 마주하는 방향으로 배향된, 자성 엘리먼트.
  26. 제 8 항에 있어서,
    상기 제 1 피고정층과 상기 제 2 피고정층은, 상기 제 1 피고정층과 상기 제 2 피고정층 모두로부터의 전하 캐리어들이 스핀 전달에 의해 상기 자유층 자화를 스위칭하는데 기여할 수 있도록 구성된, 자성 엘리먼트.
  27. 자성 엘리먼트로서,
    제 1 피고정층;
    비자성인 제 1 스페이서층;
    제 1 자유층 - 상기 제 1 스페이서층은 상기 제 1 피고정층과 상기 제 1 자유층 사이에 위치함 - ;
    제 2 자유층 자화를 갖는 제 2 자유층 - 상기 제 1 자유층과 상기 제 2 자유층은 정자기적으로 결합됨 - ;
    비자성인 제 2 스페이서층; 및
    제 2 피고정층 - 상기 제 2 스페이서층은 상기 제 2 자유층과 상기 제 2 피고정층 사이에 위치함 - 을 포함하고,
    상기 자성 엘리먼트는 기록 전류가 상기 자성 엘리먼트를 통과하여 흐를 때 스핀 전달로 인해 상기 자유층 자화가 스위칭되도록 구성되고,
    상기 제 1 자유층은 30℃에서 1430 emu/cm3 이하인 제 1 저포화 자화를 갖도록 구성되거나, 상기 제 2 자유층은 30℃에서 1430 emu/cm3 이하인 제 2 저포화 자화를 갖도록 구성되거나, 또는 상기 제 1 자유층은 30℃에서 1430 emu/cm3 이하인 제 1 저포화 자화를 갖도록 구성되고 상기 제 2 자유층은 30℃에서 1430 emu/cm3 이하인 제 2 저포화 자화를 갖도록 구성되는, 자성 엘리먼트.
  28. 제 27 항에 있어서,
    상기 제 1 자유층과 상기 제 2 자유층 사이에 위치하는 분리층을 더 포함하고, 상기 분리층은 상기 제 1 자유층과 상기 제 2 자유층이 정자기적으로 결합하도록 구성된, 자성 엘리먼트.
  29. 제 28 항에 있어서,
    상기 분리층은 Cu, Ag, Au, Pt, Mn, CuPt, CuMn, Cu/Pt/Cu 샌드위치, Cu/Mn/Cu 샌드위치, 또는 Cu/PtMn[1-20Å]/Cu 샌드위치를 더 포함하는, 자성 엘리먼트.
  30. 제 27 항에 있어서,
    상기 제 1 자유층, 상기 제 2 자유층, 또는 상기 제 1 및 제 2 자유층 양자 모두는 적어도 하나의 비자성 물질로 희석된 적어도 하나의 강자성 물질을 포함하는, 자성 엘리먼트.
  31. 제 30 항에 있어서,
    상기 제 1 자유층, 상기 제 2 자유층, 또는 양자 모두는 CoX, FeX, CoFeX, NiFeX, CoXY, FeXY, CoFeXY, NiFeXY, CoNiFeX, 또는 이들의 조합 - 여기서 X 또는 Y는 Cr, Cu, Au, B, Nb, Mo, Pt, Pd, Ta, Rh, Ru, Ag, TaN, CuN, 또는 TaCuN 임 - 을 포함하는, 자성 엘리먼트.
  32. 제 31 항에 있어서,
    상기 X 및 Y가 Cr, Cu, Au, B, Nb, Mo, Ta, Rh, Ru, Ag, TaN, CuN, TaCuN, 또는 이들의 조합인 경우에는 적어도 5 원자 퍼센트 이상이고 60 원자 퍼센트 이하이며, Pt와 Pd인 경우에는 적어도 5 원자 퍼센트 이상이고 80 원자 퍼센트 이하인, 자성 엘리먼트.
  33. 제 27 항에 있어서,
    상기 제 1 자유층, 상기 제 2 자유층, 또는 양자 모두는 적어도 하나의 강자성층 및 적어도 하나의 비자성층을 포함한 다중층을 포함하는, 자성 엘리먼트.
  34. 제 33 항에 있어서,
    상기 제 1 자유층, 상기 제 2 자유층, 또는 양자 모두는 다수의 이중층을 포함하고, 상기 다수의 이중층의 각각은 FexCo1-x 층 - 여기서 x는 1 미만임 - 및 Cu 층을 포함하는, 자성 엘리먼트.
  35. 제 34 항에 있어서,
    상기 x는 0.5인, 자성 엘리먼트.
  36. 제 35 항에 있어서,
    상기 Cu 층 또는 FeCo 층은 두께가 1Å 이상이고 8Å 이하인, 자성 엘리먼트.
  37. 제 27 항에 있어서,
    상기 제 1 자유층, 상기 제 2 자유층, 또는 양자 모두는 적어도 하나의 희토류 도펀트로 강자성적으로 도핑된 적어도 하나의 강자성 물질을 포함하는, 자성 엘리먼트.
  38. 제 37 항에 있어서,
    상기 제 1 자유층, 상기 제 2 자유층, 또는 양자 모두는 CoX, FeX, CoFeX, NiFeX, NiCoFeX, 또는 이들의 조합 - 여기서 X는 5 내지 60 원자 퍼센트 범위의 적어도 하나의 희토류 원소를 포함함 - 을 포함하는, 자성 엘리먼트.
  39. 제 38 항에 있어서,
    상기 적어도 하나의 희토류 원소는 Gd 또는 Tb이며 5 내지 60 원자 퍼센트인, 자성 엘리먼트.
  40. 제 38 항에 있어서,
    상기 제 1 자유층, 상기 제 2 자유층, 또는 양자 모두는 적어도 하나의 추가 도펀트를 더 포함하고, 상기 적어도 하나의 추가 도펀트는 Cr, Cu, Au, Nb, Mo, Pt, Pd, Ta, Rh, 또는 Ru를 포함하는, 자성 엘리먼트.
  41. 제 38 항에 있어서,
    상기 제 2 스페이서 층은 장벽층이고, 상기 장벽층은 전하 캐리어들이 상기 제 2 피고정층과 상기 제 2 자유층 사이를 터널링할 수 있도록 구성되는, 자성 엘리먼트.
  42. 제 38 항에 있어서,
    상기 제 1 자유층과 상기 제 1 스페이서층 사이, 상기 제 2 스페이서층과 상기 제 2 자유층 사이, 또는 상기 제 1 자유층과 상기 제 1 스페이서층 사이와 상기 제 2 스페이서층과 상기 제 2 자유층 사이에 위치하는 고스핀 분극층을 더 포함하며, 상기 고스핀 분극층은 인접한 자유층보다 높은 스핀 분극을 갖는, 자성 엘리먼트.
  43. 제 27 항에 있어서,
    상기 제 1 피고정층, 제 2 피고정층, 또는 양자 모두는 다수의 이중층을 포함하고, 상기 다수의 이중층의 각각은 FexCo1-x 층 - 여기서 x는 1 미만임 - 및 Cu 층을 포함하는, 자성 엘리먼트.
  44. 자성 엘리먼트를 제공하기 위한 방법으로서,
    피고정층을 제공하는 단계;
    비자성인 스페이서층을 제공하는 단계; 및
    자유층 자화를 갖는 자유층을 제공하는 단계 - 상기 스페이서층은 상기 피고정층과 상기 자유층 사이에 위치하며, 상기 자유층은 적어도 하나의 비자성 물질로 희석되거나, 강자성적으로 도핑되거나, 또는 양 방식에 의한 적어도 하나의 강자성 물질을 포함하여, 상기 자유층이 30℃에서 1430 emu/cm3 이하인 저포화 자화를 가짐 - 를 포함하고,
    상기 자유층이 상기 적어도 하나의 비자성 물질로 희석된 상기 적어도 하나의 강자성 물질을 포함하는 경우, 상기 자유층은 CoX, FeX, CoFeX, NiFeX, CoXY, FeXY, CoFeXY, NiFeXY, CoNiFeXY, 또는 이들의 조합 - 여기서 CoX, FeX, NiFeX, CoXY, FeXY, CoFeXY, NiFeXY 또는 CoNiFeXY의 경우에는 X 또는 Y가 Cr, Cu, Au, B, Nb, Mo, Pt, Pd, Ta, Rh, Ru, Ag, TaN, CuN, 또는 TaCuN 이고, CoFeX의 경우에는 X가 Cr, Cu, Au, Nb, Mo, Pt, Pd, Ta, Rh, Ru, Ag, TaN, CuN, 또는 TaCuN 임 - 을 포함하고,
    상기 자성 엘리먼트는 기록 전류가 상기 자성 엘리먼트를 통과하여 흐를 때 상기 자유층 자화가 스핀 전달로 인해 스위칭 되도록 구성되는, 자성 엘리먼트를 제공하기 위한 방법.
  45. 제 1 항에 있어서,
    상기 자유층은, CoX, FeX, CoFeX, NiFeX, CoXY, FeXY, CoFeXY, NiFeXY, CoNiFeXY, 또는 이들의 조합 - 여기서 CoX, FeX, NiFeX, CoXY, FeXY, CoFeXY, NiFeXY 또는 CoNiFeXY의 경우에는 X 또는 Y가 Cr, Rh, Ru, TaN, CuN, 또는 TaCuN 이고, CoFeX의 경우에는 X가 Cr, Rh, Ru, TaN, CuN, 또는 TaCuN 임 - 을 포함한 상기 적어도 하나의 강자성 물질을 포함하는, 자성 엘리먼트.
  46. 제 1 항에 있어서,
    상기 자유층은 다수의 이중층을 포함하고, 상기 다수의 이중층의 각각은 FexCo1-x 층 - 여기서 x는 1 미만임 - 및 Cu 층을 포함하는, 자성 엘리먼트.
KR1020067019149A 2004-02-19 2005-02-18 저포화 자화 자유층들을 갖는 스핀 전달 자성 엘리먼트 KR100856197B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/783,416 2004-02-19
US10/783,416 US7242045B2 (en) 2004-02-19 2004-02-19 Spin transfer magnetic element having low saturation magnetization free layers

Publications (2)

Publication Number Publication Date
KR20060123641A KR20060123641A (ko) 2006-12-01
KR100856197B1 true KR100856197B1 (ko) 2008-09-03

Family

ID=34861228

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067019149A KR100856197B1 (ko) 2004-02-19 2005-02-18 저포화 자화 자유층들을 갖는 스핀 전달 자성 엘리먼트

Country Status (6)

Country Link
US (2) US7242045B2 (ko)
EP (1) EP1716561A4 (ko)
JP (2) JP5247033B2 (ko)
KR (1) KR100856197B1 (ko)
CN (1) CN1938874A (ko)
WO (1) WO2005079528A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8648434B2 (en) 2010-11-08 2014-02-11 Samsung Electronics Co., Ltd. Magnetic memory devices

Families Citing this family (211)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573737B2 (en) * 2003-08-19 2009-08-11 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US8755222B2 (en) 2003-08-19 2014-06-17 New York University Bipolar spin-transfer switching
US7911832B2 (en) 2003-08-19 2011-03-22 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US6980469B2 (en) * 2003-08-19 2005-12-27 New York University High speed low power magnetic devices based on current induced spin-momentum transfer
US7242045B2 (en) * 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers
US20110140217A1 (en) * 2004-02-26 2011-06-16 Grandis, Inc. Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
JP4747507B2 (ja) * 2004-04-16 2011-08-17 ソニー株式会社 磁気メモリ及びその記録方法
US7248447B2 (en) * 2004-05-05 2007-07-24 Hitachi Global Storage Technologies Netherlands B.V. High Hc pinned self-pinned sensor
US7576956B2 (en) * 2004-07-26 2009-08-18 Grandis Inc. Magnetic tunnel junction having diffusion stop layer
US7423850B2 (en) * 2005-03-31 2008-09-09 Hitachi Global Storage Technologies Netherlands B.V. CPP-GMR read head sensor with synthetic free layer providing suppression of spin torque noise
US7522380B2 (en) * 2005-06-14 2009-04-21 Seagate Technology Llc Head to disc interface tunneling giant magnetoresistive sensor
JP2007048790A (ja) * 2005-08-05 2007-02-22 Sony Corp 記憶素子及びメモリ
US7489541B2 (en) 2005-08-23 2009-02-10 Grandis, Inc. Spin-transfer switching magnetic elements using ferrimagnets and magnetic memories using the magnetic elements
US7224601B2 (en) 2005-08-25 2007-05-29 Grandis Inc. Oscillating-field assisted spin torque switching of a magnetic tunnel junction memory element
JP2007073638A (ja) * 2005-09-05 2007-03-22 Sony Corp 記憶素子及びメモリ
US7777261B2 (en) 2005-09-20 2010-08-17 Grandis Inc. Magnetic device having stabilized free ferromagnetic layer
US7859034B2 (en) * 2005-09-20 2010-12-28 Grandis Inc. Magnetic devices having oxide antiferromagnetic layer next to free ferromagnetic layer
US7973349B2 (en) * 2005-09-20 2011-07-05 Grandis Inc. Magnetic device having multilayered free ferromagnetic layer
US20070096229A1 (en) * 2005-10-28 2007-05-03 Masatoshi Yoshikawa Magnetoresistive element and magnetic memory device
US7430135B2 (en) * 2005-12-23 2008-09-30 Grandis Inc. Current-switched spin-transfer magnetic devices with reduced spin-transfer switching current density
US20070246787A1 (en) * 2006-03-29 2007-10-25 Lien-Chang Wang On-plug magnetic tunnel junction devices based on spin torque transfer switching
US7851840B2 (en) * 2006-09-13 2010-12-14 Grandis Inc. Devices and circuits based on magnetic tunnel junctions utilizing a multilayer barrier
JP2008109118A (ja) * 2006-09-29 2008-05-08 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US7848059B2 (en) * 2006-09-29 2010-12-07 Kabushiki Kaisha Toshiba Magnetoresistive effect device and magnetic random access memory using the same
JP2008112841A (ja) * 2006-10-30 2008-05-15 Tdk Corp 磁気抵抗効果素子、薄膜磁気ヘッド、基体、ウェハ、ヘッドジンバルアセンブリ、ハードディスク装置
KR100842454B1 (ko) * 2006-12-28 2008-07-01 동부일렉트로닉스 주식회사 반도체 소자의 제조방법
JP4682998B2 (ja) * 2007-03-15 2011-05-11 ソニー株式会社 記憶素子及びメモリ
JP2008252018A (ja) 2007-03-30 2008-10-16 Toshiba Corp 磁気抵抗効果素子およびそれを用いた磁気ランダムアクセスメモリ
US7573736B2 (en) * 2007-05-22 2009-08-11 Taiwan Semiconductor Manufacturing Company Spin torque transfer MRAM device
US7688616B2 (en) * 2007-06-18 2010-03-30 Taiwan Semicondcutor Manufacturing Company, Ltd. Device and method of programming a magnetic memory element
US7957179B2 (en) * 2007-06-27 2011-06-07 Grandis Inc. Magnetic shielding in magnetic multilayer structures
US7982275B2 (en) 2007-08-22 2011-07-19 Grandis Inc. Magnetic element having low saturation magnetization
US8100228B2 (en) * 2007-10-12 2012-01-24 D B Industries, Inc. Portable anchorage assembly
US9812184B2 (en) 2007-10-31 2017-11-07 New York University Current induced spin-momentum transfer stack with dual insulating layers
US8372661B2 (en) 2007-10-31 2013-02-12 Magic Technologies, Inc. High performance MTJ element for conventional MRAM and for STT-RAM and a method for making the same
US20090122450A1 (en) * 2007-11-08 2009-05-14 Headway Technologies, Inc. TMR device with low magnetostriction free layer
JP2009158877A (ja) * 2007-12-28 2009-07-16 Hitachi Ltd 磁気メモリセル及びランダムアクセスメモリ
KR101550080B1 (ko) * 2008-02-08 2015-09-03 아이아이아이 홀딩스 3, 엘엘씨 자기 메모리 소자, 그 구동 방법 및 불휘발성 기억 장치
US7920416B2 (en) * 2008-03-12 2011-04-05 International Business Machines Corporation Increased magnetic damping for toggle MRAM
KR100927195B1 (ko) 2008-04-01 2009-11-18 이화여자대학교 산학협력단 스핀 토크 변환을 이용한 이중 자기터널접합 소자를 사용한ｘｏｒ 및 ｘｎｏｒ 논리 연산장치
US8659852B2 (en) 2008-04-21 2014-02-25 Seagate Technology Llc Write-once magentic junction memory array
US7999336B2 (en) 2008-04-24 2011-08-16 Seagate Technology Llc ST-RAM magnetic element configurations to reduce switching current
US7855911B2 (en) 2008-05-23 2010-12-21 Seagate Technology Llc Reconfigurable magnetic logic device using spin torque
US7852663B2 (en) 2008-05-23 2010-12-14 Seagate Technology Llc Nonvolatile programmable logic gates and adders
US20090303779A1 (en) * 2008-06-05 2009-12-10 Young-Shying Chen Spin Torque Transfer MTJ Devices with High Thermal Stability and Low Write Currents
KR101461262B1 (ko) * 2008-06-25 2014-11-12 후지 덴키 가부시키가이샤 자기 메모리 소자와 그 구동 방법 및 비휘발 기억 장치
US7804709B2 (en) * 2008-07-18 2010-09-28 Seagate Technology Llc Diode assisted switching spin-transfer torque memory unit
US8223532B2 (en) * 2008-08-07 2012-07-17 Seagate Technology Llc Magnetic field assisted STRAM cells
US8416539B2 (en) * 2008-08-07 2013-04-09 HGST Netherlands B.V. Magnetic field sensing system using spin-torque diode effect
US8054677B2 (en) 2008-08-07 2011-11-08 Seagate Technology Llc Magnetic memory with strain-assisted exchange coupling switch
US7935435B2 (en) * 2008-08-08 2011-05-03 Seagate Technology Llc Magnetic memory cell construction
US8134864B2 (en) * 2008-08-14 2012-03-13 Regents Of The University Of Minnesota Exchange-assisted spin transfer torque switching
US7881098B2 (en) 2008-08-26 2011-02-01 Seagate Technology Llc Memory with separate read and write paths
US7894248B2 (en) * 2008-09-12 2011-02-22 Grandis Inc. Programmable and redundant circuitry based on magnetic tunnel junction (MTJ)
US8482966B2 (en) * 2008-09-24 2013-07-09 Qualcomm Incorporated Magnetic element utilizing protective sidewall passivation
US7985994B2 (en) 2008-09-29 2011-07-26 Seagate Technology Llc Flux-closed STRAM with electronically reflective insulative spacer
US7826256B2 (en) 2008-09-29 2010-11-02 Seagate Technology Llc STRAM with compensation element
US7940551B2 (en) * 2008-09-29 2011-05-10 Seagate Technology, Llc STRAM with electronically reflective insulative spacer
US7746687B2 (en) 2008-09-30 2010-06-29 Seagate Technology, Llc Thermally assisted multi-bit MRAM
US8169810B2 (en) 2008-10-08 2012-05-01 Seagate Technology Llc Magnetic memory with asymmetric energy barrier
US8487390B2 (en) * 2008-10-08 2013-07-16 Seagate Technology Llc Memory cell with stress-induced anisotropy
US8039913B2 (en) * 2008-10-09 2011-10-18 Seagate Technology Llc Magnetic stack with laminated layer
US8089132B2 (en) 2008-10-09 2012-01-03 Seagate Technology Llc Magnetic memory with phonon glass electron crystal material
US7880209B2 (en) * 2008-10-09 2011-02-01 Seagate Technology Llc MRAM cells including coupled free ferromagnetic layers for stabilization
US20100091564A1 (en) * 2008-10-10 2010-04-15 Seagate Technology Llc Magnetic stack having reduced switching current
US8217478B2 (en) * 2008-10-10 2012-07-10 Seagate Technology Llc Magnetic stack with oxide to reduce switching current
US9165625B2 (en) * 2008-10-30 2015-10-20 Seagate Technology Llc ST-RAM cells with perpendicular anisotropy
US7829964B2 (en) * 2008-10-31 2010-11-09 Industrial Technology Research Institute Magnetic memory element utilizing spin transfer switching
US8045366B2 (en) 2008-11-05 2011-10-25 Seagate Technology Llc STRAM with composite free magnetic element
US8043732B2 (en) 2008-11-11 2011-10-25 Seagate Technology Llc Memory cell with radial barrier
US7826181B2 (en) 2008-11-12 2010-11-02 Seagate Technology Llc Magnetic memory with porous non-conductive current confinement layer
US8289756B2 (en) 2008-11-25 2012-10-16 Seagate Technology Llc Non volatile memory including stabilizing structures
US7940600B2 (en) 2008-12-02 2011-05-10 Seagate Technology Llc Non-volatile memory with stray magnetic field compensation
US7859892B2 (en) * 2008-12-03 2010-12-28 Seagate Technology Llc Magnetic random access memory with dual spin torque reference layers
WO2010080542A1 (en) * 2008-12-17 2010-07-15 Yadav Technology, Inc. Spin-transfer torque magnetic random access memory having magnetic tunnel junction with perpendicular magnetic anisotropy
US7826259B2 (en) * 2009-01-29 2010-11-02 Seagate Technology Llc Staggered STRAM cell
US7936592B2 (en) * 2009-02-03 2011-05-03 Seagate Technology Llc Non-volatile memory cell with precessional switching
US8053255B2 (en) * 2009-03-03 2011-11-08 Seagate Technology Llc STRAM with compensation element and method of making the same
US20100254174A1 (en) * 2009-04-02 2010-10-07 Seagate Technology Llc Resistive Sense Memory with Complementary Programmable Recording Layers
US7936598B2 (en) * 2009-04-28 2011-05-03 Seagate Technology Magnetic stack having assist layer
US7999337B2 (en) * 2009-07-13 2011-08-16 Seagate Technology Llc Static magnetic field assisted resistive sense element
US7999338B2 (en) 2009-07-13 2011-08-16 Seagate Technology Llc Magnetic stack having reference layers with orthogonal magnetization orientation directions
US8183653B2 (en) 2009-07-13 2012-05-22 Seagate Technology Llc Magnetic tunnel junction having coherent tunneling structure
US10446209B2 (en) 2009-08-10 2019-10-15 Samsung Semiconductor Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8913350B2 (en) * 2009-08-10 2014-12-16 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US20110031569A1 (en) * 2009-08-10 2011-02-10 Grandis, Inc. Method and system for providing magnetic tunneling junction elements having improved performance through capping layer induced perpendicular anisotropy and memories using such magnetic elements
US8445979B2 (en) 2009-09-11 2013-05-21 Samsung Electronics Co., Ltd. Magnetic memory devices including magnetic layers separated by tunnel barriers
US8362580B2 (en) 2009-12-08 2013-01-29 Qualcomm Incorporated Spin-transfer switching magnetic element utilizing a composite free layer comprising a superparamagnetic layer
US8558331B2 (en) 2009-12-08 2013-10-15 Qualcomm Incorporated Magnetic tunnel junction device
KR20110071710A (ko) * 2009-12-21 2011-06-29 삼성전자주식회사 수직 자기터널접합과 이를 포함하는 자성소자 및 그 제조방법
WO2012004883A1 (ja) * 2010-07-09 2012-01-12 国立大学法人東北大学 磁気抵抗効果素子及びそれを用いたランダムアクセスメモリ
US8546896B2 (en) * 2010-07-16 2013-10-01 Grandis, Inc. Magnetic tunneling junction elements having magnetic substructures(s) with a perpendicular anisotropy and memories using such magnetic elements
JP2012054439A (ja) * 2010-09-02 2012-03-15 Sony Corp 記憶素子及び記憶装置
JP5786341B2 (ja) 2010-09-06 2015-09-30 ソニー株式会社 記憶素子、メモリ装置
JP2012059808A (ja) 2010-09-07 2012-03-22 Sony Corp 記憶素子、メモリ装置
JP2012059878A (ja) 2010-09-08 2012-03-22 Sony Corp 記憶素子、メモリ装置
JP5742142B2 (ja) 2010-09-08 2015-07-01 ソニー株式会社 記憶素子、メモリ装置
JP2012059906A (ja) 2010-09-09 2012-03-22 Sony Corp 記憶素子、メモリ装置
JP5803079B2 (ja) 2010-09-13 2015-11-04 ソニー株式会社 記憶素子、メモリ装置
JP2012064623A (ja) 2010-09-14 2012-03-29 Sony Corp 記憶素子、メモリ装置
JP5740878B2 (ja) 2010-09-14 2015-07-01 ソニー株式会社 記憶素子、メモリ装置
JP5724256B2 (ja) 2010-09-14 2015-05-27 ソニー株式会社 記憶素子、メモリ装置
US8422277B2 (en) 2010-11-04 2013-04-16 Seagate Technology Llc Field assisted switching of a magnetic memory element
US8399941B2 (en) 2010-11-05 2013-03-19 Grandis, Inc. Magnetic junction elements having an easy cone anisotropy and a magnetic memory using such magnetic junction elements
US8508973B2 (en) 2010-11-16 2013-08-13 Seagate Technology Llc Method of switching out-of-plane magnetic tunnel junction cells
US8405171B2 (en) 2010-11-16 2013-03-26 Seagate Technology Llc Memory cell with phonon-blocking insulating layer
US8830734B2 (en) 2010-11-19 2014-09-09 Seagate Technology Llc Using a nearby cell to provide field assisted switching in a magnetic memory array
US9478730B2 (en) 2010-12-31 2016-10-25 Samsung Electronics Co., Ltd. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
US8432009B2 (en) 2010-12-31 2013-04-30 Grandis, Inc. Method and system for providing magnetic layers having insertion layers for use in spin transfer torque memories
CN102683580B (zh) * 2011-03-18 2016-05-25 三星电子株式会社 磁隧道结器件、电子系统以及存储系统及其制造方法
JP5321851B2 (ja) * 2011-03-25 2013-10-23 株式会社東芝 磁気発振素子及びスピン波装置
JP5796349B2 (ja) * 2011-05-23 2015-10-21 ソニー株式会社 記憶素子の製造方法
US8766383B2 (en) 2011-07-07 2014-07-01 Samsung Electronics Co., Ltd. Method and system for providing a magnetic junction using half metallic ferromagnets
US9082950B2 (en) 2012-10-17 2015-07-14 New York University Increased magnetoresistance in an inverted orthogonal spin transfer layer stack
US9082888B2 (en) 2012-10-17 2015-07-14 New York University Inverted orthogonal spin transfer layer stack
US9252710B2 (en) * 2012-11-27 2016-02-02 Headway Technologies, Inc. Free layer with out-of-plane anisotropy for magnetic device applications
US9029965B2 (en) 2012-12-03 2015-05-12 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having a thermally stable and easy to switch magnetic free layer
US8890267B2 (en) 2012-12-03 2014-11-18 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having a graded magnetic free layer
US8717715B1 (en) * 2012-12-13 2014-05-06 HGST Netherlands B.V. Spin accumulation magnetic read sensor
US8982613B2 (en) 2013-06-17 2015-03-17 New York University Scalable orthogonal spin transfer magnetic random access memory devices with reduced write error rates
US20150129946A1 (en) * 2013-11-13 2015-05-14 International Business Machines Corporation Self reference thermally assisted mram with low moment ferromagnet storage layer
WO2015136725A1 (en) 2014-03-13 2015-09-17 Daisuke Watanabe Magnetoresistive element
US9741927B2 (en) * 2014-04-10 2017-08-22 Samsung Electronics Co., Ltd. Method and system for providing magnetic junctions having a gradient in magnetic ordering temperature
US9263667B1 (en) 2014-07-25 2016-02-16 Spin Transfer Technologies, Inc. Method for manufacturing MTJ memory device
US9337412B2 (en) 2014-09-22 2016-05-10 Spin Transfer Technologies, Inc. Magnetic tunnel junction structure for MRAM device
KR20160073778A (ko) * 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치
US20180261269A1 (en) * 2015-01-02 2018-09-13 Jannier Maximo Roiz Wilson Three-dimensional mram cell configurations
US10672420B2 (en) 2015-03-05 2020-06-02 Sony Corporation Storage device, storage apparatus, magnetic head, and electronic apparatus
US10468590B2 (en) 2015-04-21 2019-11-05 Spin Memory, Inc. High annealing temperature perpendicular magnetic anisotropy structure for magnetic random access memory
US9728712B2 (en) 2015-04-21 2017-08-08 Spin Transfer Technologies, Inc. Spin transfer torque structure for MRAM devices having a spin current injection capping layer
US9853206B2 (en) 2015-06-16 2017-12-26 Spin Transfer Technologies, Inc. Precessional spin current structure for MRAM
US9773974B2 (en) 2015-07-30 2017-09-26 Spin Transfer Technologies, Inc. Polishing stop layer(s) for processing arrays of semiconductor elements
US10163479B2 (en) 2015-08-14 2018-12-25 Spin Transfer Technologies, Inc. Method and apparatus for bipolar memory write-verify
US9741926B1 (en) 2016-01-28 2017-08-22 Spin Transfer Technologies, Inc. Memory cell having magnetic tunnel junction and thermal stability enhancement layer
US10833253B2 (en) * 2016-02-05 2020-11-10 International Business Machines Corporation Low magnetic moment materials for spin transfer torque magnetoresistive random access memory devices
US9893273B2 (en) 2016-04-08 2018-02-13 International Business Machines Corporation Light element doped low magnetic moment material spin torque transfer MRAM
US10437723B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of flushing the contents of a dynamic redundancy register to a secure storage area during a power down in a memory device
US11119910B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Heuristics for selecting subsegments for entry in and entry out operations in an error cache system with coarse and fine grain segments
US11151042B2 (en) 2016-09-27 2021-10-19 Integrated Silicon Solution, (Cayman) Inc. Error cache segmentation for power reduction
US10360964B2 (en) 2016-09-27 2019-07-23 Spin Memory, Inc. Method of writing contents in memory during a power up sequence using a dynamic redundancy register in a memory device
US10991410B2 (en) 2016-09-27 2021-04-27 Spin Memory, Inc. Bi-polar write scheme
US10628316B2 (en) 2016-09-27 2020-04-21 Spin Memory, Inc. Memory device with a plurality of memory banks where each memory bank is associated with a corresponding memory instruction pipeline and a dynamic redundancy register
US10437491B2 (en) 2016-09-27 2019-10-08 Spin Memory, Inc. Method of processing incomplete memory operations in a memory device during a power up sequence and a power down sequence using a dynamic redundancy register
US10460781B2 (en) 2016-09-27 2019-10-29 Spin Memory, Inc. Memory device with a dual Y-multiplexer structure for performing two simultaneous operations on the same row of a memory bank
US10366774B2 (en) 2016-09-27 2019-07-30 Spin Memory, Inc. Device with dynamic redundancy registers
US10446210B2 (en) 2016-09-27 2019-10-15 Spin Memory, Inc. Memory instruction pipeline with a pre-read stage for a write operation for reducing power consumption in a memory device that uses dynamic redundancy registers
US10546625B2 (en) 2016-09-27 2020-01-28 Spin Memory, Inc. Method of optimizing write voltage based on error buffer occupancy
US10818331B2 (en) 2016-09-27 2020-10-27 Spin Memory, Inc. Multi-chip module for MRAM devices with levels of dynamic redundancy registers
US11119936B2 (en) 2016-09-27 2021-09-14 Spin Memory, Inc. Error cache system with coarse and fine segments for power optimization
US10003015B2 (en) 2016-10-07 2018-06-19 Samsung Electronics Co., Ltd. Method and system for providing a diluted free layer magnetic junction usable in spin transfer torque applications
US10205092B2 (en) 2016-10-07 2019-02-12 Samsung Electronics Co., Ltd. Method and system for providing a diluted free layer magnetic junction usable in spin transfer or spin-orbit torque applications
US10665777B2 (en) 2017-02-28 2020-05-26 Spin Memory, Inc. Precessional spin current structure with non-magnetic insertion layer for MRAM
US10672976B2 (en) 2017-02-28 2020-06-02 Spin Memory, Inc. Precessional spin current structure with high in-plane magnetization for MRAM
US10510390B2 (en) * 2017-06-07 2019-12-17 International Business Machines Corporation Magnetic exchange coupled MTJ free layer having low switching current and high data retention
US10032978B1 (en) 2017-06-27 2018-07-24 Spin Transfer Technologies, Inc. MRAM with reduced stray magnetic fields
US10481976B2 (en) 2017-10-24 2019-11-19 Spin Memory, Inc. Forcing bits as bad to widen the window between the distributions of acceptable high and low resistive bits thereby lowering the margin and increasing the speed of the sense amplifiers
US10489245B2 (en) 2017-10-24 2019-11-26 Spin Memory, Inc. Forcing stuck bits, waterfall bits, shunt bits and low TMR bits to short during testing and using on-the-fly bit failure detection and bit redundancy remapping techniques to correct them
US10529439B2 (en) 2017-10-24 2020-01-07 Spin Memory, Inc. On-the-fly bit failure detection and bit redundancy remapping techniques to correct for fixed bit defects
US10656994B2 (en) 2017-10-24 2020-05-19 Spin Memory, Inc. Over-voltage write operation of tunnel magnet-resistance (“TMR”) memory device and correcting failure bits therefrom by using on-the-fly bit failure detection and bit redundancy remapping techniques
WO2019108381A1 (en) * 2017-11-29 2019-06-06 Everspin Technologies, Inc. Magnetoresistive stacks
US10679685B2 (en) 2017-12-27 2020-06-09 Spin Memory, Inc. Shared bit line array architecture for magnetoresistive memory
US10891997B2 (en) 2017-12-28 2021-01-12 Spin Memory, Inc. Memory array with horizontal source line and a virtual source line
US10395711B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Perpendicular source and bit lines for an MRAM array
US10395712B2 (en) 2017-12-28 2019-08-27 Spin Memory, Inc. Memory array with horizontal source line and sacrificial bitline per virtual source
US10811594B2 (en) 2017-12-28 2020-10-20 Spin Memory, Inc. Process for hard mask development for MRAM pillar formation using photolithography
US10360962B1 (en) 2017-12-28 2019-07-23 Spin Memory, Inc. Memory array with individually trimmable sense amplifiers
US10516094B2 (en) 2017-12-28 2019-12-24 Spin Memory, Inc. Process for creating dense pillars using multiple exposures for MRAM fabrication
US10424726B2 (en) 2017-12-28 2019-09-24 Spin Memory, Inc. Process for improving photoresist pillar adhesion during MRAM fabrication
US10840439B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Magnetic tunnel junction (MTJ) fabrication methods and systems
US10424723B2 (en) 2017-12-29 2019-09-24 Spin Memory, Inc. Magnetic tunnel junction devices including an optimization layer
US10236048B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. AC current write-assist in orthogonal STT-MRAM
US10546624B2 (en) 2017-12-29 2020-01-28 Spin Memory, Inc. Multi-port random access memory
US10840436B2 (en) 2017-12-29 2020-11-17 Spin Memory, Inc. Perpendicular magnetic anisotropy interface tunnel junction devices and methods of manufacture
US10784439B2 (en) 2017-12-29 2020-09-22 Spin Memory, Inc. Precessional spin current magnetic tunnel junction devices and methods of manufacture
US10360961B1 (en) 2017-12-29 2019-07-23 Spin Memory, Inc. AC current pre-charge write-assist in orthogonal STT-MRAM
US10236047B1 (en) 2017-12-29 2019-03-19 Spin Memory, Inc. Shared oscillator (STNO) for MRAM array write-assist in orthogonal STT-MRAM
US10367139B2 (en) 2017-12-29 2019-07-30 Spin Memory, Inc. Methods of manufacturing magnetic tunnel junction devices
US10886330B2 (en) 2017-12-29 2021-01-05 Spin Memory, Inc. Memory device having overlapping magnetic tunnel junctions in compliance with a reference pitch
US10270027B1 (en) 2017-12-29 2019-04-23 Spin Memory, Inc. Self-generating AC current assist in orthogonal STT-MRAM
US10199083B1 (en) 2017-12-29 2019-02-05 Spin Transfer Technologies, Inc. Three-terminal MRAM with ac write-assist for low read disturb
US10255962B1 (en) 2017-12-30 2019-04-09 Spin Memory, Inc. Microwave write-assist in orthogonal STT-MRAM
US10141499B1 (en) 2017-12-30 2018-11-27 Spin Transfer Technologies, Inc. Perpendicular magnetic tunnel junction device with offset precessional spin current layer
US10339993B1 (en) 2017-12-30 2019-07-02 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic assist layers for free layer switching
US10319900B1 (en) 2017-12-30 2019-06-11 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with precessional spin current layer having a modulated moment density
US10229724B1 (en) 2017-12-30 2019-03-12 Spin Memory, Inc. Microwave write-assist in series-interconnected orthogonal STT-MRAM devices
US10236439B1 (en) 2017-12-30 2019-03-19 Spin Memory, Inc. Switching and stability control for perpendicular magnetic tunnel junction device
US10468588B2 (en) 2018-01-05 2019-11-05 Spin Memory, Inc. Perpendicular magnetic tunnel junction device with skyrmionic enhancement layers for the precessional spin current magnetic layer
US10438995B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Devices including magnetic tunnel junctions integrated with selectors
US10438996B2 (en) 2018-01-08 2019-10-08 Spin Memory, Inc. Methods of fabricating magnetic tunnel junctions integrated with selectors
US10388861B1 (en) 2018-03-08 2019-08-20 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US10446744B2 (en) 2018-03-08 2019-10-15 Spin Memory, Inc. Magnetic tunnel junction wafer adaptor used in magnetic annealing furnace and method of using the same
US11107978B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Methods of manufacturing three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US20190296228A1 (en) 2018-03-23 2019-09-26 Spin Transfer Technologies, Inc. Three-Dimensional Arrays with Magnetic Tunnel Junction Devices Including an Annular Free Magnetic Layer and a Planar Reference Magnetic Layer
US11107974B2 (en) 2018-03-23 2021-08-31 Spin Memory, Inc. Magnetic tunnel junction devices including a free magnetic trench layer and a planar reference magnetic layer
US10784437B2 (en) 2018-03-23 2020-09-22 Spin Memory, Inc. Three-dimensional arrays with MTJ devices including a free magnetic trench layer and a planar reference magnetic layer
US11120856B2 (en) * 2018-04-23 2021-09-14 Regents Of The University Of Minnesota Spin-orbit torque devices
US10411185B1 (en) 2018-05-30 2019-09-10 Spin Memory, Inc. Process for creating a high density magnetic tunnel junction array test platform
US10692569B2 (en) 2018-07-06 2020-06-23 Spin Memory, Inc. Read-out techniques for multi-bit cells
US10559338B2 (en) 2018-07-06 2020-02-11 Spin Memory, Inc. Multi-bit cell read-out techniques
US10600478B2 (en) 2018-07-06 2020-03-24 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10593396B2 (en) 2018-07-06 2020-03-17 Spin Memory, Inc. Multi-bit cell read-out techniques for MRAM cells with mixed pinned magnetization orientations
US10650875B2 (en) 2018-08-21 2020-05-12 Spin Memory, Inc. System for a wide temperature range nonvolatile memory
US10699761B2 (en) 2018-09-18 2020-06-30 Spin Memory, Inc. Word line decoder memory architecture
US11621293B2 (en) 2018-10-01 2023-04-04 Integrated Silicon Solution, (Cayman) Inc. Multi terminal device stack systems and methods
US10971680B2 (en) 2018-10-01 2021-04-06 Spin Memory, Inc. Multi terminal device stack formation methods
US10580827B1 (en) 2018-11-16 2020-03-03 Spin Memory, Inc. Adjustable stabilizer/polarizer method for MRAM with enhanced stability and efficient switching
US11107979B2 (en) 2018-12-28 2021-08-31 Spin Memory, Inc. Patterned silicide structures and methods of manufacture
CN110112286B (zh) * 2019-04-23 2021-10-15 中国科学院上海微系统与信息技术研究所 磁性随机存储器的磁隧道结器件
CN112635649A (zh) * 2019-10-08 2021-04-09 上海磁宇信息科技有限公司 磁性隧道结结构及磁性随机存储器
CN112635654A (zh) * 2019-10-08 2021-04-09 上海磁宇信息科技有限公司 磁性隧道结结构及磁性随机存储器
CN111562527B (zh) * 2020-03-28 2021-10-26 电子科技大学 一种提高磁力计敏感性的方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11328624A (ja) 1998-05-21 1999-11-30 Fujitsu Ltd 磁気抵抗効果素子
JP2000057527A (ja) * 1998-08-04 2000-02-25 Alps Electric Co Ltd スピンバルブ型薄膜素子
KR20000061307A (ko) * 1999-03-25 2000-10-16 윤종용 하드디스크 드라이브의 자기저항 헤드 장치
US6815083B2 (en) 2002-02-26 2004-11-09 Hitachi, Ltd. Perpendicular magnetic recording medium and process of production thereof
US6838740B2 (en) 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
KR20050039842A (ko) * 2002-08-07 2005-04-29 소니 가부시끼 가이샤 자기 저항 효과 소자 및 자기 메모리 장치

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US59588A (en) * 1866-11-13 Improvement in chimney-holders for gas-burners
US105827A (en) * 1870-07-26 Improvement in wrench
US7398A (en) * 1850-05-28 Machinery for making four-sided buckles
US5695864A (en) * 1995-09-28 1997-12-09 International Business Machines Corporation Electronic device using magnetic components
JP2000076843A (ja) * 1998-05-18 2000-03-14 Canon Inc 磁性薄膜メモリ素子およびその記録再生方法、画像録画再生装置
JP2001156357A (ja) * 1999-09-16 2001-06-08 Toshiba Corp 磁気抵抗効果素子および磁気記録素子
US6381106B1 (en) * 2000-04-12 2002-04-30 International Business Machines Corporation Top spin valve sensor that has a free layer structure with a cobalt iron boron (cofeb) layer
JP3618654B2 (ja) * 2000-09-11 2005-02-09 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気記録再生装置
US6724674B2 (en) * 2000-11-08 2004-04-20 International Business Machines Corporation Memory storage device with heating element
FR2817998B1 (fr) * 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a rotation d'aimantation, memoire et procede d'ecriture utilisant ce dispositif
FR2817999B1 (fr) 2000-12-07 2003-01-10 Commissariat Energie Atomique Dispositif magnetique a polarisation de spin et a empilement(s) tri-couche(s) et memoire utilisant ce dispositif
JP2002261351A (ja) * 2001-03-05 2002-09-13 Alps Electric Co Ltd スピンバルブ型薄膜磁気素子及びこれを用いた薄膜磁気ヘッド
US6744086B2 (en) 2001-05-15 2004-06-01 Nve Corporation Current switched magnetoresistive memory cell
FR2829868A1 (fr) * 2001-09-20 2003-03-21 Centre Nat Rech Scient Memoire magnetique a ecriture par courant polarise en spin, mettant en oeuvre des alliages amorphes ferrimagnetiques et procede pour son ecriture
US6741496B2 (en) 2001-09-27 2004-05-25 Intel Corporation Electron spin mechanisms for inducing magnetic-polarization reversal
JP3854836B2 (ja) * 2001-09-28 2006-12-06 キヤノン株式会社 垂直磁化膜を用いた磁気メモリの設計方法
JP4040414B2 (ja) * 2001-12-28 2008-01-30 株式会社東芝 磁気メモリ
JP4005832B2 (ja) * 2002-03-29 2007-11-14 株式会社東芝 磁気メモリ及び磁気メモリ装置
JP2004023015A (ja) * 2002-06-20 2004-01-22 Sony Corp 磁気抵抗効果素子およびその製造方法並びに磁気メモリ装置
US6714444B2 (en) * 2002-08-06 2004-03-30 Grandis, Inc. Magnetic element utilizing spin transfer and an MRAM device using the magnetic element
US6771534B2 (en) * 2002-11-15 2004-08-03 International Business Machines Corporation Thermally-assisted magnetic writing using an oxide layer and current-induced heating
JP2005093488A (ja) * 2003-09-12 2005-04-07 Sony Corp 磁気抵抗効果素子とその製造方法、および磁気メモリ装置とその製造方法
US7242045B2 (en) * 2004-02-19 2007-07-10 Grandis, Inc. Spin transfer magnetic element having low saturation magnetization free layers

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11328624A (ja) 1998-05-21 1999-11-30 Fujitsu Ltd 磁気抵抗効果素子
JP2000057527A (ja) * 1998-08-04 2000-02-25 Alps Electric Co Ltd スピンバルブ型薄膜素子
KR20000061307A (ko) * 1999-03-25 2000-10-16 윤종용 하드디스크 드라이브의 자기저항 헤드 장치
US6815083B2 (en) 2002-02-26 2004-11-09 Hitachi, Ltd. Perpendicular magnetic recording medium and process of production thereof
KR20050039842A (ko) * 2002-08-07 2005-04-29 소니 가부시끼 가이샤 자기 저항 효과 소자 및 자기 메모리 장치
US6838740B2 (en) 2002-09-27 2005-01-04 Grandis, Inc. Thermally stable magnetic elements utilizing spin transfer and an MRAM device using the magnetic element

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8648434B2 (en) 2010-11-08 2014-02-11 Samsung Electronics Co., Ltd. Magnetic memory devices

Also Published As

Publication number Publication date
WO2005079528A3 (en) 2006-10-19
EP1716561A4 (en) 2010-09-29
JP5612563B2 (ja) 2014-10-22
EP1716561A2 (en) 2006-11-02
JP2007525839A (ja) 2007-09-06
CN1938874A (zh) 2007-03-28
JP5247033B2 (ja) 2013-07-24
WO2005079528A2 (en) 2005-09-01
JP2012104848A (ja) 2012-05-31
US20050184839A1 (en) 2005-08-25
US7242045B2 (en) 2007-07-10
US7821087B2 (en) 2010-10-26
US20070159734A1 (en) 2007-07-12
KR20060123641A (ko) 2006-12-01

Similar Documents

Publication Publication Date Title
KR100856197B1 (ko) 저포화 자화 자유층들을 갖는 스핀 전달 자성 엘리먼트
JP5416236B2 (ja) 高垂直異方性及び面内平衡磁化を有する自由層を備えたスピン転移磁気素子
US6847547B2 (en) Magnetostatically coupled magnetic elements utilizing spin transfer and an MRAM device using the magnetic element
US7241631B2 (en) MTJ elements with high spin polarization layers configured for spin-transfer switching and spintronics devices using the magnetic elements
KR102198032B1 (ko) 개선된 분극 강화막 및 높은 pma막을 갖는 자기 접합들을 제공하기 위한 방법 및 시스템
US7369427B2 (en) Magnetic elements with spin engineered insertion layers and MRAM devices using the magnetic elements
US7489541B2 (en) Spin-transfer switching magnetic elements using ferrimagnets and magnetic memories using the magnetic elements
US7233039B2 (en) Spin transfer magnetic elements with spin depolarization layers
US20110140217A1 (en) Spin transfer magnetic element with free layers having high perpendicular anisotropy and in-plane equilibrium magnetization
JP2007525033A (ja) スピン・トランスファによる垂直磁化磁気素子

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120807

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130812

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140807

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150806

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160811

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 11