KR100842454B1 - 반도체 소자의 제조방법 - Google Patents

반도체 소자의 제조방법 Download PDF

Info

Publication number
KR100842454B1
KR100842454B1 KR1020060135942A KR20060135942A KR100842454B1 KR 100842454 B1 KR100842454 B1 KR 100842454B1 KR 1020060135942 A KR1020060135942 A KR 1020060135942A KR 20060135942 A KR20060135942 A KR 20060135942A KR 100842454 B1 KR100842454 B1 KR 100842454B1
Authority
KR
South Korea
Prior art keywords
gate oxide
semiconductor device
film
layer
manufacturing
Prior art date
Application number
KR1020060135942A
Other languages
English (en)
Inventor
박태규
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060135942A priority Critical patent/KR100842454B1/ko
Application granted granted Critical
Publication of KR100842454B1 publication Critical patent/KR100842454B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

본 발명은 반도체 소자의 제조방법에 관한 것으로서, 실리콘 기판(100) 상에 일정 두께의 나이트로젠막(nitrogen:102)을 형성한 후, 나이트로젠막(102)을 시드(seed)로 하여 균일한 농도구배를 가지는 게이트 산화막(104)을 형성하는 것을 특징으로 한다. 따라서 본 발명은, 게이트 산화막의 불균일한 농도구배에 의한 소자의 특성 저하를 방지하기 위하여 ALD를 이용하여 나이트로겐 시드 막을 형성 후, FTP 공정을 이용해 농도구배가 균일한 게이트 산화막이 형성되어 트랜지스터의 신뢰성 향상의 효과를 가진다.
반도체 소자, 소자분리막, 게이트 산화막, 질화막

Description

반도체 소자의 제조방법{METHOD OF FABRICATING SEMICONDUCTOR DEVICE}
도 1은 종래의 게이트 산화막이 불균일한 농도 구배로 형성되는 것을 보여주는 단면도이고,
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 제조방법의 공정 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100 : 실리콘 기판 102 : 나이트로젠막
104 : 게이트 산화막 106 : 질화막
108 : 트렌치
본 발명은 반도체 소자의 제조방법에 관한 것으로서, 보다 상세하게는 농도 구배가 균일한 게이트 산화막을 형성할 수 있는 반도체 소자의 제조방법에 관한 것이다.
종래의 기술에 따라 MOS 트랜지스터를 다수 구비하는 반도체 소자에 있어서, 게이트 산화막의 형성은 NO GAS를 이용한 FTP(Fast Thermal Process)공정으로 600 ℃∼750℃ 상의 온도로 H2+O2+HCl 가스 소스를 이용해 게이트 산화막을 일정한 20Å∼30Å 정도의 두께로 형성시키는 방법을 사용하고 있다.
그러나 도 1에서와 같이 FTP공정을 이용한 게이트 산화막(12)의 형성 시 불균일한 농도 구배에 의해 실리콘 기판(10)상의 질화막(14)도 도 1에서와 같이 농도가 불균일한 문제가 발생된다. 이는 질화막(14)의 농도구배가 얇게 이루어진 곳으로부터 핫 케리어(hot carrier)에 의한 트랜지스터 붕괴 현상이 발생될 가능성이 커지게 되며, 더욱이 보론(boron)을 게이트 폴리 전극의 도판트(dopant)로 사용하는 pMOS 트랜지스터에서는 게이트 폴리에 실리콘 기판으로의 보론 침투가 발생하여 트랜지스터 특성에 영향을 주는 문제가 있었다.
본 발명은 상기한 바와 같은 결점을 해소시키기 위하여 안출된 것으로서, 게이트 산화막의 불균일한 농도구배에 의한 소자의 특성저하를 방지하기 위하여 ALD를 이용하여 나이트로겐 시드 막을 형성 후, FTP 공정을 이용해 농도구배가 균일한 게이트 산화막을 형성하도록 하는 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명은, 실리콘 기판 상에 게이트 산화막과 질화막을 순차적으로 형성시키고 선택적으로 식각하여 소자분리막을 형성하는 반도체 소자의 제조방법에 있어서, 실리콘 기판 상에 일정 두께의 나이트로젠막(nitrogen)을 형성한 후, 나이트로젠막을 시드(seed)로 하여 균일한 농도구배를 가지는 게이트 산화막을 형성하는 것을 특징으로 하는 반도체 소자의 제조방법을 제공한다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시 예를 참조하여 구체적으로 설명한다.
도 2a 내지 도 2c는 본 발명의 실시예에 따른 반도체 소자의 제조방법의 공정 단면도이다.
우선, 본 발명의 특징에 따른 반도체 소자의 제조방법을 도면들을 참고하여 보면, 실리콘 기판(100) 상에 일정 두께의 나이트로젠막(nitrogen:102)을 형성한 후, 나이트로젠막(102)을 시드(seed)로 하여 균일한 농도구배를 가지는 게이트 산화막(104)을 형성하는 것이다.
여기서 나이트로젠막(102)은, 바람직하게 ALD(Atomic Layer Deposition) 공정을 이용하여 실리콘 기판(100)상에 일정한 평면 상태가 되도록 형성되며, 더욱 바람직하게는 ALD 공정에서 600℃∼1000℃의 조건에서 3Å∼5Å 두께로 나이트로젠막(102)을 형성하게 된다.
또한, 나이트로젠막(102)을 시드(seed)로 하여 형성되는 게이트 산화막(104)은, 바람직하게 600℃∼750℃ 사이의 온도와 350∼450Torr의 압력조건에서 H2 3slm, O2 3slm, HCl 225slm, N2 20slm의 가스 소스로 하여 25초에서 30초 사이에서 FTP공정으로 증착되는 것이다.
이하 첨부된 본 발명의 실시 예에 따른 반도체소자의 제조방법을 도 2a 내지 도 2c를 참고하여 상세하게 설명하면 다음과 같다.
첨부한 도 2a를 참조하면, 실리콘 기판(100)의 전면 상에 나이트로젠막(102)을 형성한다. 이 때, 나이트로젠막(102)은 ALD(Atomic Layer Deposition) 공정에서 600℃∼1000℃의 조건에서 일정한 3Å∼5Å 두께를 가지되 평면 상태로 형성된다.
참고로, ALD 공정은 원자층 증착 방법의 가장 기본이 되는 것으로서, CVD 기술과 달리 반응 원료를 각각 분리하여 공급하는 방식으로 한 cycle 증착 시에 표면 반응에 의해 1ML(monolayer) 이하의 박막이 성장하게 된다. 따라서 원자단위로 증착되어 나이트로젠막(102)이 균일한 두께로 형성될 수 있다.
다음과 같이 실리콘 기판(100)상에 나이트로젠막(102)이 형성된 상태에서 도 2b에서와 같이, 나이트로젠막(102)을 시드(seed)로 하여 게이트 산화막(104)이 증착 형성되며, 이때 게이트 산화막(104)의 증착은 FTP공정으로 이루어지고, 바람직하게 600℃∼750℃ 사이의 온도와 350∼450Torr의 압력조건에서 H2 3slm, O2 3slm, HCl 225slm, N2 20slm의 가스 소스로 하여 25초에서 30초 사이에서 진행된다.
그리고 도 2c는, 균일한 농도구배로 형성된 게이트 산화막(104)에 질화막(106)이 증착되고, 질화막(106)의 상부에 반도체의 소자분리를 정의하는 모트(moat) 패턴을 형성하며, 이를 식각 차단층으로 하여 질화막(106)과 게이트 산화막(104)을 패터닝하고, 드러난 실리콘 기판(100)을 소정 깊이까지 식각하여 트렌치(108)를 형성한 후, 이를 매립하고 평탄화함으로써, 소자분리막이 형성된다.
이 후에, 진행되는 반도체 소자의 제조방법은 일반적인 공정으로 설명을 생략한다.
그러므로 본 발명의 공정에 따라, 종래에 불균일한 게이트 산화막의 증착으로 발생되었던 문제점들을 해소하기 위하여 게이트 산화막의 증착 이전에 ALD공정을 이용하여 나이트로젠막을 형성한 후, 이를 시드로 하여 균일한 게이트 산화막을 형성시킴으로써, 소자의 신뢰성, 품질 문제를 크게 개선시킬 수 있게 되었다.
이상에서 설명한 것은 본 발명에 따른 반도체 소자의 제조방법을 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 바와 같이 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
이상에서 설명한 바와 같이, 본 발명에 의한 반도체 소자의 제조방법은, 게이트 산화막의 불균일한 농도구배에 의한 소자의 특성저하를 방지하기 위하여 ALD를 이용하여 나이트로겐 시드 막을 형성 후, FTP 공정을 이용해 농도구배가 균일한 게이트 산화막이 형성되어 트랜지스터의 신뢰성 향상의 효과를 가진다.

Claims (4)

  1. 실리콘 기판 상에 게이트 산화막과 질화막을 순차적으로 형성시키고 선택적으로 식각하여 소자분리막을 형성하는 반도체 소자의 제조방법에 있어서,
    상기 실리콘 기판 상에 일정 두께의 나이트로젠막(nitrogen)을 형성한 후, 상기 나이트로젠막을 시드(seed)로 하여 균일한 농도구배를 가지는 상기 게이트 산화막을 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  2. 제 1 항에 있어서,
    상기 나이트로젠막은, ALD(Atomic Layer Deposition) 공정을 이용하여 상기 실리콘 기판상에 일정 두께로 형성되는 것을 특징으로 하는 반도체 소자의 제조방법.
  3. 제 2 항에 있어서,
    상기 ALD 공정에서 600℃∼1000℃의 조건에서 3Å∼5Å 두께로 상기 나이트로젠막을 형성하는 것을 특징으로 하는 반도체 소자의 제조방법.
  4. 제 1 항에 있어서,
    상기 나이트로젠막을 시드(seed)로 하여 형성되는 상기 게이트 산화막은,
    600℃∼750℃ 사이의 온도와 350∼450Torr의 압력조건에서 H2 3slm, O2 3slm, HCl 225slm, N2 20slm의 가스 소스로 하여 25초에서 30초 사이에서 FTP공정으로 증착되는 것을 특징으로 하는 반도체 소자의 제조방법.
KR1020060135942A 2006-12-28 2006-12-28 반도체 소자의 제조방법 KR100842454B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060135942A KR100842454B1 (ko) 2006-12-28 2006-12-28 반도체 소자의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060135942A KR100842454B1 (ko) 2006-12-28 2006-12-28 반도체 소자의 제조방법

Publications (1)

Publication Number Publication Date
KR100842454B1 true KR100842454B1 (ko) 2008-07-01

Family

ID=39823323

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060135942A KR100842454B1 (ko) 2006-12-28 2006-12-28 반도체 소자의 제조방법

Country Status (1)

Country Link
KR (1) KR100842454B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060123641A (ko) * 2004-02-19 2006-12-01 그랜디스, 인코포레이티드 낮은 포화 자화 자유층들을 갖는 스핀 전달 자성 엘리먼트

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060123641A (ko) * 2004-02-19 2006-12-01 그랜디스, 인코포레이티드 낮은 포화 자화 자유층들을 갖는 스핀 전달 자성 엘리먼트

Similar Documents

Publication Publication Date Title
TWI411100B (zh) 用於增進通道載子移動性之具有高應力襯料之基於Ｓｉ-Ｇｅ的半導體裝置
KR100660890B1 (ko) Ａｌｄ를 이용한 이산화실리콘막 형성 방법
KR100547248B1 (ko) 알루미나를 사용한 반도체 소자의 게이트 절연막 형성방법
US7371649B2 (en) Method of forming carbon-containing silicon nitride layer
US6905939B2 (en) Process for forming silicon oxide material
US7358547B2 (en) Selective deposition to improve selectivity and structures formed thereby
US9252232B2 (en) Multi-plasma nitridation process for a gate dielectric
US7037816B2 (en) System and method for integration of HfO2 and RTCVD poly-silicon
KR100942961B1 (ko) 주상 구조의 폴리실리콘 게이트전극을 구비한 반도체소자의제조 방법
US9059142B2 (en) Semiconductor device having vertical gates and fabrication thereof
KR100653994B1 (ko) 반도체 소자의 층간절연막 형성방법
US20070057333A1 (en) MOS transistor and method of manufacturing the same
KR100821089B1 (ko) 반도체 소자 및 그 제조 방법
US20080153266A1 (en) Method to improve the selective epitaxial growth (seg) process
KR20040059842A (ko) 반도체 장치의 콘택트 홀 형성 방법
US9406544B1 (en) Systems and methods for eliminating seams in atomic layer deposition of silicon dioxide film in gap fill applications
KR100842454B1 (ko) 반도체 소자의 제조방법
US20070148927A1 (en) Isolation structure of semiconductor device and method for forming the same
US7026226B1 (en) Method of hydrogenating a poly-silicon layer
WO2015100847A1 (zh) 具有改善粘附性能和填充性能的钨层沉积方法
JP2006120992A (ja) シリコン窒化膜の製造方法及びその製造装置
KR20080110119A (ko) 반도체 소자 및 그의 제조 방법
KR101085626B1 (ko) 플래시 메모리 소자의 형성방법
KR100680970B1 (ko) 반도체 소자의 게이트 형성방법
KR100968153B1 (ko) 반도체 소자의 소자분리막 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee