KR100821813B1 - 반도체 박막 장치를 이용한 화상 표시 장치의 제조 방법 - Google Patents

반도체 박막 장치를 이용한 화상 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR100821813B1
KR100821813B1 KR1020060019461A KR20060019461A KR100821813B1 KR 100821813 B1 KR100821813 B1 KR 100821813B1 KR 1020060019461 A KR1020060019461 A KR 1020060019461A KR 20060019461 A KR20060019461 A KR 20060019461A KR 100821813 B1 KR100821813 B1 KR 100821813B1
Authority
KR
South Korea
Prior art keywords
thin film
film
semiconductor
semiconductor thin
manufacturing
Prior art date
Application number
KR1020060019461A
Other languages
English (en)
Other versions
KR20060031656A (ko
Inventor
무쯔꼬 하따노
신야 야마구찌
요시노부 기무라
성기 박
Original Assignee
가부시키가이샤 히타치세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 히타치세이사쿠쇼 filed Critical 가부시키가이샤 히타치세이사쿠쇼
Publication of KR20060031656A publication Critical patent/KR20060031656A/ko
Application granted granted Critical
Publication of KR100821813B1 publication Critical patent/KR100821813B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05C—BOLTS OR FASTENING DEVICES FOR WINGS, SPECIALLY FOR DOORS OR WINDOWS
    • E05C17/00—Devices for holding wings open; Devices for limiting opening of wings or for holding wings open by a movable member extending between frame and wing; Braking devices, stops or buffers, combined therewith
    • E05C17/02—Devices for holding wings open; Devices for limiting opening of wings or for holding wings open by a movable member extending between frame and wing; Braking devices, stops or buffers, combined therewith by mechanical means
    • E05C17/44—Devices for holding wings open; Devices for limiting opening of wings or for holding wings open by a movable member extending between frame and wing; Braking devices, stops or buffers, combined therewith by mechanical means with a device carried on the wing for frictional or like engagement with a fixed flat surface, e.g. for holding wings open or closed by retractable feet
    • E05C17/446—Devices for holding wings open; Devices for limiting opening of wings or for holding wings open by a movable member extending between frame and wing; Braking devices, stops or buffers, combined therewith by mechanical means with a device carried on the wing for frictional or like engagement with a fixed flat surface, e.g. for holding wings open or closed by retractable feet of the retractable sliding feet type
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/02—Positioning or observing the workpiece, e.g. with respect to the point of impact; Aligning, aiming or focusing the laser beam
    • B23K26/06—Shaping the laser beam, e.g. by masks or multi-focusing
    • B23K26/062—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam
    • B23K26/0622—Shaping the laser beam, e.g. by masks or multi-focusing by direct control of the laser beam by shaping pulses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES E05D AND E05F, RELATING TO CONSTRUCTION ELEMENTS, ELECTRIC CONTROL, POWER SUPPLY, POWER SIGNAL OR TRANSMISSION, USER INTERFACES, MOUNTING OR COUPLING, DETAILS, ACCESSORIES, AUXILIARY OPERATIONS NOT OTHERWISE PROVIDED FOR, APPLICATION THEREOF
    • E05Y2201/00—Constructional elements; Accessories therefor
    • E05Y2201/40—Motors; Magnets; Springs; Weights; Accessories therefor
    • E05Y2201/47—Springs
    • E—FIXED CONSTRUCTIONS
    • E05—LOCKS; KEYS; WINDOW OR DOOR FITTINGS; SAFES
    • E05Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES E05D AND E05F, RELATING TO CONSTRUCTION ELEMENTS, ELECTRIC CONTROL, POWER SUPPLY, POWER SIGNAL OR TRANSMISSION, USER INTERFACES, MOUNTING OR COUPLING, DETAILS, ACCESSORIES, AUXILIARY OPERATIONS NOT OTHERWISE PROVIDED FOR, APPLICATION THEREOF
    • E05Y2900/00—Application of doors, windows, wings or fittings thereof
    • E05Y2900/10—Application of doors, windows, wings or fittings thereof for buildings or parts thereof
    • E05Y2900/13—Type of wing
    • E05Y2900/132—Doors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)

Abstract

절연 기판 상의 다결정 실리콘막인 제1 반도체층 상에 게이트 절연막을 개재시켜 형성된 게이트 전극과, 반도체층에 형성된 채널 영역, 소스 영역 및 채널 영역 양측에 배치된 드레인 영역을 포함하는 MIS 전계 효과 트랜지스터에서, 박막 반도체 장치는 게이트 절연막의 표면에 대해 적어도 {110}인 채널 영역의 주 배향을 갖는다. 또한, {110}의 소스 영역과 드레인 영역을 연결하는 방향에 대해 거의 수직인 면의 주 배향은 반도체 장치의 채널에서 사용되는 것이 바람직하다. 본 발명에 따르면, 그레인 경계, 그레인 크기, 결정 배향을 제어할 수 있으며, 결정화에 의해 형성된 막 거칠기와 결정 결함을 감소시킬 수 있는 고품질의 다결정 반도체막을 절연 기판 상에 형성할 수 있다.
박막 반도체 장치, 절연 기판, 다결정 반도체, 게이트 전극, 채널 영역

Description

반도체 박막 장치를 이용한 화상 표시 장치의 제조 방법{METHOD OF MANUFACTURING IMAGE DISPLAY DEVICE USING SEMICONDUCTOR THIN FILM DEVICE}
도 1a 내지 1c는 본 발명의 실시예 1에 따른 반도체 장치의 도면.
도 2의 (a) 및 (b)는 본 발명의 실시예 1에 따른 반도체 장치를 설명하는 도면.
도 3a 내지 3e는 본 발명에 따른 반도체 장치 제조 공정을 제조 단계 순으로 설명하는 구분도.
도 4는 본 발명의 제조 장치의 개념도.
도 5a 및 5b는 레이저 빔 세기의 시간 변화를 나타내는 도면.
도 6a 및 6b는 레이저 빔 세기의 공간적 분포의 예들을 나타내는 도면.
도 7a 내지 7c는 본 발명의 실시예 2에 따른 반도체 장치를 설명하는 도면.
도 8a 내지 8f는 본 발명에 따른 반도체 장치 제조 공정을 제조 단계 순으로 설명하는 구분도.
도 9a 내지 9c는 본 발명의 실시예 3에 따른 반도체 장치를 설명하는 도면.
도 10a 내지 10e는 본 발명에 따른 반도체 장치 제조 공정을 제조 단계 순으로 설명하는 구분도.
도 11a 내지 11c는 본 발명의 실시예 4에 따른 반도체 장치를 설명하는 도 면.
도 12는 종래 기술의 레이저 빔 조사의 일예를 나타내는 사시도.
<도면의 주요 부분에 대한 부호 설명>
100: 기판
101: 하층막
102: 비결정 실리콘막
12: 채널 영역
17: 게이트 절연막
18: 게이트 전극
19: 드레인 영역
20: 소스 영역
30: 결정핵 영역
본 발명은 다결정 반도체막을 가진 박막 반도체 장치와, 다결정 반도체막을 제조하기 위한 공정 및 장치에 관한 것이다. 본 발명의 박막 반도체 장치는 이미지 표시 장치에 유용하다.
비결정 실리콘 박막에 펄스 레이저를 주사하여 결정화하는 종래의 공정은 도 12를 참조로 하여 설명된다. 도 12는 엑시머 펄스 레이저로 결정화하는 종래의 가장 일반적인 공정을 도시한다. 전체 기판은 하층막(101)을 통해 기판(100) 상에 형성되었던 비결정 실리콘막(102)에 수 밀리미터의 폭 L을 가진 1 내지 여러 개의 펄스 간격에서의 레이저 노출 위치를 움직이는 선형 엑시머 레이저로부터 레이저 빔(105)을 조사함으로써 결정화된다. 이러한 종래의 공정에서는, 결정핵이 레이저 노출에 의해 무작위로 형성된다. 또한, 형성된 결정핵 사이의 평균 거리는 보통의 레이저 어닐링 조건 하에서 0.5㎛ 이하이다. 따라서, 획득된 다결정 실리콘막(103)은 0.5㎛ 이하의 그레인 크기를 가지며, 크기에 있어서 균일하지 않다.
또한, 국제 특허 공개 WO9745827은 이하의 공정을 개시하고 있다. 즉, 도 12에 도시된 레이저 빔(105)의 폭 L이 0.5㎛ 이하로 감소되고 이 형태를 갖는 레이저 빔(105)의 위치가 0.5㎛ 이하로 이동할 때, 결정은 씨드(seed)와 같이 초기에 형성된 결정 그레인으로 한 방향으로 성장한다. 상기의 한 방향이란 횡 방향, 즉 성장하는 막의 두께 방향에 수직인 방향이다.
상술한 종래의 공정에서, 결정 성장에 요구되는 시간은 100 ns 이하이기 때문에, 획득된 결정은 1㎛ 이하의 그레인 크기를 가지고 그레인 크기는 거의 일정치 않다. 그레인의 배향은 일정치 않고, 결함 밀도는 크고, 막 표면의 거칠기는 크다. 따라서, 큰 그레인 크기를 갖는 다결정 실리콘을 성장시키거나 혹은 그레인 크기 또는 그레인의 경계를 정확하게 조절하는 것이 불가능하다. 그러므로, 그레인 경계는 무작위로 채널에서 포함된다. 그 결과, TFT 장치의 특성, 신뢰성 및 균일성을 개선하는 것이 어렵다.
상기 국제 특허 공개 WO9745827에 의해 개시된 기술에서 빔은 1㎛ 이하의 크 기로 수렴되어야만 하기 때문에, 레이저의 에너지는 손실되고 조사 레이저의 광학적 시스템은 복잡해진다. 레이저 펄스 사이의 이동 거리가 1㎛ 이하이기 때문에, 전체 기판을 결정화 하는 데에 오랜 시간이 걸리고, 공정량을 개선하고 비용을 감소시키는 것이 어렵다. 특히, 이 공정은 대형 면적의 기판에 적용될 수 없다. 또한, 매우 작은 거리의 이동이 진동에 의해 쉽게 영향을 받고, 제조의 문제점을 수반한다.
본 발명의 첫번째 목적은 유리 등으로 만든 절연 기판 상에, 그레인 경계, 그레인 크기 및 결정 배향을 제어할 수 있고 결정화 공정에서 형성된 막의 거칠기와 결정 결함이 감소된 고품질의 다결정 반도체막을 형성하기 위한 제조 공정과 장치를 제공하고, 상기의 다결정 반도체막을 포함하는 박막 반도체 장치를 제공하는 것이다.
본 발명의 두번째 목적은 저렴한 비용과 고품질의 다결정 반도체막을 형성하기 위한 제조 공정 및 장치를 제공하여 제조 단계의 수를 줄일 수 있고, 대형 면적의 기판에도 적용가능하며 높은 공정량을 가지고, 상기의 다결정 반도체막을 포함하는 박막 반도체 장치를 제공하는 것이다.
본 발명의 세번째 목적은 유리 등으로 이루어진 저가의 절연 기판 상에 고 성능 및 고신뢰성으로 동작하며, 장치들 중 균일성이 우수한 고품질 다결정 반도체막을 형성하는 제조 공정 및 장치를 제공하는 것이며, 이러한 다결정 반도체막을 포함하는 박막 반도체 장치를 제공하는 것이다.
본 발명의 주요한 특징은 후술되는 바와 같다.
본 발명의 제1 특징은 절연 기판과, 다결정 반도체막인 제1 반도체막과, 상기 제1 반도체막 상에 게이트 절연막을 사이에 두고 형성된 게이트 전극과, 상기 제1 반도체막 상에 소정의 간격을 두고 형성되어 있는 제1 전하 송수(transmitting and receiving) 수단과 제2 전하 송수 수단과, 상기 제1 전하 송수 수단과 제2 전하 송수 수단 사이에 형성된 채널 영역을 포함하며, 상기 채널 영역을 구성하는 상기 제1 반도체막의 주 배향은 상기 절연 기판 또는 상기 게이트 절연막의 주면에 대해 {110}인 박막 반도체 장치가 제공된다.
다결정 반도체막이 사용되는 경우에도 채널 영역의 반도체막의 주 배향을 절연 기판 또는 게이트 절연막의 주면에 대해 선택함으로써 고신뢰성을 갖는 박막 트랜지스터를 제공할 수 있다. 이하, 다결정 막의 주 배향을 제어하는 방법이 후술될 것이다.
본 발명에 따른 MIS형 박막 반도체 장치는 다음과 같이 구성된다.
(1) 소정의 다결정 반도체막 상에 게이트 절연막을 사이에 두고 형성된 게이트 전극을 갖는 MIS형 박막 반도체 장치.
(2) 소정의 다결정 반도체막 하부에 게이트 절연막을 사이에 두고 형성된 게이트 전극을 갖는 MIS형 박막 반도체 장치.
(3) 소정의 다결정 반도체막의 측면 상에 게이트 절연막을 사이에 두고 형성된 게이트 전극을 갖는 MIS형 박막 반도체 장치.
본 발명의 제2 특징에 따르면, 박막 반도체 장치에 있어서, 절연 기판과, 다결정 반도체막인 제1 반도체막과, 상기 제1 반도체막 상에 게이트 절연막을 사이에 두고 형성된 게이트 전극과, 상기 제1 반도체막 상에 소정의 간격을 두고 형성되어 있는 제1 전하 송수 수단과 제2 전하 송수 수단과, 상기 제1 전하 송수 수단과 제2 전하 송수 수단 사이에 형성된 채널 영역을 포함하며, 상기 채널 영역을 구성하는 상기 제1 반도체막의 주 배향은 상기 절연 기판 또는 상기 게이트 절연막의 주면에 대해 {110}이며, 상기 제1 반도체막은 본질적으로 상기 채널 영역에서 상기 제1 전하 송수 수단과 제2 전하 송수 수단을 연결하기 위한 방향에 대해 45도 또는 그 이하의 길이 방향으로의 축을 갖는 결정 그레인으로 구성되는 박막 반도체 장치가 제공된다. 이러한 박막 반도체 장치는 본 발명의 보다 실용적 구현예이다.
삭제
본 발명의 박막 반도체 장치에 있어서, 제1 반도체막은 제1 전하 송수 수단과 제2 전하 송수 수단을 연결하는 방향에 대하여 75°이하의 각을 갖는 소형의 경사 그레인 경계를 갖는다.
본 발명의 제3 특징에 따르면, 박막 반도체 장치에 있어서, 절연 기판과, 다결정 반도체막인 제1 반도체막과, 제1 반도체막 상에 게이트 절연막을 사이에 두고 형성된 게이트 전극과, 제1 반도체막 상에 소정의 간격을 두고 형성되어 있는 제1 전하 송수 수단과 제2 전하 송수 수단과, 제1 전하 송수 수단과 제2 전하 송수 수단 사이에 형성된 채널 영역을 포함하며, 채널 영역을 구성하는 제1 반도체막의 주 배향은 절연 기판 또는 게이트 절연막의 주면에 대해 {110}이며, 제1 반도체막의 채널 영역은 제1 전하 송수 수단과 제2 전하 송수 수단을 연결하기 위한 결정 그레인을 갖는 박막 반도체 장치가 제공된다.
본 발명의 제3 특징은 더 바람직하다. 즉, 제1 반도체막의 채널 영역은 제1 전하 송수 수단과 제2 전하 송수 수단을 연결하는 길이 방향(longitudinal direction)의 길이를 갖는 결정 그레인으로 구성된다. 따라서, 높은 신뢰도를 갖는 박막 반도체 장치가 제공될 수 있다.
본 발명의 제4 특징에 따르면, 박막 반도체 장치에 있어서, 절연 기판과, 다결정 반도체막인 제1 반도체막과, 제1 반도체막 상에 게이트 절연막을 사이에 두고 형성된 게이트 전극과, 제1 반도체막 상에 소정의 간격을 두고 형성되어 있는 제1 전하 송수 수단과 제2 전하 송수 수단과, 제1 전하 송수 수단과 제2 전하 송수 수단 사이에 형성된 채널 영역을 포함하며, 채널 영역을 구성하는 제1 반도체막의 주 배향은 절연 기판 또는 게이트 절연막의 주면에 대해 {110}이며, 제1 전하 송수 수단과 제2 전하 송수 수단을 연결시키는 방향에 대해 거의 수직인 제1 반도체막의 표면의 주배향은 {100}인 반도체 장치가 제공된다. 제1 반도체막의 채널 영역은 제1 전하 송수 수단과 제2 전하 송수 수단을 연결하는 길이 방향의 길이를 갖는 결정 그레인으로 구성되며, 다결정막의 주배향은 {100}이므로, 매우 높은 신뢰도를 갖는 박막 반도체 장치를 제공할 수 있다. 정리하면, 제1 반도체막이 다결정질이긴 하지만, 각각의 결정 그레인은 단결정질과 동일한 특성을 갖는 것이다.
본 발명의 제5 특징에 따르면, 절연 기판 상의 적어도 두 반도체 장치부, 제2 반도체층 및 상기 절연 기판의 공간 영역 상에 선택적으로 형성된 절연막층을 포함하며, 상기 제2 반도체층과 상기 절연막층으로 이루어지는 적층체는 제1 반도체층과 접촉하고, 상기 제2 반도체층은 제1 반도체 장치와 제2 반도체 장치 사이에는 존재하지 않으며, 상기 제1 반도체층 상에 게이트 절연막을 개재시켜 형성된 게이트 전극과, 상기 제1 반도체막 상에 소정의 간격을 두고 형성되어 있는 제1 전하 송수 수단과 제2 전하 송수 수단과, 상기 제1 전하 송수 수단과 제2 전하 송 수신 수단 사이에 형성된 채널 영역을 포함하는 박막 반도체 장치가 제공된다. 또한, 이 박막 반도체 장치에서는, 채널 영역을 구성하는 제1 반도체막의 주배향이 절연성 비결정 기판 또는 게이트 절연막의 주면에 대해 양호하게는 {110}이다.
이 박막 반도체 장치는 소망의 반도체 장치부 아래에 제2 반도체층을 갖고, 반도체 장치부는 본 발명의 제1 특징을 갖는다. 또한, 본 발명에서는, 제2 반도체층이 소망의 장치부 아래로 연장될 수 있고, 반도체 장치부는 본 발명의 제2 내지 제4 특징 중 임의의 하나를 가질 수 있다. 본 발명은 본원의 명세서에 개시되어 있는 반도체 장치부 중 임의의 하나를 이용하여 성취될 수 있다는 것은 말할 필요도 없다.
본 발명의 제6 특징에 따르면, 절연 기판 상의 적어도 두 반도체 장치부와, 제1 열 전도도를 갖는 제1 박막 상에 선택적으로 형성되고 상기 제1 열 전도도보다 높은 제2 열 전도도를 갖는 제2 박막을 포함하며, 상기 제2 박막은 반도체층과 접촉하지 않게 제1 반도체 장치부와 제2 반도체 장치부 사이에 배치되며, 상기 반도체 장치부는 본원 발명의 제1 특징 내지 제4 특징 중 어느 한 특징의 박막 반도체 장치인, 박막 반도체 장치가 제공된다.
본 발명의 제7 특징에 따르면, 절연 기판 상의 적어도 두 반도체 장치부와, 제1 열 전도도를 갖는 제1 박막 상에 선택적으로 형성되고 상기 제1 열 전도도보다 높은 제2 열 전도도를 갖는 제2 박막을 포함하며, 상기 제2 박막은 반도체층과 접촉하도록 제1 반도체 장치부와 제2 반도체 장치부 사이에 배치되지 않으며, 상기 반도체 장치부는 제1 특징 내지 제4 특징 중 어느 한 특징의 박막 반도체 장치인, 박막 반도체 장치가 제공된다.
본 발명의 박막 반도체 장치의 실제적인 변형에 대해 이하에서 후술한다.
본 발명의 주요 특징에 따른 반도체 박막 제조 공정을 이하에서 후술한다. 관심을 두고 있는 다결정 반도체막은 다음 공정을 이용하여 얻어질 수 있다.
본 발명의 제8 특징에 따르면, 절연 기판 상에 형성된 반도체 층에서 결정핵들을 성장시키는 단계와 결정 그레인들을 성장시키기 위해 레이저 빔을 조사함으로써 반도체 박막을 용융 재결정화하는(melt recrystallizing) 단계를 분리하여 행함으로써 다결정 반도체막을 제조하는 공정이 제공된다.
본 발명의 제9 특징에 따르면, 결정 그레인을 성장시키기 위해 레이저 빔을 조사함으로써 절연 기판 상에 형성된 비결정 반도체막이 용융 재결정화되는, 다결정 반도체막을 제조하는 공정이 제공된다.
본 발명의 제10 특징에 따르면, 레이저 빔의 파장이 240nm 내지 600nm의 범위로부터 선택되고 비결정 반도체막의 파장의 흡수 계수가 다결정 반도체막의 흡수 계수보다 큰, 다결정 반도체막을 제조하는 공정이 제공된다.
본 발명의 제11 특징에 따르면, 절연막 상에 형성된 다결정 실리콘막의 결정 핵들이 레이저 빔의 조사에 의한 용융 재결정화에 의해 형성되는, 다결정 반도체막을 제조하는 공정이 제공된다.
절연 기판 상의 다결정 실리콘막의 결정핵들은 촉매 작용의 화학 기상 증착에 의해 성장되는 것이 바람직하다.
본 발명의 제조 장치는 레이저 빔의 펄스폭, 레이저 빔 세기의 시간 의존 형상, 및 레이저 빔 펄스의 간격을 변조하는 수단, 발진 소스로부터 조사된 상기 레이저 빔의 프로파일의 조사 범위를 소정의 형태로 형성하고 조사해야할 대상에 이를 집속하는 수단, 및 상기 레이저 빔의 조사와 동기하여 소정의 속도 및 피치로 절연 기판을 이동하는 수단을 포함한다.
본 발명에서, 전하 송수 수단은 일반적으로 소스 또는 드레인 영역을 의미한다.
본 발명의 바람직한 실시예들을 설명하기 전에, 본 발명의 전형적인 실시예와 관련된 보충적인 설명을 할 것이다.
본 발명의 제1 및 제2 목적을 달성하기 위해서는, 다음의 수단이 유용하다.
채널 영역보다 두꺼운 영역이 반도체층을 구성하는 드레인 또는 소스 영역의 부분에 형성된다. 이에 의해, 매우 유용한 다결정 반도체막이 얻어질 수 있다.
또한, 상기 목적들은 다음의 수단에 의해 쉽게 달성될 수 있다.
상기 레이저 빔의 펄스폭은 100ns 내지 1ms이고, 에너지 밀도는 200mJ/cm2 내지 10J/cm2 이다. 레이저 빔의 세기 분포는 세기가 빔 폭에서 균일한 분포 패턴을 가지거나, 한 방향에서 다른 방향으로 단조 증가 또는 감소한다.
또한, 상기 제3 목적은 게이트 절연막을 개재시켜 절연 기판 상에 형성된 다결정 반도체막인 제1 반도체 층 상에 형성된 게이트 전극과, 상기 반도체 층 상에 형성된 채널 영역, 및 상기 채널 영역의 양측 상에 형성된 드레인 영역을 갖는 MIS 형 전계 트랜지스터에 의해 달성될 수 있고, 반도체층은 기판 또는 게이트 절연막의 표면에 대해 채널 영역을 구성하는 결정 그레인의 주배향은 {110}이고 소스 및 드레인 영역을 접속하는 방향에 직교하는 표면의 주 배향은 {100}인 반도체의 채널에 사용되는 다결정 반도체막이다.
또한, 상기 목적은 다결정 반도체막에 다음의 특징들을 적용함으로써 쉽게 달성될 수 있다.
제1 특징은 75°이하의 각을 갖는 작은 경사각 그레인 경계는 채널 영역의 소스 및 드레인 영역 사이에 위치된다는 것이다.
제2 특징은 채널 영역의 표면 거칠기가 20nm보다 작고, 채널 영역의 내부 신장 내력은 109dyn/cm2 이상이라는 것이다.
제3 특징은 반도체층에 포함된 금속 원소의 밀도는 1019cm-3 이하이고 채널 영역에 포함된 결정 결함의 밀도는 1017cm- 3이하이다.
본 발명의 박막 반도체 장치의 바람직한 예는 상기 절연 기판으로서 저융점 유리 기판인 박막 반도체 장치이다. 이 절연 기판은 유리 기판, 특히 저융점 유리 기판과 같은 비결정 기판으로 대표된다.
본 발명은 다음의 박막 반도체 장치를 제공한다.
(1) 반도체층과 접촉하여 절연 기판의 표면 상에 10nm 이상의 높이의 기복부를 갖는 박막 반도체 장치. 유리 기판과 같은 절연 기판은 10nm 이상의 높이의 기복부를 가진다.
(2) 상기 반도체 층을 구성하는 상기 전하 송수 수단의 부분, 즉 드레인 영역 또는 소스 영역에 채널 영역보다 더 두꺼운 영역을 갖는 박막 반도체 장치.
(3) 반도체 층과 동일 평면의 주변에 5 ㎛ 이하의 폭 및 5 ㎛ 이하의 돌출 길이를 갖는 적어도 하나의 돌출부를 갖는 박막 반도체 장치.
본 발명의 박막 반도체 장치에 있어서, 채널 영역의 반도체 결정의 그레인 크기는 전하 송수 수단, 즉 소스 및 드레인 영역의 결정 그레인의 그레인 크기보다 클 수 있다.
본 발명은 또한 다음 다결정 반도체 박막 제조 공정을 제공한다.
(4) 조사 레이저 빔의 펄스 폭이 100ns 내지 1ms인 다결정 반도체 박막을 제조하기 위한 공정.
(5) 레이저 빔의 펄스 폭, 시간 의존 형태 및 간격을 변조하는 수단, 복수의 렌즈로 구성된 광학 시스템에 의해 발진 소스로부터의 레이저 빔의 프로파일의 조사 범위를 소정의 형태로 형태화하고, 이를 반도체 박막 상에 집속하는 수단, 및 레이저 빔의 조사와 동기하여 소정의 속도 및 피치로 절연 기판을 이동시키는 수단을 포함하는, 반도체 박막을 용융 재결정화시키기 위해 절연 기판 상에 형성된 비결정 또는 다결정 반도체 박막을 레이저 빔으로 조사함으로써 다결정 반도체 박막을 제조하기 위한 공정 및 장치.
(6) 레이저 빔의 조사와 동기하여 절연 기판 또는 광학 시스템을 소정의 속도 및 간격으로 이동시키고, 절연 기판 상의 정렬 패턴을 동일 시간에서 검출하는 수단 및 레이저 빔을 간섭계로 기판과 정렬시키는 수단을 갖는, (5)에 설명된 다결정 반도체 박막을 제조하기 위한 공정 및 장치.
(7) 레이저 빔의 펄스 폭이 100 ns 내지 1ms, 에너지 밀도가 200 mJ/cm2 내지 10 J/cm2, 및 레이저 빔의 상승 시간, 하강 시간, 펄스 폭 및 펄스 간격이 외부 전압에 따라 EO 변조기와의 편광에 의해 제어되는, (5) 또는 (6)에 설명된 다결정 반도체 박막을 제조하기 위한 공정 및 장치.
(8) 레이저 빔의 세기 분포는 빔의 폭의 세기가 균일하거나 단조롭게 증가하거나 한 방향에서 다른 방향으로 감소하는 분포 패턴을 갖는, 다결정 반도체 박막을 제조하기 위한 공정 및 장치.
(9) 본 발명의 다결정 반도체 박막의 제조에 사용되는 레이저 빔은 바람직하게 고체상태(solid-state) 레이저 또는 레이저 다이오드이다.
(10) 레이저 빔의 세기 분포가 소스 및 드레인 방향에 평행한 방향으로 광학 에너지의 세기 그레디언트(gradient)를 갖는, 다결정 반도체 박막을 제조하기 위한 공정 및 장치.
본 발명의 바람직한 실시예에 따른 박막 반도체 장치, 제조 공정 및 제조 장치는 첨부 도면을 참조하여 이하 설명될 것이다.
<실시예 1>
도 1a 내지 도 1c는 본 발명의 실시예 1에 따른 박막 반도체 장치를 설명하기 위한 도면이다. 도 1a 내지 도 1c는 세가지 다결정 실리콘막 트랜지스터를 갖는 박막 반도체 장치를 도시한다. 도 1a는 박막 반도체 장치의 단면도이고 도 1b는 박막 반도체 장치의 평면도이다. 도 1a 및 1b에서, 참조 번호 100은 절연 기판을, 101은 하층막을, 18은 게이트 전극을, 17은 게이트 절연막을 나타낸다. 유리 기판은 절연 기판으로서 자주 사용된다. 실리콘 산화(SiO2)막은 일반적으로 상기 하층막으로서 사용된다.
각 실리콘 반도체층은 채널 영역(12), 소스 영역(20), 드레인 영역(19) 및 돌출 결정핵 영역(30)을 포함한다. 채널 영역(12)은 큰 그레인 크기를 갖는 다결정 실리콘막으로 구성되고 결정핵 영역(30)은 일반적으로 작은 그레인 크기를 갖는 다결정 실리콘막으로 구성되어 있다.
본 실시예에서, 도 1b의 평면도에 도시된 바와 같이, 게이트 전극(18)은 서로 접속되어 있다. 당연한 일로서, 게이트 전극은 독립적으로 형성될 수 있다.
큰 그레인 크기를 갖는 채널 영역(12)은 도 1c에 도시된 바와 같이 결정화 방법에 의해 얻어진다. 비결정 실리콘막 또는 다결정 실리콘막은 도 1c에 도시된 바와 같은 세기 분포를 갖는 경사진 선형 레이저 빔으로 조사된다. 도 1c의 참조 번호 105는 이러한 레이저 광의 전형적인 경사 광도 분포를 나타낸다. 레이저 광의 펄스 폭은 100 ns 내지 1 ms의 범위로부터 바람직하게 선택된다. 300 nm 이하의 실리콘 반도체층 막두께 및 채널의 길이보다 큰 예를 들어 5 ㎛의 그레인 크기를 얻기 위한 최적 조건은 10 ms의 펄스 폭 및 1 w의 전력이다. 레이저 빔이 상기 조건하에서 조사될 때, 실리콘막이 주위의 실리콘막보다 더 두꺼운 결정핵 영역(30)으로부터 결정화기 시작된다. 즉, 저온 영역으로부터 결정 성장이 시작된다. 도 1c의 화살표로 도시된 방향으로 결정이 성장하고, 채널 영역보다 큰 그레인 크기를 갖는 다결정 실리콘막(31)이 형성된다.
도 3a 내지 도 3e는 본 실시예의 박막 반도체 장치의 제조 공정을 도시하는 단면도이다. 이산화실리콘막(101) 및 비결정 또는 다결정 실리콘막(110)인 기저층은 유리 등으로부터 만들어진 비결정 기판(100) 상에 형성된다(도 3a). 이러한 비결정 실리콘막 또는 다결정 실리콘막(110)은 일반적인 포토레지스트를 이용하여 에칭함으로써 세개의 영역으로 처리된다. 이 때, 결정핵 영역(30)이 형성된다(도 3b). 그렇게 준비된 기판은, 상술된 경사 광도를 갖는 레이저 광으로 조사된다(도 3c). 이 경우, 레이저 광은 각 반도체 장치의 영역에 따라 경사 광도를 가지도록 조절된다. 반도체 박막이 용융 재결정된 후, 게이트 절연막(17) 및 게이트 전극(18)이 형성된다(도 3d). 소스 및 드레인은 일반적인 이온 주입에 의해 형성된다. 인 및 붕소와 같은 불순물이 자주 사용된다(도 3e).
이 실시예에서, 결정핵 영역(30)을 포함하는 다결정 실리콘막이 절연 기판 상에 형성된 후, 상기 결정핵으로부터 그레인을 성장시키기 위해 레이저 빔을 조사하여 반도체 박막을 용융 재결정하는 단계가 따로 실행될 수 있다. 효율적으로 결정 그레인을 선택적 성장시키는데 적절한 레이저 빔의 파장은 240 내지 600 nm의 범위에서 선택되는 것이 바람직하다. 이러한 이유는 500 nm 파장에서의 비결정 실 리콘막의 흡수 계수가 다결정 실리콘막의 흡수 계수보다 약 5배 크기 때문이다. 그러므로, 씨드로서 다결정 실리콘막으로 구성된 결정핵을 갖는 다른 반도체 층 영역을 선택적으로 용융 재결정시키는 것이 용이하다. 한편, 절연 기판 상에 그레인 크기가 작은 다결정 실리콘막으로 구성된 결정핵 영역은 일반적인 엑시머 펄스 레이저 빔을 조사하여 용융 재결정시킴으로써 형성될 수 있다.
도 2의 (a) 및 (b)는 반도체 층, 특히 채널 영역의 결정 상태를 개략적으로 도시한 것이다. 도 2의 (a)는 트랜지스터 부분의 단면도이고, 도 2(b)는 반도체 층의 사시도이다. 도 2의 (a)와 (b)의 대응하는 영역은 점선으로 표시된다. 도 1a 내지 도 1c와 동일한 참조부호는 동일한 장치를 나타낸다. 이 실시예는 본 발명의 가장 바람직한 실시예이다.
적어도 채널 영역(12) 내의 다결정 기판의 주배향은 게이트 절연막 및 기판의 표면에 대해 {110}이다. 다결정 기판은 {100}과 같이 소스 영역(20)과 드레인 영역(19)을 접속하는 방향에 거의 수직인 표면의 주 배향을 갖는 다결정 실리콘막이다. 회전각이 70°이하인 작은 경사각의 그레인 경계는 채널 영역(12)을 구성하는 다수의 결정 그레인들 사이에 위치된다.
또한, 채널 영역(12)의 표면 거칠기는 20 nm보다 작고, 내부 신장 내력은 109 dyn/㎠ 이상이며, 함유된 결정 결함의 밀도는 1017 cm-3 이하이다. 채널 영역(12)을 포함하는 전체 반도체 층 내에 포함된 금속 원소의 밀도는 1019 cm-3 이하이 다.
도 4는 본 발명의 실시예에 사용된 제조 장치의 예를 도시한 것이다. 이 장치는 도 2의 (a) 및 (b)에 도시된 절연 기판(205) 상에 형성된 비결정 또는 다결정 반도체 박막을 레이저 빔으로 조사함으로써 반도체 박막을 용융 재결정하여 다결정 반도체막을 형성하는 데 적합하다. 이 장치는 CW 레이저 유닛(200), 레이저 빔(201, 202, 203)의 펄스 폭, 시간-의존성 형상 및 간격을 변조하는 수단, 발진 소스로부터 레이저 빔을 집속하는 광학 시스템 및 조사되어질 물체에 관해 레이저 빔을 이동시킬 수 있는 이동 수단을 포함한다. 변조 수단은 EO 변조기(201), 편광판(202) 및 구동기(203)를 갖는다. 광 시스템은 발진 소스로부터 조사된 레이저 빔의 프로파일을 다수의 렌즈 또는 회절 광학 장치로 구성된 광학 시스템 수단에 의해 적합한 형태가 되도록 형상화하기 위한 빔 형상화 유닛 (204), 스캐닝 기능을 구비한 미러(208), 및 레이저 빔의 초점을 맞추기 위한 초점 렌즈 시스템 (207)을 포함한다. 이동 수단은 레이저 빔의 조사와 동기화하여 소정의 피치로 절연 기판(205)을 이동시킬 수 있다.
레이저 빔의 펄스 폭, 시간 의존 파형 및 펄스 간격이 도 5a 및 도 5b 에 도시되었다. 도 5a는 EO 변조기(201)에 가해지는 전압 파형을 도시하였고 도 5b는 편광기를 통과한 빔의 세기 파형을 도시하였다. 빔 세기의 상승 시간, 펄스 폭, 하강 시간 및 펄스 간격은 외부로부터의 전압에 의해 제어될 수 있다. 도 5a및 도 5b는 서로 다른 폭을 갖는 두개의 펄스와 제어될 한 경사 펄스를 도시하였다.
도 6a 및 도 6b 는 레이저 빔의 형태를 도시하였다. 이런 투시도는 빔 형상화 유닛(204)에 의해 소정의 형태로 형상화되고 초점 렌즈에 의해 샘플 상에 초점이 맞추어진 레이저 빔의 형태를 도시하였다. 도 6a는 세기가 한 방향에서 다른 방향으로 단조적으로 증가하는 분포 패턴을 보여주고 도 6b는 빔의 폭 방향으로 균일한 세기를 나타낸다. 본 발명의 박막 반도체 장치가 제조되는 경우, 만약 레이저 빔의 폭 방향과 레이저 빔의 세기 분포가 소스 및 드레인 방향들에 대해서 평행하다면 큰 규모의 결정 그레인이 효율적으로 획득된다.
절연 기판(206) 또는 미러(208)를 레이저 빔의 조사와 동기화하여 소정의 속도 및 간격으로 이동시킴으로써 소망하는 영역이 결정화될 수 있다.
본 발명에서, 절연 기판 상의 정렬 패턴이 도 1a 에서 도 1c 에서의 반도체 층 막의 레벨차 또는 결정핵 영역(30)의 레벨 차에 의해서 검출될 수 있다. 더 특정하게 얘기하면 레이저 빔은 간섭계에 의해서 기판과 정렬될 수 있다.
본 실시예에 따라서 그레인 경계와, 그레인 크기 및 결정화 방향이 제어될 수 있고 결정화에 의해 야기된 막 거칠기와 결정 결함이 감소된 고품질의 다결정 반도체막이 유리 등에 의해 만들어진 절연 기판 상에 형성될 수 있다. 본 실시예에 따라서, 제조 단계를 줄일 수 있고, 대형 기판에 대해 적용될 수 있으며 수율이 높은 저렴한 가격의 고품질의 다결정 반도체막을 형성하는 제조 공정 및 장치가 실현될 수 있다.
또한, 본 실시예에 따른 다결정 반도체막이 MIS 형 전계 효과 트랜지스터에 사용될 때, 전계 효과 이동도가 약 300cm2 /V·s 이상이 되도록 제어될 수 있고 문턱 전압의 변동이 ±0.2 V 이하로 되도록 억제될 수 있다. 따라서, 본 발명에 따라, 고성능 및 고신뢰성으로 동작하며 장치들 중에서 탁월한 균일성을 갖는 박막 반도체 장치가 얻어질 수 있다.
삭제
본 실시예에서, 레이저 빔의 조사 이전에 다결정 실리콘막이 반도체막으로서 사용되었다. 비결정 실리콘막이 사용되는 경우, 동일한 효과가 얻어진다. 본 실시에에서, 경사 레이저 빔(inclined laser beam)이 사용된다. 균일한 빔이 사용되는 경우, 동일한 효과가 얻어진다. 또한, 본 실시예에서, 결정이 결정핵 영역(crystal nucleus region)(30)을 시작점으로 하여 성장된다. 레이저 빔의 형태를 최적화시킴으로서, 돌출부 상에 어떤 결정핵(30)도 포함하지 않는 구조에서 동일한 효과가 얻어진다. 이러한 경우에, 초기 반도체막은 결정핵을 포함하는 다결정 실리콘막이며 엑시머 레이저 빔의 조사에 의한 용융 재결정화(melt recrystallization)에 의해 얻어질 수 있다. 저온에서 CAT-CVD(촉매-화학 기상 증착)에 의해 상기 다결정 실리콘막이 형성되는 경우 동일한 효과가 얻어진다.
<실시예 2>
도 7a 내지 도 7c는 본 발명의 실시예 2에 따른 반도체 장치를 설명하는 도면이다. 본 실시예에서, 결정 성장의 관점에서 채널을 형성하는 반도체층 밑에 제2 반도체층이 형성된다. 도 7a 내지 도 7c는 장착된 3개의 다결정 실리콘 박막 트랜지스터를 도시한다. 반도체 장치에 대하여 도 7a는 단면도이고 도 7b는 평면도이다. 도 7c는 레이저 빔 조사 방법을 설명하는 단면도이다.
도 7a 및 도 7b에서, 참조 번호 100은 절연 기판, 101은 하층막, 18은 게이트 전극, 17은 게이트 절연막을 나타낸다. 유리 기판은 종종 절연 기판으로서 사용된다. 이산화실리콘막은 일반적으로 하층막으로서 사용된다.
제1 반도체층은 채널 영역(12), 소스 영역(20), 및 드레인 영역(19)을 갖는다. 채널 영역(12)은 큰 그레인 크기를 갖는 다결정 실리콘막으로 구성되어 있다. 제2 반도체 층(41)은 절연막(40)과 함께 실리콘 반도체층과 하층막(101) 사이에 선택적으로 삽입되어 있다. 제2 반도체층(41)은 다수의 반도체 장치 사이의 영역에 형성되지 않는다.
도 8a 내지 도 8f는 본 실시예의 박막 반도체 장치를 제조하는 공정을 도시하는 단면도이다. 이산화실리콘막(101)인 기저층, 제2 반도체층(41)인 비결정 실리콘층 및 이산화실리콘층(40)이 유리 같은 것으로 이루어진 비결정 기판(100) 상에 형성되어 있다(도 8a).
상기 층들(40 및 41)은 소정의 박막 반도체 장치들의 3개의 영역 안에서 에칭 처리된다(도 8b). 상기 층들 상에는 비결정질 실리콘막 또는 다결정 실리콘막(110)이 형성된다(도 8c). 따라서 준비된 기판에 상술한 경사 광도를 갖는 레이저광(105)이 조사된다(도 8d). 이 경우, 레이저광은 각 반도체 장치의 영역에 따른 경사 광도를 갖도록 조정된다. 본 실시예에서, 제2 반도체막(40)이 없는 영역은 결정핵 영역이다. 제1 반도체 박막이 용융 재결정화된 후, 소정의 형태로 처리된다(도 8e). 게이트 절연막(17)과 게이트 전극(18)은 제1 반도체 박막 상에 형성된다. 소스와 드레인은 공통 이용 방법에 의해 형성된다(도 8f).
큰 그레인 크기를 가진 채널 영역(12)은 도 7c에 도시된 결정화 방법에 의해 얻어진다. 비결정질 실리콘막 또는 다결정질 실리콘막에는 도 7c에 도시된 세기 분포를 가지는 경사 선형 레이저 빔에 의해 광이 조사된다. 이 레이저의 펄스 폭은 100ns 내지 1ms의 범위 내에서 선택되는 것이 바람직하다. 100nm 이하의 두께와 채널 길이보다 큰 5㎛의 그레인 크기를 갖는 실리콘 반도체층막을 얻기 위한 최적의 레이저 조건은 10ms의 펄스 폭과 1w의 전력이다.
레이저 빔이 상기 조건 하에서 조사될 때, 실리콘 반도체층 하부의 제2 실리콘 반도체층을 제외한 영역에서부터 결정화가 시작된다. 그 이유는 레이저 빔이 조사될 때 제1 실리콘 반도체막을 통과하는 레이저 빔이 제2 실리콘 반도체막에 도달하기 때문이다. 이 레이저 빔은 제2 실리콘 반도체막 안으로 흡수되고 반도체층의 온도는 상승한다. 이러한 온도 상승은 히트 싱크(heat sink)로서 기능하여 퀀칭(quenching)을 억제한다. 제1 실리콘 반도체층 하부층에서 이러한 히트 싱크가 형성되지 않은 영역에서는, 온도가 낮아 결정화 시작 시간이 빠르다. 그러므로, 제1 실리콘 반도체층 하부의 제2 반도체층을 제외한 영역에서부터 결정화가 시작하고, 이 영역이 결정핵 영역(42)이 된다. 결정 그레인들을 선택적으로 고효율 성장시키는데 적합한 레이저 빔의 파장은 240 내지 600nm 범위 내에서 선택되는 것이 바람직하다. 본 실시예에서는, 결정 핵 영역(30)을 포함하는 다결정 실리콘막이 절연 기판 상에 형성된 후, 결정핵들로부터의 그레인을 성장시키기 위해 레이저 빔의 조사에 의해 반도체 박막을 용해하여 재결정화하는 단계가 개별적으로 수행될 수 있다. 절연 기판 상의 소형 그레인 크기를 가진 다결정 실리콘막으로 이루어진 결정핵 영역은 종래의 엑시머 펄스 레이저로부터의 레이저 빔 조사에 의해 용융 재결정화됨으로써 형성될 수 있다.
도 2의 (a) 및 (b)는 반도체층의 결정 상태, 특히 채널 영역을 도시한다. 반도체층은 적어도 채널 영역의 주배향은 게이트 절연막의 표면에 대하여 {110}이고, 상부 소스 영역(20) 및 드레인 영역(19)를 연결하는 방향에 가장 수직인 표면의 주 배향은 {100}인 다결정 실리콘막으로 구성되어 있다. 75°또는 그 이하의 회전각을 가진 작은 경사각 그레인 경계는 채널 영역을 구성하는 다수의 결정 그레인 사이에 형성된다. 또한, 채널 영역(12)의 표면 거칠기는 20 nm보다 작고, 그것의 내부 신장 내력은 109 dyn/cm2 이상이고, 그 내부에 포함된 결정 결함 밀도는 1017 cm-3 이하이다. 채널 영역(12)을 포함하는 전체 반도체층에 포함된 금속 원소의 밀도는 1019 cm-3 이하이다.
실시예 1의 도 4에 도시된 반도체 박막을 용융 재결정하는 것에 의해서 다결정 반도체막을 제조하는 공정 및 형성하는 장치가 사용되었을 때, 같은 효과가 획득된다. 본 실시예에서, 절연 기판 상의 정렬 패턴은 제2 반도체층막(41) 및 절연막(40) 사이의 레벨 차이 또는 도 8에서 결정핵 영역(42)의 레벨 차이에 따라 검출될 수 있다.
본 실시예에 따르면, 그레인 경계, 그레인 크기 및 결정 배향이 제어 가능하고, 막의 거칠기 및 결정화에 따라 형성된 결정 결함이 감소된 고품질 다결정 반도체막은 유리 등으로 만들어진 절연 기판 상에 형성될 수 있다. 본 실시예에 따르면, 저렴한 비용 및 고품질의 다결정 반도체막을 형성하기 위한 제조 공정 및 장치는 제조 단계의 개수를 줄일 수 있고, 넓은 면적의 기판에 적용될 수 있으며, 높은 작업 공정량을 실현시킬 수 있다. 또한, 본 실시예에 도시된 다결정 반도체막이 MIS형 전계 효과 트랜지스터에 사용되는 경우, 전계 효과 이동도는 약 300 cm2/V·s 이상까지 제어 가능하고, 임계 전압의 변동은 ±0.2V 이하로 제한될 수 있다. 본 실시예에 따르면, 고성능 및 고신뢰성으로 동작하고, 장치 사이의 균일성이 뛰어난 반도체 장치가 획득될 수 있다.
<실시예 3>
도 9a 내지 도 9c는 본 발명의 실시예 3에 따른 반도체 장치를 도시하는 도면이다. 본 실시예에서, 결정 성장 동안의 국부적인 열 반사를 촉진시키는 부재가 사용된다.
도 9a 내지 도 9c는 상부에 3개의 다결정 실리콘 박막 트랜지스터를 갖는 반도체 장치를 도시한다. 도 9a는 단면도이고 도 9b는 반도체 장치의 평면도이다.
도 9a 및 도 9b에서, 참조 번호 (100)은 절연 기판, (101)은 하층막, (19)는 게이트 전극 및 (17)은 게이트 절연막을 나타낸다. 반도체 층은 채널 영역(12), 소스 영역(20) 및 드레인 영역(19)으로 구성되고, 채널 영역(12)은 그레인 크기가 큰 다결정 실리콘막으로 구성된다. 절연막(50)은 다수의 반도체 장치 사이에 하층막(101) 상에 선택적으로 형성된다. 절연막(50)의 열 전도도는 하층막(101)과 절연 기판(100)의 열 전도도보다 높다.
도 10a 내지 도 10e는 본 실시예의 박막 반도체 장치의 제조 공정을 도시하는 단면도이다. 이산화실리콘막(101)인 기저층과, 절연막(50)으로서 기능하고 하층막(101)보다 열 전도도가 더 높은 Si3N4 층이, 유리 등으로 이루어진 비결정 기판(100) 상에 형성된다 (도 10a). 절연막(50)은 박막의 반도체 장치 각각의 영역에 제공된다. 절연막(50)이 제공되는 영역은 결정핵 영역이다. 이렇게 준비된 기판 상에 비결정 실리콘막 또는 다결정 실리콘막(110)이 형성된다 (도 10b). 이렇게 준비된 기판은 상기 경사 광도를 갖는 레이저 광(105)으로 조사된다 (도 10c). 이 경우에, 레이저 광은 각 반도체 장치의 영역에 따른 상기 경사 광도를 갖도록 조정된다. 제1 반도체 박막을 용융 재결정화한 다음, 제1 반도체막은 원하는 형상으로 가공된다 (도 10d). 게이트 절연막(17)과 게이트 전극(18)이 이 제1 반도체막 상에 형성된다. 소스 및 드레인은 통상적인 방법으로 형성된다 (도 10e).
그레인 크기가 큰 채널 영역(12)은 도 9c에 나타난 결정화 방법에 의해 얻어진다. 비결정 실리콘막 또는 다결정 실리콘막에는 도 9c에 나타난 세기 분포를 갖는 경사 선형 레이저 빔이 조사된다. 레이저의 펄스 폭은 100ns 내지 1ms의 범위로부터 선택되는 것이 바람직하다. 두께가 100nm 이하이고 그레인 크기가 채널 길이보다 큰 5㎛인 실리콘 반도체층 막을 구하기 위한 광학 레이저 조건은 펄스 폭이 10㎲이고 전력이 1w이다. 상술한 조건하에서 레이저 빔이 조사될 때, 실리콘 반도체층 하부에 절연막(50)이 형성되는 영역으로부터 결정화가 시작된다. 그 이유는, 절연막(50)의 열 전도도가 하층막(101) 및 절연 기판(100)의 열 전도도보다 더 높게 되므로, 하부에 절연막(50)을 갖는 반도체 영역이 다른 반도체막 영역들보다 더 큰 양의 하향 방사된 열을 갖게 되어, 반도체 영역은 온도의 이른 감소와 이른 결정화 시작 시간으로 인해 결정핵 영역이 되기 때문이다. 이 실시예에서, 결정핵 영역(30)을 포함하는 다결정 실리콘막이 절연 기판 상에 형성된 후, 레이저 빔을 조사하여 결정핵으로부터 그레인을 성장시킴으로써 반도체 박막을 용융 재결정화하는 단계는 별도로 수행될 수 있다. 절연 기판 상에 작은 그레인 크기를 갖는 다결정 실리콘막으로 이루어진 결정핵 영역은 종래 기술의 엑시머 펄스 레이저로부터 레이저 빔을 조사함으로써 용융 재결정화되어 형성될 수 있다. 본 실시예에서, 절연막(50)은 사각형으로 공정된다. 절연막(50)이 직선 형상으로 형성될 때에도 동일 효과가 구해진다. 실리콘 질화막은 절연막(50)으로서 사용하기에 적합하다.
도 2의 (a)와 (b)는 반도체층, 특히 채널 영역의 결정 상태를 나타낸다. 반도체층은 적어도 채널 영역의 주배향이 게이트 절연막의 표면에 대해 {110}이고 상술한 소스 영역(20)과 드레인 영역(19)을 접속하기 위한 방향에 거의 수직한 표면의 주 배향이 {100}이 되는 다결정 실리콘막으로 이루어진다. 70°이하의 회전각을 갖는 작은 경사각 그레인 경계는 채널 영역(12)을 구성하는 복수의 결정 그레인들 사이에 형성된다. 더욱이, 채널 영역(12)의 표면 거칠기는 20nm보다 작고, 내부 신장 내력은 109dyn/㎠ 이상이고, 내재된 결정 결함의 밀도는 1017m-3 이하이며, 채널 영역(12)을 포함하는 전체 반도체층 내에 포함된 금속 원소의 밀도는 1019cm-3 이하이다.
도 3a 내지 도 3e에 도시된 실시예 1에 따른 반도체 박막을 용융 재결정화함으로써 다결정 반도체막을 형성하기 위한 제조 공정 및 장치가 사용될 때, 동일한 효과를 얻을 수 있다. 본 실시예에서, 절연 기판 상의 정렬 패턴은 도 11a 내지 도 11c에 도시된 절연막(51)의 레벨 차에 의해 검출될 수 있다.
본 실시예에 따르면, 그레인 경계, 그레인 크기, 및 결정 배향이 제어되고 결정화에 의해 형성된 막 거칠기 및 결정 결함이 감소된 고품질의 다결정 반도체막이 유리 등으로 형성된 절연 기판 상에 형성될 수 있다. 본 실시예에 따르면, 제조 단계를 감소시키고, 넓은 영역의 기판에 적용될 수 있으며 높은 처리량을 갖는 저비용 고품질의 다결정 반도체막을 형성하기 위한 제조 공정 및 장치가 구현될 수 있다. 또한, 본 실시예에 따른 다결정 반도체막이 MIS 형 전계 효과 트랜지스터에서 사용되는 경우, 전계 효과 이동도가 약 300㎠/V·s 이상으로 제어될 수 있고, 임계 전압의 변동은 ±0.2V 이하로 제어될 수 있고, 고성능 및 고신뢰도에서 동작하고 장치 중 균일성이 탁월한 반도체 장치를 얻을 수 있다.
<실시예 4>
도 11a 내지 도 11c는 본 발명의 실시예 4에 따른 반도체 장치를 설명하기 위한 도면이다. 도 11a는 그 위에 3개의 다결정 실리콘 박막 트랜지스터를 갖는 반도체 장치의 단면도이고, 도 11b는 그 평면도이다. 도 11a 및 도 11b에서, 참조 번호 100은 절연 기판을, 참조 번호 101는 하층막을, 참조 번호 51은 절연막을, 참조 번호 18은 게이트 전극을 참조 번호 17은 게이트 절연막을 나타낸다. 반도체층은 채녈 영역(12), 소스 영역(20), 드레인 영역(19)을 포함하고, 채널 영역(12)은 큰 그레인 크기를 갖는 다결정 실리콘막으로 구성된다. 절연막(51)은 실리콘 반도체층 및 하층막(101) 사이에 선택적으로 삽입된다. 절연막(51)의 열 전도도가 하층막(101) 및 절연 기판(100)의 열 전도도 보다 낮다.
큰 그레인을 갖는 채널 영역(12)은 도 11(c)에 나타낸 결정화 방법에 의해 얻어진다. 비결정 실리콘막 또는 다결정 실리콘막은 도 11(c)의 나타낸 세기 분포를 갖는 경사 선형 레이저 빔에 의해 조사된다. 레이저의 펄스 폭은 바람직하게 100 ns 또는 1 ms 범위에서 선정된다. 두께 100 nm 이하의 두께, 채널의 길이보다 큰 5 ㎛의 그레인 크기를 갖는 실리콘 반도체층 막을 얻기 위한 최적 레이저 조건은 펄스 폭 10 ㎛ 및 파워 1 w이다. 레이저 빔이 상기 조건에서 조사될 때, 절연막(51)이 실리콘 반도체층 아래에 형성되지 않는 영역부터 결정화가 시작된다. 그 이유는 절연막(51)의 열 전도도가 기저층(101) 및 절연 기판(100)의 열전도도 보다 높으므로, 아래에 절연막(51)을 갖는 반도체 영역이 다른 반도체막 영역들 보다 더 큰 양의 하향 방사된 열을 갖게 되어, 온도의 이른 감소 및 이른 결정화 개시 시간에 기인하여 반도체 영역이 결정핵 영역(42)으로 되기 때문이다. 이 실시예에서, 결정핵 영역(42)을 포함하는 다결정 실리콘막이 절연 기판 상에 형성된 후, 결정핵으로부터 그레인을 성장시키기 위하여 레이저 빔을 조사함으로써 반도체 박막을 용융 재결정화하는 단계가 분리되어 수행될 수 있다. 절연 기판 상에 작은 그레인 크기를 갖는 다결정 실리콘막으로 구성된 결정핵 영역은 종래 기술의 엑시머 펄스 레이저로부터 레이저 빔의 조사에 의해 용융 재결정화되어 형성될 수 있다. 작은 밀도 및 작은 유전율을 갖는 절연막 또는 다공성 실리콘 산화막이 절연막(51)으로 사용되는데 적합하다.
도 2의 (a) 및 (b)는 반도체층의 결정 상태, 특히 채널 영역을 나타낸다. 반도체층은 다결정 실리콘막으로 구성되고 여기서 적어도 채널 영역의 주배향은 게이트 절연막의 표면에 대하여 {110} 이고 상기 소스 영역(20) 및 드레인 영역(19)을 연결하는 방향에 거의 직각인 표면의 주 배향은 {100} 이다. 70°이하의 회전각을 갖는 작은 경사각 그레인 경계가 채널 영역(12)을 이루는 다수의 결정 그레인 사이에 형성된다. 또한, 채널 영역(12)의 표면 거칠기는 20 nm 보다 작고, 내부 신장 내력은 109 dyn/cm-2 이상이고, 포함된 결정 결함의 밀도는 1017 m-3 이하이고, 채널 영역을 포함하는 전체 반도체층에 포함된 금속 원소의 밀도는 1019cm-3 이하이다.
실시예 1의 도 3a 내지 3e에 도시된 반도체 박막을 용융 재결정화 함으로써 다결정 반도체막을 형성하기 위한 제조 공정 및 장치가 사용되는 경우, 동일한 효과를 얻는다. 이 실시예에서, 절연 기판 상의 정렬 패턴은 도 11a 내지 11c 내의 절연막(50)의 레벨 차이에 의해 검출될 수 있다.
본 실시예에 따르면, 그레인 경계, 그레인 크기 및 결정 배향이 제어될 수 있으며 결정에 의해 형성된 결정 결함 및 막 거칠기가 감소된 고품질의 다결정 반도체막이 유리 등으로 이루어진 절연 기판 상에 형성될 수 있다. 본 실시예에 따르면, 제조 단계를 저감할 수 있고, 대면적 기판에 적용될 수 있으며, 높은 처리량을 갖는, 저비용과 고품질의 다결정 반도체막을 형성하기 위한 제조 공정 및 장치가 실현될 수 있다. 또한, 본 실시예의 다결정 반도체막이 MIS형 전계 효과 트랜지스터에 사용될 때, 전계 효과 이동도(mobility)는 대략 300 ㎤/V·S 이상으로 제어될 수 있으며, 임계 전압의 변동은 ±0.2V 이하로 억제될 수 있으며, 고성능 및 고신뢰성으로 동작하며 장치간 균일성이 우수한 반도체 장치를 얻을 수 있다.
본 발명에 따르면, 유리 등으로 이루어진 절연 기판 상에, 그레인 경계, 그레인 크기 및 그레인 배향이 제어될 수 있으며 결정에 의해 형성된 결정 결함 및 막 거칠기가 감소된 고품질의 다결정 반도체막을 구비한 반도체 장치를 얻을 수 있다. 또한, 제조 단계를 저감할 수 있고, 대면적 기판에 적용될 수 있으며, 높은 처리량을 갖는, 저비용 고품질 다결정 반도체막을 형성하기 위한 제조 공정 및 장치가 제공된다. 또한, 고가가 아닌 유리 등으로 이루어진 절연 기판 상에, 고성능 및 고신뢰성으로 동작하며 장치간 균일성이 우수한 반도체막과, 이러한 다결정 반도체막을 포함하는 반도체 장치를 형성하기 위한 제조 공정 및 장치를 얻을 수 있다.
본 발명에 따르면, 비결정 기판 상에 박막 반도체 장치가 형성될 수 있다. 또한, 상기 반도체 장치에 사용될 수 있는 다결정 반도체 박막을 생성하기 위한 방법이 제공된다. 또한, 상기 제조 공정에 유용한 제조 장치가 제공된다.

Claims (16)

  1. 반도체 박막 장치를 이용한 화상 표시 장치의 제조 방법으로서,
    기판 상에 다결정 반도체 박막을 형성하고,
    상기 기판 상에 형성된 상기 다결정 반도체 박막의 임의의 영역에, 연속 발진 레이저광을 조사하면서 상기 연속 발진 레이저광 또는 상기 기판을 주사함으로써, 주사방향과 대략 평행한 방향으로 결정 그레인이 성장하도록 결정화된 대략 띠 형상 결정을 형성하는 것을 특징으로 하는 반도체 박막 장치를 이용한 화상 표시 장치의 제조 방법.
  2. 제1항에 있어서,
    상기 연속 발진 레이저광을 시간 베이스의 펄스폭 및 펄스 간격 중 적어도 어느 하나로 시간 변조하여 조사하는 것을 특징으로 하는 반도체 박막 장치를 이용한 화상 표시 장치의 제조 방법.
  3. 제1항에 있어서,
    상기 연속 발진 레이저광이 조사되기 전의 상기 다결정 반도체 박막은, 상기 기판 상에 비정질 반도체 박막을 형성한 후, 상기 비정질 반도체 박막에 엑시머 레이저광을 조사하여 상기 다결정 반도체 박막으로 개질(改質)함으로써 형성되는 것을 특징으로 하는 반도체 박막 장치를 이용한 화상 표시 장치의 제조 방법.
  4. 제1항에 있어서,
    상기 연속 발진 레이저 광이 조사되기 전의 상기 다결정 반도체 박막은, Cat CVD(Catalytic Chemical Vapor Deposition)에 의해 형성되는 것을 특징으로 하는 반도체 박막 장치를 이용한 화상 표시 장치의 제조 방법.
  5. 제1항에 있어서,
    상기 연속 발진 레이저광의 파장은 240 nm 내지 600 nm의 레이저인 것을 특징으로 하는 반도체 박막 장치를 이용한 화상 표시 장치의 제조 방법.
  6. 제2항에 있어서,
    상기 연속 발진의 레이저광을 시간 베이스의 펄스폭 및 펄스 간격 중 적어도 어느 하나로 시간 변조할 때, 외부 전원으로부터의 전압을 EO 변조기에 인가함으로써 편광을 변화시키는 것에 의하여 제어하는 것을 특징으로 하는 반도체 박막 장치를 이용한 화상 표시 장치의 제조 방법.
  7. 제1항에 있어서,
    상기 다결정 반도체 박막에 조사되는 연속 발진 레이저광의 에너지 밀도는 200 mJ/㎠ 이상 10 J/㎠ 이하인 것을 특징으로 하는 반도체 박막 장치를 이용한 화상 표시 장치의 제조 방법.
  8. 제2항에 있어서,
    상기 연속 발진 레이저광을 시간 변조한 레이저에 있어서, 펄스폭 내에서의 빔의 강도가 균일한 것을 특징으로 하는 반도체 박막 장치를 이용한 화상 표시 장치의 제조 방법.
  9. 제1항에 있어서,
    상기 연속 발진 레이저는, 고체 레이저 또는 반도체 레이저인 것을 특징으로 하는 반도체 박막 장치를 이용한 화상 표시 장치의 제조 방법.
  10. 제1항에 있어서,
    상기 반도체 박막 또는 상기 기판에 형성된 위치 정렬 패턴을 검출하고, 원하는 위치에 레이저를 조사하는 것을 특징으로 하는 반도체 박막 장치를 이용한 화상 표시 장치의 제조 방법.
  11. 제1항에 있어서,
    상기 반도체 박막 장치는,
    상기 기판 상에 형성된 대략 띠 형상 결정으로 이루어진 반도체막과,
    상기 반도체막에 게이트 절연막을 개재하여 형성된 게이트 전극과,
    상기 반도체막에 소정 간격으로 형성된 제1 전하 송수 수단 및 제2 전하 송수 수단과,
    상기 제1 및 제2 전하 송수 수단 사이에 형성되는 채널 영역
    을 포함하는 것을 특징으로 하는 반도체 박막 장치를 이용한 화상 표시 장치의 제조 방법.
  12. 제11항에 있어서,
    상기 채널 영역을 형성하는 반도체막의 주배향은 {110}인 것을 특징으로 하는 반도체 박막 장치를 이용한 화상 표시 장치의 제조방법.
  13. 제12항에 있어서,
    상기 반도체막의, 상기 제1 및 제2 전하 송수 수단을 연결하는 방향에 대략 수직인 면의 주배향은 {100}인 것을 특징으로 하는 반도체 박막 장치를 이용한 화상 표시 장치의 제조 방법.
  14. 제11항에 있어서,
    상기 채널 영역을 구성하는 상기 반도체막은, 상기 제1 전하 송수 수단 및 제2 전하 송수 수단을 하나의 결정 그레인으로 연결하는 정도의 길이 방향의 길이를 갖는 적어도 하나의 결정 그레인에 의하여 구성되는 것을 특징으로 하는 반도체 박막 장치를 이용한 화상 표시 장치의 제조 방법.
  15. 제11항에 있어서,
    상기 채널 영역을 구성하는 상기 반도체막은, 상기 제1 및 제2 전하 송수 수단을 연결하는 방향에 대하여, 상기 채널 영역의 결정 그레인의 길이 방향의 축이 45도 이하인 결정 그레인을 주로 하여 구성되는 것을 특징으로 하는 반도체 박막 장치를 이용한 화상 표시 장치의 제조 방법.
  16. 제11항에 있어서,
    상기 채널 영역을 구성하는 상기 반도체막은, 상기 제1 및 제2 전하 송수 수단을 연결하는 방향에 대하여, 상기 채널 영역의 결정 그레인의 길이 방향의 축이 75도 이하의 각을 갖는 경사각 그레인 경계로 이루어진 다결정 반도체로 구성되는 것을 특징으로 하는 반도체 박막 장치를 이용한 화상 표시 장치의 제조 방법.
KR1020060019461A 2001-01-29 2006-02-28 반도체 박막 장치를 이용한 화상 표시 장치의 제조 방법 KR100821813B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2001-00019570 2001-01-29
JP2001019570A JP4744700B2 (ja) 2001-01-29 2001-01-29 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
US09/791,853 US6756614B2 (en) 2001-01-29 2001-02-26 Thin film semiconductor device, polycrystalline semiconductor thin film production process and production apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020010010416A Division KR100779319B1 (ko) 2001-01-29 2001-02-28 박막 반도체 장치 및 화상 표시 장치

Publications (2)

Publication Number Publication Date
KR20060031656A KR20060031656A (ko) 2006-04-12
KR100821813B1 true KR100821813B1 (ko) 2008-04-11

Family

ID=26608416

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020010010416A KR100779319B1 (ko) 2001-01-29 2001-02-28 박막 반도체 장치 및 화상 표시 장치
KR1020060019461A KR100821813B1 (ko) 2001-01-29 2006-02-28 반도체 박막 장치를 이용한 화상 표시 장치의 제조 방법
KR1020060019457A KR100779318B1 (ko) 2001-01-29 2006-02-28 박막 반도체 장치를 이용한 화상 표시 장치의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020010010416A KR100779319B1 (ko) 2001-01-29 2001-02-28 박막 반도체 장치 및 화상 표시 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020060019457A KR100779318B1 (ko) 2001-01-29 2006-02-28 박막 반도체 장치를 이용한 화상 표시 장치의 제조 방법

Country Status (5)

Country Link
US (5) US6756614B2 (ko)
EP (1) EP1227516A2 (ko)
JP (1) JP4744700B2 (ko)
KR (3) KR100779319B1 (ko)
TW (1) TW480730B (ko)

Families Citing this family (91)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5854803A (en) 1995-01-12 1998-12-29 Semiconductor Energy Laboratory Co., Ltd. Laser illumination system
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6830993B1 (en) 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
AU2002211507A1 (en) 2000-10-10 2002-04-22 The Trustees Of Columbia University In The City Of New York Method and apparatus for processing thin metal layers
JP4744700B2 (ja) * 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置
US20020117718A1 (en) * 2001-02-28 2002-08-29 Apostolos Voutsas Method of forming predominantly <100> polycrystalline silicon thin film transistors
JP3903761B2 (ja) 2001-10-10 2007-04-11 株式会社日立製作所 レ−ザアニ−ル方法およびレ−ザアニ−ル装置
US7133737B2 (en) 2001-11-30 2006-11-07 Semiconductor Energy Laboratory Co., Ltd. Program for controlling laser apparatus and recording medium for recording program for controlling laser apparatus and capable of being read out by computer
CN1248287C (zh) * 2001-11-30 2006-03-29 株式会社半导体能源研究所 半导体设备的制造方法
JP2003168645A (ja) * 2001-12-03 2003-06-13 Hitachi Ltd 半導体薄膜装置、その製造方法及び画像表示装置
US7214573B2 (en) * 2001-12-11 2007-05-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device that includes patterning sub-islands
US6933527B2 (en) 2001-12-28 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and semiconductor device production system
JP4011344B2 (ja) * 2001-12-28 2007-11-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1326273B1 (en) * 2001-12-28 2012-01-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6841797B2 (en) 2002-01-17 2005-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device formed over a surface with a drepession portion and a projection portion
US6847050B2 (en) 2002-03-15 2005-01-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor element and semiconductor device comprising the same
JP2003282438A (ja) * 2002-03-27 2003-10-03 Seiko Epson Corp 半導体装置の製造方法及び半導体装置、電気光学装置、電子機器
JP3873811B2 (ja) * 2002-05-15 2007-01-31 日本電気株式会社 半導体装置の製造方法
JP2003332350A (ja) 2002-05-17 2003-11-21 Hitachi Ltd 薄膜半導体装置
TWI378307B (en) 2002-08-19 2012-12-01 Univ Columbia Process and system for laser crystallization processing of film regions on a substrate to minimize edge areas, and structure of such film regions
KR20050047103A (ko) 2002-08-19 2005-05-19 더 트러스티스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 다양한 조사 패턴을 포함하는 원 샷 반도체 가공 시스템 및방법
JP2004087535A (ja) * 2002-08-22 2004-03-18 Sony Corp 結晶質半導体材料の製造方法および半導体装置の製造方法
JP4474108B2 (ja) 2002-09-02 2010-06-02 株式会社 日立ディスプレイズ 表示装置とその製造方法および製造装置
JP2004103628A (ja) * 2002-09-05 2004-04-02 Hitachi Ltd レーザアニール装置及びｔｆｔ基板のレーザアニール方法
FR2844920B1 (fr) * 2002-09-24 2005-08-26 Corning Inc Transistor a couche mince de silicium et son procede de fabrication
US7405114B2 (en) * 2002-10-16 2008-07-29 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus and method of manufacturing semiconductor device
WO2004049412A2 (en) * 2002-11-27 2004-06-10 Canon Kabushiki Kaisha Producing method for crystalline thin film
US7341928B2 (en) 2003-02-19 2008-03-11 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
JP4116465B2 (ja) 2003-02-20 2008-07-09 株式会社日立製作所 パネル型表示装置とその製造方法および製造装置
JP4583004B2 (ja) * 2003-05-21 2010-11-17 株式会社 日立ディスプレイズ アクティブ・マトリクス基板の製造方法
JP2004363241A (ja) * 2003-06-03 2004-12-24 Advanced Lcd Technologies Development Center Co Ltd 結晶化半導体層の形成方法及び形成装置ならびに半導体装置の製造方法
KR20060059891A (ko) * 2003-06-04 2006-06-02 유명철 수직 구조 화합물 반도체 디바이스의 제조 방법
JP2005045209A (ja) * 2003-07-09 2005-02-17 Mitsubishi Electric Corp レーザアニール方法
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
US7318866B2 (en) 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005029548A2 (en) * 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York System and process for providing multiple beam sequential lateral solidification
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
TWI359441B (en) 2003-09-16 2012-03-01 Univ Columbia Processes and systems for laser crystallization pr
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
TWI351713B (en) 2003-09-16 2011-11-01 Univ Columbia Method and system for providing a single-scan, con
WO2005029547A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
US7311778B2 (en) 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
JP4413569B2 (ja) * 2003-09-25 2010-02-10 株式会社 日立ディスプレイズ 表示パネルの製造方法及び表示パネル
JP2005217209A (ja) * 2004-01-30 2005-08-11 Hitachi Ltd レーザアニール方法およびレーザアニール装置
CN101901858B (zh) * 2004-04-28 2014-01-29 沃提科尔公司 垂直结构半导体器件
TWI433343B (zh) * 2004-06-22 2014-04-01 Verticle Inc 具有改良光輸出的垂直構造半導體裝置
JP2006024735A (ja) * 2004-07-08 2006-01-26 Seiko Instruments Inc 半導体膜の結晶化方法、及び、表示装置の製造方法
TWI389334B (zh) * 2004-11-15 2013-03-11 Verticle Inc 製造及分離半導體裝置之方法
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
JP2006278532A (ja) * 2005-03-28 2006-10-12 Toshiba Corp 熱処理方法及び半導体装置の製造方法
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
TWI389316B (zh) * 2005-09-08 2013-03-11 Sharp Kk 薄膜電晶體、半導體裝置、顯示器、結晶化方法及製造薄膜電晶體方法
JP4855745B2 (ja) 2005-09-27 2012-01-18 株式会社 日立ディスプレイズ 表示装置の製造方法
JP5128767B2 (ja) * 2005-11-14 2013-01-23 株式会社ジャパンディスプレイイースト 表示装置とその製造方法
US7829909B2 (en) * 2005-11-15 2010-11-09 Verticle, Inc. Light emitting diodes and fabrication methods thereof
JP2007142027A (ja) * 2005-11-16 2007-06-07 Hitachi Displays Ltd 表示装置の製造方法
JP2007142167A (ja) * 2005-11-18 2007-06-07 Hitachi Displays Ltd 表示装置およびその製造方法
US20070117287A1 (en) * 2005-11-23 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
WO2007067541A2 (en) 2005-12-05 2007-06-14 The Trustees Of Columbia University In The City Of New York Systems and methods for processing a film, and thin films
JP2008004666A (ja) * 2006-06-21 2008-01-10 Ftl:Kk ３次元半導体デバイスの製造方法
JP2008053396A (ja) * 2006-08-24 2008-03-06 Hitachi Displays Ltd 表示装置の製造方法
TWI479660B (zh) * 2006-08-31 2015-04-01 Semiconductor Energy Lab 薄膜電晶體，其製造方法，及半導體裝置
US20080070423A1 (en) * 2006-09-15 2008-03-20 Crowder Mark A Buried seed one-shot interlevel crystallization
JP5005302B2 (ja) 2006-09-19 2012-08-22 株式会社ジャパンディスプレイイースト 表示装置の製造方法
JP2008085053A (ja) * 2006-09-27 2008-04-10 Hitachi Displays Ltd 表示装置の製造方法および表示装置
KR101397567B1 (ko) * 2007-01-24 2014-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체막의 결정화 방법 및 반도체장치의 제작방법
JP4411331B2 (ja) * 2007-03-19 2010-02-10 信越化学工業株式会社 磁気記録媒体用シリコン基板およびその製造方法
US8441018B2 (en) 2007-08-16 2013-05-14 The Trustees Of Columbia University In The City Of New York Direct bandgap substrates and methods of making and using
JP2009070861A (ja) * 2007-09-11 2009-04-02 Hitachi Displays Ltd 表示装置
WO2009039482A1 (en) 2007-09-21 2009-03-26 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
JP5385289B2 (ja) 2007-09-25 2014-01-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 横方向に結晶化した薄膜上に作製される薄膜トランジスタデバイスにおいて高い均一性を生成する方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
CN103354204A (zh) 2007-11-21 2013-10-16 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
CN106653822A (zh) * 2008-03-06 2017-05-10 阿米特·戈亚尔 在{110}＜100＞取向的衬底上的基于半导体的大面积的柔性电子器件
KR20110094022A (ko) 2008-11-14 2011-08-19 더 트러스티이스 오브 콜롬비아 유니버시티 인 더 시티 오브 뉴욕 박막 결정화를 위한 시스템 및 방법
EP2239084A1 (en) * 2009-04-07 2010-10-13 Excico France Method of and apparatus for irradiating a semiconductor material surface by laser energy
TW201037769A (en) * 2009-04-09 2010-10-16 Chunghwa Picture Tubes Ltd Thin film transistor and manufacturing method thereof
FR2946335B1 (fr) * 2009-06-05 2011-09-02 Saint Gobain Procede de depot de couche mince et produit obtenu.
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
WO2013031198A1 (ja) 2011-08-30 2013-03-07 パナソニック株式会社 薄膜形成基板の製造方法、薄膜素子基板の製造方法、薄膜基板及び薄膜素子基板
US9111803B2 (en) 2011-10-03 2015-08-18 Joled Inc. Thin-film device, thin-film device array, and method of manufacturing thin-film device
US11329133B2 (en) 2018-11-20 2022-05-10 Micron Technology, Inc. Integrated assemblies having semiconductor oxide channel material, and methods of forming integrated assemblies
KR102688603B1 (ko) 2019-07-30 2024-07-25 삼성디스플레이 주식회사 레이저 결정화 장치 및 이를 이용한 폴리실리콘층을 갖는 기판 제조방법
US11024736B2 (en) 2019-08-09 2021-06-01 Micron Technology, Inc. Transistor and methods of forming integrated circuitry
US10964811B2 (en) 2019-08-09 2021-03-30 Micron Technology, Inc. Transistor and methods of forming transistors
KR20210070417A (ko) 2019-12-04 2021-06-15 삼성디스플레이 주식회사 표시 장치
US11637175B2 (en) * 2020-12-09 2023-04-25 Micron Technology, Inc. Vertical transistors

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187730A (ja) * 1997-09-03 1999-03-30 Asahi Glass Co Ltd 多結晶半導体薄膜、その形成方法、多結晶半導体ｔｆｔ、およびｔｆｔ基板

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US40981A (en) * 1863-12-15 Improvement in lever-jacks
JPS5717174A (en) * 1980-07-03 1982-01-28 Hitachi Ltd Semiconductor device
JPS6091622A (ja) * 1983-10-26 1985-05-23 Hitachi Ltd 半導体基板の製造方法
JPS6450569A (en) * 1987-08-21 1989-02-27 Nec Corp Manufacture of polycrystalline silicon thin film transistor
JPS6459807A (en) * 1987-08-29 1989-03-07 Ricoh Kk Material for thin-film transistor
JPH0368167A (ja) * 1989-08-07 1991-03-25 Hitachi Ltd 半導体装置の製造方法およびそれによって得られる半導体装置
NZ234877A (en) 1989-08-28 1994-01-26 Squibb & Sons Inc Faceplate, for an ostomy device, having a convex upper surface portion
US5405454A (en) * 1992-03-19 1995-04-11 Matsushita Electric Industrial Co., Ltd. Electrically insulated silicon structure and producing method therefor
US5889298A (en) * 1993-04-30 1999-03-30 Texas Instruments Incorporated Vertical JFET field effect transistor
US5818076A (en) * 1993-05-26 1998-10-06 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
US6730549B1 (en) * 1993-06-25 2004-05-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for its preparation
US6884698B1 (en) * 1994-02-23 2005-04-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device with crystallization of amorphous silicon
TW305063B (ko) * 1995-02-02 1997-05-11 Handotai Energy Kenkyusho Kk
US6524977B1 (en) * 1995-07-25 2003-02-25 Semiconductor Energy Laboratory Co., Ltd. Method of laser annealing using linear beam having quasi-trapezoidal energy profile for increased depth of focus
JP3301054B2 (ja) * 1996-02-13 2002-07-15 株式会社半導体エネルギー研究所 レーザー照射装置及びレーザー照射方法
CA2256699C (en) 1996-05-28 2003-02-25 The Trustees Of Columbia University In The City Of New York Crystallization processing of semiconductor film regions on a substrate, and devices made therewith
JP2716036B2 (ja) * 1996-10-18 1998-02-18 株式会社日立製作所 薄膜半導体装置の製造方法
JP4017706B2 (ja) * 1997-07-14 2007-12-05 株式会社半導体エネルギー研究所 半導体装置
TW408351B (en) * 1997-10-17 2000-10-11 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP2000174282A (ja) * 1998-12-03 2000-06-23 Semiconductor Energy Lab Co Ltd 半導体装置
JP2001053020A (ja) * 1999-08-06 2001-02-23 Sony Corp 半導体薄膜の結晶化方法及び薄膜半導体装置の製造方法
US6573531B1 (en) * 1999-09-03 2003-06-03 The Trustees Of Columbia University In The City Of New York Systems and methods using sequential lateral solidification for producing single or polycrystalline silicon thin films at low temperatures
US6872607B2 (en) 2000-03-21 2005-03-29 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6451631B1 (en) * 2000-08-10 2002-09-17 Hitachi America, Ltd. Thin film crystal growth by laser annealing
US6737672B2 (en) 2000-08-25 2004-05-18 Fujitsu Limited Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus
JP4744700B2 (ja) * 2001-01-29 2011-08-10 株式会社日立製作所 薄膜半導体装置及び薄膜半導体装置を含む画像表示装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1187730A (ja) * 1997-09-03 1999-03-30 Asahi Glass Co Ltd 多結晶半導体薄膜、その形成方法、多結晶半導体ｔｆｔ、およびｔｆｔ基板

Also Published As

Publication number Publication date
US7556993B2 (en) 2009-07-07
KR20020063472A (ko) 2002-08-03
KR20060031656A (ko) 2006-04-12
US7172932B2 (en) 2007-02-06
US20040063337A1 (en) 2004-04-01
KR100779318B1 (ko) 2007-11-23
US20070105263A1 (en) 2007-05-10
US20020119609A1 (en) 2002-08-29
US20040224453A1 (en) 2004-11-11
JP4744700B2 (ja) 2011-08-10
KR20060031655A (ko) 2006-04-12
EP1227516A2 (en) 2002-07-31
US7859016B2 (en) 2010-12-28
KR100779319B1 (ko) 2007-11-23
US6756614B2 (en) 2004-06-29
US20090269892A1 (en) 2009-10-29
US7115454B2 (en) 2006-10-03
JP2002222959A (ja) 2002-08-09
TW480730B (en) 2002-03-21

Similar Documents

Publication Publication Date Title
KR100821813B1 (ko) 반도체 박막 장치를 이용한 화상 표시 장치의 제조 방법
KR100998777B1 (ko) 액티브 매트릭스 기판의 제조 방법 및 이것을 이용한 화상표시 장치
JP2004119919A (ja) 半導体薄膜および半導体薄膜の製造方法
KR100510934B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP2003022969A (ja) マスクを利用したシリコンの結晶化方法
JP2002110544A (ja) レーザアニールによる薄膜結晶成長
US7651931B2 (en) Laser beam projection mask, and laser beam machining method and laser beam machine using same
KR100918337B1 (ko) 반도체 박막 장치, 그 제조 방법 및 화상 표시 장치
US7541615B2 (en) Display device including thin film transistors
KR100660814B1 (ko) 박막트랜지스터의 반도체층 형성방법
JP4410926B2 (ja) レーザアニーリング方法
JP2002057105A (ja) 半導体薄膜製造方法、半導体薄膜製造装置、およびマトリクス回路駆動装置
JP5091730B2 (ja) 薄膜半導体装置を用いた画像表示装置の製造方法
JP4763740B2 (ja) 薄膜半導体装置及び薄膜半導体装置を用いた画像表示装置
US7666726B2 (en) Semiconductor element, semiconductor device, and method of manufacturing the same
JP2006054223A (ja) 半導体薄膜の結晶化方法、結晶化された半導体薄膜を有する基板、そして半導体薄膜の結晶化装置
JP2007067020A (ja) 投影マスク、レーザ加工方法、レーザ加工装置および薄膜トランジスタ素子
JP2005228808A (ja) 半導体デバイスの製造方法
JP2007042980A (ja) 結晶質半導体膜およびその製造方法
JP2005353823A (ja) 結晶性半導体薄膜の製造方法およびそれを用いた半導体装置
JP2005109315A (ja) 半導体薄膜を製造する方法と装置およびその薄膜を含む半導体デバイス

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130321

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140320

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160318

Year of fee payment: 9