KR100776879B1 - 자기 저항 효과 소자 및 자기 메모리 - Google Patents

자기 저항 효과 소자 및 자기 메모리 Download PDF

Info

Publication number
KR100776879B1
KR100776879B1 KR1020030061670A KR20030061670A KR100776879B1 KR 100776879 B1 KR100776879 B1 KR 100776879B1 KR 1020030061670 A KR1020030061670 A KR 1020030061670A KR 20030061670 A KR20030061670 A KR 20030061670A KR 100776879 B1 KR100776879 B1 KR 100776879B1
Authority
KR
South Korea
Prior art keywords
layer
magnetic
magnetization
magnetoresistive element
memory
Prior art date
Application number
KR1020030061670A
Other languages
English (en)
Other versions
KR20040028507A (ko
Inventor
가이다다시
다까하시시게끼
우에다도모마사
기시다쯔야
사이또요시아끼
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20040028507A publication Critical patent/KR20040028507A/ko
Application granted granted Critical
Publication of KR100776879B1 publication Critical patent/KR100776879B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)
  • Measuring Magnetic Variables (AREA)
  • Magnetic Heads (AREA)

Abstract

열적으로 안정된 자기적 구조를 가짐과 함께 정보를 기입할 때에 필요한 스위칭 자계를 저감하는 것을 가능하게 한다. 자화 방향이 고정되는 제1 기준층과, 자화 용이축 방향이 자화 곤란축 방향에 비해 긴 본체부 및 이 본체부의 중앙부의 자화 곤란축 방향으로 형성된 둘출부 갖고, 외부 자계에 따라 자화 방향이 변화되는 기억층을 구비하고 있다.
기억층, 자화 방향, 강자성층, 절연층

Description

자기 저항 효과 소자 및 자기 메모리{MAGNETO-RESISTANCE EFFECT DEVICE AND MAGNETIC MEMORY}
도 1은 본 발명의 제1 실시예에 따른 자기 저항 효과 소자의 기억층의 막면 형상을 도시하는 도면.
도 2는 제1 실시예에 따른 자기 저항 효과 소자의 구성을 도시하는 사시도.
도 3은 제1 실시예에 따른 자기 저항 효과 소자의 자화 곡선을 도시하는 도면.
도 4a, 도 4b는 제1 실시예에 따른 자기 저항 효과 소자의 스위칭 자계의 별모양 곡선의 계산 결과를 도시하는 도면.
도 5a, 도 5b는 기억층의 막면 형상이 장방형인 자기 저항 효과 소자의 스위칭 자계의 별 모양 곡선의 계산 결과를 도시하는 도면.
도 6은 본 발명의 제2 실시예에 따른 자기 저항 효과 소자의 기억층의 막면 형상을 도시하는 도면.
도 7은 제2 실시예에 따른 자기 저항 효과 소자의 자화 곡선을 도시하는 도면.
도 8a, 도 8b는 제1 실시예에 따른 자기 저항 효과 소자의 스위칭 자계의 별모양 곡선의 계산 결과를 도시하는 도면.
도 9는 제2 실시예의 변형예에 따른 자기 저항 효과 소자의 기억층의 막면 형상을 도시하는 도면.
도 10은 자기 랜덤 액세스 메모리의 아키텍처의 제1 구체예를 도시하는 도면.
도 11은 자기 랜덤 액세스 메모리의 아키텍처의 제2 구체예를 도시하는 도면.
도 12는 자기 랜덤 액세스 메모리의 아키텍처의 제3 구체예를 도시하는 도면.
도 13은 자기 랜덤 액세스 메모리의 아키텍처의 제4 구체예를 도시하는 도면.
도 14는 종래의 자기 저항 효과 소자의 기억층의 막면 형상을 도시하는 도면.
도 15는 본 발명의 제3 실시예에 따른 자기 저항 효과 소자의 기억층의 막면 형상을 도시하는 도면.
도 16은 제3 실시예에 따른 자기 저항 효과 소자의 스위칭 자계의 별 모양 곡선의 계산 결과를 도시하는 도면.
도 17은 제3 실시예에 따른 자기 저항 효과 소자의 스위칭 자계의 별 모양 곡선의 계산 결과를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
2 : 자기 저항 효과 소자
2a, 2f : 전극
2b : 반강자성층
2c : 강자성층
2d : 절연층
3 : 본체부
4 : 돌출부
본 발명은 자기 저항 효과 소자 및 자기 메모리에 관한 것이다.
고체 자기 메모리는 종래부터 다양한 타입의 것이 제안되어 있다. 최근, 거대 자기 저항 효과를 나타내는 자기 저항 효과 소자를, 기억 소자로서 이용한 자기 랜덤 액세스 메모리의 제안이 행해지고 있으며, 특히, 자기 저항 효과 소자로서 강자성 터널 접합 소자를 이용한 자기 메모리가 주목받고 있다.
강자성 터널 접합은, 주로 제1 강자성층/절연층/제2 강자성층의 3층막으로 구성되며, 절연층을 터널로 하여 전류가 흐른다. 이 경우, 접합 저항값은 제1 및 제2 강자성층의 자화 방향의 상대적인 각도의 여현에 비례하여 변화된다. 따라서, 저항값은, 제1 및 제2 강자성층의 자화가 평행일 때에 극소값, 반평행일 때에 극대값을 취한다. 이것은 터널 자기 저항 효과(이하, TMR(Tunneling Magneto-Resistance) 효과라고도 함)로 불리고 있다. 예를 들면, TMR 효과에 의한 저항값 변화는 실온에서 49.7%로 되는 것으로 보고되었다(예를 들면, Appl. Phys. Lett. 77,283, 2000 참조).
강자성 터널 접합을 메모리 셀에 갖는 자기 메모리에서는, 강자성층의 하나의 자화를 고정하여 기준층으로 하고, 다른 강자성층을 기억층으로 한다. 이 메모리 셀에서, 기준층과 기억층의 자화의 배치가 평행 또는 반평행에 대하여 2진 정보 "0" 또는 "1"을 대응시킴으로써 정보가 기억된다. 기록 정보의 기입은, 이 메모리 셀에 대하여 별도로 설치한 기입 배선(비트선 및 워드선)에 전류를 흘려 발생하는 자계에 의해 기억층의 자화를 반전시킨다. 또한, 판독은, 강자성 터널 접합에 전류를 흘려, TMR 효과에 의한 저항 변화를 검출함으로써 행해진다. 이와 같은 메모리 셀을 다수 배치함으로써 자기 메모리가 구성된다.
자기 메모리의 실제의 구성에 대해서는, 임의의 셀을 선택할 수 있도록, 예를 들면 DRAM(Dynamic Random Access Memory)과 마찬가지로 각 셀에 대하여 스위칭 트랜지스터를 배치하고, 주변 회로를 짜넣어 구성된다. 또한, 워드선과 비트선이 교차하는 위치에 다이오드와 정합하여 강자성 터널 접합을 짜넣는 방식도 제어되어 있다(예를 들면, 미국 특허 제5,640,343호 명세서, 미국 특허 제5,650,958호 명세서 참조).
그런데, 강자성 터널 접합을 메모리 셀에 갖는 자기 메모리의 고집적화를 고려하면, 메모리 셀의 크기는 작아지고, 강자성 터널 결합을 구성하는 강자성층의 크기도 필연적으로 작아진다. 일반적으로, 강자성층이 작아지면, 그 보자력은 커 진다. 보자력의 크기는 자화를 반전시키기 위해 필요한 스위칭 자계의 기준이 되기 때문에, 이것은 스위칭 자계의 증대를 의미한다.
따라서, 정보를 기입할 때에는 보다 큰 전류를 기입 배선에 흘려야만 하므로, 소비 전력 증가라는 바람직하지 못한 결과를 초래한다. 따라서, 자기 메모리의 메모리 셀에 이용되는 강자성층의 보자력을 저감하는 것은 고집적화되는 자기 메모리의 실용화에서 중요한 과제이다.
한편, 자기 메모리는 불휘발 메모리로서 동작하기 위해, 안정적으로 기록 정보를 보유할 수 있어야만 한다. 안정적으로 장시간 기록하기 위한 기준으로서, 열 변형 상수로 불리는 파라미터가 존재하고, 이 파라미터가 강자성층의 볼륨과 보자력에 비례하는 것이 일반적이다. 따라서, 소비 전력 저감을 위해 보자력을 저감하면, 그 만큼 열 안정성도 마찬가지로 저감되어, 장기간 정보를 보유할 수 없게 된다. 열 안정성이 높고, 장기간 보유할 수 있는 강자성 터널 접합 소자를 생각하는 것도 고집적화 자기 메모리의 실용화에 있어서 중요한 과제가 된다.
또한, 자기 메모리의 메모리 셀로서 이용하는 경우, 장방형으로 한 강자성체를 이용하는 것이 일반적으로 생각되고 있다. 그러나, 장방형의 미소 강자성체의 경우에는, 단부에 엣지 도메인으로 불리는 특수한 자구가 발생하는 것이 알려져 있다(예를 들면, J. App. Phys. 81,5471, 1997 참조). 이것은, 장방형의 짧은 변에서는 반자계 에너지를 저감하기 위해, 자화가 변을 따르도록 하여 소용돌이 형상으로 회전하는 패턴을 형성하기 때문이다. 이와 같은 자기 구조의 일례를 도 14에 도시한다. 이 도 14로부터 알 수 있는 바와 같이, 자화 영역의 중앙 부분에서는 자기 이방성에 따른 방향으로 자화가 발생하지만, 양 단부에서는 중앙 부분과 다른 방향으로 자화가 발생한다.
이 장방형의 강자성체에 대하여 자화 반전을 행하는 경우를 생각하면, 엣지 도메인이 성장하여 엣지 도메인의 영역이 커지도록 진행하는 것이 알려져 있다. 여기서, 장방형의 양 단부의 엣지 도메인을 생각하면, 서로 평행 방향을 향하고 있는 경우와 반평행 방향을 향하고 있는 경우가 있다. 평행 방향을 향하고 있는 경우, 360° 자계벽이 형성되기 때문에, 보자력이 커진다.
이 과제를 해결하기 위해, 기억층으로서 타원형의 강자성체를 이용하는 것이 제안되어 있다(예를 들면, 미국 특허 제5,757,695호 명세서 참조). 이 문헌에 기재된 기술은, 엣지 도메인이 강자성체의 형상에 대하여 매우 민감한 성질을 이용하여, 장방형 등의 경우에 단부에서 발생하는 엣지 도메인의 발생을 억제하여, 단자구를 실현함으로써, 강자성체 전체에 걸쳐 일정하게 반전시킬 수 있어, 반전 자계를 작게 하는 것이다.
또한, 기억층으로서 평행 사변형과 같이, 그 모서리에 직각이 아닌 각도를 갖는 형상의 강자성체를 이용하는 것이 제안되어 있다(예를 들면, 일본 특허 공개 공보: 특개평11-273337호 참조). 이 경우, 엣지 도메인은 존재하지만, 장방형의 경우만큼 큰 영역을 차지하지 않으며, 또한 자화 반전의 과정에서 복잡한 미소 도메인을 생성하지 않아, 자화를 거의 똑같이 반전할 수 있다. 이 결과로서 반전 자계의 저감을 도모할 수 있다.
또한, 기억층으로서 보자력을 작게 하기 위해, 장방형의 한쪽의 대각 양 단 부에 돌출부를 부가한 형상도 제안되어 있다(예를 들면, 일본 특허 출원: 특원2001-76614호 참조).
또한, 형상은 장방형 그대로이지만, 기억층으로서, 비자성층을 개재하여 적어도 2개의 강자성층이 적층된 다층 구조의 막으로서, 상기한 강자성층 사이에 반강자성 결합을 포함하는 다층 구조막을 이용하는 것이 제안되어 있다(예를 들면, 일본 특허 공개 공보: 특개평9-25162호, 일본 특허 공개 공보: 특원평11-263741호, 미국 특허 제5,953,248호 명세서 참조). 이 경우, 2개의 강자성층은, 그 자기 모멘트 또는 두께가 달라, 반강자성적 결합에 의해 자화가 역 방향을 향하고 있다. 이 때문에, 실효적으로 서로 자화가 상쇄되고, 기억층 전체적으로는 자화 용이축 방향으로 작은 자화를 가진 강자성체와 동등하게 생각할 수 있다. 이 기억층이 갖는 자화 용이축 방향의 작은 자화의 방향과 역 방향으로 자계를 인가하면, 각 강자성층의 자화는 반강자성 결합을 유지한 채로 반전된다. 이 때문에, 자력선이 폐쇄되어 있어 반자계의 영향이 작다. 그리고, 기록층의 스위칭 자계가 각 강자성층의 보자력에 의해 결정되기 때문에, 작은 스위칭 자계로 자화의 반전이 가능해진다.
상기한 바와 같이, 기록층의 자화를 반전시키는 자계(스위칭 자계)를 저감하여 열 안정성을 향상시키는 것은, 자기 메모리에서 필요 불가결한 요소이다. 이 를 위해, 몇 개의 형상이나, 반강자성 결합을 포함하는 다층막을 이용하는 것이 제안되어 있다. 그러나, 고집적화 자기 메모리에 이용되는 작은 자기 메모리 내에 놓여지는 미소한 강자성체에서는, 예를 들면 그 단축의 폭이 수미크론 내지 서브 미크론 정도 이하로 되면, 자화 영역의 단부에서는 반자계의 영향에 의해, 자성체 의 중앙 부분의 자기적 구조와는 다른 자기적 구조(엣지 도메인)가 발생하는 것이 알려져 있다.
고집적화 자기 메모리의 셀에 이용되는 미소한 자성체에서는, 상기한 바와 같이, 그 단부에서 발생하는 엣지 도메인의 영향이 커서, 자화 반전에서의 자기적 구조 패턴의 변화가 복잡해진다. 그 결과, 보자력이 커지고, 또한 스위칭 자계가 증가된다.
이와 같은 복잡한 자기적 구조의 변화가 발생하는 것을 가능한 한 방지하는 방법으로서, 엣지 도메인을 고정하는 것이 생각되고 있다(예를 들면, 미국 특허 제5,748,524호 명세서, 일본 특허 공개 공보: 특개2000-100153호 참조).
엣지 도메인을 고정함으로써, 자화 반전 시의 거동을 제어할 수 있지만, 실질적으로 스위칭 자계의 저감은 도모할 수 없다. 또한, 엣지 도메인을 고정하기 위해 별도의 구조를 부가할 필요가 있어, 고밀도화에는 적합하지 않다.
본 발명은 상기 사정을 고려하여 이루어진 것으로서, 열적으로 안정된 자기적 구조를 가짐과 함께 정보를 기입할 때에 필요한 스위칭 자계를 저감할 수 있는 자기 저항 효과 소자 및 자기 메모리를 제공하는 것을 목적으로 한다.
본 발명의 제1 형태에 따른 자기 저항 효과 소자는, 자화 방향이 고정되는 제1 기준층과, 자화 용이축 방향이 자화 곤란축 방향에 비해 긴 제1 자성체부 및 이 제1 자성체부의 중앙부의 자화 곤란축 방향으로 형성된 제2 자성체부를 갖고, 외부 자계에 따라 자화 방향이 변화되는 자성층을 포함하고, 상기 제1 자성체부와 상기 제2 자성체부의 접합 부분은 둥그스름한 형상을 갖고 있는 것을 특징으로 한다.
또한, 본 발명의 제2 형태에 따른 자기 저항 효과 소자는, 자화 방향이 고정되는 제1 기준층과 자화 용이축 방향이 자화 곤란축 방향에 비해 긴 제1 자성체부 및 이 제1 자성체부의 상기 자화 용이축 방향에 따른 대향하는 한 쌍의 옆 중앙부에 접하도록 설치된 한 쌍의 제2 자성체부를 갖고, 외부 자계에 따라 자화 방향이 변화되는 자성층을 포함하고, 상기 제 1 자성체부의 상기 자화 용이축 방향으로 떨어져서 대향하는 한 쌍의 옆이 반타원 형상인 것과 동시에, 상기 한 쌍의 제2 자성체부의 외형 형상이 반타원 형상인 것을 특징으로 한다.
또한, 상기 제1 자성체부와 상기 제2 자성체부로 십자 형상을 형성하는 것이 바람직하다.
삭제
또한, 본 발명의 제3 형태에 따른 자기 저항 효과 소자는, 자화 방향이 고정되는 제1 기준층과, 외부 자계에 따라 자화 방향이 변화되며, 단(端) 부분의 폭에 비해 중앙 부분의 폭이 넓은 막면 형상을 갖고, 상기 단 부분과 상기 중앙 부분과의 사이에서 내측으로 잘록한 곡선의 윤곽을 갖는 자성층을 포함하는 것을 특징으로 한다.
또한, 본 발명의 제4 형태에 따른 자기 저항 효과 소자는, 자화 방향이 고정되는 제1 기준층과, 외부 자계에 따라 자화 방향이 변화되며, 단(端) 부분의 폭에 비해 중앙 부분의 폭이 넓은 막면 형상을 갖는 자성층을 포함하고, 상기 단 부분과 상기 중앙 부분의 양자의 외형 형상이 반타원 형상인 것을 특징으로 한다.
또한, 상기 제1 기준층은 적어도 1층의 강자성층을 갖고, 상기 자성층은 적어도 1층의 강자성층을 가지며, 상기 제1 기준층과 상기 자성층 사이에는 제1 터널 장벽이 되는 절연층이 형성되어 있어도 된다.
삭제
또한, 적어도 1층의 강자성층을 갖는 제2 기준층을 구비하고, 이 제2 기준층과 상기 제1 기준층 사이에 상기 자성층이 형성되며, 상기 제2 기준층과 상기 자성층 사이에는 제2 터널 장벽이 되는 절연층이 형성되어 있어도 된다.
또한, 상기 기준층 및 상기 자성층 중의 적어도 한쪽은, 비자성층을 개재하여 적층된 적어도 2층의 강자성층을 구비하고 있어도 된다.
또한, 본 발명의 제5 형태에 따른 자기 메모리는, 제1 배선과, 이 제1 배선에 교차하는 제2 배선과, 상기 제1 및 제2 배선의 교차 영역에 대응하여 형성되는 제1 형태 내지 제4 형태 중 어느 한 형태에 따른 자기 저항 효과 소자를 구비하는 것을 특징으로 한다.
또한, 본 발명의 제6 형태에 따른 자기 메모리는, 제1 배선과, 이 제1 배선에 교차하는 제2 배선과, 상기 제1 및 제2 배선의 교차 영역에 대응하여 형성되고, 자화 방향이 고정되는 제1 기준층과, 자화 용이축 방향이 자화 곤란축 방향에 비해 긴 본체부 및 이 본체부의 중앙부의 자화 곤란축 방향으로 형성된 돌출부를 갖고, 외부 자계에 따라 자화 방향이 변화되는 기억층을 포함하고 있는 자기 저항 효과 소자를 구비하는 것을 특징으로 한다.
이와 같이 구성된 본 발명에 따른 자기 저항 효과 소자에서는, 종래 기술과는 달리, 엣지 도메인의 영역을 축소하는 것이 아니라, 오히려 엣지 도메인에 임의의 크기의 영역을 제공하여 자화 반전의 핵으로서 작용시키는 것이다. 이에 의해, 열적으로 안정된 자기적 구조를 가짐과 함께 정보를 기입할 때에 필요한 스위칭 자계를 저감할 수 있다.
(제1 실시예)
본 발명의 실시예를 이하에 도면을 참조하여 설명한다.
본 발명의 제1 실시예에 따른 자기 저항 효과 소자를, 도 1 내지 도 4를 참조하여 설명한다. 도 2에 도시한 바와 같이, 본 실시예의 자기 저항 효과 소자(2)는, 자기 메모리의 메모리 셀로서 이용되는 것으로서, 워드선(10)과 비트선(12)이 교차하는 점에 형성되며, 하부 전극(2a)과, 반강자성층(2b)과, 기준층이 되는 강자성층(2c)과, 터널 장벽이 되는 절연층(2d)과, 기억층이 되는 강자성층(2e)과, 상부 전극(2f)을 구비하고 있다. 기준층이 되는 강자성층(2c)은, 반강자성층(2b)과의 교환 결합력에 의해, 자화의 방향이 고정되어 있다. 기억층이 되는 강자성층(2e)은 외부 자계에 의해 자화의 방향이 변화된다. 그리고, 강자성층(2c)과 강자성층(2e)의 자화의 상대적 각도에 의해 터널 컨덕턴스가 변화된다.
본 실시예의 자기 저항 효과 소자(2)의 기억층이 되는 강자성층(2e)의 막면 형상을 도 1에 도시한다. 기억층이 되는 강자성층(2e)은, 도 1에 도시한 바와 같이, 자화 용이축 방향(5)이 자화 곤란축 방향에 비해 긴 장방형의 본체부(3)와, 거의 중앙부에 형성된 돌출부(4)를 갖고 있다. 즉, 기억층(2e)은, 본체부(3)의 단부의 폭(자화 곤란축 방향의 길이)보다 중앙부의 폭이 넓은 형상으로 되어 있다. 또한, 이 실시예의 형상은 십자 형상이어도 된다. 예를 들면, 본체부(3)의 단부의 폭이 0.24㎛, 기억층(2e)의 중앙부의 폭이 0.36㎛, 기억층(2e)의 자화 용이축 방향의 길이가 0.48㎛이다. 또한, 기억층(2e)의 막 두께는 2㎚이다. 또한, 본 실시예에서는, 자기 저항 효과 소자(2)의 제조상의 이유로 인해, 도 2에 도시한 바와 같이, 반강자성층(2b), 강자성층(2c), 및 절연층(2d)도, 기록층으로 되는 강자성층(2e)과 동일한 형상으로 되어 있다. 전극(2a, 2f)도 마찬가지로 동일한 형상으로 되어도 된다.
강자성층의 재료로서, 본 실시예에서는 CoFe를 이용하였지만, 강자성 재료로서는 예를 들면 Fe, Co, Ni나 이들의 합금 등, 통상 이용되는 자성 재료이어도 된다. 또한, 강자성층은 이들의 자성 재료로 이루어지는 층과, 예를 들면 Cu, Au, Ru, Al 등의 금속 비자성 재료로 이루어지는 층과의 적층 구조를 갖는 막이어도 된다.
본 실시예에 따른 자기 저항 효과 소자(2)의 히스테리시스에 대하여, 시뮬레이션 계산한 결과를 도 3에 도시한다. 도 3에서, 횡축은 외부 자계를 나타내고, 종축은 자화 M을 포화 자화 Ms에 의해 정규화한 값을 나타내고 있다. 도 3에서 실선으로 표시한 그래프 g1은 기록층(2e)의 용이축 방향의 자화 곡선을 나타내고, 파선으로 표시한 그래프 g2는 잔류 자화 곡선, 즉, 외부 자계를 인가한 후의 외부 자계를 영으로 하였을 때의 자화 상태를 나타내는 곡선이다. 이 도 3으로부터, 자화 용이축 방향의 보자력은 95Oe로 구해진다. 또한, 이 도 3으로부터 알 수 있는 바와 같이, 본 실시예에 따른 자기 저항 효과 소자에서는, 스위칭이 샤프하게 행해지는 것을 나타내고 있으며, "1", "0" 이외의 중간적인 자화 상태를 취하지 않는 것을 나타내고 있다. 즉, 자화 반전 과정에서, 미소한 자기 도메인이 복잡한 형태로 발생하고 있지 않는 것을 의미하고 있다.
다음으로, 본 실시예에 따른 자기 저항 효과 소자의 스위칭 자계의 별 모양곡선을, 시뮬레이션 계산으로 구한 경우를 도 4a에 도시한다. 또한, 도 4b는 자화 용이축 방향의 보자력으로 규격화한 경우의 별 모양 곡선을 도시하고 있다. 도 4 a, 도 4b에서, 횡축은 자화 용이축 방향의 자계를 나타내고, 종축은 자화 곤란축 방향의 자계를 나타낸다. 또한, 도 4b에 도시한 실선은 스위칭 자계의 이상적인 별 모양 곡선을 나타내고 있다. 또한, 비교를 위해, 기록층의 막면 형상이, 즉, 자기 저항 효과 소자의 막면 형상이 도 14에 도시한 장방형인 경우(장방형 셀)의 스위칭 자계의 별 모양 곡선을, 시뮬레이션 계산으로 구한 경우를 도 5a에 도시하 고, 도 5b는 자화 용이축 방향의 보자력으로 규격화한 경우의 별 모양 곡선을 도시하고 있다. 도 5a, 도 5b에서, 횡축은 자화 용이축 방향의 자계를 나타내고, 종축은 자화 곤란축 방향의 자계를 나타낸다. 또한, 도 5b에 도시한 실선은 스위칭 자계의 이상적인 별 모양 곡선을 나타내고 있다.
이들 도 5a, 도 5b로부터 알 수 있는 바와 같이, 장방형 셀에서는 이상적인 별 모양 곡선과는 꽤 떨어진 부분에 시뮬레이션 계산 결과가 존재하고 있다. 그러나, 도 4a, 도 4b로부터 알 수 있는 바와 같이, 본 실시예의 셀 형상을 이용함으로써 임의의 특정한 방향에서 이상적인 별 모양 곡선보다 내측에 시뮬레이션 계산 결과가 존재하고 있다. 실제로, 본 실시예에 따른 자기 저항 효과 소자의 스위칭 자계는 장방형 셀의 자기 저항 효과 소자보다 약 절반으로 감소하여, 작은 스위칭 자계로 반전하는 것이 가능해진다. 따라서, 정보를 기입할 때에 필요한 전류를 작게 할 수 있다. 또한, 본 실시예에서의 자화 용이축 방향의 보자력은, 장방형의 보자력과 거의 동일하여, 열적 안정성은 열화되지 않는다.
또한, 본 실시예에서는 도 3에 도시한 바와 같이, 포화 자화 Ms에 대한 잔류 자화의 비율이 0.92로 되어, 도시하지 않은 장방형 셀의 그것과 거의 동일해진다. 이것은, 엣지 도메인이 존재하고 있기 때문이다. 일반적으로, 강자성체의 자화 방향으로 어긋나거나 흐트러진 부분이 있어, 포화 자화에 대한 잔류 자화의 비율이 1보다 작게 되어 있을 때, 그 강자성체를 이용한 강자성 터널 접합에서는, 어긋남이나 흐트러짐이 없는 경우에 비해, 터널 자기 저항비가 감소된다. 그러나, 본 실시예에서는 절연층(2d)을 포함하여 상하의 강자성층(2c, 2e)이 동일한 형상으로 되어 있기 때문에, 상하의 강자성층(2c, 2e)은 거의 마찬가지의 자기 도메인 구조를 갖고 있다. 따라서, 이 비율은 1보다 작게 되어 있음에도 불구하고, 자화 방향의 터널 자기 저항의 감소는 거의 없다.
또한, 본 실시예에서는, 종래 기술과는 달리, 엣지 도메인의 영역을 축소하는 것이 아니라, 오히려 엣지 도메인에 임의의 크기의 영역을 제공하고, 단부에 바이어스 자계를 걸어 엣지 도메인을 고정하지 않고 자화 반전의 핵으로서 작용시키는 것이다.
이상 설명한 바와 같이, 본 실시예에 따르면, 열적으로 안정된 자기적 구조를 가짐과 함께 정보를 기입할 때에 필요한 스위칭 자계를 저감할 수 있다.
본 실시예에서는, 막면 형상은, 각 정점이 90°의 각도를 갖는 다각형이었지만, 이에 한정되는 것은 아니며, 특히, 각 정점은 90°에 한정되는 것은 아니다. 또한, 각 변도 직선일 필요는 없으며, 일반적으로 곡선으로 구성되어 있어도 된다. 또한, 사이즈도 한정되는 것은 아니다. 최대 폭이 1㎛ 정도보다 작은 것이 바람직하고, 길이도 최대 폭의 약 1.3배 이상 10배 이하인 것이 바람직하다. 강자성체의 두께는 10㎚ 이하가 바람직하고, 5㎚ 이하가 보다 바람직하다. 특히, 고집적화를 위해서는, 소자 사이즈는 작은 것이 바람직하다.
(제2 실시예)
다음으로, 본 발명의 제2 실시예에 따른 자기 저항 효과 소자를, 도 6 내지 도 8b를 참조하여 설명한다. 도 6은 제2 실시예에 따른 자기 저항 효과 소자의 기억층의 막면 형상을 도시하는 도면이다. 도 6으로부터 알 수 있는 바와 같이, 본 실시예에 따른 기억층(2e1)은, 도 1에 도시한 제1 실시예에 따른 기억층(2e)의 본체부(3)의 각부를 둥그스름한 형상으로 함과 함께, 본체부(3)를 반타원 형상으로 하고, 또한 돌출부(4)도 반타원 형상으로 하고 있다. 즉, 제1 실시예에 비해 엣지 도메인의 효과를 저감하는 형상으로 되어 있다. 또한, 본 실시예에서는, 예를 들면, 기억층(2e1)의 두께는 2㎚이고, 길이가 0.48㎛, 단부의 폭이 0.24㎛, 중앙부의 폭이 0.36㎛이다. 또한, 본 실시예는 제1 실시예와는 막면 형상만이 다르고, 그 밖의 구성은 동일하게 되어 있다. 즉, 도 2에 도시한 바와 같이, 하부 전극(2a)과, 반강자성층(2b)과, 기준층이 되는 강자성층(2c)과, 터널 장벽이 되는 절연층(2d)과, 기억층이 되는 강자성층(2e)과, 상부 전극(2f)을 구비하고 있다.
본 실시예의 자기 저항 효과 소자(2)의 히스테리시스에 대하여, 시뮬레이션 계산한 결과를 도 7에 도시한다. 도 7에서, 횡축은 외부 자계를 나타내고, 종축은 자화 M을 포화 자화 Ms에 따라 정규화한 값을 나타내고 있다. 도 7의 실선으로 도시한 그래프 g1은 기록층(2c)의 용이축 방향의 자화 곡선을 나타내고, 파선으로 도시한 그래프 g2는 잔류 자화 곡선, 즉, 외부 자계를 인가한 후의 외부 자계를 영으로 하였을 때의 자화 상태를 나타내는 곡선이다. 이 도 7로부터 알 수 있는 바와 같이, 자화 용이축 방향의 보자력은 110Oe로 구해진다. 따라서, 자화 용이축 방향의 보자력은 제1 실시예의 보자력보다 향상되어, 제1 실시예보다 열적 안정성이 양호하다.
또한, 이 도 7로부터 알 수 있는 바와 같이, 본 실시예에 따른 자기 저항 효 과 소자에서는, 잔류의 자화 상태는 0.927로 높게 유지되며, 스위칭 자계를 경계로 샤프하게 변화되고 있다. 즉, 스위칭이 샤프하게 행해지는 것을 나타내고 있으며, "1", "0" 이외의 중간적인 자화 상태를 취하지 않는 것을 나타내고 있다. 이것은, 자화 반전 과정에서, 미소한 자기 도메인이 복잡한 형태로 발생하고 있지 않는 것을 의미하고 있다.
다음으로, 본 실시예에 따른 자기 저항 효과 소자의 스위칭 자계의 별 모양곡선을, 시뮬레이션 계산으로 구한 경우를 도 8a에 도시한다. 또한, 도 8b는 자화 용이축 방향의 보자력으로 규격화한 경우의 별 모양 곡선을 도시하고 있다. 도 8a, 도 8b에서, 횡축은 자화 용이축 방향의 자계를 나타내고, 종축은 자화 곤란축 방향의 자계를 나타낸다. 또한, 도 8b에 도시한 실선은 스위칭 자계의 이상적인 별 모양 곡선을 나타내고 있다.
이들 도 8a, 도 8b로부터 알 수 있는 바와 같이, 본 실시예의 셀 형상을 이용함으로써 거의 모든 범위에서 이상적인 별 모양 곡선보다 내측에 시뮬레이션 계산 결과가 존재하고 있다. 따라서, 본 실시예의 자기 저항 효과 소자의 스위칭 자계는 제1 실시예에 따른 자기 저항 효과 소자의 스위칭 자계보다 작아, 작은 스위칭 자계로 반전하는 것이 가능해진다. 따라서, 정보를 기입할 때에 필요한 전류를 작게 할 수 있다. 또한, 본 실시예에서의 자화 용이축 방향의 보자력은 제1 실시예의 보자력보다 커서, 열적 안정성은 제1 실시예보다 향상된다.
또한, 본 실시예에서는, 종래 기술과는 달리, 엣지 도메인의 영역을 축소하는 것이 아니라, 오히려 엣지 도메인에 임의의 크기의 영역을 제공하고, 단부에 바 이어스 자계를 걸어 엣지 도메인을 고정하지 않고 자화 반전의 핵으로서 작용시키는 것이다.
이상 설명한 바와 같이, 본 실시예에 따르면, 열적으로 안정된 자기적 구조를 가짐과 함께 정보를 기입할 때에 필요한 스위칭 자계를 저감할 수 있다.
또한, 제2 실시예에서는, 기억층(2e1)의 막면 면 내의 형상은, 본체부(3)와 돌기부(4)의 접합 부분에는 둥그스름한 형상이 형성되어 있지 않았지만, 도 9에 도시한 바와 같이, 접합부(6)에 둥그스름한 형상을 형성해도 된다. 이 경우에는, 제2 실시예에 비해, 더욱 자화 용이축 방향의 보자력을 크게 할 수 있음과 함께 스위칭 자계를 작게 할 수 있다.
또한, 본 실시예에서는, 최대 폭이 1㎛ 정도보다 작은 것이 바람직하고, 길이도 최대 폭의 약 1.3배 이상 10배 이내인 것이 바람직하다.
(제3 실시예)
다음으로, 본 발명의 제3 실시예에 따른 자기 저항 효과 소자를 도 15 내지 도 17을 참조하여 설명한다. 도 15는 본 실시예에 따른 자기 저항 효과 소자의 기록층(2e)의 막면 형상을 도시하는 도면이다. 도 15로부터 알 수 있는 바와 같이, 본 실시예에 따른 기억층(2e)은, 도 14에 도시한 종래의 자기 저항 효과 소자의 기억층의 장방형의 4개의 각부를 깎아 8각형으로 하고, 자화 용이축으로 되는 길이축 방향에 거의 직교하는 1조의 대변과 이 대변에 인접하는 변이 이루는 내각 θ가 135° 이하가 되도록 구성되어 있다.
본 실시예에 따른 자기 저항 효과 소자의 스위칭 자계의 별 모양 곡선을, 시뮬레이션 계산으로 구한 경우를 도 16 및 도 17에 도시한다. 도 16은 단부의 각도가 135°인 경우, 도 17은 단부의 각도가 120°인 경우를 나타내고 있다. 또한, 이들 그래프는 자화 용이축 방향의 보자력으로 규격화한 경우의 아스테로이드 곡선을 나타내고 있다. 또한, 실선은 스위칭 자계의 이상적인 별 모양 곡선을 나타내고 있다.
이들 도면으로부터 알 수 있는 바와 같이, 본 실시예의 셀 형상을 이용함으로써, 단부의 각도가 135°인 경우에는 양호한 스위칭 특성을 나타내고 있다. 또한, 단부의 각도가 135°인 경우보다 120°쪽이 보다 이상적인 별 모양 곡선에 근접하는 것을 알 수 있다. 따라서, 본 실시예의 자기 저항 효과 소자의 스위칭 자계는 작아져, 작은 자계로 기입하는 것이 가능해진다.
본 실시예에 따른 자기 저항 효과 소자는 제1 실시예의 경우에 비해 스위칭 특성은 열화되지만, 가공이 용이하다. 또한, 제1 실시예의 경우에 비해, 막면의 면적이 크기 때문에, 면적을 유효하게 사용하는 경우에는 유리하다. 또한, 기억층의 막면 형상이 볼록 형상으로 되어 있기 때문에, 제1 실시예에 비해 다른 소자와 집적하는 경우에는 유효해진다.
또한, 본 실시예에 따른 기억층(2e)은, 제2 실시예의 경우와 마찬가지로, 각 변은 외측으로 볼록해지도록 둥그스름한 형상을 갖는 것이 바람직하다.
또한, 본 실시예에서는, 최대 폭이 1㎛ 정도보다 작은 것이 바람직하고, 길이도 최대 폭의 약 1배, 또는 1배보다 크고 10배 이내인 것이 바람직하다.
또한, 상기 제1 내지 제3 실시예에서는, 자기 저항 효과 소자는 강자성 터널 접합이 1중이었지만, 강자성 터널 접합을 2중으로 구비한 소자, 즉, 강자성층/터널 장벽/강자성층/터널 장벽/강자성층의 5층 구조이어도 된다. 또한, 자기 저항 효과 소자는, 비자성층을 개재하여 적어도 2층의 강자성층이 적층되며, 한쪽의 강자성층의 자화 방향이 고정되고, 다른쪽의 강자성층의 자화 방향이 외부 자계에 따라 변화되는 자기 저항 효과 소자이어도 마찬가지의 효과를 얻을 수 있다.
또한, 상기 제1 내지 제3 실시예에서는, 자기 저항 효과 소자를 구성하는 기억층 또는 기준층이 되는 강자성층은 단층이었지만, 기억층 또는 기준층으로서, 비자성층을 개재하여 적어도 2층의 강자성층이 적층된 적층막을 이용해도 마찬가지의 결과가 얻어진다. 여기서, 자성 재료는 Fe, Co, Ni나 이들의 적층막, 합금 등, 통상 이용되는 자성 재료이어도 된다. 또한, 비자성 금속 재료로서는 Cu, Au, Ru, Al 등, 통상 이용되는 재료이어도 된다. 또한, 이 적층막에서, 비자성층을 사이에 둔 2개의 강자성층 사이에 자기적인 결합이 존재하고 있어도 된다.
다음으로, 상술한 제1 내지 제3 실시예에서 설명한, 형상의 자기 저항 효과 소자를 제작하기 위한 제조 방법을 이하에 설명한다.
일반적으로, 이와 같은 소자 형성은, 자기 저항 효과막의 형성 후에 레지스트를 도포하고, 광, 전자 빔, X선 중 어느 하나를 이용하여 레지스트에 패턴을 묘화하고, 현상하여 레지스트 패턴을 형성하고, 이 레지스트 패턴을 마스크로 하여 이온 밀링 또는 에칭을 행하여, 자기 저항 효과막에 패턴을 형성한 후, 레지스트를 박리하는 프로세스를 거쳐 행해진다.
비교적 큰 사이즈, 예를 들면 미크론 정도의 자기 저항 효과 소자를 제작하는 경우에는, TMR막을 스퍼터한 후에 산화실리콘, 질화실리콘 등의 하드 마스크를 제작하고, 반응성 이온 에칭(RIE)을 이용하여, 예를 들면 도 1, 도 6, 도 9에 도시한 자기 저항 효과 소자의 패턴을 형성한다. 이 시료를 이온 밀링함으로써 자기 소자를 제작할 수 있다.
보다 작은 자기 소자, 예를 들면, 2㎛∼3㎛ 정도 내지 0.1㎛ 정도의 서브 미크론 사이즈의 소자 제작에서는 광 리소그래피를 이용할 수 있다. 이 경우에는, 사전에 상기 실시예에 따른 자기 저항 효과 소자의 형상 패턴을 갖는 하드 마스크를 제작해 두고, 패턴 형성함으로써 제작할 수 있다.
또한 작은 사이즈, 예를 들면 0.5㎛ 정도 이하의 자기 저항 효과 소자의 제작에 대해서는, 전자 빔 노광을 이용할 수 있다. 그러나, 이 경우에는 자기 저항 효과 소자 자체가 작기 때문에, 엣지 도메인 영역을 넓히기 위한 형상 부분은 더욱 작아져, 제작이 매우 곤란해진다. 여기서, 상기 실시예의 형상을 제작하기 위해, 전자 빔의 근접 효과 보정을 이용할 수 있다. 통상, 근접 효과 보정은, 전자 빔의 기판으로부터 후방 산란에 의해 발생하는 도형 내 근접 효과를 보정하여, 정확한 패턴을 형성하기 위해 이용되는 것이다. 예를 들면, 장방형의 패턴을 형성하는 경우, 정점 부근에서는 축적 전하량이 부족하여, 장방형의 정점이 둥그렇게 되는 현상이 발견된다. 정점을 확실히 하기 위해, 정점 부근이 특히 0.5㎛ 정도 이하의 자기 저항 효과 소자인 경우에는, 자기 저항 효과 소자의 패턴의 외측에 보정점 빔을 주입하여 축적 전하량을 증가시킴으로써, 정상적인 패턴을 얻을 수 있다. 이 방법을 이용하여 소자 단부의 폭이 확대된 형상을 형성하는 것이 가능해진다. 예를 들면, 상기 실시예인 도 1, 도 6, 도 9의 형상을 형성하는 경우, 장방형을 기본 패턴으로 하고, 상대하는 2정점 부근에 각각 보정점 빔을 주입함으로써 단부의 폭이 넓은 형상이 형성 가능해진다. 이 때, 통상의 근접 효과 보정의 경우에 비해 주입하는 전하량을 많게 하거나, 또는 보정점 빔의 주입 위치를 적정하게 조절하거나, 또는 그 양방을 이용하여, 정점을 회복하는 이상으로 형상을 보정할 수 있고, 그 결과, 상기 실시예의 형상을 형성하는 것이 가능해진다. 또한, 예를 들면 도 1의 제1 실시예에서의 소자 형상을 형성하기 위해, 복수점의 보정점 빔을 조사하는 것도 가능하다.
다음으로, 상기 실시예의 자기 저항 효과 소자를 자기 랜덤 액세스 메모리(자기 메모리)의 셀로서 응용하는 경우를 설명한다.
일반적으로, 랜덤 액세스 메모리에서는 작은 다이 사이즈이며 대용량인 것이 요구된다. 이 때문에, 배선 폭은 물론, 각 셀의 면적은 필연적으로 작게 되어야만 한다. 그러나 상기 실시예의 자기 저항 효과 소자를 이용함으로써 스위칭 소자를 저감할 수 있기 때문에, 기억 비트의 기입 시에 필요한 기입 전류가 작아져 소비 전력을 억제할 수 있고, 또한 고속의 스위칭이 가능해진다. 따라서, 본 발명의 자기 저항 효과 소자는 자기 랜덤 액세스 메모리의 셀에 이용하는 것이 바람직하다.
다음으로, 본 발명에 따른 자기 랜덤 액세스 메모리의 아키텍처의 구체예를 도 10 내지 도 13을 참조하여 설명한다.
도 10은 자기 랜덤 액세스 메모리의 제1 구체예의 아키텍처를 도시하는 모식 도이다. 즉, 도 10은 메모리 어레이의 단면 구조를 도시하고 있으며, 이 아키텍처에서는, 판독/기입용 비트선 BL에 복수의 자기 저항 효과 소자 C가 병렬로 접속되어 있다. 각각의 자기 저항 효과 소자 C의 타단에는, 다이오드 D를 통해 판독/기입용 워드선 WL이 접속되어 있다. 또한, 각 워드선 WL은, 각 워드선 WL을 선택하는 선택 트랜지스터 STw를 통해 감지 증폭기 SA에 접속된 구성으로 되어 있다. 또한, 판독/기입용 비트선 BL은, 이 비트선 BL을 선택하기 위한 선택 트랜지스터 STB를 통해 접지된 구성으로 되어 있다.
이 도 10에 도시한 제1 구체예의 자기 메모리에서는, 판독 시에는, 목적의 자기 저항 효과 소자 C에 접속되어 있는 비트선 BL과 워드선 WL을 선택 트랜지스터 STB, STw에 의해 각각 선택하여 감지 증폭기 SA에 의해 전류를 검출한다. 또한, 기입 시에는, 역시 목적의 자기 저항 효과 소자 C에 접속되어 있는 비트선 BL과 워드선 WL을 선택 트랜지스터 STB, STw에 의해 선택하여, 기입 전류를 흘린다. 이 때에, 비트선 BL과 워드선 WL에 각각 발생하는 자장을 합성한 기입 자장이 자기 저항 효과 소자 C의 기억층의 자화를 소정의 방향으로 향하게 함으로써, 기입이 가능하다.
다이오드 D는, 이들 판독 시 혹은 기입 시에, 매트릭스 형상으로 배선되어 있는 다른 자기 저항 효과 소자 C를 통해 흐르는 우회 전류를 차단하는 역할을 갖는다.
다음으로, 자기 랜덤 액세스 메모리의 아키텍처의 제2 구체예를, 도 11을 참조하여 설명한다.
도 11은 메모리 어레이를 적층화할 수 있는 아키텍처의 제2 구체예를 도시하는 모식도이다. 즉, 도 11은 메모리 어레이의 단면 구조를 도시한다.
이 아키텍처에서는, 판독/기입용 비트선 BLw와 판독용 비트선 BLr 사이에 복수의 자기 저항 효과 소자 C가 병렬로 접속된 「사다리형」의 구성으로 되어 있다. 또한, 각각의 자기 저항 효과 소자 C에 근접하여, 기입 워드선 WL이 비트선 BLw와 교차하는 방향으로 배선되어 있다.
자기 저항 효과 소자로의 기입은, 판독/기입용 비트선 BLw에 기입 전류를 흘림으로써 발생하는 자장과, 기입 워드선 WL에 기입 전류를 흘림으로써 발생하는 자장과의 합성 자장을 자기 저항 효과 소자의 기억층에 작용시킴으로써 행할 수 있다.
한편, 판독 시에는, 비트선 BLw 및 BLr 사이에서 전압을 인가한다. 그렇게 하면, 이들 사이에서 병렬로 접속되어 있는 모든 자기 저항 효과 소자에 전류가 흐른다. 이 전류의 합계를 감지 증폭기 SA에 의해 검출하면서, 목적의 자기 저항 효과 소자에 근접한 워드선 WL에 기입 전류를 인가하여, 목적의 자기 저항 효과 소자의 기억층의 자화를 소정의 방향으로 재기입한다. 이 때의 전류 변화를 검출함으로써, 목적의 자기 저항 효과 소자의 판독을 행할 수 있다.
즉, 재기입 전의 기억층의 자화 방향이 재기입 후의 자화 방향과 동일이면, 감지 증폭기 SA에 의해 검출되는 전류는 변화되지 않는다. 그러나, 재기입 전후에서 기억층의 자화 방향이 반전되는 경우에는, 감지 증폭기 SA에 의해 검출되는 전류가 저기 저항 효과에 의해 변화된다. 이와 같이 하여 재기입 전의 기억층의 자 화 방향, 즉 저장 데이터를 판독할 수 있다. 단, 이 방법은, 판독 시에 저장 데이터를 변화시키는, 소위 「파괴 판독」에 대응한다.
이에 대하여, 자기 저항 효과 소자의 구성을, 자화 자유층/터널 배리어층/자기 기록층의 구조로 한 경우에는 「비파괴 판독」이 가능하다. 즉, 이 구조의 자기 저항 효과 소자를 이용하는 경우에는, 기억층에 자화 방향을 기록하고, 판독 시에는, 자화 자유층의 자화 방향을 적절하게 변화시켜 감지 전류를 비교함으로써, 기억층의 자화 방향을 판독할 수 있다. 단 이 경우에는, 기억층의 자화 반전 자장보다 자화 자유층의 자화 반전 자장쪽이 작아지도록 설계할 필요가 있다.
도 12는 자기 랜덤 액세스 메모리의 아키텍처의 제3 구체예를 도시하는 모식도이다. 즉, 도 12는 메모리 어레이의 단면 구조를 도시한다.
이 아키텍처에서는, 판독/기입용 비트선 BLw에 복수의 자기 저항 효과 소자 C가 병렬로 접속되고, 이들 자기 저항 효과 소자 C의 타단에는 판독용 비트선 BLr이 매트릭스 형상으로 접속되어 있다. 또한, 이들 판독용 비트선 BLr에 근접하여, 이것과 평행한 방향으로 기입용 워드선 WL이 배선되어 있다.
자기 저항 효과 소자 C에의 기입은, 판독/기입용 비트선 BLw에 기입 전류를 흘림으로써 발생하는 자장과, 기입 워드선 WL에 기입 전류를 흘림으로써 발생하는 자장과의 합성 자장을 자기 저항 효과 소자의 기억층에 작용시킴으로써 행할 수 있다.
한편, 판독 시에는, 선택 트랜지스터 ST에 의해 기입 비트선 BLw와 판독 비트선 BLr을 선택함으로써, 목적의 자기 저항 효과 소자에 감지 전류를 흘려 감지 증폭기 SA에 의해 검출할 수 있다.
다음으로, 자기 랜덤 액세스 메모리의 아키텍처의 제4 구체예를, 도 13을 참조하여 설명한다.
도 13은 자기 랜덤 액세스 메모리의 아키텍처의 제4 구체예를 도시하는 모식도이다. 즉, 도 13은 메모리 어레이의 단면 구조를 도시한다. 판독용 비트선 BLr이 리드 L을 통해 자기 저항 효과 소자 C에 접속되고, 자기 저항 효과 소자 C의 바로 아래에는 기입용 워드선 WL이 배선되어 있는 점이 다르다. 이와 같이 하면, 자기 저항 효과 소자 C와 기입 워드선 WL을 도 12의 구조보다 접근시킬 수 있다. 그 결과로서, 워드선 WL로부터의 기입 자장을 자기 저항 효과 소자에 대하여 보다 효과적으로 작용시킬 수 있다.
이상 설명한 바와 같이, 본 발명에 따르면, 열적으로 안정된 자기적 구조를 가짐과 함께 정보를 기입할 때에 필요한 스위칭 자계를 저감할 수 있다.

Claims (22)

  1. 자화 방향이 고정되는 제1 기준층과, 자화 용이축 방향이 자화 곤란축 방향에 비해 긴 제1 자성체부 및 이 제1 자성체부의 중앙부의 자화 곤란축 방향으로 형성된 제2 자성체부를 갖고, 외부 자계에 따라 자화 방향이 변화되는 자성층을 포함하고, 상기 제1 자성체부와 상기 제2 자성체부의 접합 부분은 둥그스름한 형상을 갖고 있는 것을 특징으로 하는 자기 저항 효과 소자.
  2. 제1항에 있어서,
    상기 제1 자성체부와 상기 제2 자성체부로 십자 형상을 형성하는 것을 특징으로 하는 자기 저항 효과 소자.
  3. 자화 방향이 고정되는 제1 기준층과 자화 용이축 방향이 자화 곤란축 방향에 비해 긴 제1 자성체부 및 이 제1 자성체부의 상기 자화 용이축 방향에 따른 대향하는 한 쌍의 옆 중앙부에 접하도록 설치된 한 쌍의 제2 자성체부를 갖고, 외부 자계에 따라 자화 방향이 변화되는 자성층을 포함하고, 상기 제 1 자성체부의 상기 자화 용이축 방향으로 떨어져서 대향하는 한 쌍의 옆이 반타원 형상인 것과 동시에, 상기 한 쌍의 제2 자성체부의 외형 형상이 반타원 형상인 것을 특징으로 하는 자기 저항 효과 소자.
  4. 제3항에 있어서,
    상기 제1 자성체부와 상기 제2 자성체부로 십자 형상을 형성하는 것을 특징으로 하는 자기 저항 효과 소자.
  5. 자화 방향이 고정되는 제1 기준층과, 외부 자계에 따라 자화 방향이 변화되며, 단(端) 부분의 폭에 비해 중앙 부분의 폭이 넓은 막면 형상을 갖고, 상기 단 부분과 상기 중앙 부분과의 사이에서 내측으로 잘록한 곡선의 윤곽을 갖는 자성층을 포함하는 것을 특징으로 하는 자기 저항 효과 소자.
  6. 자화 방향이 고정되는 제1 기준층과, 외부 자계에 따라 자화 방향이 변화되며, 단(端) 부분의 폭에 비해 중앙 부분의 폭이 넓은 막면 형상을 갖는 자성층을 포함하고, 상기 단 부분과 상기 중앙 부분의 양자의 외형 형상이 반타원 형상인 것을 특징으로 하는 자기 저항 효과 소자.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 자성층의 각부(角部)는 둥그스름한 형상을 갖고 있는 것을 특징으로 하는 자기 저항 효과 소자.
  8. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 제1 기준층은 적어도 1층의 강자성층을 갖고, 상기 자성층은 적어도 1층의 강자성층을 가지며, 상기 제1 기준층과 상기 자성층 사이에는 제1 터널 장벽이 되는 절연층이 형성되어 있는 것을 특징으로 하는 자기 저항 효과 소자.
  9. 제8항에 있어서,
    상기 기준층 및 상기 자성층 중의 적어도 한쪽은 비자성층을 개재하여 적층된 적어도 2층의 강자성층을 구비하는 것을 특징으로 하는 자기 저항 효과 소자.
  10. 제8항에 있어서,
    적어도 1층의 강자성층을 갖는 제2 기준층을 구비하며, 이 제2 기준층과 상기 제1 기준층 사이에 상기 자성층이 형성되고, 상기 제2 기준층과 상기 자성층 사이에는 제2 터널 장벽이 되는 절연층이 형성되어 있는 것을 특징으로 하는 자기 저항 효과 소자.
  11. 제10항에 있어서,
    상기 기준층 및 상기 자성층 중의 적어도 한쪽은, 비자성층을 개재하여 적층된 적어도 2층의 강자성층을 구비하는 것을 특징으로 하는 자기 저항 효과 소자.
  12. 제1 배선과, 이 제1 배선에 교차하는 제2 배선과, 상기 제1 및 제2 배선의 교차 영역에 대응하여 형성되는 제1항 내지 제6항 중 어느 한 항에 기재된 자기 저항 효과 소자를 포함하고 있는 것을 특징으로 하는 자기 메모리.
  13. 제1 배선과,
    이 제1 배선에 교차하는 제2 배선과,
    상기 제1 및 제2 배선의 교차 영역에 대응하여 형성되고, 자화 방향이 고정되는 제1 기준층과, 자화 용이축 방향이 자화 곤란축 방향에 비해 긴 본체부 및 이 본체부의 중앙부의 자화 곤란축 방향으로 형성된 돌출부를 갖고, 외부 자계에 따라 자화 방향이 변화되는 기억층을 포함하고 있는 자기 저항 효과 소자
    를 포함하는 것을 특징으로 하는 자기 메모리.
  14. 제13항에 있어서,
    상기 기억층의 각부(角部)는 둥그스름한 형상을 갖고 있는 것을 특징으로 하는 자기 메모리.
  15. 제1 배선과,
    이 제1 배선에 교차하는 제2 배선과,
    상기 제1 및 제2 배선의 교차 영역에 대응하여 형성되고, 자화 방향이 고정되는 제1 기준층과, 자화 용이축 방향이 자화 곤란축 방향에 비해 긴 십자 형상을 갖고, 외부 자계에 따라 자화 방향이 변화되는 기억층을 포함하고 있는 자기 저항 효과 소자
    를 포함하는 것을 특징으로 하는 자기 메모리.
  16. 제15항에 있어서,
    상기 기억층의 각부(角部)는 둥그스름한 형상을 갖고 있는 것을 특징으로 하는 자기 메모리.
  17. 제13항 내지 제16항 중 어느 한 항에 있어서,
    상기 제1 기준층은 적어도 1층의 강자성층을 갖고, 상기 기억층은 적어도 1층의 강자성층을 가지며, 상기 제1 기준층과 상기 기억층 사이에는 제1 터널 장벽이 되는 절연층이 형성되어 있는 것을 특징으로 하는 자기 메모리.
  18. 제17항에 있어서,
    상기 기준층 및 상기 기억층 중의 적어도 한쪽은 비자성층을 개재하여 적층된 적어도 2층의 강자성층을 구비하는 것을 특징으로 하는 자기 메모리.
  19. 제17항에 있어서,
    적어도 1층의 강자성층을 갖는 제2 기준층을 구비하며, 이 제2 기준층과 상기 제1 기준층 사이에 상기 기억층이 형성되고, 상기 제2 기준층과 상기 기억층 사이에는 제2 터널 장벽이 되는 절연층이 형성되어 있는 것을 특징으로 하는 자기 메모리.
  20. 제19항에 있어서,
    상기 기준층 및 상기 기억층 중의 적어도 한쪽은, 비자성층을 개재하여 적층된 적어도 2층의 강자성층을 구비하는 것을 특징으로 하는 자기 메모리.
  21. 삭제
  22. 삭제
KR1020030061670A 2002-09-30 2003-09-04 자기 저항 효과 소자 및 자기 메모리 KR100776879B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2002-00287412 2002-09-30
JP2002287412A JP3684225B2 (ja) 2002-09-30 2002-09-30 磁気抵抗効果素子および磁気メモリ

Publications (2)

Publication Number Publication Date
KR20040028507A KR20040028507A (ko) 2004-04-03
KR100776879B1 true KR100776879B1 (ko) 2007-11-19

Family

ID=31973443

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030061670A KR100776879B1 (ko) 2002-09-30 2003-09-04 자기 저항 효과 소자 및 자기 메모리

Country Status (7)

Country Link
US (2) US6949779B2 (ko)
EP (1) EP1403875B1 (ko)
JP (1) JP3684225B2 (ko)
KR (1) KR100776879B1 (ko)
CN (1) CN100350498C (ko)
DE (1) DE60336531D1 (ko)
TW (1) TWI221290B (ko)

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003283000A (ja) * 2002-03-27 2003-10-03 Toshiba Corp 磁気抵抗効果素子およびこれを有する磁気メモリ
JP2005064075A (ja) * 2003-08-20 2005-03-10 Toshiba Corp 磁気記憶装置及びその製造方法
JP2005317739A (ja) 2004-04-28 2005-11-10 Toshiba Corp 磁気記憶装置およびその製造方法
US7580228B1 (en) * 2004-05-29 2009-08-25 Lauer Mark A Current perpendicular to plane sensor with non-rectangular sense layer stack
JP4337641B2 (ja) * 2004-06-10 2009-09-30 ソニー株式会社 不揮発性磁気メモリ装置及びフォトマスク
JP4678144B2 (ja) * 2004-06-10 2011-04-27 ソニー株式会社 フォトマスク
JP4606072B2 (ja) * 2004-06-24 2011-01-05 アルプス電気株式会社 磁気検出素子の製造方法
WO2006038193A2 (en) * 2004-10-05 2006-04-13 Csi Technology, Inc. Transferring arbitrary binary data over a fieldbus network
US7355884B2 (en) 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
JP4594694B2 (ja) * 2004-10-08 2010-12-08 株式会社東芝 磁気抵抗効果素子
JP4630747B2 (ja) * 2005-07-15 2011-02-09 株式会社東芝 磁気抵抗効果素子及び磁気ランダムアクセスメモリ
JP2006135292A (ja) * 2004-10-08 2006-05-25 Toshiba Corp 磁気抵抗効果素子
US7599156B2 (en) 2004-10-08 2009-10-06 Kabushiki Kaisha Toshiba Magnetoresistive element having specially shaped ferromagnetic layer
JP2006185961A (ja) * 2004-12-24 2006-07-13 Toshiba Corp 磁気ランダムアクセスメモリ
WO2006092849A1 (ja) * 2005-03-01 2006-09-08 Fujitsu Limited 磁気抵抗効果素子及び磁気メモリ装置
JP2007027415A (ja) * 2005-07-15 2007-02-01 Toshiba Corp 磁気記憶装置
JP4468258B2 (ja) * 2005-07-15 2010-05-26 株式会社東芝 磁気抵抗効果素子および磁気メモリ
JP4557841B2 (ja) * 2005-08-30 2010-10-06 株式会社東芝 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリのデータ書き込み方法、および、磁気ランダムアクセスメモリの製造方法
JP4936701B2 (ja) * 2005-09-29 2012-05-23 株式会社東芝 磁気メモリ
JP2007123363A (ja) * 2005-10-25 2007-05-17 Ind Technol Res Inst 磁気トンネル接合デバイス用シミュレーション回路
JP5193419B2 (ja) * 2005-10-28 2013-05-08 株式会社東芝 スピン注入磁気ランダムアクセスメモリとその書き込み方法
US7755153B2 (en) * 2006-01-13 2010-07-13 Macronix International Co. Ltd. Structure and method for a magnetic memory device with proximity writing
KR100718153B1 (ko) * 2006-02-17 2007-05-14 삼성전자주식회사 마그네틱 도메인 이동을 이용한 자기메모리
JP2007281229A (ja) * 2006-04-07 2007-10-25 Toshiba Corp 磁気抵抗ランダムアクセスメモリ、その書き込み方法、およびテスト方法
US7483295B2 (en) * 2007-04-23 2009-01-27 Mag Ic Technologies, Inc. MTJ sensor including domain stable free layer
WO2008137999A1 (en) * 2007-05-08 2008-11-13 Magsil Corporation Programmable magnetic read only memory (mrom)
US20090128966A1 (en) * 2007-10-10 2009-05-21 Krishnakumar Mani Magnetic memory cell based on a magnetic tunnel junction(mtj) with low switching field shapes
US8264052B2 (en) * 2008-08-28 2012-09-11 Qualcomm Incorporated Symmetric STT-MRAM bit cell design
US8371703B2 (en) 2008-10-22 2013-02-12 3M Innovative Properties Company Retroreflective sheeting
JP4678447B2 (ja) * 2009-05-19 2011-04-27 ソニー株式会社 不揮発性磁気メモリ装置
KR101598831B1 (ko) * 2009-10-14 2016-03-03 삼성전자주식회사 자기저항소자, 이를 포함하는 정보저장장치 및 상기 정보저장장치의 동작방법
JP2012008760A (ja) * 2010-06-24 2012-01-12 Sony Corp 携帯情報機器
CN102376874B (zh) * 2011-11-28 2013-07-31 中国科学院半导体研究所 基于二维电子气材料的半导体磁敏型传感器及其制作方法
KR101909201B1 (ko) * 2012-05-18 2018-10-17 삼성전자 주식회사 자기저항요소 및 이를 포함하는 메모리소자
US10483455B2 (en) * 2013-06-29 2019-11-19 Intel Corporation Magnetic element for memory and logic
DE102017112546B4 (de) * 2017-06-07 2021-07-08 Infineon Technologies Ag Magnetoresistive Sensoren mit Magnetisierungsmustern mit geschlossenem Fluss
JP6508381B1 (ja) * 2018-03-22 2019-05-08 Tdk株式会社 磁気センサ装置
US10950663B2 (en) * 2018-04-24 2021-03-16 Micron Technology, Inc. Cross-point memory array and related fabrication techniques
US10729012B2 (en) 2018-04-24 2020-07-28 Micron Technology, Inc. Buried lines and related fabrication techniques
US10825867B2 (en) 2018-04-24 2020-11-03 Micron Technology, Inc. Cross-point memory array and related fabrication techniques

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015826A (ja) 1999-07-02 2001-01-19 Tdk Corp トンネル磁気抵抗効果型ヘッド
JP2002026427A (ja) 2000-07-06 2002-01-25 Sony Corp 磁気抵抗効果素子の製造方法及び磁気抵抗効果型磁気ヘッドの製造方法
JP2002056665A (ja) 2000-06-20 2002-02-22 Hewlett Packard Co <Hp> 磁気的に安定な磁気抵抗メモリ素子
JP2002280637A (ja) 2001-03-16 2002-09-27 Toshiba Corp 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5159513A (en) * 1991-02-08 1992-10-27 International Business Machines Corporation Magnetoresistive sensor based on the spin valve effect
US5757695A (en) * 1997-02-05 1998-05-26 Motorola, Inc. Mram with aligned magnetic vectors
EP0875901B1 (en) * 1997-04-28 2006-08-09 Canon Kabushiki Kaisha Magnetic thin-film memory element utilizing GMR effect, and magnetic thin-film memory
US5966012A (en) 1997-10-07 1999-10-12 International Business Machines Corporation Magnetic tunnel junction device with improved fixed and free ferromagnetic layers
US5959880A (en) * 1997-12-18 1999-09-28 Motorola, Inc. Low aspect ratio magnetoresistive tunneling junction
US6211559B1 (en) * 1998-02-27 2001-04-03 Motorola, Inc. Symmetric magnetic tunnel device
US6005800A (en) * 1998-11-23 1999-12-21 International Business Machines Corporation Magnetic memory array with paired asymmetric memory cells for improved write margin
US6172904B1 (en) * 2000-01-27 2001-01-09 Hewlett-Packard Company Magnetic memory cell with symmetric switching characteristics
JP2002043159A (ja) 2000-07-19 2002-02-08 Anelva Corp 磁性膜作成装置及びｇｍｒヘッド又はｔｍｒヘッドの製造方法
WO2002099906A1 (fr) 2001-06-04 2002-12-12 Matsushita Electric Industrial Co., Ltd. Element magnetoresistant, element de memorisation par magnetoresistance et memoire magnetique
EP1398835A4 (en) 2001-06-19 2006-03-29 Matsushita Electric Ind Co Ltd MAGNETIC MEMORY AND ASSOCIATED CONTROL METHOD, AND MAGNETIC MEMORY DEVICE COMPRISING THE SAME
US6750491B2 (en) * 2001-12-20 2004-06-15 Hewlett-Packard Development Company, L.P. Magnetic memory device having soft reference layer
JP3583102B2 (ja) * 2001-12-27 2004-10-27 株式会社東芝 磁気スイッチング素子及び磁気メモリ
JP4157707B2 (ja) * 2002-01-16 2008-10-01 株式会社東芝 磁気メモリ
US6798691B1 (en) * 2002-03-07 2004-09-28 Silicon Magnetic Systems Asymmetric dot shape for increasing select-unselect margin in MRAM devices
US7095646B2 (en) * 2002-07-17 2006-08-22 Freescale Semiconductor, Inc. Multi-state magnetoresistance random access cell with improved memory storage density
US6980468B1 (en) * 2002-10-28 2005-12-27 Silicon Magnetic Systems High density MRAM using thermal writing
JP2005064075A (ja) * 2003-08-20 2005-03-10 Toshiba Corp 磁気記憶装置及びその製造方法
JP4337641B2 (ja) * 2004-06-10 2009-09-30 ソニー株式会社 不揮発性磁気メモリ装置及びフォトマスク
US7355884B2 (en) * 2004-10-08 2008-04-08 Kabushiki Kaisha Toshiba Magnetoresistive element
JP2007027415A (ja) * 2005-07-15 2007-02-01 Toshiba Corp 磁気記憶装置
JP4594839B2 (ja) * 2005-09-29 2010-12-08 株式会社東芝 磁気ランダムアクセスメモリ、磁気ランダムアクセスメモリの製造方法、及び、磁気ランダムアクセスメモリのデータ書き込み方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001015826A (ja) 1999-07-02 2001-01-19 Tdk Corp トンネル磁気抵抗効果型ヘッド
JP2002056665A (ja) 2000-06-20 2002-02-22 Hewlett Packard Co <Hp> 磁気的に安定な磁気抵抗メモリ素子
JP2002026427A (ja) 2000-07-06 2002-01-25 Sony Corp 磁気抵抗効果素子の製造方法及び磁気抵抗効果型磁気ヘッドの製造方法
JP2002280637A (ja) 2001-03-16 2002-09-27 Toshiba Corp 磁気抵抗効果素子、その製造方法、磁気ランダムアクセスメモリ、携帯端末装置、磁気ヘッド及び磁気再生装置

Also Published As

Publication number Publication date
EP1403875B1 (en) 2011-03-30
US20050280043A1 (en) 2005-12-22
US20040062938A1 (en) 2004-04-01
DE60336531D1 (de) 2011-05-12
TW200405289A (en) 2004-04-01
EP1403875A2 (en) 2004-03-31
JP3684225B2 (ja) 2005-08-17
CN100350498C (zh) 2007-11-21
TWI221290B (en) 2004-09-21
US6949779B2 (en) 2005-09-27
EP1403875A3 (en) 2004-12-01
KR20040028507A (ko) 2004-04-03
US7470963B2 (en) 2008-12-30
JP2004128067A (ja) 2004-04-22
CN1489152A (zh) 2004-04-14

Similar Documents

Publication Publication Date Title
KR100776879B1 (ko) 자기 저항 효과 소자 및 자기 메모리
US6404674B1 (en) Cladded read-write conductor for a pinned-on-the-fly soft reference layer
US6538920B2 (en) Cladded read conductor for a pinned-on-the-fly soft reference layer
US6765824B2 (en) Magneto-resistance element capable of controlling the position and size of edge domain and the coercivity and magnetic memory
US6436526B1 (en) Magneto-resistance effect element, magneto-resistance effect memory cell, MRAM and method for performing information write to or read from the magneto-resistance effect memory cell
US6934130B2 (en) Magnetic device having shaped ferromagnetic film
JP5177938B2 (ja) 磁気メモリセルおよび磁気メモリアレイならびにそれらの製造方法
US8013407B2 (en) Magnetic memory device having a recording layer
KR20030078032A (ko) 자기 저항 효과 소자 및 이것을 갖는 자기 메모리
JP2004296869A (ja) 磁気ランダムアクセスメモリ
JP2007027415A (ja) 磁気記憶装置
US7525837B2 (en) Magnetoresistive effect element and magnetic memory
JP4900647B2 (ja) 磁気ランダムアクセスメモリ
JP2004087870A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP4667763B2 (ja) 磁気記憶素子および半導体装置
JP2003298145A (ja) 磁気抵抗効果素子および磁気メモリ装置
JPWO2009133744A1 (ja) 磁気記憶素子、及び磁気メモリ
JP2004158766A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2004296858A (ja) 磁気記憶素子及び磁気記憶装置
JP2004265905A (ja) 磁気記憶セルおよび磁気メモリデバイスならびに磁気メモリデバイスの製造方法
JP2006135292A (ja) 磁気抵抗効果素子
JP2009146995A (ja) 磁気記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20121023

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee