KR100724219B1 - 전자 부품 및 그 제조방법 - Google Patents

전자 부품 및 그 제조방법 Download PDF

Info

Publication number
KR100724219B1
KR100724219B1 KR1020050080853A KR20050080853A KR100724219B1 KR 100724219 B1 KR100724219 B1 KR 100724219B1 KR 1020050080853 A KR1020050080853 A KR 1020050080853A KR 20050080853 A KR20050080853 A KR 20050080853A KR 100724219 B1 KR100724219 B1 KR 100724219B1
Authority
KR
South Korea
Prior art keywords
internal electrode
dielectric layer
electrode layer
hetero
firing
Prior art date
Application number
KR1020050080853A
Other languages
English (en)
Other versions
KR20060050889A (ko
Inventor
가즈시게 이토
아키라 사토
Original Assignee
티디케이가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 티디케이가부시기가이샤 filed Critical 티디케이가부시기가이샤
Publication of KR20060050889A publication Critical patent/KR20060050889A/ko
Application granted granted Critical
Publication of KR100724219B1 publication Critical patent/KR100724219B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49163Manufacturing circuit on or in base with sintering of base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49206Contact or terminal manufacturing by powder metallurgy

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)
  • Thermistors And Varistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Credit Cards Or The Like (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Abstract

유전체층과 내부 전극층이 교대로 적층되어 있는 소자 본체를 가지며, 상기 유전체층 및/또는 상기 내부 전극층에는 헤테로상(hetero phase;異相) 이 형성되어 있고, 상기 헤테로상에는 Mg 원소 및 Mn 원소가 함유되어 있는 것을 특징으로 하는 전자 부품. 바람직하게는, 상기 헤테로상이 상기 유전체층과 상기 내부 전극층의 경계 부근의 적어도 일부에 형성되어 있다.
유전체층, 내부 전극층, 소자 본체, 헤테로상, 전자부품

Description

전자 부품 및 그 제조방법{ELECTRONIC DEVICE AND THE PRODUCTION METHOD}
이하에, 본 발명의 실시형태에 관해서, 도면에 기초하여 상세히 설명한다. 여기에서,
도 1 은 본 발명의 일실시형태에 관한 적층 세라믹 콘덴서의 단면도,
도 2 는 본 발명의 일실시형태에 관한 적층 세라믹 콘덴서의 요부 단면도,
도 3A 는 본 발명의 실시예에 관한 유전체층 및 내부 전극층의 Mg 원소의 원소 맵핑 결과를 나타내는 사진, 도 3B 는 유전체층 및 내부 전극층의 Mn 원소의 원소 맵핑 결과를 나타내는 사진, 도 3C 는 유전체층 및 내부 전극층의 반사 전자 이미지를 나타내는 사진,
도 4A 는 본 발명의 비교예에 관한 유전체층 및 내부 전극층의 Mg 원소의 원소 맵핑 결과를 나타내는 사진, 도 4B 는 유전체층 및 내부 전극층의 Mn 원소의 원소 맵핑 결과를 나타내는 사진, 도 4C 는 유전체층 및 내부 전극층의 반사 전자 이미지를 나타내는 사진이다.
본 발명은, 예를 들면 적층 세라믹 콘덴서 등의 전자 부품 및 그 제조방법에 관한 것이며, 더욱 상세하게는 IR 온도 의존성이 낮고, 평균 수명 등의 신뢰성이 높은 전자 부품 및 그 제조방법에 관한 것이다.
전자 부품으로서의 적층 세라믹 콘덴서는, 소형, 대용량, 고신뢰성의 전자 부품으로 널리 이용되고 있고, 1 대의 전자 기기 중에 사용되는 개수도 다수에 이른다. 최근, 기기의 소형ㆍ고성능화에 따라, 적층 세라믹 콘덴서에 대해 소형화, 대용량화, 저가격화, 고신뢰성화의 요구가 점점 더 엄격해지고 있다.
적층 세라믹 콘덴서는, 통상 내부 전극층용 페이스트와 유전체층용 페이스트를 시트법이나 인쇄법 등에 의해 적층하고, 적층체 중의 내부 전극층과 유전체층을 동시에 소성하여 제조된다.
내부 전극층의 도전재로는, 일반적으로 Pd 나 Pd 합금이 사용되고 있지만, Pd 는 고가이기 때문에 비교적 저렴한 Ni 이나 Ni 합금 등의 비금속이 사용되게 되었다. 내부 전극층의 도전재로서 비금속을 사용하는 경우, 대기중에서 소성을 행하면 내부 전극층이 산화되어 버리기 때문에, 유전체층과 내부 전극층의 동시 소성을 환원성 분위기 중에서 행할 필요가 있다. 그러나, 환원성 분위기 중에서 소성하면 유전체층이 환원되어 비저항이 낮아져 버린다. 이 때문에, 비환원성의 유전체 재료가 개발되고 있다.
그러나, 비환원성의 유전체 재료를 사용한 적층 세라믹 콘덴서는, 전계의 인가에 의한 IR (절연 저항; insulation resistance) 의 열화가 현저하고, 즉 IR 수명이 짧고, 신뢰성이 낮다는 문제가 있다.
또한, 콘덴서에는 용량의 온도 특성이 양호한 것도 요구되고, 특히 용도에 따라서는, 엄격한 조건하에서 용량의 온도 특성이 평탄한 것이 요구된다. 최근, 자동차의 엔진룸 내에 탑재되는 엔진 전자 제어 유닛 (ECU), 크랭크각 센서, 안티 록 브레이크 시스템 (ABS) 모듈 등의 각종 전자 장치에 적층 세라믹 콘덴서가 사용되게 되었다. 이들 전자 장치는, 엔진 제어, 구동 제어 및 브레이크 제어를 안정적으로 행하기 위한 것이기 때문에, 회로의 온도 안정성이 양호한 것이 요구된다.
이러한 문제를 해결하기 위해, 예를 들어 일본 특허 3348081 호 공보에는, 종래의 X7R 특성재와 비교하여, 희토류 산화물의 함유 비율을 높이고, 또한 Mg, Ca, Ba, Sr 및 Cr 에서 선택되는 원소의 산화물의 함유량을 0.1∼3 몰로 한 유전체 자기 조성물이 개시되어 있다. 이 문헌 기재의 발명에 의하면, 증발 비산되기 쉬운 Pb, Bi, Zn 을 함유하지 않기 때문에, 환원 분위기에서의 소성이 가능해지고, 용량의 온도 특성을 향상시킬 수 있고, X8R 특성을 만족하는 유전체 자기 조성물을 얻을 수 있다.
또한, 일본 특허 3341003 호 공보에는, 일본 특허 3348081 호 공보에 기재된 유전체 자기 조성물과 비교하여, Mg, Ca, Ba 및 Sr 에서 선택되는 원소의 산화물의 함유량을 적게 함으로써, 박층화한 경우에 있어서도, X8R 특성을 만족하는 유전체 자기 조성물이 개시되어 있다. 이 문헌 기재의 발명에 의하면, 희토류 산화물 중 고가의 란타노이드 계열 원소를 사용하지 않고 X8R 특성을 달성할 수 있다.
그러나, 이들 문헌 기재의 발명에 있어서는, 용량의 온도 의존성에 관해서는 개선되었지만, IR 온도 의존성이 크고, 특히 고온 사용시에서의 저항 (IR) 의 저하가 현저하고, 신뢰성이 떨어진다는 문제가 있었다.
본 발명은, 이러한 실상을 감안하여 이루어진 것으로, IR 온도 의존성이 낮고, 우수한 평균 수명 특성을 가지며, 신뢰성이 높은 적층 세라믹 콘덴서 등의 전자 부품 및 그 제조방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위해, 본 발명의 전자 부품은,
유전체층과 내부 전극층이 교대로 적층되어 있는 소자 본체를 가지며,
상기 유전체층 및/또는 상기 내부 전극층에는 헤테로상(hetero phase;異相)이 형성되어 있고,
상기 헤테로상에는 Mg 원소 및 Mn 원소가 함유되어 있는 것을 특징으로 한다.
본 발명에 있어서는, 상기 유전체층 중 및/또는 상기 내부 전극층 중에 Mg 원소 및 Mn 원소가 함유되어 있는 헤테로상을 형성함으로써, 고온시에서의 IR 의 저하를 유효하게 방지할 수 있고, IR 온도 의존성의 개선이 가능해진다. 또, 상기 헤테로상을 형성함으로써, 평균 수명 특성을 향상시키는 것이 가능해지고, 신뢰성의 향상을 도모할 수 있다.
"IR 온도 의존성" 은 절연 저항 IR 이 온도 변화에 대하여 어떻게 변동하는지를 확인하는 지표이다. 이 IR 온도 의존성은, 소정 온도 (예를 들어 150℃) 에서의 IR 이, 기준 온도 (예를 들어 실온 25℃) 에서의 IR 에 대하여 변화하는 비율 (변화율) 을 산출함으로써 평가할 수 있다. 복수의 온도 사이에서의 IR 의 변화율이 작을수록 IR 온도 의존성이 양호하고, 클수록 IR 온도 의존성이 나쁘다고 판 단할 수 있다. 예를 들어, 정전 용량의 온도 특성이 만족되었다 하더라도, 특히 고온측에서의 IR 온도 의존성이 나쁘면, 제품으로서의 실제 사용이 어려워진다.
본 발명에서는, 복수의 온도로서 실온(25℃)과 고온부(150℃)를 예시하고, 각각의 온도에서의 절연 저항을 IR25, IR150 로 했을 때, 하기 식 (1) 로 나타내는 "IR 유효자릿수 로스(loss of significant digits of IR)" 의 대소를 산출함으로써, IR 온도 의존성의 좋고 나쁨을 평가한다. "IR 유효자릿수 로스" 는, 그 값이 큰 (절대값이 작은) 편이, IR 온도 의존성이 작아진다. 본 발명에 있어서는, 하기 식으로 나타내는 "IR 유효자릿수 로스" 를 -2.00 이상으로 할 수 있다.
log (IR150/IR25) … (1)
본 발명에 있어서, 바람직하게는 상기 헤테로상이 상기 유전체층과 상기 내부 전극층의 경계 부근의 적어도 일부에 형성되어 있다.
상기 헤테로상은, 유전체층과 내부 전극층의 경계 부근에 형성됨으로써 보다 효과적으로 IR 온도 의존성을 저감할 수 있다. 또, 본 발명에 있어서는, 바람직하게는, 상기 헤테로상은 실질적으로 유전체층과 내부 전극층의 경계 부근에 형성되어 있으면 되고, 예를 들어, 유전체층 중에 형성되어 있어도 되고, 내부 전극층 중에 형성되어 있어도 된다.
본 발명에 있어서, 바람직하게는, 상기 내부 전극층에는 Ni 원소가 주성분으로 함유되어 있다. Ni 원소는, 예를 들어 Ni 합금의 형태로 함유되어 있어도 되고, Ni 합금으로는 Mn, Cr 및 Co 에서 선택되는 1 종 이상의 원소와 Ni 의 합금 등 을 들 수 있다. 상기 내부 전극층 중에 Ni 원소를 함유시킴으로써, 상기 헤테로상이 형성되기 쉬워진다.
본 발명에 있어서, 바람직하게는, 상기 내부 전극층에는 6 배위시의 유효 이온 반경이 0.065∼0.085nm 의 범위에 있는 양이온 원소가, 상기 내부 전극층 전체에 대하여 0 중량% 보다 많고, 2.4 중량% 이하 함유되어 있다. 상기 양이온 원소로는, I (0.067nm), Ge (0.067nm), Al (0.0675nm), Cu (0.068nm), Fe (0.069nm), Ni (0.070nm), Au (0.071nm), As (0.072nm), Cr (0.0755nm), Ga (0.076nm), At (0.076nm), Os (0.077nm), Nb (0.078nm), Ta (0.078nm), Co (0.079nm), Rh (0.080nm), Ir (0.082nm), Ru (0.082nm), Sn (0.083nm) 의 각 원소를 들 수 있고, 이들 중에서도 Al 원소가 특히 바람직하다. 또, 괄호내의 숫자는 6 배위시의 유효 이온 반경을 나타낸다. 또한, 본 명세서에 기재의 이온 반경은, 문헌 「R.D.Shannon, Acta Crystallogr., A32, 751 (1976)」에 기초하는 값이다.
본 발명에 있어서, 상기 내부 전극층에는 Mg 원소 및/또는 Mn 원소가 함유되어 있는 것이 바람직하다.
본 발명에 있어서, 바람직하게는, 상기 헤테로상에는 Ni 원소가 더 함유되어 있다.
본 발명에 있어서, 상기 헤테로상은 소정 두께를 갖고 있는 것이 바람직하고, 그 두께는 1㎛ 이하인 것이 바람직하고, 보다 바람직하게는 0.5㎛ 이하이다.
본 발명에 있어서, 상기 유전체층은 티탄산칼슘, 티탄산스트론튬, 티탄산바륨 등의 유전체 재료에 의해 구성되는 것이 바람직하다. 또한, 상기 유전체층에 는 Mg 원소나 Mn 원소, 또는 6 배위시의 유효 이온 반경이 0.065∼0.085nm 의 범위에 있는 양이온 원소가 함유되어 있어도 된다.
본 발명에 있어서, 바람직하게는 상기 유전체층의 두께 (t1) 와 상기 내부 전극층의 두께 (t2) 의 비 (t1/t2) 가 1≤t1/t2≤8 이다. t1/t2<1, 즉 유전체층의 두께 (t1) 가 지나치게 얇으면 쇼트 불량율이 증대하는 경향이 있다. 또한, t1/t2>8, 즉 유전체층의 두께 (t1) 가 지나치게 두꺼우면, 상기 헤테로상이 형성되기 어려워지고, IR 온도 의존성의 개선 효과를 얻을 수 없게 되는 경향이 있다.
본 발명의 전자 부품의 제조방법은,
유전체층과 내부 전극층이 교대로 적층되어 있는 소자 본체를 갖는 전자 부품을 제조하는 방법으로서,
내부 전극용 페이스트를 사용하여 소성후에 상기 내부 전극층을 구성하게 되는 소성전 내부 전극층을 형성하는 공정을 가지며,
상기 내부 전극용 페이스트에는, Ni 원소 및 6 배위시의 유효 이온 반경이 0.065∼0.085nm 의 범위에 있는 양이온 원소가 함유되어 있는 것을 특징으로 한다.
본 발명의 제조방법에 있어서, 바람직하게는 상기 양이온 원소가 Al 원소이다.
본 발명의 제조방법에 있어서, 바람직하게는,
그린 시트용 페이스트를 사용하여 소성후에 상기 유전체층을 구성하게 되는 그린 시트를 형성하는 공정을 더 가지며,
상기 그린 시트용 페이스트에는 Mg 원소 및 Mn 원소가 함유되어 있다.
본 발명의 제조방법에 있어서, 바람직하게는,
상기 그린 시트와 상기 소성전 내부 전극층을 교대로 적층하여 그린 칩을 형성하는 공정과,
상기 그린 칩을 소성하여 소결체를 얻는 공정과,
상기 소결체를 어닐링(annealing)하는 공정을 가지며,
상기 어닐링하는 공정의 어닐링 온도를 800℃ 보다 높게, 1300℃ 이하로 한다.
또는, 본 발명의 전자 부품의 제조방법은,
유전체층과 내부 전극층이 교대로 적층되어 있는 소자 본체를 갖는 전자 부품을 제조하는 방법으로서,
내부 전극용 페이스트를 사용하여 소성후에 상기 내부 전극층을 구성하게 되는 소성전 내부 전극층을 형성하는 공정과,
그린 시트용 페이스트를 사용하여 소성후에 상기 유전체층을 구성하게 되는 그린 시트를 형성하는 공정과,
상기 그린 시트와 상기 소성전 내부 전극층을 교대로 적층하여 그린 칩을 형성하는 공정과,
상기 그린 칩을 소성하여 소결체를 얻는 공정과,
상기 소결체를 어닐링하는 공정을 가지며,
상기 그린 시트용 페이스트에는 Mg 원소 및 Mn 원소가 함유되어 있고, 또한,
상기 어닐링하는 공정의 어닐링 온도를 1200∼1300℃ 로 하는 것을 특징으로 한다.
본 발명의 제조방법에 있어서, 상기 내부 전극용 페이스트에는 Mg 원소 및/또는 Mn 원소가 함유되어 있는 것이 바람직하다.
본 발명의 제조방법에 있어서, 바람직하게는 상기 유전체층 및/또는 상기 내부 전극층에 Mg 원소 및 Mn 원소를 함유하는 헤테로상을 형성시킨다.
본 발명의 제조방법에 있어서, 바람직하게는, 상기 헤테로상을 상기 유전체층과 상기 내부 전극층의 경계 부근의 적어도 일부에 형성시킨다.
본 발명의 제조방법에 있어서, 바람직하게는, 상기 유전체층의 두께 (t1) 와 상기 내부 전극층의 두께 (t2) 의 비 (t1/t2) 를 1≤t1/t2≤8 이 되도록 한다.
본 발명에 관한 전자 부품으로는, 특별히 한정되지 않지만, 적층 세라믹 콘덴서, 압전 소자, 칩 인덕터, 칩 배리스터, 칩 서미스터, 칩 저항, 그 밖의 표면 실장 (SMD) 칩형 전자 부품이 예시된다.
본 발명에 의하면, 적층 세라믹 콘덴서 등의 전자 부품에 있어서, 유전체층 및/또는 내부 전극층에 Mg 원소 및 Mn 원소가 함유되어 있는 헤테로상을 형성함으로써, IR 온도 의존성이 낮고, 우수한 평균 수명 특성을 가지며, 신뢰성이 높은 적층 세라믹 콘덴서 등의 전자 부품을 제공할 수 있다.
적층 세라믹 콘덴서 (1)
도 1 에 나타내는 바와 같이, 본 발명의 일실시형태에 관한 적층 세라믹 콘덴서 (1) 는, 유전체층 (2) 과 내부 전극층 (3) 이 교대로 적층된 구성의 콘덴서 소자 본체 (10) 를 갖는다. 이 콘덴서 소자 본체 (10) 의 양단부에는, 소자 본체 (10) 의 내부에서 교대로 배치된 내부 전극층 (3) 과 각각 도통하는 한쌍의 외부 전극 (4) 이 형성되어 있다. 콘덴서 소자 본체 (10) 의 형상에 특별히 제한은 없지만, 통상 직방체 형상이다. 또한, 그 치수에도 특별히 제한은 없고, 용도에 따라 적당한 치수로 하면 된다.
내부 전극층 (3) 은, 각 단면이 콘덴서 소자 본체 (10) 의 대향하는 2 단부의 표면에 교대로 노출되게 적층되어 있다. 한쌍의 외부 전극 (4) 은, 콘덴서 소자 본체 (10) 의 양단부에 형성되고, 교대로 배치된 내부 전극층 (3) 의 노출 단면에 접속되어 콘덴서 회로를 구성한다.
유전체층 (2)
유전체층 (2) 은, 유전체 자기 조성물로 구성되다.
유전체 자기 조성물을 구성하는 재질은 특별히 한정되지 않고, 예를 들면 티탄산칼슘, 티탄산스트론튬, 티탄산바륨 등의 유전체 재료에 의해 구성된다. 특히, 이들 유전체 재료 중에서도, 티탄산바륨 (바람직하게는, 조성식 BamTiO2 +m 으로 나타내고, m 이 0.995≤m≤1.010 이고, Ba 와 Ti 의 비가 0.995≤Ba/Ti≤1.010 이다) 을 적합하게 사용할 수 있다. 또, 유전체층 (2) 에는 각종 첨가 부성분을 함유시켜도 된다.
내부 전극층 (3)
내부 전극층 (3) 에 함유되는 도전재는 특별히 한정되지 않지만, 비교적 저 가의 비금속인 Ni 또는 Ni 합금을 사용하는 것이 바람직하다. 내부 전극층 (3) 을 Ni 또는 Ni 합금으로 형성함으로써, 후술하는 헤테로상 (5) 의 형성을 촉진할 수 있다. Ni 합금으로는, Mn, Cr 및 Co 에서 선택되는 1 종 이상의 원소와 Ni 의 합금이 바람직하고, 합금 중의 Ni 함유량은 95 중량% 이상인 것이 바람직하다. 또, Ni 또는 Ni 합금 중에는, P 등의 각종 미량 성분이 0.1 중량% 정도 이하 포함되어 있어도 된다. 내부 전극층 (3) 의 두께는 용도 등에 따라 적절하게 결정하면 되지만, 통상 0.1∼3㎛, 특히 0.2∼2.0㎛ 정도인 것이 바람직하다.
본 실시형태에 있어서는, 내부 전극층 (3) 에는 6 배위시의 유효 이온 반경이 0.065∼0.085nm 의 범위에 있는 양이온 원소가, 상기 내부 전극층 전체에 대하여, 바람직하게는 0 중량% 보다 많게, 2.4 중량% 이하, 보다 바람직하게는 0.1 중량% 이상, 2.0 중량% 이하 함유된다. 상기 양이온 원소로는, I, Ge, Al, Cu, Fe, Ni, Au, As, Cr, Ga, At, Os, Nb, Ta, Co, Rh, Ir, Ru, Sn 의 각 원소를 들 수 있고, 이들 중에서도 Al 원소가 특히 바람직하다.
헤테로상 (5)
본 실시형태에 있어서는, 적어도 Mg 원소 및 Mn 원소를 함유하고, 유전체층 (2) 및 내부 전극층 (3) 과는 다른 조성비를 갖는 편석층인 헤테로상 (5) 이, 유전체층 (2) 및/또는 내부 전극층 (3) 에 형성되어 있다. 헤테로상 (5) 은, 유전체층 (2) 혹은 내부 전극층 (3) 중 어느 하나에 형성되어 있으면 되지만, 도 2 에 나타내는 바와 같이, 유전체층 (2) 과 내부 전극층 (3) 의 경계 부근의 적어도 일부에 형성되어 있는 것이 바람직하다.
Mg 원소 및 Mn 원소를 함유하는 헤테로상 (5) 을 유전체층 (2) 혹은 내부 전극층 (3) 에 형성함으로써, 고온시에서의 IR 의 저하를 유효하게 방지할 수 있고, IR 온도 의존성의 저감이 가능해진다. 특히, 헤테로상 (5) 을 유전체층 (2) 과 내부 전극층 (3) 의 경계 부근의 적어도 일부에 형성함으로써, IR 온도 의존성의 개선 효과를 높일 수 있다.
헤테로상 (5) 중에서의 Mg 원소의 함유량은, 헤테로상 (5) 전체에 대하여 10∼50 중량% 정도인 것이 바람직하다. 동일하게, Mn 원소의 함유량은, 헤테로상 (5) 전체에 대하여 0.1∼50 중량% 정도인 것이 바람직하다. Mg 원소의 함유량이 지나치게 적으면, IR 온도 의존성의 저감 효과를 얻을 수 없게 되는 경향이 있다. 또, Mg 원소 및 Mn 원소는 헤테로상 (5) 중에서는 산화물로서 존재한다.
헤테로상 (5) 의 형상이나 크기에 관해서는, 특별히 한정되지 않지만, 헤테로상 (5) 은 소정 두께를 갖고 있는 것이 바람직하고, 그 두께는, 바람직하게는 1㎛ 이하, 보다 바람직하게는 0.5㎛ 이하이다. 헤테로상 (5) 의 두께가 지나치게 크면, 상유전체층의 부분이 많아지고, 유전율이 낮아지는 경향이 있다.
본 실시형태에 있어서는, 유전체층 (2) 의 두께 (t1) 와 내부 전극층 (3) 의 두께 (t2) 의 비 (t1/t2) 가, 바람직하게는 1≤t1/t2≤8, 보다 바람직하게는 2≤t1/t2≤6 이다. t1/t2<1, 즉 유전체층의 두께 (t1) 가 지나치게 얇으면, 인접하는 내부 전극층 (3) 끼리의 거리가 지나치게 가까워져 쇼트 불량율이 증대하는 경향이 있다. 한편, t1/t2>8, 즉 유전체층의 두께 (t1) 가 지나치게 두꺼우면, 헤테로상 (5) 의 형성이 어려워지고, IR 온도 의존성의 개선 효과를 얻을 수 없게 되 는 경향이 있다. 또, 유전체층 (2) 및 내부 전극층 (3) 의 두께에 관해서는, 특별히 한정되지 않지만, 통상 유전체층 (2) 의 두께 (t1) 가 3∼7㎛ 정도, 내부 전극층 (3) 의 두께 (t2) 가 0.5∼2㎛ 정도이다.
외부 전극 (4)
외부 전극 (4) 에 함유되는 도전재는 특별히 한정되지 않지만, 본 발명에서는 저가의 Ni, Cu 나 이들의 합금을 사용할 수 있다. 외부 전극 (4) 의 두께는 용도 등에 따라 적절하게 결정하면 되지만, 통상 10∼50㎛ 정도인 것이 바람직하다.
적층 세라믹 콘덴서의 제조방법
본 실시형태의 적층 세라믹 콘덴서는, 종래의 적층 세라믹 콘덴서와 마찬가지로, 페이스트를 사용한 통상의 인쇄법이나 시트법에 의해 그린 칩을 제작하고, 이것을 소성한 후 외부 전극을 인쇄 또는 전사하여 소성함으로써 제조된다. 이하, 제조방법에 관해서 구체적으로 설명한다.
먼저, 그린 시트용 페이스트에 포함되는 유전체 자기 조성물 분말을 준비하고, 이것을 도료화하여 그린 시트용 페이스트를 조정한다.
그린 시트용 페이스트는, 유전체 자기 조성물 분말과 유기 비히클을 혼련한 유기계의 도료이어도 되고, 수계의 도료이어도 된다.
유전체 자기 조성물 분말로는, 상기 산화물이나 그 혼합물, 복합 산화물을 사용할 수 있지만, 그 외에, 소성에 의해 상기 산화물이나 복합 산화물이 되는 각종 화합물, 예를 들어, 탄산염, 옥살산염, 질산염, 수산화물, 유기 금속 화합물 등 에서 적절하게 선택하고 혼합하여 사용할 수도 있다. 유전체 자기 조성물 분말 중의 각 화합물의 함유량은, 소성후에 상기 유전체 자기 조성물의 조성이 되도록 결정하면 된다. 도료화하기 전의 상태에서, 유전체 자기 조성물 분말의 입자 직경은 통상 평균 입자 직경 0.1∼1㎛ 정도이다.
본 실시형태에 있어서는, 그린 시트용 페이스트에는 헤테로상 (5) 을 형성하기 위해 Mg 원소 및 Mn 원소를 더 함유시키는 것이 바람직하다. Mg 원소 및 Mn 원소의 첨가량은 특별히 한정되지 않지만, 소성후에 있어서의 유전체층 (2) 과 헤테로상 (5) 의 비율에 따라 적절하게 조정하면 된다. Mg 원소 및 Mn 원소는, 산화물 또는 소성에 의해 산화물이나 복합 산화물이 되는 각종 화합물 등의 분말로서 첨가할 수 있다.
유기 비히클이란, 바인더를 유기 용제 중에 용해한 것이다. 유기 비히클에 사용하는 바인더는 특별히 한정되지 않고, 에틸셀룰로오스, 폴리비닐부티랄 등의 통상의 각종 바인더에서 적절하게 선택하면 된다. 또한, 사용하는 유기 용제도 특별히 한정되지 않고, 인쇄법이나 시트법 등, 이용하는 방법에 따라, 테르피네올, 부틸카르비톨, 아세톤, 톨루엔 등의 각종 유기 용제에서 적절하게 선택하면 된다.
또한, 그린 시트용 페이스트를 수계의 도료로 하는 경우에는, 수용성의 바인더나 분산제 등을 물에 용해시킨 수계 비히클과, 유전체 원료를 혼련하면 된다. 수계 비히클에 사용하는 수용성 바인더는 특별히 한정되지 않고, 예를 들어 폴리비닐알콜, 셀룰로오스, 수용성 아크릴 수지 등을 사용하면 된다.
내부 전극용 페이스트는, Ni 나 Ni 합금으로 이루어지는 도전재, 또는 소성 후에 Ni 나 Ni 합금이 되는 각종 산화물, 유기 금속 화합물, 수지산염(resinate) 등과 상기 유기 비히클을 혼련하여 조제한다.
내부 전극용 페이스트에는, 6 배위시의 유효 이온 반경이 0.065∼0.085nm 의 범위에 있는 양이온 원소가 더 함유되어 있다. 상기 양이온 원소로는, I, Ge, Al, Cu, Fe, Ni, Au, As, Cr, Ga, At, Os, Nb, Ta, Co, Rh, Ir, Ru, Sn 의 각 원소를 들 수 있고, 이들 중에서도 Al 원소가 특히 바람직하다. 상기 양이온 원소의 첨가량은, 도전재인 Ni 나 Ni 합금에 대하여 0 중량% 보다 많고, 2.4 중량% 이하로 하는 것이 바람직하다.
본 실시형태에 있어서는, 6 배위시의 유효 이온 반경이 0.065∼0.085nm 의 범위에 있는 양이온 원소를 내부 전극용 페이스트에 함유시켜 소성전 내부 전극층을 형성하고 이것을 소성함으로써, 헤테로상 (5) 의 형성, 특히 유전체층 (2) 과 내부 전극층 (3) 의 경계 부근에서의 헤테로상 (5) 의 형성을 촉진할 수 있고, 고온시에서의 IR 의 저하를 유효하게 방지하고, IR 온도 의존성의 저감이 가능해진다.
그 이유로는, 반드시 명확하지는 않지만 이하의 이유가 고려된다.
즉, 소성전 내부 전극층에 함유되어 있는 상기 양이온 원소는, 헤테로상 (5) 의 형성을 촉진시키는 효과가 있고, 또한 이 종류의 원소가 어닐링에 의해 유전체층 (2) 과 내부 전극층 (3) 의 경계 부근으로 이동하여, 이 경계 부근에서의 헤테로상 (5) 의 형성을 촉진하고 있다고 생각된다.
또, 6 배위시의 유효 이온 반경이 0.065∼0.085nm 의 범위에 있는 양이온 원 소는, 어닐링에 의해 유전체층 (2) 과 내부 전극층 (3) 의 경계 부근으로 이동해 버리기 때문에, 소성후의 내부 전극층 (3) 중에서의 함유량은, 소성전 내부 전극 중에서의 함유량과 비교하여 1/10∼1/100 정도까지 감소되어 버린다.
또한, 내부 전극용 페이스트는, 헤테로상 (5) 을 형성하기 위해 Mg 원소 및 Mn 원소를 더 함유하고 있어도 된다. 이들 원소를 내부 전극용 페이스트 중에 함유시킴으로써, 헤테로상 (5) 의 형성을 촉진시킬 수 있다.
또, 6 배위시의 유효 이온 반경이 0.065∼0.085nm 의 범위에 있는 양이온 원소나 Mg 원소 및 Mn 원소는, 산화물이나, 소성에 의해 산화물이나 복합 산화물이 되는 각종 화합물 등의 분말로서 첨가할 수 있다.
외부 전극용 페이스트는, 상기 내부 전극용 페이스트와 동일하게 하여 조제하면 된다.
상기 각 페이스트 중의 유기 비히클의 함유량에 특별히 제한은 없고, 통상의 함유량, 예를 들어, 바인더는 1∼5 중량% 정도, 용제는 10∼50 중량% 정도로 하면 된다. 또한, 각 페이스트 중에는, 필요에 따라 각종 분산제, 가소제, 유전체, 절연체 등에서 선택되는 첨가물이 함유되어 있어도 된다. 이들의 총 함유량은 10 중량% 이하로 하는 것이 바람직하다.
인쇄법을 이용하는 경우, 그린 시트용 페이스트 및 내부 전극용 페이스트를 PET 등의 기판상에 적층 인쇄하여 소정 형상으로 절단한 후, 기판으로부터 박리하여 그린 칩으로 한다.
또한, 시트법을 이용하는 경우, 그린 시트용 페이스트를 사용하여 그린 시트 를 형성하고, 그 위에 내부 전극용 페이스트를 인쇄한 후, 이들을 적층하여 그린 칩으로 한다.
소성전에, 그린 칩에 탈바인더 처리를 실시한다. 탈바인더 처리는, 내부 전극층 페이스트 중의 도전재의 종류에 따라 적절하게 결정하면 되지만, 도전재로서 Ni 나 Ni 합금 등의 비금속을 사용하는 경우, 탈바인더 분위기 중의 산소 분압을 10-45∼105 Pa 로 하는 것이 바람직하다. 산소 분압이 상기 범위 미만이면, 탈바인더 효과가 저하된다. 또한 산소 분압이 상기 범위를 초과하면 내부 전극층이 산화되는 경향이 있다.
또한, 그 이외의 탈바인더 조건으로는, 승온 속도를 바람직하게는 5∼300℃/시간, 보다 바람직하게는 10∼100℃/시간, 유지 온도를 바람직하게는 180∼400℃, 보다 바람직하게는 200∼350℃, 온도 유지 시간을 바람직하게는 0.5∼24 시간, 보다 바람직하게는 2∼20 시간으로 한다. 또한, 소성 분위기는 공기 혹은 환원성 분위기로 하는 것이 바람직하고, 환원성 분위기에 있어서의 분위기 가스로는, 예를 들어 N2 와 H2 의 혼합 가스를 가습하여 사용하는 것이 바람직하다.
그린 칩 소성시의 분위기는, 내부 전극용 페이스트 중의 도전재의 종류에 따라 적절하게 결정하면 되지만, 도전재로서 Ni 나 Ni 합금 등의 비금속을 사용하는 경우, 소성 분위기 중의 산소 분압은 10-9∼10-4 Pa로 하는 것이 바람직하다. 산소 분압이 상기 범위 미만이면, 내부 전극층의 도전재가 이상 소결을 일으켜 도중에 끊겨 버리는 경우가 있다. 또한, 산소 분압이 상기 범위를 초과하면 내부 전극층 이 산화되는 경향이 있다.
또한, 소성 시간의 유지 온도는, 바람직하게는 1100∼1400℃, 보다 바람직하게는 1200∼1300℃ 이다. 유지 온도가 상기 범위 미만이면 치밀화가 불충분해지고, 상기 범위를 초과하면, 내부 전극층의 이상 소결에 의해 전극이 도중에 끊기거나, 내부 전극층 구성 재료의 확산에 의한 용량 온도 특성의 악화, 유전체 자기 조성물의 환원이 생기기 쉬워진다.
그 외의 소성 조건으로는, 승온 속도를 바람직하게는 50∼500℃/시간, 보다 바람직하게는 200∼300℃/시간, 온도 유지 시간을 바람직하게는 0.5∼8 시간, 보다 바람직하게는 1∼3 시간, 냉각 속도를 바람직하게는 50∼500℃/시간, 보다 바람직하게는 200∼300℃/시간으로 한다. 또한, 소성 분위기는 환원성 분위기로 하는 것이 바람직하고, 분위기 가스로는 예를 들어 N2 와 H2 의 혼합 가스를 가습하여 사용하는 것이 바람직하다.
환원성 분위기 중에서의 소성후에 콘덴서 소자 본체에 어닐링을 실시한다.
본 실시형태에 있어서는, 어닐링은 유전체층을 재산화(re-oxidation)하는 동시에, 헤테로상 (5) 을 형성시키는 것을 목적으로 하고 있다.
어닐링시의 유지 온도 (어닐링 온도) 는, 800℃ 보다 높고, 1300℃ 이하로 하는 것이 바람직하고, 보다 바람직하게는 900℃ 이상, 1300℃ 이하로 한다. 유지 온도를 상기 범위로 함으로써, 헤테로상 (5) 을 효과적으로 형성시킬 수 있고, IR 온도 의존성을 개선할 수 있다. 유지 온도를 800℃ 이하로 하면 유전체층의 산화가 불충분해지고 IR 이 낮아지는 동시에, 헤테로상 (5) 의 형성이 불충분해지고 IR 온도 의존성이 악화되어 버린다. 한편, 유지 온도가 1300℃ 를 초과하면, 내부 전극층이 산화되어 용량이 저하될 뿐만 아니라, 내부 전극층이 유전체 베이스 (素地) 와 반응해버려, 용량 온도 특성의 악화, IR 의 저하, IR 수명의 저하가 발생하기 쉬워진다.
그 외의 어닐링 조건으로는, 온도 유지 시간을 바람직하게는 1∼20 시간, 보다 바람직하게는 2∼10 시간, 냉각 속도를 바람직하게는 50∼500℃/시간, 보다 바람직하게는 100∼300℃/시간으로 한다. 또한, 어닐링 분위기 중의 산소 분압은 10-3 Pa 이상, 특히 10-2∼10Pa로 하는 것이 바람직하다. 산소 분압이 상기 범위 미만이면 유전체층의 재산화가 어렵고, 상기 범위를 초과하면 내부 전극층이 산화되는 경향이 있다. 어닐링의 분위기 가스로는, 예를 들면, 가습한 N2 가스 등을 사용하는 것이 바람직하다.
상기 탈바인더 처리, 소성 및 어닐링에 있어서, N2 가스나 혼합 가스 등을 가습하기 위해서는, 예를 들어 웨터 등을 사용하면 된다. 이 경우, 수온은 5∼75℃ 정도가 바람직하다.
탈바인더 처리, 소성 및 어닐링은, 연속적으로 행해도 되고, 독립적으로 행해도 된다.
상기와 같이 하여 얻어진 콘덴서 소자 본체에, 예를 들어 배럴 연마나 샌드블래스트 등에 의해 단면 연마를 실시하고, 외부 전극용 페이스트를 인쇄 또는 전 사하고 소성하여 외부 전극 (4) 을 형성한다. 외부 전극용 페이스트의 소성 조건은, 예를 들어 가습한 N2 와 H2 의 혼합 가스 중에서 600∼800℃ 로 10 분∼1 시간 정도로 하는 것이 바람직하다. 그리고, 필요에 따라 외부 전극 (4) 표면에 도금 등에 의해 피복층을 형성한다.
이렇게 하여 제조된 본 발명의 적층 세라믹 콘덴서는, 납땜 등에 의해 프린트 기판상 등에 실장되어 각종 전자 기기 등에 사용된다.
이상, 본 발명의 실시형태에 관해 설명하였지만, 본 발명은 상술한 실시형태에 전혀 한정되지 않고, 본 발명의 요지를 일탈하지 않는 범위내에서 다양하게 개변할 수 있다.
예를 들면, 상술한 실시형태에서는, 적층 세라믹 콘덴서 (1) 의 제조에 있어서, 내부 전극용 페이스트에 6 배위시의 유효 이온 반경이 0.065∼0.085nm 의 범위에 있는 양이온 원소를 함유시켰지만, 이 종류의 원소를 함유시키지 않아도 된다. 이 경우에 있어서는, 헤테로상 (5) 을 효과적으로 형성시키기 위해서는, 어닐링 공정에서의 유지 온도 (어닐링 온도) 를 1200∼1300℃ 로 할 필요가 있다.
실시예
이하, 본 발명을 더욱 상세한 실시예에 기초하여 설명하지만, 본 발명은 이들 실시예에 한정되지 않는다.
실시예 1
먼저, 주성분으로서 BaTiO3 을, 부성분으로서 V2O5, CaZrO3, Y2O3, Yb2O3, (Ba0.6Ca0.4)SiO3 을 각각 준비했다.
이어서, 준비한 부성분을 볼밀로 20 시간 습식 분쇄하고, 900℃ 및 4 시간의 조건으로 대기 분위기 중에서 예비 소결한 후, 해쇄(disintegrating)를 위해 볼밀로 20 시간 습식 분쇄하여 부성분의 첨가물로 했다. 그리고, 주성분과 예비 소결한 부성분의 첨가물을, 볼밀로 19 시간 습식 분쇄하고 건조시켜 유전체 재료를 얻었다. 또, 유전체 재료의 배합비는 이하와 같다.
BaTiO3 : 100 몰
V2O5 : 0.1 몰
CaZrO3 : 1.5 몰
Y2O3 : 2.0 몰
Yb2O3 : 1.5 몰
(Ba0 .6Ca0 .4)SiO3 : 3.0 몰
이어서, 얻어진 유전체 재료를 사용하여 유전체 재료 100 중량부와, MgO : 0.9 몰과, MnO : 0.3 몰 (단, MgO, MnO 는 BaTiO3 100 몰에 대하여) 과, 아크릴 수지 : 5.0 중량부와, 프탈산벤질부틸 : 2.5 중량부와, 미네랄스피릿 : 6.5 중량부와, 아세톤 : 4.0 중량부와, 톨루엔 20.5 : 중량부와 메틸에틸케톤 : 41.5 중량부를 볼밀로 혼합하고 페이스트화하여 그린 시트용 페이스트를 얻었다.
다음으로, Ni 입자 : 44.6 중량부와, 공재료(共材)로서 Al2O3 : 1.5 중량부와, 테르피네올 : 52 중량부와, 에틸셀룰로오스 : 1.5 중량부와, 벤조트리아졸 : 0.4 중량부를 3 개 롤에 의해 혼련하고 슬러리화하여 내부 전극용 페이스트를 얻었다. 공재료로서의 Al2O3 은, Ni 입자에 대하여 2.5 중량% 가 되도록 첨가했다. 또, 본 실시예에서는, 내부 전극용 페이스트에 함유되는 Al2O3 은, 이후에 설명하는 바와 같이, 소성중에 유전체층 및 내부 전극층의 경계 부근에 확산된다. 그 때문에, 소성후의 내부 전극층에 실제로 함유되게 되는 Al2O3 의 양은, 내부 전극용 페이스트에 함유되어 있는 Al2O3 의 양보다도 적어진다.
이들 페이스트를 사용하여, 이하와 같이 하여, 도 1 에 나타내는 적층형 세라믹 칩 콘덴서 (1) 를 제조했다.
먼저, 얻어진 그린 시트용 페이스트를 사용하여 PET 필름상에 그린 시트를 형성했다. 그 위에 내부 전극용 페이스트를 인쇄한 후, PET 필름으로부터 시트를 박리했다. 이어서, 이들 그린 시트와 보호용 그린 시트 (내부 전극용 페이스트를 인쇄하지 않은 것) 를 적층, 압착하여 그린 칩을 얻었다.
또, 본 실시예에서는, 소성후의 유전체층 (2) 의 두께 (t1) 와 내부 전극층 (3) 의 두께 (t2) 의 비 (t1/t2) 가 t1/t2=0.1∼9 가 되도록 (표 1, 2 참조) 각각 그린 시트 및 소성전 내부 전극층의 두께를 변화시켰다.
이어서, 그린 칩을 소정 사이즈로 절단하고, 탈바인더 처리, 소성 및 어닐링 을 하기 조건으로 행하여 적층 세라믹 소성체를 얻었다.
탈바인더 처리 조건은, 승온 속도 : 30℃/시간, 유지 온도 : 260℃, 온도 유지 시간 : 8 시간, 분위기 : 공기중으로 하였다. 소성 조건은, 승온 속도 : 200℃/시간, 유지 온도 : 1245℃, 온도 유지 시간 : 2 시간, 냉각 속도 : 300℃/시간, 분위기 가스 : 가습한 N2+H2 혼합 가스 (산소 분압 : 10-2 Pa) 로 하였다.
어닐링은, 어닐링 온도를 표 1, 2 에 나타내는 각 온도 (800∼1300℃) 로 행하였다. 그 밖의 어닐링 조건으로는, 승온 속도 : 200℃/시간, 온도 유지 시간 : 2 시간, 냉각 속도 : 300℃/시간, 분위기 가스 : 가습한 N2 가스 (산소 분압 : 10-1 Pa) 로 했다. 소성 및 어닐링시의 분위기 가스의 가습에는 수온을 5∼75℃ 로 한 웨터를 사용했다.
이어서, 얻어진 적층 세라믹 소성체의 단면을 샌드블래스트로 연마한 후, 외부 전극으로서 In-Ga 를 도포하여, 도 1 에 나타내는 적층 세라믹 콘덴서의 시료를 얻었다. 본 실시예에서는, 표 1, 2 에 나타내는 바와 같이, 소성후의 유전체층 (2) 의 두께 (t1) 와 내부 전극층 (3) 의 두께 (t2) 의 비 (t1/t2) 가 t1/t2=0.1∼9, 어닐링 온도가 800∼1300℃ 인 각 시료를 얻었다.
얻어진 콘덴서 시료의 사이즈는 3.2mm×1.6mm×0.6mm 이며, 내부 전극층에 끼워진 유전체층의 수는 4 로 하여, 표 1, 2 에 나타내는 바와 같이, 1 층당 유전체층의 두께 (t1) 는 1∼9㎛, 내부 전극층의 두께 (t2) 는 1㎛ 또는 10㎛ 로 하였 다.
또, 유전체층의 두께의 측정방법으로는, 먼저 얻어진 콘덴서 시료를 내부 전극에 수직인 면에서 절단하여, 그 절단면에 관한 SEM 사진을 촬영하였다. 다음으로, SEM 사진상에서 내부 전극과 수직인 선을 그어, 그 내부 전극과 대치하는 이웃의 내부 전극과의 거리를 측정했다. 이것을 20 회 행하고, 그 측정치의 평균을 구하여, 이것을 유전체층의 두께로 했다.
얻어진 각 콘덴서 시료에 관해, EPMA 분석 및 반사 전자 이미지 (BEI) 의 측정에 의한 헤테로상 유무의 확인 및 IR 온도 의존성 (유효자릿수 로스) 을 평가했다. 또한, 특정 시료에 관해서는 평균 수명을 측정했다.
EPMA 분석, 반사 전자 이미지 ( BEI ) 의 측정
각 콘덴서 시료에 관해, EPMA 분석 및 SEM 에 의한 반사 전자 이미지 (BEI) 를 측정했다.
EPMA 분석에 있어서는, 각 시료의 유전체층 및 내부 전극층의 절단면에 관해 EPMA 를 측정하고, Mg 원소 및 Mn 원소의 원소 맵핑을 행하였다. 측정은, 시야 30㎛×30㎛ 의 범위에 관해 행하였다. 이어서, 원소 맵핑의 결과, 얻어진 사진으로부터 Mg 원소 및 Mn 원소를 함유하는 헤테로상의 유무를 확인했다. 각 시료의 헤테로상의 유무를 표 1 에 나타낸다. 또한, 원소 맵핑의 결과, 얻어진 사진을 도 3A, 도 3B, 도 4A 및 도 4B 에 나타낸다. 또, 도 3A, 도 3B 는, t1/t2=3, 어닐링 온도를 1300℃ 로 한 시료 (본 발명의 실시예의 시료) 의 사진, 도 4A, 도 4B 는, t1/t2=3, 어닐링 온도를 800℃ 로 한 시료 (본 발명의 비교예의 시료) 의 사진 이다.
반사 전자 이미지 (BEI) 의 측정은, 각 시료의 유전체층 및 내부 전극층의 절단면에 관해, 주사 전자현미경 (SEM : 일본전자사 제조의 제품번호 JSM-T300) 을 이용하여 SEM 사진을 촬영함으로써 행하였다. 측정은, EPMA 분석과 동일한 시야에 대해 행하였다. 측정의 결과, 얻어진 사진을 도 3C 및 도 4C 에 나타낸다. 또, 도 3C 는, t1/t2=3, 어닐링 온도를 1300℃ 로 한 시료 (본 발명의 실시예의 시료) 의 사진, 도 4C 는, t1/t2=3, 어닐링 온도를 800℃ 로 한 시료 (본 발명의 비교예의 시료) 의 사진이다.
IR 온도 의존성 (유효 자릿수 로스)
먼저, 각 콘덴서 시료에 관해, 25℃ 에서의 절연 저항 IR25 및 150℃ 에서의 절연 저항 IR150 을 각각 측정했다. 절연 저항의 측정은, 절연 저항계 (아드반테스트사 제조 R8340A) 를 사용하여, 25℃ 및 150℃ 에서 DC7V/㎛ 을 60 초간 인가한 후의 절연 저항 IR (단위는 Ω) 을 측정했다. 이어서, 절연 저항치 IR150 및 IR25 로부터 하기 식 (1) 로 나타내는 유효자릿수 로스(loss of significant digits)를 산출했다. 본 실시예에서는, 바람직하게는 -2.00 이상을 양호한 것으로 하였다. 결과를 표 2 에 나타낸다.
log (IR150/IR25) … (1)
평균 수명의 측정
t1/t2=3, 어닐링 온도를 각각 800℃, 1000℃ 및 1300℃, t1/t2=8, 어닐링 온 도를 1300℃ 로 한 각 콘덴서 시료에 대하여, 200℃ 에서 10V/㎛ 의 직류 전압의 인가상태로 유지함으로써, 평균 수명을 측정했다. 이 평균 수명은, 10 개의 콘덴서 시료에 관해 행하고, 평균 수명 시간을 측정함으로써 평가했다. 본 실시예에 있어서는, 인가 개시로부터 절연 저항이 한자리수 빠지기까지의 시간을 수명으로 정의했다. 수명 시간은 길수록 바람직하고, 본 실시예에 있어서는 10 시간 이상을 양호한 것으로 했다. 결과를 표 3 에 나타낸다.
유전체층두께(t1) [㎛] 내부전극층 두께(t2) [㎛] 두께비 (t1/t2) 헤테로상의 유무
어닐링 온도
800℃ 900℃ 1000℃ 1100℃ 1200℃ 1300℃
9 1 9 없음 없음 없음 없음 없음 없음
8 1 8 없음 있음 있음 있음 있음 있음
7 1 7 없음 있음 있음 있음 있음 있음
5 1 5 없음 있음 있음 있음 있음 있음
3 1 3 없음 있음 있음 있음 있음 있음
1 1 1 없음 있음 있음 있음 있음 있음
1 10 0.1 없음 있음 있음 있음 있음 있음
유전체층두께(t1) [㎛] 내부전극층 두께(t2) [㎛] 두께비 (t1/t2) IR 온도 의존성
어닐링 온도
800℃ 900℃ 1000℃ 1100℃ 1200℃ 1300℃
9 1 9 -2.55 -2.34 -2.21 -2.14 -2.05 -2.01
8 1 8 -2.45 -1.99 -1.99 -1.97 -1.8 -1.73
7 1 7 -2.34 -1.96 -1.95 -1.92 -1.76 -1.71
5 1 5 -2.14 -1.96 -1.93 -1.89 -1.72 -1.65
3 1 3 -2.13 -1.93 -1.86 -1.79 -1.69 -1.62
1 1 1 -2.01 -1.86 -1.78 -1.71 -1.54 -1.49
1 10 0.1 - - - - - -
단, 표 중 「-」은 쇼트 불량
평가 1
표 1 에, 소성후의 유전체층 (2) 의 두께 (t1) 와 내부 전극층 (3) 의 두께 (t2) 의 비 (t1/t2) 를 t1/t2=0.1∼9, 어닐링 온도를 800∼1300℃ 로 한 각 시료에서의, Mg 원소 및 Mn 원소를 함유하는 헤테로상의 유무를 표 2 에 각 시료의 IR 온도 의존성 (유효자릿수 로스) 의 값을 나타낸다.
표 1 로부터, t1/t2=0.1∼8 로 하고, 어닐링 온도를 900∼1300℃ 로 한 시료는, 유전체층 혹은 내부 전극층에 Mg 원소 및 Mn 원소를 함유하는 헤테로상이 형성되어 있는 것을 확인할 수 있었다.
또한, t1/t2=3, 어닐링 온도를 1300℃ 로 한 시료 (본 발명의 실시예의 시료) 의 Mg 원소의 원소 맵핑 결과를 나타내는 사진 (도 3A), Mn 원소의 원소 맵핑 결과를 나타내는 사진 (도 3B), 반사 전자 이미지 (도 3C) 로부터, Mg 원소 및 Mn 원소를 함유하는 헤테로상이, 유전체층과 내부 전극층의 경계 부근에 형성되어 있는 것을 확인할 수 있다. 이 경향은, Mg 원소 및 Mn 원소를 함유하는 헤테로상이 형성되어 있는 다른 시료에서도 동일했다. 또, 도 3A∼도 3C 는, 상호 동일한 시야에 대한 사진이며, 또한 도 3A 및 도 3B 중의 백색부분은 각각 Mg 원소 및 Mn 원소의 편석을 나타내고 있고, 도 3C 중의 흑색부분은 Ni 전극을 나타내고 있다.
한편, 어닐링 온도를 800℃ 로 한 시료에 있어서는, 도 4A∼도 4C 에 나타내는 바와 같이, 어닐링 온도를 1300℃ 로 한 시료와는 달리, Mg 원소 및 Mn 원소를 함유하는 헤테로상이 형성되어 있지 않은 것을 확인할 수 있다. 또, 도 4A∼도 4C 에서도, 도 4A 및 도 4B 중의 백색부분은 각각 Mg 원소 및 Mn 원소의 편석을 나타내고 있고, 도 4C 중의 흑색부분은 Ni 전극을 나타내고 있다.
또한, 표 2 로부터, t1/t2=1∼8 로 하고, 어닐링 온도를 900∼1300℃ 로 한 시료는, 모두 IR 온도 의존성 (유효자릿수 로스) 이 -2.00 이상이 되어 IR 온도 의존성이 낮은 것을 확인할 수 있었다.
한편, t1/t2=0.1 로 한 시료는, 유전체층이 지나치게 얇아 모든 시료가 쇼트 불량이 되었다. 또한, t1/t2=9 로 한 시료는, Mg 원소 및 Mn 원소를 함유하는 헤테로상이 형성되지 않고, IR 온도 의존성 (유효자릿수 로스) 이 -2.00 보다 작은 값이 되어 IR 온도 의존성이 떨어지는 결과가 되었다.
또한, 어닐링 온도를 800℃ 로 한 시료는, t1/t2 의 값에 관계없이, Mg 원소 및 Mn 원소를 함유하는 헤테로상이 형성되지 않고, IR 온도 의존성 (유효자릿수 로스) 이 -2.00 보다 작은 값이 되어 IR 온도 의존성이 떨어지는 결과가 되었다.
이 결과로부터, 유전체층 혹은 내부 전극층에, Mg 원소 및 Mn 원소를 함유하는 헤테로상을 형성함으로써, IR 온도 의존성의 저감이 가능하다는 것을 확인할 수 있었다. 또한, Mg 원소 및 Mn 원소를 함유하는 헤테로상을 형성하기 위해서는, 소성후의 유전체층(2)의 두께(t1)와 내부 전극층(3)의 두께(t2)의 비 (t1/t2) 를 t1/t2=1∼8, 어닐링 온도를 900∼1300℃ 로 하는 것이 바람직하다는 것을 확인할 수 있었다.
시료 번호 유전체층 두께(t1) [㎛] 내부전극층두께(t2) [㎛] 두께비 (t1/t2) 어닐링 온도[℃] IR온도 의존성 평균수명 [h] 헤테로상의 유무 헤테로상형성율 [%]
3-1 비교예 3 1 3 800 -2.13 5 없음 0
3-2 실시예 3 1 3 1000 -1.86 20 있음 10
3-3 실시예 3 1 3 1300 -1.62 56 있음 17
3-4 실시예 8 1 8 1300 -1.73 241 있음 25
평가 2
표 3 에, t1/t2=3, 어닐링 온도를 각각 800℃, 1000℃ 및 1300℃, t1/t2=8, 어닐링 온도를 1300℃ 로 한 각 콘덴서 시료의 IR 온도 의존성, 평균 수명 및 헤테로상의 형성량을 나타낸다. 각 시료는 표 3 에 나타내는 바와 같이, 시료번호 3-1∼3-4 로 했다.
또, 헤테로상의 형성율은 이하의 방법에 의해 측정했다.
먼저, 콘덴서 시료를 유전체층에 대하여 수직인 면에서 3 곳 파단했다. 이어서, 이 파단면에 대하여 주사형 전자 현미경(SEM)으로 배율 5000 배로 확대 관찰하여, SEM 이미지로부터 Ni 전극 부근에 편석하고 있는 헤테로상(편석상)의 비율을 면적비율로 환산함으로써 구했다. 본 실시예에서는, 헤테로상이 Ni 전극을 완전히 덮고 있는 상태를 헤테로상 형성율=100% 로 하고, Ni 전극이 전혀 덮여있지 않은 상태를 헤테로상 형성율=0% 으로 정의했다. 즉, 헤테로상 형성율이 높을수록 전극 부근에 편석하고 있는 헤테로상의 양이 많은 것을 의미한다.
표 3 으로부터, t1/t2=3, 어닐링 온도를 각각 1000℃ 및 1300℃, t1/t2=8, 어닐링 온도를 1300℃ 로 한 시료번호 3-2∼3-4 는, Mg 원소 및 Mn 원소를 함유하는 헤테로상이 형성되고, IR 온도 의존성 및 평균 수명이 양호했다. 특히, 시료번호 3-2 와 시료번호 3-3 을 비교함으로써, 어닐링 온도를 높이면 IR 온도 의존성 및 평균 수명이 개선되는 것을 확인할 수 있다. 또, 어닐링 온도가 1300℃ 를 초과하면 내부 전극이 산화되어 버리기 때문에, 어닐링 온도는 1300℃ 이하로 할 필요가 있다. 또한, 시료번호 3-3 과 시료번호 3-4 를 비교함으로써, t1/t2 의 값이 커지면 평균 수명이 길어지는 경향이 있는 것 및 t1/t2 의 값이 작아지면 IR 온도 의존성이 개선되는 경향이 있는 것을 확인할 수 있다.
이에 비해, t1/t2=3, 어닐링 온도 800℃ 로 한 시료번호 3-1 은, Mg 원소 및 Mn 원소를 함유하는 헤테로상이 형성되지 않고, IR 온도 의존성 (유효자릿수 로스) 이 -2.00 보다 작은 값이 되어 IR 온도 의존성이 떨어지는 결과가 되었다. 또한, 이 시료번호 3-1 은, 평균 수명이 5 시간이 되어 평균 수명이 떨어지는 결과가 되었다.
이 결과로부터, Mg 원소 및 Mn 원소를 함유하는 헤테로상을 형성함으로써, 평균 수명 특성을 향상시키는 것이 가능해지는 것을 확인할 수 있었다.
실시예 2
내부 전극용 페이스트에, 공재료로서 Al2O3 을, Ni 입자에 대하여 각각 0 중량%, 2.5 중량%, 5 중량%, 10 중량% 및 20 중량% 첨가한 페이스트를 사용한 것 외에는 실시예 1 과 동일하게 하여, 도 1 에 나타내는 적층 세라믹 콘덴서의 시료를 제조했다. 또, 본 실시예에서는, 소성후의 유전체층(2)의 두께(t1)와 내부 전극층(3)의 두께(t2)의 비(t1/t2)가 t1/t2=3 이 되도록, 그린 시트 및 소성전 내부 전극층을 형성하고, 또한 어닐링 온도는 1000℃ 로 했다.
얻어진 각 시료에 관해, 실시예 1 과 동일하게 하여, EPMA 분석 및 SEM 에 의한 반사 전자 이미지 (BEI) 를 측정하여, Mg 원소 및 Mn 원소를 함유하는 헤테로상 유무의 확인 및 IR 온도 의존성 (유효자릿수 로스) 을 평가했다. 또한, 본 실시예에서는, 소성후의 내부 전극층 중에서의 Al 공재료의 함유량 (Al 공재료 잔존량) 을, 투과형 전자현미경을 사용하여, Ni 전극의 상단에서 하단까지의 선분석을 하여, 그 평균치를 Al 공재료의 함유량으로 했다.
시료 번호 유전체층 두께(t1) [㎛] 내부전극층 두께(t2) [㎛] 두께비 (t1/t2) 어닐링 온도[℃] Al공재료 첨가량 [wt%] Al공재료 잔존량 [wt%] IR온도 의존성 평균 수명[h]
4-1 실시예 3 1 3 1000 0 0 -1.96 20
4-2 실시예 3 1 3 1000 2.5 0.2 -1.86 21
4-3 실시예 3 1 3 1000 5 0.4 -1.71 23
4-4 실시예 3 1 3 1000 10 1.2 -1.61 26
4-5 실시예 3 1 3 1000 20 2.4 -1.49 31
평가 3
표 4 에, 각 시료의 내부 전극용 페이스트에 대하 Al 공재료 첨가량, 소성후의 내부 전극 중의 Al 공재료 잔존량, IR 온도 의존성 및 평균 수명의 결과를 나타낸다. 표 4 에는, Al 공재료를 첨가하지 않은 시료의 측정 결과도 함께 나타냈다. 또한, 각 시료는, 표 4 에 나타내는 바와 같이, 시료 번호 4-1∼4-5 로 했다.
표 4 로부터, 내부 전극용 페이스트 중의 Al 공재료의 함유량이 증가하면, IR 온도 의존성 (유효자릿수 로스) 및 평균 수명이 개선되는 경향이 있고, 특히 IR 온도 의존성의 개선 효과가 큰 것을 확인할 수 있다. 또, 내부 전극용 페이스트 중에 Al 공재료를 함유시킴으로써, IR 온도 의존성 및 평균 수명이 개선된 이유로는, Al 공재료가 어닐링에 의해 유전체층과 내부 전극층의 경계 부근으로 이동하여, Mg 원소 및 Mn 원소를 함유하는 헤테로상이 이 경계 부근에 형성되기 쉬워졌기 때문이라고 생각된다. 또, 내부 전극용 페이스트에 함유시킨 Al 공재료의 양과 비교하여, 소성후의 내부 전극층 중에 잔존하는 Al 공재료의 양이 감소하고 있는 것은, Al 공재료가 유전체층 및 내부 전극층의 경계 부근으로 이동했기 때문이라고 생각된다.
이 결과로부터, 6 배위시의 유효 이온 반경이 0.065∼0.085nm 의 범위에 있는 양이온 원소를 소성전 내부 전극층 중에 함유시킴으로써, 보다 효과적으로 Mg 원소 및 Mn 원소를 함유하는 헤테로상을 형성시킬 수 있고, IR 온도 의존성 및 평균 수명을 개선할 수 있는 것을 확인할 수 있었다.
본 발명에 의해 IR 온도 의존성이 낮고, 우수한 평균 수명 특성을 가지며, 신뢰성이 높은 적층 세라믹 콘덴서 등의 전자 부품 및 그 제조방법이 제공된다.

Claims (19)

  1. 유전체층과 내부 전극층이 교대로 적층되어 있는 소자 본체를 가지며,
    상기 유전체층 및/또는 상기 내부 전극층에는, 상기 유전체층 및 상기 내부 전극층과는 다른 조성비를 갖는 편석층인 헤테로상(hetero phase;異相)이 형성되어 있고,
    상기 헤테로상에는 Mg 원소 및 Mn 원소가 함유되어 있으며,
    상기 내부 전극층에는, 6 배위시의 유효 이온 반경이 0.065∼0.085nm 의 범위에 있는 양이온 원소가 상기 내부 전극층 전체에 대하여 0 중량% 보다 많고, 2.4 중량% 이하 함유되어 있는 것을 특징으로 하는 전자 부품.
  2. 제 1 항에 있어서, 상기 헤테로상이 상기 유전체층과 상기 내부 전극층의 경계 부근의 적어도 일부에 형성되어 있는 전자 부품.
  3. 제 1 항에 있어서, 상기 내부 전극층에는 Ni 원소가 주성분으로서 함유되어 있는 전자 부품.
  4. 삭제
  5. 제 1 항에 있어서, 상기 양이온 원소가 Al 원소인 전자 부품.
  6. 제 1 항에 있어서, 상기 헤테로상에는 Ni 원소가 더 함유되어 있는 전자 부품.
  7. 제 1 항에 있어서, 상기 헤테로상의 두께가 1㎛ 이하인 전자 부품.
  8. 제 1 항에 있어서, 상기 유전체층의 두께 (t1) 와 상기 내부 전극층의 두께 (t2) 의 비 (t1/t2) 가 1 ≤t1/t2 ≤8 인 전자 부품.
  9. 유전체층과 내부 전극층이 교대로 적층되어 있는 소자 본체를 갖는 전자 부품을 제조하는 방법으로서,
    내부 전극용 페이스트를 사용하여, 소성후에 상기 내부 전극층을 구성하게 되는, 소성전 내부 전극층을 형성하는 공정,
    그린 시트용 페이스트를 사용하여, 소성후에 상기 유전체층을 구성하게 되는 그린 시트를 형성하는 공정과,
    상기 그린 시트와 상기 소성전 내부 전극층을 교대로 적층하여 그린 칩을 형성하는 공정과,
    상기 그린 칩을 소성하여 소결체를 얻는 공정과,
    상기 소결체를 어닐링하는 공정을 가지며,
    상기 내부 전극용 페이스트에는, Ni 원소 및 6 배위시의 유효 이온 반경이 0.065~0.085nm의 범위에 있는 양이온 원소가 함유되어 있고,
    상기 그린 시트용 페이스트에는 Mg 원소 및 Mn 원소가 함유되어 있는 것을 특징으로 하는 전자 부품의 제조 방법.
  10. 제 9 항에 있어서, 상기 양이온 원소가 Al 원소인 전자 부품의 제조방법.
  11. 삭제
  12. 제 9 항에 있어서, 상기 어닐링하는 공정의 어닐링 온도를 800℃ 보다 높고, 1300℃ 이하로 하는 전자 부품의 제조방법.
  13. 제 9 항에 있어서, 상기 유전체층 및/또는 상기 내부 전극층에, Mg 원소 및 Mn 원소를 함유하는 헤테로상을 형성시키는 전자 부품의 제조방법.
  14. 제 13 항에 있어서, 상기 헤테로상을, 상기 유전체층과 상기 내부 전극층의 경계 부근의 적어도 일부에 형성시키는 전자 부품의 제조방법.
  15. 제 9 항에 있어서, 상기 유전체층의 두께 (t1) 와 상기 내부 전극층의 두께 (t2) 의 비 (t1/t2) 를 1≤t1/t2 ≤8 이 되도록 하는 전자 부품의 제조방법.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
KR1020050080853A 2004-08-31 2005-08-31 전자 부품 및 그 제조방법 KR100724219B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004252595A JP4295179B2 (ja) 2004-08-31 2004-08-31 電子部品およびその製造方法
JPJP-P-2004-00252595 2004-08-31

Publications (2)

Publication Number Publication Date
KR20060050889A KR20060050889A (ko) 2006-05-19
KR100724219B1 true KR100724219B1 (ko) 2007-05-31

Family

ID=35455956

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050080853A KR100724219B1 (ko) 2004-08-31 2005-08-31 전자 부품 및 그 제조방법

Country Status (8)

Country Link
US (2) US7295422B2 (ko)
EP (1) EP1630831B1 (ko)
JP (1) JP4295179B2 (ko)
KR (1) KR100724219B1 (ko)
CN (1) CN1744244B (ko)
AT (1) ATE423386T1 (ko)
DE (1) DE602005012766D1 (ko)
TW (1) TWI269324B (ko)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007035848A (ja) * 2005-07-26 2007-02-08 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及びその製造方法
JP2007266289A (ja) * 2006-03-28 2007-10-11 Tdk Corp 積層型セラミック電子部品およびその製造方法
JPWO2008072448A1 (ja) * 2006-12-12 2010-03-25 株式会社村田製作所 積層セラミック電子部品の製造方法および積層セラミック電子部品
JP5094572B2 (ja) * 2008-03-26 2012-12-12 京セラ株式会社 積層セラミックコンデンサ
KR101120004B1 (ko) * 2009-06-19 2012-02-22 가부시키가이샤 무라타 세이사쿠쇼 세라믹 전자부품
JP5275918B2 (ja) * 2009-06-24 2013-08-28 Tdk株式会社 積層型セラミック電子部品
CN102640239B (zh) 2009-12-11 2015-06-17 株式会社村田制作所 层叠型陶瓷电子部件
KR20110072938A (ko) * 2009-12-23 2011-06-29 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101133327B1 (ko) * 2010-04-09 2012-04-05 삼성전기주식회사 적층 세라믹 커패시터의 제조방법
EP2581922A1 (en) * 2010-06-10 2013-04-17 Kanji Shimizu Electrical energy storage device
WO2012173018A1 (ja) * 2011-06-17 2012-12-20 株式会社村田製作所 積層セラミック電子部品、および積層セラミック電子部品の製造方法
US20130107419A1 (en) * 2011-10-28 2013-05-02 Kemet Electronics Corporation Multilayered ceramic capacitor with improved lead frame attachment
JP6168721B2 (ja) * 2012-01-20 2017-07-26 株式会社村田製作所 積層セラミック電子部品およびその製造方法
KR101761940B1 (ko) 2012-05-04 2017-07-26 삼성전기주식회사 적층형 전자 부품 및 이의 제조방법
KR101580350B1 (ko) * 2012-06-04 2015-12-23 삼성전기주식회사 적층 세라믹 부품
JP5543537B2 (ja) 2012-07-24 2014-07-09 太陽誘電株式会社 圧電素子
JP6117557B2 (ja) * 2013-01-28 2017-04-19 京セラ株式会社 積層型電子部品
JP6558084B2 (ja) * 2015-06-05 2019-08-14 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法
CN109074956B (zh) * 2016-04-28 2020-07-10 株式会社村田制作所 陶瓷电子部件及陶瓷电子部件的制造方法
JP6571590B2 (ja) * 2016-05-26 2019-09-04 太陽誘電株式会社 積層セラミックコンデンサ
KR102078016B1 (ko) * 2018-04-10 2020-04-07 삼성전기주식회사 적층형 커패시터
KR102105384B1 (ko) * 2018-07-19 2020-04-28 삼성전기주식회사 적층형 커패시터
KR20190121217A (ko) * 2018-11-13 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품
JP2020167198A (ja) 2019-03-28 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
JP7024756B2 (ja) 2019-03-28 2022-02-24 株式会社村田製作所 積層セラミックコンデンサ
JP2020167197A (ja) 2019-03-28 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
JP2020167199A (ja) 2019-03-28 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
JP2020167201A (ja) 2019-03-28 2020-10-08 株式会社村田製作所 積層セラミックコンデンサ
KR20190116133A (ko) 2019-07-15 2019-10-14 삼성전기주식회사 커패시터 부품
JP2021040100A (ja) 2019-09-05 2021-03-11 株式会社村田製作所 積層セラミックコンデンサ
JP2021108360A (ja) * 2019-12-27 2021-07-29 株式会社村田製作所 積層セラミックコンデンサ
JP2021111659A (ja) 2020-01-07 2021-08-02 株式会社村田製作所 積層セラミックコンデンサ
JP2021150300A (ja) 2020-03-16 2021-09-27 株式会社村田製作所 積層セラミックコンデンサ
JP2021150301A (ja) 2020-03-16 2021-09-27 株式会社村田製作所 積層セラミックコンデンサ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020079433A (ko) * 2001-04-04 2002-10-19 다이요 유덴 가부시키가이샤 유전체 자기 조성물 및 자기 콘덴서

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2946937A (en) * 1956-05-07 1960-07-26 Plessey Co Ltd Ceramic material and method of producing the same
NL231805A (ko) * 1957-10-03
US3987347A (en) * 1975-05-29 1976-10-19 Sprague Electric Company Temperature stable monolithic ceramic capacitor with base metal electrodes
EP0423738B1 (en) * 1989-10-18 1996-06-12 TDK Corporation Ceramic multilayer chip capacitor and method for making
US5335139A (en) * 1992-07-13 1994-08-02 Tdk Corporation Multilayer ceramic chip capacitor
JPH113834A (ja) * 1996-07-25 1999-01-06 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法
JP2000269066A (ja) * 1999-03-19 2000-09-29 Taiyo Yuden Co Ltd 積層セラミックコンデンサ
JP3760364B2 (ja) * 1999-07-21 2006-03-29 Tdk株式会社 誘電体磁器組成物および電子部品
JP3348081B2 (ja) 1999-10-19 2002-11-20 ティーディーケイ株式会社 誘電体磁器組成物および電子部品
JP3417911B2 (ja) 2000-08-21 2003-06-16 ティーディーケイ株式会社 誘電体磁器組成物の製造方法と誘電体層含有電子部品の製造方法
JP3875832B2 (ja) 2000-10-17 2007-01-31 Tdk株式会社 電子部品およびその製造方法
JP3341003B2 (ja) 2000-12-25 2002-11-05 ティーディーケイ株式会社 誘電体磁器組成物および電子部品
JP4691807B2 (ja) 2001-03-08 2011-06-01 株式会社村田製作所 積層セラミックコンデンサ
DE60335427D1 (de) 2002-01-15 2011-02-03 Tdk Corp Dielektrische keramische Zusammensetzung und elektronische Vorrichtung
JP3783938B2 (ja) * 2002-03-19 2006-06-07 Tdk株式会社 セラミック粉末と積層セラミック電子部品
JP4776913B2 (ja) * 2004-01-08 2011-09-21 Tdk株式会社 積層型セラミックコンデンサ及びその製造方法
JP4203452B2 (ja) * 2004-06-28 2009-01-07 Tdk株式会社 積層型セラミックコンデンサの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020079433A (ko) * 2001-04-04 2002-10-19 다이요 유덴 가부시키가이샤 유전체 자기 조성물 및 자기 콘덴서

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
10-2002-79433

Also Published As

Publication number Publication date
JP4295179B2 (ja) 2009-07-15
TW200612447A (en) 2006-04-16
US20060043523A1 (en) 2006-03-02
US7295422B2 (en) 2007-11-13
EP1630831A2 (en) 2006-03-01
CN1744244B (zh) 2010-05-12
EP1630831A3 (en) 2007-01-24
EP1630831B1 (en) 2009-02-18
JP2006073623A (ja) 2006-03-16
US8087136B2 (en) 2012-01-03
DE602005012766D1 (de) 2009-04-02
CN1744244A (zh) 2006-03-08
KR20060050889A (ko) 2006-05-19
US20080110006A1 (en) 2008-05-15
TWI269324B (en) 2006-12-21
ATE423386T1 (de) 2009-03-15

Similar Documents

Publication Publication Date Title
KR100724219B1 (ko) 전자 부품 및 그 제조방법
JP3908715B2 (ja) 積層セラミックコンデンサ
EP1916681B1 (en) Dielectric ceramic composition and electronic device
EP1710817B1 (en) Electronic device, dielectric ceramic composition, and method of production of the same
JP4622537B2 (ja) 誘電体磁器組成物および電子部品
US7323428B2 (en) Ceramic electronic device and production method thereof
JP4839913B2 (ja) 電子部品、誘電体磁器組成物およびその製造方法
KR101358488B1 (ko) 유전체 자기 조성물 및 전자 부품
JP4191496B2 (ja) 誘電体磁器組成物および電子部品
WO2002051770A1 (fr) Compositions a base de porcelaine dielectrique et pieces electroniques associees
KR100651019B1 (ko) 유전체 자기 조성물 및 전자 부품
JP4275036B2 (ja) 誘電体磁器組成物及び電子部品
JP4576807B2 (ja) 誘電体磁器組成物および電子部品
EP1138651B1 (en) Method of producing ceramic composition and method of producing electronic device
JP4661203B2 (ja) セラミック電子部品およびその製造方法
JP2008227093A (ja) 積層型電子部品の製造方法
JP5153288B2 (ja) 誘電体磁器組成物および電子部品
JP4547945B2 (ja) 電子部品、誘電体磁器組成物およびその製造方法
JP4098206B2 (ja) 誘電体磁器組成物および電子部品
JP4682559B2 (ja) 誘電体磁器組成物及び電子部品
JP4529409B2 (ja) 誘電体磁器組成物および電子部品

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee