KR100649838B1 - 투명한 전도성 적층물 및 이의 제조방법 - Google Patents

투명한 전도성 적층물 및 이의 제조방법 Download PDF

Info

Publication number
KR100649838B1
KR100649838B1 KR1020030021971A KR20030021971A KR100649838B1 KR 100649838 B1 KR100649838 B1 KR 100649838B1 KR 1020030021971 A KR1020030021971 A KR 1020030021971A KR 20030021971 A KR20030021971 A KR 20030021971A KR 100649838 B1 KR100649838 B1 KR 100649838B1
Authority
KR
South Korea
Prior art keywords
transparent conductive
atoms
substrate
conductive layer
heat treatment
Prior art date
Application number
KR1020030021971A
Other languages
English (en)
Other versions
KR20030081077A (ko
Inventor
사사가즈아키
가와무라가즈노리
도요자와게이코
마에다도모히코
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=28449893&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100649838(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20030081077A publication Critical patent/KR20030081077A/ko
Application granted granted Critical
Publication of KR100649838B1 publication Critical patent/KR100649838B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08Oxides
    • C23C14/086Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/922Static electricity metal bleed-off metallic stock
    • Y10S428/923Physical dimension
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/922Static electricity metal bleed-off metallic stock
    • Y10S428/923Physical dimension
    • Y10S428/924Composite
    • Y10S428/926Thickness of individual layer specified
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/26Web or sheet containing structurally defined element or component, the element or component having a specified physical dimension
    • Y10T428/263Coating layer not in excess of 5 mils thick or equivalent
    • Y10T428/264Up to 3 mils
    • Y10T428/2651 mil or less

Landscapes

  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing Of Electric Cables (AREA)
  • Physical Vapour Deposition (AREA)
  • Laminated Bodies (AREA)
  • Non-Insulated Conductors (AREA)

Abstract

본 발명은, 유기 중합체 성형물을 포함하는 기판 및 상기 기판 위에 형성되는 것으로 완전 결정화된 투명한 전도층을 포함하는 투명한 전도성 적층물, 및 이의 제조방법에 관한 것이다. 상기 투명한 전도성 적층물은 유기 중합체 성형물을 포함하는 기판; 및 Sn 원자를 1 내지 6중량%(In 원자 및 Sn 원자의 총량 기준)의 양으로 함유하는 In-Sn 복합 산화물을 포함하고, 15 내지 50nm의 막 두께, 30 내지 45 cm2/V·S의 홀 이동도 및 2×1020/cm3 내지 6×1020/cm3의 캐리어 밀도를 갖는, 상기 기판 위에 형성된 완전 결정화된 투명한 전도층을 포함한다.

Description

투명한 전도성 적층물 및 이의 제조방법{TRANSPARENT CONDUCTIVE LAMINATE AND PROCESS OF PRODUCING THE SAME}
도 1은 본원의 실시예 1의 방법에 따라 저온에서 단기간 동안 스퍼터 성막 및 가열처리를 실시한 In-Sn 복합 산화물(ITO)막으로 이루어진 투명한 전도층을, 투과전자현미경(25,000배 확대)으로 관측하여 촬영한 현미경 사진이다.
본 발명은 유기 중합체 성형물을 포함하는 기판 및 상기 기판 위에 형성되는 것으로 In-Sn 복합 산화물을 포함하는 투명한 전도층을 포함하는 투명한 전도성 적층물, 및 이의 제조방법에 관한 것이다.
상기와 같은 종류의 투명한 전도성 적층물은 무기 전기발광 소자용 투명전극, 전자파 차단용 투명전극 및 아날로그/디지탈 터치 패털용 투명전극 등으로서 광범위하게 사용되고 있다. 특히, 최근에는 정보화 기간시설이 구축되고 휴대개인단말기(personal digital assistance, PDA)로 대표되는 휴대용 정보 단말기의 급속 한 보급에 따라 터치 패널 용도의 수요가 빠르게 확산되고 있다.
상기 휴대용 정보 단말기에서 터치 패널은 액정 표시 화면상에 설정되어 키보드 대신 전용펜으로 그래픽을 입력시킴으로써, 투명 입력부 바로 아래의 액정을 표시할 수 있게 된다. 표시된 액정 정보는 투명한 입력소자인 터치 패널을 통해 인식될 수 있다. 최근, 휴대용 정보 단말기의 액정에서 화질의 선명화 추세에 따라, 설정되는 터치 패널에 대한 투명전극층은 높은 투명성을 가질 것이 요구되고 있다.
종래, 이러한 용도로 사용된 투명전극 적층물은 증착, 이온 도금, 및 스퍼터링 등에 의해 제조되어 왔다. 제어능 및 재현성의 측면에서는 스퍼터링법이 가장 통상적으로 사용된다. 스퍼터링법은 기판 위에 형성될 투명한 전도층의 막 조성물과 동일한 산화물 표적, 또는 In-Sn 합금으로 구성된 금속 표적을 사용하여 불활성 가스(예를 들어, Ar 가스)를 단독으로 또는 반응성 가스(예를 들어, 산소 가스)와 함께 주입하여 기판 위에 In-Sn 복합 산화물로 제조된 투명한 전도층을 스퍼터 성막법으로 형성하는 방법이다. 그러나, 기판이 유기 중합체 성형물로 구성되는 경우 기판의 내열성이 불량하여 고온에서는 상기 막이 제조될 수 없으며, 성막 직후 생성된 막에서 무정형 막이 부분적으로 결정화된다. 이러한 이유로, 상기 막 생성물에서는 막의 투명성이 불량해지고 과도한 황변이 관찰되는 문제점, 및 습식 가열 시험 이후의 저항의 변화정도가 커지는 문제점이 발생한다.
상기 문제점을 극복하기 위해서, 일본특허 제 JP-B-3-15536 호는 유기 중합체 성형물로 구성된 기판 위에 결정막을 형성하기 위한 방법으로서, 산소의 양을 감소시켜 막을 제조하고 공기 중의 산소 분위기에서 생성된 막을 후속 가열하여, 무정형 막을 결정막으로 전환시키는 기법을 제안하고 있다. 전술한 방법은 막의 투명성이 향상되고 황변이 발생하지 않으며 습식 가열 시험 직후의 저항의 변화정도가 작아 습식 가열 신뢰도가 향상되는 등의 장점을 갖는다.
그러나, 종래의 후속 가열을 수행하는 상기 방법에 따르면, 결정화가 단기간 안에 완결되지 않고 고온에서의 장기간 가열이 요구된다. 이러한 이유로, 생산성이 불량해지고 생성물의 품질 상의 문제점, 예를 들어 기판 막에 올리고머가 형성되는 문제점이 발생한다. 또한, 생성된 결정막의 비저항이 지나치게 낮아 전력 소모가 증가하는 문제점을 갖는다.
따라서, 본 발명은 유기 중합체 성형물로 이루어진 기판, 및 상기 기판 위에 형성되는 것으로 유기 중합체 성형물로 이루어진 기판이 충분히 견딜 수 있는 150℃ 이하의 기판 온도에서 스퍼터 성막한 다음, 상기 막을 단기간 동안 저온에서 가열 처리함으로써, 기판 위에 생산성 및 품질이 저하되지 않고 투명도 및 습식 가열 신뢰도가 우수하며 비저항이 지나치게 낮아지지 않는 것으로 완전 결정화된 투명한 전도층을 갖는, 투명한 전도성 적층물을 제공하는 것을 목적으로 한다.
여기서 언급된 "완전 결정화된"이란 용어는 투과전자현미경(transmission electron microscope, TEM)으로 관측하는 경우, 막의 표면 전체에 결정화된 소결체가 존재하는 상태를 의미한다.
전술한 목적을 달성하기 위해 광범위하고 집중적으로 연구한 결과, 기판의 실제적으로 허용가능한 가열 온도인 80 내지 150℃에서 유기 중합체 성형물을 포함하는 기판 위에 In-Sn 복합 산화물을 포함하는 투명한 전도층을 스퍼터 성막하는데 있어서,
표적 중의 Sn 함량이 낮고; 전술한 정도의 진공으로 배기시켜 수분, 및 기판으로부터 발생된 유기 가스와 같은 불순물을 제거한 분위기를 사용하고; In 의 플라스마 방출 강도가 미세하게 요동하도록 소량의 산소 가스를 Ar 가스와 함께 주입하는 조건에서의 스퍼터링을 통해, 정해진 막 두께를 갖는 상기 투명한 전도층을 형성하는 경우,
상기 투명한 전도층은 성막 직후에는 무정형이지만 생성된 막을 공기 중에서 120 내지 150℃의 온도로 0.5 내지 1시간의 단기간 동안 가열 처리하면 생산성 및 물질 품질의 저하 없이 상기 막을 완전 결정막으로 용이하게 전환시킬 수 있다.
또한, 전술한 가열 처리에 의해 완전 결정화된 막은, 가열 처리 전의 15 내지 28cm2/V·S에서 가열 처리 후의 30 내지 45cm2/V·S로 홀 이동도(Hall mobility)는 증가하지만, 가열 처리 전의 2×1020/cm3 내지 5×1020/cm3에서 가열 처리 후의 2×1020/cm3 내지 6×1020/cm3로 캐리어 밀도는 크게 변하지 않는다. 반면, 일본특허 제 JP-B-3-15536 호에 제안된 바와 같이, 스퍼터 성막 후에 고온에서 장기간의 후 속 가열 처리에 의해 수득된 결정막은 18 내지 20cm2/V·S의 홀 이동도 및 5×1021/cm3 내지 9×1021/cm3의 캐리어 밀도를 갖는다.
요약하자면, 전술한 바와 같은 가열 처리에 의해 완전 결정화된 막은 상기 특허(일본특허 제 JP-B-3-15536 호)에 의해 제안된 결정막과 비교하여, 홀 이동도가 약 2배 높고 캐리어 밀도가 한 차수 낮은 특수한 특성을 갖는다. 또한, 상기 특성을 기본으로, 상기 완전 결정막이 투명한 전도성 막으로서 투명도 및 습식 가열 신뢰도가 우수하고, 비저항의 감소가 가열 처리 전의 약 1/2로 제한되어 후속 가열 처리 후에 비저항이 한 차수 이상 감소하는 상기 문헌(일본특허 제 JP-B-3-15536 호)의 결정막과 비교하여 비저항이 지나치게 감소되는 것이 방지되고 전력 소모의 증가가 억제될 수 있음을 발견하였다.
본 발명은 상기 발견을 기본으로 하여 완성되었다.
따라서, 본 발명은 유기 중합체 성형물을 포함하는 기판; 및 Sn 원자를 1 내지 6중량%, 바람직하게는 2 내지 5중량%(In 원자 및 Sn 원자의 총량 기준) 함유하는 In-Sn 복합 산화물을 포함하고, 15 내지 50nm, 바람직하게는 20 내지 40nm의 막 두께, 30 내지 45 cm2/V·S의 홀 이동도 및 2×1020/cm3 내지 6×1020 /cm3의 캐리어 밀도를 갖는 것으로, 상기 기판 위에 형성된 완전 결정화된 투명한 전도층을 포함하는, 투명한 전도성 적층물을 제공한다.
또한, 본 발명은
(a) 유기 중합체 성형물을 포함하는 기판 위에서 In-Sn 복합 산화물을 포함하는 투 명한 전도층을 스퍼터 성막하는 단계, 및
(b) 후속적으로 가열하여 기판 위에 투명한 전도층을 갖는 투명한 전도성 적층물을 생성하는 단계를 포함하는 투명한 전도성 적층물의 제조방법으로서,
상기 단계 (a)에서는,
Sn 원자를 1 내지 6중량%(In 원자 및 Sn 원자의 총량 기준)의 양으로 함유하는 산화물 표적 또는 금속 표적을 사용하고,
80 내지 150℃의 기판 온도에서 1.5×10-4Pa 이하의 진공도로 배기시키고,
Ar 가스만을 주입할 때의 In의 플라스마 방출 강도를 90이라 정의하는 경우 산소 가스를 주입한 후의 상기 방출 강도가 각각 금속 표적에 대해서는 30 내지 40이 되고, 산화물 표적에 대해서는 84 내지 90이 되도록 산소 가스를 Ar 가스와 함께 주입하여, Sn 원자를 1 내지 6중량%(In 원자 및 Sn 원자의 총량 기준) 함유하는 In-Sn 복합 산화물을 포함하고, 15 내지 50nm의 막 두께, 15 내지 28cm2/V·S의 홀 이동도 및 2×1020/cm3 내지 5×1020/cm3의 캐리어 밀도를 갖는, 무정형의 투명한 전도층을 기판 위에서 형성하며;
상기 단계 (b)에서는,
단계 (a)에서 형성된 무정형의 투명한 전도층을 공기중에서 120 내지 150℃로 0.5 내지 1시간 동안 가열 처리하여, 30 내지 45cm2/V·S의 홀 이동도 및 2×1020/cm3 내지 6×1020/cm3의 캐리어 밀도를 갖는, 완전 결정화된 투명한 전도층으로 전환시키 는, 투명한 전도성 적층물의 제조방법을 제공한다.
본 발명에서 사용된 기판은 유기 중합체 성형물을 포함하며, 바람직하게는 우수한 투명성 및 내열성을 갖는 유기 중합체가 사용된다. 상기 유기 중합체의 예는 폴리에스테르계 중합체, 예를 들어 폴리에틸렌 테레프탈레이트; 폴리올레핀계 중합체; 동종중합체, 예를 들어 폴리카보네이트, 폴리에테르 설폰 및 폴리아릴레이트; 공중합체; 및 에폭시계 중합체를 포함한다. 상기 유기 중합체는 막 유형, 시이트형 또는 다른 형태로 성형된 후 각각의 용도로 제공된다. 요구되는 경우, 상기 성형은 하도막 또는 후면막으로 제공될 수 있다.
단계 (a)에서는, 스퍼터 성막에 의해 기판 위에서 In-Sn 복합 산화물을 포함하는 투명한 전도층이 형성된다. 상기 성막은 DC 전력원을 사용하는 표준 마그네트론 스퍼터링 공정 뿐만 아니라 RF 스퍼터링 공정, (RF+DC) 스퍼터링 공정, 펄스 스퍼터링 공정 및 이중 마그네트론 스퍼터링 공정과 같은 다양한 스퍼터링 공정이 사용될 수 있다. 스퍼터 성막에서, 기판 온도는 기판을 열적으로 손상시키지 않도록 80 내지 150℃의 범위에 포함되어야 한다. 상기 범위 내에서 보다 높은 기판 온도를 선택함으로써, 투명한 전도층의 결정화에 대한 양호한 결과가 수득될 수 있다. 일반적으로, 기판 온도는 약 100℃로 설정된다.
본 발명에서 사용되는 스퍼터 표적은, Sn 원자를 1 내지 6중량%, 바람직하게는 2 내지 5중량%(In 원자 및 Sn 원자의 총량 기준) 함유하는 금속 표적(In-Sn 표적) 또는 산화물 표적(In2O3-SnO2 표적)이다. Sn을 첨가함으로써 막의 내구성과 같 은 신뢰도를 향상시킬 수 있다. 그러나, 결정화에 관한 한, In2O3이 가장 결정화되기 쉽다. 상기 In2O3의 결정 격자에 과량의 Sn이 혼입되는 경우, 상기 Sn은 결정화를 저하시키는 불순물로서 작용한다. 이러한 이유로, Sn의 양은 전술한 범위로 제어되어야 한다.
상기 표적을 사용하여 스퍼터 성막을 수행하는데 있어서, 스퍼터링 장치의 내부를 먼저 1.5×10-4Pa 이하, 바람직하게는 7×10-5Pa 이하의 진공도로 배기시켜 장치 내부의 수분 및 기판으로부터 발생된 유기 가스들이 제거된 분위기를 형성한다. 이는, 성막 도중에 수분 또는 유기 가스의 존재가 성막중에 발생된 비결합(dangling bond)을 종결시켜 결정 성장을 저하시키기 때문이다.
그 다음, 상기 배기된 스퍼터링 장치에 산소 가스(반응성 가스)를 Ar 가스(불활성 가스)와 함께 주입하고 스퍼터 성막을 수행한다. 이 기간 동안, 산소 가스의 주입량을 정교하게 제어하는 것이 중요하다. 질량 유동 제어기를 사용하여 일정량의 산소 가스를 주입하는 일반적인 방법에서는 표적 표면의 산화 정도가 마운트(mount)마다 변동하고 산화의 이력현상(hysteresis)이 존재하기 때문에 성막 후 가열 처리를 수행하여도 안정한 방식으로 결정막의 성막을 수행할 수 없다.
본 발명의 발명자들은 스퍼터링 방전 도중 발생되는 In의 플라스마 방출 강도가 스퍼터링 표적의 산화 정도에 따라 좌우되는 성막 속도 및 막 품질에 관련된다는 사실을 이용하여 PEM(plasma emission monitor) 제어 시스템에 대해 광범위하고 집중적으로 연구하였다. 그 결과, Ar 가스만 주입할 때 스퍼터 성막 도중의 In 의 플라스마 방출 강도를 90으로 정의하는 경우 산소 가스를 주입한 후의 상기 방출 강도가 각각 금속 표적에 대해서는 30 내지 40이 되고, 산화물 표적에 대해서는 84 내지 90이 되도록 산소 가스를 주입하면, 스퍼터 성막 도중 무정형인 막이 공기중에서 저온으로 단기간 동안 후속 가열 처리에 의해 완전 결정막으로 용이하게 전환될 수 있음을 발견하게 되었다.
산소 가스를 주입한 후의 In 방출 강도가 전술한 범위내에 포함되도록 산소 가스를 주입하는 상기 방법에서는, 주입 후 산소량의 변화가 매우 작아 질량 유동계에 의해 특정한 수치로 측정될 수 없다. 부수적으로, 막의 고유저항은 In 방출 강도가 각각 금속 표적에 대해서 30이고, 산화물 표적에 대해서 84일 때 최소값을 나타내는 것으로 확인되었다.
본 발명에서는, 기판 위에 스퍼터 성막한 후에 저온에서 단시간 동안 상기 막을 가열 처리하는 경우 산소 가스의 주입량을 근소한 범위로 설정함으로써, 전술한 바와 같이 완전 결정화된 투명한 전도층을 갖는 투명한 전도성 적층물을 수득할 수 있다. 스퍼터 성막 도중, 투명한 전도층의 막 두께는 15 내지 50nm, 특히 바람직하게는 20 내지 40nm이어야 한다. 투명한 전도층의 막 두께가 15nm 미만인 경우에는 저온에서 단시간 동안의 가열 처리에 의해 결정화가 발생하기 어렵고, 상기 두께가 50nm를 초과하는 경우에는 가열 처리에 의해 비저항이 지나치게 감소되어 터치 패털 전극에서의 전력 소모가 증가하는 경향이 있다.
스퍼터링에 의해 기판 위에 형성된 투명한 전도층은, Sn 원자를 1 내지 6중량%(In 원자 및 Sn 원자의 총량 기준) 함유하는 In-Sn 복합 산화물을 포함하고 15 내지 50nm의 막 두께를 갖는 무정형 막으로서, 15 내지 28cm2/V·S의 홀 이동도 및 2×1020/cm3 내지 5×1020/cm3의 캐리어 밀도를 갖는다.
본 발명의 투명한 전도성 적층물을 터치 패널로서 사용하는 경우에는, 상기 적층물에 대해 산을 사용한 패턴 에칭 공정을 수행한다. 상기 패턴 에칭 공정은 스퍼터 성막 직후 단계, 즉 가열 처리 전 단계에서 수행된다. 가열 처리 후에는 막이 완전 결정화되어 에칭 공정이 어려워진다. 한편, 가열 처리 전에는 막이 무정형 막이므로 에칭 공정을 용이하게 수행할 수 있다.
후속 단계 (b)에서는, 스퍼터 성막 후에 투명한 전도층이 저온에서 단시간 동안 공기중에서 가열 처리된다. 즉, 120 내지 150℃에서 0.5 내지 1시간 동안 드라이어 등에 의해 가열 처리가 적절히 수행된다. 상기 가열 처리에 따라, 스퍼터 성막 후의 무정형 막은 30 내지 45cm2/V·S의 큰 홀 이동도를 갖지만 2×1020/cm3 내지 6×1020/cm3의 실질적으로는 동일한 캐리어 밀도를 갖는 완전 결정막으로 전환된다. 상기 홀 이동도는 전술한 특허(일본특허 제 JP-B-3-15536 호)에서 제안된 결정막의 홀 이동도의 약 2배이며, 상기 캐리어 밀도는 전술한 특허(일본특허 제 JP-B-3-15536 호)에서 제안된 결정막의 캐리어 밀도보다 약 1차수 낮다.
일반적으로, In-Sn 복합 산화물을 포함하는 투명한 전도층의 캐리어 전자에 의해 발생되는 공여체는 In2O3 형석 결정 격자의 산소-결핍 부분 및 In 원자 위치의 Sn 원자 치환 부분을 포함한다.
본 발명에서는, Sn의 도핑량이 적기 때문에 In 원자 위치에서 치환된 Sn 원자의 양이 적다. 따라서, 이러한 사실이 캐리어 밀도를 저하시키는 것으로 생각될 수 있다. 또한, 본 발명에서는 불순물로서 작용하는 과다한 Sn의 양, 및 수분의 양이 적다. 따라서, 이러한 사실이 저온에서 단시간 동안 가열 처리함에도 불구하고 결정을 크게 성장시키고, 이로 인해 홀 이동도를 증가시키는 것으로 생각될 수 있다.
전술한 바와 같이, 가열 처리 후의 투명한 전도층은 유기 중합체 성형물을 포함하는 기판 위에 제공되는 투명한 전도층으로서 이전에 보고된 바 없는 특수한 특성(예를 들어, 신규한 홀 이동도 및 캐리어 밀도)을 나타낸다. 특히, 본 발명의 가열 처리 후의 투명한 전도층은 결정이 매우 잘 성장하는 완전 결정막이라 말할 수 있다.
이러한 이유로 인하여, 가열 처리 후의 투명한 전도층은 우수한 투명성을 나타내어 550nm에서의 광 투과율이 가열 처리 전과 비교하여 약 1.5 내지 4%만큼 향상된다. 특히, 550nm보다 단파장에서는 광 투과율의 향상이 두드러진다. 또한, 가열 처리 후의 투명한 전도층은 황변 현상을 나타내지 않고, 습식 가열 시험에서 저항의 변화정도가 적어 우수한 습식 가열 신뢰도를 나타낸다. 또한, 가열 처리 후의 투명한 전도층은 가열 처리 전의 약 1/2의 비저항을 나타내며, 가열 처리에 의한 비저항의 감소율이 적다. 따라서, 터치 패널 전극으로서 소모되는 전력의 증가를 방지할 수 있다.
부수적으로, 단계 (b)에서, 가열 처리의 온도 및 시간이 전술한 범위를 벗어 나는 경우에는 전술한 효과가 수득되지 않는다. 예를 들어, 가열 처리 온도가 120℃보다 낮거나 가열 처리 시간이 0.5시간보다 짧은 경우에는 완전 결정화가 달성되기 어렵다. 한편, 가열 처리 온도가 150℃를 초과하거나 가열 처리 시간이 1시간을 초과하는 경우에는 생산성이 저하되거나 기판 막에 올리고머가 발생하는 것과 같은 물질 품질상의 문제점이 발생하는 경향이 있다. 또한, 전술한 막 특성을 나타내는 투명한 전도층이 수득되기 어렵다. 게다가, 비저항이 과도하게 감소하는 등의 문제점이 발생하기 쉽다.
본 발명은 하기 실시예를 참조로 하여 보다 상세히 기술되나, 하기 실시예로 한정되지 않음을 이해하여야 한다.
실시예 1
표적 물질로서 In-Sn 금속 표적(Sn 원자의 양: In 원자 및 Sn 원자의 총 중량을 기준으로, 3중량%), 및 기판으로서 75㎛의 두께를 갖는 폴리에틸렌 테레프탈레이트(이후부터 "PET"로서 지칭됨) 막을 병렬판 유형의 롤링-업(rolling-up) 마그네트론 스퍼터링 장치에 설치하였다. 상기 장치를 탈수 및 배기시키고, 롤링업시키는 동안 7×10-5Pa의 진공도로 배기시켰다.
이 상태에서, 300sccm의 Ar 가스를 주입하고 100℃의 기판 온도로 가열하고 Ar 가스만을 사용한 In의 플라스마 방출 강도를 90으로 설정한 다음, 막 품질을 조절하기 위해 조절 산소 가스의 주입 후의 상기 방출 강도가 PEM으로 측정하는 경우 33이 되도록 자동 피에조(piezo) 밸브를 열고 닫으면서 산소 가스의 주입량을 조정 함으로써 3kW DC를 사용한 반응성 스퍼터링 공정에 의한 스퍼터 성막을 수행하였다.
이로써, PET 막으로 구성된 기판 위에 투명 In-Sn 복합 산화물(이후부터 "ITO"로서 지칭됨)로 구성된 20nm 두께의 투명한 전도층이 형성되었다. 이어서, 상기 투명한 전도층을 150℃에서 30분 동안 가열 처리하여 투명한 전도성 적층물을 제조하였다. 상기 적층물에서, 투명한 전도층을 투과전자현미경(TEM)(25,000배 확대)으로 관측하였다. 그 결과, 완전 결정화된 ITO막이 도면에 도시한 바와 같이 형성되었음이 관측되었다.
또한, 상기 투명한 전도성 적층물에 대하여, 가열 처리 전(스퍼터 성막 직후) 및 가열 처리 후의 홀 이동도 및 캐리어 밀도를 홀 효과 측정(Hall effect measurement)을 통해 측정하였다. 상기 측정은 바이오 라드(BIO RAD)에서 제조한 "HL5500PC" 측정 시스템에 의해 수행되었다. 또한, 저항, 550nm에서의 광 투과율 및 5% HCl 수용액에 침지시킨지 5분 후의 저항을 가열 처리 전후에 측정하였다. 수득된 결과를 하기 표 1에 나타낸다.
가열 처리 전 가열 처리 후
홀 이동도(cm2/V·S) 21.2 37.3
캐리어 밀도(수/cm3) 3.7×1020 4.2×1020
저항(Ω/□) 400 200
광 투과율(%) 85 88
5% HCl 수용액에 침지시킨지 5분 후의 저항(Ω/□) 200
상기 결과로부터 명백히 알 수 있듯이, 상기 투명한 전도층은 20nm의 두께를 갖는 얇은 막이어서 본질적으로 결정화되기 어려움에도 불구하고, 저온(150℃)에서 단시간(30분) 동안의 가열 처리에 의해 만족스럽게 결정화되어 550nm에서의 광 투과율이 가열 처리 전보다 3% 향상되었다. 또한, 가열 처리 후의 저항의 감소가 가열 처리 전의 절반으로 감소되므로 가열 처리에 의해 저항이 지나치게 낮아질 우려가 없다.
또한, 가열 처리 전에는 5% HCl 수용액에 침지시킨지 5분 후의 저항이 무한대(∞)이다. 즉, 상기 막에 대하여 산을 사용한 에칭 공정을 용이하게 수행할 수 있다. 반면, 가열 처리 후에는 5% HCl 수용액에 침지시킨지 5분 후의 저항이 전혀 변하지 않았고, 따라서 산을 사용한 에칭 공정을 수행하기 어려웠다. 다시 말하여, 생성된 막은 산에 대해 안정하다.
또한, 상기 시험과 별도로 가열 처리 후의 투명한 전도성 적층물에 대하여 60℃ 및 500시간 동안의 90% RH에서 습식 가열 시험을 수행하였다. 그 결과, 상기 시험 전의 초기 저항(200Ω/□)에 대한 저항의 변화율이 1.1배 감소하였다. 이로써, 가열 처리 후의 투명한 전도성 적층물은 습식 가열 신뢰도 또한 우수한 것으로 나타났다.
실시예 2
표적 물질로서 In-Sn 산화물 표적(Sn 원자의 양: In 원자 및 Sn 원자의 총 중량을 기준으로, 4.7중량%), 및 기판으로서 75㎛의 두께를 갖는 PET 막을 병렬판 유형의 롤링-업형 마그네트론 스퍼터링 장치에 설치하였다. 상기 장치를 탈수 및 배기시키고, 롤링업시키는 동안 1×10-4Pa의 진공도로 배기시켰다.
이러한 상태에서, 300sccm의 Ar 가스를 주입하고 100℃의 기판 온도로 가열하고 Ar 가스만을 사용한 경우의 In의 플라스마 방출 강도를 90으로 설정한 다음, 막 품질을 조절하기 위해 산소 가스 주입 후의 상기 방출 강도가 PEM으로 측정하는 경우 86이 되도록 자동 피에조 밸브를 열고 닫으면서 산소 가스의 주입량을 조정함으로써, 3kW DC를 사용한 반응성 스퍼터링 공정에 의한 스퍼터 성막을 수행하였다.
이로써, PET 막으로 구성된 기판 위에 투명 ITO 막으로 구성된 20nm 두께의 투명한 전도층이 형성되었다. 이어서, 상기 투명한 전도층을 150℃에서 30분 동안 가열 처리하여 투명한 전도성 적층물을 제조하였다. 상기 적층물에 대하여, 투명한 전도층을 투과전자현미경으로 관측하였다. 그 결과, 완전 결정화된 ITO막이 형성되었다.
또한, 상기 투명한 전도성 적층물에 대하여, 가열 처리 전(스퍼터 성막 직후) 및 가열 처리 후의 홀 이동도 및 캐리어 밀도를 전술한 바와 동일한 방식으로 측정하였다. 또한, 저항, 550nm에서의 광 투과율, 5% HCl 수용액에 침지시킨지 5분 후의 저항을 가열 처리 전후에 측정하였다. 그 결과, 하기 표 2에 나타낸 바와 같이 실시예 1과 실질적으로 동일한 결과가 수득되었다. 또한, 상기 시험과 별도로, 가열 처리 후의 투명한 전도성 적층물을 전술한 바와 동일한 방식으로 습식 가열 시험하였다. 그 결과, 가열 처리 후의 투명한 전도성 적층물은 실시예 1에서와 같이 우수한 습식 가열 신뢰도를 나타내었다.
가열 처리 전 가열 처리 후
홀 이동도(cm2/V·S) 24.2 37.1
캐리어 밀도(수/cm3) 3.4×1020 4.0×1020
저항(Ω/□) 380 210
광 투과율(%) 85 88
5% HCl 수용액에 침지시킨지 5분 후의 저항(Ω/□) 210
비교예 1
표적 물질을 In-Sn 금속 표적(Sn 원자의 양: In 원자 및 Sn 원자의 총 중량을 기준으로, 10중량%)으로 변경시킨 것을 제외하고, 실시예 1과 동일한 방식으로 스퍼터 성막을 수행하였다. 이로써 PET 막으로 구성된 기판 위에 ITO 막으로 구성된 20nm 두께의 투명한 전도층이 형성되었다. 이어서, 상기 투명한 전도층을 150℃에서 30분 동안 가열 처리하여 투명한 전도성 적층물을 제조하였다.
상기 투명한 전도성 적층물에 대하여, 전술한 바와 동일한 방식으로 가열 처리 전(스퍼터 성막 직후) 및 가열 처리 후의 홀 이동도 및 캐리어 밀도를 측정하였다. 또한, 저항, 550nm에서의 광 투과율, 및 5% HCl 수용액에 침지시킨 지 5분 후의 저항을 가열 처리 전후에 측정하였다. 수득된 결과를 하기 표 3에 나타낸다.
가열 처리 전 가열 처리 후
홀 이동도(cm2/V·S) 20.1 23.5
캐리어 밀도(수/cm3) 3.8×1020 3.8×1020
저항(Ω/□) 410 350
광 투과율(%) 84.5 85
5% HCl 수용액에 침지시킨지 5분 후의 저항(Ω/□)
상기 결과로부터 명백히 알 수 있듯이, 가열 처리 전후의 광 투과율의 향상은 실질적으로 관찰되지 않았으며; 5% HCl 수용액에 침지시킨지 5분 후의 저항은 가열 처리 후에도 여전히 무한대(∞)이었다. 따라서, 산을 사용한 에칭 공정을 수행할 수는 있었으나, 생성된 막의 산에 대한 안정성은 비교적 불량하였다. 부수적으로, 상기 시험과는 별도로 가열 처리 후의 투명한 전도성 적층물을 전술한 바와 동일한 방식으로 습식 가열 시험하였다. 그 결과, 상기 시험 전의 초기 저항에 대한 저항의 변화율이 1.5배가 되었다. 따라서, 가열 처리 후 투명한 전도성 적층물은 실시예 1과 비교하여 불량한 습식 가열 신뢰도를 나타내었다.
비교예 2
표적 물질을 In-Sn 금속 표적(Sn 원자의 양: In 원자 및 Sn 원자의 총 중량을 기준으로, 9.5중량%)으로 변경시키고, 8×10-4Pa의 진공도로 배기시킨 것, 및 Ar 가스만을 사용할 때의 In의 플라스마 방출 강도를 90으로 설정한 후, 산소 주입 후의 방출 강도가 80이 되도록 자동 피에조 밸브를 열고 닫으면서 산소 가스의 주입량을 조절한 것을 제외하고, 실시예 2와 동일한 방식으로 스퍼터 성막을 수행하였 다. 이로써, PET 막으로 구성된 기판 위에 ITO 막으로 구성된 20nm 두께의 투명한 전도층이 형성되었다. 이어서, 상기 투명한 전도층을 150℃에서 30분 동안 가열 처리하여 투명한 전도성 적층물을 제조하였다.
또한, 상기 투명한 전도성 적층물에 대하여, 가열 처리 전(스퍼터 성막 직후) 및 가열 처리 후의 홀 이동도 및 캐리어 밀도를 전술한 바와 동일한 방식으로 측정하였다. 또한, 저항, 550nm에서의 광 투과율, 5% HCl 수용액에 침지시킨지 5분 후의 저항을 가열 처리 전후에 측정하였다. 수득된 결과를 하기 표 4에 나타낸다.
가열 처리 전 가열 처리 후
홀 이동도(cm2/V·S) 27 28
캐리어 밀도(수/cm3) 3.3×1020 2.5×1020
저항(Ω/□) 350 450
광 투과율(%) 85 85.5
5% HCl 수용액에 침지시킨지 5분 후의 저항(Ω/□)
상기 결과로부터 명백히 알 수 있듯이, 가열 처리 전후의 광 투과율의 향상은 실질적으로 관찰되지 않았으며; 5% HCl 수용액에 침지시킨지 5분 후의 저항은 가열 처리 후에도 여전히 무한대(∞)이었다. 따라서, 산을 사용한 에칭 공정을 수행할 수는 있었으나, 생성된 막의 산에 대한 안정성은 비교적 불량하였다. 부수적으로, 상기 시험과는 별도로 가열 처리 후의 투명한 전도성 적층물을 전술한 바와 동일한 방식으로 습식 가열 시험하였다. 그 결과, 상기 시험 전의 초기 저항에 대한 저항의 변화율이 2.0배가 되었다. 따라서, 가열 처리 후의 투명한 전도성 적층물은 실시예 2와 비교하여 불량한 습식 가열 신뢰도를 나타내었다.
전술한 바와 같은 측면에서, 본 발명에 따라, 기판의 실제적으로 허용가능한 가열 온도인 80 내지 150℃에서 유기 중합체 성형물을 포함하는 기판 위에 In-Sn 복합 산화물을 포함하는 투명한 전도층을 스퍼터 성막하는데 있어서,
표적 중의 Sn 함량이 낮고, 전술한 진공도로 배기시켜 수분 및 기판으로부터 발생된 유기 가스와 같은 불순물을 제거한 분위기를 사용하고, In 의 플라스마 방출 강도가 미세하게 요동하도록 소량의 산소 가스를 Ar 가스와 함께 주입하는 조건에서의 스퍼터링을 통해, 15 내지 50nm의 막 두께를 갖는 상기 투명한 전도층을 형성하고; 생성된 막을 120 내지 150℃의 저온에서 0.5 내지 1시간의 단기간 동안 가열함으로써,
생산성 및 물질 품질의 저하 없이, 우수한 투명도 및 습식 가열 신뢰도를 나타내고 비저항이 지나치게 낮지 않고, 완전 결정화된 투명한 전도층을 갖는, 투명한 전도성 적층물을 수득할 수 있다.
또한, 당해 분야의 숙련자들은 전술한 바와 같은 본 발명의 상세한 내용 및 형태에 있어서 다양한 변경이 가능함을 인식하여야 한다. 상기 변경은 하기 첨부된 청구항의 진의 및 범주에 포함되어야 한다.
본 출원은 2002월 4월 8일자로 출원된 일본특허 제 2002-104675 호(본원의 참조문헌으로 인용됨)를 기본으로 한다.
본 발명에 따른 저온 단시간의 가열 처리를 실시함으로써, 생산성 및 물질 품질의 저하 없이 우수한 투명도 및 습식 가열 신뢰도를 나타내고 비저항이 지나치게 낮지 않은, 완전 결정화된 투명한 전도층을 포함하는, 투명한 전도성 적층물을 수득할 수 있다.

Claims (7)

  1. 유기 중합체 성형물을 포함하는 기판; 및
    Sn 원자를 1 내지 6중량%(In 원자 및 Sn 원자의 총량 기준)의 양으로 함유하는 In-Sn 복합 산화물을 포함하고, 15 내지 50nm의 막 두께, 30 내지 45cm2/V·S의 홀 이동도(Hall mobility) 및 2×1020/cm3 내지 6×1020/cm3의 캐리어 밀도를 갖는, 기판 위에 형성된 완전 결정화된 투명한 전도층을 포함하는,
    투명한 전도성 적층물.
  2. 제 1 항에 있어서,
    Sn 원자의 양이 2 내지 5중량%인 투명한 전도성 적층물.
  3. 제 1 항에 있어서,
    막 두께가 20 내지 40nm인 투명한 전도성 적층물.
  4. (a) 유기 중합체 성형물을 포함하는 기판 위에서 In-Sn 복합 산화물을 포함하는 투명한 전도층을 스퍼터 성막하는 단계; 및
    (b) 후속적으로 가열하여 제 1 항에서 정의된 투명한 전도성 적층물을 생성하는 단계를 포함하며;
    상기 단계 (a)에서는,
    Sn 원자를 1 내지 6중량%(In 원자 및 Sn 원자의 총량 기준)의 양유로 함유하는 산화물 표적 또는 금속 표적을 사용하고,
    80 내지 150℃의 기판 온도에서 1.5×10-4Pa 이하의 진공도로 배기시키고,
    Ar 가스만을 주입할 때의 In의 플라스마 방출 강도를 90이라 정의하는 경우 산소 가스를 주입한 후의 상기 방출 강도가 각각 금속 표적에 대해서는 30 내지 40이 되고, 산화물 표적에 대해서는 84 내지 90이 되도록 산소 가스를 Ar 가스와 함께 주입하여, Sn 원자를 1 내지 6중량%(In 원자 및 Sn 원자의 총량 기준) 함유하는 In-Sn 복합 산화물을 포함하고, 15 내지 50nm의 막 두께, 15 내지 28cm2/V·S의 홀 이동도 및 2×1020/cm3 내지 5×1020/cm3의 캐리어 밀도를 갖는, 무정형의 투명한 전도층을 기판 위에서 형성하며;
    상기 단계 (b)에서는,
    단계 (a)에서 형성된 무정형의 투명한 전도층을 공기 중에서 120 내지 150℃로 0.5 내지 1시간 동안 가열하여, 30 내지 45cm2/V·S의 홀 이동도 및 2×1020/cm3 내지 6×1020/cm3의 캐리어 밀도를 갖는, 완전 결정화된 투명한 전도층으로 전환시키는,
    투명한 전도성 적층물의 제조방법.
  5. 제 4 항에 있어서,
    표적중의 Sn 원자의 양이 2 내지 5중량%인 투명한 전도성 적층물의 제조방법.
  6. 제 4 항에 있어서,
    기판 온도가 약 100℃인 투명한 전도성 적층물의 제조방법.
  7. 제 4 항에 있어서,
    막 두께가 20 내지 40nm인 투명한 전도성 적층물의 제조방법.
KR1020030021971A 2002-04-08 2003-04-08 투명한 전도성 적층물 및 이의 제조방법 KR100649838B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002104676A JP3785109B2 (ja) 2002-04-08 2002-04-08 透明導電積層体の製造方法
JPJP-P-2002-00104676 2002-04-08

Publications (2)

Publication Number Publication Date
KR20030081077A KR20030081077A (ko) 2003-10-17
KR100649838B1 true KR100649838B1 (ko) 2006-11-24

Family

ID=28449893

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020030021971A KR100649838B1 (ko) 2002-04-08 2003-04-08 투명한 전도성 적층물 및 이의 제조방법

Country Status (6)

Country Link
US (2) US6908666B2 (ko)
EP (1) EP1352987B1 (ko)
JP (1) JP3785109B2 (ko)
KR (1) KR100649838B1 (ko)
DE (1) DE60333414D1 (ko)
TW (1) TWI249471B (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1591554A4 (en) * 2003-01-24 2010-04-07 Bridgestone Corp THIN FILM OF TIN OXIDE AND INDIUM (ITO), PROCESS FOR FORMING THE FILM, TRANSPARENT CONDUCTIVE FILM AND TOUCH SCREEN
JP3749531B2 (ja) * 2003-08-29 2006-03-01 日東電工株式会社 透明導電積層体の製造方法
US7597938B2 (en) * 2004-11-29 2009-10-06 Guardian Industries Corp. Method of making coated article with color suppression coating including flame pyrolysis deposited layer(s)
JP4528651B2 (ja) * 2005-03-01 2010-08-18 日東電工株式会社 透明導電性フィルムおよびタッチパネル
US7597964B2 (en) * 2005-08-02 2009-10-06 Guardian Industries Corp. Thermally tempered coated article with transparent conductive oxide (TCO) coating
US20070184573A1 (en) * 2006-02-08 2007-08-09 Guardian Industries Corp., Method of making a thermally treated coated article with transparent conductive oxide (TCO) coating for use in a semiconductor device
US8298380B2 (en) * 2006-05-23 2012-10-30 Guardian Industries Corp. Method of making thermally tempered coated article with transparent conductive oxide (TCO) coating in color compression configuration, and product made using same
JP4667471B2 (ja) 2007-01-18 2011-04-13 日東電工株式会社 透明導電性フィルム、その製造方法及びそれを備えたタッチパネル
KR20080082446A (ko) * 2007-03-08 2008-09-11 안천식 하체단련 및 윗몸일으키기 운동기구
US20080292979A1 (en) * 2007-05-22 2008-11-27 Zhe Ding Transparent conductive materials and coatings, methods of production and uses thereof
US20090035707A1 (en) * 2007-08-01 2009-02-05 Yubing Wang Rheology-controlled conductive materials, methods of production and uses thereof
US20090056589A1 (en) * 2007-08-29 2009-03-05 Honeywell International, Inc. Transparent conductors having stretched transparent conductive coatings and methods for fabricating the same
JP5099893B2 (ja) 2007-10-22 2012-12-19 日東電工株式会社 透明導電性フィルム、その製造方法及びそれを備えたタッチパネル
US20100214230A1 (en) * 2007-10-30 2010-08-26 Jau-Jier Chu ITO layer manufacturing process & application structure
US7727578B2 (en) * 2007-12-27 2010-06-01 Honeywell International Inc. Transparent conductors and methods for fabricating transparent conductors
US7642463B2 (en) * 2008-01-28 2010-01-05 Honeywell International Inc. Transparent conductors and methods for fabricating transparent conductors
US7960027B2 (en) * 2008-01-28 2011-06-14 Honeywell International Inc. Transparent conductors and methods for fabricating transparent conductors
KR100994116B1 (ko) * 2008-08-20 2010-11-15 삼성모바일디스플레이주식회사 유기 발광 소자
JP5388625B2 (ja) * 2009-02-25 2014-01-15 日東電工株式会社 透明導電積層体の製造方法、透明導電積層体およびタッチパネル
US20120199393A1 (en) 2009-09-04 2012-08-09 Shunsaku Yoshikawa Lead-free solder alloy, connecting member and a method for its manufacture, and electronic part
CN103069369B (zh) * 2010-06-17 2016-05-18 信越聚合物株式会社 输入装置
JP5413314B2 (ja) * 2010-06-25 2014-02-12 旭硝子株式会社 赤外線反射フィルムおよび合わせガラスの製造方法
JP5739742B2 (ja) 2010-11-04 2015-06-24 日東電工株式会社 透明導電性フィルムおよびタッチパネル
JP5543907B2 (ja) * 2010-12-24 2014-07-09 日東電工株式会社 透明導電性フィルムおよびその製造方法
JP6031559B2 (ja) * 2010-12-27 2016-11-24 日東電工株式会社 透明導電性フィルムおよびその製造方法
JP6023402B2 (ja) 2010-12-27 2016-11-09 日東電工株式会社 透明導電性フィルムおよびその製造方法
WO2013080995A1 (ja) * 2011-11-28 2013-06-06 日東電工株式会社 透明導電性フィルムの製造方法
CN104067353B (zh) * 2012-01-27 2016-10-26 株式会社钟化 带有透明电极的基板及其制造方法
KR101814375B1 (ko) * 2012-06-07 2018-01-04 닛토덴코 가부시키가이샤 투명 도전성 필름
JP5498537B2 (ja) * 2012-07-06 2014-05-21 日東電工株式会社 透明導電性フィルム、その製造方法及びそれを備えたタッチパネル
JP6261988B2 (ja) 2013-01-16 2018-01-17 日東電工株式会社 透明導電フィルムおよびその製造方法
JP6215062B2 (ja) * 2013-01-16 2017-10-18 日東電工株式会社 透明導電フィルムの製造方法
CN104919541B (zh) 2013-01-16 2017-05-17 日东电工株式会社 透明导电性薄膜及其制造方法
JP6261987B2 (ja) 2013-01-16 2018-01-17 日東電工株式会社 透明導電フィルムおよびその製造方法
JP6396059B2 (ja) * 2014-03-31 2018-09-26 株式会社カネカ 透明導電フィルムの製造方法
CN105473756B (zh) * 2014-05-20 2019-06-18 日东电工株式会社 透明导电性薄膜
JP6412539B2 (ja) * 2015-11-09 2018-10-24 日東電工株式会社 光透過性導電フィルムおよび調光フィルム
CN111391427B (zh) * 2015-11-09 2022-04-26 日东电工株式会社 透光性导电薄膜和调光薄膜
JP6654865B2 (ja) * 2015-11-12 2020-02-26 日東電工株式会社 非晶質透明導電性フィルム、ならびに、結晶質透明導電性フィルムおよびその製造方法
CN110741106A (zh) * 2017-08-08 2020-01-31 三井金属矿业株式会社 氧化物烧结体及溅射靶
KR20210087018A (ko) * 2018-11-07 2021-07-09 닛토덴코 가부시키가이샤 터치 패널용 광 투과성 도전층 형성 필름, 광 투과성 도전층 형성 편광 필름 및 터치 패널 표시 장치
JP7287802B2 (ja) * 2019-03-14 2023-06-06 日東電工株式会社 光透過性導電フィルム

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3590588T1 (de) * 1984-11-09 1986-10-30 Konica Corp., Tokio/Tokyo Leitendes Verbundgebilde
JPH0315536A (ja) 1989-06-13 1991-01-23 Matsushita Electric Works Ltd 配線基板の製造方法
US5225273A (en) * 1989-12-28 1993-07-06 Teijin Limited Transparent electroconductive laminate
TW250618B (ko) * 1993-01-27 1995-07-01 Mitsui Toatsu Chemicals
JPH0864034A (ja) 1994-08-26 1996-03-08 Teijin Ltd 透明導電性積層体
US6351068B2 (en) * 1995-12-20 2002-02-26 Mitsui Chemicals, Inc. Transparent conductive laminate and electroluminescence light-emitting element using same
JPH09234816A (ja) * 1996-02-29 1997-09-09 Mitsui Toatsu Chem Inc 透明導電性積層体
JPH11288625A (ja) 1998-03-31 1999-10-19 Kansai Shingijutsu Kenkyusho:Kk 導電性フィルムおよびその製造方法
JP4137254B2 (ja) 1998-11-12 2008-08-20 帝人株式会社 透明導電積層体の製造方法
JP2000238178A (ja) * 1999-02-24 2000-09-05 Teijin Ltd 透明導電積層体
JP2000265259A (ja) 1999-03-15 2000-09-26 Dainippon Printing Co Ltd 透明導電性フィルム及びその製造方法
JP3749531B2 (ja) * 2003-08-29 2006-03-01 日東電工株式会社 透明導電積層体の製造方法

Also Published As

Publication number Publication date
US8597475B2 (en) 2013-12-03
US20050173706A1 (en) 2005-08-11
EP1352987B1 (en) 2010-07-21
JP2003297150A (ja) 2003-10-17
KR20030081077A (ko) 2003-10-17
TW200306254A (en) 2003-11-16
US6908666B2 (en) 2005-06-21
DE60333414D1 (de) 2010-09-02
EP1352987A2 (en) 2003-10-15
EP1352987A3 (en) 2003-11-19
JP3785109B2 (ja) 2006-06-14
TWI249471B (en) 2006-02-21
US20030194551A1 (en) 2003-10-16

Similar Documents

Publication Publication Date Title
KR100649838B1 (ko) 투명한 전도성 적층물 및 이의 제조방법
JP5058469B2 (ja) スパッタリングターゲットおよび該ターゲットを用いた薄膜の形成方法
TWI400806B (zh) A semiconductor thin film, and a method for manufacturing the same, and a thin film transistor
US10777709B2 (en) Substrate with transparent electrode and method for producing same
US8062777B2 (en) Semiconductor thin film and process for producing the same
WO2014058019A1 (ja) 酸化物半導体薄膜および薄膜トランジスタ
KR100723112B1 (ko) 투명 전도 적층체의 제조방법
JP2010519720A (ja) 導電性積層体およびその製造方法
JP4861707B2 (ja) 透明導電積層体
US20090269588A1 (en) Transparent conductive film and method of producing transparent conductive film
JP2018101793A (ja) 結晶質酸化物半導体薄膜、結晶質酸化物半導体薄膜の製造方法及び薄膜トランジスタ
JP2010222214A (ja) 金属酸化物薄膜及びその製造方法
JP2016201458A (ja) 微結晶質酸化物半導体薄膜及びそれを用いた薄膜トランジスタ
Yang et al. Opto-electronic properties of titanium-doped indium–tin-oxide films deposited by RF magnetron sputtering at room temperature
KR100862593B1 (ko) 투명 전도성 박막 및 이의 제조방법
KR20080054318A (ko) 정전용량식 고저항 터치패널의 투명전도막 및 그 제조방법
JP2011100749A (ja) 透明導電積層体
JP4079457B2 (ja) インジウム−スズ酸化物膜の高抵抗化方法
Lee et al. Preparation and electrical properties of high quality PZT thin films on RuOx electrode
JP2007284740A (ja) 酸化亜鉛系透明導電膜の形成方法
JP2005181670A (ja) 極薄ito膜の製造方法
JP2008053118A (ja) 酸化亜鉛系透明導電膜の熱処理方法
KR20040065503A (ko) 인듐주석 산화물 막의 형성방법
CN112951930A (zh) 二氧化钛/银/二氧化钛透明导电膜及其制备方法与应用
JP2003293118A (ja) 透明導電積層体の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
J204 Request for invalidation trial [patent]
J301 Trial decision

Free format text: TRIAL DECISION FOR INVALIDATION REQUESTED 20130124

Effective date: 20130718

J2X1 Appeal (before the patent court)

Free format text: INVALIDATION

J121 Written withdrawal of request for trial
J122 Written withdrawal of action (patent court)
FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20181030

Year of fee payment: 13