KR100723112B1 - 투명 전도 적층체의 제조방법 - Google Patents

투명 전도 적층체의 제조방법 Download PDF

Info

Publication number
KR100723112B1
KR100723112B1 KR1020040067781A KR20040067781A KR100723112B1 KR 100723112 B1 KR100723112 B1 KR 100723112B1 KR 1020040067781 A KR1020040067781 A KR 1020040067781A KR 20040067781 A KR20040067781 A KR 20040067781A KR 100723112 B1 KR100723112 B1 KR 100723112B1
Authority
KR
South Korea
Prior art keywords
transparent conductive
conductive layer
heat treatment
film
substrate
Prior art date
Application number
KR1020040067781A
Other languages
English (en)
Other versions
KR20050021882A (ko
Inventor
노구치도모노리
안도히데히코
요시타케히데토시
스가와라히데오
Original Assignee
닛토덴코 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 닛토덴코 가부시키가이샤 filed Critical 닛토덴코 가부시키가이샤
Publication of KR20050021882A publication Critical patent/KR20050021882A/ko
Application granted granted Critical
Publication of KR100723112B1 publication Critical patent/KR100723112B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B17/00—Layered products essentially comprising sheet glass, or glass, slag, or like fibres
    • B32B17/06—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material
    • B32B17/10—Layered products essentially comprising sheet glass, or glass, slag, or like fibres comprising glass as the main or only constituent of a layer, next to another layer of a specific material of synthetic resin
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/0021—Reactive sputtering or evaporation
    • C23C14/0036—Reactive sputtering
    • C23C14/0042—Controlling partial pressure or flow rate of reactive or inert gases with feedback of measurements
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • C23C14/086—Oxides of zinc, germanium, cadmium, indium, tin, thallium or bismuth
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5806—Thermal treatment
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells

Abstract

유기 중합체 성형물로 이루어진 기판상에 완전 결정화된 투명 전도층을 갖는 투명 전도 적층체의 제조방법을 제공한다. 상기 투명 전도층은 투명도 및 가습 열 신뢰도가 우수하고 비저항이 별로 낮지 않고 위상차 특성과 같은 광학 특성에 변화를 갖지 않는다. 상기 투명 전도 적층체는 유기 중합체 성형물로 이루어진 기판상에 기판 온도 80 내지 150℃ 및 진공도 8×10-3Pa 이하의 조건하에 투명 전도층을 스퍼터 제막하여, Sn 원자의 양이 In 원자 및 Sn 원자의 총 중량을 기준으로 1 내지 6중량%인 In-Sn 복합 산화물로 이루어지고 막 두께가 15 내지 30nm이고 홀(Hall) 이동도가 15 내지 28cm2/V·S이고 담체 밀도가 2×1020/cm3 내지 5×1020/cm3인 비결정성 투명 전도층을 형성하고, 이 층을 120℃ 미만의 온도에서 열처리하여, 홀 이동도가 30 내지 45cm2/V·S이고 담체 밀도가 2×1020/cm3 내지 7×1020/cm3인 완전 결정화된 투명 전도층으로 전환시킴으로써 수득된다.

Description

투명 전도 적층체의 제조방법{PROCESS FOR PRODUCING TRANSPARENT CONDUCTIVE LAMINATE}
본 발명은 유기 중합체 성형물로 이루어진 기판상에 In-Sn 복합 산화물을 포함하는 투명 전도층을 갖는 투명 전도 적층체의 제조방법에 관한 것이다.
이 종류의 투명 전도 적층체는 무기 전기 발광 소자용 투명 전극, 전자파 실드용 투명 전극 및 아날로그/디지털 터치 패널용 투명 전극 등에 폭넓게 이용되어 왔다. 특히, 최근에는 정보 기반의 정비 및 개인 디지털 보조기(PDA)로 대표되는 휴대용 정보 단말기의 급속한 보급에 의해 터치 패널의 용도에 대한 수요가 급속히 확대되고 있다.
이러한 휴대용 정보 단말기의 터치 패널로는 액정 표시 화면상에 설치되어 키보드를 대신하여 전용 펜으로 그래픽을 입력할 수 있어 투명 입력부의 바로 아래에 있는 액정을 표시할 수 있다. 사람은 표시된 액정의 정보를 투명 입력 소자인 터치 패널을 통해서 인식할 수 있다. 최근, 휴대용 정보 단말기의 액정의 화질이 깨끗하게 됨에 따라서, 그 위에 설치되는 터치 패널용 투명 전극층에는 높은 투명성이 요구되어 왔다.
종래, 이러한 용도에 사용되는 투명 전도 적층체는, 진공 증착법, 이온 플레이팅, 스퍼터링 등의 방법으로 제작되었다. 제어성 및 재연성의 관점에서, 스퍼터링을 가장 일반적으로 채택한다. 스퍼터링은, 기판상에 형성하는 투명 전도층의 막 조성과 동일한 산화물 표적 또는 In-Sn 합금으로 이루어진 금속 표적을 사용하여 불활성 기체(예: Ar 기체)를 단독으로 또는 반응성 기체(예: 산소 기체)와 함께 도입하여 기판상에 In-Sn 복합 산화물로 이루어진 투명 전도층을 스퍼터 제막하는 것이다. 그러나, 기판이 유기 중합체 성형물로 이루어진 경우, 막은 기판의 내열성이 불량함으로 인해 고온에서 제조될 수 없고, 제막 직후 비결정성 막이 부분 결정화된 막으로 된다. 이 때문에, 막의 투명성이 뒤떨어지고 막의 황변이 강하게 관찰되며, 가습 열 시험 후의 저항 변화가 큰 등의 문제가 있었다.
이러한 문제를 극복하기 위해서, 유기 중합체 성형물로 이루어진 기판상에 결정화된 막을 형성하는 방법으로 일본 특허 제 JP-B-3-15536 호는 산소의 양을 적게 하여 막을 제조한 후 생성 막을 대기중의 산소 분위기하에서 후-가열함으로써 비결정성 막을 결정화된 막으로 전환시키는 기술을 제안하고 있다. 이 제안된 방법은 막의 투명성이 향상되고 황변이 일어나지 않으며, 가습 열 시험 후의 저항 변화가 작아 가습 열 신뢰성이 향상되는 등의 이점을 초래한다.
그러나, 후-가열을 수행하는 상기 기술된 방법에 따르면, 단시간내에 결정화되지 않고 고온에서 장시간의 가열이 필요하다. 이 때문에, 기판 막중의 올리고머의 발생과 같은 품질면에서의 문제에 의해 생산성이 나쁘게 된다. 또한, 생성된 결정화된 막은 비저항이 낮게 되어, 소비 전력이 높아지는 문제가 있었다. 또한, 기판을 위상차 필름과 같은 광학 기판으로서 이용할 때, 상기한 후-가열에 의해 위상차 특성과 같은 광학 특성이 크게 변화되는 문제도 있었다.
이러한 상황하에서, 본 발명의 목적은, 기판이 충분히 견디는 150℃ 이하의 기판 온도에서 스퍼터 제막한 후 막을 짧은 시간동안 저온에서 열처리를 실시함으로써, 생산성 및 품질면에서 악화되지 않고, 투명성 및 가습 열 신뢰성이 우수하고, 비저항이 지나치게 낮지 않고, 위상차 특성과 같은 광학 특성이 열처리 전에 비해 실질적으로 변화되지 않는 완전 결정화된 투명 전도층을 유기 중합체 성형물로 이루어진 기판상에 형성하는 투명 전도 적층체의 제조방법을 제공하는 것이다.
본원에서 인용된 용어 "완전 결정화된"은 투과 전자 현미경(TEM)으로 관찰시 막의 전체 표면상에 결정화된 입자가 존재하는 상태를 의미한다.
상기한 목적을 달성하기 위해 예의 검토한 결과, 유기 중합체 성형물로 이루어진 기판상에, In-Sn 복합 산화물로 이루어진 투명 전도층을, 기판의 실질적인 가열 허용 온도인 80 내지 150℃의 온도에서 스퍼터 제막하는데 있어서, 표적중의 Sn의 함량을 낮게 하고, 또한 소정의 진공도로 배기를 수행하여 수분 및 기판으로부터 발생하는 유기 기체와 같은 불순물을 제거하는 분위기를 채택하고, 여기에 Ar 기체와 함께 산소 기체를 도입하는 조건하에 스퍼터링에 의해 특정한 막 두께의 투명 전도층을 형성하면, 제막 직후의 투명 전도층은 비결정성 막이지만 생성된 막을 대기중에서 120℃ 미만의 저온에서 열처리하는 경우, 생산성 및 품질면에서 악화 없이 상기 막을 완전 결정화된 막으로 용이하게 전환시킬 수 있음을 알았다.
게다가, 상기 특정한 열처리에 의해 완전 결정화된 막은 홀 이동도가 열처리 전에는 15 내지 30cm2/V·S이었고, 열처리 후에는 30 내지 45cm2/V·S로 증가하였지만 담체 밀도, 즉 열처리 전 담체 밀도는 2×1020/cm3 내지 5×1020/cm3이었고 열처리 후 담체 밀도는 2×1020/cm3 내지 7×1020/cm3로 크게 변화하지 않았다. 반대로, 일본 특허 제 JP-B-3-15536 호에 제안된 바와 같이 스퍼터 제막 후 고온에서 장시간의 후-열처리에 의해 수득된 결정화된 막은 홀 이동도가 18 내지 20cm2/V·S이고 담체 밀도가 5×1021/cm3 내지 9×1021/cm3이다.
요약하면, 상기 특정한 열처리에 의해 완전 결정화된 막은, 상기 인용된 특허(제 JP-B-3-15536 호)에서 제안된 결정화된 막에 비해, 홀 이동도가 2배 정도 크고 캐리어 밀도가 한자리수 작다고 하는 특이한 성상을 갖는다. 또한, 이 특성을 기초로 완전 결정화된 막은 투명 전도 막으로서 투명성 및 가습 열 신뢰도가 우수하고, 비저항의 감소가 열처리 이전의 것의 약 절반으로 제한되고(즉, 스퍼터 제막 직후), 따라서 상기 인용된 특허(제 JP-B-3-15536 호)에서 제안된 바와 같이 비저항이 후-열처리 후 한자리 이상 감소되는 결정화된 막과 비교시 비저항의 과도한 저하가 방지되고, 소비 전력의 증가가 억제될 수 있다.
또한, 상기 특정한 열처리, 즉 120℃ 미만의 저온의 열처리에 의하면, 위상차 판과 같은 광학 기판으로서 이용하는 경우, 위상차 특성과 같은 광학 특성이 크게 변화되지 않고, 따라서 뛰어난 광학 특성을 유지할 수 있는 것을 관찰하였다.
본 발명은 이상의 지견을 바탕으로 하여 완성된 것이다.
따라서, 본 발명은
(a) 유기 중합체 성형물로 이루어진 기판상에 In-Sn 복합 산화물을 포함하는 투명 전도층을 스퍼터 제막하는 단계; 및
(b) 계속해서, 후-열처리하여 상기 기판상에 투명 전도층을 갖는 투명한 전도 적층체를 제조하는 단계
를 포함하는 투명 전도 적층체의 제조방법으로서,
상기 단계 (a)가, Sn 원자의 양이 In 원자 및 Sn 원자의 총 중량을 기준으로 1 내지 6중량%인 금속 표적 또는 산화물 표적을 사용하고, 기판 온도 80 내지 150℃에서 진공도 8×10-3Pa 이하가 될 때까지 배기하고, 여기에 산소 기체를 Ar 기체와 함께 도입하고, 스퍼터 제막을 수행하여, Sn 원자의 양이 In 원자 및 Sn 원자의 총 중량을 기준으로 1 내지 6중량%인 In-Sn 복합 산화물로 이루어지고 막 두께가 15 내지 30nm이고 홀(Hall) 이동도가 15 내지 28cm2/V·S이고 담체 밀도가 2×1020/cm3 내지 5×1020/cm3인 비결정성 투명 전도층을 상기 기판상에 형성하는 단계이고;
상기 단계 (b)가, 단계 (a)에서 형성된 비결정성 투명 전도층을 120℃ 미만의 온도에서 열처리하여, 홀 이동도가 30 내지 45cm2/V·S이고 담체 밀도가 2×1020/cm3 내지 7×1020/cm3인 완전 결정화된 투명 전도층으로 전환시키는 단계인, 투명 전도 적층체의 제조방법을 제공한다.
본 발명에서 이용되는 기판은 유기 중합체 성형물로 이루어지고, 우수한 투명성 및 열 저항성을 갖는 유기 중합체가 바람직하게 사용된다. 이러한 유기 중합체의 예는 폴리에스터계 중합체, 예컨대 폴리에틸렌 테레프탈레이트; 폴리올레핀계 중합체; 노르보넨계 중합체; 단독중합체, 예컨대 폴리카보네이트, 폴리에테르 설폰 및 폴리아크릴레이트; 공중합체; 및 에폭시계 중합체를 포함한다. 이러한 유기 중합체는 필름상, 시트상 또는 다른 형태로 주조된 후 용도에 제공된다. 필요하다면 성형물에 밑칠 또는 후면 피복을 제공할 수 있다. 또한 액정 단량체 또는 액정 중합체를 함유하는 복굴절 층이 기판상에 형성될 수 있다.
단계 (a)에서, In-Sn 복합 산화물을 포함하는 투명 전도층은 스퍼터 제막에 의해 기판상에 형성된다. 이 제막은 DC 전원을 사용하는 표준 마그네트론 스퍼터링 공정 뿐만 아니라 다양한 스퍼터링 공정, 예컨대 RF 스퍼터링 공정, (RF + DC) 스퍼터링 공정, 파동 스퍼터링 공정 및 이중 마그네트론 스퍼터링 공정을 사용할 수 있다. 스퍼터 제막에서 기판 온도는 기판에 열 손상을 주지 않기 위해 80 내지 150℃의 범위내여야 한다. 이 특정한 범위내에서 더 높은 기판 온도를 선택함으로써 형성되는 투명 전도층의 결정화에 대한 우수한 결과를 얻을 수 있다. 통상적으로, 기판 온도는 약 100℃로 설정된다.
본 발명에서 사용되는 스퍼터 표적은 금속 표적(In-Sn 표적) 또는 산화물 표적(In2O3-SnO2 표적)이고 이는 In 원자 및 Sn 원자의 총 중량을 기준으로 1 내지 6중량%, 바람직하게는 2 내지 5중량%의 Sn의 양을 갖는다. Sn의 첨가는 막의 내구성과 같은 신뢰도의 증강에 기여한다. 그러나, 결정화를 고려하는 한, In2O3은 가장 잘 결정화된다. Sn은 In2O3 결정 격자내로 혼입되는 양 이외에는 불순물로 작용하여 결정화를 억제한다. 이 때문에, Sn의 양은 상기 특정화된 범위내에서 조절되어야 한다.
이러한 표적을 사용하는 스퍼터 제막의 수행에서, 스퍼터 장치의 내부를 우선 8×10-3Pa 이하, 바람직하게는 1×10-3Pa 이하의 진공도로 배기하여 장치내의 수분 및 기판으로부터 발생하는 유기 기체를 제거하는 분위기로 한다. 이 이유는 제막중의 수분 또는 유기 기체의 존재가 제막중에 발생하는 화학 결합 손을 종결시켜 결정 성장을 억제하기 때문이다.
다음으로, 반응성 기체로서 산소 기체를 배기하는 스퍼터링 장치내로 불활성 기체인 Ar 기체와 함께 도입하고 스퍼터 제막을 수행한다. 스퍼터 제막동안에, 투명 전도층의 막 두께는 15 내지 30nm, 특히 바람직하게는 20 내지 25nm의 범위여야 한다. 투명 전도층의 막 두께가 15nm 미만일 때는 후속 단계에서 열처리에 의해 결정화가 거의 발생하지 않는 반면, 30nm를 초과했을 때는 열처리에 의해 비저항이 과도하게 감소하여 터치 패널 전극용 소비 전력이 증가하기 쉽다.
기판상에 스퍼터링에 의해 형성된 투명 전도층은 In 원자 및 Sn 원자의 총 중량을 기준으로 1 내지 6중량%의 Sn 원자의 양을 갖는 In-Sn 복합 산화물로 이루어진 비결정성 막이고, 막 두께가 15nm 내지 30nm, 홀 이동도가 15 내지 28cm2/V·S, 담체 밀도가 2×1020/cm3 내지 5×1020/cm3이다.
본 발명의 투명 전도 적층체가 터치 패널용으로 이용되는 경우에, 산에 의한 패턴 에칭 가공을 하게 된다. 패턴 에칭 가공을 스퍼터 제막 직후 단계, 다시 말해 열처리 전 단계에서 수행한다. 열처리 후에 막은 완전 결정화되어 에칭 가공이 어렵다. 다른 한편, 열처리 전에 막은 비결정성 막이어서 에칭 가공이 쉽게 수행될 수 있다.
후속 단계 (b)에서, 스퍼터 제막 후 투명 전도층을 저온에서 대기중 열처리한다. 즉, 열처리는 적당한 건조기 등을 사용하여 120℃ 미만의 온도에서 수행된다. 가열 온도와 가열 시간 사이의 관계는 이상적으로는, 예컨대 다음 표 1에서 제시된 관계를 갖는다.
Figure 112004038579235-pat00001
표 1에 제시된 바와 같은 가열 온도 및 가열 시간을 선택함으로써 막을 생산성 또는 품질면에서의 악화 없이 완전 결정화된 막으로 전환시킬 수 있다. 즉, 가열 시간을 적절히 선택함으로써, 120℃ 미만, 바람직하게는 80℃ 이하의 저온에서 열처리하더라도, 상기 기술된 효과를 달성할 수 있다. 이 경우에, 광학 기판으로서 위상차 특성과 같은 광학 특성과 관련해 열처리 전의 것으로부터 변하지 않는 양호한 특성을 유지시킬 수 있다.
단계 (b)에서의 열처리에 따르면, 단계 (a)에서의 스퍼터 제막 후의 비결정성 막을 홀 이동도가 30 내지 45cm2/V·S로 더욱 큰 값, 담체 밀도가 2×1O20/cm3 내지 7×1O20/cm3로 실질적으로 동일한 값을 갖는 완전 결정화된 막으로 전환시킨다. 홀 이동도는 상기 인용된 특허(제 JP-B-3-15536 호)의 결정화된 막에 비해 2배 정도 큰 값이며, 또한 담체 밀도는 상기 인용된 특허(제 JP-B-3-15536 호)의 결정화된 막에 비해 한자리수 정도 작은 값이다.
일반적으로, In-Sn 복합 산화물로 이루어진 투명 전도층의 담체 전자에 의해 발생하는 공여체는 In2O3 형석 결정 격자의 산소 결핍 부분 및 In 원자 위치에 Sn 원자가 치환하는 부분을 포함한다고 언급된다.
본 발명에서, Sn의 도핑 양이 적기 때문에, In 원자 위치에 Sn 원자가 치환되는 양이 적다. 따라서, 이것이 담체 밀도를 작게 하는 원인으로 고려된다. 또한, 본 발명에서, 불순물로서 기능하는 여분의 Sn의 함량 및 수분 함량이 적다. 따라서, 이 또한 저온에서 단시간의 열처리에도 불구하고 결정이 크게 성장하여 홀 이동도를 크게 하는 원인이 되는 것으로 고려된다.
상기한 바와 같이, 열처리 후의 투명 전도층은 지금까지 보고된 적이 없는, 유기 중합체 성형물을 함유하는 기판상에 제공된 투명 전도층으로서 특이한 특성(즉, 신규한 홀 이동도 및 담체 밀도)을 갖는다. 특히, 본 발명의 열처리 후의 투명 전도층은 결정이 매우 잘 성장하여 완전 결정화된 막으로 언급될 수 있다.
이 때문에, 상기 열처리 후의 투명 전도층은 550nm에서 광투과율이 열처리 전과 비교하여 1.5 내지 4%정도 향상된, 뛰어난 투명성을 나타낸다. 특히, 550nm보다 저파장측의 광 투과도에서의 증강이 놀랍다. 또한, 열처리 후의 투명 전도층은 황변 현상을 나타내지 않고 가습 열 시험에서 저항의 변화가 낮고 따라서 가습 열 신뢰도가 우수하다. 게다가, 열처리 후의 투명 전도층에서 비저항은 열처리 전의 값의 약 절반이고 열처리에 의한 비저항의 감소율이 낮다. 따라서, 터치 패널 전극용으로서 소비 전력의 증가를 막을 수 있다.
또한, 기판이 위상차 필름과 같은 광학 기판인 경우, 단계 (b)에서 열처리가 120℃ 미만, 바람직하게는 80℃ 이하의 저온에서 수행되고, 열처리에 기인하는 위상차 특성과 같은 광학 특성에는 큰 변화가 나타나지 않고 우수한 광학 특성이 열처리 전의 것과 변함없이 유지된다. 또한, 예를 들어, 액정성 물질이 기판상에 제공될 때 액정성 물질은 열처리동안에 역효과를 받지 않아, 결과적으로 우수한 품질이 유지될 수 있다.
본 발명은 다음 실시예를 참조로 더욱 상세히 기술되지만 본 발명이 이에 제한되는 것으로 해석되지 않음을 이해해야 한다.
본 발명의 공정을 통상적인 공정과 비교하기 위해, 실시예 1 및 2를 각각 비교예 1 및 2와 비교한다.
실시예 1
표적 물질로서 In-Sn 금속 표적(Sn 원자의 양: In 원자 및 Sn 원자의 총 중량을 기준으로 3중량%) 및 기판으로서 23㎛의 두께를 갖는 폴리에틸렌 테레프탈레이트(이후 "PET"로서 지칭됨) 막을 평행 평판형의 회전형 마그네트론 스퍼터링 장치내에 장착한다. 상기 장치를 권취하면서 탈수 및 탈기시키고 8×10-4Pa의 진공도로 배기한다.
이 상태에서, 스퍼터 제막은, 5kW DC를 갖는 반응성 스퍼터링 공정에 의해 기판 가열 온도 110℃로 하여 600sccm의 Ar 기체를 도입하고 플라즈마 발광 모니터(PEM)에 의해 Ar 기체만으로 In의 플라즈마 발광 강도를 90으로 설정한 후 산소 기체 도입 후 발광 강도가 35가 되도록 산소 기체의 도입량을 자동 피에조 밸브로 개폐 조절하여 막 품질을 조정함으로써 수행하였다.
이렇게 하여, PET 막으로 이루어진 기판상에 투명한 In-Sn 복합 산화물(이하 "ITO"로서 지칭됨)로 이루어진 20nm 두께의 투명 전도층을 형성하였다. 투명 전도층을 70℃에서 48시간동안 가열하는 열처리를 실시하여 투명 전도 적층체를 제조하였다. 이 적층체에 관해서, 투명 전도층을 투과 전자 현미경(TEM)(배율: 25,000배)으로 관찰하였다. 결과로서, 완전 결정화된 ITO 막이 형성되는 것을 관찰하였다.
추가로, 이 투명 전도 적층체에 관해서, 열처리 전(스퍼터 제막 직후) 및 열처리 후의 홀 이동도 및 담체 밀도를 홀 효과 측정으로 측정하였다. 측정을 바이오 라드(BIO RAD)에서 제작된 "HL5500PC" 측정 시스템을 사용하여 수행하였다. 추가로, 저항치, 550nm에서의 광 투과도 및 5% HCl 수용액에 침지 5분 후 저항치를 열처리 전 및 후에 측정하였다. 얻어진 결과를 다음 표 2에 제시한다.
Figure 112004038579235-pat00002
상기 결과에서 분명한 바와 같이, 투명 전도층이 본래 결정화하기 어려운 20nm 두께를 갖는 얇은 막임에도 불구하고, 저온(70℃)에서 48시간동안 열처리함으로써 양호하게 결정화되어, 550nm에서 광 투과도가 열처리 전과 비교시 1.7% 향상하였다. 또한, 열처리 후에 저항치의 저하는 열처리 전의 값의 절반으로 억제되고, 따라서 저항치가 열처리에 의해 급격히 감소될 걱정이 없다.
또한, 열처리 전, 5% HCl 수용액에 침지 5분 후의 저항치는 무한대(∽)이고, 즉, 막이 산에 의한 에칭 가공이 용이하게 된다. 다른 한편, 열처리 후, 5% HCl 수용액에 침지 5분 후의 저항치는 전혀 어떤 변화도 관찰되지 않았고, 따라서 산에 의한 에칭 가공이 어렵게 된다. 바꾸어 말하면, 생성된 막이 산에 대하여 안정하다.
또한, 상기의 시험과는 별도로, 열처리 후의 투명 전도 적층체를 60℃ 및 90% RH하에서 500시간동안 가습 열 시험을 하였다. 결과로서, 시험 전 초기 저항치(265Ω/면적)에 대한 저항 변화율이 1.1배로 억제되었다. 따라서, 열처리 후의 투명 전도 적층체는 가습 열 신뢰도도 우수하다.
비교예 1
표적 재료를 In-Sn 금속 표적(Sn 원자의 양: In 원자 및 Sn 원자의 총 중량을 기준으로 10중량%)으로 변화시킨 것을 제외하고는 실시예 1과 동일한 방법으로 스퍼터 제막을 수행하였다. PET 막으로 이루어진 기판상에 막 두께 20nm의 ITO 막으로 이루어진 투명 전도층을 형성하였다. 이어서, 이 투명 전도층에 대하여 70℃에서 24시간동안 가열하는 열처리를 실시하여 투명 전도 적층체를 제작하였다.
이 투명 전도 적층체에 관해서, 열처리 전(스퍼터 제막 직후) 및 열처리 후의 홀 이동도 및 담체 밀도를 상기한 바와 같이 측정하였다. 추가로, 저항치, 550nm에서의 광 투과도 및 5% HCl 수용액에 침지 5분 후 저항치를 열처리 전 및 후에 측정하였다. 얻어진 결과를 다음 표 3에 제시한다.
Figure 112004038579235-pat00003
상기 결과에서 분명한 바와 같이, 열처리 전 및 후에 광 투과도의 증강이 실질적으로 관찰되지 않고, 5% HCl 수용액에 침지 5분 후 저항치가 열처리 후조차도 또한 무한대(∽)였다. 따라서 산에 의한 에칭 가공이 수행될 수 있지만, 생성된 막은 그에 비례하여 산에 대한 안정성이 뒤떨어졌다.
상기의 시험과는 별도로, 열처리 후에 투명 전도 적층체를 상기한 바와 동일한 방법으로 가습 열 시험을 하였다. 결과로서, 시험전 초기 저항치에 대한 저항치의 변화율이 1.5배가 되었다. 따라서, 열처리 후의 투명 전도 적층체는 실시예 1과 비교시 가습 열 신뢰도가 뒤떨어졌다.
실시예 2
표적 물질로서 In-Sn 금속 표적(Sn 원자의 양: In 원자 및 Sn 원자의 총 중량을 기준으로 4.7중량%) 및 막으로서 50㎛의 막 두께 및 55nm 파장에서 137nm의 상을 갖고 160℃에서 폴리카보네이트를 단일축으로 연신함으로써 수득된 폴리카보네이트 막을 평행 평판형의 회전형 마그네트론 스퍼터링 장치내에 장착하였다. 상기 장치를 권취하면서 탈수 및 탈기시키고 5×10-3Pa의 진공도로 배기하였다.
이 상태에서, 스퍼터 제막은 5kW DC를 갖는 반응성 스퍼터링 공정에 의해 기판 가열 온도를 110℃로 하여 Ar 기체를 600sccm로 도입하고 소정의 저항치까지 질량 흐름 조절기로 도입된 산소 기체의 양을 조절함으로써 수행하였다.
이렇게 하여, PET 막으로 이루어진 기판상에 투명한 ITO 막으로 이루어진 20nm 두께의 투명 전도층을 형성하였다. 투명 전도층을 70℃로 24시간동안 가열하는 열처리에 적용하여 투명한 전도 적층체를 제조하였다. 이 적층체에 관해서, 투명 전도층을 투과 전자 현미경으로 관찰하였다. 결과로서, 완전 결정화된 ITO 막이 형성되었다.
추가로, 이 투명 전도 적층체에 관해서, 열처리 전(스퍼터 제막 직후) 및 열처리 후의 홀 이동도 및 담체 밀도를 상기한 바와 동일한 방법으로 측정하였다. 추가로, 저항치, 550nm에서의 광 투과도 및 5% HCl 수용액에 침지 5분 후 저항치를 열처리 전 및 후에 측정하였다. 면내 위상차(△nd)는 자동 복굴절계(상품명: 코브라(KOBRA) 21 ADH, 오지 게이소쿠 기키 캄파니(Oji Keisoku KiKi Co.)에서 제작)로 550nm에서의 위상차를 측정하여 수득한 값이다. 이들 결과를 다음 표 4에 제시한다.
Figure 112004038579235-pat00004
상기 결과에서 분명한 바와 같이, 면내 위상차 외의 다른 특성은 실시예 1과 실질적으로 동일한 결과였다. 추가로, 열처리 후에 면내 위상차는 열처리 전과 비교시 어떤 큰 변화도 나타나지 않았고 열처리 전과 실질적으로 동일한 결과였다.
게다가, 상기 시험과는 별도로, 열처리 후의 투명 전도 적층체를 상기한 바와 동일한 방법으로 가습 열 시험을 하였다. 결과로서, 열처리 후의 투명 전도 적층체는 실시예 1과 같이 가습 열 신뢰도가 우수하였다.
비교예 2
표적 재료를 In-Sn 금속 표적(Sn 원자의 양: In 원자 및 Sn 원자의 총 중량을 기준으로 9.5중량%)을 변화시킨 것을 제외하고는 실시예 2와 동일한 방법으로 스퍼터 제막을 수행하고, 배기를 진공도 5×10-3Pa에서 수행하고 산소 기체의 도입량은 소정의 저항치를 유지하도록 조절하였다. 이렇게 하여, 폴리카보네이트 막으로 이루어진 기판상에 ITO 막으로 이루어진 20nm 두께의 투명 전도층을 형성하였다. 이어서, 이 투명 전도층에 대하여 70℃에서 24시간동안 가열하는 열처리를 실시하여 투명 전도 적층체를 제작하였다.
이 투명 전도 적층체에 관해서, 열처리 전(스퍼터 제막 직후) 및 열처리 후의 홀 이동도 및 담체 밀도를 상기한 바와 같이 측정하였다. 추가로, 저항치, 550nm에서의 광 투과도, 5% HCl 수용액에 침지 5분 후 저항치 및 면내 위상차(△nd)를 열처리 전 및 후에 측정하였다. 얻어진 결과를 다음 표 5에 제시한다.
Figure 112004038579235-pat00005
상기 결과에서 분명한 바와 같이, 열처리 전 및 후에 광 투과도의 증강은 실질적으로 관찰되지 않고, 5% HCl 수용액에서 침지 5분 후 저항치는 열처리 후조차도 또한 무한대(∽)였다. 따라서 산에 의한 에칭 가공이 수행될 수 있지만, 생성된 막은 그에 비례하여 산에 대한 안정성이 뒤떨어진다.
상기의 시험과는 별도로, 열처리 후의 투명 전도 적층체를 상기 기술된 바와 동일한 방법으로 가습 열 시험을 하였다. 결과로서, 시험전 초기 저항치(400Ω/면적)에 대한 저항치의 변화율이 2.0배가 되었다. 따라서, 열처리 후에 투명 전도 적층체는 실시예 2와 비교시 가습 열 신뢰도가 뒤떨어졌다.
상술한 바와 같이, 본 발명에 따르면, 유기 중합체 성형물로 이루어진 기판상에 In-Sn 복합 산화물을 포함하는 투명 전도층을 기판의 실질적인 가열 허용 온도에서 스퍼터 제막하는 데 있어서, 표적중의 Sn의 함량이 낮고, 배기가 소정의 진공도로 수행되어 수분 및 기판으로부터 발생하는 유기 기체와 같은 불순물을 제거하는 분위기를 채택하고, 산소 기체를 Ar 기체와 함께 도입하는 조건하에서 스퍼터링에 의해 15 내지 50nm의 막 두께를 갖는 투명 전도층을 형성하고, 생성된 막을 특정한 조건하에서 열처리하면, 생산성 및 품질면에서 악화되지 않고, 투명도 및 가습 열 신뢰도가 우수하고, 비저항이 과도하게 낮지 않고, 위상차 특성과 같은 광학 특성이 변화되지 않는 완전 결정화된 투명 전도층을 갖는 투명 전도 적층체를 수득할 수 있다.
또한, 상기 제시되고 기술된 바와 같은 본 발명의 형태 및 세부사항은 다양하게 변화될 수 있음이 당해 분야 숙련자에게 명백할 것이다. 이러한 변화를 첨부된 청구의 범위의 정신 및 범위내에 포함시키고자 한다.
본 출원은 2002년 8월 28일에 출원된 일본 특허 출원 제 2003-30658 호에 기초한 것으로, 그 개시내용은 전체가 참조로서 본원에 인용되었다.

Claims (1)

  1. (a) 유기 중합체 성형물로 이루어진 기판상에 In-Sn 복합 산화물을 포함하는 투명 전도층을 스퍼터 제막하는 단계; 및
    (b) 계속해서, 후-열처리하여 상기 기판상에 투명 전도층을 갖는 투명한 전도 적층체를 제조하는 단계
    를 포함하는 투명 전도 적층체의 제조방법으로서,
    상기 단계 (a)가, Sn 원자의 양이 In 원자 및 Sn 원자의 총 중량을 기준으로 1 내지 6중량%인 금속 표적 또는 산화물 표적을 사용하고, 기판 온도 80 내지 150℃에서 진공도 8×10-3Pa 이하가 될 때까지 배기하고, 여기에 산소 기체를 Ar 기체와 함께 도입하고, 스퍼터 제막을 수행하여, Sn 원자의 양이 In 원자 및 Sn 원자의 총 중량을 기준으로 1 내지 6중량%인 In-Sn 복합 산화물로 이루어지고 막 두께가 15 내지 30nm이고 홀(Hall) 이동도가 15 내지 28cm2/V·S이고 담체 밀도가 2×1020/cm3 내지 5×1020/cm3인 비결정성 투명 전도층을 상기 기판상에 형성하는 단계이고;
    상기 단계 (b)가, 단계 (a)에서 형성된 비결정성 투명 전도층을 120℃ 미만의 온도에서 열처리하여, 홀 이동도가 30 내지 45cm2/V·S이고 담체 밀도가 2×1020/cm3 내지 7×1020/cm3인 완전 결정화된 투명 전도층으로 전환시키는 단계인, 투명 전도 적층체의 제조방법.
KR1020040067781A 2003-08-29 2004-08-27 투명 전도 적층체의 제조방법 KR100723112B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2003-00306586 2003-08-29
JP2003306586A JP3749531B2 (ja) 2003-08-29 2003-08-29 透明導電積層体の製造方法

Publications (2)

Publication Number Publication Date
KR20050021882A KR20050021882A (ko) 2005-03-07
KR100723112B1 true KR100723112B1 (ko) 2007-05-30

Family

ID=34214099

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040067781A KR100723112B1 (ko) 2003-08-29 2004-08-27 투명 전도 적층체의 제조방법

Country Status (5)

Country Link
US (1) US7763151B2 (ko)
JP (1) JP3749531B2 (ko)
KR (1) KR100723112B1 (ko)
CN (1) CN1281410C (ko)
TW (1) TWI253983B (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3785109B2 (ja) * 2002-04-08 2006-06-14 日東電工株式会社 透明導電積層体の製造方法
JP4721359B2 (ja) 2006-09-12 2011-07-13 日東電工株式会社 透明導電性積層体及びそれを備えたタッチパネル
JP2008268466A (ja) * 2007-04-19 2008-11-06 Fujinon Corp 位相差補償素子及びその製造方法
JP5706271B2 (ja) 2011-08-24 2015-04-22 日東電工株式会社 透明導電性フィルムの製造方法
JP5833863B2 (ja) * 2011-08-24 2015-12-16 日東電工株式会社 透明導電性フィルムおよびその製造方法
US9725357B2 (en) 2012-10-12 2017-08-08 Corning Incorporated Glass articles having films with moderate adhesion and retained strength
JPWO2013183564A1 (ja) * 2012-06-07 2016-01-28 日東電工株式会社 透明導電性フィルム
WO2014059263A1 (en) 2012-10-12 2014-04-17 Corning Incorporated Articles having retained strength
JP5859598B2 (ja) * 2014-04-24 2016-02-10 日東電工株式会社 透明導電性フィルム及びタッチパネル
CN104810154B (zh) * 2015-01-07 2019-01-04 中国计量学院 基于电荷存储型驻极体材料的透明柔性电池
CN107533883B (zh) * 2015-09-30 2021-09-28 积水化学工业株式会社 透光性导电膜、及经退火处理的透光性导电膜的制造方法
JP6412539B2 (ja) * 2015-11-09 2018-10-24 日東電工株式会社 光透過性導電フィルムおよび調光フィルム
WO2017082229A1 (ja) * 2015-11-09 2017-05-18 日東電工株式会社 光透過性導電フィルムおよび調光フィルム
CN110799824B (zh) * 2017-07-07 2022-07-08 威斯康星校友研究基金会 用于冷冻电子显微镜的气相样品制备
CN111819792A (zh) * 2018-01-22 2020-10-23 日本碍子株式会社 压电性材料基板与支撑基板的接合体及其制造方法
US11728146B2 (en) 2021-01-13 2023-08-15 Wisconsin Alumni Research Foundation Retractable ion guide, grid holder, and technology for removal of cryogenic sample from vacuum

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4689874A (en) * 1985-05-16 1987-09-01 Fuji Electric Company, Ltd. Process for fabricating a thin-film solar battery
US6306747B1 (en) * 1999-02-26 2001-10-23 Agfa-Gevaert Conductive metal oxide based layer

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01100260A (ja) 1987-10-14 1989-04-18 Daicel Chem Ind Ltd 透明導電性フイルム積層体の製造方法
US5225273A (en) * 1989-12-28 1993-07-06 Teijin Limited Transparent electroconductive laminate
JP3015536B2 (ja) 1991-09-18 2000-03-06 株式会社東芝 貯水設備監視装置
JPH0864034A (ja) 1994-08-26 1996-03-08 Teijin Ltd 透明導電性積層体
US6351068B2 (en) * 1995-12-20 2002-02-26 Mitsui Chemicals, Inc. Transparent conductive laminate and electroluminescence light-emitting element using same
JP2000238178A (ja) * 1999-02-24 2000-09-05 Teijin Ltd 透明導電積層体
JP3785109B2 (ja) * 2002-04-08 2006-06-14 日東電工株式会社 透明導電積層体の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4689874A (en) * 1985-05-16 1987-09-01 Fuji Electric Company, Ltd. Process for fabricating a thin-film solar battery
US6306747B1 (en) * 1999-02-26 2001-10-23 Agfa-Gevaert Conductive metal oxide based layer

Also Published As

Publication number Publication date
US20050045471A1 (en) 2005-03-03
CN1590086A (zh) 2005-03-09
KR20050021882A (ko) 2005-03-07
TWI253983B (en) 2006-05-01
JP2005076069A (ja) 2005-03-24
CN1281410C (zh) 2006-10-25
US7763151B2 (en) 2010-07-27
JP3749531B2 (ja) 2006-03-01
TW200516003A (en) 2005-05-16

Similar Documents

Publication Publication Date Title
EP1352987B1 (en) Transparent conductive laminate and process of producing the same
KR100723112B1 (ko) 투명 전도 적층체의 제조방법
JP4759143B2 (ja) 透明導電積層体、その製造方法及びそれを用いた表示素子
US10777709B2 (en) Substrate with transparent electrode and method for producing same
WO2012086484A1 (ja) 透明導電性フィルムおよびその製造方法
JP4861707B2 (ja) 透明導電積層体
Aliyu et al. High quality indium tin oxide (ITO) film growth by controlling pressure in RF magnetron sputtering
JP2001121641A (ja) 透明導電積層体
Yang et al. Opto-electronic properties of titanium-doped indium–tin-oxide films deposited by RF magnetron sputtering at room temperature
JP2011100749A (ja) 透明導電積層体
JP2000192237A (ja) 高透明ガスバリア性フィルムの製造方法
EP3220414B1 (en) Method for polycrystalline oxide thin-film transistor array substrate
JP4015861B2 (ja) 透明導電積層体の製造方法
Ishibashi et al. Large area deposition of ITO films by cluster type sputtering system
JP2003293118A (ja) 透明導電積層体の製造方法
CN112951930B (zh) 二氧化钛/银/二氧化钛透明导电膜及其制备方法与应用
WO2020189229A1 (ja) 透明電極付き基板の製造方法
JP2000243160A (ja) 透明導電積層体の製造方法
KR101060994B1 (ko) 고투과율 아이티오 박막의 제조방법
JP2008053118A (ja) 酸化亜鉛系透明導電膜の熱処理方法
CN117107203A (zh) 一种MiniLED镀膜方法
JPH01188660A (ja) 結晶質透明導電性積層体の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140502

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150416

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170421

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180502

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 13