CN105473756B

CN105473756B - 透明导电性薄膜

Info

Publication number: CN105473756B
Application number: CN201580001616.3A
Authority: CN
Inventors: 宫本幸大; 佐佐和明; 待永广宣; 上田恵梨; 黑瀬爱美; 梨木智刚
Original assignee: Nitto Denko Corp
Current assignee: Nitto Denko Corp
Priority date: 2014-05-20
Filing date: 2015-05-15
Publication date: 2019-06-18
Anticipated expiration: 2035-05-15
Also published as: CN105473756A; JP6964401B2; US20190233939A1; KR20170008195A; TWI554623B; KR20220013022A; JP2017071850A; TW201602375A; JP6066154B2; JPWO2015178297A1; US20160160345A1; WO2015178297A1

Abstract

提供能够飞跃性提高晶体转化处理后的透明导电层相对于晶体转化处理前的透明导电层的电特性、实现进一步的低电阻化的透明导电性薄膜。透明导电性薄膜(1)具备薄膜基材(2)和形成于该基材的一个主表面(2a)的结晶质透明导电层(3)。晶体转化处理前的非晶质透明导电层的载流子密度n_a×10¹⁹为(10～60)×10¹⁹/cm³、霍尔迁移率μ_a为10～25cm²/V·s，晶体转化处理后的结晶质透明导电层(3)的载流子密度n_c×10¹⁹为(80～150)×10¹⁹/cm³、霍尔迁移率μ_c为20～40cm²/V·s，由{(n_c‑n_a)²+(μ_c‑μ_a)²}^1/2定义的移动距离L为50～150。

Description

透明导电性薄膜

技术领域

本发明涉及通过手指、手写笔等的接触而能够输入信息的输入显示装置等中应用的透明导电性薄膜。

背景技术

以往，电容型触摸面板传感器中，采用了具备薄膜基材、形成于该薄膜基材的表面的透明导电层和以埋设该透明导电层的方式层叠的粘合层的透明导电性薄膜。通常，在基板上利用溅射法等形成包含ITO(氧化铟锡(indium tin oxide))的膜，然后对该膜实施利用加热的晶体转化处理，对热处理后的ITO膜实施蚀刻处理等，从而可以得到透明电极图案。

近年来，将这样的透明导电性薄膜应用于能够多点输入(multi-touch)的电容型触摸面板传感器的需求高涨。另外，为了实现大画面化、响应速度的提高，寻求透明导电性薄膜的进一步的改良。

例如，提出了具备如下透明导电层的透明导电性薄膜，即所述透明导电层包含锡原子的量相对于将铟原子和锡原子加合而得的重量为1～6重量％的铟锡复合氧化物，膜厚为15～50nm，霍尔迁移率为30～45cm²/V·S，载流子密度为(2～6)×10²⁰个/cm³(专利文献1)。该透明导电层中，利用加热的晶体转化处理前的霍尔迁移率为15～28cm²/V·S、载流子密度为(2～5)×10²⁰个/cm³，因此，利用加热的晶体转化处理后的霍尔迁移率与利用加热的晶体转化处理前相比变为较大的值，利用加热的晶体转化处理后的载流子密度与利用加热的晶体转化处理前相比为没有怎么变化的值。根据该方案，可以提供透明性优异、且电阻率不会过低的结晶质透明导电层。

另外，作为其他透明导电性薄膜，提出了如下透明导电性薄膜：透明基材的形成有透明导电层的一侧的表面的算术平均粗糙度Ra为1.0nm以下，透明导电层中的锡原子的量相对于将铟原子和锡原子加合而得的重量超过6重量％且为15重量％以下，透明导电层的霍尔迁移率为10～35cm²/V·s，载流子密度为(6～15)×10²⁰/cm³(专利文献2)。该透明导电层中，利用加热的晶体转化处理前的霍尔迁移率为5～30cm²/V·S、载流子密度为(1～10)×10²⁰个/cm³，因此，利用加热的晶体转化处理后的霍尔迁移率和载流子密度均变为一定程度大于晶体转化处理前的值。

现有技术文献

专利文献

专利文献1：日本特开2006-202756号公报

专利文献2：日本特表2012-134085号公报

发明内容

发明要解决的问题

然而，透明导电性薄膜中，该基材由高分子形成，因此利用加热的晶体转化处理时，无法将ITO制透明导电层在高温下进行长时间的加热，ITO制透明导电层中的锡的置换量存在限度，因此存在难以实现进一步的低电阻化的问题。

本发明的目的在于，提供能够飞跃性地提高对晶体转化处理前的非晶质透明导电层进行加热而进行晶体转化处理后的透明导电层的电特性、实现进一步的低电阻化的透明导电性薄膜。

用于解决问题的方案

为了达成上述目的，本发明的透明导电性薄膜的特征在于，其为具有结晶质透明导电层的透明导电性薄膜，所述结晶质透明导电层是通过溅射而在高分子薄膜基材上形成包含铟-锡复合氧化物的非晶质透明导电层并对前述非晶质透明导电层进行晶体转化处理而得到的，将前述非晶质透明导电层的载流子密度设为n_a×10¹⁹、霍尔迁移率设为μ_a、前述结晶质透明导电层的载流子密度设为n_c×10¹⁹、霍尔迁移率设为μ_c、移动距离L设为{(n_c-n_a)²+(μ_c-μ_a)²}^1/2时，前述晶体转化处理前的前述非晶质透明导电层的载流子密度n_a×10¹⁹为(10～60)×10¹⁹/cm³、霍尔迁移率μ_a为10～25cm²/V·s，前述晶体转化处理后的前述结晶质透明导电层的载流子密度n_c×10¹⁹为(80～150)×10¹⁹/cm³、霍尔迁移率μ_c为20～40cm²/V·s，前述移动距离L为50～150。

另外，前述晶体转化处理在温度110～180℃下、在120分钟以内对前述非晶质透明导电层进行晶体转化。

另外，前述非晶质透明导电层的厚度为10nm～40nm，前述非晶质透明导电层的电阻率为4.0×10^-4Ω·cm～2.0×10^-3Ω·cm，前述结晶质透明导电层的电阻率为1.1×10^-4Ω·cm～3.0×10^-4Ω·cm。

进而，前述结晶质透明导电层包含铟-锡复合氧化物，由{氧化锡/(氧化铟+氧化锡)}×100(％)表示的氧化锡的比率为0.5～15重量％。

发明的效果

根据本发明，将由晶体转化处理前的霍尔迁移率、载流子密度和晶体转化处理后的霍尔迁移率和载流子密度算出的{(n_c-n_a)²+(μ_c-μ_a)²}^1/2定义为移动距离L，该移动距离为50～150，因此，晶体转化处理后的结晶质透明导电层相对于晶体转化处理前的非晶质透明导电层的电特性飞跃性地提高，可以实现进一步的低电阻化。

另外，非晶质透明导电层在温度110～180℃下、在2小时以内进行结晶化，因此，可以在较低温且短时间内进行晶体转化，可以有效地形成结晶质透明导电层。

进而，非晶质透明导电层的厚度为15nm～40nm，非晶质透明导电层的电阻率为4.0×10^-4Ω·cm～2.0×10^-3Ω·cm，结晶质透明导电层的电阻率为1.1×10^-4Ω·cm～3.0×10^-4Ω·cm，因此，可以维持透明性、耐弯曲特性，且实现低电阻化。

另外，本发明中，结晶质透明导电层包含铟-锡复合氧化物，由{氧化锡/(氧化铟+氧化锡)}×100(％)表示的氧化锡的比率为0.5～15重量％。即，即使在锡原子的含量多而难以被结晶化的情况下，本发明中也可以可靠地使非晶质透明导电层结晶化，从而可以可靠地实现低电阻化。

附图说明

图1为示意性示出本发明的实施方式的透明导电性薄膜的构成的截面图。

图2为示出本发明的实施方式的透明导电性薄膜的变形例的截面图。

图3为示出实施例1～7的透明导电性层中的移动距离的图。

图4为示出比较例1～3的透明导电性层中的移动距离的图。

具体实施方式

以下，边参照附图边详细说明本发明的实施方式。

图1为示意性示出本实施方式的透明导电性薄膜的构成的图。需要说明的是，图1中的各构成的长度、宽度或厚度示出其一例，本发明的触摸面板传感器中的各构成的长度、宽度或厚度不限定于图1的情况。

如图1所示那样，透明导电性薄膜1具备：薄膜基材2和形成于该基材的一个主表面2a的结晶质透明导电层3。需要说明的是，在薄膜基材2和结晶质透明导电层3之间也可以形成有电介质层、硬涂层等底涂层。另外，也可以在结晶质透明导电层3上形成粘合层。

另外，本实施方式中，透明导电性薄膜1具有形成于薄膜基材2的一个主表面a2上的结晶质透明导电层3，如图2所示那样，透明导电性薄膜4也可以具有形成于薄膜基材1的两个主表面2a、2b的结晶质透明导电层3、5。即，本发明的结晶质透明导电层可以形成于薄膜基材的两面。

接着，对本发明中的透明导电性薄膜1的各构成要素的详细情况进行说明。

(1)薄膜基材

薄膜基材2为具有处理性所需的强度、且在可见光区域中具有透明性的高分子薄膜。作为高分子薄膜，可以优选使用透明性、耐热性、表面平滑性优异的薄膜，例如，作为其材料，可以举出：聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯等聚酯、聚环烯烃、聚碳酸酯等单一成分的高分子或与其他成分的共聚高分子等。其中，从透明性、机械特性优异的方面出发，特别优选为聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚环烯烃、聚碳酸酯等。另外，高分子薄膜从强度的观点出发优选进行了拉伸处理，更优选进行了双轴拉伸处理。作为拉伸处理，没有特别限定，可以采用公知的拉伸处理。基材的厚度没有特别限定，但是优选为2μm～200μm的范围内，更优选为2μm～150μm的范围内，进一步优选为20μm～150μm的范围内。薄膜的厚度小于2μm时，机械强度不足，有时将薄膜形成为卷状而连续地使非晶质透明导电层成膜的操作变困难。另一方面，薄膜的厚度超过200μm时，有时无法实现结晶质透明导电层的耐擦伤性、形成触摸面板时的打点特性等的提高。

(2)结晶质透明导电层

上述结晶质透明导电层通过在规定条件下对形成于薄膜基材上的非晶质透明导电层进行利用加热的晶体转化处理而得到。这些结晶质透明导电层由规定的透明导电体形成，形成透明导电体的材料没有特别限定，可以优选使用选自由In、Sn、Zn、Ga、Sb、Ti、Si、Zr、Mg、Al、Au、Ag、Cu、Pd、W组成的组中的至少1种金属的金属氧化物。该金属氧化物中可以根据需要进一步含有上述组所示的金属原子。例如可以优选使用铟-锡复合氧化物(ITO)、锑-锡复合氧化物(ATO)等，特别优选使用ITO。

作为结晶质透明导电层的构成材料，使用ITO(In₂O₃-SnO₂金属氧化物)时，该金属氧化物中的SnO₂的量相对于In₂O₃和SnO₂的总重量优选为0.5重量％～15重量％，优选为3～15重量％，更优选为5～12重量％，进一步优选为6～12重量％。结晶质透明导电层中的锡原子的含量小于0.5重量％时，能够置换的锡原子的量少，载流子密度变小，其结果，电阻率变高，锡原子的含量超过15wt％时，不参与置换的锡原子的量变多，迁移率降低，电阻率变高。

另外，在ITO层中也可以包含除了In、Sn以外的金属元素，可以包含3重量％以下的选自由Zn、Ga、Sb、Ti、Si、Zr、Mg、Al、Au、Ag、Cu、Pd、W、Fe、Pb、Ni、Nb、Cr、Ga组成的组中的至少1种金属。

结晶质透明导电层可以具有层叠有锡的存在量互不相同的多个铟-锡复合氧化物层的结构。上述情况下，ITO层可以为2层也可以为3层以上。另外，ITO层由2层以上构成时，至少1个层为结晶质透明导电层，优选全部的层均为结晶质透明导电层。

结晶质透明导电层由2个ITO层形成时，薄膜基材侧的第一ITO层中的SnO₂的量相对于将In₂O₃和SnO₂加合而得的重量优选为6重量％～15重量％，更优选为6～12重量％，进一步优选为6.5～10.5重量％。另外，第二ITO层中的SnO₂的量相对于将In₂O₃和SnO₂加合而得的重量优选为0.5重量％～5.5重量％，更优选为1～5.5重量％，进一步优选为1～5重量％。通过将各ITO层的锡的量设为上述范围内，可以制成电阻率小、利用加热的晶体转化时间短的非晶质透明导电层。

通常，透明导电性薄膜使用铟系复合氧化物。这是为了利用如下现象：通过在氧化铟中含有4价金属元素的氧化物，利用加热等形成氧化铟的晶体时，3价的铟和4价的金属元素之间发生置换，在结晶质层中，剩余的电子变为载流子。因此，铟系复合氧化物中，使4价金属元素的氧化物的含量增加时，运载电流的载流子增加，因此电阻率降低。

另一方面，对于氧化铟的结晶化，4价金属元素的氧化物的含量的增加致使妨碍结晶化的杂质增加，因此，相同加热温度下的结晶化中，4价金属元素的氧化物的含量越多，晶体转化时间变得越长。另外，关于氧化铟的结晶化，可以认为，如果能以更低能量形成晶核，则晶体转化时间会缩短。即，可以认为，前述结晶化中，晶核的形成所需的能量的确保成为控制晶体转化速度的要素。

另外，在薄膜基材上形成的氧化铟的薄膜在溅射时受到来自薄膜基材的产生气体的影响，因此，可以推测，在远离薄膜基材的位置(最表面侧)形成的薄膜的缺陷少而容易结晶化。

由此，本发明中，形成2层结构的透明导电层时，通过从薄膜基材侧起设置ITO层中的SnO₂量的比率大的第一铟-锡复合氧化物层、接着设置ITO层中的SnO₂量的比率小的第二铟-锡复合氧化物层，使4价金属元素等杂质的比率少而容易结晶化的层位于最表面侧(与外部空气相接触的一侧)，通过采用这样的结构，可以缩短非晶质透明导电性层的晶体转化时间，减小结晶质透明导电层整体的电阻率。

结晶质透明导电层由3个ITO层形成时，薄膜基材侧的第一ITO层中的SnO₂的量相对于将In₂O₃和SnO₂加合而得的重量优选为0.5重量％～5.5重量％，更优选为1～4重量％，进一步优选为2～4重量％。另外，在第一ITO层上邻接地形成的第二ITO层中的SnO₂的量相对于将In₂O₃和SnO₂加合而得的重量优选为6重量％～15重量％，更优选为7～12重量％，进一步优选为8～12重量％。另外，在第二ITO层上邻接地形成的第三ITO层中的SnO₂的量相对于将In₂O₃和SnO₂加合而得的重量优选为0.5重量％～5.5重量％，更优选为1～4重量％，进一步优选为2～4重量％。通过将各ITO层的锡的量设为上述范围内，可以制成电阻率小的结晶质透明导电层。

形成3层结构的透明导电层时，通过在薄膜基材侧设置ITO层中的SnO₂量的比率少的第一铟-锡复合氧化物层，可以在溅射时降低来自薄膜基材的产生气体的影响，可以抑制非晶质透明导电层的结晶化的障碍。另外，通过在最表面侧设置ITO层中的SnO₂量的比率少的第三铟-锡复合氧化物层，可以缩短直至透明导电膜的结晶化开始为止的时间。其结果，包含第二铟-锡复合氧化物层的非晶质透明导电层整体的结晶化可以得到促进，进一步缩短非晶质透明导电性层的晶体转化时间，进一步减小结晶质透明导电层整体的电阻率。

由上述单层或多层结构形成的结晶质透明导电层的厚度为15nm～40nm以下，优选为15nm～35nm以下。厚度小于15nm时，利用加热的晶体转化处理中晶体转化变难，厚度超过40nm时，透明性和耐弯曲性降低。

结晶质透明导电层优选通过利用加热的晶体转化处理进行结晶化。结晶质透明导电层是否进行了结晶化可以通过将结晶质透明导电层在浓度5wt％的稀盐酸中浸渍15分钟后，进行水洗/干燥，测定15mm间的端子间电阻来判断。本说明书中，向盐酸的浸渍/水洗/干燥后，15mm间的端子间电阻没有超过10kΩ的情况下，视为ITO层向结晶质的晶体转化完毕。

上述结晶质透明导电层可以根据用途通过蚀刻等图案化为梳形状、条纹形状、菱形形状等任意的形状。例如，电容型触摸面板、矩阵式的电阻膜型触摸面板中使用的透明导电体中，结晶质透明导电层优选图案化为条纹状。需要说明的是，通过蚀刻将结晶质透明导电层图案化时，首先进行非晶质透明导电层的结晶化时，有时利用蚀刻的图案化变困难。因此，结晶质透明导电层的利用加热的晶体转化处理也可以在将非晶质透明导电层图案化后进行。

〈底涂层〉

另外，在薄膜基材2和结晶质透明导电层3之间也可以形成有电介质层、硬涂层等底涂层。其中，在薄膜基材2的结晶质透明导电层形成面一侧的表面形成的电介质层不具有作为导电层的功能，表面电阻值例如为1×10⁶Ω/□以上(单位：欧姆每平方(ohms persquare))，优选为1×10⁷Ω/□以上，进一步优选为1×10⁸Ω/□以上。需要说明的是，电介质层的表面电阻值的上限没有特别。一般来说，电介质层的表面电阻值的上限为测定极限即1×10¹³Ω/□左右，也可以超过1×10¹³Ω/□。

作为电介质层的材料，可以举出：NaF(1.3)、Na₃AlF₆(1.35)、LiF(1.36)、MgF₂(1.38)、CaF₂(1.4)、BaF₂(1.3)、BaF₂(1.3)、SiO₂(1.46)、LaF₃(1.55)、CeF(1.63)、Al₂O₃(1.63)等无机物〔括号内的数值表示折射率〕、折射率为1.4～1.6左右的丙烯酸类树脂、聚氨酯树脂、三聚氰胺树脂、醇酸树脂、硅氧烷系聚合物、有机硅烷缩合物等有机物、或上述无机物和上述有机物的混合物。

(有机系电介质层)

由前述有机物或前述无机物和前述有机物的混合物形成的有机系电介质层优选通过湿式成膜法(例如，凹版涂覆法)在薄膜基材上形成。通过进行湿式涂布，可以减小薄膜基材的表面粗糙度，可以有利于电阻率的降低。有机系电介质层的厚度可以在优选的范围内适当设定，优选为15nm～1500nm，更优选为20nm～1000nm，最优选为20nm～800nm。通过设定为上述范围，可以充分抑制表面粗糙度。另外，也可以是将折射率为0.01以上的不同的2种以上前述有机物或前述无机物和前述有机物的混合物层叠多层而成的有机系电介质层。

为了得到良好的透明导电层，优选薄膜基材表面平滑。可以推测，薄膜基材表面粗糙时，晶粒的生长被阻止。通过在平滑的薄膜基材上将透明导电层成膜，大的晶粒生长，可以降低由晶粒的晶界造成的载流子的散射，可以使迁移率上升。薄膜基材表面的优选的算术平均粗糙度(Ra)的值为1.5nm以下。

作为使薄膜基材表面平滑化的方法，例如有：在薄膜基材上形成涂覆层作为上述有机系电介质层的方法。该涂覆层可以通过将热固化性树脂、紫外线固化性树脂的溶液涂布在基材上并使其固化而形成。树脂的种类没有特别限定，可以举出环氧系、丙烯酸类等。

(无机电介质层)

由前述无机物形成的无机电介质层优选通过真空成膜法(例如，溅射法、真空蒸镀法)在薄膜基材2上形成。通过利用真空成膜法形成密度高的无机电介质层，在利用溅射形成非晶质透明导电层3时，可以抑制从高分子薄膜基材释放出的水、有机气体等杂质气体。其结果，可以降低进入到非晶质透明导电层内的杂质气体量，可以有利于晶体转化后的电阻率的抑制。无机电介质层的厚度优选为2.5nm～100nm，更优选为3nm～50nm，最优选为4nm～30nm。通过设定为上述范围，可以充分地抑制杂质气体的释放。另外，也可以是将折射率为0.01以上的不同的2种以上无机物层叠多层而成的无机电介质层。

另外，在高分子基材薄膜上形成利用物理气相沉积(PVD)法形成的膜作为上述无机电介质层，从而可以抑制溅射成膜时扩散的高分子基材薄膜中所含的树脂成分、水进入到透明导电层中，可以有利于迁移率、载流子密度的提高。作为物理气相沉积(PVD)法，优选溅射法。

作为利用物理气相沉积(PVD)法形成的膜的材料，优选为氧化铝、氧化硅等金属氧化物。利用物理气相沉积(PVD)法形成的膜的厚度优选为20nm～100nm。

另外，电介质层也可以为将前述有机系电介质层和前述无机电介质层组合而成的电介质层。通过组合前述有机系电介质层和前述无机电介质层，成为表面平滑且能够抑制溅射时的杂质气体的基材，可以有效地降低结晶质透明导电层的电阻率。需要说明的是，前述有机系电介质层和前述无机电介质层的各自的厚度可以在上述范围内适当设定。

如此，通过在薄膜基材的结晶质透明导电层形成面一侧形成电介质层，例如结晶质透明导电层3被图案化为多个透明电极的情况下，也可以降低结晶质透明导电层形成区域和结晶质透明导电层非形成区域之间的可视性的差异。另外，使用薄膜基材时，电介质层也可以作为制止来自高分子薄膜的低聚物等低分子量成分析出的密封层起作用。

(3)晶体转化处理前的非晶质透明导电层的载流子密度n_a×10¹⁹为(10～60)×10¹⁹/cm³、霍尔迁移率μ_a为10～25cm²/V·s

将刚刚溅射后(as-deposited)且晶体转化处理前的非晶质透明导电层的载流子密度设为n_a、该非晶质透明导电层的霍尔迁移率设为μ_a时，载流子密度n_a×10¹⁹为(10～60)×10¹⁹/cm³、霍尔迁移率μ_a为10～25cm²/V·s。另外，非晶质透明导电层的厚度为15nm～40nm，非晶质透明导电层的电阻率为4.0×10^-4Ω·cm～2.0×10^-3Ω·cm。

(4)利用加热的晶体转化处理后的结晶质透明导电层的载流子密度n_c×10¹⁹为(80～150)×10¹⁹/cm³、霍尔迁移率μ_c为20～40cm²/V·s

将利用加热的晶体转化处理后的结晶质透明导电层的载流子密度设为n_c、霍尔迁移率设为μ_c时，载流子密度n_c×10¹⁹为(80～150)×10¹⁹/cm³、霍尔迁移率μ_c为20～40cm²/V·s。另外，该结晶质透明导电层的电阻率为1.1×10^-4Ω·cm～3.0×10^-4Ω·cm。

(5)移动距离L为50～150

另外，本发明中，将由上述非晶质透明导电层的载流子密度n_a×10¹⁹、霍尔迁移率μ_a、上述结晶质透明导电层的载流子密度n_c×10¹⁹、霍尔迁移率μ_c表示的式L＝{(n_c-n_a)²+(μ_c-μ_a)²}^1/2的左边L定义为透明导电层的移动距离。该移动距离L为50～150，优选为65～150。该移动距离L小于50时，低电阻化不充分。另外，移动距离L超过150时，需要180℃以上的高温下的晶体转化处理、或120分钟以上的长时间的晶体转化处理，对于高分子薄膜基材而言难以达成。

(6)透明导电性薄膜的制造方法

接着，对如上述那样构成的透明导电性薄膜的制造方法进行说明。需要说明的是，以下说明的制造方法为示例，本发明的透明导电性薄膜的制造方法不限定于此。

首先，将溅射装置的腔室内减压直至变为高真空，向腔室内导入氩气等非活性气体。接着，将卷绕有薄膜基材的初始卷设置于溅射装置内，从初始卷以一定速度向腔室内送出长条状的薄膜基材。

然后，在薄膜基材的一个面上通过溅射形成包含铟锡复合氧化物的非晶质透明导电层。作为溅射的方法，可以采用DC磁控溅射法或RF叠加DC磁控溅射法，通过在靶材表面形成磁场、禁锢电子，从而可以抑制薄膜基材的损伤。另外，对靶材施加叠加有高频和直流的电压时，可以控制氩离子能量，可以降低放电电压。非晶质透明导电层形成时的放电电压为20V～420V，优选为100V～200V。另外，非晶质透明导电层形成时的水平磁场为30mT～200mT，优选为80mT～130mT。

〈RF叠加〉

在溅射时通过对DC电源叠加RF(高频)，从而产生的等离子体密度上升，伴随着等离子体密度的上升，溅射颗粒(氩等)的电离效率上升。而且，通过提高电离效率，可以在低电压/高电流的条件下实现透明导电膜的成膜。

对于低电压下的溅射，可以降低得到气氛中的中性氩原子、O^2-离子的能量，可以降低与靶材碰撞而反冲的中性氩原子、O^2-离子的速度，因此，可以抑制中性氩原子、O^2-离子对于成膜后的透明导电层的碰撞。反冲的Ar原子、O^2-离子与透明导电层碰撞时，在膜中产生缺陷，或者碰撞产生的颗粒作为杂质进入到膜中，对膜造成损伤，薄膜中的缺陷、进入的杂质原子成为载流子的散射中心，成为妨碍电子移动的因素。

然而，可以降低通过低电压下的溅射而反冲的颗粒所导致的膜中的缺陷的产生、杂质的进入，可以实现迁移率的提高。

另外，电离效率升高时，使叠加RF成膜的非晶质的膜通过加热而转化为结晶质时，可以降低无法置换的Sn氧化物的量。不参与置换的Sn的氧化物不仅无法生成载流子而且可能成为中性的散射中心，但是通过电离效率上升而可以降低散射中心的产生，可以提高迁移率和载流子密度。

另外，进行RF叠加时，浮动电位(floating potential)上升，但浮动电位变得过高时，存在于薄膜基材附近的Ar⁺离子由于浮动电位与基材电位的电位差而被加速，与薄膜碰撞，对膜造成损伤，因此，RF相对于DC的功率比优选为0.05～1.5，更优选为0.8左右。

〈高磁场〉

进而，在与进行成膜的薄膜基材平行的方向上提高磁场时，更多的电子会在靶材附近被捕获，电离效率进一步提高，可以实现更低电压/高电流的溅射。

另外，非晶质透明导电层形成时的薄膜基材的温度为-10℃以上，优选为100℃以上。将薄膜基材的温度设为130℃以上时，即使为锡原子的含量较多的非晶质透明导电层，在利用加热的晶体转化处理时，也容易促进非晶质透明导电层的结晶化，可以得到低电阻的结晶质透明导电层。

关于非晶质透明导电层的锡或氧化锡含量，由于其与设置于溅射装置内的烧结体靶材的锡或氧化锡含量基本相同，因此，通过改变烧结体靶材的锡或氧化锡含量可以进行调整。另外，非晶质透明导电层的厚度可以通过改变长条状薄膜基材的输送速度、或增减靶材的个数来适当调整。另外，通过设置锡或氧化锡含量不同的多个靶材，可以层叠锡或氧化锡含量不同的多个非晶质透明导电层。

接着，将形成有非晶质透明导电层的长条状的薄膜基材向加热炉内连续地输送，进行利用加热的晶体转化处理。晶体转化处理的加热温度为110～180℃，优选为110～150℃。另外，退火处理时间为120分钟以内，优选为60分钟以内。利用本处理，非晶质透明导电层被结晶化，可以在薄膜基材上形成结晶质透明导电层。

对于利用上述方法制作的透明导电性薄膜，利用加热的晶体转化处理后的结晶质透明导电层的载流子密度与晶体转化处理前相比增大，且霍尔迁移率也增大。具体而言，晶体转化处理前的载流子密度n_a×10¹⁹为(10～60)×10¹⁹/cm³，而晶体转化处理后的载流子密度n_c×10¹⁹大幅增大为(80～150)×10¹⁹/cm³。另外，晶体转化处理前的霍尔迁移率μ_a为10～25cm²/V·s，而晶体转化处理后的霍尔迁移率μ_c大幅增大为20～40cm²/V·s。此外，本发明中，将使用载流子密度n_a×10¹⁹、n_c×10¹⁹和霍尔迁移率μ_a、μ_c的值算出的移动距离L作为新的指标，通过将该移动距离L设为50～150，结晶质透明导电层相对于非晶质透明导电层的电特性飞跃性地提高，与以往相比，可以实现进一步的低电阻化。另外，即便在锡原子的含量较多时，也可以在温度110～180℃下、在120分钟以内将非晶质透明导电层结晶化，因此，与以往相比，可以高效地形成透明性优异的结晶质透明导电层，可以提高生产率。

以上，对本实施方式的触摸面板传感器进行了说明，但不限定于本发明记载的实施方式，可以基于本发明的技术构思进行各种变形和变更。

实施例

以下，说明本发明的实施例。

[实施例1]

将在由厚度50μm的PET薄膜(三菱树脂株式会社制造、商品名“DIAFOIL”)构成的基材的一个面侧上形成有厚度35nm的热固化树脂(有机系电介质层)的薄膜基材设置于真空溅射装置，充分进行真空排气使得真空度变为1×10^-4Pa以下。接着，使用DC磁控溅射法，在有机系电介质层上形成由厚度5nm的Al₂O₃构成的无机电介质层。之后，在导入了Ar和O₂(流量比为Ar：O₂＝99.9：0.1)的真空气氛下(0.40Pa)，使用10重量％的氧化锡和90重量％的氧化铟的烧结体作为靶材，通过将水平磁场设为100mT的RF叠加DC磁控溅射法(放电电压为150V、RF频率为13.56MHz、RF功率相对于DC功率之比(RF功率/DC功率)为0.8)，形成由厚度20nm的铟-锡复合氧化物层构成的非晶质透明导电层。在该非晶质透明导电层上，在导入了Ar和O₂(流量比为Ar：O₂＝99.9：0.1)的真空气氛下(0.40Pa)，使用3重量％的氧化锡和97重量％的氧化铟的烧结体作为靶材，通过将水平磁场设为100mT的RF叠加DC磁控溅射法(放电电压为150V、RF频率为13.56MHz、RF功率相对于DC功率之比(RF功率/DC功率)为0.8)，形成由厚度5nm的铟-锡复合氧化物层构成的非晶质透明导电层。制成的透明导电性薄膜在150℃热风炉中加热，进行晶体转化处理。

[实施例2]

实施例1中，使用10重量％的氧化锡和90重量％的氧化铟的烧结体作为靶材形成厚度25nm的单层的非晶质透明导电层，除此之外，与实施例1同样地操作，从而得到透明导电性薄膜。

[实施例3]

实施例2中，使用未形成有机系电介质层的基材，除此之外，与实施例2同样地操作，从而得到透明导电性薄膜。

[实施例4]

实施例3中，使用未形成无机电介质层的基材，除此之外，与实施例3同样地操作，从而得到透明导电性薄膜。

[实施例5]

实施例4中，将溅射时的RF功率相对于DC功率之比(RF功率/DC功率)设为0.4，除此之外，与实施例4同样地操作，从而得到透明导电性薄膜。

[实施例6]

实施例5中，使用在PET薄膜基材的一个面侧形成有厚度35nm的有机系电介质层的薄膜基材，将溅射时的RF功率相对于DC功率之比(RF功率/DC功率)设为0、即未叠加RF地形成非晶质透明导电层，除此之外，与实施例5同样地操作，从而得到透明导电性薄膜。

[实施例7]

实施例6中，使用10重量％的氧化锡和90重量％的氧化铟的烧结体作为靶材形成厚度20nm的非晶质透明导电层，在其上，使用3重量％的氧化锡和97重量％的氧化铟的烧结体作为靶材，形成厚度5nm的非晶质透明导电层，除此之外，与实施例5同样地操作，从而得到透明导电性薄膜。

[比较例1]

实施例6中，使用水平磁场为30mT的普通磁场的DC磁控溅射装置，将溅射时的放电电压变为430V，除此之外，与实施例6同样地操作，从而得到透明导电性薄膜。

[比较例2]

实施例7中，使用水平磁场为30mT的普通磁场的DC磁控溅射装置，将溅射时的放电电压变为430V，除此之外，与实施例7同样地操作，从而得到透明导电性薄膜。

[比较例3]

比较例1中，变更为锡氧化物的比率为3wt％的铟-锡复合氧化物靶材(住友金属矿山株式会社制造)，除此之外，与比较例1同样地操作，从而得到透明导电性薄膜。

对于上述实施例1～7和比较例1～3分别进行溅射处理后的非晶质透明导电层的厚度、晶体转化处理前的非晶质透明导电层的载流子密度和霍尔迁移率和电阻率、晶体转化处理后的结晶质透明导电层的载流子密度和霍尔迁移率和电阻率的测定以及晶体转化的评价。

(1)晶体转化的评价

将在高分子薄膜基材上形成有ITO层的透明层叠体在150℃的热风炉中加热进行晶体转化处理，在浓度5wt％的盐酸中浸渍15分钟，然后进行水洗/干燥，用测试器测定15mm间的端子间电阻。本说明书中，盐酸中的浸渍/水洗/干燥后，15mm间的端子间电阻没有超过10kΩ时，视为ITO层的晶体转化完毕。另外，每隔60分钟加热时间实施上述测定，将能够确认到晶体转化完毕的时间作为晶体转化时间来评价。

(2)ITO层的厚度(膜厚)的评价

对于ITO层的厚度，以X射线反射率法作为测定原理，在以下的测定条件下，利用粉末X射线衍射装置(Rigaku Corporation制造、“RINT-2000”)测定X射线反射率，用分析软件(Rigaku Corporation制造、“GXRR3”)分析取得的测定数据从而算出。分析条件设为以下的条件，采用薄膜基材和密度7.1g/cm³的ITO层的2层模型，将ITO层的厚度和表面粗糙度作为变量，进行最小二乘拟合，分析ITO层的厚度。

(测定条件)

光源：Cu-Kα射线(波长：)、40kV、40mA

光学体系：平行光束光学体系

发散狭缝：0.05mm

接收狭缝：0.05mm

单色化/平行化：使用多层Gobel镜

测定模式：θ/2θ扫描模式

测定范围(2θ)：0.3～2.0°

(分析条件)

分析方法：最小二乘拟合

分析范围(2θ)：2θ＝0.3～2.0°

(载流子密度、霍尔迁移率的测定方法)

使用霍尔效应测定系统(Bio-Rad株式会社制造、商品名“HL5500PC”)进行测定。载流子密度使用由上述方法求出的ITO层的厚度而算出。

(移动距离的算出)

根据算出的溅射处理后退火处理前的载流子密度和霍尔迁移率、以及退火处理后的载流子密度和霍尔迁移率，使用上述式子算出移动距离L。

依据JIS K7194(1994年)通过四端子法测定透明导电层的表面电阻值(Ω/□)。根据利用上述方法求出的ITO层的厚度和前述表面电阻值算出电阻率。将上述结果示于表1。

[表1]

根据表1的结果可知，实施例1中，晶体转化时间短至60分钟，移动距离L1非常大、为77.5(图3)，而且电阻率显示出非常小的值、为1.4×10^-4Ω·cm，可以生产率良好地得到低电阻的导电性薄膜。另外可知，实施例2中，晶体转化时间需要比实施例1长的时间、为120分钟，移动距离L2非常大、为79.0，电阻率显示出非常小的值、为1.4×10^-4Ω·cm，可以得到低电阻的导电性薄膜。另外，实施例3中，晶体转化时间需要120分钟，移动距离L3非常大、为76.2，电阻率比实施例1和实施例2大、为1.6×10^-4Ω·cm，但显示出非常小的值，可以得到低电阻的导电性薄膜。

可知，实施例4中，晶体转化时间需要120分钟，移动距离L4非常大、为80.3，电阻率显示出小的值、为1.9×10^-4Ω·cm，可以得到低电阻的导电性薄膜。实施例5中，晶体转化时间需要120分钟，移动距离L5非常大、为80.4，电阻率显示出比较小的值、为2.3×10^-4Ω·cm，可以得到低电阻的导电性薄膜。可知，实施例6中，晶体转化时间需要120分钟，移动距离L6大至62.2，电阻率显示出小至2.3×10^-4Ω·cm的值，可以得到低电阻的导电性薄膜。可知，实施例7中，晶体转化时间短至60分钟，移动距离L7大至74.4，电阻率显示出比较小的值、为2.2×10^-4Ω·cm，可以得到低电阻的导电性薄膜。

另一方面，比较例1中，晶体转化时间需要120分钟，移动距离L8为49.3、处于本发明的范围外(图4)，而且电阻率显示出大至3.2的值。另外，比较例2中，晶体转化时间为60分钟，但移动距离L9为44.5、处于本发明的范围外，而且电阻率显示出大至3.2×10^-4Ω·cm的值。比较例3中，晶体转化时间需要120分钟，移动距离L10为9.3、处于本发明的范围外，电阻率显示出大至7.0×10^-4的值。

因此可知，新定义由刚刚溅射后利用加热的晶体转化处理前的霍尔迁移率和载流子密度、以及利用加热的晶体转化处理后的霍尔迁移率和载流子密度算出的移动距离，限定该移动距离的范围，从而可以高效地制造低电阻的导电性薄膜。

产业上的可利用性

本发明的透明导电性薄膜的用途没有特别限制，优选为智能手机、平板电脑(Slate PC)等便携终端中使用的电容型触摸面板。

附图标记说明

1 透明导电性薄膜

2 基板

2a 主表面

3 透明导电层

4 透明导电性薄膜

5 透明导电层

Claims

1.一种透明导电性薄膜，其特征在于，其为具有结晶质透明导电层的透明导电性薄膜，所述结晶质透明导电层是通过溅射而在高分子薄膜基材上形成包含铟-锡复合氧化物的非晶质透明导电层并对所述非晶质透明导电层进行晶体转化处理而得到的，

将所述非晶质透明导电层的载流子密度设为n_a×10¹⁹、霍尔迁移率设为μ_a、所述结晶质透明导电层的载流子密度设为n_c×10¹⁹、霍尔迁移率设为μ_c、移动距离L设为{(n_c-n_a)²+(μ_c-μ_a)²}^1/2时，

所述晶体转化处理前的所述非晶质透明导电层的载流子密度n_a×10¹⁹为(10～60)×10¹⁹/cm³、霍尔迁移率μ_a为10～25cm²/V·s，

所述晶体转化处理后的所述结晶质透明导电层的载流子密度n_c×10¹⁹为(80～150)×10¹⁹/cm³、霍尔迁移率μ_c为20～40cm²/V·s，

所述移动距离L为50～150，

所述结晶质透明导电层的电阻率为1.1×10^-4Ω·cm～3.0×10^-4Ω·cm。

2.根据权利要求1所述的透明导电性薄膜，其特征在于，所述晶体转化处理在温度110～180℃下、在120分钟以内对所述非晶质透明导电层进行晶体转化。

3.根据权利要求1所述的透明导电性薄膜，其特征在于，所述非晶质透明导电层的厚度为15nm～40nm，

所述非晶质透明导电层的电阻率为4.0×10^-4Ω·cm～2.0×10^-3Ω·cm。

4.根据权利要求1～3中任一项所述的透明导电性薄膜，其特征在于，所述结晶质透明导电层包含铟-锡复合氧化物，由{氧化锡/(氧化铟+氧化锡)}×100(％)表示的氧化锡的比率为0.5～15重量％。

5.根据权利要求1～3中任一项所述的透明导电性薄膜，其特征在于，包含所述结晶质透明导电层，且具备包含锡含量互不相同的至少2层铟-锡复合氧化物层的结构，

所述至少2层铟-锡复合氧化物的各层为非晶质或结晶质。

6.根据权利要求5所述的透明导电性薄膜，其特征在于，所述至少2层铟-锡复合氧化物层为从所述高分子薄膜基材侧起依次层叠有第一铟-锡复合氧化物层、第二铟-锡复合氧化物层的2层结构，

所述第一铟-锡复合氧化物层的氧化锡含量为6重量％～15重量％，

所述第二铟-锡复合氧化物层的氧化锡含量为0.5重量％～5.5重量％。

7.根据权利要求5所述的透明导电性薄膜，其特征在于，所述至少2层铟-锡复合氧化物层为从所述高分子薄膜基材侧起依次层叠有第一铟-锡复合氧化物层、第二铟-锡复合氧化物层、第三铟-锡复合氧化物层的3层结构，

所述第一铟-锡复合氧化物层的氧化锡的含量为0.5重量％～5.5重量％，

所述第二铟-锡复合氧化物层的氧化锡的含量为6重量％～15重量％，

所述第三铟-锡复合氧化物层的氧化锡的含量为0.5重量％～5.5重量％。

8.根据权利要求1所述的透明导电性薄膜，其特征在于，在所述高分子薄膜基材的至少一个面上形成有利用湿式成膜法形成的有机系电介质层，

依次形成有所述高分子薄膜基材、所述有机系电介质层和所述结晶质透明导电层。

9.根据权利要求1所述的透明导电性薄膜，其特征在于，在所述高分子薄膜基材的至少一个面上形成有利用真空成膜法形成的无机电介质层，

依次形成有所述高分子薄膜基材、所述无机电介质层和所述结晶质透明导电层。

10.根据权利要求1所述的透明导电性薄膜，其特征在于，在所述高分子薄膜基材的至少一个面上形成有利用湿式成膜法形成的有机系电介质层和利用真空成膜法形成的无机电介质层，

依次形成有所述高分子薄膜基材、所述有机系电介质层、所述无机电介质层和所述结晶质透明导电层。

11.根据权利要求1～3中任一项所述的透明导电性薄膜，其特征在于，所述高分子薄膜基材的材料为选自由聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚环烯烃和聚碳酸酯组成的组。

12.一种透明导电性薄膜的制造方法，其特征在于，具备如下工序：

准备高分子薄膜基材的工序；

在所述高分子薄膜基材上通过RF叠加DC磁控溅射形成包含铟-锡复合氧化物的非晶质透明导电层的工序；和

将所述非晶质透明导电层晶体转化处理为结晶质的工序，

所述移动距离L为50～150，

13.根据权利要求12所述的透明导电性薄膜的制造方法，其特征在于，所述晶体转化处理的工序在温度110～180℃下、120分钟以内对所述非晶质透明导电层进行晶体转化。

14.根据权利要求12所述的透明导电性薄膜的制造方法，其特征在于，

所述非晶质透明导电层的厚度为15nm～40nm，

15.根据权利要求12～14中任一项所述的透明导电性薄膜的制造方法，其特征在于，

所述结晶质透明导电层包含铟-锡复合氧化物，由{氧化锡/(氧化铟+氧化锡)}×100(％)表示的氧化锡的比率为0.5～15重量％。

16.根据权利要求12～14中任一项所述的透明导电性薄膜的制造方法，其特征在于，所述透明导电性薄膜包含所述结晶质透明导电层、且具备包含锡含量互不相同的至少2层铟-锡复合氧化物层的结构，

所述至少2层铟-锡复合氧化物的各层铟-锡复合氧化物层为非晶质或结晶质。

17.根据权利要求16所述的透明导电性薄膜的制造方法，其特征在于，所述至少2层铟-锡复合氧化物层为从所述高分子薄膜基材侧起依次层叠有第一铟-锡复合氧化物层、第二铟-锡复合氧化物层的2层结构，

18.根据权利要求16所述的透明导电性薄膜的制造方法，其特征在于，所述至少2层铟-锡复合氧化物层为从所述高分子薄膜基材侧起依次层叠有第一铟-锡复合氧化物层、第二铟-锡复合氧化物层、与所述第二铟-锡复合氧化物层邻接的第三铟-锡复合氧化物层的3层结构，

19.根据权利要求12所述的透明导电性薄膜的制造方法，其特征在于，在所述高分子薄膜基材的至少一个面上形成利用湿式成膜法形成的有机系电介质层，

依次形成所述高分子薄膜基材、所述有机系电介质层和所述结晶质透明导电层。

20.根据权利要求12所述的透明导电性薄膜的制造方法，其特征在于，在所述高分子薄膜基材的至少一个面上形成利用真空成膜法形成的无机电介质层，

依次形成所述高分子薄膜基材、所述无机电介质层和所述结晶质透明导电层。

21.根据权利要求12所述的透明导电性薄膜的制造方法，其特征在于，在所述高分子薄膜基材的至少一个面上形成利用湿式成膜法形成的有机系电介质层和利用真空成膜法形成的无机电介质层，

依次形成所述高分子薄膜基材、所述有机系电介质层、所述无机电介质层和所述结晶质透明导电层。

22.根据权利要求12～14中任一项所述的透明导电性薄膜的制造方法，其特征在于，所述高分子薄膜基材的材料为选自由聚对苯二甲酸乙二醇酯、聚萘二甲酸乙二醇酯、聚环烯烃和聚碳酸酯组成的组。