TWI554623B

TWI554623B - Transparent conductive film

Info

Publication number: TWI554623B
Application number: TW104116103A
Authority: TW
Inventors: Kodai MIYAMOTO; Kazuaki Sasa; Hironobu Machinaga; Eri Ueda; Manami KUROSE; Tomotake Nashiki
Original assignee: Nitto Denko Corp
Priority date: 2014-05-20
Filing date: 2015-05-20
Publication date: 2016-10-21
Also published as: WO2015178297A1; US20190233939A1; CN105473756B; JPWO2015178297A1; JP6964401B2; CN105473756A; TW201602375A; JP2017071850A; US20160160345A1; KR20170008195A; JP6066154B2; KR20220013022A

Description

透明導電性膜

本發明係關於一種應用於可藉由手指或觸控筆(Stylus pen)等之接觸而輸入資訊之輸入顯示裝置等之透明導電性膜。

先前，靜電電容方式之觸控面板感測器採用如下透明導電性膜，該膜具備膜基材、形成於該膜基材之表面之透明導電層、及以埋設該透明導電層之方式積層之黏著層。通常，於基板上藉由濺鍍法等形成包含ITO(indium tin oxide，氧化銦錫)之膜後，對該膜實施利用加熱之結晶轉化處理，並對熱處理後之ITO膜實施蝕刻處理等，由此可獲得透明電極圖案。

近年來，將此種透明導電性膜應用於可進行多點輸入(multi-touch)之靜電電容方式之觸控面板感測器的需求不斷增長。又，為了謀求大畫面化或應答速度之提高，要求進一步改良透明導電性膜。

例如，業界提出有如下透明導電性膜，其具備包含錫原子之量相對於將銦原子與錫原子相加所得之重量為1~6重量%之銦錫複合氧化物、且膜厚為15~50nm、霍爾移動率為30~45cm²/V‧S、載子密度為(2~6)×10²⁰個/cm³之透明導電層(專利文獻1)。於該透明導電層中，利用加熱之結晶轉化處理前之霍爾移動率為15~28cm²/V‧S、載子密度為(2~5)×10²⁰個/cm³，因此利用加熱之結晶轉化處理後之霍爾移動率成為大於利用加熱之結晶轉化處理前的值，且利用加熱之結晶轉化處理後之載子密度成為與利用加熱之結晶轉化處理前相比並無多大變化的值。根據本構成，提供一種透明性優異、又比電阻不會過低之結晶質透明導電層。

又，作為其他透明導電性膜，業界亦提出有如下透明導電性膜，該膜之透明基材之形成有透明導電層一側表面之算術平均粗糙度Ra為1.0nm以下，透明導電層中之錫原子之量相對於將銦原子與錫原子相加所得之重量超過6重量%且為15重量%以下，透明導電層之霍爾移動率為10~35cm²/V‧s，載子密度為(6~15)×10²⁰/cm³(專利文獻2)。於該透明導電層中，利用加熱之結晶轉化處理前之霍爾移動率為5~30cm²/V‧S，載子密度為(1~10)×10²⁰個/cm³，因此利用加熱之結晶轉化處理後之霍爾移動率及載子密度均成為某程度大於結晶轉化處理前者之值。

[先前技術文獻] [專利文獻]

專利文獻1：日本專利特開2006-202756號公報

專利文獻2：日本專利特表2012-134085號公報

然而，於透明導電性膜中，由於該基材係以高分子形成，因此於利用加熱之結晶轉化處理時，無法將ITO製透明導電層於高溫下長時間加熱，且ITO製透明導電層中之錫之置換量存在極限，因此有難以實現進一步之低電阻化之問題。

本發明之目的在於提供一種對結晶轉化處理前之非晶質透明導電層進行加熱，可飛躍性地提高結晶轉化處理後之透明導電層之電特性而實現進一步之低電阻化的透明導電性膜。

為了達成上述目的，本發明之透明導電性膜之特徵在於：其係具有藉由利用濺鍍於高分子膜基材上形成包含銦-錫複合氧化物之非晶質透明導電層並對上述非晶質透明導電層進行結晶轉化處理而獲得的結晶質透明導電層者，且於將上述非晶質透明導電層之載子密度設為n_a×10¹⁹、霍爾移動率設為μ_a、將上述結晶質透明導電層之載子密度設為n_c×10¹⁹、霍爾移動率設為μ_c、且將移動距離L設為{(n_c-n_a)²+(μ_c-μ_a)²}^1/2時，上述結晶轉化處理前之上述非晶質透明導電層之載子密度n_a×10¹⁹為(10~60)×10¹⁹/cm³，霍爾移動率μ_a為10~25cm²/V‧s，上述結晶轉化處理後之上述結晶質透明導電層之載子密度n_c×10¹⁹為(80~150)×10¹⁹/cm³，霍爾移動率μ_c為20~40cm²/V‧s，上述移動距離L為50~150。

又，上述結晶轉化處理係於溫度110~180℃、120分鐘以內對上述非晶質透明導電層進行結晶轉化。

又，上述非晶質透明導電層之厚度為10nm~40nm，上述非晶質透明導電層之比電阻為4.0×10^-4Ω‧cm~2.0×10^-3Ω‧cm，上述結晶質透明導電層之比電阻為1.1×10^-4Ω‧cm~3.0×10^-4Ω‧cm。

進而，上述結晶質透明導電層包含銦-錫複合氧化物，且{氧化錫/(氧化銦+氧化錫)}×100(%)所表示之氧化錫之比率為0.5~15重量%。

根據本發明，將根據結晶轉化處理前之霍爾移動率與載子密度、及結晶轉化處理後之霍爾移動率與載子密度算出之{(n_c-n_a)²+(μ_c-μ_a)²}^1/2定義為移動距離L，該移動距離為50~150，故而可飛躍性地提高結晶轉化處理後之結晶質透明導電層相對於結晶轉化處理前之非晶質透明導電層之電特性，而實現進一步之低電阻化。

又，由於非晶質透明導電層係於溫度110~180℃、2小時以內進行結晶化，故而可於相對低溫且短時間內進行結晶轉化，而可有效率地形成結晶質透明導電層。

進而，由於非晶質透明導電層之厚度為15nm~40nm，非晶質透明導電層之比電阻為4.0×10^-4Ω‧cm~2.0×10^-3Ω‧cm，結晶質透明導電層之比電阻為1.1×10^-4Ω‧cm~3.0×10^-4Ω‧cm，因此可維持透明性、耐撓曲特性，且實現低電阻化。

又，於本發明中，結晶質透明導電層包含銦-錫複合氧化物，且{氧化錫/(氧化銦+氧化錫)}×100(%)所表示之氧化錫之比率為0.5~15重量%。即，即便於因錫原子之含量較多故難以結晶化之情形時，亦由於在本發明中使非晶質透明導電層確實地結晶化，故而可確實地實現低電阻化。

1‧‧‧透明導電性膜

2‧‧‧基板

2a‧‧‧主面

2b‧‧‧主面

3‧‧‧透明導電層

4‧‧‧透明導電性膜

5‧‧‧透明導電層

圖1係概略性地表示本發明之實施形態之透明導電性膜的構成之剖視圖。

圖2係表示本發明之實施形態之透明導電性膜的變化例之剖視圖。

圖3係表示實施例1~7之透明導電性層中之移動距離之圖。

圖4係表示比較例1~3之透明導電性層中之移動距離之圖。

以下，一面參照圖式，一面詳細地說明本發明之實施形態。

圖1係概略性地表示本實施形態之透明導電性膜之構成之圖。再者，圖1中之各構成之長度、寬度或厚度係表示其一例者，本發明之觸控面板感測器中之各構成的長度、寬度或厚度並不限定於圖1之長度、寬度或厚度。

如圖1所示，透明導電性膜1具備膜基材2、及形成於該基材之一主面2a之結晶質透明導電層3。再者，於膜基材2與結晶質透明導電層3之間亦可形成介電層或硬塗層等底塗層。又，於結晶質透明導電層3上亦可形成黏著層。

又，於本實施形態中，透明導電性膜1具有形成於膜基材2之一主面a2上之結晶質透明導電層3，如圖2所示，透明導電性膜4亦可具有形成於膜基材1之兩主面2a、2b之結晶質透明導電層3、5。即，本發明之結晶質透明導電層亦可形成於膜基材之兩面。

其次，對本發明中之透明導電性膜1之各構成要素之詳細情況進行說明。

(1)膜基材

膜基材2係具有對操作性而言必需之強度、且於可見光區域中具有透明性之高分子膜。作為高分子膜，可較佳地使用透明性、耐熱性、表面平滑性優異之膜，例如，作為其材料，可列舉：聚對苯二甲酸乙二酯、聚萘二甲酸乙二酯等聚酯、聚環烯烴、聚碳酸酯等單一成分之高分子或與其他成分之共聚高分子等。其中，因透明性、機械特性優異，故聚對苯二甲酸乙二酯(PET)或聚萘二甲酸乙二酯(PEN)、聚環烯烴、聚碳酸酯等尤其適宜。又，關於高分子膜，就強度之觀點而言，較佳為進行延伸處理，更佳為經雙軸延伸處理。作為延伸處理，並無特別限定，可採用公知之延伸處理。基材之厚度雖然並無特別限定，但較佳為2μm~200μm之範圍內，更佳為2μm~150μm之範圍內，進而較佳為20μm~150μm之範圍內。若膜之厚度未達2μm，則存在機械強度不足而難以進行使膜成為捲筒狀而將非晶質透明導電層連續地成膜之操作的情形。另一方面，若膜之厚度超過200μm，則存在無法謀求提高結晶質透明導電層之耐擦傷性或形成觸控面板之情形時之打點特性等的情形。

(2)結晶質透明導電層

上述結晶質透明導電層可藉由在特定條件下對形成於膜基材上之非晶質透明導電層進行利用加熱之結晶轉化處理而獲得。該等結晶質透明導電層包含特定之透明導電體，形成透明導電體之材料並無特別限定，可適宜地使用選自由In、Sn、Zn、Ga、Sb、Ti、Si、Zr、Mg、Al、Au、Ag、Cu、Pd、W所組成之群中之至少1種金屬之金屬氧化物。於該金屬氧化物中，視需要亦可進而含有上述群中所例示之金屬原子。例如，可較佳地使用銦-錫複合氧化物(ITO)、銻-錫複合氧化物(ATO)等，可尤佳地使用ITO。

於可使用ITO(In₂O₃-SnO₂金屬氧化物)作為結晶質透明導電層之構成材料之情形時，該金屬氧化物中之SnO₂之量相對於In₂O₃與SnO₂之合計重量，較佳為0.5重量%~15重量%，較佳為3~15重量%，更佳為5~12重量%，進而較佳為6~12重量%。若結晶質透明導電層中之錫原子之含量小於0.5重量%，則可置換之錫原子之量較少，載子密度減小，其結果為比電阻增高，若錫原子之含量超過15wt%，則不參與置換之錫原子之量增多，移動率降低，比電阻增高。

又，於ITO層中亦可含有In、Sn以外之金屬元素，亦可包含3重量%以下之選自由Zn、Ga、Sb、Ti、Si、Zr、Mg、Al、Au、Ag、Cu、Pd、W、Fe、Pb、Ni、Nb、Cr、Ga所組成之群中之至少1種金屬。

結晶質透明導電層亦可具有錫之存在量互不相同之複數種銦-錫複合氧化物層進行積層而成之構造。於該情形時，ITO層可為2層亦可為3層以上。又，於ITO層包含2層以上之情形時，至少1層為結晶質透明導電層，較佳為所有層為結晶質透明導電層。

於結晶質透明導電層係由2層ITO層形成之情形時，膜基材側之第一ITO層中SnO₂之量相對於將In₂O₃與SnO₂相加所得之重量較佳為6重量%~15重量%，更佳為6~12重量%，進而較佳為6.5~10.5重量%。又，第二ITO層中SnO₂之量相對於將In₂O₃與SnO₂相加所得之重量較佳為0.5重量%~5.5重量%，更佳為1~5.5重量%，進而較佳為1~5重量%。藉由將各ITO層之錫之量設為上述範圍內，可製作比電阻較小、利用加熱之結晶轉化時間較短之非晶質透明導電層。

通常，透明導電性薄膜可使用銦系複合氧化物。其係為了利用如下情況：藉由使氧化銦中含有4價金屬元素之氧化物，而於藉由加熱等而形成氧化銦之結晶時，於3價銦與4價金屬元素之間發生置換，於結晶質層中剩餘之電子成為載子。因此，於銦系複合氧化物中，於增加4價金屬元素之氧化物之含量之情形時，由於輸送電流之載子增加，故而比電阻降低。

另一方面，對氧化銦之結晶化而言，4價金屬元素之氧化物之含量的增加會使阻礙結晶化之雜質增加，故而於相同之加熱溫度下之結晶化中，4價金屬元素之氧化物之含量越多，結晶轉化時間變得越長。又，可認為，關於氧化銦之結晶化，只要能夠以更低能量形成結晶核，則結晶轉化時間縮短。即，可認為，於上述結晶化中，結晶核之形成所需之能量之確保進行速率控制。

又，推測，形成於膜基材上之氧化銦之薄膜由於受到濺鍍時自膜基材產生之氣體的影響，故而如形成於遠離膜基材之位置(最表面側)之薄膜般缺陷較少而易結晶化。

因此，於本發明中，藉由在形成2層構造之透明導電層時，自膜基材側設置ITO層中之SnO₂量之比率較大之第一銦-錫複合氧化物層、繼而ITO層中之SnO₂量之比率較小之第二銦-錫複合氧化物層，而使4價金屬元素等雜質之比率較少、容易結晶化之層位於最表面側(與外部氣體接觸之側)，藉由採用此種構造，可縮短非晶質透明導電性層之結晶轉化時間，減小結晶質透明導電層整體之比電阻。

於結晶質透明導電層係由3層ITO層形成之情形時，膜基材側之第一ITO層中SnO₂之量相對於將In₂O₃與SnO₂相加所得之重量較佳為0.5重量%~5.5重量%，更佳為1~4重量%，進而較佳為2~4重量%。又，鄰接於第一ITO層上而形成之第二ITO層中SnO₂之量相對於將In₂O₃與SnO₂相加所得之重量較佳為6重量%~15重量%，更佳為7~12重量%，進而較佳為8~12重量%。又，鄰接於第二ITO層上而形成之第三ITO層中SnO₂之量相對於將In₂O₃與SnO₂相加所得之重量較佳為0.5重量%~5.5重量%，更佳為1~4重量%，進而較佳為2~4重量%。藉由將各ITO層之錫之量設為上述範圍內，可製作比電阻較小之結晶質透明導電層。

於形成3層構造之透明導電層時，藉由在膜基材側設置ITO層中之SnO₂量之比率較少之第一銦-錫複合氧化物層，可減少於濺鍍時自膜基材產生之氣體之影響，而可抑制非晶質透明導電層之結晶化之阻礙。又，藉由在最表面側設置ITO層中之SnO₂量之比率較少之第三銦-錫複合氧化物層，可縮短透明導電膜之結晶化開始前之時間。其結果為，可促進包含第二銦-錫複合氧化物層之非晶質透明導電層整體之結晶化，進一步縮短非晶質透明導電性層之結晶轉化時間，進一步減小結晶質透明導電層整體之比電阻。

上述包含單層或複層構造之結晶質透明導電層之厚度為15nm~40nm以下，較佳為15nm~35nm以下。若厚度小於15nm，則於利用加熱之結晶轉化處理中難以進行結晶轉化，若厚度超過40nm，則透明性與耐撓曲性降低。

結晶質透明導電層較佳為藉由利用加熱之結晶轉化處理而進行結晶化。結晶質透明導電層是否已進行結晶化，可藉由將結晶質透明導電層於濃度5wt%之稀鹽酸中浸漬15分鐘後進行水洗、乾燥，並測定15mm間之端子間電阻而加以判斷。於本說明書中，於向鹽酸中之浸漬、水洗、乾燥後，15mm間之端子間電阻不超過10kΩ之情形時，視為ITO層向結晶質之結晶轉化結束。

上述結晶質透明導電層亦可藉由蝕刻等根據用途進行圖案化成梳形、條紋形、菱形等任意形狀。例如，於靜電電容方式之觸控面板或矩陣式之電阻膜方式之觸控面板中所使用之透明導電體中，較佳為結晶質透明導電層經圖案化成條紋狀。再者，於藉由蝕刻將結晶質透明導電層圖案化之情形時，若先進行非晶質透明導電層之結晶化，則存在難以利用蝕刻進行圖案化之情形。因此，結晶質透明導電層之利用加熱之結晶轉化處理亦可於將非晶質透明導電層圖案化後進行。

<底塗層>

又，於膜基材2與結晶質透明導電層3之間亦可形成有介電層或硬塗層等底塗層。其中形成於膜基材2之結晶質透明導電層形成面側之表面的介電層係不具有作為導電層之功能者，表面電阻值例如為1×10⁶Ω/□以上(單位：ohms per square(歐姆每平方))，較佳為1×10⁷Ω/□以上，進而較佳為1×10⁸Ω/□以上。再者，並未特別存在介電層之表面電阻值之上限。通常，介電層之表面電阻值之上限為作為測定極限之1×10¹³Ω/□左右，亦可為超過1×10¹³Ω/□者。

作為介電層之材料，可列舉：NaF(1.3)、Na₃AlF₆(1.35)、LiF(1.36)、MgF₂(1.38)、CaF₂(1.4)、BaF₂(1.3)、BaF₂(1.3)、SiO₂(1.46)、LaF₃(1.55)、CeF(1.63)、Al₂O₃(1.63)等無機物[括弧內之數值表示折射率]，或折射率為1.4~1.6左右之丙烯酸系樹脂、胺基甲酸酯樹脂、三聚氰胺樹脂、醇酸樹脂、矽氧烷系聚合物、有機矽烷縮合物等有機物，或上述無機物與上述有機物之混合物。

(有機系介電層)

包含上述有機物或者上述無機物與上述有機物之混合物的有機系介電層較佳為藉由濕式成膜法(例如凹版塗敷法)而形成於膜基材上。藉由進行濕式塗佈，可減小膜基材之表面粗糙度，而可有助於比電阻之減小。有機系介電層之厚度可於適宜之範圍內進行適當設定，較佳為15nm~1500nm，更佳為20nm~1000nm，最佳為20nm~800nm。藉由設定為上述範圍，可充分抑制表面粗糙度。又，亦可為將折射率為0.01以上之不同之2種以上之上述有機物或者上述無機物與上述有機物的混合物積層複數層而成之有機系介電層。

為了獲得良好之透明導電層，較佳為膜基材表面較平滑。推測其原因在於：若膜基材表面較粗糙，則會阻礙晶粒之成長。藉由在平滑之膜基材上將透明導電層成膜，而較大之晶粒成長，可減少因晶粒之粒界所引起之載子之散射，可使移動率上升。膜基材表面之較佳之算術平均粗糙度(Ra)之值為1.5nm以下。

作為使膜基材表面平滑化之方法，例如有於膜基材上形成塗敷層作為上述有機系介電層之方法。該塗敷層可藉由將熱硬化性樹脂或紫外線硬化性樹脂之溶液塗佈於基材上並使之硬化而形成。樹脂之種類並無特別限定，可列舉環氧系或丙烯酸系等。

(無機介電層)

包含上述無機物之無機介電層較佳為藉由真空成膜法(例如濺鍍法或真空蒸鍍法)而形成於膜基材2上。藉由利用真空成膜法形成密度較高之無機介電層，而於利用濺鍍形成非晶質透明導電層3時，可抑制自高分子膜基材釋出之水或有機氣體等雜質氣體。其結果為，可減少導入至非晶質透明導電層內之雜質氣體量，可有助於抑制結晶轉化後之比電阻。無機介電層之厚度較佳為2.5nm~100nm，更佳為3nm~50nm，最佳為4nm~30nm。藉由設定為上述範圍，可充分地抑制雜質氣體之釋出。又，亦可為將折射率為0.01以上之不同之2種以上之無機物積層複數層而成的無機介電層。

又，藉由在高分子基材膜上形成藉由物理氣相沈積(PVD)法形成之膜作為上述無機介電層，而可抑制於濺鍍成膜時擴散之高分子基材膜中所含之樹脂成分或水被導入至透明導電層中，有助於提高移動率或載子密度。作為物理氣相沈積(PVD)法，較佳為濺鍍法。

作為藉由物理氣相沈積(PVD)法形成之膜之材料，較佳為氧化鋁或氧化矽等金屬氧化物。較佳為藉由物理氣相沈積(PVD)法形成之膜之厚度為20nm~100nm。

又，介電層亦可為將上述有機系介電層與上述無機介電層組合而成者。藉由將上述有機系介電層與上述無機介電層組合，而成為表面平滑、且可抑制濺鍍時之雜質氣體之基材，而可有效地減少結晶質透明導電層之比電阻。再者，上述有機系介電層及上述無機介電層各自之厚度可於上述範圍內進行適當設定。

如此，於膜基材之結晶質透明導電層形成面側形成介電層，藉此例如即便於將結晶質透明導電層3圖案化為複數個透明電極之情形時，亦可減少結晶質透明導電層形成區域與結晶質透明導電層非形成區域間之視認性之差異。又，於使用膜基材之情形時，介電層亦可作為抑止低聚物等低分子量成分自高分子膜析出之密封層而發揮作用。

(3)結晶轉化處理前之非晶質透明導電層之載子密度n_a×10¹⁹為(10~60)×10¹⁹/cm³，霍爾移動率μ_a為10~25cm²/V‧s

於將剛濺鍍後(as-deposited)且結晶轉化處理前之非晶質透明導電層之載子密度設為n_a，將同一非晶質透明導電層之霍爾移動率設為μ_a時，載子密度n_a×10¹⁹為(10~60)×10¹⁹/cm³，霍爾移動率μ_a為10~25cm²/V‧s。又，非晶質透明導電層之厚度為15nm~40nm，非晶質透明導電層之比電阻為4.0×10^-4Ω‧cm~2.0×10^-3Ω‧cm。

(4)利用加熱之結晶轉化處理後之結晶質透明導電層之載子密度n_c×10¹⁹為(80~150)×10¹⁹/cm³，霍爾移動率μ_c為20~40cm²/V‧s

於將利用加熱之結晶轉化處理後之結晶質透明導電層之載子密度設為n_c，將霍爾移動率設為μ_c時，載子密度n_c×10¹⁹為(80~150)×10¹⁹/cm³，霍爾移動率μ_c為20~40cm²/V‧s。又，該結晶質透明導電層之比電阻為1.1×10^-4Ω‧cm~3.0×10^-4Ω‧cm。

(5)移動距離L為50~150

又，於本發明中，將上述非晶質透明導電層之載子密度n_a×10¹⁹、霍爾移動率μ_a、上述結晶質透明導電層之載子密度n_c×10¹⁹、霍爾移動率μ_c所表示之式L={(n_c-n_a)²+(μ_c-μ_a)²}^1/2之左邊L定義為透明導電層之移動距離。該移動距離L為50~150，較佳為65~150。若該移動距離L小於50，則低電阻化不充分。又，於移動距離L超過150時，需要180℃以上之高溫下之結晶轉化處理、或120分鐘以上之長時間之結晶轉化處理，難以利用高分子膜基材達成。

(6)透明導電性膜之製造方法

其次，對如上所述般構成之透明導電性膜之製造方法進行說明。再者，以下所說明之製造方法為例示，本發明之透明導電性膜之製造方法並不限定於此。

首先，將濺鍍裝置之腔室內減壓直至成為高真空，向腔室內導入氬氣等惰性氣體。其次，將把膜基材捲繞而成之初始捲設置於濺鍍裝置內，自初始捲將長條狀之膜基材以一定速度饋送至腔室內。

然後，於膜基材之一面，藉由濺鍍形成包含銦錫複合氧化物之非晶質透明導電層。作為濺鍍之方法，可採用DC(Direct Current，直流)磁控濺鍍法或RF(Radio Frequency，射頻)疊加DC磁控濺鍍法，於靶表面形成磁場，並將電子封閉，藉此可抑制膜基材之損傷。又，若對靶施加將高頻與直流疊加所得之電壓，則可控制氬離子能量，而可降低放電電壓。非晶質透明導電層形成時之放電電壓為20V~420V，較佳為100V~200V。又，非晶質透明導電層形成時之水平磁場為30mT~200mT，較佳為80mT~130mT。

<RF疊加>

藉由在濺鍍時將DC電源與RF(高頻)疊加，而所產生之電漿密度上升，隨著電漿密度之上升，濺鍍粒子(氬等)之離子化效率上升。並且，藉由提高離子化效率，可於低電壓、高電流之條件下實現透明導電膜之成膜。

於低電壓下之濺鍍中，可減少氣體環境中之中性氬原子或O₂ ^-離子所獲得之能量，而可降低與靶碰撞而反沖之中性氬原子或O₂ ^-離子之速度，因此可抑制中性氬原子或O₂ ^-離子對已成膜之透明導電層之碰撞。若反沖之Ar原子或O₂ ^-離子與透明導電層碰撞，則於膜中產生缺陷，或碰撞之粒子以雜質之形式被導入至膜中，對膜造成損傷，薄膜中之缺陷、或所導入之雜質原子成為載子之散射中心，而成為阻礙電子移動之因素。

然而，可降低由因低電壓下之濺鍍而反沖之粒子所導致的膜中之缺陷之產生或雜質之導入，而可實現移動率之提高。

又，若離子化效率上升，則於藉由加熱使將RF疊加並進行成膜而得之非晶質之膜轉化為結晶質時，可減少無法置換之Sn氧化物之量。不參與置換之Sn之氧化物不僅無法產生載子，且有可能成為中性之散射中心，但藉由離子化效率上升可減少散射中心之產生，而可提高移動率與載子密度。

又，若進行RF疊加則浮動電位上升，但若浮動電位變得過高，則存在於膜基材附近之Ar⁺離子因浮動電位與基材電位之電位差而被加速並向薄膜碰撞，從而對膜造成損傷，故而RF相對於DC之功率比係較佳為0.05~1.5，更佳為0.8左右。

<高磁場>

進而，若於相對於成膜之膜基材平行之方向提高磁場，則可於靶附近捕獲更多電子，離子化效率進一步提高，而實現更低電壓、高電流之濺鍍。

又，非晶質透明導電層形成時，膜基材之溫度為-10℃以上，較佳為100℃以上。若將膜基材之溫度設為130℃以上，則即便為錫原子之含量相對較多之非晶質透明導電層，亦可於利用加熱之結晶轉化處理時，非晶質透明導電層之結晶化易受促進，而獲得低電阻之結晶質透明導電層。

關於非晶質透明導電層之錫或氧化錫含量，由於與設置於濺鍍裝置內之焙燒體靶材之錫或氧化錫含量大致相同，故而可藉由變更焙燒體靶之錫或氧化錫含量而進行調整。又，非晶質透明導電層之厚度可藉由變更長條狀膜基材之搬送速度、或增減靶材之個數而加以適當調整。又，藉由設置錫或氧化錫含量不同之複數個靶，可積層錫或氧化錫含量不同之複數層非晶質透明導電層。

繼而，將形成有非晶質透明導電層之長條狀膜基材連續地搬送至加熱烘箱內而進行利用加熱之結晶轉化處理。結晶轉化處理之加熱溫度為110~180℃，較佳為110~150℃。又，退火處理時間為120分鐘以內，較佳為60分鐘以內。藉由本處理，而非晶質透明導電層結晶化，而於膜基材上形成結晶質透明導電層。

藉由上述方法所製作之透明導電性膜中，利用加熱之結晶轉化處理後之結晶質透明導電層之載子密度與結晶轉化處理前相比增大，且霍爾移動率亦增大。具體而言，結晶轉化處理前之載子密度n_a×10¹⁹為(10~60)×10¹⁹/cm³，相對於此，結晶轉化處理後之載子密度n_c×10¹⁹大幅增大為(80~150)×10¹⁹/cm³。又，結晶轉化處理前之霍爾移動率μ_a為10~25cm²/V‧s，相對於此，結晶轉化處理後之霍爾移動率μ_c大幅增大為20~40cm²/V‧s。並且，於本發明中，將使用載子密度n_a×10¹⁹、n_c×10¹⁹及霍爾移動率μ_a、μ_c之值算出之移動距離L設為新指標，並將該移動距離L設為50~150，藉此結晶質透明導電層相對於非晶質透明導電層之電特性飛躍性地提高，與先前相比可實現進一步之低電阻化。又，於錫原子之含量相對較多之情形時，亦可於溫度110~180℃、120分鐘以內使非晶質透明導電層結晶化，故而與先前相比，可有效率地形成透明性優異之結晶質透明導電層，而可提高生產性。

以上，已對本實施形態之觸控面板感測器進行說明，但本發明並不限定於記載之實施形態，可基於本發明之技術思想而進行各種變化及變更。

[實施例]

以下，對本發明之實施例進行說明。

[實施例1]

於包含厚度50μm之PET膜(三菱樹脂製造，商品名「DIAFOIL」)之基材之一面側，形成厚度35nm之熱硬化樹脂(有機系介電層)而獲得膜基材，將該膜基材設置於真空濺鍍裝置，以真空度成為1×10^-4Pa以下之方式充分地進行真空排氣。繼而，使用DC磁控濺鍍法，於有機系介電層之上形成包含厚度5nm之Al₂O₃之無機介電層。其後，於導入有Ar及O₂(流量比為Ar：O₂=99.9：0.1)之真空氣體環境下(0.40Pa)，使用10重量%之氧化錫與90重量%之氧化銦之燒結體作為靶，藉由將水平磁場設為100mT之RF疊加DC磁控濺鍍法(放電電壓150V，RF頻率13.56MHz，RF功率相對於DC功率之比(RF功率/DC功率)為0.8)，形成包含厚度20nm之銦-錫複合氧化物層之非晶質透明導電層。於該非晶質透明導電層上，於導入有Ar及O₂(流量比為Ar：O₂=99.9：0.1)之真空氣體環境下(0.40Pa)，使用3重量%之氧化錫與97重量%之氧化銦之燒結體作為靶，藉由將水平磁場設為100mT之RF疊加DC磁控濺鍍法(放電電壓150V，RF頻率13.56MHz，RF功率相對於DC功率之比(RF功率/DC功率)為0.8)，形成包含厚度5nm之銦-錫複合氧化物層之非晶質透明導電層。所製作之透明導電性膜係利用150℃溫風烘箱進行加熱而進行結晶轉化處理。

[實施例2]

於實施例1中，使用10重量%之氧化錫與90重量%之氧化銦之燒結體作為靶而形成厚度25nm之單層非晶質透明導電層，除此以外，以與實施例1相同之方式獲得透明導電性膜。

[實施例3]

於實施例2中，使用未形成有機系介電層之基材，除此以外，以與實施例2相同之方式獲得透明導電性膜。

[實施例4]

於實施例3中，使用未形成無機介電層之基材，除此以外，以與實施例3相同之方式獲得透明導電性膜。

[實施例5]

於實施例4中，將濺鍍時之RF功率相對於DC功率之比(RF功率/DC功率)設為0.4，除此以外，以與實施例4相同之方式獲得透明導電性膜。

[實施例6]

於實施例5中，使用於PET膜基材之一面側形成有厚度35nm之有機系介電層的膜基材，將濺鍍時之RF功率相對於DC功率之比(RF功率/DC功率)設為0，即不疊加RF而形成非晶質透明導電層，除此以外，以與實施例5相同之方式獲得透明導電性膜。

[實施例7]

於實施例6中，使用10重量%之氧化錫與90重量%之氧化銦之燒結體作為靶而形成厚度20nm之非晶質透明導電層，並於其上使用3重量%之氧化錫與97重量%之氧化銦之燒結體作為靶而形成厚度5nm之非晶質透明導電層，除此以外，以與實施例5相同之方式獲得透明導電性膜。

[比較例1]

於實施例6中，使用水平磁場為30mT之通常磁場之DC磁控濺鍍裝置，並將濺鍍時之放電電壓變更為430V，除此以外，以與實施例6相同之方式獲得透明導電性膜。

[比較例2]

於實施例7中，使用水平磁場為30mT之通常磁場之DC磁控濺鍍裝置，並將濺鍍時之放電電壓變更為430V，除此以外，以與實施例7相同之方式獲得透明導電性膜。

[比較例3]

於比較例1中，變更為錫氧化物之比率為3wt%之銦-錫複合氧化物靶(住友金屬礦山公司製造)，除此以外，以與比較例1相同之方式獲得透明導電性膜。

對上述實施例1~7及比較例1~3之各者，進行濺鍍處理後之非晶質透明導電層之厚度、結晶轉化處理前之非晶質透明導電層之載子密度、霍爾移動率及比電阻、結晶轉化處理後之結晶質透明導電層之載子密度、霍爾移動率及比電阻之測定、及結晶轉化之評價。

(1)結晶轉化之評價

將於高分子膜基材上形成有ITO層之透明積層體利用150℃之熱風烘箱進行加熱而進行結晶轉化處理，於濃度5wt%之鹽酸中浸漬15分鐘後，進行水洗、乾燥，並利用測定器測定15mm間之端子間電阻。於本說明書中，於向鹽酸中之浸漬、水洗、乾燥後，15mm間之端子間電阻不超過10kΩ之情形時，視為ITO層之結晶轉化結束。又，按加熱時間每60分鐘實施一次上述測定，將可確認到結晶轉化結束之時間設為結晶轉化時間而進行評價。

(2)ITO層之厚度(膜厚)之評價

ITO層之厚度係藉由如下方式而算出：以X射線反射率法作為測定原理，於以下之測定條件下利用粉末X射線繞射裝置(Rigaku公司製造，「RINT-2000」)測定X射線反射率，並利用分析軟體(Rigaku公司製造，「GXRR3」)對所取得之測定資料進行分析。分析條件係設為以下之條件，採用膜基材與密度7.1g/cm³之ITO層之2層模型，將ITO層之厚度與表面粗糙度設為變數，進行最小平方擬合，對ITO層之厚度進行分析。

(測定條件)

光源：Cu-Kα射線(波長：1,5418Å)，40kV，40mA

光學系統：平行光束光學系統

發散狹縫：0.05mm

受光狹縫：0.05mm

單色化、平行化：使用多層Goebel鏡

測定模式：θ/2θ掃描模式

測定範圍(2θ)：0.3~2.0°

(分析條件)

分析方法：最小平方擬合

分析範圍(2θ)：2θ=0.3~2.0°

(載子密度、霍爾移動率之測定方法)

使用霍爾效應測定系統(Bio-Rad製造，商品名「HL5500PC」)進行測定。載子密度係使用藉由上述方法求出之ITO層之厚度而算出。

(移動距離之算出)

根據所算出之濺鍍處理後退火處理前之載子密度與霍爾移動率、及退火處理後之載子密度與霍爾移動率，使用上述式算出移動距離L。

依據JIS K7194(1994年)藉由四端子法測定透明導電層之表面電阻值(Ω/□)。根據藉由上述方法求出之ITO層之厚度與上述表面電阻值算出比電阻。將上述結果示於表1。

根據表1之結果得知，於實施例1中，結晶轉化時間較短而為60分鐘，移動距離L1非常大而為77.5(圖3)，又，比電阻顯示出非常小之值而為1.4×10^-4Ω‧cm，可生產性良好地獲得低電阻之導電性膜。又，得知，於實施例2中，結晶轉化時間為120分鐘，與實施例1相比需要較長時間，但移動距離L2非常大而為79.0，比電阻顯示出非常小之值而為1.4×10^-4Ω‧cm，而可獲得低電阻之導電性膜。又，得知，於實施例3中，結晶轉化時間需要120分鐘，但移動距離L3非常大而為76.2，比電阻顯示出1.6×10^-4Ω‧cm，為雖然大於實施例1、實施例2但非常小之值，而可獲得低電阻之導電性膜。

得知，於實施例4中，結晶轉化時間需要120分鐘，但移動距離L4非常大而為80.3，比電阻顯示出較小之值而為1.9×10^-4Ω‧cm，可獲得低電阻之導電性膜。得知，於實施例5中，結晶轉化時間需要120分鐘，但移動距離L5非常大而為80.4，比電阻顯示出相對較小之值而為2.3×10^-4Ω‧cm，而可獲得低電阻之導電性膜。得知，於實施例6中，結晶轉化時間需要120分鐘，但移動距離L6較大而為62.2，比電阻顯示出較小之值而為2.3×10^-4Ω‧cm，而可獲得低電阻之導電性膜。得知，於實施例7中，結晶轉化時間較短而為60分鐘，移動距離L7較大而為 74.4，比電阻顯示出相對較小之值而為2.2×10^-4Ω‧cm，而可獲得低電阻之導電性膜。

另一方面，於比較例1中，結晶轉化時間需要120分鐘，移動距離L8為49.3而處於本發明之範圍外(圖4)，又，比電阻顯示出較大之值而為3.2。又，於比較例2中，結晶轉化時間為60分鐘，但移動距離L9為44.5而處於本發明之範圍外，又，比電阻顯示出較大之值而為3.2×10^-4Ω‧cm。於比較例3中，結晶轉化時間需要120分鐘，移動距離L10為9.3而處於本發明之範圍外，比電阻顯示出較大之值而為7.0×10^-4。

因此，得知，重新定義根據剛濺鍍後利用加熱之結晶轉化處理前之霍爾移動率與載子密度、及利用加熱之結晶轉化處理後之霍爾移動率與載子密度算出的移動距離，並規定該移動距離之範圍，藉此可有效率地製造低電阻之導電性膜。

[產業上之可利用性]

本發明之透明導電性膜之用途並無特別限制，較佳為智慧型手機或平板終端(Slate PC)等移動終端中所使用之靜電電容方式觸控面板。

1‧‧‧透明導電性膜

2‧‧‧基板

2a‧‧‧主面

3‧‧‧透明導電層

Claims

一種透明導電性膜，其特徵在於：其係具有藉由利用濺鍍於高分子膜基材上形成包含銦-錫複合氧化物之非晶質透明導電層，並對上述非晶質透明導電層進行結晶轉化處理而獲得之結晶質透明導電層者，於將上述非晶質透明導電層之載子密度設為n_a×10¹⁹，將霍爾移動率設為μ_a，將上述結晶質透明導電層之載子密度設為n_c×10¹⁹，將霍爾移動率設為μ_c，且將移動距離L設為{(n_c-n_a)²+(μ_c-μ_a)²}^1/2時，上述結晶轉化處理前之上述非晶質透明導電層之載子密度n_a×10¹⁹為(10~60)×10¹⁹/cm³，霍爾移動率μ_a為10~25cm²/V‧s，上述結晶質轉化處理後之上述結晶質透明導電層之載子密度n_c×10¹⁹為(80~150)×10¹⁹/cm³，霍爾移動率μ_c為20~40cm²/V‧s，上述移動距離L為50~150，上述非晶質透明導電層之厚度為15nm~40nm，上述非晶質透明導電層之比電阻為4.0×10^-4Ω‧cm~2.0×10^-3Ω‧cm，且上述結晶質透明導電層之比電阻為1.1×10^-4Ω‧cm~3.0×10^-4Ω‧cm。
如請求項1之透明導電性膜，其中上述結晶質轉化處理係於溫度110~180℃、120分鐘以內對上述非晶質透明導電層進行結晶轉化。
如請求項1或2之透明導電性膜，其中上述結晶質透明導電層包含銦-錫複合氧化物，且{氧化錫/(氧化銦+氧化錫)}×100(%)所表示之氧化錫之比率為0.5~15重量%。
如請求項1或2之透明導電性膜，其具備包含上述結晶質透明導電層，且包含錫之含量互不相同之至少2層銦-錫複合氧化物層之構造，且上述至少2層之銦-錫複合氧化物之各層為非晶質或者結晶質。
如請求項4之透明導電性膜，其中上述至少2層銦-錫複合氧化物層係自上述高分子膜基材側依序積層第一銦-錫複合氧化物層、第二銦-錫複合氧化物層而成之2層構造，且上述第一銦-錫複合氧化物層之氧化錫含量為6重量%~15重量%，上述第二銦-錫複合氧化物層之氧化錫含量為0.5重量%~5.5重量%。
如請求項4之透明導電性膜，其中上述至少2層銦-錫複合氧化物層係自上述高分子膜基材側依序積層第一銦-錫複合氧化物層、第二銦-錫複合氧化物層、及第三銦-錫複合氧化物層而成之3層構造，且上述第一銦錫氧化物層之氧化錫之含量為0.5重量%~5.5重量%，上述第二銦錫氧化物層之氧化錫之含量為6重量%~15重量%，上述第三銦錫氧化物層之氧化錫之含量為0.5重量%~5.5重量%。
如請求項1之透明導電性膜，其係於上述高分子膜基材之至少一面形成有藉由濕式成膜法形成之有機系介電層，且依序形成有上述高分子膜基材、上述有機系介電層及上述結晶質透明導電層。
如請求項1之透明導電性膜，其係於上述高分子膜基材之至少一面形成有藉由真空成膜法形成之無機介電層，且依序形成有上述高分子膜、上述無機介電層及上述結晶質透明導電體層。
如請求項1之透明導電性膜，其係於上述高分子膜基材之至少一面形成有藉由濕式成膜法形成之有機系介電層與藉由真空成膜法形成之無機介電層，且依序形成有上述高分子膜、上述有機系介電層、上述無機介電層及上述結晶質透明導電體層。
如請求項1或2之透明導電性膜，其中上述高分子膜基材之材料係選自由聚對苯二甲酸乙二酯、聚萘二甲酸乙二酯、聚環烯烴及聚碳酸酯所組成之群。
一種透明導電性膜之製造方法，其特徵在於包括如下步驟：準備高分子膜基材之步驟；於上述高分子膜基材上藉由RF疊加DC磁控濺鍍形成包含銦-錫複合氧化物之非晶質透明導電層之步驟；及將上述非晶質透明導電層結晶轉化處理為結晶質之步驟；並且於將上述非晶質透明導電層之載子密度設為n_a×10¹⁹，將霍爾移動率設為μ_a，將上述結晶質透明導電層之載子密度設為n_c×10¹⁹，將霍爾移動率設為μ_c，且將移動距離L設為{(n_c-n_a)²+(μ_c-μ_a)²}^1/2時，上述結晶質轉化處理前之上述非晶質透明導電層之載子密度n_a×10¹⁹為(10~60)×10¹⁹/cm³，霍爾移動率μ_a為10~25cm²/V‧s，上述結晶質轉化處理後之上述結晶質透明導電層之載子密度n_c×10¹⁹為(80~150)×10¹⁹/cm³，霍爾移動率μ_c為20~40cm²/V‧s，上述移動距離L為50~150，上述非晶質透明導電層之厚度為15nm~40nm，上述非晶質透明導電層之比電阻為4.0×10^-4Ω‧cm~2.0×10^-3 Ω‧cm，且上述結晶質透明導電層之比電阻為1.1×10^-4Ω‧cm~3.0×10^-4Ω‧cm。
如請求項11之透明導電性膜之製造方法，其中上述結晶轉化處理之步驟係於溫度110~180℃、120分鐘以內對上述非晶質透明導電層進行結晶轉化。
如請求項11或12之透明導電性膜之製造方法，其中上述結晶質透明導電層包含銦-錫複合氧化物，且{氧化錫/(氧化銦+氧化錫)}×100(%)所表示之氧化錫之比率為0.5~15重量%。
如請求項11或12之透明導電性膜之製造方法，其具備包含上述結晶質透明導電層，且包含錫之含量互不相同之至少2層銦-錫複合氧化物層之構造，並且上述至少2層之銦-錫複合氧化物之各層中，銦-錫複合氧化物層為非晶質或者結晶質。
如請求項14之透明導電性膜之製造方法，其中上述至少2層銦-錫複合氧化物層係自上述高分子膜基材側依序積層第一銦-錫複合氧化物層、第二銦-錫複合氧化物層而成之2層構造，且上述第一銦-錫複合氧化物層之氧化錫含量為6重量%~15重量%，上述第二銦-錫複合氧化物層之氧化錫含量為0.5重量%~5.5重量%。
如請求項14之透明導電性膜之製造方法，其中上述至少2層銦-錫複合氧化物層係與上述第二銦-錫複合氧化物層鄰接而積層第三銦-錫複合氧化物層而成之3層構造，且上述第一銦錫氧化物層之氧化錫之含量為0.5重量%~5.5重量%，上述第二銦錫氧化物層之氧化錫之含量為6重量%~15重量%，上述第三銦錫氧化物層之氧化錫之含量為0.5重量%~5.5重量%。
如請求項11之透明導電性膜之製造方法，其係於上述高分子膜基材之至少一面形成有藉由濕式成膜法形成之有機系介電層，且依序形成有上述高分子膜基材、上述有機系介電層及上述結晶質透明導電層。
如請求項11之透明導電性膜之製造方法，其係於上述高分子膜基材之至少一面形成有藉由真空成膜法形成之無機介電層，且依序形成有上述高分子膜、上述無機介電層及上述結晶質透明導電體層。
如請求項11之透明導電性膜之製造方法，其係於上述高分子膜基材之至少一面形成有藉由濕式成膜法形成之有機系介電層與藉由真空成膜法形成之無機介電層，且依序形成有上述高分子膜、上述有機系介電層、上述無機介電層及上述結晶質透明導電體層。
如請求項11或12之透明導電性膜之製造方法，其中上述高分子膜基材之材料係選自由聚對苯二甲酸乙二酯、聚萘二甲酸乙二酯、聚環烯烴及聚碳酸酯所組成之群。