KR100632412B1 - 세정장치 - Google Patents

세정장치 Download PDF

Info

Publication number
KR100632412B1
KR100632412B1 KR1019990048761A KR19990048761A KR100632412B1 KR 100632412 B1 KR100632412 B1 KR 100632412B1 KR 1019990048761 A KR1019990048761 A KR 1019990048761A KR 19990048761 A KR19990048761 A KR 19990048761A KR 100632412 B1 KR100632412 B1 KR 100632412B1
Authority
KR
South Korea
Prior art keywords
polishing
cleaning
semiconductor substrate
substrate
unit
Prior art date
Application number
KR1019990048761A
Other languages
English (en)
Other versions
KR20000035257A (ko
Inventor
소토자키히로시
아토고지
Original Assignee
가부시키가이샤 에바라 세이사꾸쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 에바라 세이사꾸쇼 filed Critical 가부시키가이샤 에바라 세이사꾸쇼
Publication of KR20000035257A publication Critical patent/KR20000035257A/ko
Application granted granted Critical
Publication of KR100632412B1 publication Critical patent/KR100632412B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/34—Accessories
    • B24B37/345—Feeding, loading or unloading work specially adapted to lapping
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B51/00—Arrangements for automatic control of a series of individual steps in grinding a workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67046—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly scrubbing means, e.g. brushes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67028—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like
    • H01L21/6704—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing
    • H01L21/67051—Apparatus for fluid treatment for cleaning followed by drying, rinsing, stripping, blasting or the like for wet cleaning or washing using mainly spraying means, e.g. nozzles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H01L21/67219—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process comprising at least one polishing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Cleaning Or Drying Semiconductors (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

본 발명은 반도체 웨이퍼, 유리기판, 또는 액정화면과 같은 기판을 폴리싱하여 평탄 경면 마무리하고, 높은 청결도를 요하는 폴리싱된 기판을 세정하는 방법 및 장치에 관한 것이다.
상기 장치는 기판을 폴리싱 표면에 대해 가압함으로써 일차 폴리싱 및 이차 폴리싱을 행하는 적어도 하나의 폴리싱유닛을 가지는 폴리싱부와; 스크러빙 세정으로 상기 기판에 붙어있는 입자를 제거하기 위하여 폴리싱된 상기 기판을 세정하고, 에칭액을 공급함으로써 상기 기판으로부터 금속이온을 제거하는 세정부로 이루어진다.

Description

세정장치{CLEANING APPARATUS}
도 1은 본 발명의 제 1실시예에 따른 폴리싱장치의 평면도;
도 2는 본 발명의 제 1실시예에 따른 폴리싱장치의 전체구조와 반도체기판의 운반경로를 나타내는 사시도;
도 3a는 본 발명의 제 1실시예에 따른 폴리싱장치내의 일차 세정유닛의 사시도;
도 3b는 일차 세정유닛의 동작을 나타내는 사시도;
도 4a, 4b, 4c는 일차 세정유닛내에서의 세정공정을 나타내는 개략도;
도 5a는 본 발명의 제 1실시예에 따른 폴리싱장치내의 이차 세정유닛의 사시도;
도 5b는 이차 세정유닛의 동작을 나타내는 사시도;
도 6은 본 발명의 제 2실시예에 따른 폴리싱장치의 평면도;
도 7은 본 발명의 제 3실시예에 따른 폴리싱장치의 평면도;
도 8은 본 발명의 제 4실시예에 따른 폴리싱장치의 평면도;
도 9은 본 발명의 제 5실시예에 따른 폴리싱장치의 평면도;
도 10은 종래의 폴리싱장치의 평면도;
도 11은 도 10에 도시된 종래의 폴리싱장치의 전체구조와 반도체 기판의 운반경로를 나타내는 사시도;
도 12는 종래의 폴리싱장치에서 폴리싱부의 구조를 나타내는 단면도이다.
본 발명은 기판을 폴리싱하는 방법 및 장치에 관한 것으로, 특히 반도체 웨이퍼, 유리기판, 또는 액정화면과 같은 기판을 폴리싱하여 평탄경면마무리(flat mirror finish)하고, 높은 청결도를 요하는 폴리싱된 기판을 세정하는 방법 및 장치에 관한 것이다.
최근 반도체장비가 더 집적화되어 감에 따라, 반도체기판상의 회로연결부는 더욱 미세해지고, 이 회로연결부사이의 거리는 더욱 작아지고 있다. 그러한 회로연결부를 형성하는데 사용가능한 공정중 하나는 포토리소그라피(photolithography)이다. 이 포토리소그라픽 공정은 최대 0.5 ㎛ 폭을 가지는 연결부를 형성할 수 있지만, 광학 시스템의 초점깊이가 상대적으로 작기 때문에 스텝퍼(stepper)에 의해 패턴화상의 초점이 맞추어지는 표면은 되도록 평탄할 것이 요구된다.
또한, 반도체기판상에 연결부사이의 거리보다 큰 입자가 있게되면, 반도체기판상의 연결부를 단락시키게 된다. 따라서, 반도체기판상의 어떠한 불순입자도 반도체 기판상의 연결부사이의 거리보다 충분히 작아야만 한다.
따라서, 반도체기판 처리공정에서, 반도체기판을 평탄화하고, 높은 청결도로 세정하는 것이 중요하다. 이러한 요구는 마스크(mask)로서 사용되는 유리기판, 액정패널등과 같은 다른 기판의 공정처리에서도 동일하다.
반도체기판의 평탄화를 이루기 위하여, 지금까지는 일반적으로 폴리싱장치를 사용하여 왔다. 이 장치의 공정은 소위 화학적-기계적 폴리싱(CMP)이라고 불린다. 도 10 및 도 11에 도시된 바와 같이, 종래의 폴리싱장치는 필수적으로 폴리싱부(10), 로딩 및 언로딩부(22), 두개의 이송로봇(24a, 24b), 3개의 세정유닛(26a, 26b, 26c)을 가진 세정부(26), 및 반전기구(28)를 포함하여 이루어진다. 이송로봇(24a, 24b)은 도 10에 도시된 레일을 따라 이동하는 이동형 로봇일 수도 있고, 도 11에 도시된 관절아암(articulated arm)의 선단에 로봇핸드를 가진 고정형 로봇일 수도 있다.
도 12에 도시된 바와 같이, 폴리싱부(10)는 그 위에 연마포(11)를 가지는 턴테이블(12), 이 턴테이블(12)에 대해 반도체 웨이퍼(기판)(W)을 지지하고 반도체기판(W)을 가압하기 위한 탑링(13)(top ring), 및 연마포(11)상에 연마액을 공급하기 위한 노즐(14)을 포함하여 이루어진다. 이송기구(38)는 턴테이블(12)에 인접하여 배치된다. 인접한 두 부분은 격벽에 의해 분리되어 상호 오염을 방지한다. 특히, 폴리싱부(10)내의 더러운 공기가 세정공정과 이어지는 공정이 이루어지는 챔버(chamber)내로 분산되는 것을 방지하기 위하여, 각 챔버내에서는 공기조절 및 압력규제가 행해진다.
상기한 구조의 폴리싱장치에서, 반도체기판(W)은 이송로봇(24a, 24b)에 의해 로딩 및 언로딩부(22)로부터 이송기구(38)로 이송되고, 이송기구(38)에 의해 탑링(13)으로 이송된다. 폴리싱부(10)에서는, 반도체기판(W)은 탑링(13)의 하부면에 의해 고정되어 턴테이블(12)상에 폴리싱 표면을 제공하는 연마포(11)에 대해 가압된다. 연마액(Q)은 노즐(14)로부터 연마포(11)상으로 공급되어 연마포(11)내에 함유된다. 동작동안에, 탑링(13)은 턴테이블(12)에 일정한 압력을 가하고, 그에따라 연마포(11)에 대해 고정된 반도체기판(W)의 표면은 탑링(13)과 턴테이블(12)이 회전하면서 연마포(11)상의 폴리싱 표면과 반도체기판(W)의 표면사이에 연마액(Q)의 존재하에서 화학적 및 기계적 폴리싱의 조합으로 폴리싱된다. 실리콘기판상에 산화필름(SiO2)으로 만들어진 절연층을 폴리싱하는 경우에, 연마액(Q)은 알카리용액내에 떠 있는 일정한 직경을 가진 연마입자를 포함한다. 폴리싱된 반도체기판(W)은 세정부(26)으로 이송되어져 반도체기판(W)은 세정되고 건조되어진 후, 로딩 및 언로딩부(22)로 복귀된다.
세정부(26)내의 일차 세정유닛(26a)은, 공간간격을 가지고 배치되고 반도체기판(W)의 외주단부를 스핀들(30)의 상단부에 형성된 고정홈(holding groove)으로 지지하며 반도체기판를 수평면으로 상대적으로 낮은 회전속도로 회전시키는 복수의 수직 스핀들(30)(spindle)과, 반도체기판(W)과 접촉하거나 비접촉할 수 있는 롤러형 또는 연필형 스폰지로 이루어지는 한쌍의 세정부재를 가진다. 일차 세정유닛(26a)은 저속회전형 세정유닛이다. 이차 및 삼차 세정유닛(26b, 26c)은, 회전샤프트(32)와 회전샤프트(32)로부터 방사상 바깥쪽으로 연장하고 반도체기판(W)의 외주단부를 고정하는 복수의 아암(34)로 이루어지는 회전테이블(36)을 구비한다. 이차 및 삼차 세정유닛(26b, 26c)은 고속회전형 세정유닛이다. 일차, 이차 및 삼차 세정유닛(26a, 26b, 26c) 각각에는 세정액을 반도체기판(W)의 표면에 공급하는 노즐과, 세정액이 주위로 흩뿌려지는 것을 방지하기 위한 커버와, 먼지가 주위로 흩뿌려지는 것을 방지하기 위한 다운드래프트(down draft)(하강기류)을 생성하기 위한 송풍기구가 제공되어진다.
폴리싱된 반도체기판을 세정하는 세정공정은 다음과 같은 방식으로 행해진다:
일차 세정유닛(26a)에서는, 반도체기판(W)이 스핀들(30)에 의해 고정되어 회전되면서, 세정액을 공급하면서 세정부재가 반도체기판(W)의 상하면을 닦아내도록 함으로써 스크러빙 세정이 행해진다. 이 스크러빙 세정공정에서는, 입자들이 소위 pH 충격으로 인하여 뭉치는 것을 방지하기 위하여 폴리싱공정에서 사용된 연마액과 거의 동일한 pH를 가지는 제 1세정액이 사용된다. 상세히 설명하면, 만약 연마액의 pH를 낮추기 위해 연마액이 순수(pure water)로 빠르게 희석화되면, 연마입자들이 불안정해져서 여분의 입자들이 뭉쳐서 더 큰 집합물을 형성하게 된다. 이 명세서에서 pH충격은 pH의 빠른 변화로 정의한다. 따라서, pH충격이 발생하는 것을 방지하기 위하여, 스크러빙 세정에서는 연마액과 거의 동일한 pH를 가진 제 1세정액이 사용된다. 예를 들면, SiO2층을 폴리싱하는 경우에 암모니아수가 제 1세정액으로 사용되며, 입자들이 반도체기판(W)의 표면으로부터 제거된 후, 반도체기판(W)의 표면은 그곳에 순수와 같은 중성세정액을 공급함으로써 알칼리로부터 중성으로 변화된다. 그 다음에 반도체기판(W)은 이차 세정유닛(26b)으로 이송된다.
이차 세정유닛(26b)에서는, 반도체기판(W)에 붙어 있는 금속이온을 제거하기 위하여, 통상적으로 산성 화학제가 노즐로부터 반도체기판(W)의 표면에 공급되어 반도체기판의 표면을 에칭(etching)(화학적 세정)시키고, 그 다음 순수와 같은 중성세정액이 공급되어 반도체기판의 표면을 중성으로 복귀시킨다. 그 다음, 반도체기판(W)은 건조기능을 가지는 삼차 세정유닛(26c)으로 이송된다. 삼차 세정유닛(26c)에서는, 순수가 공급되어 반도체기판(W)의 최종세정이 행해진 후, 반도체기판의 표면에 대해 깨끗한 불활성 가스를 불어넣어주면서 반도체기판(W)을 빠른 회전속도로 회전시켜서 반도체기판(W)을 건조시킨다. 반도체기판(W)이 세정되고 건조된 후, 반도체기판(W)은 이송로봇(24a 또는 24b)의 깨끗한 손에 의해 로딩 및 언로딩부(22)로 복귀된다.
상기 폴리싱장치에서, 에칭세정은 전용 세정유닛에 의해 행해지므로, 즉 세정공정은 세개의 세정유닛(26a, 26b, 26c)에 의해 행해지므로, 폴리싱장치는 커지게 되며, 큰 설치공간을 필요로하며, 세정공정을 하는데 긴 공정시간을 필요로 한다.
또한, 반도체기판(W)은 도 11의 화살표 ① 내지 ⑨로 도시된 바와 같이 운반되며, 운반경로는 매우 복잡하다. 특히, 반도체기판은 화살표 ①로 도시된 바와 같이 로딩 및 언로딩부(22)로부터 반전기구(28)로 운반되고, 화살표 ②로 도시된 바와 이송기구(38)로 운반되고, 화살표 ③으로 도시된 바와 같이 턴테이블(12)위로 이동된다. 다음에, 폴리싱된 반도체기판(W)은 화살표 ④로 도시된 바와 같이 이송 기구(38)로 이동되고, 화살표 ⑤로 도시된 바와 같이 일차 세정유닛(26a)으로 운반된 후, 화살표 ⑥으로 도시된 바와 같이 반전기구(28)로 운반된다. 그 다음에, 반도체기판(W)은 화살표 ⑦로 도시된 바와 같이 이차 세정유닛(26b)으로 운반되고, 다음에 화살표 ⑧로 도시된 바와 같이 삼차 세정유닛(26c)으로 이송된다. 마지막으로, 화살표 ⑨로 도시된 바와 같이 로딩 및 언로딩부(22)로 복귀된다.
상기로부터 명백히 알 수 있듯이, 운반경로는 매우 복잡하기 때문에, 반도체기판(W)을 운반하는 두개의 이송로봇(24a, 24b)은 서로 간섭되지 않도록 하면서 제어될 필요가 있다. 따라서, 폴리싱장치내의 전체 시스템은 더 복잡해지고, 반도체기판의 공정시간을 지연시키는 경향이 있다. 또한, 로봇핸드에 의해 반도체기판을 운반하는 횟수가 증가할수록, 반도체기판의 오염가능성도 증가한다.
세정부(26)의 구조를 단순화하기 위하여, 입자를 제거하기 위한 일차 세정공정과 에칭하기 위한 이차 세정공정을 동일한 세정유닛으로 행하는 것을 고려할 수 있다. 그러나, 이 경우에는, 알카리 화학제와 산성 화학제가 동일한 세정유닛내에서 각각 세정액으로 사용되므로, 배수라인이 악화되고, 염이 침전되고, 폐수처리가 복잡해진다. 대안으로서, 이차 세정유닛(26b)내에서 에칭 및 건조를 행하는 것을 고려할 수도 있다. 그러나, 이 경우에는, 반도체기판(W)은 에칭액의 먼지가 남아 있는 대기속에서 건조되므로, 반도체기판은 최종세정공정에서 오염된다.
따라서, 본 발명의 목적은 단순화된 구조로 세정공정을 행함으로써, 폴리싱 장치의 크기를 줄일 수 있고, 기판의 공정시간을 줄일수 있고, 높은 청결도를 가지는 기판을 생산할 수 있는 기판 폴리싱방법 및 폴리싱장치를 제공하는 것이다.
반도체디바이스 제조기술이 발달함에 따라, 반도체 웨이퍼상에 증착되는 층(필름)의 특성 또한 발달한다. 새로 개발된 층(필름)을 그위에 적층하는 반도체 웨이퍼를 폴리싱하고 세정하는 경우에, 반도체디바이스 제조공정에 새로 개발된 층이 사용되기 시작하는 초기단계에서는 적어도 3단계이상의 다단계 세정이 통상적으로 행해진다. 그러나, 세정공정이 발달함에 따라, 세정단계의 횟수도 점점 줄어든다. 따라서, 반도체디바이스를 제조하는 공정기술이 발달함에 따라, 반도체디바이스를 제조하는 장치의 요구사항도 변하고, 따라서 공정기술의 발달에 부합하도록 장치의 최적구조를 유지해야만 한다. 따라서, 본 발명은 최적구조로 기판을 폴리싱하는 방법 및 장치를 제공하고자 함이다.
본 발명의 일 형태에 따르면, 기판을 폴리싱하고 세정하는 폴리싱장치가 제공되며, 상기 장치는: 기판을 폴리싱면에 대해 가압함으로써 일차 폴리싱 및 이차 폴리싱을 행하는 적어도 하나의 폴리싱유닛을 가지는 폴리싱부와; 스크러빙 세정으로 기판에 붙어있는 입자를 제거하기 위하여 폴리싱된 기판을 세정하고, 에칭액을 공급함으로써 기판으로부터 금속이온을 제거하는 세정부로 이루어진다.
이차 폴리싱에서는, 순수가 폴리싱액으로서 사용되고, 기판은 폴리싱압력 및/또는 폴리싱비율(polishing rate)이 일차 폴리싱의 그것보다 더 작도록 하는 방식으로 일차 폴리싱보다 낮은 폴리싱효율로 폴리싱된다. 따라서, 일차 폴리싱에서 기판의 폴리싱된 표면상에 형성된 미소흠집은 제거되거나 줄어들고, 폴리싱된 표면상의 부유입자 및 연마입자는 제거된다.
예를 들면, 규산물질을 함유하는 연마액을 사용하는 경우에, 이차 폴리싱에서, 기판상의 입자는 최종 폴리싱조건하에서 기판을 폴리싱함으로써 효과적으로 제거된다. 따라서, 그위에 미소량의 입자를 가지는 기판은 세정부로 운반되므로, 종래의 방법과 달리 알칼리에 의한 입자를 제거하기 위한 공정은 생략될 수 있다. 세정부에서는, 산을 이용하는 일종의 화학적 세정인 기판표면에칭이 행해진 후, 기판은 세정 및 건조공정에 의해 세정되고 건조된다. 이러한 방식으로, 두개의 세정유닛과 두개의 공정에 의해, 기판의 세정 및 건조가 행해질 수 있으므로, 종래의 장치 및 방법에 비해, 공정시간이 짧아지고 장치 또는 유닛의 수는 줄일 수 있다. 또한, 기판을 운반하는 횟수도 줄어들므로, 공정내 부담을 줄일 수 있으며 기판의 오염가능성도 줄일 수 있다.
최종 폴리싱은 분당 5Å(옹스트롬) 또는 그 이하의 폴리싱 비율로 행해지는 것이 바람직하다. 세정액 또는 에칭액은 기판의 전후면에 공급되어져도 된다. 건조공정은 세정유닛과 다른 건조유닛 또는 동일한 세정유닛에 의해 행해져도 된다. 건조공정이 동일한 세정유닛에 의해 행해진다면, 깨끗한 공기내에서 건조공정을 행하는 것이 바람직하다. 세정액으로서, 이온수, 오존수(ozone water), 수소수(hydrogen water)를 포함하는 고성능수가 사용되어도 된다.
바람직한 실시예로서, 일차 폴리싱 및 이차 폴리싱은 동일한 폴리싱유닛내에서 행해진다. 이러한 구성은 폴리싱장치가 단순화 되도록 해주며 설치공간을 줄일 수 있게 해준다.
바람직한 실시예로서, 폴리싱부는 일차 폴리싱과 이차 폴리싱을 각각 행하는 적어도 두개의 폴리싱유닛으로 이루어진다. 이러한 구성은 공정이 단순화 되도록 해주며 기판의 처리능력을 향상시키는데 기여한다.
바람직한 실시예로서, 폴리싱부는 일차 폴리싱공정과 이차 폴리싱공정을 위한 적어도 두개의 폴리싱유닛으로 이루어지고, 세정부는 서로 다른 세정공정을 행하기 위한 적어도 두개의 세정유닛으로 이루어진다. 이러한 구성은 2단계 또는 3단계 세정을 가능케 해주며, 복수의 세정공정은 단일장치에 의해 행해질 수 있게된다.
예를 들면, 알루미나 물질을 함유하는 연마액을 사용하는 경우에, 이차 폴리싱공정에서 입자의 제거가 충분히 행해질 수 없게 된다. 이차 폴리싱후에 에칭공정을 행하는데 있어서, 알칼리로 스크러빙 세정이 에칭공정에 앞서 행해져서 충분히 입자를 제거한다. 이 경우, 3단계 세정이 행해져야 한다.
본 발명에 따른 폴리싱장치에 따르면, 2단계 세정 및 3단계 세정은 선택적으로 행해질 수 있다. 만약 연마액과 연마포가 폴리싱유닛내에서 교체된다면, 규산물질을 함유하는 연마액을 사용하는 공정과 알루미나 물질을 함유하는 연마액을 사용하는 공정 모두에 적절한 최적의 장치가 구성될 수도 있다. 또한, 알루미나 물질을 함유하는 연마액을 사용하는 폴리싱기술과 폴리싱후의 세정기술의 발달로 인하여 스크러빙 공정이 불필요해지더라도, 본 발명은 최적의 구조를 제공한다.
본 발명의 다른 형태에 따르면, 기판을 폴리싱하고 세정하는 폴리싱 방법이 또한 제공되며, 상기 방법은 : 폴리싱 표면에 대해 기판을 가압함으로써 일차적으로 기판을 폴리싱하는 것과; 상기 일차 폴리싱보다 더 낮은 폴리싱비율로 이차적으로 폴리싱하는 것과; 스크러빙 세정으로 기판에 붙어있는 입자를 제거하기 위하여 폴리싱된 기판을 세정하고, 에칭액을 기판에 공급함으로써 기판으로부터 금속이온을 제거하는 것과; 그것으로부터 금속이온을 제거한 후 기판을 건조하는 것으로 이루어진다.
바람직한 실시예로서, 에칭액은 불화수소산(hydrofluoric acid)을 함유하는 산성 수용액으로 이루어진다.
본 발명의 다른 형태에 따르면, 폴리싱된 기판을 세정하는 세정장치는: 동일한 세정기능을 가지고, 폴리싱된 기판을 일차적으로 각각 세정하는 적어도 두개의 일차 세정유닛과; 일차 세정유닛에 의해 세정된 기판을 이차적으로 세정하는 하나의 공통 2차 세정유닛으로 이루어진다.
전술한 구성을 통하여, 기판의 일차세정은 일차 세정유닛내에서 동시에 또는 일정시간지연을 가지고 병행되어 행해지고, 일차적으로 세정된 기판의 이차세정은 공통 2차 세정유닛내에서 행해진다. 이러한 구성은 일차세정이 이차세정보다 긴 시간을 요하는 경우에 바람직하다.
본 발명의 또 다른 형태에 따르면, 폴리싱된 기판을 세정하는 세정장치는: 폴리싱된 기판을 세정하는 적어도 3개의 세정유닛과; 적어도 2개의 세정유닛사이에서 기판을 이송하는 이송로봇으로 이루어지며, 기판은 적어도 3개의 세정유닛으로부터 선택된 임의의 2개 또는 3개의 세정유닛에 의해 행해지는 선택적인 세정공정 에 의해 세정된다.
이러한 구성을 통하여, 임의의 2개 또는 3개의 세정유닛은 적어도 3개의 세정유닛으로부터 선택되어져 기판의 선택적인 세정공정을 행한다. 선택적인 세정공정은 기판의 2단계 세정 또는 기판의 3단계 세정을 포함한다.
본 발명의 또 다른 형태에 따르면, 기판을 폴리싱하고 세정하는 폴리싱장치는: 기판을 폴리싱하는 복수의 폴리싱유닛과; 폴리싱된 기판을 세정하는 복수의 세정유닛으로 이루어지며, 기판은 각각 폴리싱유닛들로부터 선택된 적어도 하나의 폴리싱유닛과 세정유닛들로부터 선택된 적어도 하나의 세정유닛을 포함하는 복수의 폴리싱-세정 경로를 통하여 서로다른 공정에 의해 공정처리되어진다.
이러한 구성을 통하여, 복수의 폴리싱유닛으로부터 선택된 적어도 하나의 폴리싱유닛과 복수의 세정유닛으로부터 선택된 적어도 하나의 세정유닛은 서로 조합되어져 폴리싱-세정 경로를 구성할 수 있으며, 폴리싱-세정 경로의 수는 폴리싱유닛과 세정유닛의 수를 적절히 설정함으로써 자유롭게 선택될 수 있으므로, 복수의 다른 공정이 선택적으로 기판에 행해질 수 있다.
본 발명의 상기 및 다른 목적, 특징, 및 이점은 예시적 목적으로 본 발명의 바람직한 실시예를 나타낸 첨부한 도면을 참조한 다음의 설명으로부터 명확히 알 수 있다.
본 발명에 따른 폴리싱장치를 도면을 참조하여 이하 설명한다.
도 1 내지 도 5는 본 발명의 제 1실시예에 따른 폴리싱장치를 나타낸다. 도 1에 도시된 바와 같이, 폴리싱장치는 하나의 폴리싱유닛을 가진 폴리싱부(10)와, 2 개의 이송로봇(24a, 24b)과 2개의 세정유닛(26a, 26b)을 가지는 세정부(26)로 이루어진다. 폴리싱부(10)와 이송로봇(24a, 24b)은 종래의 것과 동일한 구조를 가진다. 턴테이블(12)상의 연마포(11)는 폴리싱 표면을 구성한다. 폴리싱부(10)와 세정유닛(26a, 26b)은 각각 격벽에 의해 나뉘어져 있으며, 각각의 공기가 혼합되는 것을 방지하기 위해 독립적으로 배기된다.
도 3a 및 도 3b에 도시된 바와 같이, 세정부(26)내의 일차 세정유닛(26a)은, 반도체기판(W)의 외주단부를 지지하고 반도체기판(W)을 수평면으로 상대적으로 낮은 회전속도로 회전시키기 위해 원을 따라 공간간격을 두고 배치된 6개의 수직 스핀들(30)과, 스폰지, PVA등으로 만들어지고 반도체기판(W)의 위아래에 수평하게 직경정도로 연장하고 있는 한 쌍의 롤러형 세정부재(40)로 이루어진다. 수직 스핀들(30)은 반도체기판(W)쪽으로 또는 반도체기판(W)으로부터 멀어지도록 수평하게 이동가능하다. 세정부재(40)는 반도체기판(W)과 접촉 또는 비접촉할 수 있다. 일차 세정유닛(26a)은 롤(roll) 저속회전형 세정유닛이다. 일차 세정유닛(26a)내에는, 반도체기판(W)의 상하면에 에칭액(etching liquid)과 순수(pure water)를 공급하기 위한 노즐(50a, 50b, 50c, 50d)이 제공된다.
도 5a 및 5b에 도시된 바와 같이, 이차 세정유닛(26b)은 반도체기판(W)을 1,500 내지 5,000rpm의 고속회전속도로 회전시키기 위한 회전테이블(36)과, 초음파진동이 인가된 세정액을 반도체기판(W)의 상부면에 공급하기 위한 노즐(42)를 가지는 회전아암(44)으로 이루어진다. 이차 세정유닛(26b)은 초음파(megasonic) 고속회전형 세정유닛이다. 이차 세정유닛(26b)은 공정성능을 향상하고 택트타임(tact time)을 줄이기 위하여, 반도체기판(W)의 표면에 불활성가스를 공급하기 위한 노즐(46) 또는 반도체기판(W)의 건조를 가속시키기 위한 히터(heater)를 포함하기도 한다. 또한, 이차 세정유닛(26b)은 반도체기판(W)의 하부면에 세정액을 공급하기 위한 노즐을 포함하기도 한다. 이 실시예에서는, 비록 초음파진동 발생기구(비도시됨)에 의해 초음파진동이 인가된 세정액을 노즐(42)로부터 반도체기판(W)에 공급함으로써 비접촉형 세정이 행해지지만, 접촉형 세정을 행하기 위하여 스폰지등으로 만들어진 연필형 세정부재가 노즐(42)과 대체되거나 또는 노즐(42)과는 별개로 더해질 수도 있다.
다음, 상기 구조를 가진 폴리싱장치의 동작을 도 2를 참조하여 설명한다.
반도체기판(W)은 화살표 ①,②,③으로 도시된 바와 같이 이송로봇(24a, 24b)에 의해 로딩 및 언로딩부(22)로부터 반전기구(28)와 이송기구(38)를 거쳐 폴리싱부(10)로 운반된다. 폴리싱부(10)에서, 반도체기판(W)은 탑링(13)의 하부면에 의해 고정되고 턴테이블(12)상의 연마포(11)에 대해 가압된다. 이 때, 일반적인 연마액이 반도체기판(W)을 폴리싱하기 위해 사용된다. 이 폴리싱공정을 "일반폴리싱" 또는 "메인폴리싱" 이라 부른다. 그 다음, 폴리싱부(10)에서 워터폴리싱공정(water polishing process)이 행해진다. 이 워터폴리싱공정에서는 순수가 연마액으로서 사용되고, 반도체기판은 일반폴리싱의 폴리싱압력 및/또는 폴리싱비율보다 더 작은 폴리싱압력 및/또는 폴리싱비율로 폴리싱된다. 반도체기판상의 SiO2층을 폴리싱하는 경우, 워터폴리싱공정에서 폴리싱비율은 분당 100Å(옹스트롬) 또는 그이하가 바람직하며, 반도체기판(W)의 폴리싱된 표면상에 일반폴리싱에서 형성된 미소흠집은 제거되거나 줄어들고, 폴리싱된 표면상에 남아있는 부유입자 및 연마입자는 제거된다. 따라서, 워터폴리싱공정은 소위 "마무리폴리싱공정" 이라 불린다. 이 마무리폴리싱공정은 워터폴리싱공정 대신 일반폴리싱공정 또는 화학폴리싱공정 또는 일반폴리싱공정과 워터폴리싱공정사이에서 행해지는 공정에서 사용된 연마입자보다 더 작은 연마입자을 함유하는 연마액을 사용하여 행해질 수도 있다. 그러나, 비록 이 실시예에서는 마무리폴리싱공정이 일반폴리싱공정과 동일한 턴테이블상에서 행해졌으나, 이 마무리폴리싱은 별개의 턴테이블에서 행해질 수도 있다.
일반폴리싱공정 직후 연마포(11)상에는 연마입자를 함유하는 연마액이 남아 있기 때문에, 그로부터 연마액을 제거하기 위해 일정량의 순수를 연마포(11)에 공급할 필요가 있다. 이 경우, 많은 양의 순수가 연마액을 희석화하기 위해 빠르게 연마포(11)에 공급된다면, 반도체기판과 연마포(11)의 폴리싱된 표면상에 남아 있는 연마액의 pH는 빠르게 변화되어 연마입자들이 pH충격으로 인해 뭉치게 된다. 따라서, 먼저 적은 양의 순수를 공급하고, 순수의 공급량을 점점 증가시키는 것이 바람직하다. 한편, 본 발명에서, 반도체기판의 폴리싱된 표면상에 뭉친 입자는 이하 설명된 마무리폴리싱공정에서 제거되므로, 심각한 문제를 야기하지는 않는다.
일반폴리싱 및 워터폴리싱이 폴리싱부(10)내에서 반도체기판(W)에 인가된 후에, 반도체기판(W)상에 붙어있는 입자들은 대개 제거되어 반도체기판(W)의 청결도는 향상된다. 그 다음, 반도체기판(W)은 화살표 ④,⑤로 도시된 바와 같이 이송기구(38)를 거쳐 이송로봇(24a)에 의해 일차 세정유닛(26a)으로 운반된다. 도 3a에 도시된 바와 같이, 일차 세정유닛(26a)내에서, 반도체기판(W)은 스핀들(30)에 의해 고정된다. 반도체기판(W)은 스핀들(30)에 의해 수십 rpm 내지 300 rpm의 저속회전으로 회전되어진다. 도 3b 및 도 4a에 도시된 바와 같이, 일차 세정유닛(26a)내에서, 노즐로부터 반도체기판(W)의 표면으로 순수를 공급하면서 세정부재(40)를 자체축선주위로 회전시킴으로써 반도체기판(W)의 상하면을 스크러빙 세정이 행해진다.
다음, 도 4b에 도시된 바와 같이, 세정부재(40)가 반도체기판(W)으로부터 멀어진 후에, 필요하다면 반도체기판(W)의 회전속도를 변화시키면서 에칭액을 노즐로부터 반도체기판(W)의 상하면에 공급한다. 따라서, 반도체기판(W)상에 남아있는 금속이온은 반도체기판(W)의 표면의 에칭(화학세정)에 의해 제거된다. 그 다음에, 도 4c에 도시된 바와 같이, 필요하다면 반도체기판(W)의 회전속도를 변화시키면서 순수를 순수노즐로부터 공급하여 에칭액을 순수로 대치함으로써, 에칭액은 제거된다. 에칭액을 순수로 완전히 교체한 후에, 도 2의 화살표 ⑥,⑦로 도시된 바와 같이, 이송로봇(24a, 24b)에 의해 반도체기판(W)은 반전기구(28)로 운반되어, 폴리싱된 표면이 위를 향하도록 반전된 후, 이차 세정유닛(26b)으로 운반된다. 도 5a 및 도 5b에 도시된 바와 같이, 이차 세정유닛(26b)에서, 반도체기판(W)은 100 내지 500 rpm의 저속으로 회전되면서, 공급된 순수가 반도체기판(W)의 중심을 지나도록 초음파 진동이 인가된 순수가 회전아암(44)의 전단부에 제공된 노즐(42)로부터 반도체기판(W)의 상면으로 공급되어지면서, 회전아암(44)은 반도체기판(W)의 전체 표면위로 회전되어, 반도체기판(W)으로부터 입자를 제거한다. 그 다음, 순수의 공급을 중단하고, 회전아암(44)은 대기위치로 이동되고, 필요하다면 불활성가스를 공급하면서 반도체기판(W)을 건조시키기 위해 반도체기판(W)을 150 내지 5,000 rpm의 고속으로 회전시킨다. 건조된 반도체기판(W)은 도 2의 화살표 ⑧에 도시된 바와 같이 로딩 및 언로딩부(22)에 배치된 웨이퍼 카세트(cassette)(22a 또는 22b)로 복귀된다.
상기 폴리싱공정 및 세정공정에서, 세정부(26)내의 세정유닛의 수는 3개에서 2개로 줄어들었고, 반도체기판(W)을 운반하는 횟수 또한 도 11의 9번에서 도 2의 8번으로 줄어들었다. 따라서, 전체 공정시간은 크게 짧아진다. 또한, 반도체기판(W)의 운반경로가 단순화되기 때문에, 이송로봇(24a, 24b)의 상호 간섭가능성은 줄어들고, 이송로봇(24a, 24b)의 제어가 용이해진다.
세정유닛(26a, 26b)의 구조는 전술한 구조로 제한되지 않으며, 예를 들면, 세정부재(40)는 브러쉬 또는 펠트(felt) 같은 섬유로 이루어질 수도 있고, 세정액은 공동(cavitation)이 인가되거나 또는 미세한 얼음입자가 인가된 세정액일 수도 있다. 세정유닛(26a, 26b)의 수는 각각의 세정유닛내의 택트타임(tact time)을 고려하여 최적 갯수로 설정된다.
도 6은 본 발명의 제 2실시예에 따른 폴리싱장치을 나타낸다. 도 6에 도시된 바와 같이, 도 1에 도시된 폴리싱유닛과 동일한 구조를 가지는 2개의 폴리싱유닛(10a, 10b)이 폴리싱부(10)에 제공되며, 레일을 따라 이동하는 하나의 이송로봇(24a)이 제공된다. 2개의 폴리싱유닛(10a, 10b)은 이송로봇(24a)의 이동경로에 대해 대칭되게 배치되어 있다. 세정부(26)에는, 동일한 세정기능과 서로 동일한 구조를 가진 일차 세정유닛(26a1, 26a2)이 각각의 폴리싱유닛(10a, 10b)에 상응하도록 제공되어 있으며, 하나의 이차 세정유닛(26b)이 제공된다. 도 6에 도시된 폴리싱장치의 다른 구조는 도 1에 도시된 폴리싱장치의 구조와 거의 동일하다.
이 실시예에 따르면, 반도체기판(W)들이 폴리싱유닛(10a, 10b)에 의해 병행으로 폴리싱되는 병행공정(parallel processing)과 반도체기판(W)이 폴리싱유닛(10a, 10b)에 의해 연속으로 폴리싱되는 일련공정(serial processing)이 행해질 수 있다.
병행공정에서, 일반폴리싱과 워터폴리싱은 일정한 시간지연을 두고 폴리싱유닛(10a, 10b)에서 각각 행해져서 이송로봇(24a)에 의해 반도체기판(W)를 효율적으로 이송한다. 도 1의 폴리싱장치에서 이송로봇과 세정부의 동작효율은 높지 않지만, 도 6의 폴리싱장치에서는 2개의 폴리싱유닛(10a, 10b)이 제공되기 때문에 이송로봇(24a)와 세정부(26)의 동작효율은 높다. 따라서, 전체 폴리싱장치에 의해 차지되는 면적의 단위면적당 처리능력은 향상될 수 있다. 또한, 일차 세정유닛(26a1, 26a2)은 폴리싱유닛(10a, 10b)의 각각에 상응하도록 제공되기 때문에, 세정부(26)에서의 동작지연은 방지될 수 있다.
일련공정에서, 반도체기판(W)의 일반폴리싱은 폴리싱유닛(10a)에서 행해지고, 폴리싱된 반도체기판(W)은 워터폴리싱이 행해지는 폴리싱유닛(10b)으로 이송된다. 만약 반도체기판의 오염문제가 발생하지 않는다면, 반도체기판(W)의 일반폴리 싱은 폴리싱유닛(10a)에서 행해진 후, 폴리싱된 반도체기판(W)은 이송로봇(24a)에 의해 폴리싱유닛(10b)으로 이송된다. 만약 반도체기판의 오염문제가 발생한다면, 반도체기판(W)의 일반폴리싱은 폴리싱유닛(10a)에서 행해진 후, 폴리싱된 반도체기판(W)은 이송로봇(24a)에 의해 일차 세정유닛(26a1)으로 이송되어 세정된다. 다음에, 세정된 반도체기판(W)은 폴리싱유닛(10b)으로 이송되어, 반도체기판(W)의 마무리폴리싱이 행해진다. 또한, 일차 세정유닛(26a1)에서, 반도체기판(W)은 폴리싱유닛(10a)에서 사용된 슬러리(slurry)(연마액)에 적당한 화학제를 사용하여 세정될 수도 있다.
이 2실시예에서, 2개의 일차 세정유닛(26a1, 26a2)과 하나의 이차 세정유닛(26b)이 제공된다. 이것은 이차 세정공정보다 일차 세정공정이 많은 시간이 소요되기 때문이다. 따라서, 2개의 일차 세정유닛(26a1, 26a2)은 폴리싱유닛(10a, 10b) 각각의 효율을 향상시키기 위해 제공되는 한편, 일차 세정공정보다 짧은 공정시간을 필요로 하는 이차 세정유닛(26b)은 일차 세정유닛(26a1, 26a2) 양쪽 모두에서 세정된 기판에 대해 공통으로 사용된다.
도 1의 폴리싱장치 또는 상기한 병행공정에서, 일반폴리싱과 워터폴리싱은 동일한 턴테이블(12)상에서 행해지므로, 턴테이블(12)에 부착된 연마포(11)상의 연마액과 순수는 매번 교체되며, 따라서, 공정시간의 손실이 발생하고 연마액 또는 순수의 소모량이 증가된다. 그러나, 일련공정에서는, 일반폴리싱과 워터폴리싱이 턴테이블(12a, 12b)상에서 각각 행해지므로, 상기한 문제점을 막을 수 있다.
도 7은 본 발명의 제 3실시예에 따른 폴리싱장치를 나타낸다.
도 7의 폴리싱장치에서, 폴리싱부(10)는 도 1의 폴리싱유닛과 동일한 구조를 가지는 2개의 폴리싱유닛(10a, 10b)을 가진다. 폴리싱유닛(10a, 10b)은 도 6의 폴리싱장치에서와 같은 방식으로 대칭적으로 배치되어 있다. 세정부(26)에서는, 동일한 구조를 가지는 일차 세정유닛(26a1, 26a2), 동일한 구조를 가지는 이차 세정유닛(26b1, 26b2) 및 반전기구(28a1, 28a2)가 각각의 폴리싱유닛(10a, 10b)과 상응하도록 대칭적으로 배치되어 있다. 이 실시예의 폴리싱장치에서도 또한, 병행공정과 일련공정이 행해질 수 있다. 병행공정에서는, 폴리싱유닛(10a)에 의해 행해지는 폴리싱공정과 일차 세정유닛(26a1)에 의해 행해지는 일차 세정공정과 이차 세정유닛(26b1)에 의해 행해지는 이차 세정공정이 연속적으로 행해지는 제 1기판 공정라인(A)과, 폴리싱유닛(10b)에 의해 행해지는 폴리싱공정과 일차 세정유닛(26a2)에 의해 행해지는 일차 세정공정과 이차 세정유닛(26b2)에 의해 행해지는 이차 세정공정이 연속적으로 행해지는 제 2기판 공정라인(B)이 구성될 수 있다. 따라서, 병행공정은 반도체기판(W)의 2개의 이송라인이 상호 교차함이 없이 독립적으로 행해질 수 있다.
이 실시예에 따르면, 전술한 병행공정에 부가하여, 2개의 병행공정이 행해질 수 있다. 제 1병행공정에서는, 웨이퍼 카세트로부터 꺼내여진 반도체기판(W)은 번갈아서 각각의 폴리싱유닛(10a, 10b)에 이송된다. 이 병행공정으로 하나의 웨이퍼 카세트의 공정시간을 반으로 줄일 수 있다. 제 2병행공정에서는, 웨이퍼 카세트(22a)는 제 1기판 공정라인(A)에 독점적으로 할당되고, 다른 웨이퍼 카세트(22b)는 제 2기판 공정라인(B)에 독점적으로 할당된다. 이 경우, 폴리싱될 반도체기판(W)은 동일한 것일 수도 있고 서로 다른 것일 수도 있다. 또한, 4개의 웨이퍼 카세트가 로딩 및 언로딩부(22)에 배치되어 반도체기판의 연속공정을 행할 수도 있다.
제 1기판 공정라인(A)과 제 2기판 공정라인(B)을 병행하여 사용하여 병행공정이 행해지는 경우에, 제 1기판 공정라인(A)과 제 2기판 공정라인(B)은 그들자체의 공정유닛 또는 공정디바이스를 가질수 있으므로, 두 종류의 서로다른 공정이 폴리싱장치내에서 병행되어 행해질 수 있다. 또한, 초음파 진동을 사용하는 세정디바이스를 이차 세정유닛(26b1)내에 포함시키고 공동을 사용하는 세정디바이스를 이차 세정유닛(26b2)내에 포함시키는 것을 생각할 수 있다. 이러한 구조는 본 폴리싱장치가 도 1에 도시된 폴리싱장치 2개에 의해 행해지는 다양한 기능을 행할 수 있게 해준다.
또한, 일차 세정유닛(26a1, 26a2) 및 이차 세정유닛(26b1, 26b2)을 포함하는 세정유닛 각각은 모듈화 되어져서, 폴리싱장치로부터 분리될 수도 있고, 교체될 수도 있다. 이러한 구조에 따르면, 폴리싱장치가 설치된 후라도, 폴리싱장치는 여러가지 요구되는 공정에 부응할 수 있다. 또한, 세정유닛의 고장의 경우 또는, 세정 유닛을 보수하는 경우에, 폴리싱장치의 다운타임(down time)을 줄일 수 있어 작동율을 높일 수 있다.
도 8은 본 발명의 제 4실시예에 따른 폴리싱장치를 나타낸다. 도 7의 폴리싱장치에서와 같이, 폴리싱부(10)는 도 1의 폴리싱유닛과 동일한 구조를 가지는 2개의 폴리싱유닛(10a, 10b)을 가지며, 폴리싱유닛(10a, 10b)은 대칭적으로 배치되어 있다. 세정부(26)에는, 상호 동일한 세정기능과 동일한 구조를 가지는 일차 세정유닛(26a1, 26a2), 이차 세정유닛(26b) 및 삼차 세정유닛(26c)이 제공되어진다. 또한, 반전기구(28a1, 28a2)가 각각의 폴리싱유닛(10a, 10b)과 상응하도록 대칭적으로 제공되어 있다.
이차 세정유닛(26b)은, 초음파 진동이 인가된 세정액을 반도체기판(W)에 공급하는 노즐(42)과, 반도체기판(W)과 접촉시킴으로써 반도체기판(W)을 닦아내는 연필형 스폰지와 같은 세정부재로 이루어진다. 즉, 이차 세정유닛(26b)은 건조기능을 가진 연필형 초음파 및 기계적 척(chuck)형 세정유닛이다. 건조기능을 가지는 삼차 세정유닛(26c)은 연필형 스폰지같은 세정부재로 이루어지고, 연필형 기계적 척형 세정유닛이다.
이 실시예에 따르면, 2단계 세정에 부가하여, 3단계 세정이 행해질 수 있으므로, 복수의 세정방법이 단일 폴리싱장치내에서 행해질 수 있다. 상세히 설명하면, 폴리싱유닛(10a)내에서 폴리싱된 반도체기판(W)에 대하여, 일차 세정유닛(26a1)에 의해 행해지는 일차 세정공정과, 삼차 세정유닛(26c)에 의해 행해지는 이차 세 정공정과, 회전-건조공정이 연속적으로 행해지는 2단계 세정과; 일차 세정유닛(26a1)에 의해 행해지는 일차 세정공정과, 이차 세정유닛(26b)에 의해 행해지는 이차 세정공정과, 삼차 세정유닛(26c)에 의해 행해지는 삼차 세정공정과, 회전-건조공정이 연속적으로 행해지는 3단계 세정이 행해질 수 있다. 한편, 폴리싱유닛(10b)내에서 폴리싱된 반도체기판(W)에 대하여, 일차 세정유닛(26a2)에 의해 행해지는 일차 세정공정과, 이차 세정유닛(26b) 또는 삼차 세정유닛(26c)에 의해 행해지는 이차 세정공정과, 회전-건조공정이 연속적으로 행해지는 2단계 세정과; 일차 세정유닛(26a2)에 의해 행해지는 일차 세정공정과, 이차 세정유닛(26b)에 의해 행해지는 이차 세정공정과, 삼차 세정유닛(26c)에 의해 행해지는 삼차 세정공정과, 회전-건조공정이 연속적으로 행해지는 3단계 세정이 행해질 수 있다.
또한, 다음의 ① 내지 ⑤의 폴리싱공정이 행해질 수 있다. 즉, 하나의 반도체기판은 다음의 경로에 의해 공정처리된다.
① 일차 세정유닛(26a1) 또는 일차 세정유닛(26a2)(현재 사용되지 않는 어느 하나가 사용됨) → 이차 세정유닛(26b) → 삼차 세정유닛(26c)(3단계 세정)
② 일차 세정유닛(26a1) → 삼차 세정유닛(26c) → 일차 세정유닛(26a2) → 이차 세정유닛(26b)
③ 일차 세정유닛(26a1) → 일차 세정유닛(26a2) → 이차 세정유닛(26b) → 삼차 세정유닛(26c)
④ 2단계 폴리싱(예를 들면, 폴리싱유닛(10a) → 폴리싱유닛(10b)) → 일차 세정유닛(26a1) → 삼차 세정유닛(26c) 또는 일차 세정유닛(26a2) → 이차 세정유닛(26b)( 이 경우, 높은 처리능력이 얻어지는 세정경로가 선택된다)
⑤ 폴리싱유닛(10a)내에서 일차폴리싱 → 일차 세정유닛(26a1) → 폴리싱유닛(10b)내에서 이차폴리싱 → 일차 세정유닛(26a2) → 이차 세정유닛(26b) → 삼차 세정유닛(26c)(3단계 세정)
전술한 바와 같이, 반도체기판의 종류, 폴리싱시간, 세정시간등에 따라, 세정공정은 반도체기판의 폴리싱된 표면의 최적특성과 높은 처리능력을 달성하도록 선택될 수 있다.
이 실시예에 따르면, 서로 다른 3종류의 세정공정을 행하는 4개의 세정유닛이 사용되어 2단계 세정 또는 3단계 세정을 행한다. 그러나, 서로 다른 4종류의 세정공정을 행하는 4개의 세정유닛 또는 그 이상의 세정유닛이 4단계 세정을 행하도록 사용될 수도 있다. 이 경우들에 있어서, 서로 다른 세정공정을 행하는 복수의 세정유닛은 모듈화 되기도 하고, 폴리싱장치로부터 분리되기도 하며, 교체가능하여 다양한 공정에 부응할 수 있다.
도 9는 본 발명의 제 5실시예에 따른 폴리싱장치를 나타낸다. 폴리싱부(10)에는, 일반폴리싱을 행하는 폴리싱유닛(10a)에 부가하여, 워터폴리싱을 행하는 작은 크기의 마무리폴리싱유닛(10c)이 제공된다. 마무리폴리싱유닛(10c)은 폴리싱될 반도체기판(W)보다 약간 큰 직경의 마무리폴리싱테이블(12c)을 가진다. 마무리폴 리싱테이블(12c)은 그자신의 축선주위로 회전하지는 않고, 수평면에서 순환병진운동을 행한다. 이 순환병진운동은 "궤도운동" 또는 "스크롤운동(scroll motion)"이라 불린다. 이 순환병진운동은 모터의 구동축의 상단에 편심되게 제공된 구동단부가 베어링을 통해 마무리폴리싱테이블의 하부면내에 형성된 함몰부내에 수용되어지고 그자신의 축선주위로의 마무리폴리싱테이블의 회전은 기계적으로 제한되는 구조에 의해 이루어진다. 또한, 워터폴리싱시간은 일반폴리싱시간보다 짧기 때문에, 도 9에 도시된 폴리싱유닛에 부가하여, 제 2 일반 폴리싱을 행하는 폴리싱유닛을 제공하여 더 높은 처리능력을 달성할 수도 있다.
마무리폴리싱테이블(12c)에는, 일반연마포보다 더 부드러운 재료가 사용되는 것이 바람직하다. 상업적으로 이용가능한 연마포의 예로서는 폴리에스터, 폴리텍스로 만들어진 부직포 천, Rodel Product Corporation에서 생산하는 Suba 800, IC-1000, Fujimi Inc에서 생산하는 Surfin xxx-5, Surfin 000 이다. 상표명 Suba 800, Surfin xxx-5, Surfin 000으로 판매되는 연마포는 우레탄수지가 함께 혼합된 섬유로 만들어진 부직포 천으로 만들어지고, 상표명 IC-1000으로 판매되는 연마포는 폴리우레탄으로 만들어진다.
상업적으로 이용가능한 닦아내는 천으로서는 Toroy Industries, Inc가 판매하는 (상표명) Miracle Series와, Kanebo, Ltd가 판매하는 (상표명) Minimax 이다. 이 닦아내는 천은 1 내지 2 ㎛의 직경을 가지고 15,500 내지 31,000/㎠ (in2 당 100,000 내지 200,000)의 고밀도방식의 수많은 섬유를 가지며, 닦아져야 할 물체와 접촉하는 많은 수의 접촉점을 가지므로, 미세한 입자를 닦아내는 데 탁월한 능력을 가진다. 닦아내는 천은 얇은 천이므로, 닦아내는 천은 마무리폴리싱동안에 반도체기판을 상하게 하지 않도록 스폰지 또는 고무등과 같은 쿠션부재를 통해 폴리싱테이블에 부착되는 것이 바람직하다.
폴리싱테이블(12c)내의 워터폴리싱공정의 조건으로서는, 폴리싱압력은 0-200 g/㎠ 이며, 폴리싱테이블과 반도체기판사이의 상대속도는 0.07-0.6 m/sec 이며, 공정시간은 10-120 초이다.
이 실시예에 따르면, 폴리싱장치는 도 1의 폴리싱장치보다 더 높은 처리능력을 제공하며, 도 6의 폴리싱장치의 설치면적보다 더 작은 면적을 차지한다. 또한, 워터폴리싱을 전용으로 행하는 마무리폴리싱유닛(10c)이 제공되기 때문에, 폴리싱장치는 반도체기판의 폴리싱된 표면상에 흠집이나 입자를 거의 가지지 않는 뛰어난 마무리공정능력을 가진다. 마무리폴리싱테이블(12c)에 부착되는 마무리폴리싱(워터폴리싱)을 위한 천은 도 6의 일련공정에서 워터폴리싱에 사용되는 폴리싱유닛(10b)에도 적용될 수 있다.
반도체기판(W)상의 SiO2 층을 폴리싱하는 방법 및 장치를 상기 실시예에서 설명하였지만, 본 발명은 이러한 실시예에만 한정되는 것은 아니다. 예를 들면, Cu 층과 같은 금속층을 폴리싱할 때, 희석된 불화수소산 또는 염산을 함유하는 산성수용액이 일차 세정유닛에서 에칭액으로서 사용되어도 된다.
상기한 설명으로부터 명백히 알 수 있듯이, 본 발명에 따르면, 반도체기판(W)은 2개의 세정유닛에 의해 세정되고 건조되기 때문에, 종래의 장치에 비하여 공정시간은 단축될 수 있고, 폴리싱장치의 단가도 줄일 수 있다. 또한, 반도체기판을 운반하는 횟수는 줄어들기 때문에, 공정은 단순화되고 반도체기판의 오염가능성은 줄어든다. 따라서, 공정시간은 단축되고 작은 크기의 장치에 의해 고청결도의 반도체기판이 얻어질 수 있다.
비록 본 발명의 특정 바람직한 실시예를 상세히 도시하고 설명하였지만, 첨부된 청구항의 범위를 벗어나지 않으면서 많은 변화와 수정이 가능하다는 것을 알 수 있다.

Claims (14)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 폴리싱된 기판을 세정하는 세정장치(26)에 있어서,
    동일한 세정기능을 가지고, 폴리싱된 기판을 일차적으로 각각 세정하는 2개 이상의 일차 세정유닛(26a1, 26a2)과;
    상기 일차 세정유닛(26a1, 26a2)에 의해 세정된 상기 기판을 이차적으로 세정하기 위한, 공통의 이차 세정유닛(26b)으로 이루어지는 것을 특징으로 하는 폴리싱된 기판을 세정하는 세정장치.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1019990048761A 1998-11-06 1999-11-05 세정장치 KR100632412B1 (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP31652298 1998-11-06
JP11-138705 1999-05-19
JP13870599 1999-05-19
JP10-316522 1999-05-19
JP11-236776 1999-08-24
JP23677699A JP3979750B2 (ja) 1998-11-06 1999-08-24 基板の研磨装置

Publications (2)

Publication Number Publication Date
KR20000035257A KR20000035257A (ko) 2000-06-26
KR100632412B1 true KR100632412B1 (ko) 2006-10-09

Family

ID=27317724

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990048761A KR100632412B1 (ko) 1998-11-06 1999-11-05 세정장치

Country Status (6)

Country Link
US (3) US6494985B1 (ko)
EP (2) EP0999012B1 (ko)
JP (1) JP3979750B2 (ko)
KR (1) KR100632412B1 (ko)
DE (1) DE69927111T2 (ko)
TW (1) TW445537B (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3979750B2 (ja) * 1998-11-06 2007-09-19 株式会社荏原製作所 基板の研磨装置
US6526995B1 (en) * 1999-06-29 2003-03-04 Intersil Americas Inc. Brushless multipass silicon wafer cleaning process for post chemical mechanical polishing using immersion
JP4484339B2 (ja) 1999-08-14 2010-06-16 アプライド マテリアルズ インコーポレイテッド スクラバにおける背面エッチング
JP2001326201A (ja) * 2000-05-16 2001-11-22 Ebara Corp ポリッシング装置
US20020023715A1 (en) * 2000-05-26 2002-02-28 Norio Kimura Substrate polishing apparatus and substrate polishing mehod
US6953392B2 (en) * 2001-01-05 2005-10-11 Asm Nutool, Inc. Integrated system for processing semiconductor wafers
US7172497B2 (en) 2001-01-05 2007-02-06 Asm Nutool, Inc. Fabrication of semiconductor interconnect structures
TWI222154B (en) * 2001-02-27 2004-10-11 Asm Nutool Inc Integrated system for processing semiconductor wafers
US20040259348A1 (en) * 2001-02-27 2004-12-23 Basol Bulent M. Method of reducing post-CMP defectivity
US7204743B2 (en) * 2001-02-27 2007-04-17 Novellus Systems, Inc. Integrated circuit interconnect fabrication systems
JP2003021818A (ja) * 2001-07-05 2003-01-24 Toshiba Corp 平面表示素子の製造方法
US20030022498A1 (en) * 2001-07-27 2003-01-30 Jeong In Kwon CMP system and method for efficiently processing semiconductor wafers
KR20040018558A (ko) * 2001-08-13 2004-03-03 가부시키 가이샤 에바라 세이사꾸쇼 반도체장치와 그 제조방법 및 도금액
US6638145B2 (en) * 2001-08-31 2003-10-28 Koninklijke Philips Electronics N.V. Constant pH polish and scrub
JP2003077871A (ja) * 2001-09-04 2003-03-14 Komatsu Machinery Corp 半導体ウエハの平面研削システム及びその加工方法
JP4101609B2 (ja) * 2001-12-07 2008-06-18 大日本スクリーン製造株式会社 基板処理方法
US6863595B1 (en) * 2001-12-19 2005-03-08 Cypress Semiconductor Corp. Methods for polishing a semiconductor topography
US7077916B2 (en) * 2002-03-11 2006-07-18 Matsushita Electric Industrial Co., Ltd. Substrate cleaning method and cleaning apparatus
JP2003318151A (ja) * 2002-04-19 2003-11-07 Nec Electronics Corp 半導体装置の製造方法
DE10229000A1 (de) * 2002-06-28 2004-01-29 Advanced Micro Devices, Inc., Sunnyvale Vorrichtung und Verfahren zum Reduzieren der Oxidation von polierten Metalloberflächen in einem chemisch-mechanischen Poliervorgang
KR100487562B1 (ko) * 2003-03-24 2005-05-03 삼성전자주식회사 웨이퍼 휘어짐을 억제할 수 있는 반도체 제조방법
JP4698144B2 (ja) * 2003-07-31 2011-06-08 富士通セミコンダクター株式会社 半導体装置の製造方法
US20050106359A1 (en) * 2003-11-13 2005-05-19 Honeywell International Inc. Method of processing substrate
US20060077817A1 (en) * 2004-09-13 2006-04-13 Seo Kang S Method and apparatus for reproducing data from recording medium using local storage
US7993485B2 (en) * 2005-12-09 2011-08-09 Applied Materials, Inc. Methods and apparatus for processing a substrate
US20070131653A1 (en) * 2005-12-09 2007-06-14 Ettinger Gary C Methods and apparatus for processing a substrate
KR100744222B1 (ko) * 2005-12-27 2007-07-30 동부일렉트로닉스 주식회사 화학적 기계적 연마 시스템
JP5204960B2 (ja) 2006-08-24 2013-06-05 株式会社フジミインコーポレーテッド 研磨用組成物及び研磨方法
US8205625B2 (en) * 2006-11-28 2012-06-26 Ebara Corporation Apparatus and method for surface treatment of substrate, and substrate processing apparatus and method
JP5258082B2 (ja) 2007-07-12 2013-08-07 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US7670438B2 (en) * 2007-10-03 2010-03-02 United Microelectronics Corp. Method of removing particles from wafer
CN101419903B (zh) * 2007-10-24 2010-06-23 联华电子股份有限公司 移除晶片上的颗粒的方法
JP5306644B2 (ja) * 2007-12-29 2013-10-02 Ｈｏｙａ株式会社 マスクブランク用基板の製造方法、多層反射膜付き基板の製造方法、及び反射型マスクブランクの製造方法、並びに反射型マスクの製造方法
US8795032B2 (en) 2008-06-04 2014-08-05 Ebara Corporation Substrate processing apparatus, substrate processing method, substrate holding mechanism, and substrate holding method
JP5321594B2 (ja) * 2008-10-17 2013-10-23 コニカミノルタ株式会社 ガラス基板の製造方法、および磁気記録媒体の製造方法
US8739806B2 (en) 2011-05-11 2014-06-03 Nanya Technology Corp. Chemical mechanical polishing system
US8662963B2 (en) * 2011-05-12 2014-03-04 Nanya Technology Corp. Chemical mechanical polishing system
US20120289131A1 (en) * 2011-05-13 2012-11-15 Li-Chung Liu Cmp apparatus and method
US20130061876A1 (en) * 2011-09-14 2013-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device Surface Clean
KR102559647B1 (ko) * 2016-08-12 2023-07-25 삼성디스플레이 주식회사 기판 연마 시스템 및 기판 연마 방법
JP7368137B2 (ja) 2019-08-06 2023-10-24 株式会社ディスコ ウェーハの加工方法
US11555250B2 (en) * 2020-04-29 2023-01-17 Applied Materials, Inc. Organic contamination free surface machining

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08153694A (ja) * 1994-11-29 1996-06-11 Toshiba Mach Co Ltd ポリッシング装置
JPH1058317A (ja) * 1996-05-16 1998-03-03 Ebara Corp 基板の研磨方法及び装置
KR100366743B1 (ko) * 1993-11-09 2003-02-26 소니 가부시끼 가이샤 기판의연마후처리방법및이것에이용하는연마장치

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3923567A (en) * 1974-08-09 1975-12-02 Silicon Materials Inc Method of reclaiming a semiconductor wafer
US4141180A (en) * 1977-09-21 1979-02-27 Kayex Corporation Polishing apparatus
US6989228B2 (en) * 1989-02-27 2006-01-24 Hitachi, Ltd Method and apparatus for processing samples
US5429070A (en) * 1989-06-13 1995-07-04 Plasma & Materials Technologies, Inc. High density plasma deposition and etching apparatus
US5827110A (en) * 1994-12-28 1998-10-27 Kabushiki Kaisha Toshiba Polishing facility
KR100390293B1 (ko) * 1993-09-21 2003-09-02 가부시끼가이샤 도시바 폴리싱장치
US5655954A (en) * 1994-11-29 1997-08-12 Toshiba Kikai Kabushiki Kaisha Polishing apparatus
US5996594A (en) * 1994-11-30 1999-12-07 Texas Instruments Incorporated Post-chemical mechanical planarization clean-up process using post-polish scrubbing
US6132564A (en) * 1997-11-17 2000-10-17 Tokyo Electron Limited In-situ pre-metallization clean and metallization of semiconductor wafers
JP2850803B2 (ja) * 1995-08-01 1999-01-27 信越半導体株式会社 ウエーハ研磨方法
KR100487590B1 (ko) * 1995-08-21 2005-08-04 가부시키가이샤 에바라 세이사꾸쇼 폴리싱장치
US5738574A (en) * 1995-10-27 1998-04-14 Applied Materials, Inc. Continuous processing system for chemical mechanical polishing
US6050884A (en) * 1996-02-28 2000-04-18 Ebara Corporation Polishing apparatus
EP0807492B1 (en) * 1996-05-16 2003-03-19 Ebara Corporation Method for polishing workpieces and apparatus therefor
JP3679871B2 (ja) * 1996-09-04 2005-08-03 株式会社荏原製作所 ポリッシング装置及び搬送ロボット
US5928389A (en) * 1996-10-21 1999-07-27 Applied Materials, Inc. Method and apparatus for priority based scheduling of wafer processing within a multiple chamber semiconductor wafer processing tool
JPH10125641A (ja) 1996-10-23 1998-05-15 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
EP1325793B1 (en) * 1996-11-14 2010-01-13 Ebara Corporation Drainage structure in polishing plant
US5725414A (en) * 1996-12-30 1998-03-10 Intel Corporation Apparatus for cleaning the side-edge and top-edge of a semiconductor wafer
JP3641349B2 (ja) * 1997-05-19 2005-04-20 株式会社荏原製作所 洗浄装置
US6036582A (en) * 1997-06-06 2000-03-14 Ebara Corporation Polishing apparatus
KR100524054B1 (ko) * 1997-11-21 2005-10-26 가부시키가이샤 에바라 세이사꾸쇼 폴리싱 장치와 이에 사용되는 대상물 홀더 및 폴리싱 방법 및 웨이퍼제조방법
US6270582B1 (en) * 1997-12-15 2001-08-07 Applied Materials, Inc Single wafer load lock chamber for pre-processing and post-processing wafers in a vacuum processing system
US5954888A (en) * 1998-02-09 1999-09-21 Speedfam Corporation Post-CMP wet-HF cleaning station
JP3979750B2 (ja) * 1998-11-06 2007-09-19 株式会社荏原製作所 基板の研磨装置
US6227950B1 (en) * 1999-03-08 2001-05-08 Speedfam-Ipec Corporation Dual purpose handoff station for workpiece polishing machine
JP4288767B2 (ja) * 1999-07-07 2009-07-01 東京エレクトロン株式会社 半導体装置の製造方法
US6332926B1 (en) * 1999-08-11 2001-12-25 General Electric Company Apparatus and method for selectively coating internal and external surfaces of an airfoil

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100366743B1 (ko) * 1993-11-09 2003-02-26 소니 가부시끼 가이샤 기판의연마후처리방법및이것에이용하는연마장치
JPH08153694A (ja) * 1994-11-29 1996-06-11 Toshiba Mach Co Ltd ポリッシング装置
JPH1058317A (ja) * 1996-05-16 1998-03-03 Ebara Corp 基板の研磨方法及び装置

Also Published As

Publication number Publication date
KR20000035257A (ko) 2000-06-26
EP0999012A3 (en) 2003-01-29
US20040155013A1 (en) 2004-08-12
TW445537B (en) 2001-07-11
EP1600258A1 (en) 2005-11-30
DE69927111T2 (de) 2006-06-29
DE69927111D1 (de) 2005-10-13
EP0999012A2 (en) 2000-05-10
EP0999012B1 (en) 2005-09-07
US20030051812A1 (en) 2003-03-20
US6494985B1 (en) 2002-12-17
JP3979750B2 (ja) 2007-09-19
JP2001035821A (ja) 2001-02-09

Similar Documents

Publication Publication Date Title
KR100632412B1 (ko) 세정장치
JP5252517B2 (ja) パターン化されたパッドを用いる化学機械研磨用方法及び装置
JP3701126B2 (ja) 基板の洗浄方法及び研磨装置
JP2655975B2 (ja) ウェーハ研磨装置
US6358325B1 (en) Polysilicon-silicon dioxide cleaning process performed in an integrated cleaner with scrubber
JP2014075388A (ja) 基板洗浄装置および研磨装置
US6560809B1 (en) Substrate cleaning apparatus
JPH0871511A (ja) 洗浄方法および装置
JP3560051B2 (ja) 基板の研磨方法及び装置
JP2000176386A (ja) 基板洗浄装置
US6827633B2 (en) Polishing method
JP2008294233A (ja) 洗浄装置
JP4283068B2 (ja) 基板洗浄装置の洗浄部材の初期化方法、基板洗浄装置並びに基板研磨及び洗浄システム
JP6625461B2 (ja) 研磨装置
US20210210353A1 (en) Method of processing substrate having polysilicon layer and system thereof
JP2000040684A (ja) 洗浄装置
JP2998687B2 (ja) ブラシスクラブ装置
JP2001345293A (ja) 化学機械研磨方法及び化学機械研磨装置
JP6431159B2 (ja) 基板洗浄装置
JP2003251555A (ja) ポリッシング方法
KR100873235B1 (ko) 웨이퍼 연마 방법
KR100687425B1 (ko) 반도체 웨이퍼의 연마/세정장치 및 방법
JPH11156712A (ja) 研磨装置
JP3998657B2 (ja) 基板の研磨方法及び装置
JP2023105856A (ja) 基板洗浄方法、基板洗浄装置、基板洗浄部材、及び、基板洗浄部材の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120907

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130903

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140901

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150827

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160831

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20180903

Year of fee payment: 13