KR100564125B1 - 연마체, 화학 기계적 연마 장치 및 반도체 디바이스의제조 방법 - Google Patents

연마체, 화학 기계적 연마 장치 및 반도체 디바이스의제조 방법 Download PDF

Info

Publication number
KR100564125B1
KR100564125B1 KR1020037007085A KR20037007085A KR100564125B1 KR 100564125 B1 KR100564125 B1 KR 100564125B1 KR 1020037007085 A KR1020037007085 A KR 1020037007085A KR 20037007085 A KR20037007085 A KR 20037007085A KR 100564125 B1 KR100564125 B1 KR 100564125B1
Authority
KR
South Korea
Prior art keywords
polishing
wafer
elastic member
cmp
abrasive
Prior art date
Application number
KR1020037007085A
Other languages
English (en)
Other versions
KR20040010566A (ko
Inventor
호시노수수무
우다유다케
수가야이사오
Original Assignee
가부시키가이샤 니콘
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 니콘 filed Critical 가부시키가이샤 니콘
Publication of KR20040010566A publication Critical patent/KR20040010566A/ko
Application granted granted Critical
Publication of KR100564125B1 publication Critical patent/KR100564125B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D13/00—Wheels having flexibly-acting working parts, e.g. buffing wheels; Mountings therefor
    • B24D13/20—Mountings for the wheels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

연마 대상물인 웨이퍼(11)는 연마 헤드(12)에 의해 유지되고, 연마 헤드(12)와 함께 회전한다. 연마 부재(13)에는 연마체(14)가 접착제나 양면 접착 테이프를 이용한 접착 등에 의해 부착되어 있다. 연마체(14)는 도 2(b)에 도시한 바와 같이, 연질 부재(15), 경질 탄성 부재(16), 연마 패드(17)가 적층되어 구성되어 있다. 경질 탄성 부재(16)는 연마 중에 걸리는 연마 하중에 대한 변형량이 상기 반도체 집적 회로의 최대 패턴에 상당하는 간격 사이에서는 상기 웨이퍼에 허용되는 단차보다 작아지고, 1칩에 상당하는 간격 사이에서는 상기 웨이퍼에 허용되는 TTV보다 커지도록 구성되어 있다. 따라서, "웨이퍼·글로벌·리무벌 균일성"과 "로컬·패턴 평탄성"을 함께 만족시킬 수 있다.

Description

연마체, 화학 기계적 연마 장치 및 반도체 디바이스의 제조 방법{POLISHING ELEMENT, CMP POLISHING DEVICE AND PRODUCTION METHOD FOR SEMICONDUCTOR DEVICE}
본 발명은 내부에 반도체 집적 회로가 형성된 웨이퍼의 연마에 이용되는 CMP 연마 장치, 그것에 이용되는 연마체 및 이 CMP 연마 장치를 이용한 반도체 디바이스의 제조 방법에 관한 것이다.
반도체 집적 회로의 고집적화 및 미세화에 따라 반도체 제조 프로세스의 공정은 증가하여 복잡해지게 되었다. 이로 인해 반도체 디바이스의 표면은 반드시 평탄해지고 있다고는 할 수 없다. 반도체 디바이스의 표면에서의 단차의 존재는 배선의 절단, 국소적인 저항의 증대 등을 초래하여, 단선이나 전기 용량의 저하를 가져온다. 또한, 절연막에서는 내전압 열화나 누설의 발생으로도 이어진다.
한편, 반도체 집적 회로의 고집적화 및 미세화에 따라 포토리소그래피(photolithography)에 이용되는 반도체 노광(exposure) 장치의 광원 파장은 짧아지고, 반도체 노광 장치의 투영 렌즈의 개구수(numerical aperture), 소위 NA는 커지게 되었다. 따라서, 반도체 노광 장치의 투영 렌즈의 초점 심도(focal depth)는 실질적으로 얕아지게 되었다. 초점 심도가 얕아지는 것에 대응하기 위해서는, 지금까지 달성된 것 이상으로 반도체 디바이스 표면의 평탄화가 요구되고 있다.
구체적으로 나타내면, 반도체 제조 프로세스에 있어서는, 도 9에 도시한 바와 같은 평탄화 기술이 필수적이다. 도 9는 반도체 제조 프로세스에 있어서의 평탄화 기술의 개념도로서, 반도체 디바이스의 단면도이다. 도 9에 있어서, 31은 실리콘 웨이퍼이고, 32는 SiO2로 이루어진 층간 절연막이며, 33은 Cu로 이루어진 금속막이고, 34는 반도체 디바이스이다.
도 9(a)는 반도체 디바이스 표면의 층간 절연막(32)을 평탄화하는 예이다. 도 9(b)는 반도체 디바이스 표면의 금속막(33)을 연마하여 소위 다마신(damascene)을 형성하는 예이다. 이러한 반도체 디바이스의 표면을 평탄화하는 방법으로서는, 화학적 기계적 연마(Chemical Mechanical Polishing 또는 Chemical Mechanical Planarization, 이하에서는 CMP라 약칭함) 기술이 널리 행해지고 있다. 현재, CMP 기술은 실리콘 웨이퍼의 전면을 평탄화할 수 있는 유일한 방법이다.
CMP는 실리콘 웨이퍼의 경면 연마법(mirror surface polishing methods)을 기초로 발전하고 있고, 도 10에 도시한 바와 같은 CMP 장치를 이용하여 행해지고 있다. 도 10에 있어서, 35는 연마 부재이고, 36은 연마 대상물 유지부(이하, 연마 헤드라 칭하는 경우가 있음)이며, 37은 연마 대상물인 실리콘 웨이퍼이고, 38은 연마제 공급부이며, 39는 연마제이다. 연마 부재(35)는 연마 정반(40) 위에 연마 패드(41)를 붙인 것이다. 연마 패드(41)로서는 시트형 발포 폴리우레탄이 자주 이용되고 있다.
연마 대상물(37)은 연마 헤드(36)에 의해 유지되고, 회전되면서 요동하여 연마 부재(35)의 연마 패드(41)에 소정의 압력으로 눌려진다. 연마 부재(35)도 회전되어, 연마 대상물(37) 사이에서 상대 운동이 행해진다. 이 상태로 연마제(39)가 연마제 공급부(38)로부터 연마 패드(41) 상에 공급된다. 연마제(39)는 연마 패드 (41) 상에서 확산하고, 연마 부재(35)가 연마 대상물(37)과 상대 운동을 함에 따라 연마 패드(41)와 연마 대상물(37)의 사이로 들어가 연마 대상물(37)의 피연마면을 연마한다. 즉, 연마 부재(35)와 연마 대상물(37)의 상대 운동에 의한 기계적 연마와, 연마제(39)의 화학적 작용이 상승적으로 작용하여 양호한 연마가 행해진다.
그런데, 블랭크(blank) 상태의 웨이퍼와 달리, 내부에 반도체 집적 회로가 형성된 웨이퍼의 표면은 평탄하지 않으며, 특히 칩이 형성되어 있는 부분과 형성되어 있지 않은 부분에서는 단차가 있는 것이 보통이다. 따라서, 이러한 웨이퍼를 연마하는 경우에는 웨이퍼 기판 자체의 큰 주기의 요철(굴곡)을 따라, 즉 요철을 따라 똑같이[이것을, "웨이퍼·글로벌·리무벌 균일성(wafer global removal uniformity)"이라 부름) 연마를 행하면서, 국소적인 요철을 없애는[이것을, "로컬·패턴 평탄성 (loca pattern flatness)"이라 부름] 것이 요구되고 있다.
이러한 요청에 대응하기 위하여, 연마 패드와 연질의 패드를 접합시켜 연마체를 형성하고, 이것을 도 10의 연마 패드(41) 대신에 이용하는 방법이 개발되고 있다. 즉, 도 11에 도시한 바와 같이, 연마 패드(42)와, 탄성률이 낮고 또한 압축 변형율이 큰 패드(43)를 접합시켜 연마체(44)를 형성하고, 그것을 연마 정반(40)에 부착한다.
이러한 상태로 도 10에서 설명한 바와 같은 연마를 행하면, 웨이퍼(37)의 큰 굴곡에 대해서는 연마 패드(42)를 통해 가해지는 힘에 의해 패드(43)가 압축 변형되고, 그것에 따라 연마 패드(42)도 변형된다. 따라서, 웨이퍼(37) 표면의 굴곡에 따라 연마량을 일정하게 하여 연마를 행할 수 있다. 한편, 국소적인 요철에 대해서는, 연마 패드(42)의 변형이 상대적으로 적기 때문에, 이러한 요철은 연마에 의해 제거될 수 있다.
최근, 반도체 집적 회로의 집적도가 점점 높아지고, 그것에 따라, 0.1 ㎛ 이하의 배선 룰(wiring rule)이 이용되게 되었다. 또한, 시스템 LSI를 연마하는 수요가 증가하고 있지만, 시스템 LSI에 있어서는, 패턴의 소밀도(疏密度)의 분포가 심해지고 있다. 이와 같이, 미세한 배선 룰로 결정된 패턴이나 소밀도의 분포가 심한 패턴이 내부에 형성된 웨이퍼를 연마하는 경우, 전술한 바와 같은 연마체를 이용하여도, "웨이퍼·글로벌·리무벌 균일성"과 "로컬·패턴 평탄성"을 함께 만족시키기란 어렵다. 즉, 이들 웨이퍼에 있어서는 국소적인 요철이 커지는 경향이 있고, 그것에 따라, 패드(43)가 압축 변형되며, 연마 패드(42)도 그것에 따라 변형됨으로써, "로컬·패턴 평탄성"을 확보하는 것이 곤란해진다.
본 발명은 이러한 문제점을 해결하기 위해서 이루어진 것으로, 0.1 ㎛ 이하의 배선 룰을 이용한 패턴, 소밀도의 분포가 심한 패턴이 내부에 형성된 웨이퍼를 연마하는 경우에도, "웨이퍼·글로벌·리무벌 균일성"과 "로컬·패턴 평탄성"을 함께 만족시킬 수 있는 연마체와 그것을 이용한 CMP 연마 장치 및 이러한 CMP 장치를 이용한 반도체 디바이스의 제조 방법을 제공하는 것을 목적으로 한다.
상기 목적을 달성하기 위한 제1 발명은, 내부에 반도체 집적 회로가 형성된 웨이퍼의 연마에 이용되는 CMP 연마 장치용 연마체로서, 연마 패드와, 경질 탄성 부재와, 연질 부재를 이 순서로 적층하여 이루어지고, 상기 경질 탄성 부재는 연마 중에 걸리는 연마 하중에 대한 변형량이, 상기 반도체 집적 회로의 최대 패턴에 상당하는 간격 사이에서는 상기 웨이퍼에 허용되는 단차보다 작아지고, 1칩에 상당하는 간격 사이에서는 상기 웨이퍼에 허용되는 TTV보다 커지도록 구성되어 있는 것을 특징으로 하는 연마체이다.
여기서, TTV(Total Thickness Variation)란 웨이퍼 전체에서의 요철을 말한다. 반도체 집적 회로의 최대 패턴에 상당하는 간격 사이, 1칩에 상당하는 간격이도 1에 도시되어 있다.
도 1(a)은 연마 전의 웨이퍼의 단면도를 도시하는 것으로, 도면에 있어서, 1은 웨이퍼의 기판이고, 2는 회로, 배선 등의 패턴이며, 3은 층간 절연층이다. 기판(1) 위에 회로나 배선의 패턴(2)이 형성되고, 그 위에 층간 절연층(3)이 형성되어 회로나 배선의 패턴(2)끼리를 절연하고 있다. 반도체 집적 회로의 최대 패턴에 상당하는 간격 사이란 하나의 칩 내에서, 서로 가장 떨어진 회로나 배선의 패턴(2)을 덮는 층간 절연층(3)의 오목부의 거리(a)에 상당하는 간격을 말한다. 현재에는, 반도체 집적 회로의 최대 패턴에 상당하는 간격 사이는 거의 4 mm 정도이다.
도 1(b)은 1장의 웨이퍼를 도시한 도면으로서, 웨이퍼(1) 위에 복수의 칩(5)이 형성되어 있다. 1칩에 상당하는 간격이란 칩의 형상이 정방형인 경우 그 한 변 b에 상당하는 간격을 말하고, 현재에는 거의 20 mm 정도이다. 칩의 형상이 정방형이 아닌 경우, 또는 다른 치수의 칩이 1장의 웨이퍼 상에 형성되어 있는 경우에는, 그 변의 최대에 상당하는 거리를 말한다.
또한, 경질 탄성 부재란 영률이 10000 kg/mm2 이상의 탄성 부재를 말하며 전형적인 예로서는 금속을 들 수 있다. 연질 부재란 1 kg/cm2의 압력을 가했을 때의 압축률이 10% 이상의 부재를 말하며, 전형적인 예로서는 기포를 내포하는 클로로프렌 고무(chloroprene rubber)나, 탄성 부직포(elastic nonwoven fabrics)를 들 수 있다.
이러한 수단에 있어서, 연마 패드와 연질 부재 사이에 경질 탄성 부재가 끼워져 있다. 그리고, 이 경질 탄성 부재의 연마 중에 걸리는 연마 하중에 대한 변형량이, 상기 반도체 집적 회로의 최대 패턴에 상당하는 간격 사이에서는 상기 웨이퍼에 허용되는 단차보다 작게 되어 있다. 따라서, 최대 패턴에 상당하는 간격에 있어서, 경질 탄성 부재는, 허용되는 단차 이상의 변형을 받지 않기 때문에, "로컬·패턴 평탄성"이 확보된다.
한편, 경질 탄성 부재의 연마 중에 걸리는 연마 하중에 대한 변형량이, 1칩에 상당하는 간격 사이에서는 웨이퍼에 허용되는 TTV보다 커지도록 되어 있다. 따라서, 1칩에 상당하는 거리에서의 단차에 따라 경질 탄성 부재는 변형될 수 있고, 그것에 따라 연마 패드도 이들 단차에 따라 변형되기 때문에, 이들 단차에 따라 똑같은 양의 연마를 행할 수 있다. 따라서, "웨이퍼·글로벌·리무벌 균일성"이 확보된다.
이러한 목적을 달성하기 위한 제2 발명은, 제1 발명의 연마체로서, 상기 경질 탄성 부재가 연마제에 용해되지 않는 금속판으로 구성되어 있는 것을 특징으로 하는 것이다.
상기 제1 발명에 있어서, 상기 경질 탄성 부재의 재질에 대해서는 특별한 규정은 없다. 따라서, 예를 들면 경질 플라스틱이나 경질 고무 등을 이용할 수 있다. 그러나, 경질 플라스틱이나 경질 고무 등은 영률이 작기 때문에, 상기 제1 발명에 이용하고자 하면 그 두께를 두껍게 해야만 한다. 두께가 두꺼워지면, 그 양 표면의 평행도가 악화하는 것 외에, 연마 중에 발생하는 열에 의한 온도 불균일에 기인하여 열팽창 불균일이 일어나기 때문에, 그것이 평탄도를 악화시키는 원인이 된다.
본 발명에 있어서, 상기 경질 탄성 부재를 금속으로 하고 있기 때문에, 그 영률이 높고, 따라서 두께를 얇게 할 수 있다. 따라서, 양 표면의 평행도를 양호하게 유지할 수 있고, 또한 열팽창 불균일을 작게 할 수 있기 때문에, 평탄도를 양호하게 유지할 수 있다. 또한, 금속의 종류를 연마제에 용해되지 않는 것으로 한정하고 있는 것은 금속이 연마제에 용해되면, 그것이 웨이퍼에 형성된 반도체 집적 회로에 악영향을 미치게 하는 경우가 있기 때문이다. 통상 사용되는 연마제에 용해되지 않는 금속으로서는, 스테인리스강, 티타늄 등을 들 수 있다.
상기 목적을 달성하기 위한 제3 발명은 상기 제2 발명인 연마체로서, 상기 금속판이 스테인레스판이며, 그 두께 h가 0.1 mm＜h＜0.94 mm로 되어 있는 것을 특징으로 하는 것이다.
이러한 수단에 따르면, 통상 연마되는 웨이퍼에 대해서, 상기 제1 수단으로 설명한 효과를 발휘할 수 있는 동시에, 상기 제2 수단으로 설명한 효과도 발휘할 수 있다. 또한, 스테인레스판은 입수하기 쉽고, 다른 재료에 비하여 저렴하다.
후술할 실시 형태에서 설명되는 바와 같이, 0.35 ㎛의 배선 룰에서의 허용 단차를 0.35 ㎛, TTV를 5 ㎛라고 가정하고, 0.10 ㎛의 배선 룰에서의 허용 단차를 0.10 ㎛, TTV를 2 ㎛라고 가정하며, 반도체 집적 회로의 최대 패턴에 상당하는 간격 사이를 4 mm, 그리고 1칩에 상당하는 간격을 20 mm라고 가정한 경우에, 100 g/cm2∼700 g/cm2의 면압에 있어서 상기 제1 발명이 정하는 조건을 만족하는 것은 스테인레스의 두께(h)가 0.1 mm＜h＜0.94 mm인 경우이다. 따라서, 본 발명에 있어서는, 스테인레스의 두께를 전술한 바와 같이 한정한다.
상기 목적을 달성하기 위한 제4 발명은 내부에 반도체 집적 회로가 형성된 웨이퍼의 연마에 이용되는 CMP 연마 장치용 연마체로서, 연마 패드와, 경질 탄성 부재와, 연질 부재를 이 순서로 적층하여 이루어지고, 연마 중에 걸리는 연마 하중에 대한, 이들 연마 패드와, 경질 탄성 부재와, 연질 부재를 합한 변형량이, 상기 반도체 집적 회로의 최대 패턴에 상당하는 간격 사이에서는 상기 최대 패턴의 요철의 높이보다 작아지고, 1칩에 상당하는 간격 사이에서는 상기 웨이퍼에 허용되는 TTV의 5배보다 커지도록 구성되어 있는 것을 특징으로 하는 연마체이다.
"최대 패턴의 요철의 높이"란 도 1(a)에 있어서, a 부분에 대응하는 오목부의 깊이를 말한다.
이러한 수단에서는 연마 패드와 연질 부재 사이에 경질 탄성 부재가 끼워져 있다. 그리고, 연마 중에 걸리는 연마 하중에 대한 이들 연마 패드와, 경질 탄성 부재와, 연질 부재를 합한 변형량이, 상기 반도체 집적 회로의 최대 패턴에 상당하는 간격 사이에서는 상기 최대 패턴의 요철 높이보다 작게 되어 있다. 따라서, 최대 패턴에 상당하는 간격에 있어서, 연마체는 최대 패턴의 요철 높이 이상의 변형을 받지 않기 때문에, 연마 후의 패턴 사이에서의 단차는 최대 패턴의 요철 높이 미만으로 억제된다. 따라서, "로컬·패턴 평탄성"이 확보된다.
한편, 연마 중에 걸리는 연마 하중에 대한 연마 패드와, 경질 탄성 부재와, 연질 부재를 합한 변형량이, 1칩에 상당하는 간격 사이에서는 웨이퍼에 허용되는 TTV의 5배보다 커지도록 되어 있다. 일반적으로, "웨이퍼·글로벌·리무벌 균일성"을 발휘하는 경우에 있어서, 연마체의 변형량이, 요구되는 TTV의 5배 이상이 필요하다는 것이 알려져 있다. 따라서, 연마 패드와, 경질 탄성 부재와, 연질 부재를 합한 변형량이 1칩에 상당하는 간격 사이에서는 웨이퍼에 허용되는 TTV의 5배보다 커지도록 함으로써, 1칩에 상당하는 거리에서 단차가 있는 경우에는, 연마 패드도 이들 단차에 따라 변형되기 때문에, 이들 단차에 따라 똑같은 양의 연마를 행할 수 있다. 따라서, "웨이퍼·글로벌·리무벌 균일성"이 확보된다.
상기 목적을 달성하기 위한 제5 발명은 상기 제4 발명인 연마체로서, 상기 경질 탄성 부재가 연마제에 용해되지 않는 금속판으로 구성되어 있는 것을 특징으로 하는 연마체이다.
상기 제4 발명에 있어서, 상기 경질 탄성 부재의 재질에 대해서는 특별한 규정은 없다. 따라서, 예를 들면 경질 플라스틱이나 경질 고무 등을 이용할 수 있다. 그러나, 경질 플라스틱이나 경질 고무 등은 영률이 작기 때문에, 상기 제4 수단에 이용하고자 하면 그 두께를 두껍게 해야만 한다. 두께가 두꺼워지면, 그 양 표면의 평행도가 악화되는 것 이외에, 연마 중에 발생하는 열에 의한 온도 불균일에 기인하여 열팽창 불균일이 일어나기 때문에, 그것이 평탄도를 악화시키는 원인이 된다.
본 발명에 있어서, 상기 경질 탄성 부재를 금속으로 하고 있기 때문에, 그 영률이 높고, 따라서 두께를 얇게 할 수 있다. 따라서, 양 표면의 평행도를 양호하게 유지할 수 있고, 또한 열팽창 불균일을 작게 할 수 있기 때문에, 평탄도를 양호하게 유지할 수 있다. 또한, 금속의 종류를 연마제에 용해되지 않는 것으로 한정하고 있는 것은 금속이 연마제에 용해되면, 그것이, 웨이퍼에 형성된 반도체 집적 회로에 악영향을 미치게 하는 경우가 있기 때문이다. 통상 사용되는 연마제에 용해되지 않는 금속으로서는, 스테인리스강, 티타늄 등을 들 수 있다.
상기 목적을 달성하기 위한 제6 발명은, 상기 제5 발명인 연마체로서, 상기 연마 패드가 우레탄 발포제이고, 상기 금속판이 스테인레스판이며, 상기 연마 패드의 두께가 0.1∼3 mm이고, 상기 금속체의 두께가 0.05∼0.6 mm이며, 상기 연질 부재의 두께가 0.5∼2.5 mm인 것을 특징으로 하는 것이다.
우레탄 발포재는 연마 패드로서 우수한 것이며, 스테인레스판은 입수하기 쉽고, 다른 재료에 비하여 저렴하다. 이들 재료를 사용했을 때, 후술할 실시예에서 설명되는 바와 같이, 연마 패드, 금속판, 연질 부재의 두께를 전술한 바와 같이 함으로써, 유리한 조건으로 "웨이퍼·글로벌·리무벌 균일성"과 "로컬·패턴 평탄성"을 함께 만족시킬 수 있다.
연마 패드의 두께가 0.1 mm 미만이 되면, 통상 연마 패드에 형성되어 있는 슬러리 안내용 홈(groove used to conduct slurry)이 없어지기 때문에, 이 수단에 있어서, 연마 패드의 두께를 0.1 mm 이상으로 한정한다. 또한, 연마 패드의 두께가 3 mm를 넘도록 하여도 특별히 유리한 점은 생기지 않고, 금속판을 끼우지 않는 연마체와의 차이가 거의 없기 때문에, 이 수단에 있어서는 연마 패드의 두께를 3 mm 이하로 한정한다.
금속체의 두께가 0.05 mm 미만의 경우, 연마 패드의 두께가 얇아짐에 따라, "로컬·패턴 평탄성"이 악화되어 금속판을 끼우지 않는 연마체와의 차이가 너무 없어지기 때문에, 본 수단에 있어서는, 금속체의 두께를 0.05 mm 이상으로 한정한다. 한편, 금속체의 두께가 0.6 mm를 넘으면, TTV가 1 ㎛인 웨이퍼에 대하여, 상기 제4 발명의 제한 조건을 실현할 수 없게 되기 때문에, 본 수단에 있어서는, 금속체의 두께를 0.6 mm 이하로 한정한다.
연질 부재의 두께는 연질 부재가 금속체의 후면에 있기 때문에 그다지 "웨이퍼·글로벌·리무벌 균일성"과 "로컬·패턴 평탄성"에 영향을 미치지 않지만, 본 발명에서의 상기 각 수치 한정을 도출하기 위한 실험(시뮬레이션)을 0.5∼2.5 mm의 범위에서 행하고 있기 때문에, 이 범위로 한정한다.
이러한 목적을 달성하기 위한 제7 발명은, 상기 제1 발명 내지 제6 발명 중 어느 한 발명의 연마체로서, 상기 연질 부재가 연마 중에 하중을 걸어 회전할 때에, 상기 연질 부재는 파손되지 않는 비틀림 강도를 갖는 것을 특징으로 하는 것이다.
본 발명에 있어서는, 상기 연질 부재가 연마 중에 하중을 걸어 회전할 때에, 상기 연질 부재는 파손되지 않는 비틀림 강도를 갖기 때문에, 원활하게 연마를 행할 수 있다.
상기 목적을 달성하기 위한 제8 발명은, 상기 제1 발명 내지 제7 발명 중 어느 한 발명의 연마체로서, 상기 경질 탄성 부재와 연질 부재는 접착에 의해 서로 고정되고, 상기 경질 탄성 부재와 연마 패드는 진공 흡착에 의해 서로 고정되도록 되어 있는 것을 특징으로 하는 것이다.
본 발명에 있어서는, 경질 탄성 부재와 연마 패드가 진공 흡착에 의해 서로 고정되도록 되어 있기 때문에, 연마 패드가 마모된 경우에, 간단히 교환될 수 있다.
상기 목적을 달성하기 위한 제9 발명은, 상기 제1 발명 내지 제7 발명 중 어느 한 발명의 연마체로서, 상기 경질 탄성 부재와 연질 부재는 박리 강도(peeling strength)가 강한 접착 수단에 의해 서로 고정되고, 상기 경질 탄성 부재와 연마 패드는 박리 강도가 약한 접착 수단에 의해 서로 고정되는 것을 특징으로 하는 것이다.
본 발명에 있어서는, 상기 경질 탄성 부재와 연질 부재는 박리 강도가 강한 접착 수단(접착제, 양면 테이프 등)에 의해 서로 고정되고, 상기 경질 탄성 부재와 연마 패드는 박리 강도가 약한 접착 수단(접착제, 양면 테이프 등)에 의해 서로 고정되어 있기 때문에, 이들을 박리하고자 하면, 경질 탄성 부재와 연질 부재가 여전히 접착된 상태에서 경질 탄성 부재로부터 연마 패드를 박리할 수 있다. 따라서, 연마 패드가 마모된 경우에, 간단히 교환할 수 있다.
상기 목적을 달성하기 위한 제10 발명은, 내부에 반도체 집적 회로가 형성된 웨이퍼의 연마에 이용되는 CMP 연마 장치로서, 상기 제1 발명 내지 제9 발명 중 어느 한 발명의 연마체를 갖는 것을 특징으로 하는 CMP 연마 장치이다.
본 발명에 있어서는, 제1 발명 내지 제9 발명 중 어느 한 발명의 연마체를 사용하고 있기 때문에, 각각의 연마체의 설명에서 기술한 바와 같은 작용 효과를 발휘할 수 있다.
상기 목적을 달성하기 위한 제11 발명은, 내부에 반도체 집적 회로가 형성된 웨이퍼의 연마에 이용되는 CMP 연마 장치로서, 상기 제8 발명 또는 제9 발명의 연마체를 가지며, 이 연마 패드의 외경이 연마되는 웨이퍼의 직경보다 작게 형성되어 있는 것을 특징으로 하는 CMP 연마 장치이다.
CMP 연마 장치는 연마 패드의 외경이 연마되는 웨이퍼의 직경보다 큰 것과, 작은 것의 2 종류가 있다. 본 발명에 있어서는, 후자에 있어서 상기 제8 발명 또는 제9 발명의 연마체를 사용하고 있다. 따라서, 연마체 패드의 크기가 작기 때문에 진공 흡착을 행하기 쉽고, 확실하게 연마 패드를 경질 탄성 부재에 고정할 수 있다. 또한, 이러한 CMP 장치에 있어서는, 연마 패드가 작기 때문에 빈번히 교환해야 한다. 따라서, 연마 패드의 교환이 용이한 상기 제8 발명 또는 제9 발명의 연마체를 사용함으로써 특히 큰 효과를 얻을 수 있다.
상기 목적을 달성하기 위한 제12 발명은, 내부에 반도체 집적 회로가 형성된 웨이퍼의 연마에 이용되는 CMP 연마 장치로서, 상기 제7 발명의 연마체로 이루어지고, 이 연마 패드의 외경이 연마되는 웨이퍼의 직경보다 작게 형성되어 있으며, 상기 연질 부재의 허용 전단 응력이 0.5 kg/cm2보다 큰 것을 특징으로 하는 CMP 연마 장치이다.
발명자들의 지견에 따르면, 통상의 연마 패드의 외경이 연마되는 웨이퍼의 직경보다 작게 형성된 CMP 연마 장치에 있어서는, 상기 연질 부재의 허용 전단 응력을 0.5 kg/cm2보다 크게 해 둠으로써, 상기 연질 부재가 연마 중에 하중을 걸어 회전할 때에, 상기 연질 부재는 파손되지 않는 비틀림 강도를 갖도록 할 수 있다.
상기 목적을 달성하기 위한 제13 발명은, 상기 제10 발명 내지 제12 발명 중 어느 한 발명의 CMP 연마 장치를 사용하여 웨이퍼의 연마를 행하는 공정을 갖는 것을 특징으로 하는 반도체 디바이스의 제조 방법이다.
본 발명에 있어서는, 내부에 반도체 디바이스가 형성된 웨이퍼의 연마에 요구되는 "웨이퍼·글로벌·리무벌 균일성"과 "로컬·패턴 평탄성"을 함께 만족시키면서 웨이퍼의 연마를 행할 수 있다. 따라서, 초점 심도가 얕은 반도체 노광 장치의 사용이 가능해져, 미세한 패턴을 갖는 반도체 디바이스가 양호한 수율로 제조될 수 있다.
도 1은 반도체 집적 회로의 최대 패턴에 상당하는 간격 사이, 1칩에 상당하는 간격을 도시한다.
도 2는 본 발명의 실시 형태의 일 예인 CMP 연마 장치 및 연마체의 개요를 도시한다.
도 3은 본 발명의 1실시 형태에 있어서 연질 부재의 면압(연마 압력) p와 최대 전단 응력 τmax의 관계를 도시한다.
도 4는 본 발명의 다른 실시 형태인 연마체의 개요(단면도)를 도시한다.
도 5는 본 발명의 실시 형태의 일 예인 반도체 디바이스 제조 프로세스를 도시한 흐름도이다.
도 6은 본 발명의 실시예와 비교예에 있어서의 시뮬레이션 모델로 사용한 연 마체의 개요를 도시한다.
도 7은 "로컬·패턴 평탄성"을 시뮬레이션한 결과의 1예를 도시한다.
도 8은 "웨이퍼·글로벌·리무벌 균일성"을 시뮬레이션한 결과의 일 예를 도시한다.
도 9는 반도체 제조 프로세스에 있어서의 평탄화 기술의 개념도이다.
도 10은 CMP 장치의 개요를 도시한다.
도 11은 연마 패드와 연질의 패드를 접합시켜 연마체를 형성한 예를 도시한다.
이하, 본 발명의 실시 형태의 예를 도면을 이용하여 설명하지만, 이 설명은 본 발명의 범위를 제한하는 것은 아니다.
이하, 본 발명의 실시 형태의 예를 도면을 이용하여 설명한다. 도 2(a)는 본 발명의 실시 형태의 일 예인 CMP 연마 장치 및 연마체의 개요를 도시한 도면이고, 도 2(b)는 (a)에 있어서의 A부분의 확대도이다. 이러한 실시 형태에 있어서, 도 10에 도시한 종래의 CMP 장치와 달리, 웨이퍼보다도 연마 패드의 크기가 작게 되어 있다.
연마 대상물인 웨이퍼(11)는 연마 헤드(12)에 의해 유지되고, 연마 헤드(12)와 함께 회전한다. 연마 부재(13)에는 연마체(14)가 접착제나 양면 접착 테이프를 이용한 접착 등에 의해 부착되어 있다. 연마체(14)는 도 2(b)에 도시한 바와 같이, 연질 부재(15), 경질 탄성 부재(16), 연마 패드(17)가 적층되어 구성되어 있다. 이러한 실시 형태에 있어서는, 이들 연질 부재(15), 경질 탄성 부재(16), 연마 패드(17)는 접착제, 양면 접착 테이프 등에 의해 접착되어 있다.
연마체(14)는 연마 부재(13)와 함께 회전하는 동시에 요동하고, 이에 따라, 연마 패드(17)가 웨이퍼(11)의 전면을 연마한다. 이러한 CMP 장치에 있어서도, 웨이퍼(11)와 연마 패드(17) 사이에 연마제가 공급되지만, 도시를 생략하고 있다.
경질 탄성 부재(16)로서는, 본 실시 형태에 있어서는 스테인리스강을 이용하고 있다. 그리고, 경질 탄성 부재(16)의 연마시의 하중에 의한 변형량이 반도체 집적 회로의 최대 패턴에 상당하는 간격 사이에서는 웨이퍼에 허용되는 단차보다 작아지고, 1칩에 상당하는 간격 사이에서는 웨이퍼에 허용되는 TTV보다 커지도록 그 두께를 결정하고 있다.
경질 탄성 부재(16)를 양단 고정의 직사각형의 교량으로서 근사하고, 그 길이를 L, 두께를 h, 영률을 E로 하며, 면압 p가 균등하게 걸린 것으로 하면, 교량에 대한 주지의 계산에 의해 그 최대 변형량 w는,
w=pL4/(32Eh3)로 나타난다. 이 경우, 최대 패턴에 상당하는 간격치를 4 mm, 1칩에 상당하는 간격치를 20 mm로 하고, 디바이스 배선룰 0.1 ㎛일 때, 허용 단차가 0.10㎛, TTV가 2 ㎛라고 가정하면, L=4 mm일 때의 w가 0.1 ㎛보다 작고, L=20 mm일 때의 w가 2 ㎛보다 커야만 한다.
면압 p를 200 g/mm2로 하고, 스테인레스의 영률 E를 21000 kg/mm2로 하면, 이것을 만족하는 두께 h는 0.20 mm＜h＜0.62 mm가 된다. 스테인레스 대신에 영률 E가 400 kg/mm2의 경질 플라스틱을 사용하면, 두께 h는 0.74 mm＜h＜2.32 mm가 된다. 두께가 두꺼우면 전술한 바와 같이 부적합한 점이 많아지기 때문에, 경질 탄성 부재로서 두께가 얇은 금속을 이용하는 것이 바람직하다.
표 1은, 스테인레스를 경질 탄성 부재(16)로서 이용한 경우에 있어서의 연마시의 면압과 두께 h의 제한 조건의 관계를 나타낸다. 단, 0.35 ㎛ 배선 룰일 때의 허용 단차를 0.35 ㎛로 하고, TTV를 5 ㎛로 하고 있다.
재질 스테인레스 (E=21000㎏/㎟) 경질 시트 두께 h
0.35㎛ 배선 룰 (허용 단차=0.35㎛;TTV=5㎛) 0.10㎛ 배선 룰 (허용 단차=0.10㎛;TTV=2㎛)
L=4㎜ L=20㎜ L=4㎜ L=20㎜
면압 하중 (w<0.35㎛) (w>5㎛) (w<0.1㎛) (w>2㎛)
100g/㎠ 0.10㎜ 0.36㎜ 0.16㎜ 0.49㎜
200g/㎠ 0.13㎜ 0.46㎜ 0.20㎜ 0.62㎜
300g/㎠ 0.15㎜ 0.52㎜ 0.23㎜ 0.71㎜
400g/㎠ 0.16㎜ 0.58㎜ 0.25㎜ 0.78㎜
500g/㎠ 0.18㎜ 0.62㎜ 0.27㎜ 0.84㎜
600g/㎠ 0.19㎜ 0.66㎜ 0.28㎜ 0.89㎜
700g/㎠ 0.20㎜ 0.69㎜ 0.30㎜ 0.94㎜
연질 부재(15)로서는, 압축 변형이 크고, 또한 소성 변형이 쉽게 일어나지 않는 것이 바람직하며, 예를 들면 내부에 기포를 갖는 클로로프렌 고무 등을 사용할 수 있다. 단, 연마 중에 하중을 걸어 회전할 때에, 파손되지 않는 비틀림 강도를 갖도록 하는 것이 바람직하다.
이와 같이 하면, 1칩에 상당하는 큰 굴곡에 대해서는 연마 패드(17)를 따라 연마량이 일정한 연마를 행하고, 배선 패턴의 최대 간격에 상당하는 간격과 같은 국소적인 요철에 대해서는 연마 패드(7)가 거의 변형되지 않기 때문에, "웨이퍼·글로벌·리무벌 균일성"과 "로컬·패턴 평탄성"을 함께 만족시킬 수 있다.
또한, 이 실시 형태에 있어서의 다른 사고 방식으로서, 경질 탄성 부재(16)로서는, 본 실시 형태에서는 스테인리스강을 이용하고, 그리고, 연마 패드(17), 경질 탄성 부재(16), 연질 부재(15)를 합한 연마시의 하중에 의한 변형량이 반도체 집적 회로의 최대 패턴에 상당하는 간격 사이에서는 최대 패턴의 요철 높이보다 작아지고, 1칩에 상당하는 간격 사이에서는 웨이퍼에 허용되는 TTV의 5배보다 커지도록 각각의 두께를 결정할 수 있다.
연질 부재(15)로서는, 압축 변형이 크고, 또한 소성 변형이 쉽게 일어나지 않는 것이 바람직하고, 예를 들면 내부에 기포를 갖는 클로로프렌 고무나 탄성 부직포 등을 사용할 수 있다. 단, 연마 중에 하중을 걸어 회전할 때에, 파손되지 않는 비틀림 강도를 갖도록 하는 것이 바람직하다.
이와 같이 하면, 1칩에 상당하는 큰 굴곡에 대해서는 연마 패드(17)를 따라 연마량이 일정한 연마를 행하고, 배선 패턴의 최대 간격에 상당하는 간격과 같은 국소적인 요철에 대해서는 연마체(14)가 거의 변형되지 않기 때문에, "웨이퍼·글로벌·리무벌 균일성"과 "로컬·패턴 평탄성"을 함께 만족시킬 수 있다.
도 2에 있어서, 연마 패드의 형상이 외경(D), 내경(d)을 가지는 원환형(annular shape)인 경우에, 연마 중인 웨이퍼와 연마 패드 사이의 마찰 계수를 k로 하고, 면압 p가 연마 패드 전면에 균일하게 걸린 것으로 하면, 주지의 계산에 의해 연질 부재(15)에 가해지는 최대 토크 T와 최대 전단 응력 τmax는,
T=kpπ(D3-d3)/12
τmax=16 DT/{π(D4-d4)}
=4kpD(D3-d3)/{3(D4-d4)}로 표시된다. 도 2의 CMP 연마 장치에 외경(D)이 170 mm, 내경(d)이 60 mm의 연마 패드를 이용하여 마찰계수(k)가 0.35인 경우에, 면압(연마 압력) p(kg/cm2)과 최대 전단 응력 τmax(kg/cm2)의 관계를 계산으로 구한 결과를 도 3의 그래프에 나타낸다. 도 3에 따르면, 도 2와 같은 CMP 연마 장치에서는, 연질 부재(15)에 허용되는 전단 응력 τmax가 0.5 kg/cm2보다 크면, 통상의 연마 조건(연마 압력 1.0 kg/cm2) 이하에서 연질 부재(15)가 파손되지 않는 비틀림 강도를 갖도록 할 수 있다.
도 4에, 본 발명의 다른 실시 형태인 연마체의 개요(단면도)를 도시한다. 도 4에 있어서, 도 2에 도시된 구성 요소와 동일한 구성 요소에는 동일한 부호를 붙여 그 설명을 생략한다. 도 4에 있어서의 실시 형태에 있어서도, 그 기본적인 구성이나 연질 부재(15), 경질 탄성 부재(16), 연마 패드(17)의 재질은 도 1에 도시한 것과 동일하다.
도 4에 도시하는 실시 형태에 있어서는, 연질 부재(15)가 접착제나 양면 접착 테이프에 의해 연마 부재(13)에 접착되어 있고, 경질 탄성 부재(16)가 접착제나 양면 접착 테이프에 의해 연질 부재(15)에 접착되어 있지만, 경질 탄성 부재(16)와 연마 패드(17)는 접착되어 있지 않다. 그리고, 연마 부재(13), 연질 부재(15), 경질 탄성 부재(16)를 통과하는 구멍(18)이 형성되어 있고, 연마 패드(17)를 경질 탄성 부재(16)에 밀어 부친 상태로 이 구멍(18)내를 진공에 가까운 저압으로 함으로써 연마 패드(17)가 경질 탄성 부재(16)에 진공 흡착에 의해 고정된다.
이와 같이 해두면, 연마 패드(17)가 마모되어 교환하는 경우에, 진공 상태를 해제하는 것만으로 용이하게 연마 패드(17)를 분리할 수 있어 교환이 용이하다. 특히, 웨이퍼보다도 크기가 작은 소경의 연마 패드를 사용하는 경우에는, 구멍(18)의 갯수가 적기 때문에, 진공 흡착 기구를 설치하는 것이 용이하며, 유효하다. 또한, 소경 패드의 경우, 교환 빈도가 높아지기 때문에, 이러한 면에서도, 도 4와 같은 구성으로 해두는 것이 유효하다.
또한, 연질 부재(15), 경질 탄성 부재(16), 연마 패드(17)를 접착제나 양면 테이프 등의 접착 수단에 의해서만 접착하는 경우라도, 연마 부재(13)와 연질 부재(15) 사이 및 연질 부재(15)와 경질 탄성 부재(16) 사이에 박리 강도가 강한 접착 수단을 이용하고, 경질 탄성 부재(16)와 연마 패드(17) 사이에 박리 강도가 약한 접착 수단을 이용함으로써 연마 패드(17)를 경질 탄성 부재(16)로부터 용이하게 박리할 수 있다. 이에 따라, 상기 진공 흡착 기구를 설치한 실시 형태와 마찬가지로 마모된 연마 패드(17)를 용이하게 교환할 수 있다.
또한, 연마 부재(13)와 연질 부재(15) 사이 및 연질 부재(15)와 경질 탄성 부재(16) 사이의 접착층의 180° 박리 접착력은 1500 g/25 mm보다 크고, 경질 탄성 부재(16)와 연마 패드(17) 사이의 접착층의 180° 박리 접착력은 1000 g/25 mm보다 작은 것이 바람직하다.
도 5는 본 발명의 실시 형태의 일례인 반도체 디바이스 제조 프로세스를 도시하는 흐름도이다. 반도체 디바이스 제조 프로세스를 개시하여 우선 단계 S100에서 다음 단계(S101∼S104) 중에서 적절한 처리 공정을 선택한다. 선택에 따라 단계(S101∼S104) 중 어느 하나로 진행한다.
단계(S101)는 실리콘 웨이퍼의 표면을 산화시키는 산화 공정이다. 단계 (S102)는 CVD 등에 의해 실리콘 웨이퍼 표면에 절연막을 형성하는 CVD 공정이다. 단계(S103)는 실리콘 웨이퍼 상에 전극을 증착 등의 공정으로 형성하는 전극 형성 공정이다. 단계(104)는 실리콘 웨이퍼에 이온을 주입하는 이온 주입 공정이다.
CVD 공정 또는 전극 형성 공정 후에, 단계(S105)로 진행한다. 단계(S105)에서 CMP 공정을 실시하는지 여부를 판단하고, 실시하는 경우는 단계(S106)의 CMP 공정으로 진행한다. CMP 공정을 행하지 않는 경우는, 단계(S106)를 바이패스한다. CMP 공정에서는 본 발명에 따른 연마 장치에 의해 층간 절연막의 평탄화나 반도체 디바이스 표면의 금속막의 연마에 의한 다마신의 형성 등이 행해진다.
CMP 공정 또는 산화 공정 후에 단계(S107)로 진행한다. 단계(S107)는 포토리소 공정이다. 포토리소그래픽 공정에서는, 실리콘 웨이퍼로의 레지스트의 도포, 노광 장치를 이용한 노광에 의한 실리콘 웨이퍼로의 회로 패턴의 베이킹, 노광한 실리콘 웨이퍼의 현상이 행해진다. 또한 다음 단계(S108)는 현상한 레지스트 이외의 부분을 에칭에 의해 절삭하고, 그 후 레지스트 박리가 행해지며, 에칭이 끝나 필요없게 된 레지스트를 제거하는 에칭 공정이다.
다음에 단계(S109)에서 필요한 전 공정이 완료되었는지를 판단하고, 완료되지 않았으면 단계(S100)로 되돌아가서 이전의 단계를 반복하여, 실리콘 웨이퍼 상에 회로 패턴이 형성된다. 단계(S109)에서 전 공정이 완료되었다고 판단되면 공정을 종료한다.
이하에서는, 본 발명의 연마체의 실시예와 비교예에 대해서, 그 유한 요소법(finite element method)에 기초한 시뮬레이션의 결과를 설명한다. 도 6(a)에서는 시뮬레이션 모델로서 사용한 연마체가 도시되어 있다. 연마체로서는, 직방체인 것을 상정하여 도면에 도시한 바와 같이, Al로 이루어진 베이스(21)에 탄성 부직포인 SUBA(22)를 접착하고, 추가로 그 위에 스테인레스인 SUS판(23)을 적층하며, 추가로 그 위에 발포 우레탄인 IC1000(24)을 접착한 것으로 하였다. IC1000이 연마 패드에 해당하고, SUS가 경질 탄성 부재에 해당하며, SUBA가 연질 부재에 해당한다. 연마면은 한 변이 2L인 정방형으로 하고, 이러한 연마체를 통상 사용되는 200 gf/cm2의 압력으로 연마 대상물에 꽉 누르는 것을 상정하였다.
연마 대상물에는 연마체의 중앙부에 한 변이 L인 정방형의 구멍이 형성되어 있다고 가정하였다. 이것과 등가인 시뮬레이션을 행하기 위해서, 도 6(a)에 있어서, 해칭을 행한 IC1000의 최외측 표면 부분은 z 방향만의 자유도를 구속하고, 그 중앙에 마련된 한 변이 L인 정방형 부분만이 z 방향으로도 변위 가능(즉, 한 변이 L인 가공의 정방형 구멍으로 깊이 들어가는 것이 가능)한 모델로 하였다.
그리고, IC1000, SUS판, SUBA의 두께를 변화시켜 도 5(b)에 도시하는 IC1000의 깊이 들어가는 양(패드가 깊이 들어가는 양) Δh를 계산하였다. 또한, Al의 두께는 15 mm로 일정하게 하고, "웨이퍼·글로벌·리무벌 균일성"을 평가하는 경우에는 L=20 mm로 하였다. 이것은 전형적인 칩의 패턴 전체가 오목부로 되어 있는 극단적인 경우를 상정한 것이다. 또한, "로컬·패턴 평탄성"을 평가하는 경우에는 L=4 mm로 하였다. 이것은, 상정되는 최대 패턴 간격이 4 mm 정도이기 때문이다.
도 7에 "로컬·패턴 평탄성"을 시뮬레이션한 결과의 일 예를 도시한다. 도면의 횡축은 IC1000의 두께를 도시하고, 종축은 IC1000이 깊이 들어가는 양(패드가 깊이 들어가는 양) Δh를 도시한다. 도면 중의 곡선에서 a로 표시되어 있는 것은 SUS판과 SUBA를 설치하지 않고, Al 베이스에 직접 IC1000을 접착한 경우(단층)의 데이터이다. b로 표시되어 있는 것은 Al 베이스에 SUBA를 접착하고, SUS판을 설치하지 않고서, SUBA 위에 직접 IC1000을 접착한 경우(2층)의 데이터이다. c(x)로 표시되어 있는 것은 Al 베이스에 SUBA를 접착하고, 그 위에 두께 x mm의 SUS판을 접착하며, 추가로 그 위에 IC1000을 접착한 경우(3층)의 데이터이다. 또한, SUBA를 설치한 경우에 있어서 그 두께는 모든 예에서 1.27 mm이다.
또한, C(0.94)와 a에서는 이번의 계산의 유효 숫자의 범위 내에서는 양자의 차가 인정되지 않고, 따라서 도 7의 그래프 상에서의 C(0.94)와 a의 양 곡선이 일치하고 있다. 따라서, 이 일치한 곡선을 a & C(0.94)로 표시하고 있다.
"로컬·패턴 평탄성"은 패드가 깊이 들어간 양이 적을수록 좋다고 한다. 단층의 경우, 매우 양호한 데이터를 얻을 수 있는 반면, 2층의 경우에는, 패드가 깊이 들어간 양이 크고, 특히 IC1000의 두께가 얇아지면 급격히 커지기 때문에 바람직하지 못하다. 3층의 경우에는, 패드가 깊이 들어간 양은 SUS판의 두께가 두꺼워짐에 따라 작아지고 있다.
이 도면으로부터, 3층으로 한 경우에는 분명히 2층의 경우보다 양호한 데이터를 얻을 수 있는 범위로서, SUS판의 두께를 0.05 mm 이상으로 하는 것이 바람직한 것을 알 수 있다. 또한, 3층으로 한 경우, IC1000의 두께가 3 mm를 넘으면, 패드가 깊이 들어간 양은 포화하게 되기 때문에, 3 mm 이하로 하는 것이 바람직한 것을 알 수 있다.
도 8에, "웨이퍼·글로벌·리무벌 균일성"을 시뮬레이션한 결과의 1예를 도시한다. 도면의 횡축, 종축 및 도면 중의 곡선의 설명의 의미는 도 7에 있어서의 것과 동일하다. 또한, SUBA를 설치한 경우에 있어서, 그 두께는 모든 예에서 1.27 mm이다.
"웨이퍼·글로벌·리무벌 균일성"에 있어서는, 패드가 깊이 들어간 양이 큰 것이 바람직하다고 여겨지고, 일반적으로는, TTV의 약 5배가 필요하다고 여겨진다. 따라서, 현재 생각되고 있는 TTV로서 1 ㎛를 채용한 경우, 패드가 깊이 들어간 양이 5 ㎛ 이상인 것이 필요하다고 여겨진다.
전술한 바와 같이 IC1000의 두께가 3 mm 이하가 되는 경우를 생각하면, 단층의 경우는 분명히 이 기준을 충족시키지 못하고, 3층으로 한 경우에도, SUS판의 두께가 0.6 mm 이하가 아니면, IC1000의 두께가 얇아진 경우에 이 기준을 충족시키지 못하게 된다. 따라서, SUS판의 두께는 0.6 mm 이하로 하는 것이 바람직하다.
도 7, 도 8의 데이터는 상술한 바와 같이 SUBA의 두께를 1.27 mm로 설정한 경우에 있어서 얻어진 것이다. 시뮬레이션에 있어서는, SUBA의 두께를 0.5∼2.5 mm에 걸쳐 변화시켰지만, 두께의 변화에 따른 패드가 깊이 들어가는 양의 변화는 적었다. 이것은 SUBA는 연질재이기 때문에, 그 두께를 변화시켜도 패드가 깊이 들어가는 양에 부여하는 영향이 적기 때문이라고 생각된다.
본 발명의 연마체, CMP 연마 장치는 반도체 디바이스의 제조 공정 중에 있어서, 반도체의 회로 패턴을 갖는 웨이퍼를 연마하는 데 사용될 수 있다. 또한, 본 발명의 반도체의 제조 방법은 미세한 패턴을 갖는 반도체 디바이스를 제조하기 위해서 사용될 수 있다.

Claims (21)

  1. 내부에 반도체 집적 회로가 형성된 웨이퍼의 연마에 이용되는 CMP 연마 장치용 연마체로서,
    연마 패드와, 경질 탄성 부재와, 연질 부재를 이 순서로 적층하여 이루어지고,
    상기 경질 탄성 부재는 연마 중에 걸리는 연마 하중에 대한 변형량이, 상기 반도체 집적 회로의 최대 패턴에 상당하는 간격 사이에서는 상기 웨이퍼에 허용되는 단차보다 작아지고, 한 개의 칩에 상당하는 간격 사이에서는 상기 웨이퍼에 허용되는 TTV보다 커지도록 구성되는 것을 특징으로 하는 연마체.
  2. 제1항에 있어서, 상기 경질 탄성 부재는 연마제에 용해되지 않는 금속판으로 구성되어 있는 것을 특징으로 하는 연마체.
  3. 제2항에 있어서, 상기 금속판은 스테인레스판이고, 그 두께(h)가 0.1 mm＜h＜0.94 mm로 되어 있는 것을 특징으로 하는 연마체.
  4. 제1항에 있어서, 상기 연질 부재는 연마 중에 하중을 걸어 회전할 때에, 파손되지 않는 비틀림 강도를 갖는 것을 특징으로 하는 연마체
  5. 제1항에 있어서, 상기 경질 탄성 부재와 연질 부재는 접착에 의해 서로 고정되고, 상기 경질 탄성 부재와 연마 패드는 진공 흡착에 의해 서로 고정되는 것을 특징으로 하는 연마체.
  6. 제1항에 있어서, 상기 경질 탄성 부재와 연질 부재는 박리 강도가 강한 접착 수단에 의해 서로 고정되고, 상기 경질 탄성 부재와 연마 패드는 박리 강도가 약한 접착 수단에 의해 서로 고정되는 것을 특징으로 하는 연마체.
  7. 내부에 반도체 집적 회로가 형성된 웨이퍼의 연마에 이용되는 CMP 연마 장치로서, 제1항에 기재된 연마체를 갖는 것을 특징으로 하는 CMP 연마 장치.
  8. 내부에 반도체 집적 회로가 형성된 웨이퍼의 연마에 이용되는 CMP 연마 장치로서, 제5항에 기재된 연마체를 갖고, 상기 연마 패드의 외경은 연마되는 웨이퍼의 직경보다 작게 형성되는 것을 특징으로 하는 CMP 연마 장치.
  9. 내부에 반도체 집적 회로가 형성된 웨이퍼의 연마에 이용되는 CMP 연마 장치로서, 제6항에 기재된 연마체를 갖고, 상기 연마 패드의 외경은 연마되는 웨이퍼의 직경보다 작게 형성되는 것을 특징으로 하는 CMP 연마 장치.
  10. 내부에 반도체 집적 회로가 형성된 웨이퍼의 연마에 이용되는 CMP 연마 장치로서, 제4항에 기재된 연마체를 갖고, 상기 연마 패드의 외경은 연마되는 웨이퍼의 직경보다 작게 형성되고, 상기 연질 재료의 허용 전단 응력은 0.5㎏/㎠ 보다 큰 것을 특징으로 하는 CMP 연마 장치.
  11. 내부에 반도체 집적 회로가 형성된 웨이퍼의 연마에 이용되는 CMP 연마 장치용 연마체로서,
    연마 패드와, 경질 탄성 부재와, 연질 부재를 이 순서대로 적층하고,
    연마 중에 걸리는 연마 하중에 대하여, 이들 연마 패드와, 경질 탄성 부재와, 연질 부재를 합한 변형량이 상기 반도체 집적 회로의 최대 패턴에 상당하는 간격 사이에서는 상기 최대 패턴의 요철의 높이보다 작고, 1칩에 상당하는 간격 사이에서 상기 웨이퍼에 허용되는 TTV의 5배보다 커지도록 구성되는 것을 특징으로 하는 연마체.
  12. 제11항에 있어서, 상기 경질 탄성 부재는 연마제에 용해되지 않는 금속판으로 구성되는 것을 특징으로 하는 연마체.
  13. 제12항에 있어서, 상기 연마 패드는 우레탄 발포제이고, 상기 금속판은 스테인레스판이며, 상기 연마 패드의 두께는 0.1 ∼ 3㎜이고, 상기 금속체의 두께는 0.05 ∼ 0.6㎜이며, 상기 연질 부재의 두께는 0.5 ∼ 2.5㎜인 것을 특징으로 하는 연마체.
  14. 제11항에 있어서, 상기 연질 부재는 연마 중에 하중을 걸어 회전할 때에, 파손되지 않는 비틀림 강도를 갖는 것을 특징으로 하는 연마체.
  15. 제11항에 있어서, 상기 경질 탄성부재와 연질 부재는 접착에 의해 서로 고정되고, 상기 경질 탄성 부재와 연마 패드는 진공 흡착에 의해 서로 고정되는 것을 특징으로 하는 연마체.
  16. 제11항에 있어서, 상기 경질 탄성 부재와 연질 부재는 박리 강도가 강한 접착 수단에 의해 서로 고정되고, 상기 경질 탄성 부재와 연마 패드는 박리 강도가 약한 접착 수단에 의해 서로 고정되는 것을 특징으로 하는 연마체.
  17. 내부에 반도체 집적 회로가 형성된 웨이퍼의 연마에 이용되는 CMP 연마 장치로서, 제11항에 기재된 연마체를 갖는 것을 특징으로 하는 CMP 연마 장치.
  18. 내부에 반도체 집적 회로가 형성된 웨이퍼의 연마에 이용되는 CMP 연마 장치로서, 제15항에 기재된 연마체를 갖고, 상기 연마 패드의 외경은 연마되는 웨이퍼의 직경보다 작게 형성되는 것을 특징으로 하는 CMP 연마 장치.
  19. 내부에 반도체 집적 회로가 형성된 웨이퍼의 연마에 이용되는 CMP 연마 장치로서, 제16항에 기재된 연마체를 갖고, 상기 연마 패드의 외경은 연마되는 웨이퍼의 직경보다 작게 형성되는 것을 특징으로 하는 CMP 연마 장치.
  20. 내부에 반도체 집적 회로가 형성된 웨이퍼의 연마에 이용되는 CMP 연마 장치로서, 제14항에 기재된 연마체를 갖고, 상기 연마 패드의 외경은 연마되는 웨이퍼의 직경보다 작게 형성되고, 상기 연질 부재의 허용 전단 응력은 0.5㎏/㎠ 보다 큰 것을 특징으로 하는 CMP 연마 장치.
  21. 청구항 제7항 내지 제10항 및 제17항 내지 제20항 중 어느 한 항에 기재된 CMP 연마 장치를 사용하여 웨이퍼의 연마를 행하는 공정을 갖는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
KR1020037007085A 2001-07-19 2002-07-04 연마체, 화학 기계적 연마 장치 및 반도체 디바이스의제조 방법 KR100564125B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001219431 2001-07-19
JPJP-P-2001-00219431 2001-07-19
PCT/JP2002/006780 WO2003009362A1 (fr) 2001-07-19 2002-07-04 Element de polissage, dispositif de polissage mecano-chimique (cmp) et procede de production de dispositif a semi-conducteur

Publications (2)

Publication Number Publication Date
KR20040010566A KR20040010566A (ko) 2004-01-31
KR100564125B1 true KR100564125B1 (ko) 2006-03-27

Family

ID=19053436

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020037007085A KR100564125B1 (ko) 2001-07-19 2002-07-04 연마체, 화학 기계적 연마 장치 및 반도체 디바이스의제조 방법

Country Status (7)

Country Link
US (1) US20040242132A1 (ko)
EP (1) EP1408538A4 (ko)
JP (1) JPWO2003009362A1 (ko)
KR (1) KR100564125B1 (ko)
CN (1) CN1224082C (ko)
TW (1) TW537945B (ko)
WO (1) WO2003009362A1 (ko)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004023009A (ja) 2002-06-20 2004-01-22 Nikon Corp 研磨体、研磨装置、半導体デバイス及び半導体デバイス製造方法
US7348276B2 (en) * 2005-03-30 2008-03-25 Fujitsu, Limited Fabrication process of semiconductor device and polishing method
JP4937538B2 (ja) * 2005-07-13 2012-05-23 ニッタ・ハース株式会社 研磨布固定用の両面粘着テープおよびこれを備えた研磨布
KR101247065B1 (ko) * 2006-01-30 2013-03-25 엠이엠씨 일렉트로닉 머티리얼즈, 인크. 양면 웨이퍼 그라인더 및 가공물 나노토폴로지 평가 방법
DE202006004193U1 (de) * 2006-03-14 2006-06-08 Richter, Harald Adapterplatte für einen Vakuumsauger
JP4998824B2 (ja) * 2007-06-12 2012-08-15 株式会社ニコン 研磨パッドのサイズ設定方法
KR100901982B1 (ko) * 2007-07-12 2009-06-08 주식회사 실트론 접착강도 시험장치
US8430721B2 (en) * 2007-12-31 2013-04-30 Innopad, Inc. Chemical-mechanical planarization pad
DE102010040512B4 (de) 2010-09-09 2016-03-10 Infineon Technologies Ag Chip mit einer Hochfrequenzschalteranordnung und Schaltungsanordnung, Verfahren zur Herstellung einer Hochfrequenzschaltungsanordnung
KR101596561B1 (ko) * 2014-01-02 2016-03-07 주식회사 엘지실트론 웨이퍼 연마 장치
CN105500186A (zh) * 2016-01-21 2016-04-20 苏州新美光纳米科技有限公司 晶片抛光用抛光垫及抛光垫的自吸附方法
JP6765267B2 (ja) * 2016-09-28 2020-10-07 株式会社ディスコ 研磨ユニット
JP6986930B2 (ja) * 2017-11-07 2021-12-22 株式会社荏原製作所 基板研磨装置および研磨方法
JP7101812B2 (ja) * 2018-12-06 2022-07-15 三菱電機株式会社 Ｏｓｒ貼り付け装置及びｏｓｒ貼り付け方法
CN109648463B (zh) * 2018-12-14 2021-04-23 厦门大学 一种半导体晶片光电化学机械抛光加工方法
CN113414717A (zh) * 2021-08-05 2021-09-21 燕山大学 一种复合杯形抛光轮及其抛光方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287663A (en) * 1992-01-21 1994-02-22 National Semiconductor Corporation Polishing pad and method for polishing semiconductor wafers
US5938504A (en) * 1993-11-16 1999-08-17 Applied Materials, Inc. Substrate polishing apparatus
US5564965A (en) * 1993-12-14 1996-10-15 Shin-Etsu Handotai Co., Ltd. Polishing member and wafer polishing apparatus
JP2891083B2 (ja) * 1993-12-14 1999-05-17 信越半導体株式会社 シート状研磨部材およびウエーハ研磨装置
US6099954A (en) * 1995-04-24 2000-08-08 Rodel Holdings, Inc. Polishing material and method of polishing a surface
JPH0950974A (ja) * 1995-08-07 1997-02-18 Sony Corp 研磨布及び半導体装置の製造方法
US5692950A (en) * 1996-08-08 1997-12-02 Minnesota Mining And Manufacturing Company Abrasive construction for semiconductor wafer modification
JPH10156705A (ja) * 1996-11-29 1998-06-16 Sumitomo Metal Ind Ltd 研磨装置および研磨方法
US5921856A (en) * 1997-07-10 1999-07-13 Sp3, Inc. CVD diamond coated substrate for polishing pad conditioning head and method for making same
US5931724A (en) * 1997-07-11 1999-08-03 Applied Materials, Inc. Mechanical fastener to hold a polishing pad on a platen in a chemical mechanical polishing system
US5882251A (en) * 1997-08-19 1999-03-16 Lsi Logic Corporation Chemical mechanical polishing pad slurry distribution grooves
JP3152188B2 (ja) * 1997-11-28 2001-04-03 日本電気株式会社 研磨パッド
JP2000077366A (ja) * 1998-08-28 2000-03-14 Nitta Ind Corp 研磨布及びその研磨布の研磨機定盤への脱着方法
JP2001054859A (ja) * 1999-08-20 2001-02-27 Nikon Corp 研磨装置及び研磨部材
JP2001160545A (ja) * 1999-12-02 2001-06-12 Okamoto Machine Tool Works Ltd 半導体基板上の白金層の化学機械研磨方法
US6402591B1 (en) * 2000-03-31 2002-06-11 Lam Research Corporation Planarization system for chemical-mechanical polishing
US6561889B1 (en) * 2000-12-27 2003-05-13 Lam Research Corporation Methods for making reinforced wafer polishing pads and apparatuses implementing the same

Also Published As

Publication number Publication date
CN1494734A (zh) 2004-05-05
JPWO2003009362A1 (ja) 2004-11-11
EP1408538A4 (en) 2008-07-09
WO2003009362A1 (fr) 2003-01-30
CN1224082C (zh) 2005-10-19
US20040242132A1 (en) 2004-12-02
EP1408538A1 (en) 2004-04-14
TW537945B (en) 2003-06-21
KR20040010566A (ko) 2004-01-31

Similar Documents

Publication Publication Date Title
KR100564125B1 (ko) 연마체, 화학 기계적 연마 장치 및 반도체 디바이스의제조 방법
KR101627897B1 (ko) 반도체 웨이퍼 연마 방법
KR101367010B1 (ko) 흡착 장치, 연마 장치, 반도체 디바이스 및 반도체 디바이스 제조 방법
JP4575539B2 (ja) 化学的機械研磨プロセス及びその構成要素
US6306021B1 (en) Polishing pad, polishing method, and polishing machine for mirror-polishing semiconductor wafers
JP3152188B2 (ja) 研磨パッド
US20060229000A1 (en) Polishing pad
US20090011679A1 (en) Method of removal profile modulation in cmp pads
JPH0621028A (ja) 半導体ウェーハの中間膜平坦化装置
US20110244768A1 (en) Polishing pad and method of use
US6942549B2 (en) Two-sided chemical mechanical polishing pad for semiconductor processing
JPH0677185A (ja) 半導体ウエハの研磨用パッド及び研磨方法
US7189155B2 (en) Polishing body, polishing apparatus, semiconductor device, and semiconductor device manufacturing method
JPH0950974A (ja) 研磨布及び半導体装置の製造方法
JP2007027166A (ja) 半導体装置の製造方法および半導体製造装置
US6824452B1 (en) Polishing pad and process of chemical mechanical use thereof
JP2000354952A (ja) 研磨部材、研磨方法、研磨装置、半導体デバイス製造方法、及び半導体デバイス
JP3047904B1 (ja) 研磨装置
JP2001212752A (ja) 研磨体、研磨装置、半導体デバイス製造方法、及び半導体デバイス
JP2001079755A (ja) 研磨体及び研磨方法
JP7253475B2 (ja) 研磨パッド及び研磨パッドをコンパクト化する方法
JP2007305745A (ja) 研磨体、研磨装置、これを用いた半導体デバイス製造方法およびこの方法により製造される半導体デバイス
JP2007035917A (ja) 研磨パッド、シリコンウエハおよび研磨機
JP2000117618A (ja) 研磨パッドとその製造方法
US20080125018A1 (en) Solution for fixed abrasive chemical mechanical polishing process and fixed abrasive chemical mechanical polishing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20180302

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20200302

Year of fee payment: 15