CN1224082C - 抛光体、cmp抛光设备及半导体器件制造方法 - Google Patents

抛光体、cmp抛光设备及半导体器件制造方法 Download PDF

Info

Publication number
CN1224082C
CN1224082C CNB028059743A CN02805974A CN1224082C CN 1224082 C CN1224082 C CN 1224082C CN B028059743 A CNB028059743 A CN B028059743A CN 02805974 A CN02805974 A CN 02805974A CN 1224082 C CN1224082 C CN 1224082C
Authority
CN
China
Prior art keywords
polishing
wafer
polishing pad
hard elastics
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB028059743A
Other languages
English (en)
Other versions
CN1494734A (zh
Inventor
星野进
宇田丰
菅谷功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nikon Corp
Original Assignee
Nikon Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nikon Corp filed Critical Nikon Corp
Publication of CN1494734A publication Critical patent/CN1494734A/zh
Application granted granted Critical
Publication of CN1224082C publication Critical patent/CN1224082C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/11—Lapping tools
    • B24B37/20—Lapping pads for working plane surfaces
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24D—TOOLS FOR GRINDING, BUFFING OR SHARPENING
    • B24D13/00—Wheels having flexibly-acting working parts, e.g. buffing wheels; Mountings therefor
    • B24D13/20—Mountings for the wheels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Finish Polishing, Edge Sharpening, And Grinding By Specific Grinding Devices (AREA)

Abstract

抛光目标晶片11通过抛光头12保持，并与抛光头12一起旋转。通过使用粘结剂或双面胶带等粘结的方法将抛光体14固定至抛光元件13。如图2(b)所示，抛光体14通过层叠软元件15、硬弹性元件16和抛光垫17构成。硬弹性元件16的构造使其在抛光过程中应用抛光负载时的变形量小于上述晶片在相当于上述半导体集成电路的最大图案的间隔中的允许阶差，并大于上述晶片在相当于一个芯片的间隔中所允许的TTV。因此，可以同时满足“晶片整体去除一致性”和“局部图案平面度”的要求。

Description

抛光体、CMP抛光设备及半导体器件制造方法
技术领域
本发明涉及一种用于抛光内部含有所形成半导体集成电路的晶片的CMP抛光设备，一种用于这种CMP抛光设备的抛光体，和一种使用这种CMP抛光设备的半导体器件制造方法。
背景技术
由于半导体集成电路已经变得越来越精细化且集成度越来越高，半导体制造工艺中涉及的单个工序已经变得越来越多和越来越复杂。因此，半导体器件的表面并不总是平面。半导体器件表面上存在阶差(step differences)，导致线路的台阶断路(step breakage)和电阻局部增加等，从而导致线路中断和电容下降。此外，在绝缘膜中，这种阶差也导致耐压性能的恶化而发生漏电。
同时，由于半导体集成电路已经变得越来越精细化且集成度越来越高，用于光刻法的半导体曝光装置的光源的波长变得越来越短，用于这种半导体曝光装置的数值孔径或所谓的透射镜的NA变得越来越大。因此，用于这种半导体曝光装置的透射镜的焦点深度实际上已经变得越来越浅。为了处理焦点深度的浅度的这种增加，就要求半导体表面具有比目前所能获得的更大的平整度。
具体说来，如图9所示的平整化技术已经在半导体制造工艺中变得必不可少。图9表示用于半导体制造工艺中的平整化技术的示意图，并显示半导体设备的截面图。在图9中，31指示硅晶片，32指示由SiO2构成的层间绝缘膜，33指示由Cu构成的金属膜，34指示半导体器件。
图9(a)表示半导体器件表面上的层间绝缘膜32的平整化示例。图9(b)表示通过抛光半导体器件表面上的金属膜33形成所谓金属镶嵌(damascene)的示例。化学机械抛光或化学机械平整化(以下简称“CMP”)技术被广泛地用作平整化这种半导体器件表面的方法。目前，CMP技术是可以用于平整化硅晶片整个表面的唯一方法。
CMP是在硅晶片镜面抛光方法的基础上发展而来，其使用如图10所示类型的CMP设备执行。在图10中，35指示抛光元件，36指示保持抛光对象的元件(以下在某些情况下简称“抛光头”)，37指示作为抛光对象的硅晶片，38指示抛光剂供给部件，39指示抛光剂。抛光元件35包含固定至抛光台40表面的抛光垫41。薄板状泡沫聚氨酯广泛地用作这样的抛光垫41。
抛光目标37通过抛光头36保持，因此在旋转时导致其摆动，并以一定的压力被压向抛光元件35的抛光垫41。抛光元件35也旋转，因此在抛光元件35和抛光目标37间形成相对运动。在这种状态下，从抛光剂供给部件38将抛光剂39施加至抛光垫41的表面。抛光剂39沿抛光垫41的表面扩散，并在抛光元件35和抛光目标37相对运动时进入抛光垫41和抛光目标37间的区域，因此待抛光的抛光目标37的表面被抛光。具体说来，通过抛光元件35和抛光目标37间的相对运动以及抛光剂39的化学反应所导致的机械抛光协同效应，完成良好的抛光工序。
与空白状态的晶片表面不同，内部含有所形成半导体集成电路的晶片表面不平整；具体说来，在其中形成芯片的部分与其中没有形成芯片的部分间通常有阶差。因此，如果抛光这种晶片，就要求消除局部凹凸部分(这称作“局部图案平面度”)，同时依照晶片衬底本身的大周期凹凸(起伏)部分抛光晶片，即与这种凹凸(起伏)保持一致(这称为“晶片整体去除一致性”)。
为了满足这种要求，已经开发了一种方法，其中抛光体通过将抛光垫和软垫粘贴在一起形成，使用这种抛光体取代图10所示的抛光垫41。具体说来，如图11所示，通过将抛光垫42和具有低弹性模量及大压缩变形率的垫43粘贴在一起形成抛光体44，此抛光体44被固定至抛光台40。
在这种情况下，当执行如图10所示类型的抛光时，通过抛光垫42应用于晶片37的大起伏部分的力导致垫43遭受压缩变形，于是抛光垫42也变形以符合这种变形。因此，可以根据晶片37表面的起伏确定抛光量，从而执行抛光。同时，在局部凹凸情况下，抛光垫42的变形相对较小；因此，可以通过抛光去除这种凹凸部分。
近年来，半导体集成电路的集成度变得越来越高；因此，已经开始使用0.1μm或更小的布线规则(wiring rule)。此外，系统LSI的抛光需求已经增加，在系统LSI中，图案密度分布已经变得紧凑。如果抛光具有通过精细布线规则确定的图案或内部形成严格密度分布的图案的晶片，即使采用上述类型的抛光体，也很难同时满足“晶片整体去除一致性”和“局部图案平面度”的要求。具体说来，在这种晶片的情况下，局部凹凸部分趋向于较大；因此，由于所伴随的垫43的压缩变形和与垫43的这种变形一致的抛光垫42的变形，难以保证“局部图案平面度”。
发明内容
本发明的目的是解决这种问题。本发明的目标是提供一种抛光体，其即使在抛光具有采用0.1μm或更小的布线规则的图案或内部形成紧凑密度分布的图案的晶片的情况下，也可以同时满足“晶片整体去除一致性”和“局部图案平面度”的要求，一种使用这种抛光体的CMP抛光设备，和一种使用这种CMP设备的半导体器件制造方法。
用来获得上述目标的本应用的第一发明是用于CMP抛光设备的抛光体，用于抛光内部形成半导体集成电路的晶片，其中抛光垫、硬弹性元件和软元件以这种顺序层叠，上述硬弹性元件的构造使其在抛光过程中应用抛光负载时的变形量小于上述晶片在相当于上述半导体集成电路的最大图案的间隔中的允许阶差，并大于上述晶片在相当于1芯片的间隔中所允许的TTV。
这里，术语“TTV(总体厚度偏差)”指晶片整体的凹凸度。图1中显示相当于半导体集成电路的最大图案的间隔和相当于1芯片的间隔。
图1(a)表示抛光前晶片的截面图。此图中，1指示晶片衬底，2指示由电路和线路等构成的图案，3指示层间绝缘层。由电路和线路构成的图案2形成于衬底1的表面上，而层间绝缘层3形成于图案2之上，因此由电路和线路构成的图案2互相绝缘。相当于半导体集成电路的最大图案的间隔指相当于层间绝缘膜3的凹入部分的距离a的间隔，此凹入部分覆盖在一个芯片内彼此相隔最远的电路和线路的图案2。目前，相当于这种半导体集成电路的最大图案的间隔大约为4mm。
图1(b)表示单个晶片，在此晶片1上含有所形成的多个芯片5。相当于1芯片的间隔指相当于在芯片为正方形时的一边b。目前，此间隔大约为20mm。在芯片不是正方形时，或在晶片上形成不同尺寸的芯片的情况下，此间隔指相当于最大边的距离。
此外，硬弹性元件指杨氏模量为10,000Kg/mm2或更大的一种弹性元件；金属元件可以印证为典型例子。软元件指当施加1Kg/mm2的压力时具有10％或更大压缩率的一种元件；包含气泡或弹性无纺布纤维的氯丁二烯橡胶元件可以引作典型例子。
在本方法中，硬弹性元件被夹在抛光垫和软元件之间。另外，设定在抛光过程中加载时此硬弹性元件的变形量，以使此变形量小于上述晶片在相当于上述半导体集成电路的最大图案的间隔中的允许阶差。因此，由于硬弹性元件未遭受超过在相当于最大图案的间隔内允许阶差的变形，就可以保证“局部图案平面度”。
同时，设定在抛光过程中加载时此硬弹性元件的变形量，以使此变形量大于上述晶片在相当于1芯片的间隔中所允许的TTV。因此，硬弹性元件可以依照沿相当于1芯片的距离的阶差变形，并且抛光垫也表现与这些阶差一致的相应变形，因而可以按照这些阶差执行统一数量的抛光。因此可以保证“晶片整体去除一致性”。
用来获得上述目标的本应用的第二发明是第一发明的抛光体，其中上述硬弹性元件由不能溶解在抛光剂中的金属板制成。
在上述第一发明中，对上述硬弹性元件的材料没有作特别规定。因此，例如，可以使用硬塑料或硬橡胶。但是，硬塑料或硬橡胶等的杨氏模量较小；因而，如果这种材料用于上述第一发明中，元件的厚度必须设定为较大值。如果增加此厚度，两个表面的取向平行度恶化；此外，在抛光过程中所产生的热导致的温度不规则性引起的热膨胀的不规则性，且这种不规则性导致平整度的恶化。
在本发明中，由于上述硬弹性元件由金属形成，硬弹性元件的杨氏模量较高；因此，可以降低此元件的厚度。因而，两个表面的取向平行度可以保持在适当值，并可以降低热膨胀不规则性，于是平整度可以保持在适当值。此外，将所用金属的类型限于不会溶解在抛光剂中的金属的原因如下：具体说来，如果金属溶于抛光剂，这就可能是对形成于晶片上的半导体集成电路具有有害作用的情况。不锈钢和钛可以引作不会溶于常用抛光剂的金属的例子。
用来获得上述目标的本应用的第三发明是上述第二发明的抛光体，其中上述金属板为不锈钢板，此板的厚度h的范围为0.1mm＜h＜0.94mm。
在本方法中，在通常抛光晶片的情况下，可以获得上述第一方法中的效果；此外，也可以获得上述第二方法中的效果。另外，不锈钢板容易获得，且比其它材料便宜。
如将在随后的实施方式所述的那样，如果假定布线规则为0.35μm时所允许阶差为0.35μm且TTV为5μm，假定布线规则为0.10μm时所允许阶差为0.10μm且TTV为2μm，假定相当于半导体集成电路最大图案的间隔为4mm，相当于1芯片的间隔为20mm，不锈钢厚度h取值范围为0.1mm＜h＜0.94mm时在表面压力为100g/cm2至700g/cm2的范围内能够满足由上述第一发明所确定的条件。因此，在本发明中，对不锈钢厚度的限制如上所述。
用来获得上述目标的本应用的第四发明是用于抛光内部形成半导体集成电路的晶片的CMP抛光设备的抛光体，其中抛光垫、硬弹性元件和软元件以这种顺序层叠，这些部件的构造使抛光垫、硬弹性元件和软元件在抛光过程中应用抛光负载时的组合变形量小于在相当于上述半导体集成电路的最大图案的间隔中的上述最大图案的凹凸部分高度，并大于上述晶片中所允许的TTV的5倍。
术语“最大图案的凹凸部分高度”指相当于图1(a)中部分a的凹入部分的深度。
在本方法中，硬弹性元件夹在抛光垫和软元件之间。此外，抛光垫、硬弹性元件和软元件在抛光过程中应用抛光负载时的组合变形量小于在相当于上述半导体集成电路的最大图案的间隔中的上述最大图案的凹凸部分高度。因此，由于抛光体未遭受超过在相当于最大图案的间隔中的最大图案的凹凸部分高度，可以将抛光后图案间的阶差抑制在小于最大图案凹凸部分高度的偏差范围内。因此，可以保证“局部图案平面度”。
此外，设定抛光垫、硬弹性元件和软元件在抛光过程中应用抛光负载时的组合变形量，使此变形量大于晶片中在相当于1芯片的间隔内所允许的TTV的5倍。通常地，如果要获得“晶片整体去除一致性”，已知抛光体的变形量必须等于或大于所要求TTV的5倍。因此，作为如此设定的抛光垫、硬弹性元件和软元件组合变形量的结果，此变形量大于晶片中在相当于1芯片的间隔内所允许的TTV的5倍，在相当于1芯片的距离内存在阶差的情况下抛光垫变形也与阶差一致。因此，可以按照这些阶差执行统一数量的抛光。因而，可以保证“晶片整体去除一致性”。
用来获得上述目标的本应用的第五发明是第四发明的抛光体，其中上述硬弹性元件由不能溶解在抛光剂中的金属板制成。
在上述第四发明中，对上述硬弹性元件的材料没有作特别规定。因此，例如，可以使用硬塑料或硬橡胶。但是，由于硬塑料或硬橡胶等的杨氏模量较小，如果这种材料用于上述第四装置中，厚度必须增加。厚度增加时，两个表面的取向平行度恶化；此外，在抛光过程中所产生的热导致的温度不规则性引起的热膨胀的不规则性，且这种不规则性导致平整度的恶化。
在本发明中，由于上述硬弹性元件使用金属材料，其杨氏模量较高；因此，可以降低此元件的厚度。因而，两个表面的取向平行度可以保持在适当值，并可以降低热膨胀不规则性，于是平整度可以保持在适当值。此外，将所使用金属的类型限于不会溶解在抛光剂中的金属的原因如下：具体说来，如果金属溶于抛光剂，这就可能是对形成于晶片上的半导体集成电路具有有害作用的情况。不锈钢和钛可以引作不会溶于常用抛光剂的金属的例子。
用来获得上述目标的本应用的第六发明是上述第五发明的抛光体，其中上述抛光垫由聚氨酯泡沫材料构成，上述金属板为不锈钢板，上述抛光垫的厚度为0.1-3mm，上述金属体的厚度为0.05-0.6mm，上述软元件的厚度为0.5-2.5mm。
聚氨酯泡沫材料是抛光垫的优良材料；此外，不锈钢容易获得，且较其它材料便宜。在使用这些材料的情况下，如将在后面的具体实施方式所述，通过如上所述设定抛光垫、金属板和软元件的厚度，在优越的条件下，可以同时满足“晶片整体去除一致性”和“局部图案平面度”的要求。
如果抛光垫的厚度小于0.1mm，用于疏导浆料的槽被消除，此槽通常形成在抛光垫内。因此，在本方法中，抛光垫的厚度被限制在0.1mm以上。此外，即使抛光垫的厚度超过3mm，也不能获得特别的好处，在这种抛光体与如上所述没有金属板夹在其它部件间的抛光体之间没有大的差别；因此，在本方法中，抛光垫的厚度被限制在3mm以下。
如果金属体的厚度小于0.05mm，“局部图案平面度”随抛光垫的厚度减小而恶化，因此在这种抛光体与如上所述没有金属板夹在其它部件间的抛光体之间没有大的差别。因而，在本方法中，金属体的厚度被限制在0.05mm以上。另一方面，如果金属体的厚度超过0.6mm，在晶片的TTV为1μm的情况下不可能实现上述第四发明的限制条件；因此，在本方法中，金属体的厚度被限制在0.6mm以下。
由于软元件位于金属体的背表面上，软元件的厚度对“晶片整体去除一致性”或“局部图案平面度”的影响不大。但是，由于本发明在为了推导关于上述各数值的限制的实验(模拟)中其取值范围为0.5-2.5mm，因此其厚度被限制在此范围内。
用来获得上述目标的本应用的第七发明是上述第一至第六发明任何其中之一的抛光体，其中上述软元件的抗扭强度使其在抛光过程中加载旋转时不被损坏。
在本发明中，上述软元件的抗扭强度使其在抛光过程中加载旋转时不被损坏；因此，可以顺利地执行抛光。
用来获得上述目标的本应用的第八发明是上述第一至第七发明任何其中之一的抛光体，其中上述硬弹性元件和软元件通过粘结固定，上述硬弹性元件和抛光垫通过真空吸附固定。
在本发明中，由于硬弹性元件和抛光垫通过真空吸附固定，当抛光垫损坏时，抛光垫可以容易地替换。
用来获得上述目标的本应用的第九发明是上述第一至第七发明任何其中之一的抛光体，其中上述硬弹性元件和软元件通过剥离强度较强的粘结方法固定，上述硬弹性元件和抛光垫通过剥离强度较弱的粘结方法固定。
在本发明中，由于上述硬弹性元件和软元件通过剥离强度较强的粘结方法(粘结剂或双面胶带等)固定，上述硬弹性元件和抛光垫通过剥离强度较弱的粘结方法(粘结剂或双面胶带等)固定，因此可以在硬弹性元件和软元件仍保持结合的情况下将抛光垫从硬弹性元件剥离。因而，当抛光垫磨损时，抛光垫可以容易地替换。
用来获得上述目标的本应用的第十发明是一种CMP抛光设备，其用于抛光内部形成半导体集成电路的晶片，此设备包含上述第一至第九发明任何其中之一的抛光体。
在本发明中，由于使用上述第一至第九发明任何其中之一的抛光体，可以获得在各抛光体说明中所描述的效果。
用来获得上述目标的本应用的第十一发明是一种CMP抛光设备，用于抛光内部形成半导体集成电路的晶片，此设备包含上述第八或第九发明的抛光体，其中设定上述抛光垫的尺寸使其尺寸小于被抛光晶片的尺寸。
有两种类型的CMP抛光设备，即抛光垫尺寸大于被抛光晶片尺寸的设备，和抛光垫尺寸小于被抛光晶片尺寸的设备。在本发明中，上述第八或第九发明的抛光体被用于后面这种类型的设备中。因此，由于抛光垫的尺寸较小，通过真空吸附可以容易地完成固定，于是抛光垫可以被牢牢地固定至硬弹性元件。此外，在这种CMP设备中，由于抛光垫较小，需要频繁地替换抛光垫。因此，通过使用上述第八或第九发明的抛光体可以获得特别好的效果，其中抛光垫的替换较容易。
用来获得上述目标的本应用的第十二发明是一种CMP抛光设备，用于抛光内部形成半导体集成电路的晶片，此设备包含上述第七发明的抛光体，其中设定上述抛光垫的尺寸使其尺寸小于被抛光晶片的尺寸，且上述软元件的允许剪切应力大于0.5Kg/cm2。
根据本发明人获得的发现，如果CMP抛光设备中抛光垫的尺寸被设定为小于被抛光晶片的尺寸，通过设定上述软元件的允许剪切应力值大于0.5Kg/cm2，上述软元件可以具有使其在整个抛光过程中加载旋转时不被损坏的抗扭强度。
用来获得上述目标的本应用的第十三发明是一种半导体器件制造方法，其特征在于本方法含有使用上述第十至第十二发明任何其中之一的CMP抛光设备执行晶片抛光的工序。
在本发明中，可以抛光晶片，而同时满足“晶片整体去除一致性”和“局部图案平面度”的要求，这时在抛光内部形成半导体器件的晶片中所要求的。因此，可以使用浅焦点深度的半导体曝光设备，可以高产量地制造具有精细图案的半导体器件。
附图说明
图1表示相当于半导体集成电路最大图案的间隔和相当于1芯片的间隔的示意图。
图2表示构成本发明工作配置示例的CMP抛光设备和抛光体的轮廓图。
图3表示在本发明一个工作配置中软元件的表面压力(抛光压力)p与最大剪切应力τmax之间关系的曲线。
图4表示构成本发明另一工作配置的抛光体的轮廓图(截面图)。
图5表示构成本发明一个工作配置示例的半导体器件制造工艺的流程图。
图6表示用于本发明实施例和比较例中模拟模型的抛光体的轮廓示意图。
图7表示在“局部图案平面度”模拟中所获得结果的示例曲线。
图8表示在“晶片整体去除一致性”模拟中所获得结果的示例曲线。
图9表示在半导体制造工艺中平整化技术的示意图。
图10表示CMP设备的轮廓示意图。
图11表示通过将抛光垫和软垫粘在一起形成抛光体的实施例示意图。
具体实施方式
下面，将参照附图说明本发明的实施例。但是，这些说明并不限制本发明的领域。
下面将参照附图说明本发明的实施例。图2(a)表示构成本发明1实施例的CMP抛光设备和抛光体的轮廓图。图2(b)为图2(a)中标号A的部分的放大视图。在本实施方式中，抛光垫的尺寸小于晶片的尺寸，与图10所示的传统CMP设备的情况不同。
作为抛光目标的晶片11被抛光头12保持，并与抛光头12一起旋转。通过使用粘结剂或双面胶带等粘结的方法将抛光体14固定至抛光元件13。如图2(b)所示，抛光体14通过层叠软元件15、硬弹性元件16和抛光垫17构成。在本实施方式中，通过粘结剂或双面胶带等方法粘结软元件15、硬弹性元件16和抛光垫17。
抛光体14与抛光元件13一起旋转，并且同时侧移；因此，抛光垫17抛光晶片11的整个表面。在本CMP设备中，在晶片11和抛光垫17间的区域施加抛光剂；但是，图中未显示这一情况。
在本实施方式中，使用不锈钢作为硬弹性元件16的材料。此外，确定硬弹性元件16的厚度，使在抛光过程中加载导致的硬弹性元件16变形量小于晶片在相当于半导体集成电路的最大图案的间隔中的允许阶差，并大于晶片在相当于1芯片的间隔中所允许的TTV。
假定硬弹性元件16为两端固定的近似矩形梁，此梁的长度为L，厚度为h，杨氏模量为E，并均匀应用表面压力p，那么梁的最大变形量w可以表示为以下大家熟知的计算公式：
w＝pL4/(32Eh3)
如果相当于最大图案的间隔值为4mm，相当于1芯片的间隔值为20mm，设备布线规则为0.1μm，那么，假定所允许阶差为0.10μm且TTV为2μm，在L＝4mm的情况下w必须小于0.1μm，在L＝20mm的情况下w必须大于2μm。
假定表面压力p为200g/mm2，不锈钢的杨氏模量E为21,000Kg/mm2，那么满足上述条件的厚度h取值范围为0.20mm＜h＜0.62mm。如果使用杨氏模量E为400Kg/mm2硬塑料取代不锈钢，厚度h的取值范围为0.74mm＜h＜2.32mm。如果厚度太大，就有许多如上所述的不便；因此，最好使用允许较小厚度的金属作为硬弹性元件。
表1表示抛光过程中表面压力与厚度h的限制条件间的关系，其中使用不锈钢作为硬弹性元件16的材料。这里，在布线规则为0.35μm的情况下所允许阶差被设定为0.35μm，TTV被设定为5μm。
表1
     材料不锈钢(E＝21,000Kg/mm2)                      硬板的厚度h
   0.35μm布线规则(允许阶差＝0.35μm；TTV＝5μm)     0.10μm布线规则(允许阶差＝0.10μm；TTV＝2μm)
    L＝4mm   L＝20mm     L＝4mm L＝20mm
    表面压力载荷     (w＜0.35μm)   (w＞5μm)     (w＜0.1μm) (w＞2μm)
    100g/cm2     0.10mm   0.36mm     0.16mm 0.49mm
    200g/cm2     0.13mm   0.46mm     0.20mm 0.62mm
    300g/cm2     0.15mm   0.52mm     0.23mm 0.71mm
    400g/cm2     0.16mm   0.58mm     0.25mm 0.78mm
    500g/cm2     0.18mm   0.62mm     0.27mm 0.84mm
    600g/cm2     0.19mm   0.66mm     0.28mm 0.89mm
    700g/cm2     0.20mm   0.69mm     0.30mm 0.94mm
软元件15最好使用具有较大压缩变形且不易遭受塑性变形的一种元件。例如，内部含有气泡的氯丁二烯橡胶等可以用作这种元件的材料。但是，最好这种材料的抗扭强度使此元件在抛光过程中加载旋转时不被损坏。
如果满足此条件，抛光垫17将符合相当于1芯片的大起伏，因此可以执行确定抛光量的抛光，同时在局部凹凸部分具有相当于布线图案最大间隔的间隔的情况下，抛光垫17几乎表现不出变形；因此，可以同时满足“晶片整体去除一致性”和“局部图案平面度”的要求。
此外，作为本实施方式中的单独方法，不锈钢可以用作硬弹性元件16的材料，本实施方式中，可以确定各元件的厚度，使在抛光过程中加载导致的抛光垫17、硬弹性元件16和软元件15的组合变形量小于在相当于半导体集成电路的最大图案的间隔中的最大图案的凹凸部分高度，并大于晶片中在相当于1芯片的间隔内所允许的TTV的5倍。
软元件15最好使用具有较大压缩变形且不易遭受塑性变形的一种元件。例如，可以使用内部含有气泡的氯丁二烯橡胶、或弹性无纺布纤维等。但是，最好保证这种材料的抗扭强度使此元件在抛光过程中加载旋转时不被损坏。
如果满足此条件，抛光垫17将符合相当于1芯片的大起伏，因此可以执行确定抛光量的抛光，同时在局部凹凸部分具有相当于布线图案最大间隔的间隔的情况下，抛光体14几乎表现不出变形；因此，可以同时满足“晶片整体去除一致性”和“局部图案平面度”的要求。
在图2中，如果抛光垫的形状为环形，其外径为D内径为d，假定抛光过程中晶片和抛光垫间的摩擦系数为k，且表面压力p均匀地应用于抛光垫的整个表面，应用于软元件15的最大扭矩T和最大剪切应力τmax可以表示为以下大家熟知的计算公式：
T＝kpπ(D3-d3)/12
τmax＝16DT/{π(D4-d4)}
＝4kpD(D3-d3)/{3(D4-d4)}
图3中的曲线表示在图2所示的CMP抛光设备中使用外径D为170mm内径d为60mm的抛光垫，且摩擦系数k为0.35的情况下，所计算确定的表面压力(抛光压力)p(kg/cm2)与最大剪切应力τmax(kg/cm2)之间的关系。按照图3，在图2所示类型的CMP抛光设备中，如果软元件15中所允许的最大剪切应力τmax大于0.5Kg/cm2，软元件15可以具有使其在通常抛光条件下(抛光压力：1.0Kg/cm2)不受损坏的抗扭强度。
图4构成本发明另一实施方式的抛光体的轮廓图(截面图)。在图4中，与图2所示的构成元件相同的构成元件被标以相同的标号，并省略这些元件的说明。同样，在图4所示的实施方式中，软元件15、硬弹性元件16和抛光垫17的基本构造及材料与图2所示的元件相同。
在图4所示的实施方式中，软元件15被粘结剂或双面胶带固定至抛光元件13，硬弹性元件16被胶带或双面胶带固定至软元件15。但是，硬弹性元件16与抛光垫17未被固定。此外，形成穿过抛光元件13、软元件15及硬弹性元件16的孔18，抛光垫17通过真空吸附被固定至硬弹性元件16，通过将孔18内的压力设定为接近真空的低压状态，其中抛光垫17被压在硬弹性元件16上。
如果满足此条件，那么在抛光垫由于磨损被替换的情况下，通过解除真空状态，就可以容易地去除抛光垫17，因此替换很容易。特别是在使用尺寸小于晶片尺寸的小直径抛光垫的情况下，所需要的孔18的数目小，因此可以容易地提供真空吸附机制；因而，这种架构是有效的。此外，在小直径抛光垫的情况下，替换频率较高；因此图4所示的结构在这方面也同样有效。
另外，即便是在仅通过诸如粘结剂或双面胶带之类的粘结方法粘结软元件15、硬弹性元件16和抛光垫17的情况下，通过在抛光元件13与软元件15，以及软元件15与硬弹性元件16间使用具有较强剥离强度的粘结方法，并在硬弹性元件16与抛光垫17间使用剥离强度较弱的粘结方法，也可以容易地从硬弹性元件16上剥离抛光垫17。因此，可以用上述拥有真空吸附固定机制的相同实施方式，容易地替换损坏的抛光垫17。
此外，抛光元件13与软元件15间和软元件15与硬弹性元件16间的粘结层的180°剥离粘结强度最好大于1500g/25mm，且硬弹性元件16与抛光垫17间的粘结层的180°剥离粘结强度最好小于1000g/25mm。
图5的流程图表示构成本发明实施例的一种半导体器件制造工艺。半导体器件制造工艺开始后，首先在步骤S100从如下所述的从S101至S104的步骤中选择适当的工艺步骤。根据此选择，工艺前进至步骤S101至S104的其中之一。
步骤S101为氧化步骤，其中硅晶片的表面被氧化。步骤S102为CVD步骤，其中通过CVD等方法在硅晶片的表面上形成绝缘膜。步骤S103为电极形成步骤，其中通过诸如真空蒸发之类的工艺在硅晶片上形成电极。步骤S104为离子注入步骤，其中离子被注入硅晶片。
CVD步骤或者电极形成步骤之后，工艺前进至步骤S105。在步骤S105中，对是否执行CMP工序作出判断，如果要执行这种工序，工艺前进至步骤S106的CMP工序。如果不执行CMP工序，步骤S106被绕过。在CMP工序中，使用本发明的抛光设备执行层间绝缘膜的平整、或者通过抛光半导体器件表面上的金属膜形成金属镶嵌等。
CMP步骤或氧化步骤之后，工艺前进至步骤S107。步骤S107为光刻步骤。在本光刻步骤中，硅晶片被涂上一种抗蚀剂，通过使用一种曝光设备曝光，在硅晶片上烧刻电路图，并开发曝光后的硅晶片。此外，下一步骤S108为蚀刻步骤，其中通过蚀刻去除所开发抗蚀图之外的其它部分，于是抗蚀剂被剥离，蚀刻后变得不必要的抗蚀剂被去除。
接下来，在步骤S109，作出是否所有必需步骤已经完成的判断。如果这些步骤还没有完成，工艺返回至步骤S100，并重复随后的步骤，以使电路图形成在硅晶片上。如果在步骤S109判断所有的步骤已经完成，工艺结束。
【实施例】
接下来，将以本发明的抛光体及相当例为例，说明基于有限元方法的模拟结果。图6(a)表示用作模拟模型的的抛光体。形状为长方体物体被视作抛光体。如图所示，SUBA22(一种弹性无纺布纤维)被粘结至由Al构成的基21，一SUS板23(不锈钢)叠加在此无纺布纤维的上部。接着，IC1000 24(一种泡沫氨基甲酸乙酯)被粘结至此SUS板23的表面。IC1000相当于抛光垫，SUS相当于硬弹性元件，而SUBA相当于软元件。抛光表面为正方形，边长为2L，并假定这种类型的抛光体以常用的200gf/cm2的压力压向抛光目标。
为了抛光的目标，假定在抛光体的中央部分有边长为L的假设正方孔。为了执行等价模拟，使用一种模型，其中IC1000的上表面部分(图6(a)中的阴影部分)的自由度被限制在只有z方向，并且在中央形成的边长为L的正方形部分也仅在z方向可移动(即，假设的边长为L的正方形可以凹入孔中)。
那么，利用IC1000、SUS板和SUBA的厚度变化，计算图6(b)所示的IC1000凹入量(抛光垫凹入量)Δh。此外，如果固定Al厚度至15mm计算“晶片整体去除一致性”，L被设定为等于20mm。这假设一种极端情况，其中整个典型芯片的图案构成凹入部分。此外，当计算“局部图案平面度”时，L被设定为等于4mm。如此设定的原因是假定最大图案间隔大约为4mm。
图7表示“局部图案平面度”模拟的结果示例。图中横轴表示IC1000的厚度，纵轴表示IC1000的凹入量(抛光垫的凹入量)Δh。在本图所示的曲线中，a标示的曲线代表IC1000被直接粘结至Al基而不安装SUS板或SUBA的情况下(单层)的数据。b标示的曲线代表SUBA被粘结至Al基而IC1000被直接粘结至SUBA而不安装SUS板的情况下(双层)的数据。c(x)标示的曲线代表SUBA被粘结至Al基、厚度为xmm的SUS板被粘结至SUBA表面、而IC1000被粘结至SUS板表面的情况下(三层)的数据。如果安装SUBA，在所有情况下厚度为1.27mm。
此外，在本计算的有效数值范围内，c(0.94)和a间没有发现任何差别；因此，曲线c(0.94)和a在图7所示的图表中重合。因而，这些重合曲线被标示为a&c(0.94)。
当垫的凹入量较小时，认为会改进“局部图案平面度”。在单层的情况下，获得极好的数据。另一方面，在双层的情况下，垫的凹入量较大，并尤其在IC1000的厚度较小的情况下表现为急剧增加，这是不希望有的。在三层的情况下，垫的凹入量随SUS板的厚度增加而减小。
从本图可以发现最好将SUS板的厚度设定为0.05mm或更大，当使用三层时在这个范围获得的数据要明显优于在两层的情况下获得的数据。此外，如果使用三层，可以发现当IC1000的厚度超过3mm时垫的凹入量变得饱和，因此最好设定此厚度为3mm或更小。
图8表示“晶片整体去除一致性”模拟的结果示例。图中横轴和纵轴以及图中曲线的含义与图7相同。此外，如果安装SUBA，在所有情况下厚度为1.27mm。
在“晶片整体去除一致性”的情况下，认为最好垫的凹入量较大；通常地，认为此凹入量必须约为TTV的5倍。因此，如果1μm用作通常可接受的TTV，则认为垫的凹入量必须为5μm或更大。
考虑如上所述IC1000的厚度被设定为3mm或更小的情况下，在单层的情况下明显不能满足此标准，并且即便是在形成三层的情况下，如果IC1000的厚度较小也不能满足此标准，除非SUS板的厚度为0.6mm或更小。因此，最好将SUS板的厚度设定为0.6mm或更小。
图7和8中的数据是在如上所述SUBA的厚度被设定为1.27mm的情况下获得的数据。在本模拟中，SUBA的厚度在0.5至2.5mm的范围内变化；但是，由此厚度变化引起的垫凹入量的变化较小。认为此现象的原因如下：具体说来，由于SUBA为软材料，即使SUBA的厚度改变，其对垫的凹入量的影响也很小。
工业应用
本发明的抛光体和CMP抛光设备可以用于在半导体器件制造工艺中抛光含有半导体电路图案的晶片。此外，本发明的半导体制造方法可以用于制造具有精细图案的半导体器件。

Claims (10)

1.一种用于CMP抛光设备的抛光体，用于抛光内部形成半导体集成电路的晶片，其中抛光垫、硬弹性元件和软元件按顺序层叠，所述硬弹性元件的构造使此元件在抛光过程中应用抛光负载时的变形量小于所述晶片中允许的在相当于所述半导体集成电路的最大图案的间隔中的阶差，并大于所述晶片中允许的在相当于一个芯片的间隔中的总体厚度偏差；
其中所述硬弹性元件为不锈钢板，此板的厚度h的范围为0.1mm＜h＜0.94mm。
2.一种用于抛光内部形成半导体集成电路的晶片的CMP抛光设备的抛光体，其中抛光垫、硬弹性元件和软元件按顺序层叠，这些部件的构造使抛光垫、硬弹性元件和软元件的组合变形量小于在相当于所述半导体集成电路的最大图案的间隔中的所述最大图案的凹凸部分高度，并大于所述晶片中允许的总体厚度偏差的5倍；
其中所述抛光垫由聚氨酯泡沫材料构成，所述硬弹性元件为不锈钢板，所述抛光垫的厚度为0.1-3mm，所述不锈钢板的厚度为0.05-0.6mm，所述软元件的厚度为0.5-2.5mm。
3.如权利要求1或2的抛光体，其中所述软元件的抗扭强度使其在抛光过程中加载旋转时不被损坏。
4.如权利要求1或2的抛光体，其中所述硬弹性元件和软元件通过粘结固定，所述硬弹性元件和抛光垫通过真空吸附固定。
5.如权利要求1或2的抛光体，其中所述硬弹性元件和软元件通过剥离强度强的粘结装置固定，所述硬弹性元件和抛光垫通过剥离强度弱的粘结装置固定。
6.一种CMP抛光设备，用于抛光内部形成半导体集成电路的晶片，此设备包含如权利要求1的抛光体。
7.一种CMP抛光设备，用于抛光内部形成半导体集成电路的晶片，此设备包含如权利要求2的抛光体。
8.一种CMP抛光设备，用于抛光内部形成半导体集成电路的晶片，此设备包含如权利要求4的抛光体，其中设定所述抛光垫的尺寸使其尺寸小于被抛光晶片的尺寸。
9.一种CMP抛光设备，用于抛光内部形成半导体集成电路的晶片，此设备包含如权利要求5的抛光体，其中设定所述抛光垫的尺寸使其尺寸小于被抛光晶片的尺寸。
10.一种CMP抛光设备，用于抛光内部形成半导体集成电路的晶片，此设备包含如权利要求3的抛光体，其中设定所述抛光垫的尺寸使其尺寸小于被抛光晶片的尺寸，且所述软元件的允许剪切应力大于0.5Kg/cm2。
CNB028059743A 2001-07-19 2002-07-04 抛光体、cmp抛光设备及半导体器件制造方法 Expired - Lifetime CN1224082C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP219431/01 2001-07-19
JP2001219431 2001-07-19
JP219431/2001 2001-07-19

Publications (2)

Publication Number Publication Date
CN1494734A CN1494734A (zh) 2004-05-05
CN1224082C true CN1224082C (zh) 2005-10-19

Family

ID=19053436

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028059743A Expired - Lifetime CN1224082C (zh) 2001-07-19 2002-07-04 抛光体、cmp抛光设备及半导体器件制造方法

Country Status (7)

Country Link
US (1) US20040242132A1 (zh)
EP (1) EP1408538A4 (zh)
JP (1) JPWO2003009362A1 (zh)
KR (1) KR100564125B1 (zh)
CN (1) CN1224082C (zh)
TW (1) TW537945B (zh)
WO (1) WO2003009362A1 (zh)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004023009A (ja) 2002-06-20 2004-01-22 Nikon Corp 研磨体、研磨装置、半導体デバイス及び半導体デバイス製造方法
US7348276B2 (en) 2005-03-30 2008-03-25 Fujitsu, Limited Fabrication process of semiconductor device and polishing method
JP4937538B2 (ja) * 2005-07-13 2012-05-23 ニッタ・ハース株式会社 研磨布固定用の両面粘着テープおよびこれを備えた研磨布
EP1981685B1 (en) * 2006-01-30 2012-05-30 MEMC Electronic Materials, Inc. Double side wafer grinder and methods for assessing workpiece nanotopology
DE202006004193U1 (de) * 2006-03-14 2006-06-08 Richter, Harald Adapterplatte für einen Vakuumsauger
JP4998824B2 (ja) * 2007-06-12 2012-08-15 株式会社ニコン 研磨パッドのサイズ設定方法
KR100901982B1 (ko) * 2007-07-12 2009-06-08 주식회사 실트론 접착강도 시험장치
WO2009086557A1 (en) * 2007-12-31 2009-07-09 Innopad, Inc. Chemical-mechanical planarization pad
DE102010040512B4 (de) 2010-09-09 2016-03-10 Infineon Technologies Ag Chip mit einer Hochfrequenzschalteranordnung und Schaltungsanordnung, Verfahren zur Herstellung einer Hochfrequenzschaltungsanordnung
KR101596561B1 (ko) * 2014-01-02 2016-03-07 주식회사 엘지실트론 웨이퍼 연마 장치
CN105500186A (zh) * 2016-01-21 2016-04-20 苏州新美光纳米科技有限公司 晶片抛光用抛光垫及抛光垫的自吸附方法
JP6765267B2 (ja) * 2016-09-28 2020-10-07 株式会社ディスコ 研磨ユニット
JP6986930B2 (ja) 2017-11-07 2021-12-22 株式会社荏原製作所 基板研磨装置および研磨方法
JP7101812B2 (ja) * 2018-12-06 2022-07-15 三菱電機株式会社 Ｏｓｒ貼り付け装置及びｏｓｒ貼り付け方法
CN109648463B (zh) * 2018-12-14 2021-04-23 厦门大学 一种半导体晶片光电化学机械抛光加工方法
CN113414717A (zh) * 2021-08-05 2021-09-21 燕山大学 一种复合杯形抛光轮及其抛光方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5287663A (en) * 1992-01-21 1994-02-22 National Semiconductor Corporation Polishing pad and method for polishing semiconductor wafers
US5938504A (en) * 1993-11-16 1999-08-17 Applied Materials, Inc. Substrate polishing apparatus
JP2891083B2 (ja) * 1993-12-14 1999-05-17 信越半導体株式会社 シート状研磨部材およびウエーハ研磨装置
US5564965A (en) * 1993-12-14 1996-10-15 Shin-Etsu Handotai Co., Ltd. Polishing member and wafer polishing apparatus
US6099954A (en) * 1995-04-24 2000-08-08 Rodel Holdings, Inc. Polishing material and method of polishing a surface
JPH0950974A (ja) * 1995-08-07 1997-02-18 Sony Corp 研磨布及び半導体装置の製造方法
US5692950A (en) * 1996-08-08 1997-12-02 Minnesota Mining And Manufacturing Company Abrasive construction for semiconductor wafer modification
JPH10156705A (ja) * 1996-11-29 1998-06-16 Sumitomo Metal Ind Ltd 研磨装置および研磨方法
US5921856A (en) * 1997-07-10 1999-07-13 Sp3, Inc. CVD diamond coated substrate for polishing pad conditioning head and method for making same
US5931724A (en) * 1997-07-11 1999-08-03 Applied Materials, Inc. Mechanical fastener to hold a polishing pad on a platen in a chemical mechanical polishing system
US5882251A (en) * 1997-08-19 1999-03-16 Lsi Logic Corporation Chemical mechanical polishing pad slurry distribution grooves
JP3152188B2 (ja) * 1997-11-28 2001-04-03 日本電気株式会社 研磨パッド
JP2000077366A (ja) * 1998-08-28 2000-03-14 Nitta Ind Corp 研磨布及びその研磨布の研磨機定盤への脱着方法
JP2001054859A (ja) * 1999-08-20 2001-02-27 Nikon Corp 研磨装置及び研磨部材
JP2001160545A (ja) * 1999-12-02 2001-06-12 Okamoto Machine Tool Works Ltd 半導体基板上の白金層の化学機械研磨方法
US6402591B1 (en) * 2000-03-31 2002-06-11 Lam Research Corporation Planarization system for chemical-mechanical polishing
US6561889B1 (en) * 2000-12-27 2003-05-13 Lam Research Corporation Methods for making reinforced wafer polishing pads and apparatuses implementing the same

Also Published As

Publication number Publication date
KR100564125B1 (ko) 2006-03-27
US20040242132A1 (en) 2004-12-02
WO2003009362A1 (fr) 2003-01-30
JPWO2003009362A1 (ja) 2004-11-11
KR20040010566A (ko) 2004-01-31
EP1408538A4 (en) 2008-07-09
EP1408538A1 (en) 2004-04-14
CN1494734A (zh) 2004-05-05
TW537945B (en) 2003-06-21

Similar Documents

Publication Publication Date Title
CN1224082C (zh) 抛光体、cmp抛光设备及半导体器件制造方法
KR101367010B1 (ko) 흡착 장치, 연마 장치, 반도체 디바이스 및 반도체 디바이스 제조 방법
US7357703B2 (en) Chemical mechanical polishing pad and chemical mechanical polishing method
JP3152188B2 (ja) 研磨パッド
JP2008528309A (ja) 低圧研磨のための多層研磨パッド
JPH0621028A (ja) 半導体ウェーハの中間膜平坦化装置
WO2006070629A1 (ja) 研磨用パッド
JP2006513571A (ja) 化学的機械的研磨のための軟質サブパッドの使用方法
CN101801601A (zh) 抛光垫及使用方法
JP2003303793A (ja) 研磨装置および半導体装置の製造方法
KR20000016516A (ko) 전자장치의 화학 기계적 평탄화 방법 및 장치
WO2018063242A1 (en) Chemical-mechanical planarization (cmp) pad conditioner brush-and-abrasive hybrid for multi-step, preparation- and restoration-conditioning process of cmp pad
US6726538B2 (en) Sample polishing apparatus and sample polishing method
JPH0950974A (ja) 研磨布及び半導体装置の製造方法
US7189155B2 (en) Polishing body, polishing apparatus, semiconductor device, and semiconductor device manufacturing method
CN1771587A (zh) 研磨垫及其制造方法
CN112372509B (zh) 一种将抛光垫的初始状态转变为亲水性的方法和装置
JP2002059357A (ja) 研磨パッドおよび研磨装置ならびに研磨方法
JP2002246343A (ja) 研磨装置、この研磨装置を用いた半導体デバイス製造方法及びこの半導体デバイス製造方法により製造された半導体デバイス
JPH07164307A (ja) 研磨部材およびウエーハ研磨装置
KR100914604B1 (ko) 연마장치의 웨이퍼 압착 기기
US20020077053A1 (en) Flexible polishing pad having reduced surface stress
JP2001212752A (ja) 研磨体、研磨装置、半導体デバイス製造方法、及び半導体デバイス
JP2007305745A (ja) 研磨体、研磨装置、これを用いた半導体デバイス製造方法およびこの方法により製造される半導体デバイス
US20050277376A1 (en) Single component pad backer for polishing head of an orbital chemical mechanical polishing machine and method therefor

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20051019