KR100533203B1

KR100533203B1 - 반도체 장치

Info

Publication number: KR100533203B1
Application number: KR10-2000-0015071A
Authority: KR
Inventors: 다까시마아끼라; 안도후미히꼬; 사또미쓰루; 스즈끼다까시; 구마가야요시까즈; 고사까이가즈나리
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 1999-03-26
Filing date: 2000-03-24
Publication date: 2005-12-05
Also published as: JP3844936B2; TW457528B; JP2000349199A; US6281571B1; KR20000076950A

Abstract

본 발명은 기판에 형성된 작은 직경의 개구부에 외부접속단자가 설치된 반도체 장치 및 제조 방법에 관한 것으로, 단자간 피치가 작아지고, 이것에 수반되어 기판에 형성된 개구부의 직경치수가 작아져도, 확실하게 외부접속단자를 기판에 탑재하는 것을 가능하게 하는 것을 과제로 한다. 이를 위하여, 본원 발명은, 테이프형 기판(22)과, 이 기판(22)의 표면에 탑재된 반도체 칩(23)과, 기판(22)의 표면에 형성되는 동시에 반도체 칩(23)과 전기적으로 접속된 전극막(25)과, 기판(22)의 이면에 설치되는 동시에 기판(22)에 형성된 개구부(27)를 통하여 전극막(25)에 접속된 도금범프(41)를 구비한 반도체 장치에 있어서, 도금범프(41)를 전극막(25) 상에 도금에 의해 형성하고, 또한, 도금범프(41)의 최대 단면적을 S1로 하고, 개구부(27)의 면적을 S2(와)로 한 경우, S1 ≤S2 으로 되도록 구성한다.

Description

반도체 장치{SEMICONDUCTOR DEVICE}

본 발명은 반도체 장치 및 그 제조 방법에 관한 것으로, 특히 기판에 형성된 작은 직경의 개구부에 땜납 볼 등의 외부접속단자가 설치된 반도체 장치 및 그 제조 방법에 관한 것이다.

최근, 반도체 장치의 소형화·고밀도화에 수반되어, 이것에 대응할 수 있는 미세 피치 BGA(Ball Grid Array)가 많이 사용되고 있다.

이 미세 피치 BGA는, 기판의 표면측에 반도체 칩 및 이것을 오버몰드하는(overmolding) 수지 패키지가 형성되어 있고, 또 배면측에는 외부접속단자로 되는 땜납 볼이 설치되어 있다.

따라서, 반도체 장치의 더 한층의 소형화·고밀도화를 도모하기 위해서는, 땜납 볼의 볼 피치를 보다 좁힐 필요가 있다. 또, 반도체 장치에는 높은 신뢰성이 요구되고 있고, 이와 같이 땜납 볼의 협(狹) 피치화를 도모하면서도, 소정의 신뢰성을 유지시킬 필요가 있다.

도 1 및 도 2 는, 일반적인 FBGA(Fine-pitch Ball Grid Array) 구조를 갖는 반도체 장치(1A, lB)를 나타내고 있다. 도 1 에 나타난 반도체 장치(1A)는, 소위 오버몰드 타입의 BGA이다. 이 반도체 장치(1A)는, 대체로 기판(2), 반도체 칩(3), 수지 패키지(8) 및 땜납 볼(10) 등에 의해 구성되어 있다.

기판(2)은 수지 필름으로 이루어지고, 그 상부에 접착제(4)를 통하여 반도체 칩(3)이 탑재되어 있다. 또, 기판(2)의 소정 위치에는 개구부(7)가 형성되어 있고, 이 개구부(7)의 반도체 칩(3)이 탑재되는 측의 개구 가장자리에는, 예를 들면 동(Cu) 혹은 금(Au)을 도금함으로써 형성된 전극으로서 기능하는 전극막(5)이 형성되어 있다. 따라서, 개구부(7)의 한쪽의 개구 가장자리는 전극막(5)에 의해 폐색(閉塞)된 구성으로 되어 있다.

또, 개구부(7)의 내부에는 땜납으로 이루어지는 비어(via)부(9)가 형성되어 있고, 이 비어부(9)에는 땜납 볼(10)이 일체로 접합되어 있다. 따라서, 땜납 볼(10)은, 비어부(9)를 통하여 전극막(5)과 전기적으로 접속되어 있다. 이 땜납 볼(10)은 외부접속단자로서 기능하는 것이고, 기판(2)에 대해 돌출하도록 형성되어 있다.

또, 도 1 에 나타내는 오버몰드 타입의 반도체 장치(1A)에서는, 반도체 칩(3)과 전극막(5)은 와이어(6)에 의해 접속되어 있다. 수지 패키지(8)는 예를 들면 트랜스퍼몰드법을 사용하여 형성되는 것이고, 상기한 반도체 칩(3), 전극막(5) 및 와이어(6)를 보호하는 기능을 발휘한다.

한편, 도 2 에 나타내는 반도체 장치(1B)는, 소위 플립칩 타입의 FBGA이고, 반도체 칩(3)에 형성된 스터드(stud) 범프(11)(땜납 범프를 사용한 것도 있다)를 전극막(5)에 플립칩 본딩한 구성으로 되어 있다. 또한, 도 2 에 있어서, 도 1 과 동일 구성 부품에 대해서는 동일 부호를 부여하고 있다.

상기한 FBGA 구조를 갖는 반도체 장치(1A, lB)는, 외부접속단자로서 땜납 볼(10)을 사용하고 있다. 따라서, 이 반도체 장치(1A, lB)의 제조 공정에는, 땜납 볼(10)을 기판(2)에 탑재하는 볼 탑재 공정을 갖는다. 도 3 내지 도 5 는, 종래 실시되고 있던 땜납 볼(10)을 기판(2)에 탑재하는 방법(볼 탑재 방법)을 나타내고 있다. 더구나, 도 3 내지 도 5 는, 도 1 에 나타낸 반도체 장치(1A)의 제조 방법을 예로 하고 있다.

도 3 에 나타내는 볼 탑재 방법으로는, 미리 땜납 볼(10)에 플럭스(flux)(12)(혹은, 땜납 페이스트)를 도포하여 두고, 이 땜납 볼(10)을 기판(2)의 개구부(7)에 삽입한다. 도 4 는 땜납 볼(10)을 개구부(7)에 삽입한 상태를 나타내고 있다.

종래에는, 인접하는 땜납 볼간의 피치(볼간 피치)는 0.8mm 정도로 비교적 크게 떨어져 있기 때문에, 개구부(7)의 직경치수(L1)도 크게 취할 수 있었다(예를 들면, 0.30mm~0.40mm). 또, 사용하는 땜납 볼(10)의 직경(R)은, 0.40mm~0.50mm 의 것이 일반적이다. 이 때문에, 땜납 볼(10)을 개구부(7)에 삽입했을 때, 도 4 에 나타낸 바와 같이 땜납 볼(10)의 전체가 개구부(7) 내에 삽입되거나, 혹은 땜납 볼(10)이 많은 부분이 개구부(7) 내에 삽입된다.

상기와 같이 땜납 볼(10)이 개구부(7)에 삽입된 후, 리플로우 처리(가열 처리)가 행해져서 땜납 볼(10)은 용융되지만, 상기와 같이 종래에는 땜납 볼(10)의 전체 혹은 그 많은 부분이 개구부(7) 내에 삽입되어 있었기 때문에, 용융된 땜납 볼(10)은 확실하게 개구부(7)를 메워서 전극막(5)과 접합한다. 또, 잉여의 땜납은 기판(2) 상에 표면 장력에 의해 땜납 볼(10)을 형성한다. 이것에 의해서, 도 1 에 나타내는 반도체 장치(1A)가 형성된다.

한편, 도 5 에 나타내는 볼 탑재 방법으로는, 먼저 기판(2)에 인쇄법(스크린 인쇄법)을 사용하여 개구부(7) 내에 땜납 페이스트(13)를 설치한다. 상기와 같이, 종래에는 개구부(7)의 직경(L1)이 컸기 때문에, 스크린 인쇄를 행함으로써, 땜납 페이스트(13)를 용이하게 개구부(7)의 내부까지 충전시킬 수 있었다. 또, 땜납 페이스트(13)는 유기재로 이루어진 플럭스에 땜납가루를 혼입한 구성의 것이다.

이어서, 땜납 페이스트(13)가 충전된 개구부(7)에 땜납 볼(10)을 장착하고, 리플로우 처리가 행해진다. 이것에 의해서, 땜납 페이스트(13)에 포함되어 있던 유기 성분은 비산(飛散)되고, 또 땜납 분말은 용융되어 개구부(7)를 메운다. 또, 땜납 볼(10)도 용융되어 개구부(7) 내의 땜납과 접합하고, 이것에 의해서 도 1 에 나타낸 반도체 장치(1A)가 형성된다.

그런데, 근년에는 반도체 칩(3)의 고밀도화가 진행되어, 단자수가 증대되는 경향에 있다. 또, 반도체 장치가 설치되는 전자기기의 소형화에 수반되어, 반도체 장치에는 더욱더 소형화의 요구가 있다.

이것에 의해서, 근년에는 반도체 장치에 요구되는 볼간 피치는, 0.5mm 정도로 작아지게 되었다. 이와 같이, 볼간 피치를 0.5mm 정도로 하기 위해서는, 개구부의 직경치수(L1)는 0.20mm~0.25mm 정도로 작게 할 필요가 있고, 또 땜납 볼의 직경치수는 0.3mm 정도로 할 필요가 있다.

이와 같이 고밀도화로 도모된 반도체 장치의 볼 탑재 방법으로서, 도 3 및 도 4 를 이용하여 설명한 볼 탑재 방법을 적용한 경우, 땜납 볼(10)을 개구부(7)에 삽입했을 때에 땜납 볼 직경에 대해 개구부 직경이 작기 때문에 땜납 볼(10)을 충분히 개구부(7) 내에 삽입할 수 없고, 땜납 볼(10)과 전극막(5)의 사이가 크게 이간된다. 따라서, 리플로우 처리를 행하여도, 땜납 볼(10)과 전극막(5)을 전기적으로 접속할 수 없게 된다는 문제점이 생긴다.

또, 도 6 은 개구부(14)의 직경치수(L2)를 0.20mm로 한 기판(2)에 대해서, 도 5 를 이용하여 설명한 볼 탑재 방법을 적용한 예를 나타내고 있다. 도 6(A) 에 나타낸 바와 같이, 개구부(14)의 직경치수(L2)가 0.20mm~0.25mm보다 작으면, 스크린 인쇄법을 사용하여 개구부(14) 내에 땜납 페이스트(13)를 설치하려고 해도, 땜납 페이스트(13)를 개구부(14) 내에 충분히 충전할 수 없게 된다. 즉, 도시된 바와 같이, 땜납 페이스트(13)는 개구부(14)의 개구 가장자리 근방의 소정 범위에만 충전된 상태가 된다.

이 충전상태에 있어서 땜납 볼(10)을 개구부(14)에 장착하고 리플로우 처리를 행하면, 도 6(B) 에 나타낸 바와 같이, 용융된 땜납 볼(10)에 땜납 페이스트(13)의 땜납이 흡수되어서, 개구부(14) 안에는 땜납이 존재되지 않는 상태가 된다. 따라서, 직경치수(L2)가 작은 개구부(14)를 갖는 기판(2)에는, 도 5 에 나타낸 볼 탑재 방법을 적용해도, 땜납 볼(10)을 적정하게 탑재할 수 없다는 문제점이 있었다. 또한, 이와 같이 땜납 볼(10)(외부접속단자)과 전극막(5)의 사이에 간극이 형성되고, 전기적인 접속이 행해지지 않는 상태를, 이하 오픈 불량이라고 한다.

또, 도 7 에 나타낸 바와 같이, 개구부(7)의 직경(L3)이 작아짐으로써, 상대적으로 반도체 장치(1A)를 실장하는 실장기판(15)에 형성된 전극 패드(16)(도면 중, 직경을 L4로 나타낸다)는 개구부(7)에 대해 크게 된다(L3 < L4). 또, 전극 패드(16)에는, 땜납 볼(10)과의 접합성을 향상시키는 점에서 땜납도금(17)이 실시되고 있다.

상기와 같이, 전극 패드(16)가 개구부(7)에 대해 커지면, 실장시에 인가되는 열에 의해 땜납 볼(10) 및 땜납도금(17)이 용융되면, 용융된 땜납 볼(10)이 전극 패드(16)에 흡수되고 만다. 이 때문에, 도 8 에 나타낸 바와 같이, 개구부(7) 내에는 땜납이 존재하지 않는 간극부가 발생하고, 이에 따라 오픈 불량이 되는 문제점도 있었다.

또한, 종래 구성의 반도체 장치(1A)에서는, 이것을 실장기판(15)에 실장할 때, 도 9 에 나타낸 바와 같이, 비어부(9)에 크랙(19)이 다발(多發)된다는 문제점도 있었다. 이 크랙은, 반도체 칩(3)과 실장기판(15)의 열팽창차에 기인하여 발생하는 것이라고 생각된다.

또, 플렉시블(flexible) 프린트 회로기판(FPC) 혹은 TAB 테이프기판을 사용한 반도체 장치에 있어서는, 반도체 칩을 접착제에 의해 FPC 혹은 TAB 테이프기판에 고정하는 것이 일반적이다. 반도체 칩의 회로 형성면이 기판에 대향하게 되는 플립칩 타입의 반도체 장치에서는, 절연성의 접착제가 사용된다. 즉, 동(Cu) 패턴이 형성된 테이프기판에 절연성의 접착제를 도포하고, 반도체 칩을 탑재한 후, 가열함으로써 접착제를 경화시켜 반도체 칩을 기판에 고정한다. 이 경우, 접착제의 도포량을 정밀도 좋게 관리함으로써, 용이하고 또한 확실하게 반도체 칩의 고정을 행할 수 있다.

반도체 칩은, 접착제로 고정된 후, 봉지수지에 의해 봉지된다. 테이프기판, 배선 패턴, 접착제, 반도체 칩 및 봉지수지는, 다른 재료로 형성되어 있기 때문에, 이러한 부재의 선팽창률은 서로 차이가 난다. 상술의 반도체 장치의 구성에서는, 이러한 부재들이 서로 밀착되어 있고, 각 부재간에 선팽창률의 차이에 기인한 응력이 발생된다. 이러한 부재들 중, 배선 패턴이 구조적으로 가장 약하고, 온도 변화의 반복에 의해 응력이 반복 작용하면, 배선 패턴 부분이 단선되거나 외부단자가 파단되거나 하는 고장이 발생된다.

예를 들면, 선팽창률이 10~16 [ppm/℃C](ppm/℃는 10 ×10^-6/℃를 의미한다)의 접착제와, 선팽창률이 6~10 [ppm/℃]인 봉지수지를 사용한 경우를 생각한다. 이러한 재료는, 일반적으로 유리 전이 온도(Tg)도 낮고, 접착제의 유리 전이 온도는 135℃ ~ 145℃이고, 봉지수지의 유리 전이 온도는 130℃이다. 유리 전이온도가 낮은 재료는, 일반적으로 패턴 단선에 관하여는 불리한 재료이다. 그러나, 각각의 선팽창률 및 유리 전이 온도가 근사하기 때문에, 이러한 부재간에서의 열응력을 어느 정도 완화할 수 있다. 여기서, 일반적인 재료에서는, 유리 전이 온도(Tg)를 넘으면 그 선팽창률은 약 3배 이상 증가하는 것은 알려져 있다. 이 때문에, 반도체 장치의 평가 시험에 있어서의 온도 사이클의 고온측을 유리 전이 온도 이상으로 하면, 각 부재의 열응력이 매우 커져서, 단선 등의 고장의 발생 시기가 극단적으로 단축하게 된다. 그러나, 각각의 부재의 선팽창률 및 유리 전이 온도가 근사되어 있기 때문에, 이러한 부재들의 계면에서 발생하는 응력은 작다.

이것에 대해서, 예를 들면, 선팽창률이 30 ~ 40 [ppm/℃]인 접착제와, 선팽창률이 12 ~ 16 [ppm/℃]인 봉지수지를 사용한 경우에서는, 봉지수지의 유리 전이 온도는 210℃로 꽤 높아진다. 봉지수지의 유리 전이 온도가 높으면, 반도체 장치의 휘어짐을 감소시킬 수 있고, 실장 신뢰성을 향상시키는 효과가 있다. 그러나, 접착제와 봉지수지의 선팽창률이 크게 다르고, 또, 유리 전이 온도도 꽤 떨어지므로, 접착제와 봉지수지의 계면에서 발생하는 응력이 크게 되고, 그 결과, 배선 패턴의 단선 고장 및 외부단자의 파단 고장의 가능성이 증대되고 만다.

본 발명은 상기의 점에 비추어 이루어진 것이고, 외부접속단자의 단자간 피치가 작아지고, 이것에 수반되어 기판에 형성된 개구부의 직경치수가 작아져도, 확실하게 외부접속단자를 기판에 탑재할 수 있는 반도체 장치 및 그 제조 방법을 제공하는 것을 목적으로 한다.

또, 접착제의 선팽창률과 구성 부품의 선팽창률의 차이에 기인하는 배선 패턴의 단선 고장 및 외부단자의 파단 고장의 발생을 억제하여, 높은 신뢰성을 갖는 반도체 장치를 제공하는 것을 목적으로 한다.

상기 과제를 해결하기 위하여 본 발명은, 후술하는 각 수단을 강구하는 것을 특징으로 한다.

본 발명은,

테이프형 기판;

상기 테이프형 기판의 표면에 탑재된 반도체 칩;

상기 테이프형 기판의 표면에 형성되는 동시에, 상기 반도체 칩과 전기적으로 접속된 전극막; 및

상기 테이프형 기판의 이면에 설치되는 동시에, 상기 테이프형 기판에 형성된 개구부를 통하여 상기 전극막에 접속된 외부접속전극을 구비하는 반도체 장치에 있어서,

상기 외부접속전극을 상기 전극막 상에 도금에 의해 형성하고,

또한, 상기 외부접속전극의 상기 테이프형 기판으로부터 돌출한 부위의 직경치수를 S1로 하고 상기 개구부의 직경치수를 S2로 한 경우, S1 ≤ S2 가 되도록 구성한 것을 특징으로 한다.

또한, 본 발명은,

삭제

상기 외부접속전극의 재질은, 니켈, 동, 및 금의 중, 적어도 어느 하나를 사용한 것을 특징으로 한다.

또한, 본 발명은,

테이프형 기판;

상기 테이프형 기판의 표면에 탑재된 반도체 칩;

상기 외부접속전극은,

상기 전극막에 직접 형성되는 동시에, 상기 개구부의 깊이보다도 작고, 또한 개구부의 중앙 위치보다도 큰 높이를 갖는 제 1 전극부; 및

일단부가 상기 제 1 전극부에 접합되는 동시에, 타단부가 상기 개구부로부터 외부로 돌출하도록 형성된 제 2 전극부에 의해 구성되는 것을 특징으로 한다.

또한, 본 발명은,

상기 반도체 장치에 있어서,

상기 제 1 전극부의 재질로서, 니켈, 동, 및 금 중, 적어도 어느 하나를 사용하고,

또한, 상기 제 2 전극부의 재질로서 땜납을 사용한 것을 특징으로 한다.

또한, 본 발명은,

테이프형 기판;

상기 테이프형 기판의 표면에 탑재된 반도체 칩;

상기 개구부의 내벽에 상기 외부접속전극과의 접합성이 양호한 재질로 이루어진 박막을 형성한 것을 특징으로 한다.

또한, 본 발명은,

상기 반도체 장치에 있어서, 상기 박막은 도금에 의해 형성되고,

또한, 그 재질로서 니켈, 동, 및 금 중, 적어도 어느 하나를 사용한 것을 특징으로 한다.

또한, 본 발명은,

테이프형 기판;

상기 테이프형 기판의 표면에 탑재된 반도체 칩;

상기 개구부의 직경치수를 A로 하고 상기 테이프형 기판의 두께치수를 B로 했을 때, 상기 개구부의 직경치수(A)와 상기 테이프형 기판의 두께치수(B)의 비(B/A)가, 0.3 이하((B/A) ≤0.3)로 되도록 구성한 것을 특징으로 한다.

또한, 본 발명은,

반도체 칩이 탑재된 테이프형 기판에 형성된 개구부와 함께 한쪽 개구 가장자리에 도전성막이 덮여서 설치된 개구부를 갖는 수지기판에 대하여 땜납 페이스트를 인쇄하고, 상기 땜납 페이스트를 상기 개구부 내에 장전하는 땜납 페이스트 인쇄 공정; 및

상기 땜납 페이스트 인쇄 공정의 종료 후, 외부접속단자로 되는 땜납 볼을 상기 개구부에 설치하고 가열함으로써 상기 땜납 볼을 상기 전극막에 접합하는 볼 탑재 공정을 갖는 반도체 장치의 제조 방법에 있어서,

상기 땜납 페이스트 인쇄 공정에서, 상기 땜납 페이스트가 상기 전극막과 접촉하는 위치까지 깊게 삽입되도록 인쇄 처리를 행하는 것을 특징으로 한다.

또한, 본 발명은,

테이프형 기판;

상기 테이프형 기판의 표면에 탑재된 반도체 칩;

상기 반도체 칩을 상기 테이프형 기판에 고정하는 접착제;

상기 테이프형 기판에 형성되어 있고 상기 반도체 칩과 전기적으로 접속된 전극막; 및

상기 테이프형 기판에 형성된 개구부를 통하여 상기 전극막에 접속된 외부접속전극을 구비하는 반도체 장치에 있어서,

상기 접착제의 상기 테이프형 기판으로부터의 두께를 100㎛ ~ 150㎛로 한 것을 특징으로 한다.

또한, 본 발명은,

상기 반도체 장치를 제조하는 반도체 장치의 제조 방법에 있어서,

테이프형 기판에 접착제를 설치하고, 그 후에 상기 접착제 상에 반도체 칩을 탑재하며, 그 후에 상기 접착제를 경화시키기 위한 열처리를 행함으로써, 상기 반도체 칩을 상기 테이프형 기판 상에 탑재하는 칩 탑재 공정을 구비하며,

또한, 상기 칩 탑재 공정에서 상기 접착제에 대하여 열처리를 실시할 때, 상기 테이프형 기판에 대하여 상기 반도체 칩이 하부에 위치하는 방향에서 상기 가열 처리를 행하는 것을 특징으로 한다.

또한, 본 발명은,

배선기판:

상기 배선기판의 표면에 탑재된 반도체 소자:

상기 반도체 소자를 상기 배선기판에 고정하는 접착제:

상기 배선기판에 형성되어 있고, 상기 반도체 소자와 전기적으로 접속된 전극막;

상기 반도체 소자 및 상기 전극막을 봉지한 봉지수지를 구비하는 반도체 장치에 있어서,

상기 접착제의 선팽창률을, 상기 반도체 소자의 선팽창률보다 크게 하고 또한 상기 배선기판의 선팽창률보다 작게 하는 동시에, 상기 접착제의 선팽창률을 상기 봉지수지의 선팽창률에 근사시킨 것을 특징으로 한다.

또한, 본 발명은, 상기 반도체 장치에 있어서,

상기 전극막의 형성 위치를 제외한 위치에, 상기 배선기판의 불필요한 변형 발생을 방지하는 변형방지패턴을 형성한 것을 특징으로 한다.

또한, 본 발명은, 상기 반도체 장치에 있어서,

상기 첨가재는, 상기 배선기판과 상기 반도체 소자 사이의 거리에 동일한 입경(粒徑)을 갖는 입자를 포함하는 것을 특징으로 한다.

상기 각 수단은, 다음과 같이 작용한다.

본 발명에 의하면,

외부접속전극을 전극막 상에 도금에 의해 형성함으로써, 땜납 볼을 사용하는 구성에 비하여, 땜납 페이스트의 설치 처리, 땜납 볼의 반송, 위치설정 처리 등이 불필요해지기 때문에, 외부접속전극의 형성 처리를 용이화할 수 있는 동시에 저비용화를 도모할 수 있다.

또, 외부접속전극의 테이프형 기판으로부터 돌출한 부위의 직경치수(S1)를 개구부의 직경치수(S2)에 대해 작아지도록(S1≤S2) 구성함으로써, 인접하는 외부접속전극간 피치를 작게 할 수 있다. 따라서, 반도체 칩이 고밀도화하고 외부접속전극 수가 증대되어도, 이것에 대응할 수 있게 된다. 또한, 상기와 같이 S1 ≤S2 로 하는 것은, 외부접속전극의 도금속도 및 도금시간 등을 적당하게 제어함으로써 실현할 수 있다.

또, 본 발명에 기재된 바와 같이, 상기 외부접속전극의 재질로서는, 니켈, 동 및 금 중, 적어도 어느 하나를 사용할 수 있다.

또, 본 발명에 의하면,

전극막에 직접 형성되는 동시에 개구부의 깊이보다 작고, 또한 개구부의 중앙 위치보다 큰 높이를 갖는 제 1 전극부와, 일단부가 제 1 전극부에 접합되는 동시에 타단부가 개구부로부터 외부로 돌출하도록 형성된 제 2 전극부에 의해 외부접속전극을 구성함으로써, 제 2 전극부를 형성할 때, 개구부 내에서는 제 1 전극부에 형성된 상태로 되어 있다. 따라서, 제 2 전극을 제 1 전극부에 접합함으로써, 제 2 전극부와 전극막을 전기적으로 접속할 수 있다.

상기와 같이, 제 1 전극부는 개구부로부터 돌출하지 않을 정도의 높이를 갖기 때문에, 제 2 전극부를 형성할 때, 제 1 전극부와 제 2 전극부의 이간 거리는 짧아진다. 따라서, 제 2 전극부를 확실하게 제 1 전극부에 접속할 수 있고, 제 1 전극부와 제 2 전극부 사이에 간극이 형성되지 않는다. 따라서, 제 2 전극부를 제 1 전극부(즉, 전극막)에 확실하게 접속시킬 수 있어서, 반도체 장치의 신뢰성을 향상시킬 수 있다.

또, 본 발명에 기재된 바와 같이, 제 1 전극부의 재질로서는 니켈, 동 및 금 중, 적어도 어느 하나를 사용할 수 있고, 또한, 제 2 전극부의 재질로서는 땜납을 사용할 수 있다.

또, 본 발명에 의하면,

테이프형 기판에 형성된 개구부의 내벽에 외부접속전극과의 접합성이 양호한 재질로 이루어진 박막을 형성함으로써, 개구부 내에 있어서 외부접속단자에 협착부(狹窄部)(개구부 내벽과 외부접속단자의 사이에 간극이 생김으로써 발생한다)가 발생하는 것을 방지할 수 있다. 따라서, 이 협착부에 기인하여 외부접속단자에 크랙 등의 손상이 발생되는 것을 방지할 수 있고, 반도체 장치의 신뢰성을 향상시킬 수 있다.

즉, 내벽에 외부접속전극에 대해 접합성이 양호한 재질로 이루어진 박막을 형성한 개구부에 외부접속전극을 형성하면, 개구부 내에 있어서 외부접속단자는 박막(즉, 내벽)과 접합한 상태가 된다. 따라서, 외부접속단자와 개구부의 사이에 간극이 발생되지 않게 되고, 외부접속단자는 개구부의 내벽에 강고하게 접합된 상태가 되기 때문에, 개구부 내에 있어서 외부접속단자에 크랙 등의 손상이 발생되는 것을 방지할 수 있다.

또, 본 발명에 기재된 바와 같이, 박막은 도금에 의해 형성할 수 있고, 또 그 재질로서는, 니켈, 동 및 금 중, 적어도 어느 하나를 사용할 수 있다.

또, 본 발명에 의하면,

테이프형 기판에 형성된 개구부의 직경치수를 A로 하고, 테이프형 기판의 두께치수를 B로 했을 때, 개구부의 직경치수(A)와 테이프형 기판의 두께치수(B)의 비(B/A)가 (B/A) ≤0.3 로 되도록 구성함으로써, 외부접속단자와 전극막의 사이에서 오픈 불량(외부접속단자와 전극막의 사이에 간극이 형성되어 전기적으로 접속되지 않는 상태를 말한다)이 발생하는 것의 방지, 반도체 칩의 고밀도화에 대한 대응, 테이프형 기판자체의 강도 유지, 및 외부접속단자의 강도 향상을 도모할 수 있다.

즉, 개구부의 직경치수(A)를 크게 할 수록, 개구부내에 있어서의 외부접속전극의 강도는 향상되고, 또 테이프형 기판의 두께치수(B)를 작게 할 수록, 개구부 내에 있어서의 외부접속전극의 강도는 향상된다. 그런데, 상기 직경치수(A) 및 두께치수(B)를 각각 독립시켜서, 개구부의 직경치수(A)를 크게 하고, 또 테이프형 기판의 두께치수(B)를 작게 하면, 반도체 칩의 고밀도에 대응할 수 없게 되는(이것은, 직경치수(A)에 관계된다) 동시에, 테이프형 기판 자체의 강도가 저하된다(이것은, 두께치수(B)에 기인한다).

그런데, 개구부의 직경치수(A)와 테이프형 기판의 두께치수(B)에 상관 관계를 갖게 하고, 상기와 같이 (B/A) ≤ 0.3 이 되도록 개구부의 직경치수(A) 및 테이프형 기판의 두께치수(B)를 설정함으로써, 외부접속단자의 파단에 의한 오픈 불량의 발생을 억제할 수 있고, 반도체 칩의 고밀도화에 대응할 수 있으며, 테이프형 기판 자체의 강도를 유지하고, 또한 외부접속단자의 강도 향상을 도모할 수 있다.

또, 본 발명에 의하면,

테이프형 기판에 형성된 개구부에 대해 땜납 페이스트를 인쇄하여 충전하는 땜납 페이스트 인쇄 공정에서, 땜납 페이스트가 전극막과 접촉하는 위치까지 깊게 삽입되도록 인쇄 처리를 행함으로써, 볼 탑재 공정에 있어서 가열 처리를 행하여 땜납 페이스트 내의 땜납과 땜납 볼을 접합할 때, 양자간에 간극이 형성되지 않게 되고, 따라서 오픈 불량의 발생을 억제할 수 있다. 이것에 의해서, 반도체 장치의 신뢰성을 향상시킬 수 있다.

또, 본 발명에 의하면,

반도체 칩을 테이프형 기판에 탑재할 때에 사용하는 접착제의 두께를 100㎛ ~ 150㎛의 두께치수로 설정함으로써, 반도체 장치를 실장기판에 실장한 후에 반도체 칩과 실장기판의 열팽창차에 기인하여 외부접속단자가 손상되는 것을 방지할 수 있다.

즉, 반도체 칩과 실장기판의 열팽창률이 다른 경우, 가열 시에 있어서 이 열팽창차에 기인하여 외부접속단자에 큰 응력이 집중되어서, 최악의 경우에는 외부접속단자가 파단될 우려가 있다.

그런데, 반도체 칩과 테이프형 기판의 사이에 개장(介裝)되는 접착제의 두께를 100㎛ ~ 150㎛의 두께치수로 설정함으로써, 접착제는 완충재로서 기능하고, 따라서 외부접속단자에 집중하는 응력을 완화할 수 있다. 이것에 의해서, 반도체 칩과 실장기판의 열팽창차에 기인한 외부접속단자의 손상을 방지할 수 있다.

또, 본 발명에 의하면,

칩 탑재 공정에서 접착제에 대해 열처리를 실시할 때, 테이프형 기판에 대해 반도체 칩이 하부에 위치하는 방향에서 가열 처리를 행함으로써, 이 가열 처리 시에 있어서 반도체 칩의 자중(自重)은, 반도체 칩을 테이프형 기판으로부터 이간시키도록 작용한다. 이것에 의해서, 두께가 큰 접착제를 용이하게 그리고 확실하게 형성할 수 있다.

또, 본 발명에 의하면, 접착제의 선팽창률을 최적화함으로써, 기판과 반도체 칩 사이에 위치하는 배선 패턴에 작용하는, 열팽창차에 의한 응력을 저감할 수 있다. 따라서, 배선 패턴의 단선, 파단 고장이 억제되어, 높은 실장 신뢰성을 달성할 수 있다.

또, 본 발명에 의하면, 전극막의 형성 위치를 제외한 위치에, 배선기판의 불필요한 변형 발생을 방지하는 변형 방지 패턴을 형성함으로써, 접착제의 두께에 불균형이 발생되는 것을 방지할 수 있고, 따라서 배선 패턴의 단선 고장의 억제를 확실하게 행할 수 있다.

또, 본 발명에 의하면, 배선기판과 반도체 소자 사이의 거리에 동일한 입경을 갖는 입자를 접착제에 첨가함으로써, 접착제층의 두께를 소정의 균일한 두께로 할 수 있다. 따라서, 배선기판의 불필요한 변형이 방지되고, 배선 패턴의 단선 고장의 억제를 확실하게 행할 수 있다.

실시형태

다음에, 본 발명의 실시의 형태에 대해서 도면과 함께 설명한다.

도 10 은, 본 발명의 제 1 실시예인 반도체 장치(20A)의 주요부를 확대하여 나타내는 단면도이다. 동도면에 나타낸 바와 같이, 본 실시예에 의한 반도체 장치(20A)는 FBGA 타입의 패키지 구조를 갖고 있고, 따라서 미세 피치화가 도모되고 있다. 이 반도체 장치(20A)는, 대체로 테이프형 기판(22)(이하, 단순히 기판(22)라고 한다), 반도체 칩(23), 와이어(26), 수지 패키지(28) 및 도금범프(41)(외부접속단자) 등에 의해 구성되어 있다.

기판(22)은, 수지 테이프(48)와 전극막(25)으로 구성된다. 수지 테이프(48)는, 예를 들면 폴리이미드 등의 수지 테이프이고, 그 표면(22A)에는 반도체 칩(23)이 접착제(24A)를 통하여 탑재되어 있다.

또, 기판(22)의 소정 위치에는 개구부(27)가 형성되어 있고, 이 개구부(27)의 반도체 칩(23)이 탑재되는 측의 개구 가장자리에는, 예를 들면 동(Cu) 혹은 금(Au)을 도금함으로써 형성되고 전극으로서 기능하는 전극막(25)이 형성되어 있다. 따라서, 개구부(27)의 표면(22A)측의 개구 가장자리는 전극막(25)에 의해 폐색된 구성으로 되어 있다. 또한, 개구부(27)를 형성함에는, 예를 들면 기판(22)에 대해 레이저 가공을 행함으로써 용이하게 형성할 수 있다.

반도체 칩(23)을 탑재면(22A)에 탑재할 때, 본 실시예에서는 반도체 칩(23)이 페이스업(face-up)이 되도록 탑재된다. 따라서, 반도체 칩(23)의 회로 형성면은 도면의 위쪽에 위치하게 되고, 와이어(26)가 본딩되는 패드도 반도체 칩(23)의 위쪽에 위치한 구성이 된다.

와이어(26)의 일단부는 이 반도체 칩(23)의 위쪽에 형성된 패드에 본딩되고, 또 타단부는 전극막(25)에 본딩되어 있다. 또, 수지 패키지(28)는, 예를 들면 트랜스퍼몰드법을 사용하여 형성되어 있고, 상기한 반도체 칩(23), 전극막(25) 및 와이어(26) 등을 보호하는 기능을 발휘한다.

도금범프(41)는 외부접속단자로서 기능하는 것이고, 본 실시예에서는 니켈, 동 및 금 중, 적어도 어느 하나의 금속을 도금법을 사용하여 전극막(25)에 성장시킨 구성으로 되어 있다. 이 때 사용되는 도금법은, 전해도금법 혹은 무전해 도금법 중 어느 것을 사용하는 것도 가능하다.

도 11(A) 는, 전극막(25)에 대해 소정 시간 도금처리를 행하고, 개구부(27) 내의 소정 높이의 위치까지 도금범프(41A)가 형성된 상태를 나타내고 있다. 동도면에 나타낸 바와 같이, 도금범프(41A)는 개구부(27) 안을 메우도록 성장한다.

도 11(B) 는, 도금처리가 종료된 상태의 도금범프(41)를 확대하여 나타내고 있다. 동도면에 나타낸 바와 같이, 도금처리가 종료된 시점에서, 도금범프(41)는 개구부(27)로부터 외부로 소정량만큼 돌출한 구성으로 되어 있다. 또, 본 실시예에서는, 형성된 도금범프(41)의 기판(22)로부터 돌출한 부위에 있어서의 직경치수(S1)는, 개구부(27)의 직경치수(S2)에 대하여 작아지도록(S1 ≤S2) 구성된다.

이 도금범프(41)의 기판(22)으로부터 돌출한 부위에 있어서의 직경치수(S1)는, 도금범프(41)를 도금 처리할 때의 도금속도 및 도금시간 등을 제어함으로써 실현될 수 있다. 구체적으로는, 예를 들면 도금시간을 도 11(B) 에 나타난 도금범프(41)의 형성 시간보다도 길게 설정한 경우에는, 도 11(B) 에 나타난 도금범프(41)의 외주 부분에 또한 도금이 연속적으로 행해지고, 도 12 에 나타내는 것 같은 도금범프(41B)가 형성된다. 이 도금범프(41B)의 기판(2)으로부터 돌출한 부위에 있어서의 직경치수는 도면중 화살표(S3)로 나타내는 크기가 되고, 개구부(27)의 직경치수(S2)에 대해 크게 된다(S3 > S2).

그런데, 도금범프(41B)의 기판(2)으로부터 돌출한 부위의 직경치수(S3)가 커지면, 인접하는 각 도금범프(41B)의 이간 거리(피치)가 필연적으로 커진다. 이것에 대해 본 실시예에서는, 도금범프(41)의 기판(2)으로부터 돌출한 부위에 있어서의 직경치수(S1)가 개구부(27)의 직경치수(S2)에 대해 작아지도록(동일한 경우도 포함한다) 구성되어 있다. 이 때문에, 인접하는 각 도금범프(41A) 사이의 피치를 작게 할 수 있고, 따라서 반도체 칩(23)이 고밀도화되어 도금범프(41A)의 수가 증대되어도, 이것에 충분히 대응할 수 있게 된다.

또 본 실시예에서는, 외부접속단자로서 도금법에 의해 형성되는 도금범프(41)를 사용함으로써, 땜납 볼을 사용한 경우에 필요한 땜납 페이스트, 의 설치처리, 땜납 볼의 반송, 위치설정 처리 등을 불필요하게 할 수 있다. 따라서, 도금범프(41)의 형성 처리를 용이화할 수 있는 동시에, 저비용화를 도모할 수 있다.

이어서, 본 발명의 제 2 실시예에 대해서 설명한다.

도 13 및 도 14 는, 제 2 실시예인 반도체 장치(20B)를 설명하기 위한 도면이다. 도 13 은 반도체 장치(20B)의 주요부를 확대해 나타내는 단면도이고, 또 도 14 는 땜납 볼(30)의 접합 방법을 설명하기 위한 도면이다.

또한, 도 13 및 도 14 에 있어서, 도 10 내지 도 12 를 사용하여 설명한 제 1 실시예에 의한 반도체 장치(20B)와 동일 구성에 대해서는, 동일 부호를 부여하고 그 설명을 생략한다. 또, 도 15 내지 도 24 를 사용하여 설명하는 각 실시예에 대해서도 마찬가지이다.

본 실시예에서는, 외부접속단자를 땜납 볼(30)(제 2 전극부)과 기저 전극부(42)(제 1 전극부)에 의해 구성한 것을 특징으로 하는 것이다.

상기한 바와 같이, 반도체 장치가 고밀도화되고, 이것에 수반하여 개구부 직경이 작아지면, 땜납 볼을 충분히 개구부 내에 삽입할 수 없어서, 오픈 불량이 발생되고 만다. 이 오픈 불량은, 땜납 볼을 개구부에 장착했을 때, 땜납 볼과 전극막의 이간 거리가 큰 것에 기인하고 있다.

여기서 본 실시예에서는, 땜납 볼(30)을 설치하기 전에 있어서, 미리 전극막(25)에 기저 전극부(42)를 직접 형성하는 것으로 하였다. 이 기저 전극부(42)는, 땜납 볼(30)과의 접합성이 높은 니켈, 동 및 금 중에서, 적어도 어느 하나를 사용할 수 있다.

또한, 도금법은 형성처리에 필요한 시간이 길기 때문에, 스루풋(throughput)의 향상이라는 면에서는 기저 전극부(42)의 높이는 가능한 한 작게 하는 것이 바람직하다. 또, 땜납 볼(30)을 확실하게 전극막(25)과 접합시키는 면에서는, 기저 전극부(42)의 높이는 가능한 한 높은 것이 바람직하다. 그런데, 본 실시예에서는, 기저 전극부(42)의 전극막(25)으로부터의 높이(도 14(A) 에 화살표 B1 으로 나타낸다)를, 개구부(27)의 깊이(도 14(A) 에 화살표 B 로 나타낸다)보다도 작고, 또한 개구부(27)의 중앙 위치(도 14(A) 에 화살표 B2 로 나타낸다)보다도 크게 설정하고 있다(B2 < B1 < B).

이러한 구성으로 함으로써, 땜납 볼(30)을 개구부(27)에 설치할 때, 도 14(A) 에 나타낸 바와 같이, 땜납 볼(30)과 기저 전극부(42)의 이간 거리는 짧고, 대략 접촉한 상태로 되어 있다. 따라서, 이후에 실시하는 가열 처리 시에 있어서, 도 14(B) 에 나타낸 바와 같이, 땜납 볼(30)은 확실하게 기저 전극부(42)에 접합하기 때문에, 땜납 볼(30)과 기저 전극부(42)와의 사이에 간극이 형성되지 않는다. 따라서, 땜납 볼(30)을 기저 전극부(42)를 통하여 전극막(25)에 확실하게 접속시킬 수 있고, 반도체 장치(20B)의 신뢰성을 향상시킬 수 있다.

이어서, 본 발명의 제 3 실시예에 대해서 설명한다.

도 15 및 도 17 은, 제 3 실시예인 반도체 장치(20C)를 설명하기 위한 도면이다. 도 15 는 반도체 장치(20C)의 주요부를 확대해 나타내는 단면도이고, 또 도 16 은 종래 발생되었던, 협착 현상을 설명하기 위한 도면이고, 도 17 은 반도체 장치(20C)의 내벽 박막(43) 근방을 확대해 나타내는 도면이다.

본 실시예에 의한 반도체 장치(20C)는, 기판(22)에 형성된 개구부(27)의 내벽에 내벽 박막(43)을 형성한 것을 제 1 특징으로 하는 것이다. 또, 개구부(27)의 직경치수를 A라 하고, 기판(22)의 두께치수를 B라고 했을 때, 개구부(27)의 직경치수(A)와 기판(22)의 두께치수(B)의 비(B/A)가 (B/A) ≤0.3 로 되도록 구성한 것을 제 2 특징으로 하는 것이다.

또한. 이 제 1 특징에 의한 구성과 제 2 특징에 의한 구성은, 각각 독립하여 후술하는 작용효과를 발휘하는 것이며, 반드시 양자를 1개의 반도체 장치에 동시에 설치할 필요는 없다.

먼저, 제 1 특징이 되는 내벽 박막(43)에 대해서 설명한다. 이 내벽 박막(43)은, 땜납 볼(30)의 재질인 땜납과의 접합성, 및 기판(22)의 재질인 PI와의 접합성이 모두 양호한 재료로 형성되어 있다. 구체적으로는, 내벽 박막(43)의 재질로서는, 니켈, 동 및 금 중에서, 적어도 어느 하나를 사용할 수 있다.

또, 내벽 박막(43)은, 미세한 작은 홀인 개구부(27)의 내벽부에 형성할 필요가 있다. 그런데, 도금법을 사용함으로써, 개구부(27)의 내벽부에 내벽 박막(43)을 용이하게 형성할 수 있다. 이 내벽 박막(43)의 막두께는, 예를 들면 0.5㎛ ~ 10㎛ 정도로 하는 것이 바람직하다.

본 실시예와 같이, 상기 특성을 가지는 내벽 박막(43)을 개구부(27)의 내벽에 형성함으로써, 개구부(27) 내에 있어서 비어부(29)에 협착부(44)가 발생하는 것을 방지할 수 있다. 여기서, 협착부(44)에 대해서, 도 16 을 사용하여 설명한다.

동도면에 나타낸 바와 같이, 협착부(44)는, 개구부(27) 내에 있어서 비어부(29)의 일부에 생기는 개구부(27)의 직경치수(A)보다도 좁은 부위(도면에, 화살표 L5 로 나타낸다)를 말한다. 따라서, 협착부(44)가 생기면, 비어부(29)(땜납 볼(30))와 개구부(27)의 내벽부 사이에는 간극(49)이 발생되고 만다.

따라서, 당연한 일지만, 비어부(29)(땜납 볼(30))와 개구부(27) 사이에 간극(49)이 생기면, 비어부(29)(땜납 볼(30))의 강도가 저하되고, 최악의 경우에는 협착부(44)에 크랙이 생기거나, 또 비어부(29)와 전극막(25)의 사이에서 박리가 발생하거나 한다.

이 협착부(44)가 생기는 이유는 명확하지 않지만, ① 기판(22)과 비어부(29)(땜납 볼(30))의 접합성 불량 및 ② 개구부(27)의 직경치수(A)(즉, 면적)와 기판(22)의 두께(B)의 부정합(적정화되어 있지 않은 것을 말한다) 등이 영향을 미친다고 추정된다.

상기한 내벽 박막(43)은, 특히 상기한 ① 협착부의 발생 원인을 해소하는 것을 목적으로 하고 있다. 즉, 개구부(27)의 내벽에 비어부(29)(땜납 볼(30))에 대해 접합성이 양호한 재질로 이루어진 내벽 박막(43)을 형성하면, 개구부(27)에 비어부(29) 및 땜납 볼(30)을 형성했을 때, 비어부(29) 및 땜납 볼(30)은 내벽 박막(43)(즉, 개구부(27)의 내벽)과 확실하게 접합한다.

이것에 의해서, 비어부(29) 및 땜납 볼(30)과 개구부(27)의 사이에 간극(즉, 협착부(44))이 생시지 않게 되고, 비어부(29) 및 땜납 볼(30)은 개구부(27)의 내벽에 강고하게 접합된 상태가 된다. 따라서, 개구부(27) 내에 있어서 비어부(29) 및 땜납 볼(30)에 크랙이 생기거나, 또 비어부(29)와 전극막(25)의 사이에서 박리가 발생하거나 하는 것을 방지할 수 있어서, 반도체 장치(20C)의 신뢰성을 향상시킬 수 있다.

다음에, 제 2 특징이 되는 기판(22)의 두께치수(B)와 개구부(27)의 직경치수(A)와의 관계에 대해서 설명한다. 본 실시예에서는, 개구부(27)의 직경치수(A)와, 기판(22)의 두께치수(B)와의 비(B/A)가 (B/A) ≤0.3이 되도록 구성한 것을 제 2 특징으로 하는 것이다.

여기서, 개구부(27)의 직경치수(A)가 비어부(29) 및 땜납 볼(30)을 개구부(27)에 접합시키는데 기여하는 영향과, 기판(22)의 두께치수(B)가 비어부(29) 및 땜납 볼(30)을 개구부(27)에 접합시키는데 기여하는 영향을 별도로 고찰해 본다.

먼저, 개구부(27)의 직경치수(A)가 비어부(29) 및 땜납 볼(30)을 개구부(27)의 내벽에 접합시키는데 기여하는 영향을 고찰하면, 개구부(27)의 직경치수(A)를 크게 할수록, 개구부(27) 내에 있어서의 비어부(29) 및 땜납 볼(30)의 강도는 향상된다. 이것은, 개구부(27)의 직경치수(A)가 커질수록, 개구부(27) 내에 있어서의 비어부(29) 및 땜납 볼(30)의 단면적도 커지기 때문이다.

또, 기판(22)의 두께치수(B)가 비어부(29) 및 땜납 볼(30)을 개구부(27)에 접합시키는데 기여하는 영향을 고찰하면, 기판(22)의 두께치수(B)가 작아질수록, 개구부(27) 내에 있어서의 비어부(29) 및 땜납 볼(30)의 강도는 향상된다. 이것은, 기판(22)의 두께치수(B)가 작아질수록, 땜납 볼(30)과 전극막(25)의 거리가 짧아지기 때문이다.

여기서, 상기의 직경치수(A) 및 두께치수(B)를 각각 독립시켜, 개구부(27)의 직경치수(A)를 크게 하고, 또 기판(22)의 두께치수(B)를 작게 한 경우를 상정하면, 반도체 칩(23)의 고밀도화에 대응할 수 없게 되는(직경치수(A)에 관계한다) 동시에, 기판(22) 자체의 강도가 저하된다(두께치수(B)에 기인한다).

그런데, 개구부(27)의 직경치수(A)와 기판(22)의 두께치수(B)에 상관 관계를 가지게 하고, 상기와 같이 (B/A) ≤0.3 이 되도록 개구부(27)의 직경치수(A) 및 기판(22)의 두께치수(B)를 설정함으로써, 비어부(29) 및 땜납 볼(30)의 파단에 의한 오픈 불량의 발생을 억제하면서, 반도체 칩(23)의 고밀도화, 기판(22)의 강도 향상을 도모할 수 있게 된다.

도 25 는, 본 발명자가 실시한 실험 결과를 나타내고 있다. 동도면에서는, 상기한 (B/A) ≤0.3 의 조건을 만족하는 실시예1, 2, 3을 (B/A) ≤0.3 의 조건을 만족하지 않는 비교예1, 2 와 함께 나타내고 있다. 또한, 실시예3 만이 땜납 볼의 설치 피치가 0.8mm이고, 다른 각 예에서는 땜납 볼의 설치 피치는 0.5mm로 되어 있다.

동도면으로부터, (B/A) ≤0.3 의 조건을 만족하는 실시예1, 2, 3 에서는, 불량품의 발생(즉, 오픈 불량)이 아주 작아지고 있다는 것을 알 수 있다. 또, 땜납 볼의 설치 피치에 불구하고, (B/A) ≤0.3 의 조건을 만족시킴으로써 불량품의 발생이 억제되고 있는 것을 알 수 있다. 따라서, 개구부(27)의 직경치수(A)와, 기판(22)의 두께치수(B)의 비(B/A)가 (B/A) ≤0.3 이 되도록 구성함으로써, 오픈 불량의 발생을 방지할 수 있다는 것이 입증되었다.

이어서, 본 발명의 제 3 실시예인 반도체 장치의 제조 방법에 대해서 설명한다. 도 18 은, 본 실시예의 제조 방법에서 사용하는 반도체 장치의 제조 장치를 나타내고 있다. 이하, 본 실시예에 의한 반도체 장치의 제조 방법에 대해서, 동도면에 나타낸 제조 장치의 구성 설명과 함께 설명한다.

도 18 에 나타낸 반도체 제조 장치는, 대체로 페이스트 인쇄부(31) 및 볼 장착부(33) 등으로 구성되어 있다.

페이스트 인쇄부(31)는, 인쇄용 마스크(34), 스키지(35) 및 히터(36)를 갖고 있다. 이 페이스트 인쇄부(31)에 반도체 칩(23) 및 수지 패키지(28)등이 탑재된 기판(22)이 장착되면, 기판(22)에 인쇄용 마스크(34)가 장착되고, 스키지(35)에 의해 땜납 페이스트(13)의 인쇄 처리가 행해진다.

이 때, 히터(36)는 인쇄가 행해지는 영역을 가열하게 되며, 따라서 인쇄 처리는 가열 분위기 하에서 실시된다. 이 때의 가열 온도는, 땜납 페이스트(13)가 연화될 수 있을 정도의 온도, 환언하면 땜납 페이스트(13)가 개구부(27) 내에 충전이 용이한 연화도를 갖는 온도로 설정되어 있다.

또, 인쇄용 마스크(34)에는, 기판(22)에 형성된 개구부(27)와 대향하는 위치에 마스크 홀이 형성되어 있고, 따라서 상기 인쇄 처리를 행함으로써 개구부(27) 내에 땜납 페이스트(13)가 인쇄된다(땜납 페이스트 인쇄 공정).

본 실시예에서는, 이 땜납 페이스트 인쇄 공정에 있어서, 땜납 페이스트(13)가 개구부(27)의 깊숙한 곳에 위치하는 전극막(25)과 접촉하는 위치까지 깊게 삽입되도록 인쇄 처리를 행하고 있다. 구체적으로는, 스키지(35)의 인쇄용 마스크(34)에 대한 압압력(押壓力), 경사 각도 등을 최적화함으로써, 땜납 페이스트(13)를 개구부(27)의 깊숙한 곳까지 깊게 삽입하도록 구성되어 있다.

또, 상기와 같이 인쇄 처리는 땜납 페이스트(13)가 연화되는 가열 분위기 하에서 실시되기 때문에, 이것에 의해서도 땜납 페이스트(13)를 개구부(27)의 깊숙한 곳까지 깊게 삽입할 수 있다. 또한, 스키지(35)의 압압력, 경사 각도 등은, 기판(22)의 크기, 땜납 페이스트(13)의 점도, 히터(36)에 의한 가열 온도 등에 의해 변화하는 것이다. 이러한 각 파라미터에 의해서, 스키지(35)의 압압력, 경사 각도 등은 적당하게 설정되어 있다.

페이스트 인쇄부(31)에 있어서 땜납 페이스트(13)의 인쇄가 종료되면, 도시하지 않는 반송 장치에 의해서, 땜납 페이스트(13)가 인쇄된 기판(22)은 볼 장착부(33)로 반송된다. 이 볼 장착부(33)는, 땜납 볼(30)을 반송 처리하는 볼 반송 치구(37)가 설치되어 있다. 이 볼 반송 치구(37)는, 기판(22)에 형성된 개구부(27)와 대응하는 위치에 흡인홀을 갖고 있고, 이 흡인홀에 땜납 볼(30)을 진공 흡착할 수 있는 구성으로 되어 있다.

그리고, 볼 반송 치구(37)를 기판(22)과 위치 설정한 다음 하동(下動)시키고, 땜납 볼(30)을 개구부(27)의 상부에 설치한다(볼 탑재 공정). 도 19(A) 는, 땜납 볼(30)을 개구부(27)의 상부(땜납 페이스트(13)의 상부)에 설치한 상태를 나타내고 있다.

상기한 바와 같이, 본 실시예에서는 땜납 페이스트 인쇄 공정에 있어서, 기판(22)에 형성된 개구부(27) 내에 전극막(25)과 접촉하는 위치까지 깊게 땜납 페이스트(13)를 삽입하고 있다. 따라서, 볼 탑재 공정에 있어서 땜납 볼(30)을 개구부(27) 상에 설치한 후, 도 19(A) 에 나타낸 바와 같이, 땜납 볼(30)은 땜납 페이스트(13)와 직접 접촉하여, 양자의 사이에 간극이 형성되지 않게 된다.

이어서, 도시하지 않는 반송 장치에 의해서, 재차 기판(22)은 페이스트 인쇄부(31)로 복귀하고, 땜납 볼(30) 및 땜납 페이스트(13) 내의 땜납을 용융하는 가열 처리가 실시된다. 이것에 의해, 도 19(B) 에 나타낸 바와 같이, 땜납 볼(30) 및 비어부(29)가 형성된다. 또한, 땜납 볼(30) 및 땜납 페이스트(13)에 대한 용융 처리 시에는, 상기한 인쇄용 마스크(34) 및 스키지(35) 등은 페이스트 인쇄부(31)로부터 퇴피(退避)하도록 구성되어 있다.

상기한 바와 같이, 본 실시예에서는 땜납 페이스트 인쇄 공정에 있어서, 땜납 페이스트(13)는 개구부(27)의 전극막(25)과 접촉하는 위치까지 깊게 삽입되기 때문에, 가열 처리를 행함으로써 땜납 볼(30) 및 비어부(29)를 형성할 때, 비어부(29)와 전극막(25)의 사이, 및 땜납 볼(30)과 비어부(29)의 사이에서 오픈 불량이 발생되는 것을 확실하게 방지할 수 있다. 이것에 의해서, 제조된 반도체 장치의 신뢰성을 향상시킬 수 있다.

이어서, 본 발명의 제 4 실시예에 대해서 설명한다.

도 20 은 본 발명의 제 4 실시예인 반도체 장치(20D)의 주요부를 확대하여 나타내는 단면도이다. 또, 동도면은, 반도체 장치(20D)를 실장기판(50)에 실장한 상태를 나타내고 있다.

본 실시예에 의한 반도체 장치(20D)는, 반도체 칩(23)을 기판(22)에 탑재할 때에 다이 부착재료로서 사용하는 접착제(24B)의 두께(도면중, 화살표 W 로 나타낸다)를 100㎛ ~ 150㎛의 두께치수로 설정한 것을 특징으로 하는 것이다.

본 실시예에서는, 이와 같은 두께치수를 갖는 접착제(24B)를 형성하는데, 칩 탑재 공정에 있어서 후술하는 방법을 사용하고 있다. 즉, 도 21(A) 에 나타낸 바와 같이, 먼저 디스팬서(45)를 사용하여 접착제(24B)를 기판(22) 상의 칩 탑재위치에 설치한다.

이 때, 후술하는 바와 같이 접착제(24B)는 통상 사용하는 접착제보다도 고점도로 또한 고요변성(high thixotropy)을 갖는 것을 사용하고 있기 때문에, 넓게 퍼지지 않고, 소정의 두께로 설치된다. 또한, 이 접착제(24B)를 설치할 때, 기판(22) 상에 미리 댐(dam)(51)(도면중, 일점쇄선으로 나타낸다)을 설치하고, 접착제(24B)의 확대를 방지하는 구성이어도 좋다.

상기와 같이 접착제(24B)의 설치처리가 종료되면, 계속하여 접착제(24B) 상에 반도체 칩(23)을 탑재한다. 그리고, 접착제(24B)를 경화시키기 위해 가열 처리를 행하지만, 본 실시예에서는 이 열처리를 실시할 때, 도 21(B) 에 나타낸 바와 같이, 기판(22)에 대해 반도체 칩(23)이 하부에 위치하는 방향에서 가열 처리를 행하는 것을 특징으로 하고 있다.

또, 이 때에 기판(22)과 평행하게 치구(46)를 설치하여 가열처리를 행한다. 이 기판(22)과 치구(46)와의 이간 거리(H)는, 반도체 칩(23)이 치구(46)에 맞닿은 상태에 있어서, 상기 기판(22)과 반도체 칩(23)의 이간 거리(도면중, 화살표 W 로 나타낸다)가 상기한 접착제(24B)의 소정의 두께치수(100㎛ ~ 150㎛)와 동일하게 되도록 구성되어 있다.

이것에 의해서, 가열 처리 시에 있어서 반도체 칩(23)의 자중(自重)은, 반도체 칩(23)을 기판(22)으로부터 이간시키도록 작용한다. 이것에 의해서, 두께가 큰 접착제(24B)를 용이하게 또한 확실하게 형성할 수 있다. 또, 기판(22)과 치구(46)는 높은 평행도를 가지도록 구성되어 있기 때문에, 가열 처리가 종료하여 경화된 접착제(24B)의 두께치수(W)는, 그 설치위치 전체에 있어서 균일한 두께가 된다.

본 실시예와 같이, 접착제(24B)의 두께(W)를 100㎛ ~ 150㎛의 두께치수로 설정함으로써, 반도체 장치(20D)를 실장기판(50)에 실장한 후에, 반도체 칩(23)과 실장기판(50)의 열팽창차에 기인하여 땜납 볼(30)이 손상되는 것을 방지할 수 있다(통상, 반도체 칩(23)의 열선팽창계수는 4ppm 정도이고, 또 실장기판(50)의 열선팽창계수는 16ppm 정도이다). 이하, 이 이유에 대해서 설명한다.

반도체 칩(23)과 실장기판(50)의 열팽창률이 다르면, 반도체 장치(20D)를 실장기판(50)에 실장할 때 등에 실시되는 가열 처리에 있어서, 상기한 열팽창차에 기인해 땜납 볼(30)에 큰 응력이 인가된다. 그리고, 최악의 경우에는, 이 응력에 기인해 땜납 볼(30)이 파손되거나, 또 땜납 볼(30)이 기판(22) 혹은 실장기판(50)으로부터 박리되고 만다.

그런데, 본 실시예와 같이 반도체 칩(23)과 기판(22)의 사이에 개장(介裝)되는 접착제(24B)의 두께를 100㎛ ~ 150㎛의 두께치수로 설정함으로써, 접착제(24B)를 완충재로서 기능시킬 수 있다. 이것에 의해서, 땜납 볼(30)에 집중하는 응력을 완화하는 것이 가능해지고, 반도체 칩(23)과 실장기판(50)의 열팽창차에 기인한 땜납 볼(30)의 손상을 방지할 수 있기 때문에, 반도체 장치(20D)의 실장 신뢰성을 향상시킬 수 있다.

여기서, 접착제(24B)에 형성되는 필렛(47A)에 주목하여, 이하 설명한다. 필렛(47A)이란, 접착제(24B)에 의해 반도체 칩(23)을 기판(22)에 탑재했을 때, 접착제(24B)가 반도체 칩(23)의 측면 부분에 형성하는 만곡 형상 부분을 말한다(도 22 참조).

본 실시예에서는, 반도체 칩(23)의 측면(23A)의 높이를 T로 하고, 또 접착제(24B)가 형성되는 필렛(47A)의 반도체 칩(23)의 측면 하단에서의 높이를 t1로 한 경우, 이 필렛(47A)의 높이(t1)가, (0.2 ×T) ≤t1 < (0.6×T)로 되도록 구성한 것을 특징으로 하고 있다. 상기와 같이, 필렛(47A)의 높이(t1)를 (0.2 ×T) ≤t 1 < (0.6 ×T)의 조건을 만족하도록 설정함으로써, 반도체 장치(20D)의 소형화를 도모할 수 있다. 이하, 이 이유에 대해서 설명한다.

접착제(24B)의 필렛(47A)의 높이(t)는, 기판(22) 상에 있어서의 접착제(24B)의 설치면적과 관계를 갖는다. 즉, 도 22 에 나타낸 바와 같이, 필렛(47A)은 기판(22)의 표면(22A) 상에서 반도체 칩(23)의 측면(23A)을 향하여 만곡된 형상으로 형성되므로, 필렛(47A)의 반도체 칩(23)의 측면 하단에서의 높이(t1)가 클수록 이 만곡형상은 길게 형성되고, 따라서 기판(22) 상에 있어서 반도체 칩(23)의 외주에는 돌출한 접착제(24B)의 돌출량(도 22 에 화살표 X1 으로 나타내는 양)은 커진다.

또, 기판(22) 상에 있어서 접착제(24B)가 설치된 부위에는 다른 구성 요소(예를 들면, 전극막이나 와이어 등)를 설치할 수 없다. 따라서, 접착제(24B)의 필렛(47A)의 높이(t)가 커지면, 반도체 장치(24D)가 대형화되고 만다.

그런데 본 실시예에서는, 필렛(47A)의 반도체 칩(23)의 측면 하단에서의 높이(t1)를 상기와 같이, (0.2 ×T) ≤t1 < (0.6 ×T) 로 작게 설정하고 있다. 이 때문에, 접착제(24B)가 반도체 칩(23)의 외주에 돌출하는 돌출량(X1)은 작아지기 때문에, 따라서 기판(22)의 소형화, 나아가서는 반도체 장치(20D)의 소형화를 도모할 수 있다.

여기서, 본 실시예에서 사용하고 있는 접착제(24B)의 특성에 대해서 설명한다.

본 실시예에서 사용하고 있는 접착제(24B)는, 종래에 있어서 일반적으로 다이 부착 재료로서 사용되고 있는 접착제(4)에 비해서, 고점도로 또한 고요변성을 갖는 접착제가 선정되고 있다. 구체적으로는, 종래의 접착제(4)에서는 점도가 5000 cps ~ 30000 cps, 요변성이 4.0 ~ 6.0 이었지만, 본 실시예에서 사용하고 있는 접착제(24B)에서는, 점도가 30000 cps ~ 70000 cps, 요변성이 1.0 ~ 4.0 인 것을 사용하고 있다.

도 23 은, 종래에 사용되고 있던 접착제(4)를 사용하고, 이 접착제(4)의 두께(W1)를 100㎛ ~ 150㎛의 두께치수로 한 경우의 필렛(47B)의 형상을 나타내고 있다. 동도면에 나타낸 바와 같이, 종래의 저점도, 저요변성을 갖는 접착제(4)에서는, 접착제(4)의 유동성이 높고, 따라서 필렛(47B)의 반도체 칩(23)의 측면 하단에서의 높이(t2)는, 반도체 칩(23)의 높이(T)와 대략 동일하게 된다(t2≒T).

따라서, 도 23 에 나타낸 바와 같이, 종래에 사용되고 있던 접착제(4)를 그대로 사용하여 본 실시예와 같이 접착제의 두께를 100㎛ ~ 150㎛로 두껍게 되도록 하여도, 필렛(47B)의 반도체 칩(23)의 측면 하단에서의 높이(t2)가 커져 버린다. 이 때문에, 필렛(47B)의 만곡형상은 길게 되고, 따라서 기판(22) 상에 있어서 반도체 칩(23)의 외주에 돌출하는 접착제(4)의 돌출량(도 23 에 화살표 X2 로 나타내는 양)이 많아져서 반도체 장치의 소형화가 저해된다.

이것에 대해 본 실시예에서는, 상기와 같이 고점도로 또한 고요변성을 갖는 접착제(24B)를 사용하고 있기 때문에, 접착제(24B)의 두께(W)를 100㎛ ~ 150㎛의 두께치수로 하여도, 필렛(47A)의 높이(t1)를 작게 할 수 있으며, 따라서 반도체 장치(20D)의 소형화를 실현할 수 있다.

또한, 도 24 에 나타낸 바와 같이, 접착제의 두께(W2)가 얇은 경우에는, 형성되는 필렛(47C)은 원래 작기 때문에, 반도체 칩(23)의 외주에 돌출하는 접착제(4)의 돌출량(X3)도 작다. 따라서, 접착제의 두께(W2)가 얇은 경우에는, 필렛(47C)이 반도체 장치의 소형화에 주는 영향은 작다.

또, 접착제(24B)를 상기와 같이 응력 집중을 완화하는 부재로서 사용하는 경우에는, 접착제(24B)의 탄성률 및 열선팽창률도 중요한 요소가 된다.

즉, 접착제(24B)를 탄성률이 높은 재료(즉, 변형하기 어려운 딱딱한 재료)로 한 경우에는, 반도체 칩(23)과 실장기판(50)의 열팽창차에 기인하여 발생하는 응력은, 접착제(24B)에서 흡수할 수 없어서, 땜납 볼(30)의 파손 혹은 박리가 발생하고 만다.

또, 접착제(24B)의 열선팽창률이 반도체 칩(23)의 열선팽창률에 대해 매우 작은 경우, 혹은 실장기판(50)의 열선팽창률에 대해 매우 큰 경우에 있어서는, 접착제(24B)와 반도체 칩(23)의 사이 및 접착제(24B)와 실장기판(50)의 사이에 열팽창차에 기인한 응력이 새롭게 발생하게 되어, 역시 땜납 볼(30)의 보호를 도모할 수 없다.

그런데, 본 실시예에서는, 접착제(24B)로서 탄성률이 200kgf/mm² ~ 800kgf/mm² 인 동시에, 선팽창률이 6 ×10^-6/℃ ~ 15 ×10^-6/℃인 것을 사용하였다. 이것에 의해서, 땜납 볼(30)의 파손 혹은 박리를 방지할 수 있었다.

한편, 본 실시예에 의한 반도체 장치(20D)에서는, 도 21(B) 를 사용하여 설명한 바와 같이, 접착제(24B)를 일정한 두께가 되도록 형성하고 있다. 구체적으로는, 접착제(24B)는, ±20㎛의 오차 범위 내에서 균일한 두께가 되도록 형성되고 있다. 이와 같이, 접착제(24B)를 일정한 두께로 함으로써, 접착제(24B) 내에서 발생하는 응력의 편향을 억제할 수 있다.

즉, 접착제(24B)의 두께에 불균형이 존재하면, 두꺼운 부위와 얇은 부위 사이에서 발생하는 응력에 차이가 생긴다. 따라서, 이 두께 불균형에 기인하여 특히 얇은 부위에 응력 집중이 발생하고, 이 부위에 있어서 접착제(24B)가 박리되는 등의 문제가 발생된다. 따라서, 땜납 볼(30)에 집중하는 응력의 완화도 유효하게 행할 수 없게 되고 만다. 그런데, 본 실시예와 같이 접착제(24B)의 두께를 균일화함으로써, 접착제(24B) 내에서 발생하는 응력의 편향을 방지할 수 있고, 따라서 접착제(24B)의 박리방지를 도모할 수 있는 동시에, 땜납 볼(30)의 보호를 확실하게 행할 수 있다.

상기와 같이 접착제(24B)의 두께를 균일화하는 것은 중요하다. 이 접착제(24B)의 두께를 균일화하는 방법은, 도 21(B) 를 사용하여 설명한 방법에 한정되는 것이 아니라, 예를 들면 도 26 에 나타낸 바와 같이, 접착제(24B)에 입경이 100㎛ ~ 150㎛인 구 모양의 스페이서(55)를 첨가하는 것에 의해서도 실현할 수 있다. 이 구성으로 한 경우에 있어서도, 상기와 같이 접착제(24B)의 두께는 균일화되고, 따라서 접착제(24B)의 박리방지 및 땜납 볼(30)의 보호를 도모할 수 있다.

또한, 접착제(24B)의 두께 불균형은, 기판(22)의 변형에 의해서도 발생한다. 따라서, 기판(22)에 변형이 발생되는 것을 방지하는 것도 중요하다. 기판(22)에 변형이 발생되는 것을 방지하는 방법으로서는, 예를 들면 도 27 에 나타낸 바와 같이, 전극막(25)의 형성 위치를 제외한 위치에, 기판(22)의 불필요한 변형 발생을 방지하는 변형방지패턴(57)을 형성하는 구성을 생각할 수 있다.

이 변형 방지 패턴(57)은, 전극막(25)의 형성 시에 일괄적으로 형성하여도 좋고(이 경우에는, 변형방지패턴(57)은 전극막(25)과 동일한 재질로 된다), 또 별도로 형성하는 구성으로 하는 것도 가능하다(이 경우에는, 변형방지에 적합한 재질로 변형방지패턴(57)을 형성할 수 있다). 이와 같이, 변형방지패턴(57)을 설치함으로써, 기판(22)의 변형은 억제되고, 따라서 접착제(22)의 두께에 불균형이 발생되는 것을 방지할 수 있다. 따라서, 접착제(24B)의 박리방지를 도모할 수 있는 동시에, 땜납 볼(30)의 보호를 확실하게 행할 수 있다.

이어서, 본 발명의 제 5 실시예에 대해서 설명한다.

도 28 은 본 발명의 제 5 실시예에 의한 반도체 장치를 설명하기 위한 도면이다. 본 실시예에 의한 반도체 장치(20E)는, 반도체 칩(23)을 기판(22)에 고정하기 위한 접착제(60)의 선팽창률을 적당한 값으로 설정하여 기판(22) 상에 형성된 전극막(25)등의 배선 패턴의 단선을 방지한 것이다.

여기서, 반도체 칩(23)을 기판(22)에 고정하기 위한 접착제(60)는 첨가재(62)를 포함하고 있고, 이 첨가재(62)의 작용에 의해 접착제(60)의 선팽창률이 조정되고 있다.

즉, 접착제(60)는 반도체 칩(23)과 기판(22)의 사이에 설치되어 그 각각에 접합된다. 이 때문에, 접착제(60)의 선팽창률(αd)이 반도체 칩(23)의 선팽창률(αc)과 동일하면, 열팽창차에 기인한 응력은 발생하지 않는다. 마찬가지로, 접착제(60)의 선팽창률(αd)이 기판(22)의 선팽창률(αi)과 동일하면, 열팽창차에 기인한 응력은 발생하지 않는다.

그런데, 일반적으로, 반도체 칩(23)의 선팽창률과 기판(22)의 선팽창률이 다르며, 기판(22)의 선팽창률(αi)쪽이 반도체 칩(23)의 선팽창률(αc)보다 훨씬 큰 값으로 되어 있다. 따라서, 접착제(60)의 선팽창률(αd)을, 반도체 칩(23)의 선팽창률(αc)과 기판(22)의 선팽창률(αi)의 사이의 값으로 하는 것이 바람직하다(αc<αd<αi). 환언하면, 반도체 칩(23)의 선팽창률(αc)과 기판(22)의 선팽창률(αi) 사이의 값의 선팽창률을 갖는 접착제를 선정하는 것이 바람직하다.

즉, 선팽창률의 차가 클수록 발생하는 응력은 커지기 때문에, 접착제(60)의 선팽창률을 반도체 칩(23)의 선팽창률과 기판(22)의 선팽창률 사이 값으로 함으로써, 접착제(60)의 선팽창률과 반도체 칩(23)의 선팽창률의 차, 및 접착제(60)의 선팽창률과 기판(22)의 선팽창률의 차의 양방이, 반도체 칩(23)의 선팽창률과 기판(22)의 선팽창률의 차보다 작아지도록 구성한다.

또, 접착제(60)는 수지 패키지(28)와도 밀착하기 때문에, 접착제(60)의 선팽창률(αd)은, 수지 패키지(28)를 형성하는 봉지수지의 선팽창률(αm)과 동일하거나 근사한 것이 바람직하다(αd ≒ αm).

이상과 같이 구성된 본 실시예에 의한 반도체 장치(2E)에 의하면, 접착제(60)의 선팽창률과, 접착제(60)에 밀착하는 구성 부품의 선팽창률의 차를 극력 작아지게 했기 때문에, 접착제(60)와 각 구성 부품의 사이에서 작용하는, 열팽창차에 기인한 응력을 억제할 수 있다. 따라서, 본 실시예에 의한 반도체 장치(2E)에 의하면, 구성 부품의 열팽창차에 기인한 배선 패턴의 단선이나 외부접속단자의 파단을 억제할 수 있으므로, 신뢰성이 높은 반도체 장치를 실현할 수 있다.

여기서, 본 실시예에서는, 첨가재(62)를 접착제(60)에 첨가함으로써, 접착제(60)의 선팽창률을 적당한 값으로 조정하고 있다. 즉, 첨가재(62)를 첨가함으로써, 접착제의 선팽창률을 반도체 칩의 선팽창률과 기판의 선팽창률의 사이의 값까지 저감시키고 또한 봉지수지의 선팽창률로 근사시키고 있다. 첨가재(62)의 재료로서는 산화 규소(SiO₂)의 입자가 적합하지만, 이것에 한정되는 것이 아니라, 선팽창률을 저감시킬 수 있는 것이라면 다른 재료를 사용할 수도 있다. 또, 접착제(60)의 재료로서는 에폭시 수지계 접착제가 적합하지만, 이것에 한정되는 것이 아니라, 페놀 수지계 접착제 등 다른 접착제를 사용해도 좋다.

또한, 접착제(60)의 탄성률은, 첨가재(62)를 첨가함으로써 증가한다. 그러나, 반도체 칩(23)과 기판(22)의 열팽창차를 흡수·완화하기 위해서는, 접착제(60)의 탄성률은 가능한 한 낮게 유지한 채로, 선팽창률을 감소시키는 것이 바람직하다. 즉, 접착제의 유연성을 유지한 채로 선팽창률을 감소시키는 것이 바람직하다.

다음에, 접착제(60)와 수지 패키지(28)의 봉지수지의 유리전이온도에 관하여 설명한다.

일반적으로, 유리전이온도를 넘으면, 그 재료의 선팽창률은 3배 이상 증가한다. 따라서, 반도체 장치에 대해 유리전이온도 이상의 온도를 가하는 것 같은 평가 시험을 하면, 접착제의 열응력은 현저하게 증대하여, 고장의 발생 시기가 극단적으로 빨라지고 만다.

유리전이온도 이상의 온도를 가하는 것 같은 평가 시험으로서, 예를 들면 환경 가속 시험이 있다. 환경 가속 시험에서는, 반도체 장치에 대해서, 예를 들면, -65℃에서 30분간, 다음에 실온에서 1분간, 그리고 150 ℃에서 30분간 유지하는 온도 사이클을 반복하여 인가하고, 고장의 발생의 유무를 조사한다.

따라서, 접착제 및 봉지수지의 유리전이온도는, 150℃ 보다 높은 것이 바람직하다. 또, 접착제의 유리전이온도가 150℃ 보다 낮은 경우에도, 유리전이온도를 가능한 한 150℃에 가깝게 하는 것이 바람직하다. 본 실시예에서는, 첨가재(62)를 접착제(60)에 첨가함으로써, 접착제(60)의 유리전이온도를 증대시킬 수 있기 때문에, 고장의 발생을 억제할 수 있다.

다음에, 본 실시예에 의한 반도체 장치(2E)의 실험 결과에 대해서 설명한다.

실험에 있어서, 반도체 장치(A, B, B -개량)를 제작하였다. 반도체 장치(A)는 접착제와 봉지수지와의 선팽창률이 적합한 예이다. 반도체 장치(B)는, 봉지수지의 선팽창률에 대해 접착제의 선팽창률이 너무 큰 예이다. 반도체 장치(B-개량)는, 반도체 장치(B)의 접착제에 첨가재를 첨가하여 선팽창률을 저감한 예이다.

반도체 장치(A, B, B -개량) 각각에 있어서, 기판(22)은 선팽창률이 20 [ppm/℃]인 폴리이미드 테이프에 의해 형성하고, 기판(20) 상에 탑재되는 반도체 칩(23)은 선팽창률이 3.6 [ppm/℃]인 실리콘웨이퍼로 형성하였다. 따라서, 사용하는 접착제(60)의 선팽창률은 3.6 [ppm/℃]와 20 [ppm/℃] 사이의 값인 것이 바람직하다. 또, 전극막(25)을 포함한 배선 패턴은 선팽창률이 17.7 [ppm/℃]인 동판으로 형성하고, 외부접속단자로서의 땜납 볼(30)은 선팽창률이 25.4 [ppm/℃]인 땜납으로 형성하였다. 도 29 는 이것들 구성 부품의 선팽창률 및 탄성률을 나타내고 있다. 또한, 도 29 에 있어서의 "실장기판"은, 반도체 장치가 실장되는 기판의 평균적인 선팽창률 및 탄성률을 나타낸다.

도 30 은, 반도체 장치(A, B, B -개량) 각각에 사용한 접착제와 봉지수지에 관한 선팽창률과 유리전이온도를 설명하기 위한 도면이다.

반도체 장치(A)에 관해서, 접착제의 선팽창률은 10~16 [ppm/℃]이고, 기판(22)과 반도체 칩(23)의 선팽창률 사이의 값이었다. 또, 봉지수지의 선팽창률은 6~10 [ppm/℃]이고, 접착제의 선팽창률에 근사한다. 또, 반도체 장치(A)의 접착제의 유리전이온도는 135~145℃이고, 봉지수지의 유리전이온도 130℃로서 거의 같았다. 이와 같이, 반도체 장치(A)의 접착제와 봉지수지의 조합은, 상술한 본 실시예에 의한 반도체 장치(2E)의 조건에 적합하였다.

반도체 장치(B)에 관해서, 접착제의 선팽창률은 40~50 [ppm/℃]로, 기판(22)의 선팽창률인 20 [ppm/℃]보다 꽤 높은 값이었다. 또, 봉지수지의 선팽창률은 12~16 [ppm/℃]로, 접착제의 선팽창률보다 꽤 낮은 값이었다. 또, 반도체 장치(B)의 접착제의 유리전이온도는 130~140℃로, 봉지수지의 유리전이온도 210℃보다 꽤 낮은 온도였다. 이와 같이, 반도체 장치(B)의 접착제와 봉지수지의 조합은, 상술한 본 실시예에 의한 반도체 장치(2E)의 조건에 적합하지 않았다.

반도체 장치(B-개량)는 반도체 장치(B)의 접착제에 첨가재를 첨가함으로써 선팽창률을 조정하여 형성되었다. 즉, 첨가재를 첨가함으로써 접착제의 선팽창률을 10~20 [ppm/℃]로 저감했다. 이것에 의해서, 접착제의 선팽창률은 기판과 반도체 칩의 선팽창률 사이의 값으로 되고, 또한 봉지수지의 선팽창률에 근사하는 값이 되었다. 또, 첨가재의 첨가에 의해서, 접착제의 유리전이온도는 135~145℃로, 약간이지만 증대하여, 봉지수지의 유리전이온도 210℃에 가까웠다.

도 31 은 반도체 장치(B)의 접착제에 첨가한 첨가재의 양과 선팽창률 및 탄성률의 관계를 설명하기 위한 도면이고, 도 32 는 첨가재의 양과 선팽창률 및 탄성률의 관계를 나타낸 그래프이다. 첨가재의 첨가량을 증대함에 따라 접착제의 선팽창률은 저감하고, 첨가량이 80wt%에 있어서 10~20 [ppm/℃]로 되어, 기판과 반도체 칩의 선팽창률 사이의 값이 되었다. 이 때, 탄성률의 상승은 완만했다.

상술한 반도체 장치(A, B, B -개량) 각각에 관해서, 10mm 각 및 14mm 각의 2종류의 패키지 사이즈의 반도체 장치를 제작하여 환경 가속 시험을 하였다. 환경 가속 시험에 있어서, -65℃에서 30분간, 다음에 실온에서 1분간, 그리고 150℃에서 30분간 유지하는 온도 사이클을 반복하여 반도체 장치에 인가하고, 100 사이클마다 고장의 발생 유무를 조사했다.

도 33 은 상기 환경 가속 시험의 결과를 설명하기 위한 도면이다. 10mm 각의 패키지 사이즈에)는, 반도체 장치(A)의 불량 발생 사이클은 1200 회였다. 즉, 온도 사이클을 1200회 반복한 시점에서 배선 패턴 단선 등의 불량이 검출되었다. 반도체 장치(B)의 불량 발생 사이클은 700회이고, 반도체 장치(A)의 불량 발생 회수보다 꽤 낮았다. 즉, 반도체 장치(B)는 반도체 장치(A)에 비해 고장의 발생 시기가 약 절반 정도였다. 한편, 반도체 장치(B-개량)의 불량 발생 사이클은 1000회이고, 반도체 장치(B)의 불량 발생 사이클 700회에 비하면 상당히 개선되었다. 이것은, 첨가재의 접착제로의 첨가에 의해 접착제의 선팽창률이 저감되고, 기판과 반도체 칩과의 선팽창률 사이의 값이 된 것에 의한 효과라고 생각된다.

14mm 각의 패키지 사이즈에 있어서도, 같은 시험이 행해졌지만, 결과는 10mm 각의 패키지 사이즈의 경우와 거의 같고, 첨가재에 의한 선팽창률의 저감의 효과가 확인되었다.

이상과 같이, 본 실시예에 의한 반도체 장치(2E)에서는, 접착제의 선팽창률을 최적화함으로써, 기판과 반도체 칩 사이에 위치하는 배선 패턴에 작용하는 열팽창차에 의한 응력을 저감할 수 있다. 또, 접착제의 유리전이온도를 증대시킴으로써, 접착제와 봉지수지의 경계면이 배선 패턴의 바로 위 또는 그 근방에 위치하고 있는 경우도, 열팽창차에 기인하여 경계면에서 발생하는 응력을 저감할 수 있다. 따라서, 배선 패턴의 단선, 파단 고장이 억제되어, 높은 실장 신뢰성을 달성할 수 있다.

도 34 는 접착제층을 소정의 균일한 두께로 형성하는 방법을 설명하기 위한 도면이다. 본 실시예에 있어서 사용하는 첨가재(60)의 일부를, 반도체 칩(23)과 기판(22) 사이의 소정의 두께에 동일한 입경을 갖는 첨가재(62A)로 함으로써, 용이하게 접착제층의 두께를 소정의 두께로 할 수 있다. 이러한 구성에 의하면, 접착제층이 균일한 두께로 형성되므로, 열응력에 의한 반도체 장치의 변형을 방지할 수 있고, 배선 패턴의 단선 등의 고장도 억제할 수 있다.

도 35 는 접착제층의 두께의 변화를 균일하게 하는 구성을 설명하기 위한 도면이다. 외부접속단자(땜납 볼(30))가 반도체 장치의 주변에 배열된 구조의 반도체 장치에서는, 전극막(25)은 반도체 칩(23)의 주변부에 대응한 기판(22) 상에 형성된다. 도 35 에서는 땜납 볼(30)이 형성되는 전극막(25)은 주변 2열로 배열되어 있다. 따라서, 반도체 칩(23)의 중앙 부분의 아래에는 전극막(25)을 설치할 필요는 없지만, 도 35 에 나타낸 반도체 장치에서는, 전극막(25)과 같은 형상의 더미 패턴(64)이, 전극막(25)이 형성되는 영역을 제외한 기판(22)의 전면에 걸쳐서 형성되어 있다(도 36 참조).

이러한 구성에 의하면, 접착제층의 두께의 두꺼운 부분과 얇은 부분이 교대로 규칙적으로 형성하게 되고, 접착제의 두께의 편향을 실질적으로 억제하게 된다. 따라서, 접착제의 두께의 불균일에 의한 반도체 장치의 변형을 방지할 수 있고, 배선 패턴의 단선 등의 고장의 발생을 억제할 수 있다.

또한, 변형방지패턴으로서의 더미 패턴(64)은, 도 36 에 나타낸 형상 및 배열에 한정되는 것이 아니라, 접착제층의 두께의 편향을 실질적으로 저감시킬 수 있으면, 어떠한 형상 및 배열이라도 상관없다. 또, 더미 패턴(64)은 전극막(25)과 같은 재료로 동시에 형성해도 좋고, 다른 공정에서 형성할 수도 있다.

상술의 본 발명에 의하면, 후술하는 여러 가지 효과를 실현할 수 있다.

청구항 제 1 항 기재의 발명에 의하면,

외부접속전극을 전극막 상에 도금에 의해 형성함으로써, 땜납 볼을 사용하는 구성에 비하여, 땜납 페이스트의 설치처리, 땜납 볼의 반송, 위치 설정 처리 등이 불필요해지기 때문에, 외부접속전극의 형성 처리를 용이화할 수 있는 동시에 저비용화를 도모할 수 있다.

또, 외부접속전극의 테이프형 기판으로부터 돌출한 부위의 직경치수(S1)를 개구부의 직경치수(S2)에 대해 작아지도록(S1 ≤S2) 구성함으로써, 인접하는 외부접속전극간 피치를 작게 할 수 있다. 따라서, 반도체 칩이 고밀도화하여 외부접속전극 수가 증대되어도, 이것에 대응할 수 있게 된다. 또한, 상기와 같이 S1 ≤S2 로 하는 것은, 외부접속전극의 도금속도 및 도금시간 등을 적당히 제어함으로써 실현할 수 있다.

또, 청구항 제 2 항에 기재된 바와 같이, 상기 외부접속전극의 재질로서는, 니켈, 동 및 금 중에서, 적어도 어느 하나를 사용할 수 있다.

또, 청구항 제 3 항 기재의 발명에 의하면,

전극막에 직접 형성되는 동시에 개구부의 깊이보다도 작고, 또한 개구부의 중앙 위치보다도 큰 높이를 갖는 제 1 전극부와, 일단부가 제 1 전극부에 접합하는 동시에 타단부가 개구부로부터 외부로 돌출하도록 형성된 제 2 전극부에 의해 외부접속전극을 구성함으로써, 제 2 전극부를 형성할 때, 개구부 내에는 제 1 전극부에 형성된 상태로 되어 있다. 따라서, 제 2 전극을 제 1 전극부에 접합함으로써, 제 2 전극부와 전극막을 전기적으로 접속할 수 있다.

상기와 같이, 제 1 전극부는 개구부로부터 돌출하지 않을 정도의 높이를 갖고 있기 때문에, 제 2 전극부를 형성할 때, 제 1 전극부와 제 2 전극부의 이간 거리는 짧아진다. 따라서, 제 2 전극부를 확실하게 제 1 전극부에 접속할 수 있고, 제 1 전극부와 제 2 전극부의 사이에 간극이 형성되지 않는다. 따라서, 제 2 전극부를 제 1 전극부(즉, 전극막)에 확실하게 접속시킬 수 있으므로, 반도체 장치의 신뢰성을 향상시킬 수 있다.

또, 청구항 제 4 항에 기재된 바와 같이, 제 1 전극부의 재질로서는 니켈, 동 및 금 중에서, 적어도 어느 하나를 사용할 수 있고, 또한, 제 2 전극부의 재질로서는 땜납을 사용할 수 있다.

또, 청구항 제 5 항 기재의 발명에 의하면,

테이프형 기판에 형성된 개구부의 내벽에 외부접속전극과의 접합성이 양호한 재질로 이루어진 박막을 형성함으로써, 개구부 내에 있어서 외부접속단자에 협착부(개구부 내벽과 외부접속단자의 사이에 간극이 생겨서 발생한다)가 발생하는 것을 방지할 수 있다. 따라서, 이에 기인하여 외부접속단자에 크랙 등의 손상이 발생되는 것을 방지할 수 있고, 반도체 장치의 신뢰성을 향상시킬 수 있다.

즉, 내벽에 외부접속전극에 대해 접합성이 양호한 재질로 이루어진 박막을 형성한 개구부에 외부접속전극을 형성하면, 개구부 내에 있어서 외부접속단자는 박막(즉, 내벽)과 접합된 상태로 된다. 따라서, 외부접속단자와 개구부의 사이에 간극이 발생되지 않게 되고, 외부접속단자는 개구부의 내벽에 강고하게 접합한 상태가 되므로, 개구부 내에 있어서 외부접속단자에 크랙 등의 손상이 발생되는 것을 방지할 수 있다.

또, 청구항 제 6 항에 기재된 바와 같이, 박막은 도금에 의해 형성될 수 있고, 또 이 재질로서는, 니켈, 동 및 금 중에서, 적어도 어느 하나를 사용할 수 있다.

또, 청구항 제 7 항 기재의 발명에 의하면,

테이프형 기판에 형성된 개구부의 직경치수를 A로 하고, 테이프형 기판의 두께치수를 B로 했을 때, 개구부의 직경치수(A)와 테이프형 기판의 두께치수(B)의 비(B/A)가 (B/A) ≤0.3 이 되도록 구성함으로써, 외부접속단자와 전극막의 사이에서 오픈 불량(외부접속단자와 전극막의 사이에 간극이 형성되어 전기적으로 접속되지 않는 상태를 말한다)이 발생하는 것의 방지, 반도체 칩의 고밀도화에 대한 대응, 테이프형 기판 자체의 강도 유지, 및 외부접속단자의 강도 향상을 도모할 수 있다.

즉, 개구부의 직경치수(A)를 크게 할수록, 개구부 내에 있어서의 외부접속전극의 강도는 향상되고, 또 테이프형 기판의 두께치수(B)를 작게 할수록, 개구부 내에 있어서의 외부접속전극의 강도는 향상된다. 그런데, 상기의 직경치수(A) 및 두께치수(B)를 각각 독립시켜서, 개구부의 직경치수(A)를 크게 하고, 또 테이프형 기판의 두께치수(B)를 작게 하면, 반도체 칩의 고밀도에 대응할 수 없게 되는(이것은, 직경치수(A)에 관계한다) 동시에, 테이프형 기판 자체의 강도가 저하된다(이것은, 두께치수(B)에 기인한다).

그런데, 개구부의 직경치수(A)와 테이프형 기판의 두께치수(B)에 상관 관계를 갖게 하고, 상기와 같이 (B/A) ≤0.3 이 되도록 개구부의 직경치수(A) 및 테이프형 기판의 두께치수(B)를 설정함으로써, 외부접속단자의 파단에 의한 오픈 불량의 발생을 억제할 수 있고, 반도체 칩의 고밀도화에 대응할 수 있고, 테이프형 기판 자체의 강도를 유지하고, 또한 외부접속단자의 강도 향상을 도모할 수 있다.

또, 청구항 제 8 항 기재의 발명에 의하면,

테이프형 기판에 형성된 개구부에 대해 땜납 페이스트를 인쇄 충전하는 땜납페이스트 인쇄 공정에서, 땜납 페이스트가 전극막과 접촉하는 위치까지 깊게 삽입되도록 인쇄 처리를 행함으로써, 볼 탑재 공정에 있어서 가열 처리를 하여 땜납 페이스트 중의 땜납과 땜납 볼을 접합할 때, 양자간에 간극이 형성되지 않게 되고, 따라서 오픈 불량의 발생을 억제할 수 있다. 이것에 의해서, 반도체 장치의 신뢰성을 향상시킬 수 있다.

또, 청구항 제 9 항 기재의 발명에 의하면,

반도체 칩을 테이프형 기판에 탑재할 때에 사용하는 접착제의 두께를 1OO㎛ ~ 150㎛의 두께치수로 설정함으로써, 반도체 장치를 실장기판에 실장한 후에 반도체 칩과 실장기판의 열팽창차에 기인하여 외부접속단자가 손상되는 것을 방지할 수 있다.

즉, 반도체 칩과 실장기판의 열팽창률이 다른 경우, 가열 시에 있어서 이 열팽창차에 기인하여 외부접속단자에 큰 응력이 집중되어 버리고, 최악의 경우에는 외부 접속단자가 파단될 우려가 있다.

그런데, 반도체 칩과 테이프형 기판의 사이에 개장되는 접착제의 두께를 100㎛ ~ 150㎛인 두께치수로 설정함으로써, 접착제는 완충재로서 기능하고, 따라서 외부접속단자에 집중하는 응력을 완화할 수 있다. 이것에 의해서, 반도체 칩과 실장기판의 열팽창차에 기인한 외부접속단자의 손상을 방지할 수 있다.

또, 청구항 제 10 항 기재의 발명에 의하면,

칩 탑재 공정에서 접착제에 대해 열처리를 실시할 때, 테이프형 기판에 대해 반도체 칩이 하부에 위치하는 방향에서 가열 처리를 행함으로써, 이 가열 처리 시에 있어서 반도체 칩의 자중은, 반도체 칩을 테이프형 기판으로부터 이간시키도록 작용한다. 이것에 의해서, 두께가 큰 접착제를 용이하게 그리고 확실하게 형성할 수 있다.

또, 청구항 제 11 항 기재의 발명에 의하면, 접착제의 선팽창률을 최적화함으로써, 기판과 반도체 칩 사이에 위치하는 배선 패턴에 작용하는, 열팽창차에 의한 응력을 저감할 수 있다. 따라서, 배선 패턴의 단선, 파단 고장이 억제되어, 높은 실장 신뢰성을 달성할 수 있다.

또, 청구항 제 12 항 기재의 발명에 의하면, 전극막의 형성 위치를 제외한 위치에, 배선기판의 불필요한 변형 발생을 방지하는 변형방지패턴을 형성함으로써, 접착제의 두께에 불균형이 발생되는 것을 방지할 수 있고, 따라서 배선 패턴의 단선 고장의 억제를 확실하게 행할 수 있다.

또, 청구항 제 13 항 기재의 발명에 의하면, 배선기판과 반도체 소자 사이의 거리에 동일한 입경을 갖는 입자를 접착제에 첨가함으로써, 접착제층의 두께를 소정의 균일한 두께로 할 수 있다. 따라서, 배선기판의 불필요한 변형이 방지되고, 배선 패턴의 단선 고장의 억제를 확실하게 행할 수 있다.

본 출원인은 상기 개시 사항에 더하여 이하의 사항을 개시한다.

(1) 테이프형 기판,

상기 테이프형 기판의 표면에 탑재되는 반도체 칩,

상기 반도체 칩을 상기 테이프형 기판에 고정하는 접착제,

상기 테이프형 기판에 형성되어 있고, 상기 반도체 칩과 전기적으로 접속되는 전극막, 및

상기 접착제의 상기 테이프형 기판으로부터의 두께를 100㎛ ~ 150㎛로 한 것을 특징으로 하는 반도체 장치.

(2) 제 (l) 항 기재의 반도체 장치에 있어서, 상기 반도체 칩의 측면의 높이를 T라 하고,

또한, 상기 접착제의 상기 반도체 칩 외주위치에 형성된 필렛의 상기 반도체 칩의 측면 하단에서의 높이를 t라고 한 경우,

상기 필렛의 높이(t)가 (0.2 ×T) ≤t < (0.6 ×T)가 되도록 구성되어 있는 것을 특징으로 하는 반도체 장치.

(3) 제 (1) 항 또는 제 (2) 항 기재의 반도체 장치에 있어서,

상기 접착제로서 그 점도가 30000 cps ~ 70000 cps이고, 또한, 요변성이 1.0 ~ 4.0 인 것을 사용한 것을 특징으로 하는 반도체 장치.

(4) 제 (1) 내지 제 (3) 항 중 어느 한 항 기재의 반도체 장치에 있어서,

상기 접착제로서 그 탄성률이 200kgf/mm² ~ 800kgf/mm² 인 것을 사용한 것을 특징으로 하는 반도체 장치.

(5) 제 (1) 내지 제 (4) 항 중 어느 한 항 기재의 반도체 장치에 있어서,

상기 접착제로서 그 선팽창률이 6 ×10^-6/℃ ~ 15 ×10^-6/℃ 인 것을 사용한 것을 특징으로 하는 반도체 장치.

(6) 제 (1) 내지 제 (5) 항 중 어느 한 항 기재의 반도체 장치에 있어서,

상기 전극막의 형성 위치를 제외한 위치에, 상기 테이프형 기판의 불필요한 변형 발생을 방지하는 변형방지패턴을 형성한 것을 특징으로 하는 반도체 장치.

(7) 배선기판,

상기 배선기판의 표면에 탑재된 반도체 소자,

상기 반도체 소자를 상기 배선기판에 고정하는 접착제,

상기 배선기판에 형성되어 있고, 상기 반도체 소자와 전기적으로 접속되는 전극막, 및

상기 반도체 소자 및 상기 전극막을 봉지하는 봉지수지를 구비하는 반도체 장치에 있어서,

상기 접착제의 선팽창률을, 상기 반도체 소자의 선팽창률보다 크게 그리고 상기 배선기판의 선팽창률보다 작게 하는 동시에, 상기 접착제의 선팽창률을 상기 봉지수지의 선팽창률에 근사시킨 것을 특징으로 하는 반도체 장치.

(8) 제 (7) 항 기재의 반도체 장치에 있어서,

상기 접착제는 첨가재를 포함하고 있고, 첨가재의 함유량을 바꿈으로써 상기 접착제의 선팽창률 및 유리전이온도를 조절하는 것을 특징으로 하는 반도체 장치.

(9) 제 (8) 항 기재의 반도체 장치에 있어서,

상기 첨가재의 첨가량은, 상기 접착제의 선팽창률을 증대시키지만, 탄성률은 실질적으로 일정하게 유지하는 범위의 양인 것을 특징으로 하는 반도체 장치.

상기 제 (1) 항 기재의 발명에 의하면,

즉, 반도체 칩과 실장기판의 열팽창률이 다른 경우, 가열 시에 있어서 열팽창차에 기인하여 외부접속단자에 큰 응력이 집중되어서, 최악의 경우에는 외부접속단자가 파단될 우려가 있다.

그런데, 반도체 칩과 테이프형 기판의 사이에 개장되는 접착제의 두께를 100㎛ ~ 150㎛의 두께치수로 설정함으로써, 접착제는 완충재로서 기능하고, 따라서 외부접속단자에 집중하는 응력을 완화할 수 있다. 이것에 의해서, 반도체 칩과 실장기판의 열팽창차에 기인한 외부접속단자의 손상을 방지할 수 있다.

상기 제 (2) 항 기재의 발명에 의하면,

반도체 칩의 측면의 높이(T)와, 접착제의 반도체 칩 외주 위치에 형성되는 필렛의 반도체 칩의 측면 하단으로부터의 높이(t)가, (0.2 ×T) ≤t ≤ (0.6 ×T)가 되도록 구성함으로써, 반도체 장치의 소형화를 도모할 수 있다.

즉, 접착제의 필렛의 높이(t)는, 테이프형 기판 상에 있어서의 접착제의 설치면적과 관계를 갖는다. 구체적으로는, 필렛은 테이프형 기판 상에서 반도체 칩 외주 위치를 향하여 만곡된 형상으로 형성되기 때문에, 필렛의 반도체 칩의 측면 하단에서의 높이(t)가 클수록, 이 만곡형상은 길게 형성되고, 따라서 테이프형 기판과 접하는 면적도 넓어진다. 또, 테이프형 기판 상에 있어서 접착제가 설치된 부위에는 다른 구성 요소(예를 들면, 전극막이나 와이어 등)를 설치할 수 없고, 따라서 접착제의 필렛의 높이(t)가 높아지면, 반도체 장치가 대형화된다.

그런데, 상기와 같이 필렛의 반도체 칩의 측면 하단에서의 높이(t)를 (0.2 ×T) ≤t < (0.6 ×T)보다 작게 설정함으로써, 접착제가 테이프형 기판과 접하는 면적의 소면적화를 도모할 수 있고, 따라서 반도체 장치의 소형화를 도모할 수 있다. 이 필렛의 반도체 칩의 측면 하단에서의 높이(t)는, 접착제의 점도, 요변성, 탄성률 등을 적당히 선정함으로써 제어할 수 있다.

또, 제 (3) 항 기재의 발명과 같이,

접착제로서 그 점도가 30000 cps ~ 70000 cps로, 또한, 요변성이 1.0~4.0인 것을 사용함으로써, 유효하게 외부접속단자의 손상 방지 및 반도체 장치의 소형화를 도모할 수 있다.

또, 제 (4) 항 기재의 발명과 같이,

접착제로서 그 탄성률이 200kgf/mm² ~ 800kgf/mm² 인 것을 사용함으로써, 유효하게 외부접속단자의 손상 방지 및 반도체 장치의 소형화를 도모할 수 있다.

또, 제 (5) 항 기재의 발명에 의하면,

접착제로서 그 선팽창률이 6 ×10^-6/℃ ~ 15 ×10^-6/℃ 인 것을 사용함으로써, 유효하게 외부접속단자의 손상 방지 및 반도체 장치의 소형화를 도모할 수 있다.

또, 제 (6) 항 기재의 발명에 의하면,

전극막의 형성 위치를 제외한 위치에, 테이프형 기판의 불필요한 변형 발생을 방지하는 변형방지패턴을 형성함으로써, 접착제의 두께에 불균형이 발생되는 것을 방지할 수 있고, 따라서 접착제의 박리방지 및 외부접속단자의 보호를 확실하게 행할 수 할 수 있다.

또, 제 (7) 항 기재의 발명에 의하면,

접착제의 선팽창률을 최적화함으로써, 기판과 반도체 칩 사이에 위치하는 배선 패턴에 작용하는, 열팽창차에 의한 응력을 저감할 수 있다. 따라서, 배선 패턴의 단선, 파단 고장이 억제되고, 높은 실장 신뢰성을 달성할 수 있다.

또, 제 (8) 항 기재의 발명에 의하면,

접착제에 첨가재를 첨가함으로써 용이하게 접착제의 선팽창률 및 유리전이온도를 적합한 값 또는 그것에 가까운 값으로 조절할 수 있다. 이와 같이, 접착제의 선팽창률을 최적화함으로써, 기판과 반도체 칩 사이에 위치하는 배선 패턴에 작용하는, 열팽창차에 의한 응력을 저감할 수 있다. 또, 접착제의 유리전이온도를 증대함으로써, 접착제와 봉지수지와의 경계면이 배선 패턴의 바로 위쪽 또는 그 근방에 위치하고 있는 경우도, 열팽창차에 기인하여 경계면에서 발생하는 응력을 저감할 수 있다. 따라서, 배선 패턴의 단선, 파단 고장이 억제되어, 높은 실장 신뢰성을 달성할 수 있다.

또, 제 (9) 항 기재의 발명에 의하면,

접착제의 선팽창률은 증대하지만 탄성률은 실질적으로 일정하게 유지되므로, 접착제의 유연성을 유지하면서 선팽창률이 저감된다. 따라서, 접착제의 유연성에 의한 응력 완화의 효과를 유지한 채로 열팽창에 의한 응력의 억제를 달성할 수 있다.

도 1 은 일반적인 FBGA 구조의 반도체 장치의 일례를 나타내는 도면.

도 2 는 일반적인 FBGA 구조의 반도체 장치의 일례를 나타내는 도면.

도 3 은 종래의 반도체 장치의 제조 방법의 일례를 설명하기 위한 도면.

도 4 는 종래의 반도체 장치의 제조 방법의 일례를 설명하기 위한 도면.

도 5 는 종래의 반도체 장치의 제조 방법의 일례를 설명하기 위한 도면.

도 6 은 종래의 문제점을 설명하기 위한 도면.

도 7 은 종래의 문제점을 설명하기 위한 도면.

도 8 은 종래의 문제점을 설명하기 위한 도면.

도 9 는 종래의 실장시에 있어서, 땜납 볼에 발생되었던 크랙을 설명하기 위한 도면.

도 10 은 본 발명의 제 1 실시예인 반도체 장치를 설명하기 위한 도면.

도 11 은 도금범프의 형성 방법을 설명하기 위한 도면.

도 12 는 필요 이상으로 성장한 도금범프를 도시하는 도면.

도 13 은 본 발명의 제 2 실시예인 반도체 장치를 설명하기 위한 도면.

도 14 는 기저 전극 및 땜납 볼의 형성 방법을 설명하기 위한 도면.

도 15 는 본 발명의 제 3 실시예인 반도체 장치를 설명하기 위한 도면.

도 16 은 내벽 박막을 형성하지 않은 경우에 발생하는 현상을 설명하기 위한 도면.

도 17 은 본 발명의 제 3 실시예인 반도체 장치에 있어서 내벽 박막 근방을 확대하여 나타내는 도면.

도 18 은 개구부에 땜납 페이스트(paste)를 충전하는 방법을 설명하기 위한 도면.

도 19 는 개구부에 땜납 페이스트를 충전하는 방법을 설명하기 위한 도면.

도 20 은 본 발명의 제 4 실시예인 반도체 장치를 설명하기 위한 도면.

도 21 은 본 발명의 제 4 실시예인 반도체 장치의 제조 방법을 설명하기 위한 도면.

도 22 는 본 발명의 제 4 실시예인 반도체 장치의 접착제 근방을 확대하여 나타내는 도면.

도 23 은 접착제로서 저점도 접착제를 사용한 경우에 있어서의 필렛(filet)을 설명하기 위한 도면.

도 24 는 일반적인 반도체 장치에 있어서의 접착제 근방을 확대하여 나타내는 도면.

도 25 는 본 발명의 효과를 나타내는 도면.

도 26 은 접착제의 두께를 균일화하는 방법을 설명하기 위한 도면.

도 27 은 접착제의 두께를 균일화하는 방법을 설명하기 위한 도면.

도 28 은 본 발명의 제 5 실시예인 반도체 장치를 설명하기 위한 도면.

도 29 는 본 발명의 제 5 실시예에 의한 반도체 장치의 구성 부품의 선팽창률과 탄성률을 설명하기 위한 도면.

도 30 은 본 발명의 제 5 실시예에 의한 반도체 장치의 접착제 및 봉지수지의 선팽창률과 유리전이온도를 설명하기 위한 도면.

도 31 은 접착제에 첨가재를 더한 경우의 선팽창률과 탄성률의 변화를 설명하기 위한 도면.

도 32 는 첨가재의 첨가량과 선팽창률 및 탄성률의 관계를 나타내는 그래프.

도 33 은 본 발명의 제 5 실시예에 의한 반도체 장치의 시험 결과를 설명하기 위한 도면.

도 34 는 접착제층의 두께를 균일화하는 방법을 설명하기 위한 도면.

도 35 는 접착제층의 두께를 균일화하는 방법을 설명하기 위한 도면.

도 36 은 변형 방지 패턴이 형성된 기판의 평면도.

※ 도면의 주요부분에 대한 부호의 설명 ※

20B, 29D: 반도체 장치

22: 기판

23: 반도체 칩

25: 전극막(도전성막)

27: 개구부

28: 수지 패키지

30: 땜납 볼

31: 페이스트 인쇄부

32: 가열부

33: 볼 장착부

34: 인쇄용 마스크

36: 스키지(squeegee)

41: 도금범프

42: 기저 전극부

43: 내벽 박막

44: 협착부(狹窄部)

45: 디스팬서(dispenser)

46: 치구(治具)

47A: 필렛(filet)

55: 스페이서

57: 변형방지패턴

60: 접착제

62, 62A: 첨가재

64: 더미패턴

Claims

삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
제 1 면 및 상기 제 1 면에 반대쪽인 제 2 면을 갖는 테이프형 기판;

상기 테이프형 기판의 제 1 면에 탑재된 반도체 칩;

상기 테이프형 기판의 제 1 면 상에 형성되고, 각각 상기 반도체 칩과 전기적으로 접속된 복수의 전극막; 및

상기 테이프형 기판의 제 2 면에 제공되고, 각각 상기 테이프형 기판에 형성된 스루홀을 통하여 상기 전극막의 각각에 접속된 복수의 외부 접속 전극을 구비하고,

상기 외부 접속 전극은 상기 전극막 상에 도금에 의해 형성되고,

또한, 각각의 상기 외부 접속 전극의 상기 테이프형 기판의 제 2 면으로부터 돌출된 부위의 직경 S1과 상기 스루홀의 직경 S2는, S1 ≤S2의 관계를 만족하는 것을 특징으로 하는 반도체 장치.
제 14 항에 있어서,

상기 외부 접속 전극은 니켈, 동 및 금으로 이루어지는 그룹으로부터 선택된 하나의 재료로 형성되는 것을 특징으로 하는 반도체 장치.
제 1 면 및 상기 제 1 면에 반대쪽인 제 2 면을 갖는 테이프형 기판;

상기 테이프형 기판의 제 1 면에 탑재된 반도체 칩;

상기 테이프형 기판의 제 1 면 상에 형성되고, 각각 상기 반도체 칩과 전기적으로 접속된 복수의 전극막; 및

상기 테이프형 기판의 제 2 면에 제공되고, 각각 상기 테이프형 기판에 형성된 스루홀을 통하여 상기 전극막의 각각에 접속된 복수의 외부 접속 전극을 구비하고,

상기 외부 접속 전극의 각각은,

상기 전극막의 각각에 형성되고, 상기 스루홀의 깊이보다는 작고 상기 스루홀의 깊이의 절반보다는 큰 높이를 갖는 제 1 전극부와,

상기 스루홀 내에서 상기 제 1 전극부에 접속되고, 상기 스루홀로부터 돌출한 부위를 갖는 제 2 전극부를 구비하는 것을 특징으로 하는 반도체 장치.
제 16 항에 있어서,

상기 외부 접속 전극은 니켈, 동 및 금으로 이루어지는 그룹으로부터 선택된 하나의 재료로 형성되는 것을 특징으로 하는 반도체 장치.
제 1 면 및 상기 제 1 면에 반대쪽인 제 2 면을 갖는 테이프형 기판;

상기 테이프형 기판의 제 1 면에 탑재된 반도체 칩;

상기 테이프형 기판의 제 1 면 상에 형성되고, 각각 상기 반도체 칩과 전기적으로 접속된 복수의 전극막; 및

상기 테이프형 기판의 제 2 면에 제공되고, 각각 상기 테이프형 기판에 형성된 스루홀을 통하여 상기 전극막의 각각에 접속된 복수의 외부 접속 전극을 구비하고,

상기 스루홀의 내면에는 박막이 형성되고, 또한 상기 박막은 상기 외부 접속 전극을 형성하는 재료와 접합가능한 것을 특징으로 하는 반도체 장치.
제 1 면 및 상기 제 1 면에 반대쪽인 제 2 면을 갖는 테이프형 기판;

상기 테이프형 기판의 제 1 면에 탑재된 반도체 칩;

상기 테이프형 기판의 제 1 면 상에 형성되고, 각각 상기 반도체 칩과 전기적으로 접속된 복수의 전극막; 및

상기 테이프형 기판의 제 2 면에 제공되고, 각각 상기 테이프형 기판에 형성된 스루홀을 통하여 상기 전극막의 각각에 접속된 복수의 외부 접속 전극을 구비하고,

상기 스루홀의 직경 A에 대한 상기 테이프형 기판의 두께 B의 비(B/A)는 0.3과 같거나 그보다 작은 것(B/A ≤0.3)을 특징으로 하는 반도체 장치.
제 1 면 및 상기 제 1 면에 반대쪽인 제 2 면을 갖는 테이프형 기판;

상기 테이프형 기판의 제 1 면에 탑재된 반도체 칩;

상기 테이프형 기판의 제 1 면에 상기 반도체 칩을 고정시키는 접착제;

상기 테이프형 기판의 제 1 면 상에 형성되고, 각각 상기 반도체 칩과 전기적으로 접속된 복수의 전극막; 및

상기 테이프형 기판의 제 2 면에 제공되고, 각각 상기 테이프형 기판에 형성된 스루홀을 통하여 상기 전극막의 각각에 접속된 복수의 외부 접속 전극을 구비하고,

상기 테이프형 기판의 제 1 면과 상기 반도체 칩 사이의 상기 접착제의 두께는 100㎛ 내지 150㎛의 범위 내에 있는 것을 특징으로 하는 반도체 장치.
제 20 항에 있어서,

상기 테이프형 기판의 변형을 방지하기 위해서 상기 테이프형 기판의 제 1 면 상에 형성되는 변형 방지 패턴을 더 구비하고, 상기 변형 방지 패턴은 상기 전극막이 형성되는 영역을 제외한 상기 테이프형 기판의 영역에 제공되는 것을 특징으로 하는 반도체 장치.
기판;

상기 기판에 탑재된 반도체 칩;

상기 기판에 상기 반도체 칩을 고정시키는 접착제;

상기 기판 상에 형성되고, 각각 상기 반도체 칩과 전기적으로 접속된 복수의 전극막; 및

상기 반도체 칩 및 상기 전극막을 밀봉하는 밀봉 수지를 구비하고,

상기 접착제의 열팽창률은 상기 반도체 칩의 열팽창률보다 크고 상기 기판의 열팽창률보다 작으며, 그리고 상기 접착제의 열팽창률은 상기 밀봉 수지의 열팽창률에 근사한 것을 특징으로 하는 반도체 장치.
제 22 항에 있어서,

상기 기판의 변형을 방지하기 위해서 상기 기판 상에 형성되는 변형 방지 패턴을 더 구비하고, 상기 변형 방지 패턴은 상기 전극막이 형성되는 영역을 제외한 상기 기판의 영역에 제공되는 것을 특징으로 하는 반도체 장치.