JP2006060260A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006060260A JP2006060260A JP2005326051A JP2005326051A JP2006060260A JP 2006060260 A JP2006060260 A JP 2006060260A JP 2005326051 A JP2005326051 A JP 2005326051A JP 2005326051 A JP2005326051 A JP 2005326051A JP 2006060260 A JP2006060260 A JP 2006060260A
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- opening
- substrate
- semiconductor device
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Abstract
【解決手段】テープ状の基板22と、基板22の表面に搭載される半導体チップ23と、基板22の表面に形成されると共に半導体チップ23と電気的に接続された電極膜25と、基板22の裏面に配設されると共に基板22に形成された開口部27を介して電極膜25に接続されたメッキバンプ41とを具備する半導体装置において、開口部27の直径寸法をAとし、基板22の厚さ寸法をBとした時、これらの比(B/A)が、0.3以下((B/A)≦0.3)となるよう構成する。
【選択図】図15
Description
テープ状基板と、
前記テープ状基板の表面に搭載される半導体チップと、
前記テープ状基板の表面に形成されると共に、前記半導体チップと電気的に接続された電極膜と、
前記テープ状基板の裏面に配設されると共に、前記テープ状基板に形成された開口部を介して前記電極膜に接続された外部接続電極とを具備する半導体装置において、
前記開口部の直径寸法をAとし、前記テープ状基板の厚さ寸法をBとした時、前記開口部の直径寸法Aと前記テープ状基板の厚さ寸法Bとの比(B/A)が、0.3以下((B/A)≦0.3)となるよう構成したことを特徴とするものである。
請求項1記載の半導体装置において、
前記開口部の内壁に前記外部接続電極との接合性の良好な材質よりなる薄膜を形成してなることを特徴とするものである。
請求項2記載の半導体装置において、
前記薄膜はメッキにより形成されており、
かつ、その材質としてニッケル,銅,及び金の内、少なくとも何れか一つを用いたことを特徴とするものである。
半導体チップが搭載されるテープ状基板に形成された開口部と共に一方の開口縁に導電性膜が覆設された開口部を有する樹脂基板に対し半田ペーストを印刷し、該半田ペーストを前記開口部内に装填する半田ペースト印刷工程と、
該半田ペースト印刷工程の終了後、外部接続端子となる半田ボールを前記開口部に配設し加熱することにより前記半田ボールを前記電極膜に接合するボール搭載工程とを有する半導体装置の製造方法において、
前記半田ペースト印刷工程で、前記半田ペーストが前記電極膜と接触する位置まで深く挿入されるよう印刷処理を行なうことを特徴とするものである。
テープ状基板に形成された開口部の直径寸法をAとし、テープ状基板の厚さ寸法をBとした時、開口部の直径寸法Aとテープ状基板の厚さ寸法Bとの比(B/A)が(B/A)≦0.3となるよう構成したことにより、外部接続端子と電極膜との間でオープン不良(外部接続端子と電極膜との間に間隙が形成されて電気的に接続されない状態をいう)が発生することの防止、半導体チップの高密度化への対応、テープ状基板自体の強度維持、及び外部接続端子の強度向上を図ることができる。
テープ状基板に形成された開口部の内壁に外部接続電極との接合性の良好な材質よりなる薄膜を形成したことにより、開口部内において外部接続端子にくびれ(開口部内壁と外部接続端子との間に間隙が生じることにより発生する)が発生することを防止できる。よって、このくびれに起因して外部接続端子にクラック等の損傷が発生することを防止でき、半導体装置の信頼性を向上させることができる。
テープ状基板に形成された開口部に対し半田ペーストを印刷し充填する半田ペースト印刷工程で、半田ペーストが電極膜と接触する位置まで深く挿入されるよう印刷処理を行なうことにより、ボール搭載工程において加熱処理を行い半田ペースト内の半田と半田ボールを接合する際、両者の間に間隙が形成されることはなくなり、よってオープン不良の発生を抑制することができる。これにより、半導体装置の信頼性を向上させることができる。
テープ状基板に形成された開口部の直径寸法をAとし、テープ状基板の厚さ寸法をBとした時、開口部の直径寸法Aとテープ状基板の厚さ寸法Bとの比(B/A)が(B/A)≦0.3となるよう構成したことにより、外部接続端子と電極膜との間でオープン不良(外部接続端子と電極膜との間に間隙が形成されて電気的に接続されない状態をいう)が発生することの防止、半導体チップの高密度化への対応、テープ状基板自体の強度維持、及び外部接続端子の強度向上を図ることができる。
テープ状基板に形成された開口部の内壁に外部接続電極との接合性の良好な材質よりなる薄膜を形成したことにより、開口部内において外部接続端子にくびれ(開口部内壁と外部接続端子との間に間隙が生じることにより発生する)が発生することを防止できる。よって、このくびれに起因して外部接続端子にクラック等の損傷が発生することを防止でき、半導体装置の信頼性を向上させることができる。
テープ状基板に形成された開口部に対し半田ペーストを印刷し充填する半田ペースト印刷工程で、半田ペーストが電極膜と接触する位置まで深く挿入されるよう印刷処理を行なうことにより、ボール搭載工程において加熱処理を行い半田ペースト内の半田と半田ボールを接合する際、両者の間に間隙が形成されることはなくなり、よってオープン不良の発生を抑制することができる。これにより、半導体装置の信頼性を向上させることができる。
前記テープ状基板の表面に搭載される半導体チップと、
前記半導体チップを前記テープ状基板に固定する接着剤と、
前記テープ状基板に形成されており、前記半導体チップと電気的に接続される電極膜と、
前記テープ状基板に形成された開口部を介して前記電極膜に接続された外部接続電極とを具備する半導体装置において、
前記接着剤の前記テープ状基板からの厚さを100μm〜150μmとしたことを特徴とする半導体装置。
前記半導体チップの側面の高さをTとし、
かつ、前記接着剤の前記半導体チップ外周位置に形成されるフィレットの該半導体チップの側面下端からの高さをtとした場合、
前記フィレットの高さtが(0.2×T)≦t<(0.6×T)となるよう構成されていることを特徴とする半導体装置。
前記接着剤としてその粘度が 30000cps 〜 70000cpsで、かつ、チクソ性が 1.0 〜 4.0であるものを用いたことを特徴とする半導体装置。
前記接着剤としてその弾性率が200kgf/mm2〜800kgf/mm2であるものを用いたことを特徴とする半導体装置。
前記接着剤としてその線膨張率が6×10-6/℃〜15×10-6/℃であるものを用いたことを特徴とする半導体装置。
前記電極膜の形成位置を除いた位置に、前記テープ状基板の不要な変形発生を防止する変形防止パターンを形成したことを特徴とする半導体装置。
前記配線基板の表面に搭載された半導体素子と、
前記半導体素子を前記配線基板に固定する接着剤と、
前記配線基板に形成されており、前記半導体素子と電気的に接続される電極膜と、
前記半導体素子及び前記電極膜を封止する封止樹脂と
を具備する半導体装置において、
前記接着剤の線膨張率を、前記半導体素子の線膨張率より大きく且つ前記配線基板の線膨張率より小さくすると共に、前記接着剤の線膨張率を前記封止樹脂の線膨張率に近似させたことを特徴とする半導体装置。
前記接着剤は添加材を含んでおり、添加材の含有量を変えることにより前記接着剤の線膨張率及びガラス転移温度を調節することを特徴とする半導体装置。
前記添加材の添加量は、前記接着剤の線膨張率を増大させるが弾性率は実質的に一定に維持するような範囲の量であることを特徴とする半導体装置。
半導体チップをテープ状基板に搭載する際に用いる接着剤の厚さを100μm〜150μmと厚い寸法に設定したことにより、半導体装置を実装基板に実装した後に半導体チップと実装基板の熱膨張差に起因して外部接続端子が損傷することを防止することができる。
半導体チップの側面の高さTと、接着剤の半導体チップ外周位置に形成されるフィレットの半導体チップの側面下端からの高さtが、(0.2×T)≦t<(0.6×T)となるよう構成したことにより、半導体装置の小型化を図ることができる。
接着剤としてその粘度が30000cps〜70000cpsで、かつ、チクソ性が1.0〜4.0であるものを用いることにより、有効に外部接続端子の損傷防止及び半導体装置の小型化を図ることができる。
接着剤としてその弾性率が200kgf/mm2 〜800kgf/mm2 であるものを用いることにより、有効に外部接続端子の損傷防止及び半導体装置の小型化を図ることができる。
接着剤としてその線膨張率が6×10-6/℃ 〜 15×10-6/℃であるものを用いることにより、有効に外部接続端子の損傷防止及び半導体装置の小型化を図ることができる。
電極膜の形成位置を除いた位置に、テープ状基板の不要な変形発生を防止する変形防止パターンを形成したことにより、接着剤の厚さにバラツキが発生することを防止でき、よって接着剤の剥離防止及び外部接続端子の保護を確実に行なうことができる。
接着剤の線膨張率を最適化することにより、基板と半導体チップの間に位置する配線パターンに作用する、熱膨張差による応力を低減することができる。したがって、配線パターンの断線、破断故障が抑制され、高い実装信頼性を達成することができる。
接着剤に添加材を添加することにより容易に接着剤の線膨張率及びガラス転移温度を好適な値又はそれに近い値に調節することができる。このように、接着剤の線膨張率を最適化することにより、基板と半導体チップの間に位置する配線パターンに作用する、熱膨張差による応力を低減することができる。また、接着剤のガラス転移温度を増大することにより、接着剤と封止樹脂との境界面が配線パターンの直上又はその近傍に位置している場合も、熱膨張差に起因して境界面で発生する応力を低減することができる。したがって、配線パターンの断線、破断故障が抑制され、高い実装信頼性を達成することができる。
接着剤の線膨張率は増大するが弾性率は実質的に一定に維持されるため、接着剤の柔軟性を維持しながら線膨張率が低減される。したがって、接着剤の柔軟性による応力緩和の効果を維持したまま熱膨張さによる応力の抑制を達成することができる。
22 基板
23 半導体チップ
25 電極膜(導電性膜)
27 開口部
28 樹脂パッケージ
30 半田ボール
31 ペースト印刷部
32 加熱部
33 ボール装着部
34 印刷用マスク
36 スキージ
41 メッキバンプ
42 下地電極部
43 内壁薄膜
44 くびれ部
45 ディスペンサー
46 治具
47A フィレット
55 スペーサ
57 変形防止パターン
60 接着剤
62,62A 添加材
64 ダミーパターン
Claims (4)
- テープ状基板と、
前記テープ状基板の表面に搭載される半導体チップと、
前記テープ状基板の表面に形成されると共に、前記半導体チップと電気的に接続された電極膜と、
前記テープ状基板の裏面に配設されると共に、前記テープ状基板に形成された開口部を介して前記電極膜に接続された外部接続電極とを具備する半導体装置において、
前記開口部の直径寸法をAとし、前記テープ状基板の厚さ寸法をBとした時、前記開口部の直径寸法Aと前記テープ状基板の厚さ寸法Bとの比(B/A)が、0.3以下((B/A)≦0.3)となるよう構成したことを特徴とする半導体装置。 - 請求項1記載の半導体装置において、
前記開口部の内壁に前記外部接続電極との接合性の良好な材質よりなる薄膜を形成してなることを特徴とする半導体装置。 - 請求項2記載の半導体装置において、
前記薄膜はメッキにより形成されており、
かつ、その材質としてニッケル,銅,及び金の内、少なくとも何れか一つを用いたことを特徴とする半導体装置。 - 半導体チップが搭載されるテープ状基板に形成された開口部と共に一方の開口縁に導電性膜が覆設された開口部を有する樹脂基板に対し半田ペーストを印刷し、該半田ペーストを前記開口部内に装填する半田ペースト印刷工程と、
該半田ペースト印刷工程の終了後、外部接続端子となる半田ボールを前記開口部に配設し加熱することにより前記半田ボールを前記電極膜に接合するボール搭載工程とを有する半導体装置の製造方法において、
前記半田ペースト印刷工程で、前記半田ペーストが前記電極膜と接触する位置まで深く挿入されるよう印刷処理を行なうことを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005326051A JP2006060260A (ja) | 1999-03-26 | 2005-11-10 | 半導体装置及びその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8459199 | 1999-03-26 | ||
JP2005326051A JP2006060260A (ja) | 1999-03-26 | 2005-11-10 | 半導体装置及びその製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000065536A Division JP3844936B2 (ja) | 1999-03-26 | 2000-03-09 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006060260A true JP2006060260A (ja) | 2006-03-02 |
Family
ID=36107411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005326051A Pending JP2006060260A (ja) | 1999-03-26 | 2005-11-10 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006060260A (ja) |
-
2005
- 2005-11-10 JP JP2005326051A patent/JP2006060260A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8710651B2 (en) | Semiconductor device and method for manufacturing the same | |
US8580620B2 (en) | Method of manufacturing semiconductor device | |
US6552430B1 (en) | Ball grid array substrate with improved traces formed from copper based metal | |
JP5510795B2 (ja) | 電子部品の実装構造、電子部品の実装方法、並びに電子部品実装用基板 | |
US20080111224A1 (en) | Multi stack package and method of fabricating the same | |
JP3844936B2 (ja) | 半導体装置 | |
US7432601B2 (en) | Semiconductor package and fabrication process thereof | |
JPWO2008136419A1 (ja) | 半導体装置及び製造方法並びにリペア方法 | |
JP3384359B2 (ja) | 半導体装置およびその製造方法 | |
JP5569676B2 (ja) | 電子部品の実装方法 | |
US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
JP2009105209A (ja) | 電子装置及びその製造方法 | |
WO2010109703A1 (ja) | 電子装置、基板および電子装置の製造方法 | |
JPH11260962A (ja) | ボールグリッドアレイ型半導体装置 | |
JP2014027216A (ja) | 半導体装置およびその製造方法 | |
JP2010135501A (ja) | 半導体装置の製造方法 | |
JPH11168116A (ja) | 半導体チップ用電極バンプ | |
JP2006060260A (ja) | 半導体装置及びその製造方法 | |
JP5576528B2 (ja) | 半導体装置 | |
KR20040056437A (ko) | 적층형 반도체 패키지 및 그 제조방법 | |
JP2000156386A (ja) | 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ | |
JP2001044326A (ja) | 半導体装置およびその製造方法 | |
JP5171720B2 (ja) | 半導体装置 | |
KR100924543B1 (ko) | 반도체 패키지의 제조 방법 | |
KR100209267B1 (ko) | 비.지.에이 패키지의 열방출부 형성방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070515 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070522 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070723 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071016 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080304 |