JPS63199451A - 電子装置 - Google Patents
電子装置Info
- Publication number
- JPS63199451A JPS63199451A JP62031452A JP3145287A JPS63199451A JP S63199451 A JPS63199451 A JP S63199451A JP 62031452 A JP62031452 A JP 62031452A JP 3145287 A JP3145287 A JP 3145287A JP S63199451 A JPS63199451 A JP S63199451A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- lead pin
- notch
- substrate
- collar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004020 conductor Substances 0.000 abstract description 16
- 239000000758 substrate Substances 0.000 abstract description 7
- 239000000463 material Substances 0.000 description 12
- 229910000679 solder Inorganic materials 0.000 description 11
- 239000010410 layer Substances 0.000 description 7
- 239000008188 pellet Substances 0.000 description 5
- XNMARPWJSQWVGC-UHFFFAOYSA-N 2-[3-[11-[[5-(dimethylamino)naphthalen-1-yl]sulfonylamino]undecanoylamino]propoxy]-4-[(5,5,8,8-tetramethyl-6,7-dihydronaphthalene-2-carbonyl)amino]benzoic acid Chemical compound CC1(C)CCC(C)(C)C=2C1=CC(C(=O)NC=1C=C(C(=CC=1)C(O)=O)OCCCNC(=O)CCCCCCCCCCNS(=O)(=O)C1=C3C=CC=C(C3=CC=C1)N(C)C)=CC=2 XNMARPWJSQWVGC-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000465 moulding Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- 229920000647 polyepoxide Polymers 0.000 description 3
- 239000002994 raw material Substances 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- POIUWJQBRNEFGX-XAMSXPGMSA-N cathelicidin Chemical compound C([C@@H](C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CO)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CCC(O)=O)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H]([C@@H](C)CC)C(=O)NCC(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CCC(O)=O)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H]([C@@H](C)CC)C(=O)N[C@@H](C(C)C)C(=O)N[C@@H](CCC(N)=O)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H]([C@@H](C)CC)C(=O)N[C@@H](CCCCN)C(=O)N[C@@H](CC(O)=O)C(=O)N[C@@H](CC=1C=CC=CC=1)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H](CC(N)=O)C(=O)N[C@@H](CC(C)C)C(=O)N[C@@H](C(C)C)C(=O)N1[C@@H](CCC1)C(=O)N[C@@H](CCCNC(N)=N)C(=O)N[C@@H]([C@@H](C)O)C(=O)N[C@@H](CCC(O)=O)C(=O)N[C@@H](CO)C(O)=O)NC(=O)[C@H](CC=1C=CC=CC=1)NC(=O)[C@H](CC(O)=O)NC(=O)CNC(=O)[C@H](CC(C)C)NC(=O)[C@@H](N)CC(C)C)C1=CC=CC=C1 POIUWJQBRNEFGX-XAMSXPGMSA-N 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電子装置、特に、リードピンの固着技術に関
し、例えば、ピン・グリツド・アレー・プラスチック・
パンケージ（以下、ＰＧＡという。
し、例えば、ピン・グリツド・アレー・プラスチック・
パンケージ（以下、ＰＧＡという。
）を備えた半導体集積回路装置（以下、ＩＣという。）
に利用して有効なものに関する。
に利用して有効なものに関する。
ＰＧＡ−ＩＣとして、基板に開設されているスルーホー
ルに嵌入されるリードピンの上端に鍔がベースの上面に
おけるスルーホール開口縁に当接するように突設されて
おり、リードピンはその鍔上面にダムが当接されて固定
されるように構成されているものがある。
ルに嵌入されるリードピンの上端に鍔がベースの上面に
おけるスルーホール開口縁に当接するように突設されて
おり、リードピンはその鍔上面にダムが当接されて固定
されるように構成されているものがある。
また、リードピンの中間部に鍔が基板の下面におけるス
ルーホール開口縁に当接するように突設されているとと
もに、円形環状の鍔をスルーホール内に浸透したはんだ
材により溶着することにより、リードピンが固定される
ように構成されているＰＧＡ・ＩＣがある。
ルーホール開口縁に当接するように突設されているとと
もに、円形環状の鍔をスルーホール内に浸透したはんだ
材により溶着することにより、リードピンが固定される
ように構成されているＰＧＡ・ＩＣがある。
なお、ＰＧＡ・ＩＣ技術を述べである例としては、日経
マグロウヒル社発行［マイクロデバイセズＮｏ、２Ｊ昭
和５９年６月１１日発行 Ｐ１６０〜Ｐ１６９、がある
。
マグロウヒル社発行［マイクロデバイセズＮｏ、２Ｊ昭
和５９年６月１１日発行 Ｐ１６０〜Ｐ１６９、がある
。
しかし、上端に突設された鍔かベースとダムとの間に挟
み込まれる構造においては、パッケージの厚さが増大し
、ダムの接着性も低下するという、また、ベースの下面
に円形環状の鍔が溶着される構造においては、スルーホ
ール内にはんだ材が吸い上げられないため、リードピン
の固定強度が小さくなるという問題点があることが、本
発明者によって明らかにされた。
み込まれる構造においては、パッケージの厚さが増大し
、ダムの接着性も低下するという、また、ベースの下面
に円形環状の鍔が溶着される構造においては、スルーホ
ール内にはんだ材が吸い上げられないため、リードピン
の固定強度が小さくなるという問題点があることが、本
発明者によって明らかにされた。
本発明の目的は、リードピンの固定強度を高めるととも
に、パッケージの厚さを抑制することができる電子装置
を提供することにある。
に、パッケージの厚さを抑制することができる電子装置
を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。
明細書の記述および添付図面から明らかになるであろう
。
ｃ問題点を解決するための手段〕
本願において開示される発明のうち代表的なものの概要
を説明すれば、次の通りである。
を説明すれば、次の通りである。
すなわち、基板のスルーホールに嵌入されるリートピン
に鍔を基板外面のスルーホール開口縁に当接するように
突設するとともに、この鍔に切欠部を径方向に開設した
ものである。
に鍔を基板外面のスルーホール開口縁に当接するように
突設するとともに、この鍔に切欠部を径方向に開設した
ものである。
前記した手段によれば、リードピンに鍔が基板外面のス
ルーホール開口縁部に当接されることにより、基板上に
形成されるパッケージには鍔が介設されないため、パッ
ケージ厚さの増大化は抑制されるとともに、パッケージ
の外観が良化される。
ルーホール開口縁部に当接されることにより、基板上に
形成されるパッケージには鍔が介設されないため、パッ
ケージ厚さの増大化は抑制されるとともに、パッケージ
の外観が良化される。
また、鍔に切欠部が開設されていることにより、この切
欠部を通じてはんだ材がスルーボールの内部に効果的に
吸い上げられるため、リードピンはスルーホール全体１
こおいて溶着されて強固に固定されることになる。
欠部を通じてはんだ材がスルーボールの内部に効果的に
吸い上げられるため、リードピンはスルーホール全体１
こおいて溶着されて強固に固定されることになる。
第１図は本発明の一実施例であるＰＧＡ・ｒｃを示す縦
断面図、第２図はそのリードピンを示す斜視図、第３図
はそのリードピンの製造方法を示す拡大部分断面図であ
る。
断面図、第２図はそのリードピンを示す斜視図、第３図
はそのリードピンの製造方法を示す拡大部分断面図であ
る。
本実施例において、このＰＧＡ・ＴＣＩは基板としての
ベース２を備えており、ベース２はエポキシ樹脂を用い
て略正方形の平板形状に形成されている。ベース２には
スルーホール３が多数個、周辺部に略正方形枠形状にそ
れぞれ規則的に配されて厚さ方向（以下、上下方向とす
る。）に貫通するように開設されている。
ベース２を備えており、ベース２はエポキシ樹脂を用い
て略正方形の平板形状に形成されている。ベース２には
スルーホール３が多数個、周辺部に略正方形枠形状にそ
れぞれ規則的に配されて厚さ方向（以下、上下方向とす
る。）に貫通するように開設されている。
ベース２の上面には集積回路を作り込まれたペレット４
が略中央部に配されて、銀ペーストを用いた接着等のよ
うな適当な手段によりボンディングされており、ベース
２上面の周辺部にはインチ導体部５が複数本、各スルー
ホール３からペレット４の近傍にかけてそれぞれ放射状
に配されて、メタライズ等のような適当な手段により形
成されている。各インナ導体部５の先端部とペレット４
の電極バンド（図示せず）との間にはボンディングワイ
ヤ６がそれぞれ橋絡されており、これにより、ペレット
４の集積回路は電気的に外部へ引き出されている。
が略中央部に配されて、銀ペーストを用いた接着等のよ
うな適当な手段によりボンディングされており、ベース
２上面の周辺部にはインチ導体部５が複数本、各スルー
ホール３からペレット４の近傍にかけてそれぞれ放射状
に配されて、メタライズ等のような適当な手段により形
成されている。各インナ導体部５の先端部とペレット４
の電極バンド（図示せず）との間にはボンディングワイ
ヤ６がそれぞれ橋絡されており、これにより、ペレット
４の集積回路は電気的に外部へ引き出されている。
ベース２の下面にはアウタ導体部７が複数、各スルーホ
ール３が開口した位置にそれぞれ配されて開口縁部に円
形環形状にメタライズ等のような適当な手段により形成
されている。スルーホール３の円周面にはスルーホール
導体部８が一定厚さで全周および全長にわたって被着さ
れており、このスルーホール導体部８により各インナ導
体部５とアウタ導体部７とは電気的にそれぞれ接続され
ている。
ール３が開口した位置にそれぞれ配されて開口縁部に円
形環形状にメタライズ等のような適当な手段により形成
されている。スルーホール３の円周面にはスルーホール
導体部８が一定厚さで全周および全長にわたって被着さ
れており、このスルーホール導体部８により各インナ導
体部５とアウタ導体部７とは電気的にそれぞれ接続され
ている。
スルーホール３内には、リードピン１０の上部が挿入さ
れてはんだ材層９により溶着されており、リードピン１
０は第２図に示されているように構成されている。すな
わち、リードピン１０は細長い丸棒形状に形成されてお
り、リードピン１０のスルーホール３に嵌入されている
部分には位置決め部１１がスルーホール３に被着された
スルーホール導体８の内周面に密接するように、円形平
板形状に押し潰されて形成されている。また、リードピ
ン１０の外周上には略円形環状の鍔１２が位置決め部■
１の下方位置に配されて、直角外向きに突設されており
、鍔１２ばスルーホール３の内径よりも大きく、アウタ
導体部７の外径以下の外径に形成されている。鍔１２に
は切欠部１３が複数箇所（本実施例では２箇所）に周方
向に略等間隔に配されて、外周からピンの外周面まで切
り込まれて略扇形形状に形成されており、この切欠部１
３は第３図に示されているようなプレス加工方法により
鍔１２と同時に一体成形される。
れてはんだ材層９により溶着されており、リードピン１
０は第２図に示されているように構成されている。すな
わち、リードピン１０は細長い丸棒形状に形成されてお
り、リードピン１０のスルーホール３に嵌入されている
部分には位置決め部１１がスルーホール３に被着された
スルーホール導体８の内周面に密接するように、円形平
板形状に押し潰されて形成されている。また、リードピ
ン１０の外周上には略円形環状の鍔１２が位置決め部■
１の下方位置に配されて、直角外向きに突設されており
、鍔１２ばスルーホール３の内径よりも大きく、アウタ
導体部７の外径以下の外径に形成されている。鍔１２に
は切欠部１３が複数箇所（本実施例では２箇所）に周方
向に略等間隔に配されて、外周からピンの外周面まで切
り込まれて略扇形形状に形成されており、この切欠部１
３は第３図に示されているようなプレス加工方法により
鍔１２と同時に一体成形される。
第３図に示されているプレス成形装置２０は２つ割りさ
れる成形型２１と、クランパ２２と、パンチ２３とを備
えており、成形型２１の内周面には鍔成形部２４が第２
図に示されているような切欠部付き鍔に対応する雌型形
状に形成されている。
れる成形型２１と、クランパ２２と、パンチ２３とを備
えており、成形型２１の内周面には鍔成形部２４が第２
図に示されているような切欠部付き鍔に対応する雌型形
状に形成されている。
リードピン１０の素材２４が成形型２１内に挿入されて
、一端部がクランパ２２に把持されると、パンチ２３に
より素材２５の頭が突かれる。頭を突かれた素材１５は
塑性変形されてその一部が成形部２４に膨出されるため
、前記鍔１２および切欠部１３が一度に成形されること
になるこのように成形されたリードピン１０はその上部
がスルーホール３に挿入されると、鍔１２の上面がアウ
タ導体部７に当接される。続いて、鍔１２付近にはんだ
加工が施されると、鍔１２には切欠部１３が開設されて
いるため、はんだ材はこの切欠部１３を通じてスルーホ
ール３の内部に効果的に吸い上げられ、スルーホール３
全体にはんだ材層９が均一に形成される。
、一端部がクランパ２２に把持されると、パンチ２３に
より素材２５の頭が突かれる。頭を突かれた素材１５は
塑性変形されてその一部が成形部２４に膨出されるため
、前記鍔１２および切欠部１３が一度に成形されること
になるこのように成形されたリードピン１０はその上部
がスルーホール３に挿入されると、鍔１２の上面がアウ
タ導体部７に当接される。続いて、鍔１２付近にはんだ
加工が施されると、鍔１２には切欠部１３が開設されて
いるため、はんだ材はこの切欠部１３を通じてスルーホ
ール３の内部に効果的に吸い上げられ、スルーホール３
全体にはんだ材層９が均一に形成される。
このようにして、リードピン１０が複数本固着されたベ
ース１の上面には、エポキシ樹脂を用いて略正方形枠形
状に形成されたダム１５が、周辺部にスルーホール３開
口を被覆するように配されて接着材層１６を介して接着
されており、ベース１の上面におけるダム１５の内側に
はキャビティー１７が形成されている。ここで、ベース
１とダム１５との間には鍔１２が介設されないため、そ
の間の隙間はきわめて小さく抑制される。また、接着材
層１６が全体にわたって略均−に形成されているため、
接着強度が大きい。
ース１の上面には、エポキシ樹脂を用いて略正方形枠形
状に形成されたダム１５が、周辺部にスルーホール３開
口を被覆するように配されて接着材層１６を介して接着
されており、ベース１の上面におけるダム１５の内側に
はキャビティー１７が形成されている。ここで、ベース
１とダム１５との間には鍔１２が介設されないため、そ
の間の隙間はきわめて小さく抑制される。また、接着材
層１６が全体にわたって略均−に形成されているため、
接着強度が大きい。
そして、ダム１５上にはエポキシ樹脂を用いて略正方形
平板形状に形成されたキャップ１８が、キャビティー１
７を被覆するように配されて、低融点ガラス等からなる
封止材層１９を介して固着されており、これにより、キ
ャビティ−１７内部におけるベレット４、ボンディング
ワイヤ６およびインナ導体部５が気密封止され、パンケ
ージが構成されることになる。
平板形状に形成されたキャップ１８が、キャビティー１
７を被覆するように配されて、低融点ガラス等からなる
封止材層１９を介して固着されており、これにより、キ
ャビティ−１７内部におけるベレット４、ボンディング
ワイヤ６およびインナ導体部５が気密封止され、パンケ
ージが構成されることになる。
前記実施例によれば次の効果が得られる。
（１１リードピンに鍔をベース下面のスルーホール開口
縁部に当接するように配設することにより、鍔がベース
とダムとの間に挟設されないため、パッケージの厚さを
縮小化させることができる。
縁部に当接するように配設することにより、鍔がベース
とダムとの間に挟設されないため、パッケージの厚さを
縮小化させることができる。
（２）鍔をベースの下面に配設することにより、ベース
とダムとの間に接着材層が薄く、かつ略均−に形成され
るため、ダムをベースに強固に固着させることができる
とともに、パッケージの外観性を高めることができる。
とダムとの間に接着材層が薄く、かつ略均−に形成され
るため、ダムをベースに強固に固着させることができる
とともに、パッケージの外観性を高めることができる。
（３） リードピンの鍔に切欠部を開設することによ
り、はんだ付は加工時にはんだ材をスルーホールの内部
に吸い上げさせることができるため、リードピンを均一
なはんだ材層によって強固に溶着させることができる。
り、はんだ付は加工時にはんだ材をスルーホールの内部
に吸い上げさせることができるため、リードピンを均一
なはんだ材層によって強固に溶着させることができる。
以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
体的に説明したが、本発明は前記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
例えば、鍔は円形環状に形成するに限らず、多角形枠形
状等に形成してもよい。
状等に形成してもよい。
切欠部は２箇所に設けるに限らず、１箇所または３箇所
以上設けてもよく、切欠部の形状は扇形状に形成するに
限らず、矩形形状等に形成してもよい。
以上設けてもよく、切欠部の形状は扇形状に形成するに
限らず、矩形形状等に形成してもよい。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野であるＰＧＡｉＣ技術に適
用した場合について説明したが、それに限定されるもの
ではなく、発光ダイオード等のような鍔付きリードピン
を有する電子装置全般に適用することができる。
をその背景となった利用分野であるＰＧＡｉＣ技術に適
用した場合について説明したが、それに限定されるもの
ではなく、発光ダイオード等のような鍔付きリードピン
を有する電子装置全般に適用することができる。
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、次の通りである。
て得られる効果を簡単に説明すれば、次の通りである。
リードピンに鍔を基板下面のスルーホール開口縁部に当
接するように配設するとともに、鍔に切欠部を開設する
ことにより、鍔がパンケージの内部に挟み込まれるのを
回避することができるため、パッケージの厚さを小さく
抑制することができるとともに、外観性を高めることが
でき、また、はんだ加工時にはんだ材が切欠部を通して
スルーポール内に吸い上げられるため、はんだ材層がス
ルーホールとリードピンとの間に均一に形成され、その
結果、リードピンを強固に溶着させることができる。
接するように配設するとともに、鍔に切欠部を開設する
ことにより、鍔がパンケージの内部に挟み込まれるのを
回避することができるため、パッケージの厚さを小さく
抑制することができるとともに、外観性を高めることが
でき、また、はんだ加工時にはんだ材が切欠部を通して
スルーポール内に吸い上げられるため、はんだ材層がス
ルーホールとリードピンとの間に均一に形成され、その
結果、リードピンを強固に溶着させることができる。
第１図は本発明の一実施例であるＰＧＡ・ＩＣを示す紀
断面図、 第２図はそのリードピンを示す斜視図、第３図はそのリ
ードピンの製造方法を示す拡大部分断面図である。 １・・・ＰＧＡ−ＩＣ（電子装置）、２・・・ベース（
基り 、３・・・スルーホール、４・・・ベレット、５
・・・インナ導体部、６・・・ポンディングワイヤ、７
・・・アウタ導体部、８・・・スルーホール導体部、９
・・・はんだ材層、第 １ 図 １０・・・リードピン、１１・・・位置決め部、１２・
・・鍔、１３・・・切欠部、１４・・・リードピン素材
、１５・・・ダム、１６・・・接着材層、１７・・・キ
ャビティー、１８・・・キャンプ、１９・・・封止材層
、２０・・・プレス成形装置、２１・・・成形型、２２
・・・クランパ、２３・・・パンチ、２４・・・切欠部
付き鍔成形部。 第 ２ 図
断面図、 第２図はそのリードピンを示す斜視図、第３図はそのリ
ードピンの製造方法を示す拡大部分断面図である。 １・・・ＰＧＡ−ＩＣ（電子装置）、２・・・ベース（
基り 、３・・・スルーホール、４・・・ベレット、５
・・・インナ導体部、６・・・ポンディングワイヤ、７
・・・アウタ導体部、８・・・スルーホール導体部、９
・・・はんだ材層、第 １ 図 １０・・・リードピン、１１・・・位置決め部、１２・
・・鍔、１３・・・切欠部、１４・・・リードピン素材
、１５・・・ダム、１６・・・接着材層、１７・・・キ
ャビティー、１８・・・キャンプ、１９・・・封止材層
、２０・・・プレス成形装置、２１・・・成形型、２２
・・・クランパ、２３・・・パンチ、２４・・・切欠部
付き鍔成形部。 第 ２ 図
Claims (1)
- 【特許請求の範囲】 １、基板に開設されているスルーホールに嵌入されるリ
ードピンに鍔が基板外面のスルーホール開口縁に当接す
るように突設されているとともに、鍔に切欠部が径方向
に開設されていることを特徴とする電子装置。 ２、切欠部が複数、周方向に配されてリードピンの外周
まで切り込まれていることを特徴とする特許請求の範囲
第１項記載の電子装置。 ３、切欠部を開設された鍔がプレス加工により一体成形
されていることを特徴とする特許請求の範囲第１項記載
の電子装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62031452A JPS63199451A (ja) | 1987-02-16 | 1987-02-16 | 電子装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62031452A JPS63199451A (ja) | 1987-02-16 | 1987-02-16 | 電子装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63199451A true JPS63199451A (ja) | 1988-08-17 |
Family
ID=12331646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62031452A Pending JPS63199451A (ja) | 1987-02-16 | 1987-02-16 | 電子装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63199451A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5006922A (en) * | 1990-02-14 | 1991-04-09 | Motorola, Inc. | Packaged semiconductor device having a low cost ceramic PGA package |
| US6281571B1 (en) * | 1999-03-26 | 2001-08-28 | Fujitsu Limited | Semiconductor device having an external connection electrode extending through a through hole formed in a substrate |
-
1987
- 1987-02-16 JP JP62031452A patent/JPS63199451A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5006922A (en) * | 1990-02-14 | 1991-04-09 | Motorola, Inc. | Packaged semiconductor device having a low cost ceramic PGA package |
| US6281571B1 (en) * | 1999-03-26 | 2001-08-28 | Fujitsu Limited | Semiconductor device having an external connection electrode extending through a through hole formed in a substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6940154B2 (en) | Integrated circuit package and method of manufacturing the integrated circuit package | |
| KR100192760B1 (ko) | 메탈 캐리어 프레임을 이용한 bag반도체 패키지의 제조방법 및 그반도체 패키지 | |
| US9691688B2 (en) | Thin plastic leadless package with exposed metal die paddle | |
| US7535085B2 (en) | Semiconductor package having improved adhesiveness and ground bonding | |
| US6841414B1 (en) | Saw and etch singulation method for a chip package | |
| US6525406B1 (en) | Semiconductor device having increased moisture path and increased solder joint strength | |
| CN1272837C (zh) | 半导体器件和电路基板 | |
| US20080258278A1 (en) | Partially patterned lead frames and methods of making and using the same in semiconductor packaging | |
| US7504735B2 (en) | Manufacturing method of resin-molding type semiconductor device, and wiring board therefor | |
| JP2008135688A (ja) | 半導体装置および半導体装置の製造方法 | |
| US20160343593A1 (en) | Semiconductor package including premold and method of manufacturing the same | |
| JP2002198482A (ja) | 半導体装置およびその製造方法 | |
| US7138707B1 (en) | Semiconductor package including leads and conductive posts for providing increased functionality | |
| US6353259B1 (en) | Process for producing BGA type semiconductor device, TAB tape for BGA type semiconductor device, and BGA type semiconductor device | |
| JPS63199451A (ja) | 電子装置 | |
| US6246117B1 (en) | Semiconductor device comprised of a ball grid array and an insulating film with preformed land openings | |
| JP2539432B2 (ja) | 樹脂封止型半導体装置 | |
| JPS63200550A (ja) | リ−ドフレ−ム | |
| JP4252391B2 (ja) | 集合半導体装置 | |
| JP2671683B2 (ja) | 半導体装置の製造方法 | |
| GB2115220A (en) | Semiconductor device and method of producing the same | |
| JPS63208255A (ja) | 電子装置 | |
| JPS63104435A (ja) | 半導体装置 | |
| JPS63208257A (ja) | リ−ドフレ−ム | |
| JPH0823068A (ja) | リードフレームおよびそれを用いて構成された半導体装置 |