TW457528B - Semiconductor device having an external connection electrode extending through a through hole formed in a substrate - Google Patents

Semiconductor device having an external connection electrode extending through a through hole formed in a substrate Download PDF

Info

Publication number
TW457528B
TW457528B TW089105282A TW89105282A TW457528B TW 457528 B TW457528 B TW 457528B TW 089105282 A TW089105282 A TW 089105282A TW 89105282 A TW89105282 A TW 89105282A TW 457528 B TW457528 B TW 457528B
Authority
TW
Taiwan
Prior art keywords
substrate
adhesive
semiconductor device
tape substrate
electrode
Prior art date
Application number
TW089105282A
Other languages
English (en)
Inventor
Akira Takashima
Fumihiko Ando
Mitsuru Sato
Takashi Suzuki
Yoshikazu Kumagaya
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TW457528B publication Critical patent/TW457528B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/2919Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199Material of the matrix
    • H01L2224/2929Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/29198Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298Fillers
    • H01L2224/29299Base material
    • H01L2224/29386Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205Shape
    • H01L2224/32057Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312Aligning
    • H01L2224/83136Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319Arrangement of the layer connectors prior to mounting
    • H01L2224/83192Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838Bonding techniques
    • H01L2224/8385Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85444Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399Material
    • H01L2224/854Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/8547Zirconium (Zr) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01009Fluorine [F]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01074Tungsten [W]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/0665Epoxy resin
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/102Material of the semiconductor or solid state bodies
    • H01L2924/1025Semiconducting materials
    • H01L2924/10251Elemental semiconductors, i.e. Group IV
    • H01L2924/10253Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Description

經濟部智慧財產局員工消費合作社印製 45752 8 at _ B7 五、發明說明(1 ) 發明背景 發明領域 本發明概言之係關於一種半導體裝置,更定言之,係 關於一種設有通孔之基板的半導體裝置,該通孔内設有突 出電極’例如焊接剤顆粒。 最近’在縮小半導體裝置尺寸及增加半導體裝置的電 路密度方面,細小間距BGA(Ball Grid Array)結構已經廣 泛被用在半導體裝置。具有細小間距BGa結構之半導想 裝置包括其前面設有半導體晶片之基板及模造半導體晶片 的樹脂封裝體。基板的背面設有焊接劑顆粒做為外連接電 極。 為了進一步減小具有細小間距BGA結構之半導體裝 置的大小及進一步增加具有細小間距BGA之半導體裝置 的電路密度’必須進一步縮短焊接劑顆粒的間距。然而, 因為半導體裝置需要高可靠性,所以即使在縮短焊接劑顆 粒的間距時也必須保持預定程度的可靠性。 相關技藝之描述 第1圖及第2圖分別顯示具有典型細小間距顆粒網格陣 列(FBGA)結構的一部份半導體裝置丨八及⑴。 第I圖所示的半導體裝置1A通常稱為過度模造型BGA 。半導體裝置1A包括一基板2’ 一半導體晶片3,一塑膠 封裝體8及焊接劑顆粒1〇(圖式中只顯示一個)。 基板2係由塑膠薄膜做成。半導體晶片3係經由黏著劑 4安裝在基板2上。通孔7係形成於基板2的預定位置。第1 本紙張尺度適用中圉國家標準(CNS)A4規格(210 X 297公釐) 4 (請先閱讀背面之注意事項再填寫本頁) 裝i i ! I訂i— I!-線 經濟部智慧財產局員工消費合竹刼印€ A: ________B7___ 五、發明說明(2 ) 圖只有顯示一個通孔7。其上安裝有半導體晶片3之表面上 的通口 7開口係由利用銅(Cu)或金(Au)電鍍法形成的電極 薄骐5封閉。 通道部9係形成於通孔裡面。焊接劑顆粒1 〇與通道部9 黏合=因此’焊接劑顆粒丨0經由通道部9與電極薄膜5電氣 連接。焊接劑顆粒10突出基板2的表面,以做為外連接终 端。 在第ί圖之過度模造型半導體裝置1A裡,半導體晶片 3的電極藉由線6舆電極5電氣連接。塑膠封裝體8藉由例如 轉移模製法形成,以保護半導體晶片3,電極薄膜5及線6 c 如第2圊所示的半導體裝置1B通常稱為翻轉-晶片型 FBGA。在第2圖裡,與第1圖所示相同的元件以相同的圖 號表示’並且省略說明。柱螺栓凸塊U係形成半導體晶片 3(第2圖只有顯示柱螺栓凸塊丨丨)。柱螺栓凸塊11可以是焊 接劑圖快’半導體晶片3係為與電極薄膜5黏合的翻轉晶片 半導體裝置1Α及1Β每销具有焊接劑顆粒丨〇做為外連 接電極:因此‘半導體裝置1Α及1Β每個的製造方法包括 將焊接劑顆粒1 〇安裝在基板2上的顆粒安裝方法。 第3圖到第3圖係顯示一種將焊接劑顆粒10安裝到基板 2的力法應注意,第3圊到第5圖係顯示一種製造第】圖所 示的半導體裝置1Α的方法,: 在第1圖%示的顆fe安裝方法裡先特適量的助熔劑 . 裝 訂----------線 <請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消貲合作社印5Λ 457528 at __B7___ 五、發明說明(3 ) 12(或焊接劑漿液)塗在焊接劑顆粒1〇上,並將焊接劑顆粒 10插入形成於基板2内的通孔7。 傳統上,相鄰焊接劑顆粒之間的間距如大約〇8毫米一 樣大。因此,通孔7的直徑L1可以如〇.3〇毫米到0.40毫米 一樣大。焊接劑顆粒10的直徑R為〇 4〇毫米到〇 5〇毫米。 因此’當焊接劑顆粒1〇塗在通孔7時。整個焊接劑顆粒 容納到通孔7内,如第4圖所示,或大部分的焊接劑顆粒1〇 容納在通孔7内。 在焊接劑顆粒10容納在通孔7裡之後,進行焊接劑回 流程序(加熱程序)。傳統上,因為焊接劑顆粒10整個或大 部分容納在通孔7裡’所以已經溶融的焊接劑顆粒10明確 地填滿通孔7並且與電極薄膜5黏合。除此之外,過多的焊 接劑因為焊接劑顆粒10的表面張力而在基板上形成焊接劑 顆粒10。結果’形成如第1圆所示的半導體裝置1A。 另一方面,在第5圊所示的顆粒安裝方法裡,根據篩 印法將適量的焊接劑漿液13塗在通孔7的内部。如上所述 ,傳統通孔7的直feLl夠大,因此可以容易將適量的焊接 劑漿液13塗在通孔7的裡侧應注意,焊接劑漿液丨3係為 由有機材料及焊接劑粉末所形成的助熔劑混合物。 其後’將焊接劑顆粒塗在其内塗有焊接劑漿液13的通 孔裡,並進行焊接劑回流程序。藉此,使含在焊接劑漿液 13内的有機組份分散,而且焊接劑粉末熔融,填滿通孔7 。除此之外’焊接劑顆粒10也熔融並且與通孔7内的已熔 融焊接劑接觸,形成如第1圓所示的半導體裝置1A。 ---------I--^ · I--- I--^----I----線一 (請先閱讀背面之注意事項再填寫本1}
經濟部智慧財產局員工消費合作社印黎 A: --------ΒΓ______ 五、發明說明(4 ) 如上所述,單一半導體裝置裡所設有的終端數量由於 半導體晶片密度増加而增加。除此之外,要求丰導體進一 步縮小尺寸1因為其中合併半導體裝置的電子設備需要更 小〇 因此,設於半導體裝置内焊接劑顆粒的顆粒間距已經 如0.5毫米一般小。為了達到〇·5毫米的顆粒間距,每個通 孔的直徑L1必須為0.20毫米到〇_25毫米。除此之外,每個 焊接劑顆粒的直徑必須大約是0.3毫米。 如果使用第3圖及第4圖所示的顆粒安裝方法形成具有 上述小顆粒間距之半導體裝置的焊接劑顆粒,則每個焊接 劑顆粒無法適當地插入各別通孔7,因為通孔7的直徑遠大 於焊接劑顆粒10的直徑。因此’焊接劑顆粒丨〇與電極薄膜 5之間保持很大的距離。因而,即使進行焊接劑回流程序 ’也會有焊接劑顆粒10沒有與電極薄膜5電氣連接。 第6 A圖及第6B圖係顯示一實施例,其中以第5圊做參 考说明的顆粒安裝方法用在具有直徑〇2〇毫米之通孔μ的 基板2。當通孔14的直挺如〇. 2 〇毫米到〇. 2 5毫米一般小時 .如第6 A圖所示,無法利用篩印法將適量的焊接劑漿液i 3 填八通孔14»亦即,將焊接劑漿液13只塗在靠近通孔14開 D的局部區域β 如果焊接劑回流程序在焊接劑顆粒1 〇提供給通孔丨4後 進仃.則通孔1 4内的已熔融焊接劑漿液丨3被焊接劑顆粒1 〇 吸收如第6β圖所示.造成焊接劑不存在於通孔1 4内。 因此會有以τ問題炫接劑顆粒丨〇無法適當地供應給疼 'ν: & .¾ t Η: 口 g 或家畀沒------------— 農--------訂---------線 {請先閱讀背面之;i意事項再填寫本頁) A7 B7 五、 經濟部智慧財產局員工消費合作社印製 ^5?528 發明說明(5 ) 有直徑L2报小之通孔〗4的基板2,即使使用第5圊所示的 顆粒安裝方法。以下’由於焊接劑顆粒1〇(做為外連接終 端)與電極薄瞑5間之空氣間隙而無法得到連接電氣連接的 情況稱為開放性缺陷。 如第7圖所示,如果通孔7的直徑L3縮小,則設於其 上安裝有半導體裝置1A之安裝板15上的電極墊16的直徑 L4變成比通孔7大(L3<L4)。除此之外,焊接劑電鍵層Η 敷置於電極墊16上,以利於焊接劑顆粒與電極墊丨6的黏 合6 當電極墊變成比通孔7大很多時,以及當焊接劑顆粒1〇 與焊接劑電鍍層17由於安裝程序期間所施加的熱而熔融時 ’已熔融的焊接劑顆粒1〇被電極墊16吸引。因此,會有通 孔7内形成空氣間隙的問題,如第8圖所示,造成開放性缺 陷。 另外’在傳統半導想裝置1A裡,會有以下問題:當 半導體裝置1A安裝在安裝板15上時,第9圖所示的通道部 9裡經常發生裂痕·•必須考慮到,由於半導體晶片3與安裝 板15之間熱膨膜差異而導致裂痕& 在使用撓性印刷電路板(FPC)或TAB磁帶基板的半導 體裝置裡,利用黏著劑將半導體晶片固定在Fpc或TAB磁 帶基板上是常見的。在半導體晶片的電路形成表面面對基 板的翻轉晶片型半導體裝置裡,使用絕緣黏著劑將半導體 晶片固定在基板上。亦即,利用將絕緣黏著劑塗在其上形 成有銅(Cu)圖案之磁帶基板上,並在半導體晶片放在磁帶 ‘紙張尺度適用中國國篆標準(CNS)A4規格(21〇 X 297公餐 (請先閱讀背面之注意事項再填寫本買) .ki!---訂---------線- 五、發明說明(6 ) A7 B7 基板上之後藉由加熱使絕緣黏著劑固化的方式,將半導體 晶片固定在基板。該情況裡,利用控制半導體晶片與磁帶 基板之間的黏著劑數量’可以容易地且明確地接連半導體 晶片= 半導體晶片在以黏著劑固定後由密封樹脂密封。因為 磁帶基板’電路圊案’黏著劑,半導體晶片及密封樹脂是 由不同材料倣成’所以這些元件的熱膨脹率彼此不同。在 上述的半導體裝置的結構裡’使這些元件彼此接觸。因此 ’由於熱膨脹率差異而在這些元件之間產生應力。在這些 元件之中’配線圖案具有最小的機械強度。因此,如果應 力由於熱而重複地產生於配線圖案中,則可能發生例如配 線圖案中斷或外終端斷裂等缺陷。 可能有一種情況:黏著劑的熱膨脹率為1〇到16 [ppm/ C而φ封樹脂的熱膨脹率為6到1 〇 [ppm/..°c ],其中ppm/»c 代表10 X 10 ./ c。這些材料通常具有低玻璃轉移溫度(丁y 。定言之,黏著劑的玻璃轉移溫度為135。€到145。<:,而密 封樹脂的玻璃轉移溫度為130t。玻璃轉移溫度低的材料 不利於預防配線圖案中斷 '然而,因為上述材料的玻璃轉 移溫度大約等於彼此的玻璃轉移溫度,所以這些元件之間 的熱應力可以減小到某程度e 士已知在正常的材料中’當材料溫度超過破璃轉移溫 度時,熱膨脹率增加到温度低於破璃轉移溫度時的三倍 因此·當丰導體裝置之評估測試的熱循環溫度上限設定在 超_轉移溫度時.每個…產生的熱應㈣常會提 Λ·; ^ . -------------裝--------訂---------線 {請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員χ消費合作.?i.t!!K· 經濟部智慧財產局員工消費合作社印" 457528 A7 __B7__ 五、發明說明(7 ) 高。因此達到產生例如線中斷等缺陷的時間可以大幅縮短 。然而,因為元件的玻璃轉移溫度彼此大約相同,所以這 些元件界面處所產生的應力小。 另一方面,在黏著劑的熱膨脹率為30到40 [ppm/t ] 而密封樹脂的熱膨脹率為12到16 [ppiW °C ]的情況裡,密 封樹脂的玻璃轉移溫度如210°C—般高。當密封樹脂的玻 璃轉移溫度高時’可以減少半導體裝置的曲勉。然而,黏 著劑與密封樹脂之間的熱膨脹率差異大,並且玻璃轉移溫 度也相差甚大’因此黏著劑與密封樹脂間之界面處所產生 的應力增加。結果,發生例如配線圖案中斷或外終端斷裂 等缺陷發生的可能性升高。 發明概述 本發明之概括目的在於提供一種經改良及有用的半導 體裝置,其解決上述的問題。 本發明更明確之目的在於提供一種半導體裝置,其能 使外連接電極即使在外連接電極間之間距縮短而且形成於 基板内之每個通孔的直徑縮短時,也能確定地安裝於基板 上。 本發明之另一目的在於提供一種半導體裝置,其使配 線圖案中斷的可能性或外連接電極斷裂的發生率由於黏著 劑及結構組件之間熱膨脹率差異而降低。 為了達到上述目的,係根據本發明之一觀點提供一種 半導趙裝置,其包括:一具有第一表面及與第一表面對立 的第二表面的磁帶基板;一安裝在磁帶基板之第一表面上 I --kii —--訂-------1 _線. (請先閱讀背面之注意事項再填寫本頁)
經濟部智慧財產局員工消費合^杻""
AT __B7__ 五、發明說明(8 ) 的半導體晶片;數個形成在磁帶基板之第一表面上的電極 薄膜,每個電極薄膜與半導體晶片電氣連接:及數個設於 磁帶基板之第二表面上的外連接電極,每個外連接電極經 由形成於磁帶基板内的通孔與各個電極薄膜連接,其中外 連接電極利用電鑛方法形成在電極薄膜上,而且每個突出 磁帶基板之第二表面的外連接電極部份的直徑S1及通孔 的直徑S2滿足關係式S 1 g S2。 根據上述之本發明,外連接電極係利用電鍍方法形成 ,但不使用焊接劑顆粒。因此,不需要進行有關在磁帶基 板上形成焊接劑顆粒的程序,因此簡化了形成外連接電極 的方法並且可以降低半導體裝置的製造成本。 除此之外,因為使突出磁帶基板之外連接電極部分的 直徑S1等於或小於通孔的直徑(slgS2),所以可以縮短相 鄰外連接電極之間的間距。此使得外連接電極數目由於半 導體晶片的緊密結構而增加。應注意,關係式(slgs2)可 以藉由控制外連接電極之電鍍程序的電鍍速率及電鍍時間 而達成。 除此之外,根據本發明之另一觀點提供一種半導體裝 置,其包括:一具有第一表面及與第一表面對立的第二表 面的磁帶基板:一安裝在磁帶基板之第一表面上的半導體 晶片:數個形成在磁帶基板之第一表面上的電極薄膜每 個電極淨膜與半導體晶片電氣連接:及數個設於磁帶基板 之第一表面上的外連接電極,每個外連接電極經由形成於 磁帶基枥a的通孔與各個電極薄胲連接:其中外連接電極 一 Μ--------^-------- - (請先閱讀背面之注意事項再填寫本W) 457528 A7
經濟部智窆財產局員工消費合作社印製 每個包括:形成於各個電極薄膜上的第一電極部分’第一 電極部分的高度比通孔的深度小但比通孔深度的一半大; 及與通孔裡面第一電極部分連接的第二電極部分,其具有 突出通孔的部分。 根據上述之本發明,外連接電極每個包括第一電極部 分及第二電極部分。第一電極部分係形成於各個電極薄膜 上,第一電極部分的高度比通孔的深度小但比通孔深度的 一半大。第一電極部分與通孔裡面第一電極部分連接並且 具有突出通孔的部分。在上述的結構裡’當第二電極部分 形成時,第一電極部分存在於通孔裡面。因此’藉由將第 二電極部分與第一電極部分連接,第二電極部分可以與位 在通孔尾端處的電極薄膜連接。 如上所述,因為第一電極部分的高度設定使第一電極 部分不突出通孔,所以第一電極部分及第二電極部分之間 的距離在第一電極部分形成時很小β因此,當第二電極部 分形成在第一電極部分上時,第二電極部分及第一電極部 分之間沒有空氣間隙,因而第二電極部分可以與第一電極 部分確定連接,接著與電極薄膜連接,因此,可以獲得可 靠的半導體裝置。 因此,根據本發明之另一觀點提供一種半導體裝置, 其包括:一具有第一表面及與第一表面對立之第二表面的 磁帶基板;一安裝在磁帶基板之第一表面上的半導體晶片 ;數個形成在磁帶基板之第一表面上的電極薄膜,每個電 極薄膜與半導體晶片電氣連接;及數個設於磁帶基板之第
本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱 裝--------訂---------線· (請先閱讀背面之注意ί項再填寫本頁) A7 ΒΓ 經濟把—智慧財產局員工消費合作社印製 五、發明說明(10 ) 二表面上的外連接電極,每個外連接電極經由形成於磁帶 基板内的通孔與各個電極薄膜連接,其中在通孔的内表面 上形成一很薄的薄膜,該很薄的薄膜可與形成外連接電極 的材料黏合£ 根據上述之本發明,因為可與形成外連接電極之材料 黏合的很薄的薄膜形成在通孔的内表面上,所以通孔的内 表面與通孔裡面的外連接電極之間沒有空氣間隙存在。因 此,可以避免通孔裡面一部份的外連接電極變窄。亦即, 外連接電極可以穩固地黏合於形成在通孔内表面上的很薄 的薄膜上,此避免外連接電極在通孔裡面變窄;因此避 免外連接電極由於形成狹窄部分而短路,因此,可獲得可 靠的半導體裝置。 除此之外,根據本發明另—觀點提供—種半導體裝置 ,其包括:一具有第一表面及與第一表面對立之第二表面 的磁帶基板,一安裝在磁帶基板之第—表面上的半導體晶 片:數個形成在磁帶基板之第一表面上的電極薄膜,每個 電極薄膜與半導體晶片電氣連接;及數個設於磁帶基板之 第二表面上的外連接電極,每個外連接電極經由形成於磁 帶基板内的通孔與各個電極薄膜連接,其中磁帶基板之厚 度β相對於通孔之直徑A的比值(B/a)等於或小於〇 3(b/a芸 0.3) ^ 根據上述之本發明 '外連接電極的強度隨著通礼之直 © /\增加而增加。外連接電極的強度也隨著磁帶基板之厚 度兩.增加.於果迺孔的直徑Λ .不論磁帶基板的厚度b Μ--------^---------^ <請先閱讀背面之注意事項再填寫本頁> !3 經濟部智慧財產局員工消費合作社印*!衣 457528 A7 '~---------- 五、發明說明(11 ) 如何都增加,而且磁帶基板的厚度3不論通孔的直徑八如 何都減小,則具有緊密的半導體晶片無法安裝而且磁帶基 板的強度不利地減小。然而,根據本發明,因為磁帶基板 之厚度相對於通孔之直徑A的比值(B/A)等於或小於 〇.3(B/ASG.3) ’可在外連接電極及磁帶基板兩者維持充分 的強度。藉此,可以避免例如外連接電極短路等開放性缺 陷而且具有f密結冑的半導嫌晶片彳以安裝在磁帶基板上 除此之外,根據本發明另一觀點提供一種半導體裝置 的製造方法,該半導想裝置包括—具有第一表面及與第一 表面對立之第二表面的磁帶基板;—安裝在磁帶基板之第 一表面上的半導體晶片;數個形成在磁帶基板之第一表面 上的電極薄膜’每個電極薄膜與半導體晶片電氣連接;及 數個設於磁帶基板之第二表面上的外連接電極,每個外連 接電極經由形成於磁帶基板内的通孔與各個電極薄膜連接 ’基板第一表面上的通孔開口係由各個電極薄膜密封,該 製造方法包括下列步驟:利用焊接劑印漿方法將焊接劑漿 液塗在基板的每個通孔,以將焊接劑漿液填滿每個通孔裡 側’使得焊接劑漿液接觸每個通孔裡面的電極薄膜;將焊 接劑顆粒供應給基板第二表面上的每個通口開口;及加熱 谭接劑顆粒及焊接劑漿液以使每個焊接劑顆粒連接各個電 極薄膜。 根據上述的製造方法,焊接劑漿液係藉由焊接劑印漿 方法供應給基板的每個通孔,以將焊接劑漿液填滿深入’ 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) 14 裝-------訂--------•線· (請先閱讀背面之注意事項再填寫本頁) A7 ΒΓ 五、發明說明(I2 ) 每個通孔,使得焊接劑漿液接觸每個通孔裡面的電極薄膜 。藉此’當通孔裡面的焊接劑顆粒與焊接劑漿液彼此結合 時,電極薄膜與黏合焊接劑顆粒的焊接劑漿液之間沒有形 成空氣間隙。因此’避免發生開放性缺陷,此乃使可靠的 半導體裝置得以獲得。 除此之外,根據本發明之另一觀點,其係提供一種半 導體裝置,該襞置包括:一具有第一表面及與第一表面對 立之第二表面的磁帶基板;一安裝在磁帶基板之第一表面 上的半導體晶片:數個形成在磁帶基板之第—表面上的電 極薄膜’每個電極薄獏與半導體晶片電氣連接;及數個設 於磁帶基板之第二表面上的外連接電極,每個外連接電極 經由形成於磁帶基板内的通孔與各個電極薄膜連接,其中 磁帶基板第一表面與半導體晶片之間的黏著劑厚度為1 〇〇 微米到150微米。 根據上述本發明,設於磁帶基板與半導體晶片之間的 黏著劑係做為吸收元件,藉由吸收由半導體晶片與磁帶基 板之間熱膨脹差異所產生的應力:,降低集中在外連接電 極的應力。因此’避免外連接電極由於熱膨脹差異所造成 的應力而受到破壞:除此之外’根據本發明又—觀點,其 係提供一種製造半導體裝置的方法,該裝置包括:一基板 :—安裝在基板上的半導體晶片;及設於基板與半導體晶 广之.間的黏著劑.該方法包括下列步驟:將黏著劑塗在基 板上:將丰導體晶片放在黏著劏上;將基板定位' 使得半 導敢晶,Η位於基板底下·其申間夾有黏著劑.並且從·ρ面 --------------裝--- (請先閱讀背面之注意事項再填寫本頁) 訂: 線· 經濟卽智慧財產局員工消費合作社印v:ti 經濟部智慧財產局員工消費合作社印製 457528 at ______Β7 五、發明說明(13 ) 支撐;及加熱黏著劑以使黏著劑固化。 根據上述製造方法,當黏著劑設於半導體晶片與基板 之間時’半導體晶片定位於基板底下而半導體晶片容易從 基板藉由其本身重量移動。因此,利用適當支撐半導趙晶 片,可以保持半導體晶月與基板之間預定的距離。亦即, 相當薄的黏著劑層可以容易地形成於半導艘裝置與基板之 間°此等黏著劑層可以藉由吸收由於半導體晶片與磁帶基 板之間熱膨脹差異所造成的應力而降低集中於基板之配線 圖案中的應力。因此,避免配線圖案由於熱膨脹差異所造 成的應力而中斷。 另外,根據本發明另一觀點,席係提供一種半導體裝 置’該裝置包括:一基板;一安裝在基板上的半導體晶片 ,及將半導體晶片固定在基板上的點著劑;一密封樹脂, 期使該半導體晶片與該電極薄膜密封,其中該黏著劑的熱 膨脹率大於該半導體的熱膨脹率,但小於該基板的熱膨脹 率’而且該黏著劑的熱膨脹率大約等於該密封樹脂的熱膨 服率。 根據上述之本發明’學為使黏著劑的熱膨脹率與接觸 黏著劑之組成元件的熱膨脹率差異儘可能小,所以由於黏 著劑與每個半導體裝置之間的熱膨脹差異所造成的應力可 以降低’藉此,可以減少由於黏著劑與每個接觸黏著劑的 組成元件之間的熱膨脹率差異所造成的配線圖案中斷或外 連接電極斷裂,因此,可以獲得可靠的半導體裝置。 在一具體實施例裡,黏著劑的熱膨脹率可藉由將填料 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) 16 ---—Li----II 於------^ ·1 -- -----$*- (請先閱讀背面之注意事項再填寫本頁) 經濟却智慧財產局員工消費合作社印表 ΑΓ Β7 五、發明說明(Μ ) 加入黏著劑的方式調整至適當值。亦即,黏著劑的熱膨脹 率降低至半導體晶片23的熱膨Μ率與*板22的熱膨脹率之 間的值,並且大约等於密封樹脂的熱膨脹率。填料Μ較佳 使用氧化矽(Si〇2)的粒子ε 本發明之其它目的,特徵及優點將可從下列詳細說明 及附圖更佳明白。 圖式的簡要說明 第1圖係為一具有傳統FBGA結構之半導體裝置的部 分剖面圖; 第2圖係為另一具有傳統fbg A結構之半導艘裝置的 部分剖面圊; 第3圖係為第1圊所示傳統半導體裝置刟面圖以解釋其 製造方法; 第4圖係為第1圖所示設有通孔之部分的放大剖面圈, 以解釋其製造方法; 第5圖係為第1圖所示半導體裝置的部分剖面圖,以解 釋其製造方法; 第6A及6B圖係為傳統丰導體裝置的部分剖面圖,以 解釋其製造方法的問題; 第/圖係為如第1圖所示傳統半導體裝置的部分剖面圖 ’以解釋將半導體裝置安裝在安裴板時的問題; 第8圖係為如第丨圖所示傳統半導體裝置的部分剖面圖 W解釋將丰導體裝置安裝在安裝板時的問題, 第9圖係為如第丨圖所示傳統半導體裝置的部分釗面圖 ——II — — — * I I— I I f ! I ^ ---— — — — — — ί請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 在 5 7 5 2 8 A7 ____ B7 五、發明說明(15 ) ’以解釋焊接劑顆粒裡產生碎裂的問題; 第10圖係為根據本發明第一具體實施例的半導體裝置 的部分剖面圖; 第11A圖係為設有其中形成一部份電鍍凸塊之通孔的 基板的部份剖面圖:第11B係為設有其中形成整個電錄凸 塊之通孔的基板的部份剖面圖; 第12圖係為具有通孔之基板的部分剖面圖,其具有過 大直徑的電鍍凸塊; 第13圖係為根據本發明第二具體實施例之半導艘裝置 的部分剖面圖; 第14A及14B圖係為設有焊接劑顆粒之基板的部分剖 面圖’以供說明焊接劑顆粒之黏合方法; 第15圖係為根據本發明第三具體實施例之半導體裝置 的剖面圖; 第16圖係為設有其中焊接劑顆粒發生收縮之通孔的基 板的部分剖面圖; 第17圖係為設有其内壁上有薄薄膜之通孔的基板的部 分剖面圖; 第18圖係說明本發明第三具體實施例之半導體裝置的 製造裝置; 第19A圖係為放在通孔内之焊接劑漿液上的焊接劑顆 粒的側視圖》第19B圖係為在焊接劑漿液熔融之後的焊接 劑顆粒側視圖; 第20圖係為根據本發明第四具體實施例之半導體裝置 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 18 - ----rm — 1 — L^!—!17*·— —----線、 (請先間讀背面之注意事項再填寫本頁) 經痗部智慧时產局員工消費合作社印告 A7 __________B7____ 五、發明說明() 的側視圖: 第21A圖係說明將黏著劑塗在基板上的方法。第gig 圖係說明加熱位於半導體晶片與基板之間的黏著劑的加熱 方法: 第22圖係為根據本發明第四具想實施例之半導體裝置 的部分剖面圖; 第23圖係為使用低黏度之黏著劑的半導體裝置的部分 剖面圖; 第2 4圖係為使用黏著劑將半導體晶片固定在基板上的 半導體裝置的部分剖面圖; 第2 5圖係說明評估本發明第四具體實施例之半導體穿 置的實驗結果; 第26圖係為使用含粒子做為間隙壁之黏著劑的半導體 裝置的部分剖面圖: 第27圖係為設有預防變形圖案之半導體裝置的部分剖 面圖; 第2 S圖係為根據本發明第五具體實施例之半導體裝置 的剖面圖; 第2 9圖係說明第2 8圖所示半導體裝置之纟且成元件的熱 膨脹率與彈性係數: 第3 0圖係說明測試樣品之熱膨脹率與玻璃轉移⑺卢 第3丨圖係說明加八半導體裝置之黏著劑内的填料數量 與每個元.件的熱膨脹系與彈性係數之間的關係; 第U圖洚%顯六第3丨圖糾解釋的關係圖. --------訂·-------- (請先閱讀背面之注意事項再填寫本頁)
A7 457528 B7 ------- 五、發明說明(Π ) 第33圖係說明環境加速測試的測試結果; 第34圖係為使用含粒子做為間陳壁以形成均勻厚度< 黏著劑層的半導體裝置的剖面圖; 第35圖係為在基板之半導體安裝區域上設有替代圖_ 以避免半導體裝置變形之半導體裝置的剖面圖;及 第36圖係為第35圖所示之基板的平面圖。 較佳具體實施例的詳細說明 以第10圖做參考,說明本發明第一具體實施例。第1〇 圖係為本發明第一具體實施例之半導體裝置2〇A —部份的 剖面圖。 在第10圓裡,半導體裝置20A具有FBGA型封裝結構 以使外連接電極達到晶矽間距配置。半導體裝置20A包括 磁帶基板22(以下簡稱為基板22) ’半導體晶片23,線26 , 塑膠封裝體28及數個外連接電極41(圖式中只顯示出一個) 。每個外連接電極做為電鍍凸塊。 基板22包括塑膠膠帶48及數個電極薄膜25(圖式中只 顯示出一個)。塑膠膠帶48係由聚亞醯胺做成。半導體晶 片23係經由黏著劑24A安裝在塑膠膠帶48的表面22A上》 在基板22的預定位置上形成數個通孔27(圖式中只顯 示出一個)《在設有半導體晶片23之側面上的每個通孔27 的開口係由做為電極的電極薄膜25封閉。電極薄膜25係藉 由鑛銅(Cu)或金(Ag)而形成<亦即,開在表面22A上的每 個透孔27尾端由電極薄膜25封閉。應注意,通孔27可以容 易由雷射機制形成於基板22内。 本紙張尺度適用_國國家標準(CNS)A4規格(210 X 297公爱) i *--III ^---I----訂---------線一 f靖先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工湞費合作社印製 20
經濟部智慧財產局員工消費合作社印絮 五、發明說明(丨8 ) 當半導體晶片23安裝在基板22的安裝表面22A上時, 半導體晶片23位於面朝上的位置。因此,圖式中半導體晶 片23的電路形成表面面朝上’而且丰導體晶片23與線26黏 合的塾片也面朝上。 線26的尾端與位於半導體晶片23之電路形成表面上的 墊片黏合,而線26的另一端則與電極薄膜25黏合。塑膠封 裝雜28係由轉移成型方法形成,以保護半導體晶片,電 極薄膜25及線26。 電鍍凸塊41係做為外連接終端。電鍍凸塊叫係藉由將 金屬沈積在電極薄膜25上的方式形成.形成電鍍凸塊41的 金屬係選自一群由鎳,銅及金等所組成的族群。可以使用 電式電鍍方法或無電式電鍍方法其中一種來形成電鍍凸塊 41 〇 第11A圖係為設有通孔27之基板的一部分剖面圖,其 中形成一部伤電鍍凸塊41A。在第11A圖裡,電鑛凸塊41A 係藉由將金屬電鍍在電極薄膜25上一段使通孔裡電鍍凸塊 長到預定高度的時間的方式形成。如圖式所示,電鍍凸塊 4 ] A在填滿通孔2 7的同時生長。 第11B圖係為設有通孔27之基板22一部份的剖面圖, 其中形成整個電鍍凸塊41 s在第11B圖裡,—部份的電鍍 凸塊從通孔27突出=除此之外,在本發明的具體實施例裡 '電鍍凸塊4 1突出部份的直徑s丨等於或小於通孔2?的直 徑(S3 g S2): 電链電極突出部句的|徑可r;由用來形成電鍍凸塊 _'丨1 _||.丨· | -------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 457528 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(l9 41之電鍍方法的速度及時間控制。定言之,如果電鍍時間 大於對應第11B圖所示電鍍凸塊41之電鍍時間,則第UB 圖所示電鍍凸塊41表面上繼續沈積電鍍材料,造形成如第 12圖所示之電鍍凸塊41B。電鍍41B突出部份的直徑S3大 於通孔27的直徑S2(S3>S2)。 然而,如果電鍍凸塊41B突出部份的直徑S3增加, 則相鄰電鍍凸塊41B之間的距離(間距)必須增加以維持適 當的距離。然而,在本發明的具饉實施例裡,電鍍凸塊41 突出部份的直徑S1等於或小於通扎27的直徑S1。因此, 相鄰電鍍凸塊41之間的距離(間距)可以保持很小,藉此可 以在電鍍凸塊41數目增加時保持相鄰電鍍凸塊41之間足夠 的距離。 除此之外’在本發明的具體實施例裡,因為由電鍍方 法所形成的電鍍凸塊41做為外連接終端,所以可以省略有 關形成焊接劑顆粒的方法,包括塗敷焊接劑漿液,輸送烊 接劑顆粒及沈積焊接劑顆粒。因此,簡化了形成外連接終 端的方法’並且可以減少外連接終端的製造成本。 以第13圖,第14A圓及第14B圖做參考,說明本發明 第二具體實施例如下。第13圖係為本發明第二具體實施例 之半導雜裝置20B—部份的剖面圖。第14八圏及第14B圓係 為有焊接劑顆粒之基板一部份的剖面圈,用來解釋焊接 劑顆粒的黏合方法。在第13,14A及丨4B圖裡,與第10圖 相同的元件係以相同的圊號表示,並省略其說明。 在本發明的具體實施例裡,外連接終端包括焊接劑顆 — — — — —»— — — 1 — _ - —— — — ——II --------· . (請先閱讀背面之注音項再填寫本頁)
經濟部智慧財產局員工消費合作社印製 A7 ~~--------- 五、發明說明(2〇 ) 粒3 0(第二電極部分)及基底電極部分42(第一電極部分)。 當半導體裝置變密而且通孔的直徑變小,如上所述時 ,會經常發生開放性缺陷,因為焊接劑顆粒無法插入通孔 至足夠的深度。開放性缺陷係由焊接劑顆粒及電極薄膜之 間很大距離所造成。 因此’在本發明的具體實施例裡,基底電極部分42係 在焊接劑顆粒30設於通孔27的開口側上之前形成在電極薄 獏25上。基底電極部分42可以由可黏合於焊接劑顆粒3〇之 錦,銅及金至少一種形成。 除此之外’因為電鑛方法需要相當長的時間,所以當 考慮到生產率時基底電極部分42的高度較佳儘可能小。另 一方面’當考慮在焊接劑顆粒30及電極薄膜25之間達到可 靠的黏合性時’基底電極部分42的高度較佳儘可能高。因 此’在本發明的具體實施例裡,基底電極部分42從電極薄 膜2 5計算的高度B1設定比通孔27的深度B小但是比通孔27 中間點的高度B2大(B2<B1<B)。 根據上述結構,當焊接劑顆粒3 〇設在通孔2 7的開口側 時,焊接劑顆粒30與基底電極部分42之間的距離縮短到焊 接劑顆粒30幾乎接觸基底電極部分42的程度,如第14A圖 所示。因為在接下來的加熱程序中焊接劑顆粒3〇確定地接 觸基底電極部分42 ’如第! 4B圖所示’焊接劑顆粒3〇與基 底電極部分4 2之間無法形成任何空氣間隙,因此,焊接劑 顆趣川可以經由基底電極部分42與電極薄膜25電性連接. 此改善车導體裝置20B的可靠性 ί ! --------^------I--線 (請先閱讀背面之注意事項再填寫本頁) < 5-¾ ^ θ Κ ίΛ,.ι i'.Μ': - :;;·<··· 如—™ΤΓ" 一"Μ一 A7 457528 B7____ _ 五、發明說明(21 ) (請先閱讀背面之注意事項再填寫本頁) 以第15圖到第17圖做參考,說明本發明的第三具體實 施例第15圊係為本發明第三具體實施例之半導體裝置的 剖面圖。第16圊係為設有通孔之基板一部份的剖面圖,其 中焊接劑顆粒受到壓縮。第17圖為設有通孔之基板一部份 的剖面圖’其中在其内壁上具有薄的薄膜。 本發明具體實施例的半導體裝置20C在形成於基板22 内之通孔27的内壁上具有薄的薄膜43»因此,在半導體裝 置20C裡,通孔27的直徑與基板22的厚度Β滿足關係式(Β/Α) $ 0.3。 注意’薄薄膜43的提供與關係式(B/A) S 0.3的滿足並 不都在相同的半導體裝置裡出現。 以下說明形成於通孔27之内壁上的薄薄膜43。薄薄膜 43係由可黏合是一種焊接劑顆粒3〇材料的焊接劑而且也可 以黏合是一種基板22材料之聚亞醯胺的材料形成。定言之 ’薄薄膜可以由選自一群包括鎳,銅及金的材料做成。 薄薄膜43係形成於通孔(非常小的孔)的内壁上。薄薄 膜43可以藉由電鍍方法形成在通孔的内壁上。薄薄膜43的 厚度較佳為0.5微米到10微兴。 經濟部智慧財產局員工消費合作社印製 藉由在通孔27内壁上形成薄薄膜43,避免通孔27裡的 透道部29具有壓縮44。以第16圖做參考,說明壓縮44如下 〇 如第16圖所示,壓縮44係指透道部29直徑L5比通孔27 直徑Α小的部分。因此,如果產生壓縮44,則空氣間隙49 形成於通孔内壁與透道部29(焊接劑顆粒30)之間。 24 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) ^濟^智慧財產局8'工消費合作^印裝 Λ7 _______B7__ 五、發明說明(22 ) 如果空氣間隙49產生在透道部29(焊接劑顆粒30)與通 孔27内壁之間,則透道部29的強度降低。在最壞的情況裡 ’壓縮44裡產生裂痕或透道部29與電極薄膜25分離。 雖然壓縮44的產生機制不清楚,但是假設下列因素影 響壓縮44的產生:(基板22與透道部29之間的黏合性有缺 陷;及(2)通孔27 ’亦即,通孔27某區域之直徑A與基板22 的厚度B不吻合(不適當吻合)。 薄薄膜4 3用來解決造成(1)產生的原因。亦即,如果 由可良好黏合於透道部(焊接劑顆粒30)之材料做成的薄薄 膜43形成在通孔27的内壁上,則透道部29與焊接劑顆粒3〇 確定地黏合於薄薄膜43(亦即,通孔27的内壁)。 因此,透道部29(焊接劑顆粒30)與通孔27之間沒有形 成空氣間隙。亦即’透道部29(焊接劑顆粒)與通孔27之間 沒有發生壓縮44。因此,透道部29(焊接劑顆粒30)堅固地 黏合於通孔27的内壁上。因此,避免通孔27内透道部29發 生裂痕,並且避免透道部29與電極薄骐25分離,使半導體 裝置2C的可靠性獲得改善。 通孔2 7直徑A與基板??直徑b之間的關係說明如下。 在本發明的具體實施例裡,基板22厚度β與通孔27直徑A 的比例(Β, Α)滿足關係式(BM)g 〇 3。 通孔27直徑A影響透道部29以及焊接劑顆粒30黏合到 通孔27内壁的情況說明如下_透道部29及焊接劑顆粒川在 適孔27裡面的強度隨著通孔27的直徑a增加而增加此乃 3馬肩七…,裡面透遺郤29與焊接劑顆粒3〇的剖面稍嗵著通 裝--------訂---------線 {請先閱讀背面之注意事項再填寫本頁) A7 457528 ________B7__ 五、發明說明(23 ) 孔27的直徑A增加而增加。 基板22的厚度B對透道部29及焊接劑顆粒30黏合到通 孔27内壁的影響說明如下。透道部29及焊接劑顆粒30在通 孔27裡面的強度隨著基板22的厚度B增加而增加。此乃因 為焊接劑顆粒30與電極薄膜25之間的距離隨著基板22的厚 度B減小而縮短= 假設直徑A及厚度B彼此無關,以致於直徑A增加與厚 度B無關,而且減小基板22的厚度B與直徑A無關。所得的 半導體晶片23會有緊密的結構(與直徑A有關)而且基板22 的強度會降低(與厚度B有關)。 然而’當通孔27的直徑A與基板22的厚度B彼此有關 ’使得關係式(B/A) S 0.3滿足時,半導體晶片23可以具有 緊密結構而且基板22的強度可以增加,而由於避免通孔27 裡面透道部29與焊接劑顆粒30破裂而導致開放性缺陷的可 能性。 第25圖係顯示本發明人所進行之實驗的結果。如第25 圖所示’製備三個滿足關係式(B/A)S0.3的測試樣品,並 且製備二個沒有滿足關係武(B/A)S 0.3的比較樣品1及2。 焊接劑顆粒的顆粒間距設定為0.5毫米,除了測試樣品3的 顆粒間距為0.8毫米以外。 從第25圖可以明白,滿足關係式(B/A) 3之測試樣 品1,2及3的錯誤率(開放性缺陷)極低(〇% )。除此之外, 可以明白’錯誤率可以藉由滿足與焊接劑顆粒之顆粒間距 無關的關係式(B/A)S 0.3而降低。因此,埃定的是,開放 本紙張尺度適用中國國家標準(CjvfSjAl規格(210 x 297公釐) I I I I K---I----i^i——---—訂 ---------線 i (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 26 經濟部智慧財產局員工消費合作社0?% A7 _____B:___ 五、發明說明(24 ) 性缺陷可以藉由建立關係式(B/A)S 0.3-其中(B/a)為基板 22厚度B對通孔27直徑A的比例-的方式避免。 以下說明本發明第三具體實施例之半導體裝置20C的 製造方法:第1 8圖係說明本發明第三具體實施例之半導體 裝置的製造裝置。 第18圖所示的半導體裝置製造裝置係包括印漿單元31 及顆粒黏合單元33。 印漿單元31包括一印漿蔽罩34,橡膠滾軸35及加熱 器36。當放置其上安裝有塑膠封裝體28之半導體晶片23的 基板22時,印漿蔽罩34接合於基板22 ’而焊接劑漿液13由 橡膠滚抽印在或塗在基板22上。 基板22塗上焊接劑漿液丨3的區域在焊接劑漿液13印漿 期間以加熱器36加熱。亦即,焊接劑漿液1 3的印漿方法在 加熱大氣中進行。加熱大氣的溫度設定在可以使焊接劑漿 液1 j軟化的溫度=亦即,加熱溫度設定在可以使焊接劑漿 液13容易填入通孔27中的溫度。 印漿蔽罩34在對應形成於基板22内之通孔27的位置處 a又有叙罩孔。因此,利用增行印漿程序,將焊接劑漿液填 入每個通孔2 7。 在本發明的具體實施例裡,焊接劑漿液丨3填入每個通 孔2 ?.以致於焊接劑漿液丨3與設於通孔另一端的電極薄 ㈣接觸m焊接劑焚液13利用控制橡膝滾轴3;所 絶加的麼力以及橡膠滚軸35的钭角到通孔27的深部。 3此.之.开如上所述.焊接劑漿液π的印浆方法傳在 -----------t i --------^------I I (請先閱讀背面之注意事項再填寫本頁) 1 --¾ ^ ^ ® t ; '],· . ^ — —— —:— 經濟部智慧財產局員工消費合作社印製 457528 — A7 B7 五、發明說明(25 ) 使焊接劑漿液13軟化的加熱大氣下進行。此亦有助於焊接 劑漿液13塗到通孔27的深部。應注意,橡膠滚轴35的壓力 及斜角隨著基板的大小,焊接劑漿液13的黏度及加熱器36 的加熱溫度而改變。 在完成焊接劑漿液13印漿在印漿單元31裡之後,將上 面印有焊接劑漿液13的基板22送到顆粒接合單元33。顆粒 接合單元33設有顆粒輸送夾具37。顆粒輸送夾具37在對應 形成於基板22内之通孔27的位置具有吸氣孔,使得焊接劑 顆粒30可以藉由經由吸氣孔抽取焊接劑顆粒30而與顆粒輸 送失具37接合。 設有焊接劑顆粒30的顆粒輸送單元37移到就在基板22 上方的位置,然後向下移,以將焊接劑顆粒30放在基板22 上設有通孔27的位置。第19A圖係為放在設於通孔27内之 焊接劑漿液13上的焊接劑顆粒30的側視圖。 如上所述,在本發明的具體實施例裡,焊接劑漿液13 在印漿程序中係設於通孔27的深部,使得焊接劑漿液13在 印漿程序中與和電極薄膜25接觸,可以明確地避免開放性 缺陷發生於透道部29與電柽薄膜25之間的部分及焊接劑顆 粒30與透道部29之間的部分。藉此,由第18圖所示的半導 體製造裝置所製得的半導體裝置具有高可靠性》 以第20圊做參考,說明本發明第四具體實施例的半導 體裝置如下。第20圖係為本發明第四具體實施例之半導體 裝置20D的剖面圖。應注意’第2〇圖顯示安裝在安裝板5〇 上的半導體裝置20D。 本紙張尺度適用中國國家標準(CNS)A4規格(210 x 297公釐) 28 -----Γ------^裝-------—訂--I--I---( (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印臬 A7 _______B7___ 五、發明說明(26 ) 本發明具體實施例的半導體裝置20D係設有黏著劑 24B以將半導體晶片23固定在基板22上。黏著劑24B的層 厚度為100微米到15〇微米。 在本發明的具體實施例裡,使用下列的方法在晶片安 裝程序中形成厚黏著劑24B層。 如第21A圖所示,利用分佈器45將黏著劑24B塗在基 板22的晶片安裝位置。因為黏著劑24B的黏度及觸變性比 般使用的黏著劑較高,所以黏著劑24B沒有大面積塗覆 而且可以塗成具有預定大厚度的黏著劑層。應注意,凸輪 壁51(在第21A圖裡以單虛線表示)可以形成於基板22上, 以避免黏著劑24B塗覆超出預定的區域。 在黏著劑24B塗到基板22上之後,將半導體晶片23放 在黏著劑24B層上。其後,進行加熱程序以使黏著劑24B 固化-在加熱的程序中,將基板22反過來,亦即基板22位 於丰導體晶片23上方,其中間失有黏著劑24層。 在加熱程序中’以具有接觸半導體晶片23之平坦表面 的加熱架供應熱。在半導體晶片23與加熱架46的平坦表面 接觸的狀態下,基板22與加熱架的平坦表面之間的距離H 係設定設定在使基板22與半導體晶片23之間的距離w等於 點著劑24B層的上述厚度微米到】5〇微米_者。 根據上述的結構,半導體晶片23的重量的角色在於將 丰導體晶月23從基板22上移走 因此,具有大厚度的黏著 靶24B層可以容易地且明確地形成、因此,基板22與加熱 …Η足、在请基戒........非索精確地正行於加熱架私的年坦表 乂' 3:. :¾ 啐 *难為家 f栗卓.)一1 a ~ -------------裝--------訂-------—線 (請先閱讀背面之泫意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 4 5 7 5 2 8 A7 ______ B7 五、發明說明(27 ) 面之處。因此’已經固化的黏著劑24B層的厚度W在整個 黏著劑24B層上很均勻。 在本發a月的具體實施例裡,黏著劑24B層的厚度W設 定在非常大的厚度範圍-100微米到15〇微米,藉此避免焊 接劑顆粒30由於半導體晶片23與安裝板50之間熱膨脹率差 異而受到破壞。應注意’半導體晶片23的熱膨脹率為大約 4ppm/°C,而安裝板50的熱膨脹率為大約16ppm/°C。 如果半導體晶片23與安裝板50的熱膨脹率彼此不同, 則由於進行加熱時熱膨脹率的差異而在焊接劑顆粒3〇内產 生大應力’以將半導體裝置20D安裝在安裝板50上。在最 壞的情況裡’焊接劑顆粒30受到破壞或焊接劑顆粒30與基 板22分離。 然而’在本發明的具體實施例裡,黏著劑24B層可以 藉由形成厚度100微米到150微米的厚黏著劑24B層做為應 力吸收層。亦即,黏著劑24B層使焊接劑顆粒30變薄。因 此,避免焊接劑顆粒30由於半導體晶片23與安裝板50之間 的熱膨脹率差異而受到破壞,使得半導體裝置20D的可靠 性高。 以下說明由黏著劑24B所形成的裡脊部47A。裡脊部 47A係為形成於半導體晶片23側面上之黏著劑24B層的f 曲部分,如第22圊所示,當半導體晶片32放在黏著劑24B 層上。 在本發明的具體實施例裡,半導體晶片23的側表面 23A的高度及距離側表面23八下端的裡脊部47八高度11滿足 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 30 l·---ml^ili!訂----- 線; ί請先閱讀背面之注意事項再填寫本頁) A7 A7 經濟部智慧財產局8工消費合作钍印发 五、發明說明(28) 關係式(0,2 X T)芸u<(〇.6 x T)e藉由設定裡脊部47A的高 度11以滿足關係式(0.2 X T )Stl<(〇‘6 X T),可以縮小半導 體裝置20D的大小=縮小半導體裝置2〇D大小的原因如下 黏著劑24B之裡脊部47A的高度t與黏著劑24B所佔據 的基板面積有關。亦即,從基板22表面開始到半導體晶片 二3的側表面23A形成彎曲形的裡脊部47A。藉此,彎曲形 狀的長度隨著從半導體晶片23之側表面23 A下端計算的高 度U增加。因此,從半導體晶片23底下延伸出來的黏著劑 24B數量(在第22圖令以xl表示隨著彎曲形狀長度增加而增 任何元件’例如電極薄膜或線無法設在基板22表面上 被黏著劑24B佔據的面積上。因此,如果黏著劑Mg之裡 脊部47A的高度增加,則半導體裝置24D的大小也增加α 然而,在本發明的具體實施例裡,從半導體晶片23之 側表面23Α下端計算的裡脊部47Α高度tl設定成受到tl限制 的小值1以滿足關係式(0·2 X T)Stl<(0.6 X T)。因此,從 半導體晶片23周圍延伸出來的黏著劑24B數量X1減少,藉 此基板22的尺寸可以縮小,並且因而使半導體裝置2〇C)的 尺寸縮小。 以下說明用於本發明具體實施例的黏著劑24Β的特微 本發明具體實施例所用的黏著劑24Β的黏度及觸變性 指數X馎统,托同的黏著劑,彳定言之本發明具.體實砲例 ——---------Γ-—~ --------------裝--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) Λ57528 Α7 Β7 經濟部智慧財產局員工消費合作社印製 五、發明說明(29 ) 所用的243的黏度為30,000 〇卩5到70,000 〇口5而觸變性指數 為1.0到4.0,然而傳統所用的黏著劑的黏度為5〇 〇〇〇 cps 到30,000 cps而觸變性指數為4.0到6.0。 第23圖係顯示當傳統所用的黏著劑4的厚度wi設定在 100微米到150微米時形成裡脊部47B的形狀《傳統所用黏 度相當低及觸變性指數低的黏著劑4具有高流動性。因此 ,裡脊部47B從半導體晶片23之側表面23A下端計算的高 度t2幾乎等於半導體晶片23的高度(厚度)(t2与T)。 如第23圖所示,如果想要增加傳統所用黏著劑4層的 厚度至100微米到150微米,則裡脊部47B從半導體晶片23 側表面23A下端計算的高度t2變大。藉此,裡脊部47B之 彎曲形狀的長度增加’而且從半導體晶片23周圍延伸出來 的黏著劑數量(在第23圖裡以x2表示)增加,此避免半導體 裝置的尺寸縮小。 另一方面,在本發明的具體實施例裡,因為使用黏度 高且觸變性指數高的黏著劑24B,所以即使在黏著劑24B 層的厚度W設定在1 〇〇微米到15〇微米時也可以減小裡脊部 47A的高度tl。因此,可以達到縮小半導體裝置24D尺寸 之目的。 如果黏著劑4層的厚度W2小,如第24圖所示,由黏著 劑4所形成的裡脊部47C原本就小。因此,從半導體晶片23 周圍延伸出來的黏著劑4的數量(在第24圖中以χ3表示)少 。此意謂如果黏著劑4層的厚度W2小,則裡脊部47C對半 導體裝置尺寸的影響更小。 本紙張尺度適用中舀囤家標準(CNS)A4規格(210 X 297公爱) ------------裝------ - 訂---I ---I 線· (請先閱讀背面之注意事項再填寫本頁) 32 妓濟奸智慧財產局員工消費合竹柏印赛 A: . --— B7 _ 五、發明說明(3〇 ) 當黏著劑24B層做為上述的應力吸收層時,黏著劑24B 的彈性係數及熱膨脹率是重要的因素。亦即,如果黏著劑 24B的彈性係數南,亦即,如果黏著劑24B在固化後很硬 ,則由於半導體晶片23與安裝板5〇之間的熱膨脹率差異無 法由黏著劑24B層吸收。藉此,焊接劑顆粒3〇可能受到破 壞或從安裝板50分離。 當黏著劑24B的熱膨脹率遠比半導體裝置23小,會因 為熱膨脹差異而在黏著劑24B與半導體晶片23之間產生應 力=同樣地,當黏著劑24B的熱膨脹率遠比安裝板5〇大時 會因為熱膨脹差異而在黏著劑24B與安裝板5〇之間產生 應力。 為了消除上述問題,本發明具體實施例裡所用的黏著 劑24B的彈性係數為2〇〇 kgf/mm^j8〇〇 kgf/mm2,而熱膨 脹率為6 X ! 〇-,C到】5 χ } 〇.6/〇c。藉此,避免焊接劑顆粒3〇 受到破壞或與安裝板50分離。 除此之外,在本發明具體實施例的半導體裝置24B裡 ,黏著劑24B層形成的厚度均勻。定言之,黏著劑24B層 的厚度在:r20微米的允許容忍範圍内。藉由形成厚度均勻 的黏者劑24Β層.可以避免黏著劑24β層裡產生局部的應 力c 亦即‘如杲黏著劑24β層的厚度不一,則較厚部分與 幸乂 4部分之間的應力大+不—樣+因此_,在黏著劑24Β潛 U交4 e分裡產生局部應力,因而可能在較薄部分裡產生 缺如^如黏著劑24.B層制離因此.無法降低焊接劑顆 ----— -------------裝--------訂---------線 <請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 457528 Α7 Β7 五、發明說明(31 ) 粒30理所產生的應力》然而,在本發明的具體實施例裡, 因為黏著劑24B層的厚度變得均勻,所以可以避免黏著劑 24B層裡產生局部的應力。因此,避免黏著劑24B層與安 裝板50或半導體晶片23分離,使焊接劑顆粒30獲得明確的 保護。 形成均勾厚度的黏著劑24Β層的方法不限於以第21Β 圖做參考所說明的上述方法。厚度均勻的黏著劑24Β層可 以藉由將粒徑為100微米到150微米的間陈壁粒子55加在添 加劑24Β而得’如第26圊所示。在此等結構裡,黏著劑24Β 層的厚度變得均勻,並避免黏著劑24Β層與半導體晶片或 基板22分離,因而可以保護焊接劑顆粒30。 除此之外,黏著劑24Β層的厚度波動也會因為基板22 的變形而產生。做為一個避免基板變形的方法,要考慮到 在排除電極薄膜25形成區域外的區域上形成預防變形圖案 57 ’如第27圖所示。 、里里―變產興案57可以與電極薄膜25形成的同時形成。 該情況裡’防止變形圖案57係由與電極薄膜25相同的村料 做成。然而,預防變形圊案57可以由與電極薄膜25不同的 材料形成。該情況裡,預防變形圖索57可以由適合防止變 形用的材料做成。如上所述,可以藉由提供預防變形圖案 來避免基板22變形。藉此,基板22的厚度可以幾乎非常均 勻。因此*避免黏著劑24Β層與半導體晶片23或基板22分 離’並因而可以明確地保護焊接劑顆粒3〇。 以下說明本發明之第五具體實施例。第28圖係為本發 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) ^-------—訂-----I _ 34 經-鄯智慧財產局員工消費合作衫印製 Λ7 ------B7________ 五、發明說明(32) 明第五具體實施例的剖面圖。在第28圖裡,與第]〇圖相同 的元件係以相同圖號表示,並且省略其說明。 本發明具體實施例的半導體裝置20E設有黏著劑60以 將半導體晶片23固定在基板22上。選擇能獲得適當熱膨脹 率的黏著劑60以避免包括形成於基板22上之電極薄膜25的 配線圖案斷裂=本發明具體實施例裡所用的黏著劑6〇係包 含調整黏著劑60之熱膨脹率的填料62。 黏著劑60層係設於半導體晶片23與基板22之間,使得 黏著劑60層半導體晶片23和基板22每個黏合。如果黏著劑 60的熱膨脹率(ad)等於半導體晶片23的熱膨脹率(ac),則 不會因為半導體晶片23與黏著劑60之間的熱膨脹率差異而 產生應力。同樣地,如果黏著劑60的熱膨脹率(ad)等於基 板22的熱膨脹率(ai),則不會因為基板22與黏著劑6〇之間 的熱膨脹率差異而產生應力。 然而,一般而言,半導體晶片23的熱膨脹率與基板22 的熱膨脹率彼此不同。正常而言,基板22的熱膨脹率(ai) 遠比半導體晶片23的熱膨脹率(ac)大。因此’較佳將黏著 劑6 0的熱膨脹率( ad)設定在半導體晶片2 3的熱膨脹率(邮) 與基板22的熱膨脹率(aj)之間(ac<ad<al)。換言之,針對 黏著劑60較佳選擇熱膨脹率在半導體晶片23的熱膨脹率 {ac)與基板22的熱膨脹率(aj)之間的黏著劑 因為由熱膨脹率差異而產生的應力隨著熱膨脹率的差 異增加而增加.所以黏著劑6〇的熱膨脹率(ad)設定在半導 體晶Η 23的熱蟛脹率與基板的熱膨脹率(⑴)之間
Ti^,s ---――—-— -~~ —__ I — It — — — — I — --------^----— II— (請先閱讀背面之注意事項再填寫本頁) A7 457528 B7_____ 五、發明說明(33 ) 使得半導艘晶片23的熱膨脹率(ac)與黏著劑6〇的熱膨脹率 (ad)之間的差異以及基板22的熱膨脹率(ai)與黏著劑60的 熱膨脹率(ad)之間的差異都設定在小於半導體晶片23的熱 膨脹率(etc)與基板22的熱膨脹率(ai)之間的差異。 除此之外,因為黏著劑60也與塑膠封裝體28接觸,所 以較佳的是,黏著劑60的熱膨脹率(ad)等於或大約等於形 成塑膝封裝體28之密封樹脂的熱膨服率(am)(a(j与arn)。 根據因此構成的半導體裝置2E,因為黏著劑60的熱 膨脹率(ad)與接觸黏著劑60之每個元件的熱膨脹率之間的 差異設定儘可能小’所以可以降低由於熱膨脹率差異所造 成的應力。亦即’根據本發明具體實施例的半導體裝置20E ,可以降低由於組成元件之間熱膨脹率差異所造成的配線 圖案斷裂或外連接電極中斷,因此,可以獲得可靠的半導 體裝置。 在本發明的具體實施例裡,利H里嚴62加到黏著劑 60的方式,將黏著劑60的熱膨脹率調整至適當值》亦即, 黏著劑60的熱膨脹率降低至半導體晶片23的熱膨脹率與基 板22的熱膨脹率之間的值,並且大約等於密封樹脂的熱膨 脹率。填料62較佳使用氧化矽(Si02)的粒子。然而,填料 62的材料不限於氧化矽(Si02),其它材料也可以使用,只 要黏著劑的熱膨脹率可以降低。除此之外,就黏著劑60的 材料而言,較佳使用環氧樹脂黏著劑。然而,其它黏著劑 材料,例如酚樹脂黏著劑可以供黏著劑60使用。 應注意,黏著劑60的彈性係數藉由添加填料62而增加 本紙張尺度遶用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) .k--------訂---------線,' 經濟部智慧財產局員工消費合作社印製 36 A7 *--------B7 ___ 五、發明說明(34) 」而’為了吸收及降低半導體晶片23與基板22之間的熱 膨脹率交佳的是黏著劑60的熱膨脹率降低,而黏著劑的 -------------裝--- (請先間讀背面之注意事項再填寫本頁) 彈性係數保持儘可能低。亦即,較佳的是黏著劑6〇的熱膨 張率降低而保持其撓性, 以下說明每個黏著劑60的轉移溫度及塑膠封裝體28的 密封樹脂。 般而δ,當材料的溫度超出其玻璃轉移溫度時,材 料的熱膨脹率增加超過三倍。因此,如果溫度超出玻璃轉 移溫度的評估測試是在半導體裝置上進行,則黏著劑裡所 產生的熱應力大幅增加,此使得直到發生斷裂的時間縮短 0 環境加速測試已知為溫度超出黏著劑之玻璃轉移溫度 的評估測試。在環境加速測試裡,半導體裝置重複地進行 熱循環,其巾半導體裝置在保持料鐘。然後在室 —線. 溫下保持1分鐘,接著‘150X保持30分鐘,以研究斷裂的 發生情況。 --V智慧財產局_工"費合"^-'9裝 I n n 因此,較佳的是,黏著劑60以及形成塑膠封裝體以的 密封樹脂二者的剥離轉移溫度皆高s15〇cc。即使黏著劑 的玻璃轉移溫度低於j50T,較佳的是黏著劑的玻璃轉移 溫度儘可能地設定在150。卜在本發明的具體實施例裡, 因為黏著劑60的破璃轉移溫度可以藉由將填料62加入黏著 劑60的方式升高,因此可以降低斷裂的可能性。
以下說明根據本發明在丰導體裝置2〇E上進行實驗的 結果為Γ進行實i如第_所示製備车導體裝置A Ί7 457528 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明(35) B及經改良之半導體裝置B。半導體裝置A係供黏著劑與密 封樹脂的熱膨脹率互相穩合的樣品使用。半導體裝置B係 供黏著劑的熱膨脹率遠比密封樹脂高的樣品使用。經改良 之半導體裝置B係供黏著劑的熱膨脹率藉由將填料加入半 導體裝置B之黏著劑而降低的樣品使用。 在每個半導體裝置A,B及經改良之丰導體裝置B裡, 基板22係由熱膨脹率為20 [ppm/°C]的聚亞醯胺磁帶形成 ,而形成於基板20上的半導體晶片23係由熱膨脹率為3.6 [ppm/°C]的矽晶圓形成,如第29圖所示。因此,較佳的是 ’黏著劑60的熱膨脹率為3.6 [ppmrC]到20 [ppm/T]之間 。除此之外’包括電極薄膜25的配線圖案係由熱膨脹率為 17_7 [ppm/°C]的銅板所形成β做為外連接電極的焊接劑顆 粒30係由熱膨脹率為25.4 [pprn/0C]的焊接劑所形成。第29 圖係顯示這些組成元件的熱膨脹率與彈性係數。應注意, 第29圖裡的”安裝板”的橫列顯示平均熱膨脹率及彈性係數 〇 第30®係為說明半導體裝置A,B及經改良之半導體 裝置B每個的熱膨脹率與玻螭轉移溫度的示意圖。 有關半導艘裝置A,黏著劑的熱膨脹率為1〇到16 [ppm/°C] ’該範圍係在基板22與半導體晶片23的熱膨脹率 之間。密封樹脂的熱膨脹率係為6到10 [ppm/°C],該範圍 大約等於黏著劑的熱膨脹率。提供給半導體裝置A之黏著 劑的玻璃轉移溫度係為135到145。(:,該範圍幾乎等於密封 樹脂的玻璃轉移溫度130。(:。如上所述,半導體裝置a裡 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公餐) 38 ------------^--------訂* ------— 線· (請先閱讀背面之注意事項再填寫本頁) 經濟^.智慧財產局|1消費合作祛印..名 A7 *--------------- 五、發明說明(36 ) 的黏著劑與密封樹脂組合係滿足本發明半導體裝置20E的 需求。 關於半導體裝置B,黏著劑的熱膨脹率為40到50 [PPm.^C],該範圍高於基板22的熱膨脹率2〇 [ppni/cC]相當 多ΰ密封樹脂的熱膨脹率為12到16 [ppmrc],該範圍低 於黏著劑的熱膨脹率相當多。提供給半導體裝置B之黏著 劑的破璃轉移溫度為丨3〇到14〇 [Ppm/〇C],該範圍低於密 封樹脂的玻璃轉移溫度:⑺乂相當多。如上所述,半導體 裝置B裡的黏著劑與密封樹脂的組合沒有滿足本發明具體 實施例的半導體裝置2〇E的需求。 經改良之半導體裝置B係利用其熱膨脹率藉由將填料 加入半導體裝置B之黏著劑中來調整的黏著劑製得^亦即 ,藉由將填料加入黏著劑,黏著劑的熱膨脹率降低至1〇到 20 [ppm/_°C]。藉此,將黏著劑的熱膨脹率設定在基板與 半導體晶片的熱膨脹率之間,並且大約等於密封樹脂的熱 膨脹率。除此之外,黏著劑的玻璃轉移溫度由於填料的加 人而稍微升高,該溫度更接近於密封樹脂的玻璃轉移溫度 210°C = 第3 1圖係說明加入半導體裝置B之黏著劑的填料數量 與熱膨脹率及彈性係數每個之間的關係ε第32圊係為顯示 加八半導體裝置Β之黏著劑的填料數量與熱膨脹率及彈性 係數每個之間關係的圖式-從第32圖可瞭解,黏著劑的熱 膨脹率隨著填料添加的數量增加而減小.而黏著劑的熱膨 脹牵變成丨〇到?〇丨ppm. TV該範圍在基板與半導體晶 士sis家標戈 ---------------------訂--------- (請先閱讀背面之注意事項再填寫本頁:} 19 經濟部智慧財產局員工消費合作社印装 457528 A7 _____ B7 五、發明說明(37) 片23的熱膨脹率之間,當黏著劑中的填料數量為8〇%時β 彈性係數痕溫和地增加。 針對半導體裝置A,Β與經改良之半導體裝置Β每一個 在1〇平方毫米封裝體與14平方毫米封裝體的半導體裝置測 試樣品上進行環境加速測試。在環境加速測試裡,對每個 測試樣品重複地施加熱循環,並且研究每1 〇〇個循環中發 生失敗的機率。熱循環係為將測試樣品在_65。(:保持30分 鐘’接著在室溫保持1分鐘,然後在150°C保持30分鐘》 第33圖係說明環境加速測試的結果。就丨〇平方毫米的 半導體裝置而言,半導體裝置A在1,200個循環時發生失敗 ,亦即在重複循環1,200次後偵測到開口缺陷,例如配線 圖案斷裂。半導體裝置B在少於半導體裝置A發生失敗的 次數-700個循環時發生失敗。亦即,半導體裝置β發生斷 裂的次數大約是半導體裝置A的一辦。另一方面,經改良 之半導體裝置B的發生失敗循環次數為1,〇〇〇,此相較於半 導體裝置B的發生失敗循環次數-700次有明顯改善。考慮 到上述改良乃因黏著劑的熱膨脹率降低至基板與半導體晶 片的熱膨脹率之間的效果而達成。 在14平方毫米的半導體裝置A,B及經改良之半導體 裝置B每個之上進行類似的測試。測試的結果差不多與1〇 平方毫米者相同,並且觀察到黏著劑的熱膨脹率變小的效 果。 如上所述,在本發明的半導體裝置20E裡,由於熱膨 脹係數差異而產生並施加於半導體晶>1上的應力可以藉由 本紙張尺度適用中國國家標準<CNS)A4規格(210 X 297公釐) ------------' ^----I i I I 訂------ · (請先閱讀背面之注意事項再填寫本頁) 40 五、發明說明(38 ) AT B7 ^-部智髮財產局員工消費合"
• ItnJ 一 使黏著劑的熱膨脹率最佳化的方式降低。除此之外,產生 於黏著劑與密封樹脂之間界面處的應力可以藉由增加黏著 劑的玻璃轉移溫度的方式降低。因此,即使界面存在於就 在配線圖案上方或附近,也可以降低失敗,例如配線圖案 中斷或電極薄膜斷裂等的可能性,此細達成半導體裝置的 可靠性安裝。 第34圊係為使用黏著劑的半導體裝置的刳面圖,該黏 著劑包含粒子做為形成均勻厚度之黏著劑層用的間隙壁。 在第34圖所示的半導體裝置裡,一部份的黏著劑顆粒6〇被 直徑等於欲形成於基板22與半導體晶片23間之黏著劑層厚 度的粒子62A取代。藉此,黏著劑60層整個可以容易形成 均勻的厚度。根據該構成,因為黏著劑層的厚度均勻,所 以可以避免由於熱應力所導致的半導體裝置變形’也可以 避免配線圖案中斷。 第35圖係為在基板之半導體安裝區域内設有替代圊案 以避免半導體裝置變形的半導體裝置的剖面圖。在外連接 電極(焊接劑顆粒30)沿著半導體裝置周圍設置的半導體裝 置内,電極薄膜25係形成於基板22上對應半導體23周圍的 位置處。在第35圖裡,其上形成有焊接劑顆粒的電極薄膜 25係沿著半導體晶片以二行配製=因此,不需要在半導體 晶片23的中心部底下提供電極薄膜乃。然而,如第乃圖所 示的丰導體裝置設有與電極薄骐25相同構造的替代圖案M 替代圖案64係形成於基板22的整個區域上.除了形成電 極薄膜2 5的區域α外.如第3 6圖岍亍· --------------裝---- (請先閱讀背面之注意事項再填寫本頁) -線. 457528 A7 B7 五、發明說明(39) 根據上述的結構,黏著劑層具有形成電極薄膜25與替 代圖案64的較薄部分,及沒有形成電極薄膜25及替代圖案 64的較厚部分。較薄部分及較厚部分規律且交替地配製, 並實質上避免半導體晶片與基板之間黏著劑不良分佈。因 此,避免半導體裝置由於黏著劑層厚度不均勻而受到破壞 ’藉此可以降低失敗,例如配線圖案中斷等的可能性。 應注意’做為預防變形圖案的替代圖案64不限於第36 圖所不的構造及配製,任何構造及配製皆可使用’只要可 以實質消除黏著劑的不良分佈問題。除此之外,替代圖案 64可以與電極薄膜25在相同的程序中一起形成,或在不同 的程序中形成。 本發明不限於特疋揭示的具趙實施例,各種潤飾及修 改可能不超出本發明之精神範疇。 本發明申請案係以1999年3月26日申請之曰本優先權 專利申請案第11-84591號及2000年3月9日申請的第2000-65536號為參考。 I i · I —-----^ I I---—--> <請先閱讀背面之ii意事項爯填窵本頁) 經濟部智慧財產局員工消費合作社印製 42 本紙張尺度遶用中國國家標準(CNS)A4規格(210 x 297公釐)

Claims (1)

  1. ABaD 經濟部智慧財產局員工消費合作社印*|衣 六、申請專利範圍 L 一種半導體裝置,其包括·· 一磁帶基板,其具有第一表面及與第_表面對立 的第二表面; 一半導趙晶片,其安裝在該磁帶基板之第一表面 上: 數個電極薄膜’其形成在該磁帶基板之第一表面 上,該每個電極薄膜與半導體晶片電氣連接;及 數個外連接電極,設於該磁帶基板之第二表面上 ’該每個外連接電極經由形成於磁帶基板内的通孔與 該各個電極薄膜連接, 其中該外連接電極利用電鍍方法形成在該電極薄 膜上’而且該每個突出磁帶基板之第二表面的外連接 電極部份的直徑S1及該通孔的直徑S2滿足關係式S1 s S2 - 2_根據申請專利範圍第1項之半導體裝置,其中該外連接 電極係由選自_群由鎳,銅及金所組成之族群的材料 形成。 3. —種半導體裝置,其包括: 一磁帶基板’其具有第一表面及與第一表面對立 的第二表面; 一半導體晶片’其安裝在該磁帶基板之第一表面 上; 數個電極薄膜,形成在該磁帶基板之第一表面上 ,該每個電極薄膜與半導體晶片電氣連接;及 本紙張尺度適用尹國國家標準(CNS)A4規格(210 X 297公1 ) Jl· 1 ^--------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 43 麗08 六、申請專利範圍 (請先閲讀背面之注意事項再填寫本頁) 數個外連接電極,設於該磁帶基板之第二表面上 ,該每個外連接電極經由形成於該磁帶基板内的該通 孔與該各個電極薄膜連接, 其中該外連接電極每個包括: 一第一電極部分,其形成於各個電極薄膜上,該 第一電極部分的高度比該通孔的深度小但比該通孔的 —半深度大;及 一第二電極部分,其與該通孔裡面的該第一電極 部分連接並具有突出該通孔的部分。 4. 根據申請專利範圍第3項之半導體裝置,其中該該外連 接電極係由選自一群由錄’銅及金所組成之族群的材 料形成。 5. —種半導體裝置,其包括: 一磁帶基板,其具有第一表面及與第一表面對立 的第二表面; 一半導體晶片,其安裝在該磁帶基板之第一表面 上; ^濟部智每一財產局員工消費合"社印1 數個電極薄膜,形&在該磁帶基板之第一表面上 ’該每個電極薄膜與半導體晶片電氣連接;及 數個外連接電極,設於該磁帶基板之第二表面上 ’該每個外連接電極經由形成於該磁帶基板内的該通 孔與邊各個電極薄膜速接' 其中薄的薄膜形成於該通孔的較薄表面,而薄的 薄膜可黏合於形成該外連接電柽的材料 44 A8B8C8D8 經濟部智慧財產局員工消費合作社印t 45?528 /、、申請專利範圍 6.根據申請專利範圍第5項之半導體裝置,其中該外連接 電極係由選自一群由錄,銅及金所組成之族群的材料 形成。 7· —種半導體裝置,其包括: 一磁帶基板,其具有第一表面及與第一表面對立 的第二表面; 一半導體晶片,其安裝在該磁帶基板之第一表面 上; 數個電極薄膜,形成在該磁帶基板之第一表面上 ’該每個電極薄膜與半導體晶片電氣連接;及 數個外連接電極,設於該磁帶基板之第二表面上 ’該每個外連接電極經由形成於該磁帶基板内的該通 孔與該各個電極薄臈連接, 其中該磁帶基板之厚度B對該通孔之直徑A的比力 *B/A)等於或小於0 3 (Β/Α$〇 3)。 8· 一種半導體裝置,其包括: 磁帶基板,其具有第一表面及與第一表面對立 的第二表面; —半導體晶片,其安裝在該磁帶基板之第一表面 上; 一黏著劑’期使該半導體晶片固定於該磁帶基板 的第一表面上; 數個電極薄膜,形成在該磁帶基板之第一表面上 該每個電極薄膜與半導體晶片電氣連接;及 [ --------. ^--------訂---------線 * Γ (請先閱讀背面之注意事項再填寫本頁)
    45 經濟郫智慧时產局員工消費合代:社匕护 C8 _____ D8____ 六、申請專利範圍 數個外連接電極’設於該磁帶基板之第二表面上 ,該每個外連接電極經由形成於該磁帶基板内的該通 孔與該各個電極薄膜連接, 其中該磁帶基板的第一表面與該半導體晶片之間 的該黏著劑厚度為100微米到150微米。 9.根據申請專利範圍第8項之半導體裝置,其中該半導體 晶片側表面的高度T與由黏著劑形成於該半導體裝置 周圍之裡脊部從該半導體晶片側表面下端計算的高度t 滿足關係式(0.2 X 丁)s t<(0.6 X T)。 1〇.根據申請專利範圍第8項之半導體裝置,其中該黏著劑 的黏度為30,000 cps到70,000 cps而觸變性指數為i 〇到 4.0 〇 11. 根據申請專利範圍第8項之半導體裝置,其中該黏著劑 的彈性係數為2〇〇 kgf/mm2到800 kgf/mm2。 12. 根據巾請專利範圍第8項之半導體裝置其中該黏著劑 的膨脹率為6 X 1〇·ν<:到15 X HTVt:。 13. 根據申請專利範圍第8項之半導體裝置其進一步包括 屯成於戎基板的第一表面上的預防變形圖案以防止 相帶基板變形’該預防變形圖案係設於該磁帶基板 除了形成電極薄膜的區域以外的區域上: [4+ ~種半導體裝置,其包括: 一基板; —半導體晶片.其安裝在該基板上: 黏著劑其將該丰導體晶Μ固定在該基板上. -------------裝-------訂---------線 (請先閱讀背面之注意事項再填寫本頁} 46 LO 8 2 ίη 7 A8BSC8D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 一密封樹脂’期使該半導體晶月與該電極薄膜密 封, 其中該黏著劑的熱膨脹率大於該半導體的熱膨脹 率’但小於該基板的熱膨脹率,而且該黏著剤的熱膨 脹率大約等於該密封樹脂的熱膨脹率。 15·根據申請專利範圍第14項之半導體裝置,其中該黏著 劑包含填料以藉由將改變填料加入該黏著劑中的數量 調整其熱膨脹率及玻璃轉移溫度其中至少一項。 16.根據申請專利範圍第15項之半導體裝置,其中加入該 黏著劑的該填料數量調整至預定範圍,使得該黏著劑 的熱膨脹率增加,但該黏著劑的彈性係數保持幾乎不 變。 17·根據申請專利範圍第14項之半導體裝置,其進一步包 括形成於該基板上的預防變形圖案以避免該基板變形 ’該預防變形囷案係設於該基板除了形成電極薄膜之 區域以外的區域上。 18.根據申請專利範圍第14項之半導體裝置,其中該填料 包括粒徑等於該基板與贫半導體晶片之間的距離的粒 子。 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) H —I .. ^ -------- 訂---------^ I (請先M讀背面之注意事項再填寫本頁) 47
TW089105282A 1999-03-26 2000-03-22 Semiconductor device having an external connection electrode extending through a through hole formed in a substrate TW457528B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8459199 1999-03-26
JP2000065536A JP3844936B2 (ja) 1999-03-26 2000-03-09 半導体装置

Publications (1)

Publication Number Publication Date
TW457528B true TW457528B (en) 2001-10-01

Family

ID=26425605

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089105282A TW457528B (en) 1999-03-26 2000-03-22 Semiconductor device having an external connection electrode extending through a through hole formed in a substrate

Country Status (4)

Country Link
US (1) US6281571B1 (zh)
JP (1) JP3844936B2 (zh)
KR (1) KR100533203B1 (zh)
TW (1) TW457528B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI471991B (zh) * 2007-06-04 2015-02-01 Stats Chippac Ltd 半導體封裝

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW546857B (en) * 2001-07-03 2003-08-11 Semiconductor Energy Lab Light-emitting device, method of manufacturing a light-emitting device, and electronic equipment
JP2003209202A (ja) * 2002-01-11 2003-07-25 Texas Instr Japan Ltd 半導体装置又はその実装方法
JP3783648B2 (ja) * 2002-04-10 2006-06-07 日立電線株式会社 配線板及びそれを用いた半導体装置の製造方法
JP2003338587A (ja) * 2002-05-21 2003-11-28 Hitachi Ltd 半導体装置及びその製造方法
EP1365450A1 (en) * 2002-05-24 2003-11-26 Ultratera Corporation An improved wire-bonded chip on board package
US6717276B2 (en) * 2002-09-10 2004-04-06 Texas Instruments Incorporated Two-metal layer ball grid array and chip scale package having local interconnects used in wire-bonded and flip-chip semiconductor assembly
DE602006021413D1 (de) * 2006-07-14 2011-06-01 Stmicroelectronics Ltd Malta Gehäuse für MEMS Bauteile
JP4975514B2 (ja) * 2007-04-26 2012-07-11 信越化学工業株式会社 ダイボンド剤及びこれを用いてなる半導体装置
US7926173B2 (en) * 2007-07-05 2011-04-19 Occam Portfolio Llc Method of making a circuit assembly
US20090279275A1 (en) * 2008-05-09 2009-11-12 Stephen Peter Ayotte Method of attaching an integrated circuit chip to a module
JP2012060020A (ja) * 2010-09-10 2012-03-22 Sekisui Chem Co Ltd 半導体チップ実装体の製造方法及び半導体装置
JP5853944B2 (ja) * 2012-12-25 2016-02-09 住友ベークライト株式会社 半導体装置の製造方法
JP6693441B2 (ja) * 2017-02-27 2020-05-13 オムロン株式会社 電子装置およびその製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
JPS57196548A (en) * 1981-05-28 1982-12-02 Toshiba Corp Plastic chip carrier
JPS6239032A (ja) * 1985-08-14 1987-02-20 Matsushita Electric Works Ltd 電子素子用チツプキヤリア
JPS63199451A (ja) * 1987-02-16 1988-08-17 Hitachi Ltd 電子装置
KR970011620B1 (ko) * 1991-05-23 1997-07-12 모토로라 인코포레이티드 집적회로 칩 캐리어
US5350947A (en) * 1991-11-12 1994-09-27 Nec Corporation Film carrier semiconductor device
US6025050A (en) * 1994-06-15 2000-02-15 Bba Nonwovens Simpsonville, Inc. Thermally appertured nonwoven laminates for wipes and coverstock for hygienic articles
JP2595909B2 (ja) * 1994-09-14 1997-04-02 日本電気株式会社 半導体装置
JPH0897325A (ja) 1994-09-21 1996-04-12 Sumitomo Metal Ind Ltd ボール・グリッド・アレイパッケージにおける接続端子部構造及び接続端子部構造の形成方法
JP2780649B2 (ja) * 1994-09-30 1998-07-30 日本電気株式会社 半導体装置
US6093970A (en) * 1994-11-22 2000-07-25 Sony Corporation Semiconductor device and method for manufacturing the same
JP3123638B2 (ja) * 1995-09-25 2001-01-15 株式会社三井ハイテック 半導体装置
KR100216839B1 (ko) 1996-04-01 1999-09-01 김규현 Bga 반도체 패키지의 솔더 볼 랜드 메탈 구조
US5859475A (en) * 1996-04-24 1999-01-12 Amkor Technology, Inc. Carrier strip and molded flex circuit ball grid array
JP3238074B2 (ja) 1996-07-25 2001-12-10 日立電線株式会社 半導体装置用テープキャリア
JP2917964B2 (ja) * 1997-05-02 1999-07-12 日本電気株式会社 半導体装置構造及びその製造方法
JP3838530B2 (ja) 1997-10-23 2006-10-25 日本テキサス・インスツルメンツ株式会社 半導体装置の製造方法
JP3310617B2 (ja) * 1998-05-29 2002-08-05 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
US6400018B2 (en) 1998-08-27 2002-06-04 3M Innovative Properties Company Via plug adapter

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI471991B (zh) * 2007-06-04 2015-02-01 Stats Chippac Ltd 半導體封裝

Also Published As

Publication number Publication date
JP3844936B2 (ja) 2006-11-15
JP2000349199A (ja) 2000-12-15
US6281571B1 (en) 2001-08-28
KR20000076950A (ko) 2000-12-26
KR100533203B1 (ko) 2005-12-05

Similar Documents

Publication Publication Date Title
TW457528B (en) Semiconductor device having an external connection electrode extending through a through hole formed in a substrate
TW502353B (en) Flip chip assembly structure for semiconductor device and its assembling method
US6034331A (en) Connection sheet and electrode connection structure for electrically interconnecting electrodes facing each other, and method using the connection sheet
TW533758B (en) Printed wiring substrate and method for manufacturing the same
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
US6784554B2 (en) Semiconductor device and manufacturing method thereof
US7300865B2 (en) Method for bonding IC chips to substrates incorporating dummy bumps and non-conductive adhesive
US20070200258A1 (en) Semiconductor device with semiconductor device components embedded in plastic package compound
JPH09312176A (ja) 接続部材および該接続部材を用いた電極の接続構造並びに接続方法
TW200930190A (en) Module, curcuit board and method of manufacturing module
KR101530528B1 (ko) 땜납 전사기재의 제조방법, 땜납 프리코트 방법 및 땜납 전사기재
US6605491B1 (en) Method for bonding IC chips to substrates with non-conductive adhesive
JPH09199635A (ja) 回路基板形成用多層フィルム並びにこれを用いた多層回路基板および半導体装置用パッケージ
JPH09246320A (ja) 半導体装置とその製造方法
JP2000277649A (ja) 半導体装置及びその製造方法
JPH05218137A (ja) 半導体装置の製造方法
JP2000068321A (ja) 半導体装置およびその製造方法
JPH05160208A (ja) キャリアテープおよびその製造方法
JP4054169B2 (ja) 電子部品実装用フィルムキャリアテープ
JPH0951018A (ja) 半導体装置およびその製造方法
US20180042114A1 (en) Printed wiring board
JP2003133474A (ja) 電子装置の実装構造
JP2001267462A (ja) 半導体パッケージ用チップ支持基板、半導体装置及び半導体装置の製造方法
JP2676107B2 (ja) 電子部品搭載用基板
JP2004039761A (ja) 配線基板、その製造方法及び半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees