KR100491218B1 - 탄성표면파장치 및 그 제조방법 - Google Patents

탄성표면파장치 및 그 제조방법 Download PDF

Info

Publication number
KR100491218B1
KR100491218B1 KR10-2002-7017854A KR20027017854A KR100491218B1 KR 100491218 B1 KR100491218 B1 KR 100491218B1 KR 20027017854 A KR20027017854 A KR 20027017854A KR 100491218 B1 KR100491218 B1 KR 100491218B1
Authority
KR
South Korea
Prior art keywords
sealing member
acoustic wave
surface acoustic
base substrate
wave device
Prior art date
Application number
KR10-2002-7017854A
Other languages
English (en)
Other versions
KR20030011373A (ko
Inventor
후루카와오사무
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20030011373A publication Critical patent/KR20030011373A/ko
Application granted granted Critical
Publication of KR100491218B1 publication Critical patent/KR100491218B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H3/00—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators
    • H03H3/007—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks
    • H03H3/08—Apparatus or processes specially adapted for the manufacture of impedance networks, resonating circuits, resonators for the manufacture of electromechanical resonators or networks for the manufacture of resonators or networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

본 발명은 이동체 통신 분야 등에 있어서 수㎓ 정도의 고주파를 다루는 분파기 등으로서 사용되는 탄성표면파장치를 압전기판의 표면을 베이스 기판에 대향시켜 플립칩 접속하고, 압전기판의 이면 위쪽에서 입자형상의 제 1 밀봉부재를 방사하고, 압전기판의 이면에 제 1 밀봉부재를 피착시키고, 또한 압전기판의 단부에서 베이스 기판까지 제 1 밀봉부재를 늘어뜨려 가교를 형성하고, 제 1 밀봉부재 위에 제 2 밀봉부재를 형성하는 것에 의해 실장한다. 용이하게 밀봉성을 얻을 수 있고, 플립칩 접속에 적합한 소형이며 면실장형의 탄성표면파장치의 제조방법을 제공할 수 있다.

Description

탄성표면파장치 및 그 제조방법{SURFACE ACOUSTIC WAVE DEVICE AND METHOD OF MANUFACTURING THE DEVICE}
본 발명은 탄성표면파소자의 실장에 관한 것으로, 특히 휴대전화 등의 이동 통신장치에 이용하는 탄성표면파장치의 밀봉기술에 관한 것이다.
최근, 탄성표면파장치는 그 소형화와 면실장화를 실현하기 위해, 탄성 표면파 소자의 트랜스듀서면을, 이에 대향하는 배선 패턴을 가진 베이스기판(회로기판)에 플립칩 접속되어 있다. 또, 양산화를 용이하게 하기 위해 베이스 기판을 복수개 취하는 기판(베이스 기판의 집합체)으로 하고, 소정의 공정을 거친 후에 분할하여 개편화(個片化)하고 있다.
그리고, 탄성표면파소자의 밀봉방법으로서, 캡 형상의 밀봉부재로 소자를 덮어 밀봉부재를 베이스기판에 접착하는 방법과, 분할 개편화되지 않은 웨이퍼 상태의 탄성표면파소자를 복수개 취하는 베이스 기판에 접착하여 웨이퍼 상태의 탄성표면파소자, 베이스기판의 집합체 및 양자를 접착하는 접착제를 정리하여 절단하여 개편화하는 방법이 있다.
그러나, 전자의 방법에서는 캡형상의 밀봉부재를 별도로 준비하지 않으면 안되고, 베이스기판으로의 접착 공정이 새롭게 필요해져버린다. 또, 캡형상의 밀봉부재와 베이스기판을 접착하기 위한 접착제를 경화시키기 위한 공정이 새롭게 필요해져버린다. 이와 같이 전자의 방법에서는 여분인 공정이 늘어나, 양산성이 저하해버린다.
한편, 후자의 방법에서는 이종의 재료인 탄성표면파소자와 베이스기판을 동시에 절단하는 공정이 필요해지지만, 이 공정에서의 탄성표면파소자의 균열, 부스러기, 또 부재사이에서의 박리가 생겨 충분한 밀봉 특성이 얻어지지 않아, 수율이 저하하는 문제가 있었다.
도 1은 본 발명의 실시예 1에 따른 탄성표면파장치의 단면도,
도 2A∼도 2D는 본 발명의 실시예 1에 따른 탄성표면파장치의 제조방법을 설명하기 위한 도면(제 1 파트)이다.
도 3A∼도 3C는 본 발명의 실시예 1에 따른 탄성표면파장치의 제조방법을 설명하기 위한 도면(제 2 파트)이다.
도 4A, 도 4B는 본 발명의 실시예 1에 따른 탄성표면파장치의 제조방법을 설명하기 위한 도면(제 3 파트)이다.
도 5는 밀봉부재가 베이스기판상에 날아오는 위치 관계를 설명하기 위한 도면,
도 6은 탄성표면파소자의 틈 부분을 종횡비 일정하게 나타낸 단면도,
도 7은 본 발명의 실시예 2에 따른 탄성표면파장치의 단면도 및
도 8a∼도 8c는 본 발명의 실시예 2에 따른 탄성표면파장치의 제조방법을 설명하기 위한 도면이다.
본 발명은 상기 사정을 감안하여 이루어진 것으로서, 그 목적으로 하는 바는 용이하게 밀봉성을 얻을 수 있고, 플립칩 접속에 적합한 소형, 또 면실장형 탄성표면파장치와 그 제조방법을 제공하는데 있다.
상기 목적을 달성하기 위해 본 발명의 제 1 특징은 압전기판의 표면에 인터디지털 트랜스듀서가 형성된 탄성 표면파소자와, 탄성 표면파 소자가 소정 틈을 두고 플립칩 접속된 베이스기판과, 특정 제1 밀봉재를 방사하므로써 압전기판의 이면(裏面)에 피착(被着)되고, 또 압전기판의 단부로부터 베이스기판까지 늘어져 가교를 형성하는 바탕층(제 1 밀봉부재)과, 바탕층에 피착된 피복층(제 2 밀봉부재)을 구비한 탄성표면파장치이다.
본 발명의 제 1 특징에 의하면 플립칩 접속에 의해 압전기판과 베이스 기판 사이에 형성되는 공간을 그대로의 형상으로 탄성표면파소자를 밀봉할 수 있다. 즉, 압전기판-베이스기판사이의 공간에 밀봉부재가 피착되지 않고, 인터디지털 트랜스듀서의 아래쪽에 공간을 형성한 상태로 탄성표면파소자를 기밀 밀봉할 수 있다. 또, 바탕층 및 피복층의 형성에 있어서 압전기판에 대한 바탕층 및 피복층의 맞춤 오차가 존재하지 않고, 즉 압전기판에 대해 자기 정합적으로 바탕층 및 피복층을 배치할 수 있기 때문에 제품 수율을 향상시킬 수 있다. 또, 용융한 금속을 분사 또는 금속을 증착하는 것에 의해 바탕층을 형성하는 것에 의해 압전기판과 베이스기판 사이의 공간을 그대로의 형상으로 밀봉할 수 있다.
본 발명의 제 2 특징은,
(1) 압전기판의 표면에 인터디지털 트랜스듀서를 형성하는 공정과,
(2) 복수의 압전기판을 소정의 틈을 두고 베이스기판의 집합체상에 플립칩 접속하는 공정과,
(3) 압전기판의 내면 윗쪽에서 입자상의 제 1 밀봉부재를 방사하여 압전기판의 내면에 제 1 밀봉부재를 피착시키고, 또 압전기판의 단부에서 베이스기판까지 제 1 밀봉부재를 늘어뜨려 가교를 형성하는 공정과,
(4) 제 1 밀봉부재상에 제 2 밀봉부재를 퇴적하는 공정을 갖는 탄성표면파장치의 제조방법이다.
본 발명의 제 2 특징에 의하면 입자상의 제 1 밀봉부재를 방사하여 압전기판의 내면에 제 1 밀봉부재를 피착하고, 또 압전기판의 단부로부터 베이스기판까지 제 1 밀봉부재를 늘어뜨려 가교를 형성함으로써 플립칩 접속에 의해 베이스기판과 압전기판 사이에 형성되는 공간을 그대로의 형상으로 압전기판 및 인터디지털 트랜스듀서를 밀봉할 수 있다. 또, 제 1 및 제 2 밀봉부재의 압전기판에 대한 맞춤 오차가 존재하지 않아, 제품 수율을 향상시킬 수 있다. 또, 제 1 밀봉부재를 방사하고, 그 위에 치밀한 제 2 밀봉부재를 퇴적하는 것으로 충분한 밀봉 성능을 확보할 수 있기 때문에 공정수가 적고 저 비용인 밀봉 공정이 실현되고, 양산성이 우수하여 공업적 가치는 크다.
이하, 도면을 참조하여 본 발명을 실시하기 위한 가장 좋은 형태(이하, 「실시형태」라고 함)를 설명한다. 도면의 기재에 있어서, 동일 또는 유사한 부분에는 동일 또는 유사한 부호를 붙이고 있다. 단, 도면은 모식적인 것이며, 두께와 평면 칫수와의 관계, 각 층의 두께의 비율 등은 현실의 것과는 다른 것에 유의해야 한다. 따라서, 구체적인 두께나 칫수는 이하의 설명을 참작하여 판단해야 한다. 또, 도면 상호간에 있어서도 서로의 칫수의 관계나 비율이 다른 부분이 포함되어 있는 것은 물론이다.
(실시예 1)
도 1은 본 발명의 실시예 1에 따른 탄성표면파장치를 나타내는 단면도이다. 실시예 1에 따른 탄성표면파장치는 표리면에 소정의 배선 및 전극패드가 형성된 베이스기판(1)과, 베이스기판(1)상의 전극패드(6)에 접속된 범프(2)와, 압전기판(3)의 표면에 전극패드(5) 및 트랜스듀서(4) 등이 형성된 탄성표면파소자와, 베이스기판(1)에 기계적으로 접속되어, 탄성표면파소자를 피복하여 밀봉하는 밀봉부재(7, 8)를 갖는다.
베이스기판(1)의 내면에는 외부와 접속하기 위한 단자(9)가 형성되고, 표면에는 단자(9)에 접속되는 배선패턴 및 전극패드(6)가 형성되어 있다. 범프(2)는 전극패드(6)와 전극패드(5) 사이를 전기적, 또 기계적으로 접속하는 접속부재이다. 표면 탄성파소자는 압전기판(3)과, 압전기판(3)의 표면에 설치된 트랜스듀서(4)와, 트랜스듀서(4)에 접속된 배선(도시하지 않음))과, 이 배선에 접속된 전극패드(5)를 갖는다. 밀봉부재(7, 8)는 탄성표면파소자의 이면(裏面)에 피착되어 압전기판(3)의 단부에서 베이스기판(1)까지 늘어져 가교를 형성하고 있다. 탄성표면파소자는 밀봉부재(7, 8)와 베이스기판(1)에 의해 기밀 밀봉되어 있다.
트랜스듀서(4)가 형성된 압전기판(3)의 표면이 전극패드(6)가 형성된 베이스기판(1)의 표면에 대향하여 배치되어 있다. 즉, 실시예 1에 따른 탄성표면파장치는 플립칩본딩 구조를 갖고 있다. 전극패드(5) 및 전극패드(6)에 끼워지는 범프(2)는 수십㎛ 정도의 높이를 갖기 때문에, 트랜스듀서(4)의 하부에 공간이 형성되고, 압전기판(3)은 베이스기판(1)에 대해 일정한 간격을 두고 고정된다.
밀봉부재는 제 1 밀봉부재(7)와 제 2 밀봉부재(8)로 이루어진 2층구조를 갖지만, 제 1 밀봉부재(7)와 제 2 밀봉부재(8)는 다른 역할을 하고 있다. 탄성표면파소자의 밀봉을 목적으로 하고 있는 점은 공통으로 하고 있지만, 제 1 밀봉부재(7)는 압전기판(3)의 단부에서 베이스기판(1)까지의 사이의 가교를 형성하는 역할을 주요 목적으로 하고 있다.
한편, 제 2 밀봉부재(8)는 탄성표면파소자의 밀봉을 주요 목적으로 하고, 트랜스듀서(4)의 하부의 공간과 외부 공간을 두개로 분할하는 것이다. 따라서, 제 2 밀봉부재(8)는 제 1 밀봉부재(바탕층)(7)상에 성장할 수 있는 치밀한 막(피복층)인 것이 바람직하다. 예를 들면, 도금층 또는 화학기상성장법(CVD)에 의해 형성되는 금속막인 것이 바람직하다. 이것들의 금속막은 제 1 밀봉부재(7)를 핵으로 하여 성장시킬 수 있고, 그 결과로서 제 1 밀봉부재(7)상에 치밀한 막을 형성할 수 있기 때문이다. 이와 같이, 탄성표면파소자는 제 1 및 제 2 밀봉부재(7, 8) 및 베이스기판(1)에 의해 포위되어 밀봉되어 있다. 제 1 밀봉부재(7)는 용융한 금속을 분사하여 형성된 막, 또는 금속을 증착하여 형성된 막으로 이루어진다.
제 1 밀봉부재(7)는 용융한 금속을 분사하여 형성된 막 또는 금속을 증착하여 형성된 막이므로 트랜스듀서(4)의 하부의 공간에 면하는 밀봉부재(7)의 내측의 측면은 경사져 있다. 경사 방향은 시점을 압전기판(3)의 내면의 주변부로 하고, 종점을 이 시점을 통과하는 베이스기판(1)의 표면에 대한 법선과 이 표면의 교점에서 이 표면상을 전극패드(6)방향으로 이동한 점으로 하는 방향이다. 이는 베이스기판(1)상에 날아오는 금속입자가 베이스기판(1)의 법선방향 뿐만 아니라, 법선에 대해 소정의 각도를 갖고 날아오는 것에 기인하고 있다.
탄성표면파장치에 있어서는 트랜스듀서(4)로 처리 또는 생성되는 입출력 신호는 도시되어 있지 않은 인출 배선, 전극패드(5) 및 범프(2)를 경유하여, 또 베이스기판(1)상에 배치되는 전극패드(6)를 거쳐 외부 접속단자(9)에 입출력된다. 또, 트랜스듀서(4)의 아래쪽에 형성된 공간에 의해 트랜스듀서(4)에 탄성표면파를 양호하게 발생시킬 수 있다.
도 2∼도 4의 각 분도(分圖)는 제 1 실시예에 따른 탄성표면파장치의 제조방법을 나타낸 것이다.
(1) 우선, 도 2a에 나타내는 바와 같이 압전기판(3)을 구성하는 웨이퍼(10)를 준비한다. 압전기판(3)으로서 탄탈산 리튬(LiTaO3), 니오브산리튬((LiNbO3) 또는 석영(SiO2)으로 이루어진 단결정 기판을 사용한다. 또는 이들 단결정 기판을 대신하여 티탄산납(PbTiO3), 티탄산지르콘산납(PbZrTiO3(PZT)), 또는 이것들의 고용체로 이루어진 압전 세라믹스 기판을 사용하는 것도 가능하다.
(2) 계속해서, 도 2b에 나타내는 바와 같이 압전 웨이퍼(10)의 표면에 트랜스듀서(4)와, 전극패드(5) 및 트랜스듀서(4)-전극 패드(5)사이를 접속하는 인출 배선으로 이루어진 금속패턴(11)을 형성한다. 금속패턴(11)의 재질로서, 알루미늄(Al), 구리(Cu) 또는 이것들의 합금을 이용할 수 있다. 구체적으로는 스패터링법을 이용하여 압전 웨이퍼(10)상에 막두께 수백nm정도의 금속막을 성막한다. 이 금속막상에 레지스트막을 형성하여 포토리소그래피법으로 레지스터막을 노광·현상한다. 그리고, 이 레지스트막을 마스크로서 금속막을 반응성 이온 에칭(RIE)법으로 선택적으로 에칭하여 금속 패턴(11)을 형성한다.
(3) 계속해서, 도 2c에 도시한 바와 같이 전극 패드(5)상에 도전성 범프(2)를 형성한다. 구체적으로는 범프(2)를 초음파로 진동시키면서 전극패드(5)에 압착한다. 이 때, 전극패드(5) 부근을 가열하는 것에 의해 범프(2)와 전극패드(5)의 접착성을 향상시킬 수 있다. 범프(2)로서 금(Au) 범프를 사용하는 것이 바람직하다. 금(Au) 범프(2)는 전극패드(5)에 대한 접착성이 양호하고, 접촉부분에서의 전기저항도 낮기 때문이다. 또, 금 범프(2) 대신에 핸더범프를 사용해도 관계없다. 범프(2)의 높이는 20 내지 50㎛ 정도가 바람직하다. 범프(2)의 높이에 의해 베이스기판(1)과 압전기판(3)의 간격이 정해지게 되어, 후술하는 바와 같이 20 내지 50㎛의 범위의 높이이면, 제 1 밀봉부재(7)의 회절을 억제하고, 또 용이하게 가교를 형성할 수 있다.
(4) 계속해서 도 2d에 도시한 바와 같이 압전웨이퍼(10)를 트랜스듀서(4)마다 절단(다이싱)하여, 각각의 탄성표면파소자(압전기판(3))를 형성한다.
(5) 한편, 도 3a에 도시한 바와 같이, 압전 웨이퍼(10)와는 별도로 복수개 취하는 것이 가능한 베이스기판의 집합체(13)를 준비한다. 집합체(13)는 복수의 베이스기판(1)이 연속해서 접속된 것이며, 각 베이스기판(1)에는 전극패드(6)와, 외부 접속단자(9)와, 전극패드(6)-외부 접속단자(9)사이를 접속하는 배선이 각각 형성되어 있다. 베이스기판(1)의 집합체(13)로서 알루미나(Al2O3), 보론나이트라이드(BN), 알루미늄나이트라이드(AlN), 저온 소성 타입의 알루미나유리 세라믹스(LTCC) 등의 세라믹스 기판을 사용할 수 있다. 또, 금속의 패턴 표면에는 금(Au) 도금이 실시되어 있다.
(6) 계속해서, 도 3b 및 도 3c에 도시한 바와 같이, 탄성표면파소자의 플립칩(페이스다운)본딩을 실시한다. 즉, 트랜스듀서(4) 및 전극패드(5) 등이 형성된 압전기판(3)의 표면을 전극패드(6)가 형성된 베이스기판(1)의 집합체(13)의 표면에 대향시켜 전극패드(5)와 전극패드(6)의 사이를 범프(2)를 통해 전기적, 기계적으로 접속한다.
이 때, 압전기판(3)과 베이스기판(1)의 집합체(13)의 간격은 100㎛이하인 것이 바람직하다. 이는 용융한 금속을 분사할 때, 또는 금속을 증착할 때 압전기판(3)과 베이스기판(1)의 집합체(13)의 틈에 금속이 회절하고, 제 1 밀봉부재(7)와 배선 패턴이 단락하는 것을 방지하기 위해서이다.
또, 압전기판(3)과 베이스기판(1)의 집합체(13)의 간격은 1㎛이상이지 않으면 안된다. 이는 탄성표면파의 진폭이 동일 정도(1㎛ 정도)이고, 탄성표면파의 진폭분의 공간을 트랜스듀서(4)의 아래쪽에 확보할 필요가 있기 때문이다. 단, 이 간격은 범프(2)의 높이와 전극패드(5, 6)의 두께의 합이다. 범프(2)의 높이는 전극패드(5, 6)의 두께에 비해 현저하게 높기 때문에 이 간격은 범프(2)의 높이를 변하게 하는 것으로 변화시킬 수 있다.
또, 범프(2)를 전극패드(5, 6)에 압착시키는 것으로 범프(2)를 전극패드(5, 6)에 전기적 및 기계적으로 접속시키기 때문에, 그 압착시에 범프(2)는 높이 방향으로 찌그러져 변형한다. 따라서, 베이스기판(1)-압전기판(3)사이의 간격을 정확히 설정할 때에는 범프(2)의 찌그러짐에 의한 변형을 고려할 필요가 있다. 압착시에 초음파로 범프(2)를 베이스기판(1)의 집합체(13)에 대해 진동시키는 것에 의해 압착하기 쉬워진다. 또, 가열하는 것에 의해서도 압착하기 쉬워진다. 또, 전극패드(6)상에 솔다레지스트 등의 피복물이 존재하지 않는 것이 양호한 전기적 접속을 얻기 위해 필요하다. 이를 위해서는 전극패드의 표면의 레지스트의 림바에 의한 세정을 실시하면 좋다. 본 실시예에서는 Au범프를 이용하고, 그 결과 본딩 후의 압전기판(3)과 베이스기판(13)의 간격은 20∼30㎛가 된다.
(7) 계속해서 도 4a에 도시한 바와 같이 베이스기판(13)의 탄성표면파소자측인 윗쪽에서 입자상의 제 1 밀봉부재(7)를 방사하여 베이스기판(1)의 집합체(13) 및 압전기판(3)상에 제 1 밀봉부재(7)를 피착시키고, 또 압전기판(3)의 단부에서 베이스기판(1)의 집합체(13)까지 제 1 밀봉부재(7)를 늘어뜨려 가교를 형성한다. 또, 「입자상의 제 1 밀봉부재(7)를 방사하는」것에는 용융한 금속을 분사하는 것, 또는 금속을 증착시키는 것이 포함된다. 제 1 밀봉부재(7)의 두께는 용융한 금속을 분사하는 시간, 또는 금속을 증착하는 시간을 변하게 하는 것에 의해 용이하게 조정할 수 있다.
용융한 금속을 분사하는 경우, 아세틸렌(C2H2)가스를 동시에 분사한다. 또, 금속은 알루미늄을 이용한다. 입자상의 금속을 방사하는 것에 의해 압전기판(3), 베이스기판(13)상에 날아오는 금속 입자(제 1 밀봉부재)(7)의 입자 직경이 10㎛정도로 커진다. 따라서, 퇴적물(제 1 밀봉부재)(7)은 거칠어져, 압전기판(3)과 베이스기판(1)의 집합체(13)의 틈에 금속입자(7)가 회절하기 어려워진다. 이에 의해, 압전기판(3)의 단부로부터 베이스기판(1)의 집합체(13)까지 제 1 밀봉부재(7)를 늘어뜨려 가교를 형성할 수 있다. 또, 입자직경이 크면 교량은 형성하기 쉽지만 입자사이에 틈이 발생하기 쉽다. 입자직경을 작게 하면 교량은 형성하기 어렵지만 교량에 생기는 틈을 메울 수 있어 밀봉 성능을 향상시킬 수 있다. 블로우하는 풍량 등을 제어하여 입자직경을 변하게 하는 것으로 교량의 형성과 충분한 밀봉 성능을 양립하는 것이 가능하다. 또, 분사속도를 올리는 것에 의해 금속입자의 회절을 적게 할 수 있다.
한편, 금속을 증착하는 경우, 금속으로서 예를 들면 구리, 알루미늄 등의 저렴한 금속을 사용할 수 있다. 이 경우도 증착속도를 올리는 것에 의해 회절을 적게 할 수 있고, 탄성표면파소자의 트랜스듀서(4)면으로의 영향을 부여하지 않도록 할 수 있다.
어느 경우나 베이스기판(1)의 집합체(13) 중, 탄성표면파소자가 대향하여 배치되어 있는 영역 이외의 부분에 배선 등의 금속패턴이 형성되어 있지 않은 것이 필요하다. 만약, 탄성표면파소자가 대향하여 배치되어 있지 않은 영역에 배선패턴이 형성되어 있고, 이 배선패턴이 접지신호 이외의 신호라인인 경우에는 접지전위가 인가되어 있는 제 1 밀봉부재(7)와 단락되어 버리기 때문이다. 따라서, 베이스기판(1)의 주위 배선 등의 배선패턴(6)을 용융한 금속의 분사원 또는 금속의 증착원과 압전기판(3)과의 위치관계에 있어서 배선패턴(6)이 기판(3)의 음영(shade)이 되도록 배치하는 것이 필요하다.
도 5는 분사원(A, B) 등과 압전기판(31, 32, 33)의 위치관계에 의해 베이스 기판(1) 상에서 제 1 밀봉부재(7)와 패턴(6)이 배치되는 영역을 설명하기 위한 도면이다. 여기에서는 분사원(A, B)을 점원으로서 나타냈다. 일반적으로 분사원 등은 넓이를 갖지만, 그 분사의 특성은 점원의 집합으로 생각되고, 2개의 점원(A, B)에 의한 분사의 특성을 서로 겹치는 것에 의해 일반 분사원 등의 특성은 나타날 수 있다고 생각되었다. 점원(A와 B)의 거리는 일반 분사원의 크기를 나타낸다고 생각된다. 분사원(A)에 의해 소위 회절영역(A1과 A3)에 제 1 밀봉부재(7)가 형성된다. 분사원(B)에 의해 회절영역(B1, B2와 B3)에 제 1 밀봉부재(7)가 형성된다. 분사원(A)의 압전기판(32)과의 위치관계에 있어서는 회절은 생기지 않지만, 분사원(B)에서는 기판(32)이어도 회절은 생겨 모든 압전기판(31, 32, 33)에서 회절이 생기고 있다. 일반적으로 분사원 등의 크기(점원(A와 B)의 거리)는 압전기판의 크기보다 크다고 생각되기 때문에, 모든 압전기판에서 회절이 생긴다고 생각할 수 있다. 한편, 패턴(6)은 이들 회절영역(A1, A3, B1, B2와 B3)을 제외한 영역에 배치되지 않으면 안 된다. 또, 용융한 금속을 분사하는 방법, 또는 금속을 증착하는 방법을 이용하는 것은 다른 화학기상성장(CVD)법이나 스퍼터링법 등의 성막법에 비해 회절이 작기 때문이다.
(8) 이어서 도 4B에 나타낸 바와 같이, 퇴적한 바탕층(제 1 밀봉부재)(7)의 바깥쪽 표면을 니켈(Ni)을 도금하고 표면층(제 2 밀봉부재)(8)을 형성한다. 도금은 전해도금이어도 무전해 도금이어도 좋다. 또는 도금을 대신하여 도전성 페이스트 속으로의 딥(dip)과 이것에 계속하여 열처리를 해도 좋다. 이것에 의해 도전(금속)막을 형성할 수 있다. 바탕층(7)이 금속막이면 저렴한 도금법으로 표면층(피복층)이 되는 치밀한 금속막을 형성할 수 있어 밀봉특성도 향상할 수 있다. 이 방법으로 작성된 밀봉재는 표면층의 기공율(pore)이 바탕층(7)의 기공율보다도 작고 치밀한 층이 되어 양호한 밀봉를 얻을 수 있다. 기공율은 광학 또 전자현미경에 의해 단면을 관찰하는 것에 의해 구할 수 있다.
도 6은 도 4B의 압전기판(3)의 단부의 영역주변을 종횡의 확대율과 모든 구성물품의 확대율을 일정하게 하여 나타낸 구조도이다. 베이스 기판(1)과 압전기판(3)과의 거리(d1)는 25㎛ 정도이고, 압전기판(3)의 두께(d2)는 350㎛ 정도이다. 제 1 밀봉부재(7)의 두께(d3)는 10 내지 100㎛가 바람직하고, 이번에는 100㎛이다. 제조효율의 관점에서 증착의 경우 10~50㎛, 용사(溶射)의 경우 50~100㎛로 하는 것이 적합하다. 단, 제 1 밀봉부재(7)의 두께는 이방성을 갖고 두께(d8)는 두께(d3)의 반분정도이다. 도금막으로 이루어지는 제 2 밀봉부재(8)의 두께는 등방성을 갖고 두께(d4)와 두께(d9)는 거의 같아 100㎛정도이다. 압전기판(3)간의 거리(d5)를 600㎛정도로 하면, 제 2 밀봉부재(8)로 끼워진 공간의 폭(d10)은 300㎛정도가 된다. 베이스 기판 집합체(13)의 절단장치 날(21)의 폭(d6)은 60㎛이고, 절단부분의 폭을 같은 정도로 해도 제거되는 폭은 120㎛정도로 폭(d10)보다 작기 때문에, 압전기판(3)의 측벽을 따라 성막된 밀봉부재(8)를 손상하는 일은 없다.
또, 베이스 기판(1)의 집합체(13)의 절단에 의해 절단면에 제 1 밀봉부재(7)가 노출된다. 이 노출에 의한 밀봉효과의 열화는 없었다. 이는 제 1 밀봉부재(7)의 노출면에서 밀봉되는 공간까지의 거리가 200㎛ 이상 확보되어 있기 때문으로 생각할 수 있다. 또, 밀봉에 대한 안전도를 향상시키기 위해서는 제 1 밀봉부재(7)의 노출면적을 작게 하면 좋고, 제 1 밀봉부재(7)의 막두께를 얇게 하는 것에 의해 노출면적을 작게 할 수 있다.
회절량(d7)은 20㎛ 정도로 거리(d1)보다 작다. 압전기판(3)의 측면에서 전극패드(6)까지의 거리는 80㎛ 정도로 설정되어 있기 때문에, 제 1 밀봉부재(7)와 전극패드(6)가 접촉하는 일은 없다. 또, 밀봉되는 공간에 대해 제 1 밀봉부재(7)에서 안쪽 측벽을 형성하는 경우에 제 1 밀봉부재(7)의 막두께가 거리(d1)를 넘는 시점에서 미리 측벽은 완성되어 있기 때문에, 제 1 밀봉부재(7)의 막두께는 거리(d1)를 초과하는 것이 바람직하다고 생각된다.
(9) 마지막으로, 베이스 기판(1)의 집합체(13)를 절단장치 또는 개편분할장치 등에 의해 개편분할한다. 이것에 의해 베이스 기판(1)의 집합체(13)에서의 복수개의 칩을 취하는 것이 가능하게 되어 대량 생산을 할 수 있다. 이상의 공정을 거쳐 도 1에 나타낸 바와 같은 탄성표면파장치를 완성시킬 수 있다.
이와 같이 하여 제조한 탄성표면파장치는 플립칩 접속으로 생기는 베이스 기판(1)과 압전기판(3) 간의 공간을 그대로의 형상으로 밀봉하기 때문에, 소형으로 면실장에 적합한 구조이다. 제 1 밀봉부재(7)와 제 2 밀봉부재(8)의 압전기판(3)에 대한 맞춤 어긋남이 존재하지 않아 소위 자기정합적으로 제 1 밀봉부재(7)와 제 2 밀봉부재(8)가 압전기판(3)에 대해 배치되기 때문에 장치의 제품수율을 향상시킬 수 있다.
또, 제 1 밀봉부재(7)를 용융한 금속의 분사 또는 금속의 증착에 의해 형성하고, 이 표면에 금속도금(제 2 밀봉부재)(8)을 실시하여 용이하게 밀봉성능을 올릴 수 있기 때문에, 공정수가 적고 저비용으로 실시할 수 있어 양산성이 우수하고 공업적 가치는 크다.
또, 실시예 1에서는 탄성표면파장치에 대해 서술했는데, 본 발명은 이것에 한정하지 않고 전자 디바이스 전반에 적용가능하다. 특히, 탄성표면파와 같이 가동부분이 있는 디바이스에 적합하다. 예를 들면, 중추체를 갖는 가속도 센서에 적용할 수 있다. 이는 본 발명에 의하면 밀봉된 공간을 용이하게 형성할 수 있고, 이 공간 내에 가동부를 수납하여 안정된 디바이스 특성을 얻을 수 있기 때문이다.
(실시예 2)
도 7은 본 발명의 실시예 2에 관련된 탄성표면파장치의 단면도이다. 실시예 2의 탄성표면파장치도 베이스 기판(1), 범프(2) 및 표면탄성파소자를 갖고, 실시예 1의 장치에 있어서 베이스 기판(1), 범프(2), 표면탄성파소자와 같은 구성이다. 밀봉부재는 베이스 기판(1)과 기계적으로 접속하고, 베이스 기판(1)과 함께 탄성표면파소자를 피복하여 밀봉한다. 밀봉부재의 구성이 실시예 1과 달리, 3층의 적층구조를 갖고 있다.
실시예 2에 있어서, 밀봉부재는 절연성수지(22)와, 제 1 밀봉부재(7)와, 제 2 밀봉부재(8)로 이루어진다. 절연성 수지(22)는 예를 들면 폴리비닐알콜 수지를 사용할 수 있다. 절연성수지(22)를 이용하여 배선패드(6) 등의 금속배선과 제 1 밀봉부재(7) 사이의 단락을 방지할 수 있다. 절연성 수지(22)는 물론 밀봉도 목적으로 하고 있지만 베이스 기판(1)과 압전기판(1) 간의 가교의 형성을 제 1 목적으로 하고 있다. 절연성 수지(22)는 용매에 용해한 수지를 스프레이(분사)에 의해 퇴적시키고, 용매를 휘발시켜서 형성된 절연성 수지이다. 이 때문에, 트랜스듀서(4)의 하부 공간에 면한 절연성 수지(22)의 안쪽 측면은 경사져 있다. 경사 방향은 시점을 압전기판(3)의 이면의 주변부로 하고, 종점을 이 시점을 통과한 베이스 기판(1)의 표면에 대한 법선과 이 표면과의 교점에서 이 표면 상을 패드(6) 방향으로 이동한 점으로 하는 방향이다. 이것은 스프레이에 있어서는 용매 등이 기판(1)에 대해 기판(1)의 법선 방향에서만 날아오는 일은 없고, 법선 방향이 아닌 방향에서 날아오는 용매 등이 존재하는 것에 기인하고 있다.
제 1 밀봉부재(7)는 실시예 1과 같이, 용융한 금속을 분사 또는 증착하여 형성된 바탕층이다. 단, 실시예 1의 도 1의 제 1 밀봉부재(7)와는 배치하는 목적이 다르다. 실시예 1에 있어서 가교형성의 목적은 약하고, 밀봉특성의 향상과, 제 2 밀봉부재(8)를 도금에 의해 형성할 때의 바탕층으로서의 목적이 주가 된다. 제 2 밀봉부재(8)는 도금법으로 형성된 금속이다. 제 2 밀봉부재(8)의 주된 목적은 밀봉이다.
도 2, 도 3 및 도 8은 본 발명의 실시예 2에 관련된 탄성표면파장치의 제조방법을 나타낸 도면이다. 실시예 2의 탄성표면파장치의 제조방법은 실시예 1의 제조방법에 비교하여 도 2와 도 3에 상당하는 부분이 같기 때문에 설명을 생략하고, 다른 최후의 공정에 대해 설명한다.
(1) 우선, 도 3에 이어서 도 8A에 나타낸 바와 같이, 베이스 기판(1)의 탄성표면파소자측인 위쪽부터 절연성 수지막(22)을 퇴적형성한다. 구체적으로는 우선, 절연성 수지의 분말을 용매인 n-부탄올에 용해한다. 그리고, 이 액체를 탄성표면파소자측에서 분무(스프레이)하는 것에 의해 밀봉부재가 되는 절연성 수지막(22)을 퇴적형성한다.
절연성 수지막(22)의 두께는 스프레이 시간을 바꾸는 것에 의해 용이하게 조정할 수 있다. 이 때, 탄성표면파소자의 트랜스듀서(4)쪽 표면을 지표로 향하고, 탄성표면파소자의 이면 측에서 스프레이하는 것이 바람직하다. 또, 용매와 수지의 비율을 적절히 조정하는 것에 의해 점성을 제어할 수 있다. 또, 용매를 선택하는 것에 의해 속건성(速乾性)을 초래할 수 있다. 이와 같이 하여 탄성표면파소자의 트랜스듀서(4)에는 회절하지 않아 악영향을 주지 않으며, 절연성 수지막(22)을 퇴적형성할 수 있다.
(2) 다음에 도 8B에 나타낸 바와 같이, 베이스 기판(13)의 탄성표면파소자측인 위쪽에서 용융한 금속을 분사 또는 금속을 증착하여 제 1 밀봉부재(7)를 퇴적한다. 제 1 밀봉부재(7)의 형성방법은 실시예 1과 같지만, 절연성 수지막(22)이 존재하기 때문에, 실시예 1과 같은 베이스 기판(1)의 탄성표면파소자와 대향하는 영역 이외의 부분에 배선 등의 금속 패턴(6)을 형성할 수 없다고 하는 제한이 없고 자유롭게 배선을 감을 수 있다.
(3) 마지막으로 도 8C에 나타낸 바와 같이, 퇴적한 금속부분(7)의 바깥쪽 표면을 니켈(Ni)도금하고, 도금막(8)을 형성한다. 도금형성 이후의 공정은 실시예 1의 도금형성 이후의 공정과 같이 실행한다.
이와 같이 하여 제조한 탄성표면파장치는 플립칩 접속으로 생기는 기판(1과 3) 사이의 공간을 그대로의 형상으로 밀봉하기 때문에, 소형으로 면실장에 적합한 구조이다. 밀봉부재(22, 7과 8)의 압전기판(3)에 대한 맞춤 어긋남이 존재하지 않아 소위 자기정합적으로 밀봉부재(22, 7과 8)가 압전기판(3)에 대해 배치되기 때문에 장치의 제품수율을 향상시킬 수 있다.
또, 제 1 밀봉부재를 절연성 수지층의 스프레이에 의한 퇴적 및 용융한 금속의 분사 또는 금속의 증착으로 형성하고, 그리고 제 2 밀봉부재를 도금으로 형성하여 용이하게 밀봉성능을 올릴 수 있기 때문에, 공정수가 적고 저비용으로 실시할 수 있어 양산성이 우수하고 공업적 가치는 크다.
이상 서술한 바와 같이, 본 발명의 실시예 1 및 실시예 2에 의하면, 용이하게 밀봉성을 얻을 수 있는 플립칩 접속에 적합한 소형이고 면실장형 탄성표면파 장치 및 그 제조방법을 제공할 수 있다.
이들 실시예에 있어서, 바탕층이 되는 금속층 또는 절연층이 양호한 가교를 형성하기 위해서는 바탕층의 두께를 압전기판과 베이스 기판의 캡과 동등 또는 그 이상으로 하는 것이 바람직하다. 예를 들면, Au범프를 이용한 경우는 바탕층을 20㎛ 이상으로 하는 것이 바람직하다. 또, 제조효율이나 디바이스의 소형화의 관점에서 1000㎛, 보다 바람직하게는 500㎛ 이하로 하는 것이 바람직하다. 이 때의 바탕층의 퇴적두께는 압전기판 상에 퇴적된 두께로 대표시킬 수 있다.
또, 상기 실시예에서 표면층(바탕층)으로 한 금속층 상에 또 별도의 층(예를 들면, 에폭시 수지를 스크린 인쇄, 스탬핑으로 형성한 것)을 피착시켜도 좋다. 예를 들면 이들 층은 디바이스 식별의 마킹을 위해 이용할 수 있다.

Claims (12)

  1. 압전기판의 표면에 인터디지털 트랜스듀서가 형성된 탄성표면파소자,
    상기 탄성표면파소자가 플립칩 접속된 베이스 기판,
    특정 제1 밀봉재를 방사(emitting)하고, 상기 압전기판의 단부에서 상기 베이스 기판까지 늘어져 가교를 형성하므로써 상기 압전기판의 이면에 피착되는 바탕층, 및
    상기 바탕층에 피착된 피복층을 구비하는 것을 특징으로 하는 탄성표면파장치.
  2. 제 1 항에 있어서,
    상기 피복층은 상기 바탕층보다 치밀한 층인 것을 특징으로 하는 탄성표면파장치.
  3. 제 1 항에 있어서,
    상기 피복층은 금속층인 것을 특징으로 하는 탄성표면파장치.
  4. 제 1 항에 있어서,
    상기 바탕층은 금속층인 것을 특징으로 하는 탄성표면파장치.
  5. 제 1 항에 있어서,
    상기 바탕층은 절연층인 것을 특징으로 하는 탄성표면파장치.
  6. 제 1 항에 있어서,
    상기 탄성표면파소자와 상기 베이스 기판과의 거리가 100㎛ 이하인 것을 특징으로 하는 탄성표면파장치.
  7. 압전기판의 표면에 인터디지털 트랜스듀서를 형성하는 공정,
    복수의 상기 압전기판을 소정의 간격을 두고, 베이스 기판의 집합체 위에 범프를 통해 플립칩 접속하는 공정,
    상기 압전기판의 이면 위쪽에서 입자형상의 제 1 밀봉부재를 방사하고, 상기 압전기판의 이면에 상기 제 1 밀봉부재를 피착하고, 또한 상기 압전기판의 단부에서 상기 베이스 기판까지 상기 제 1 밀봉부재를 늘어뜨려 가교를 형성하는 공정, 및
    상기 제 1 밀봉부재 위에 치밀한 제 2 밀봉부재를 퇴적하는 공정을 갖는 것을 특징으로 하는 탄성표면파장치의 제조방법.
  8. 제 7 항에 있어서,
    상기 제 1 밀봉부재를 방사하는 것은 용융한 상기 금속을 분사하는 것, 또는 상기 금속을 증착하는 것임을 특징으로 하는 탄성표면파장치의 제조방법.
  9. 제 7 항에 있어서,
    상기 제 2 밀봉부재를 퇴적하는 공정은 상기 제 1 밀봉부재 위에 도금법에 의해 금속막을 형성하는 공정인 것을 특징으로 하는 탄성표면파장치의 제조방법.
  10. 제 7 항에 있어서,
    상기 제 1 밀봉부재를 방사하기 전에 상기 압전기판의 이면 위쪽에서 절연성 수지를 스프레이 또는 분사하여 상기 압전기판의 이면에 상기 절연성 수지를 피착하고, 또한 상기 압전기판의 단부에서 상기 베이스 기판까지 상기 절연성 수지를 늘어뜨려 가교를 형성하는 공정을 실시하는 것을 특징으로 하는 탄성표면파장치의 제조방법.
  11. 제 7 항에 있어서,
    복수의 상기 압전기판을 플립칩 접속하는 공정 전에, 상기 압전기판을 상기 인터디지털 트랜스듀서마다 분할하는 공정을 실시하는 것을 특징으로 하는 탄성표면파장치의 제조방법.
  12. 제 7 항에 있어서,
    상기 제 2 밀봉부재를 퇴적하는 공정 후에 상기 압전기판마다 상기 베이스 기판의 상기 집합체를 분할하는 공정을 실시하는 것을 특징으로 하는 탄성표면파장치의 제조방법.
KR10-2002-7017854A 2000-07-06 2001-07-06 탄성표면파장치 및 그 제조방법 KR100491218B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2000-00205159 2000-07-06
JP2000205159 2000-07-06
PCT/JP2001/005885 WO2002005424A1 (en) 2000-07-06 2001-07-06 Surface acoustic wave device and method of manufacturing the device

Publications (2)

Publication Number Publication Date
KR20030011373A KR20030011373A (ko) 2003-02-07
KR100491218B1 true KR100491218B1 (ko) 2005-05-25

Family

ID=18702294

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-7017854A KR100491218B1 (ko) 2000-07-06 2001-07-06 탄성표면파장치 및 그 제조방법

Country Status (6)

Country Link
US (1) US6914367B2 (ko)
EP (1) EP1313217A4 (ko)
JP (1) JPWO2002005424A1 (ko)
KR (1) KR100491218B1 (ko)
CN (1) CN1254914C (ko)
WO (1) WO2002005424A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100431180B1 (ko) 2001-12-07 2004-05-12 삼성전기주식회사 표면 탄성파 필터 패키지 제조방법
JP2004222244A (ja) * 2002-12-27 2004-08-05 Toshiba Corp 薄膜圧電共振器およびその製造方法
DE10300958A1 (de) * 2003-01-13 2004-07-22 Epcos Ag Modul mit Verkapselung
JP3985780B2 (ja) * 2003-05-29 2007-10-03 エプソントヨコム株式会社 圧電デバイス
JP4180985B2 (ja) * 2003-07-07 2008-11-12 富士通メディアデバイス株式会社 弾性表面波デバイス及びその製造方法
JP2005223641A (ja) * 2004-02-05 2005-08-18 Toyo Commun Equip Co Ltd 表面実装型ｓａｗデバイス
JP2006067530A (ja) * 2004-08-30 2006-03-09 Fujitsu Media Device Kk 弾性表面波デバイス及びその製造方法
JP2006109400A (ja) 2004-09-13 2006-04-20 Seiko Epson Corp 電子部品、回路基板、電子機器、電子部品の製造方法
JP4657914B2 (ja) * 2005-01-26 2011-03-23 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
JP2006245098A (ja) 2005-03-01 2006-09-14 Seiko Epson Corp 電子部品及びその製造方法、並びに電子機器
JP4645233B2 (ja) * 2005-03-03 2011-03-09 パナソニック株式会社 弾性表面波装置
KR100691160B1 (ko) * 2005-05-06 2007-03-09 삼성전기주식회사 적층형 표면탄성파 패키지 및 그 제조방법
WO2007038022A2 (en) * 2005-09-28 2007-04-05 Honeywell International Inc. Reduced stress on saw die with surrounding support structures
US7382081B2 (en) * 2006-02-27 2008-06-03 Matsushita Electric Industrial Co., Ltd. Electronic component package
JP4468436B2 (ja) * 2007-12-25 2010-05-26 富士通メディアデバイス株式会社 弾性波デバイスおよびその製造方法
US8644504B2 (en) 2008-02-28 2014-02-04 Silicon Image, Inc. Method, apparatus, and system for deciphering media content stream
JP4567775B2 (ja) * 2008-08-26 2010-10-20 富士通メディアデバイス株式会社 弾性表面波デバイスおよびその製造方法
US8288918B2 (en) * 2008-12-24 2012-10-16 Ngk Insulators, Ltd. Composite substrate and manufacturing method thereof
US8987030B2 (en) * 2009-08-13 2015-03-24 Knowles Electronics, Llc MEMS package and a method for manufacturing the same
US9399574B2 (en) 2009-08-13 2016-07-26 Knowles Electronics Llc MEMS package and a method for manufacturing the same
JP4947156B2 (ja) * 2010-01-20 2012-06-06 株式会社村田製作所 弾性波デュプレクサ
CN101986563B (zh) * 2010-10-18 2013-08-28 华为技术有限公司 声表面滤波器及其制造方法
TWI420810B (zh) 2010-12-17 2013-12-21 Ind Tech Res Inst 石英振盪器及其製造方法
US8713789B2 (en) * 2011-04-26 2014-05-06 Epcos Ag Method of manufacturing a microphone
JP5782129B2 (ja) * 2011-09-15 2015-09-24 京セラ株式会社 電子装置
JP2014187354A (ja) * 2013-02-21 2014-10-02 Ricoh Co Ltd デバイス、及びデバイスの作製方法
JP6460111B2 (ja) * 2014-08-05 2019-01-30 株式会社村田製作所 圧電共振器の製造方法および圧電共振器
US9862592B2 (en) 2015-03-13 2018-01-09 Taiwan Semiconductor Manufacturing Co., Ltd. MEMS transducer and method for manufacturing the same
WO2019044310A1 (ja) * 2017-08-31 2019-03-07 株式会社村田製作所 弾性波装置およびそれを備えた弾性波モジュール
KR20220041110A (ko) * 2019-08-09 2022-03-31 나가세케무텍쿠스가부시키가이샤 몰드 언더필 봉지용의 다층 시트, 몰드 언더필 봉지 방법, 전자 부품 실장 기판 및 전자 부품 실장 기판의 제조 방법
US11605571B2 (en) * 2020-05-29 2023-03-14 Qualcomm Incorporated Package comprising a substrate, an integrated device, and an encapsulation layer with undercut

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07111438A (ja) * 1993-10-08 1995-04-25 Hitachi Ltd 弾性表面波装置、及びその製造方法
WO1995030276A1 (de) * 1994-05-02 1995-11-09 Siemens Matsushita Components Gmbh & Co. Kg Verkapselung für elektronische bauelemente
US6262513B1 (en) * 1995-06-30 2001-07-17 Kabushiki Kaisha Toshiba Electronic component and method of production thereof
JP2973940B2 (ja) * 1996-09-20 1999-11-08 日本電気株式会社 素子の樹脂封止構造
US6329739B1 (en) * 1998-06-16 2001-12-11 Oki Electric Industry Co., Ltd. Surface-acoustic-wave device package and method for fabricating the same
JP3376994B2 (ja) * 2000-06-27 2003-02-17 株式会社村田製作所 弾性表面波装置及びその製造方法

Also Published As

Publication number Publication date
US20030112986A1 (en) 2003-06-19
KR20030011373A (ko) 2003-02-07
WO2002005424A1 (en) 2002-01-17
CN1254914C (zh) 2006-05-03
EP1313217A4 (en) 2008-09-24
CN1440590A (zh) 2003-09-03
JPWO2002005424A1 (ja) 2004-01-08
EP1313217A1 (en) 2003-05-21
US6914367B2 (en) 2005-07-05

Similar Documents

Publication Publication Date Title
KR100491218B1 (ko) 탄성표면파장치 및 그 제조방법
US6710682B2 (en) Surface acoustic wave device, method for producing the same, and circuit module using the same
US7291904B2 (en) Downsized package for electric wave device
KR100866433B1 (ko) 탄성파 디바이스 및 그 제조 방법
JP5227019B2 (ja) カプセル封入された電気構成素子およびその製造方法
JP5054703B2 (ja) Ｍｅｍｓマイクロフォン、ｍｅｍｓマイクロフォンの製造方法およびｍｅｍｓマイクロフォンの組み込み方法
US8436514B2 (en) Acoustic wave device comprising an inter-digital transducer electrode
CN105915195B (zh) 声波装置
JP2002261582A (ja) 弾性表面波デバイスおよびその製造方法ならびにそれを用いた回路モジュール
JP2000261284A (ja) 弾性表面波装置及びその製造方法
JP4576849B2 (ja) 集積回路装置
US7251873B2 (en) Method of manufacturing surface acoustic wave device
US20060286718A1 (en) Manufacturing method capable of simultaneously sealing a plurality of electronic parts
CN110649909B (zh) 一种声表面波滤波器件晶圆级封装方法及其结构
US8022594B2 (en) Surface acoustic wave device
KR20010081032A (ko) 탄성 표면파 디바이스 및 그 제조방법
US20200067481A1 (en) Electronic device and module including the same
JP2003032061A (ja) 弾性表面波装置の製造方法
JP4496652B2 (ja) 弾性表面波装置とその製造方法
CN110880921B (zh) 体声波结构、体声波装置及其制造方法
US11177789B2 (en) Acoustic wave device and method of manufacturing the same
CN114189226A (zh) 滤波器的封装结构及其封装方法
JP2003283295A (ja) 弾性表面波装置及びその製造方法
JP2000165185A (ja) 弾性表面波素子およびその製造方法
KR101392751B1 (ko) 표면 탄성파 필터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090429

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee