KR101392751B1

KR101392751B1 - 표면 탄성파 필터 및 그 제조 방법

Info

Publication number: KR101392751B1
Application number: KR1020120141067A
Authority: KR
Inventors: 장석환
Original assignee: (주)와이솔
Priority date: 2012-12-06
Filing date: 2012-12-06
Publication date: 2014-05-08

Abstract

본 발명은 SAW 필터의 조립 공정에 있어서 두께(높이)가 동일한 2 개 이상의 칩(Chip)을 실장할 때, 후 실장에 의해 선 실장한 칩이 간섭을 받지 않도록 하여 잠재된 불량이 유발되지 않도록 함으로써 안정된 품질과 고수율 및 제품의 소형화를 이룰 수 있도록 된 표면 탄성파 필터 및 그 제조 방법에 관한 것이다.
본 발명에 따른 표면 탄성파 필터는, 제1 압전소자 칩(chip)이 제2 압전소자 칩보다 두께가 더 얇은 상태이고, 상기 제1 압전소자 칩이 실장기판(Ceramic Substrate) 상에 제1 범프볼(Bump ball)을 통해 선(先) 실장되며, 이어 상기 제1 압전소자 칩보다 두께가 더 두꺼운 상기 제2 압전소자 칩이 상기 실장기판 상에서 일정 간격으로 이격된 채 제2 범프볼을 통해 후(後) 실장된 것을 특징으로 한다.

Description

표면 탄성파 필터 및 그 제조 방법{Surface acoustic wave filter and method of manufacturing the same}

본 발명은 표면 탄성파(Surface Acoustic Wave, 이하 SAW) 필터의 조립 공정에 있어서 두께(높이)가 동일한 2 개 이상의 칩(Chip)을 실장할 때, 후(後) 실장에 의해 선(先) 실장한 칩이 간섭을 받지 않도록 하여 잠재된 불량이 유발되지 않도록 함으로써 안정된 품질과 고수율 및 제품의 소형화를 이룰 수 있도록 된 것이다.

통상적으로 반도체 패키지는 리드프레임, 인쇄회로기판, 회로필름 등의 부재를 이용하여 다양한 구조로 제조되는 바, 공통적으로 부재의 칩부착 영역에 반도칩을 부착하는 공정과 반도체 칩의 본딩 패드와 부재의 와이어 본딩영역 간을 와이어로 본딩하는 공정, 반도체 칩과 와이어 등을 외부로부터 보호하기 위하여 수지로 몰딩하는 공정 등을 거치게 된다.

이러한 반도체 칩 부착 공정은 다이 본더(Die bonder) 장비에서 이루어지는데, 일단 반도체 칩의 부착을 위하여 다이 본더의 작업대상으로 반도체 패키지 제조용 부재가 이송된다. 좀 더 상세하게는, 낱개의 단위 또는 다수의 반도체 패키지 영역이 등간격으로 형성된 스트립 단위의 반도체 패키지 제조용 부재가 다이 본더의 작업대상으로 이송된다. 따라서, 다이본더의 작업대로 이송된 반도체 패키지 제조용 부재의 칩부착 영역에 반도체 칩을 픽업하여 부착시키게 된다.

도 1은 종래 SAW 필터의 제조 공정을 나타낸 도면이다.

도 1에 도시된 바와 같이, 종래 SAW 필터는 동일한 두께(높이)를 갖는 2 개 이상의 압전소자 칩을 실장할 때, 실장기판 상에 팁(Tip)을 이용하여 제1 칩(Chip 1)을 실장하고, 이어 팁(Tip)을 이용하여 제2 칩(Chip 2)을 실장한다.

이때, 제1 칩이나 제2 칩의 크기보다 더 큰 팁을 사용하게 되면 큰 팁에 의해 제1 칩과 제2 칩 모두 크랙(crack)이 발생하고, 그 위치가 틀어지게 되며, 제2 칩의 경우에는 실장기판 간의 접착력이 저하되는 문제점이 발생하며, 이에 따라 제1 칩이나 제2 칩보다 더 큰 팁을 사용할 수 없는 문제점이 있었다.

또한, 도 1에 도시된 바와 같이 비접촉 타입(non-contact type) 팁(Tip)을 사용하게 될 경우에, 팁이 각 칩의 모서리를 물고 고정한 상태에서 실장하게 됨에 따라 제1 칩을 실장하고 난 후 제2 칩을 실장할 때, 제2 칩을 물고 있는 팁이 제1 칩에 닿지 않도록 제1 칩으로부터 일정 간격으로 이격시킨 상태로 제2 칩을 실장하는 구조를 갖는 것이기에, 제1 칩과 제2 칩 간의 간격 확보에 따라 제품의 크기(size)가 커지게 되는 단점이 있었다.

그리고, 플립 본딩(Flip Bonding)으로 제조하는 경우, 제1 칩과 제2 칩을 실장기판 상에 실장한 후에는 칩 뒷면만 보이기 때문에 기종을 확인할 수 없는 문제점이 있었다.

대한민국 등록특허공보 제 561,319 호(등록일: 2006.3.9)

전술한 문제점을 해결하기 위한 본 발명의 목적은, SAW 필터의 조립 공정에 있어서 두께(높이)가 동일한 2 개 이상의 칩(Chip)을 실장할 때, 후 실장에 의해 선 실장한 칩이 간섭을 받지 않도록 하여 잠재된 불량이 유발되지 않도록 함으로써 안정된 품질과 고수율 및 제품의 소형화를 이룰 수 있도록 된 표면 탄성파 필터 및 그 제조 방법을 제공함에 있다.

전술한 목적을 달성하기 위한 본 발명의 일 측면에 따르면, 제1 압전소자 칩(chip)이 제2 압전소자 칩보다 두께가 더 얇은 상태이고, 상기 제1 압전소자 칩이 실장기판(Ceramic Substrate) 상에 제1 범프볼(Bump ball)을 통해 선(先) 실장되며, 이어 상기 제1 압전소자 칩보다 두께가 더 두꺼운 상기 제2 압전소자 칩이 상기 실장기판 상에서 일정 간격으로 이격된 채 제2 범프볼을 통해 후(後) 실장된 것을 특징으로 하는 표면 탄성파 필터가 제공된다.

또한, 상기 실장기판과 대향하는 상기 제1 압전소자 칩의 중앙에 표면 탄성파(Surface Acoustic Wave)를 생성하는 IDT(Inter-Digitated Transducer) 패턴부가 형성될 수 있다.

또한, 상기 제1 범프볼 및 상기 제2 범프볼은, 상기 IDT 패턴부로부터 일정 간격으로 이격된 채 일정 높이를 가지고 상기 실장기판과 상기 제1 압전소자 칩을 일정 높이만큼 이격되게 접착시키거나, 상기 실장기판과 상기 제2 압전소자 칩을 일정 높이만큼 이격되게 접착시킨 상태일 수 있다.

그리고, 상기 제1 압전소자 칩과 상기 실장기판은 상기 제1 범프볼을 통해, 상기 제2 압전소자 칩과 상기 실장기판은 상기 제2 범프볼을 통해 플립 본딩(Flip Bonding) 또는 다이 본딩(Die Bonding)으로 실장되고, 상기 제1 압전소자 칩과 상기 제2 압전소자 칩은 상기 실장기판으로부터 수지필름으로 봉지될 수 있다.

한편, 전술한 목적을 달성하기 위한 본 발명의 다른 측면에 따르면, (a) 중앙에 표면 탄성파(Surface Acoustic Wave)를 발생시키는 IDT(Inter-Digitated Transducer) 패턴부가 형성된 제1 압전소자 칩(chip)이 제1 범프볼을 통해 실장기판(Ceramic Substrate) 상에 선(先) 실장되는 단계; 및 (b) 상기 제1 압전소자 칩의 두께보다 더 두꺼운 제2 압전소자 칩이 제2 범프볼을 통해 상기 실장기판 상에 일정 간격으로 이격되게 후(後) 실장되는 단계를 포함하는 표면 탄성파 필터의 제조 방법이 제공된다.

또한, 상기 (a) 단계 및 상기 (b) 단계는, 접촉 팁(Contact Tip) 또는 비접촉 팁(Non-Contact Tip)에 의해 상기 제1 압전소자 칩과 상기 제2 압전소자 칩이 상기 실전기판 상에 실장될 수 있다.

또한, (c) 상기 제2 압전소자 칩으로부터 일정 간격으로 이격되게 상기 압전소자 칩의 두께보다 더 두꺼운 제3 압전소자 칩이 제3 범프볼을 통해 상기 실장기판 상에 실장되는 과정으로, 제n-1 압전소자 칩으로부터 일정 간격으로 이격되게 상기 제n-1 압전소자 칩의 두께보다 더 두꺼운 제n 압전소자 칩이 제n 범프볼을 통해 상기 실장기판 상에 후(後) 실장되는 단계를 더 포함할 수 있다.

또한, 상기 (a) 단계는, 상기 IDT 패턴부로부터 일정 간격으로 이격된 복수의 상기 제1 범프볼이 일정 높이를 가지고 상기 실장기판과 상기 제1 압전소자 칩을 일정 높이만큼 이격되게 접착시킬 수 있다.

또한, 상기 (b) 단계는, 상기 IDT 패턴부로부터 일정 간격으로 이격된 복수의 상기 제2 범프볼이 일정 높이를 가지고 상기 실장기판과 상기 제2 압전소자 칩을 일정 높이만큼 이격되게 접착시킬 수 있다.

또한, 상기 제1 압전소자 칩과 상기 실장기판은 상기 제1 범프볼을 통해, 상기 제2 압전소자 칩과 상기 실장기판은 상기 제2 범프볼을 통해, 상기 실장기판 상에 플립 본딩(Flip Bonding) 또는 다이 본딩(Die Bonding)으로 실장될 수 있다.

또한, 상기 제1 압전소자 칩과 상기 제2 압전소자 칩, 제3 압전소자 칩, ..., 상기 제n-1 압전소자 칩 및 상기 제n 압전소자 칩은 상기 실장기판으로부터 수지필름으로 봉지될 수 있다.

또한, 상기 제1 압전소자 칩과 상기 제2 압전소자 칩, 제3 압전소자 칩, ..., 상기 제n-1 압전소자 칩 및 상기 제n 압전소자 칩에는 각각 상기 IDT 패턴부로부터 일정 간격으로 이격되게 제1 패드(Pad)와 제2 패드, 제3 패드, ..., 제n-1 패드 및 제n 패드가 형성되고, 상기 각각의 패드 상에 일정 높이로 상기 제1 범프볼과 상기 제2 범프볼, 상기 제3 범프볼, ..., 제n-1 범프볼 및 제n 범프볼이 형성될 수 있다.

그리고, 상기 제1 압전소자 칩과 상기 제2 압전소자 칩, 제3 압전소자 칩, ..., 상기 제n-1 압전소자 칩 및 상기 제n 압전소자 칩 상에는 각각 상기 IDT 패턴부와 상기 제1 범프볼 내지 제n 범프볼의 일부가 각각 노출되도록 절연막이 형성될 수 있다.

본 발명에 의하면, 두께가 얇은 칩을 먼저 실장하게 됨으로써 칩과 칩의 간격에 제약을 받지 않게 된다.

또한, 여러 개의 칩을 하나의 패키지 기판에 실장하는 멀티 본딩에서 먼저 실장된 칩 간섭에 의한 칩과 기판의 접착력 저하를 방지할 수 있다.

또한, SAW 필터 제조 시에 팁(Tip)의 파손을 막게 됨에 따라 유지비를 절감할 수 있다.

또한, 먼저 실장된 칩 간섭에 의한 두번째 또는 세번째로 실장되는 칩의 접착력이 약화되는 것을 개선하여 잠재적인 불량을 제거할 수 있다.

또한, SAW 필터의 제조 시에 칩 소형화에 유리하고, 그 공정 수율을 향상시킬 수 있다.

또한, 칩의 두께를 다르게 제조함에 따라 재료가 다른 제품군의 IC 칩의 조합이 가능하고, 플립 본딩의 경우 실장 후 IC 칩 두께만으로 기종 구분이 가능하여 혼입을 방지할 수 있다.

그리고, 후(後) 실장에 의해 선(先) 실장한 칩이 간섭을 받지 않도록 하여 잠재된 불량이 유발되지 않도록 함으로써 안정된 품질과 고수율 및 제품의 소형화를 이룰 수 있다.

도 1은 종래 SAW 필터의 제조 공정을 나타낸 도면이다.
도 2는 본 발명의 실시예에 따른 표면 탄성파 필터의 구조를 나타낸 도면이다.
도 3 내지 도 7은 본 발명에 따른 표면 탄성파 필터의 제조 방법을 설명하기 위한 공정을 나타낸 도면이다.
도 8은 본 발명의 실시예에 따른 표면 탄성파 필터의 제조 방법의 흐름도를 나타낸 도면이다.
도 9는 본 발명의 실시예에 따라 실장기판에 제1 압전소자 칩의 두께보다 더 두꺼운 제2 압전소자 칩을 실장한 예를 나타낸 도면이다.
도 10은 본 발명의 실시예에 따라 접촉 팁과 비접촉 팁을 사용하여 두께가 얇은 압전소자 칩을 실장한 예를 나타낸 도면이다.
도 11은 본 발명의 실시예에 따라 두 칩의 두께를 동일하게 한 경우와 두 칩의 두께를 다르게 한 경우의 접합 강도를 나타낸 도면이다.

본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 특정한 실시형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.

본 발명에 따른 표면 탄성파 필터 및 그 제조 방법의 실시예를 첨부도면을 참조하여 상세히 설명하기로 한다. 첨부도면을 참조하여 설명함에 있어 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.

본 발명은 기판의 기계적 진동을 이용한 통신용 필터인 표면 탄성파 필터 및 그 제조방법을 제공한다. 표면 탄성파 필터는 기판 상에 형성된 빗살무늬형의 금속을 이용한다.

표면 탄성파 필터는 한쪽 방향에서 전기적 신호를 입력하면 기판 상에 표면탄성파(SAW: Surface Acoustic Wave)가 발생하게 된다. 표면탄성파라고 불리우는 기계적인 진동은 반대편에서 다시 전기적인 신호로 변환되게 되는데, 여기서 기판 자체의 표면탄성파 주파수와 입력된 전기적 신호의 주파수가 다르면 신호가 전달되지 않고 제거(사라지게) 된다. 즉, 표면탄성파 소자는 필터 자체가 가진 기계-물질적 주파수와 같은 주파수만 통과시키는 BPF(대역통과필터)가 된다.

표면 탄성파 필터는 인위적인 코일콘덴서(LC) 공진의 원리를 이용한 필터에 비해 통과시키는 대역폭이 굉장히 좁아서, 필요 없는 주파수의 신호를 거의 완벽하게 걸러낸다. 따라서, 표면 탄성파 필터는 이동 통신기기와 같은 무선 통신 회로의 고주파 회로부 또는 필터 소자가 탑재된 전자기기 등에 사용된다.

이하, 본 발명에 따른 표면 탄성파 필터 및 그 제조방법을 설명한다.

도 2는 본 발명의 실시예에 따른 표면 탄성파 필터의 구조를 나타낸 도면이다.

도 2를 참조하면, 본 발명의 실시예에 따른 표면 탄성파 필터(100)는, 제1 압전소자 칩(chip)(110)이 제2 압전소자(112) 칩보다 두께가 더 얇은 상태이고, 제1 압전소자 칩(110)이 실장기판(Ceramic Substrate)(150) 상에 복수의 제1 범프볼(Bump ball)(140)을 통해 선(先) 실장되며, 이어 제1 압전소자(110) 칩보다 두께가 더 두꺼운 제2 압전소자(112) 칩이 실장기판(150) 상에서 일정 간격으로 이격된 채 제2 범프볼(142)을 통해 후(後) 실장된 구조를 갖는다.

또한, 실장기판(150)과 대향하는 제1 압전소자(110) 칩의 중앙에 표면 탄성파(Surface Acoustic Wave)를 생성하는 IDT(Inter-Digitated Transducer) 패턴부(120)가 형성될 수 있다.

또한, 제1 범프볼(140) 및 제2 범프볼(142)은, IDT 패턴부(120)로부터 일정 간격으로 이격된 채 일정 높이를 가지고 실장기판(150)과 제1 압전소자 칩(110)을 일정 높이만큼 이격되게 접착시키거나, 실장기판(150)과 제2 압전소자 칩(112)을 일정 높이만큼 이격되게 접착시킨 상태일 수 있다.

그리고, 제1 압전소자 칩(110)과 실장기판(150)은 제1 범프볼(140)을 통해, 제2 압전소자 칩(112)과 실장기판(150)은 제2 범프볼(142)을 통해 플립 본딩(Flip Bonding) 또는 다이 본딩(Die Bonding)으로 실장되고, 제1 압전소자 칩(110)과 제2 압전소자 칩(112)은 실장기판(150)으로부터 수지필름으로 봉지될 수 있다.

이하, 도 3 내지 도 5를 참조하여 본 발명에 따른 표면 탄성파 필터의 제조 방법에 대하여 설명한다.

여기서, 제1 압전소자 칩(110)과 제2 압전소자 칩(112)은 그 두께만 다르고, 제조되는 과정을 동일하므로 제1 압전소자 칩(110)을 중심으로 제조 방법에 대하여 설명한다.

도 3에 도시된 바와 같이, 제1 압전소자 칩(110)의 기판 상에 빗살무늬형의 금속판 형태로 기판의 중앙영역에 IDT 패턴부(120)를 형성한다. IDT 패턴부(120)의 재료는 알루미늄(Al)이 선택될 수 있다. 기판 상에 IDT 패턴부(120)를 형성하는 방법은 다음과 같다.

제1 압전소자 칩(110)의 기판 전면에 0.3 ~ 0.5 um의 두께로 금속(예: Al)을 증착한다. 이후 포토레지스트를 이용한 포토리소그라피(Photolithography) 공정(코팅/노광/현상)을 통해 기판의 중앙영역에 형성된 금속을 제외하고 모두 식각하여 IDT 패턴부(120)를 형성한다. 이 과정에서, 금속의 식각 방법은 염화붕소(BCl), 염소(Cl2) 가스 등을 이용한 건식 식각 방법이 선택될 수 있다. 이후 불필요한 포토레지스트 패턴은 스트립 공정을 통해 제거한다.

다음, IDT 패턴부(120)와 이격된 거리를 갖도록 제1 압전소자 칩(110)의 기판 상에 복수의 패드(130)를 형성한다. 패드(130)의 재료는 티타늄(Ti) 및 금(Au)이 선택될 수 있다. 제1 압전소자 칩(110)의 기판 상에 패드(130)를 형성하는 방법은 다음과 같다.

포토레지스트를 이용한 포토리소그라피(Photolithography) 공정(코팅/노광/현상)을 통해 기판 상에 IDT 패턴부(120)를 보호하는 포토레지스트 패턴을 형성한다. 이후 기판의 전면에 0.45 ~ 0.55um의 두께로 금속(예: Ti/Au)을 증착한다. 이때, IDT 패턴부(120)는 포토레지스트 패턴에 의해 보호된다. 따라서, 패드(130)가 되는 금속은 IDT 패턴부(120)가 형성된 영역을 제외한 기판의 전면에 형성된다. 이후 리프트오프(Lift-off) 공정을 통해 IDT 패턴부(120)와 이격된 거리를 갖도록 기판의 표면에 증착된 금속을 벗겨낸다.

다음, 도 4에 도시된 바와 같이, 패드(130)의 일부를 노출하는 제1개구부(135)를 갖도록 제1 압전소자 칩(110)의 기판 상에 절연막(180)을 형성한다. 절연막(180)은 패드(130)를 전기적으로 절연함과 동시에 그의 일부만을 노출하는 역할을 한다. 절연막(180)의 재료는 실리콘나이트라이드(SiNx) 등과 같은 유전체가 선택될 수 있다. 패드(130)를 절연하는 절연막(180)을 형성하는 방법은 다음과 같다.

제1 압전소자 칩(110)의 기판 전면에 0.01 ~ 0.02um의 두께로 유전체 물질(예: SiNx)을 증착한다. 이때, 유전체 물질의 증착 방법은 플라즈마 화학증착 장비(PECVD)를 이용할 수 있다. 그리고 장비의 챔버 내부는 모노실란(SiH4), 암모니아(NH3) 가스 등이 유입된 분위기로 설정될 수 있다. 이후 포토레지스트를 이용한 포토리소그라피(Photolithography) 공정(코팅/노광/현상)을 통해 제1개구부(135)가 형성될 영역을 노출하는 포토레지스트 패턴을 형성한다. 이후, 절연막(180)을 식각하면 절연막(180)의 일부에 제1개구부(135)가 형성된다. 이 과정에서, 절연막(180)의 식각 방법은 사불화탄소(CF4), 산소(O2) 가스 등을 이용한 건식 식각 방법이 선택될 수 있다. 이후, 불필요한 포토레지스트 패턴은 스트립 공정을 통해 제거한다.

다음, 도 5에 도시된 바와 같이 복수의 패드(130) 상에 일정 높이로 제1 범프볼(140)을 형성한다. 여기서, 제1 범프볼(140)의 재료는 솔더, 금, 도전 수지 등으로 할 수 있다. 이때, 제1 범프볼(140)은 제1 압전소자 칩(110)과 실장 기판(150)을 전기적으로 접속하는 것이어도 되고, 실장 기판(150)에의 기계적인 고착을 위한 것이어도 된다. 또한, 제1 범프볼(140)은 제1 압전소자 칩(110)과 실장 기판(150)의 간격을 유지하기 위하여 형성되어 있는 것이어도 된다.

다음, 도 6에 도시된 바와 같이 IDT 패턴부(120)가 형성된 면과 대향되도록 제1 범프볼(140)을 통하여 제1 압전소자 칩(110)을 플립칩 본딩(Flip-chip Bonding)으로 실장 기판(Ceramic Substrate)(150)에 실장시킨다.

다음, 수지필름(160)을 제1 압전소자 칩(110)을 실장한 실장 기판(150)의 제1 압전소자 칩(110) 상에 배치하여, 수지필름(160)으로 제1 압전소자 칩(110)을 덮도록 하고, 소정의 온도와 갭으로 설정한 2 개의 롤러 사이에, 수지필름(160)을 배치한 제1 압전소자 칩(110)을 통과시켜 수지필름(160)을 제1 압전소자 칩(110) 및 실장기판(150)에 열압착하여 도 7에 도시된 바와 같이 봉지한다. 이 통과에 있어서 수지필름(160)을 롤러에 의해 가열하여 연화시킴과 더불어 제1 압전소자 칩(110)의 주변에, 수지필름(160)을 압전소자 칩들(110, 112) 사이에 매립하고 수지필름(160)을 실장기판(150)에 열압착하는 라미네이트(Laminate) 공정을 수행한다. 따라서, 라미네이팅 및 경화 공정에 의해 생성된 수지필름(160)을 통해 제1 압전소자 칩(110)이 보호된다.

도 8은 본 발명의 실시예에 따른 표면 탄성파 필터의 제조 방법을 설명하기 위한 흐름도를 나타낸 도면이다.

도 8을 참조하면, 본 발명에 따른 표면 탄성파 필터(100)는, 중앙에 표면 탄성파(Surface Acoustic Wave)를 발생시키는 IDT(Inter-Digitated Transducer) 패턴부(120)가 형성된 제1 압전소자 칩(110)이 제1 범프볼(140)을 통해 실장기판(150) 상에 선(先) 실장된다(S810).

이때, IDT 패턴부(120)로부터 일정 간격으로 이격된 복수의 제1 범프볼(140)은 일정 높이를 가지고 실장기판(150)과 제1 압전소자 칩(110)을 일정 높이만큼 이격되게 접착시킬 수 있다.

이어, 도 9에 도시된 바와 같이 제1 압전소자 칩(110)의 두께보다 더 두꺼운 제2 압전소자 칩(112)이 제2 범프볼(142)을 통해 실장기판(150) 상에 일정 간격으로 이격되게 후(後) 실장된다(S820).

즉, 도 9에 도시된 바와 같이 제1 압전소자 칩(110)의 두께가 예를 들면, 0.2 ㎜인 경우, 제2 압전소자 칩(112)의 두께를 제1 압전소자 칩(110)의 두께보다 더 두꺼운 0.25 ㎜로 하여 실장기판(150)에 실장시키는 것이다. 도 9는 본 발명의 실시예에 따라 실장기판에 제1 압전소자 칩의 두께보다 더 두꺼운 제2 압전소자 칩을 실장한 예를 나타낸 도면이다.

이때, 제1 압전소자 칩(110)과 제2 압전소자 칩(112)은 접촉 팁(Contact Tip) 또는 비접촉 팁(Non-Contact Tip)에 의해 실전기판(150) 상에 실장될 수 있다.

따라서, 도 10에 도시된 바와 같이 접촉 팁을 사용하여 제2 압전소자 칩(112)의 두께보다 더 얇은 제1 압전소자 칩(110)을 본딩하게 됨에 따라 접촉 팁의 간섭을 제거(극복)할 수 있고, 비접촉 팁을 사용할 경우에는 팁 간섭이 없어 제1 압전소자 칩(110)과 제2 압전소자 칩(112)의 간격을 줄여서 본딩함에 따라 제품의 사이즈를 작게 제작할 수 있다. 도 10은 본 발명의 실시예에 따라 접촉 팁과 비접촉 팁을 사용하여 두께가 얇은 압전소자 칩을 실장한 예를 나타낸 도면이다.

또한, IDT 패턴부(120)로부터 일정 간격으로 이격된 복수의 제2 범프볼(142)은 일정 높이를 가지고 실장기판(150)과 제2 압전소자 칩(112)을 일정 높이만큼 이격되게 접착시킬 수 있다.

또한, 제1 압전소자 칩(110)은 제1 범프볼(140)을 통해, 제2 압전소자 칩(112)은 제2 범프볼(142)을 통해, 실장기판(150) 상에 플립 본딩(Flip Bonding) 또는 다이 본딩(Die Bonding)으로 실장될 수 있다.

이어, 제2 압전소자 칩으로부터 일정 간격으로 이격되게 제2 압전소자 칩의 두께보다 더 두꺼운 제3 압전소자 칩이 제3 범프볼을 통해 실장기판 상에 실장된다(S830).

이어, 제n-1 압전소자 칩으로부터 일정 간격으로 이격되게 제n-1 압전소자 칩의 두께보다 더 두꺼운 제n 압전소자 칩이 제n 범프볼을 통해 실장기판 상에 후(後) 실장된다(S840).

이어, 제1 압전소자 칩과 제2 압전소자 칩, 제3 압전소자 칩, ..., 제n-1 압전소자 칩 및 제n 압전소자 칩은 실장기판(150)으로부터 수지필름으로 봉지된다(S850).

이때, 제1 압전소자 칩과 제2 압전소자 칩, 제3 압전소자 칩, ..., 제n-1 압전소자 및 제n 압전소자 칩에는 각각 IDT 패턴부로부터 일정 간격으로 이격되게 제1 패드(Pad)와 제2 패드, 제3 패드, ..., 제n-1 패드 및 제n 패드가 형성되고, 각각의 패드 상에 일정 높이로 제1 범프볼과 제2 범프볼, 제3 범프볼, ..., 제n-1 범프볼 및 제n 범프볼이 형성될 수 있다.

또한, 제1 압전소자 칩과 제2 압전소자 칩, 제3 압전소자 칩, ..., 제n-1 압전소자 및 제n 압전소자 칩 상에는 각각 IDT 패턴부와 제1 범프볼 내지 제n 범프볼의 일부가 각각 노출되도록 절연막이 형성될 수 있다.

전술한 바와 같이, 동일 설비에서 동일 기종에 대해 동일 본딩 조건으로 제1 압전소자 칩과 제2 압전소자 칩의 두께를 같게 한 경우와, 제1 압전소자 칩(110)의 두께를 0.2 mm로 하고 제2 압전소자 칩(112)의 두께를 0.25 mm로 하여 다르게 한 경우를 테스트 한 경과, 도 11에 도시된 바와 같이 두 칩의 두께를 다르게 한 경우의 접합 강도가 높고, 두 칩의 두께를 동일하게 한 경우의 접합 강도가 낮음을 알 수 있었다. 도 11은 본 발명의 실시예에 따라 두 칩의 두께를 동일하게 한 경우와 두 칩의 두께를 다르게 한 경우의 접합 강도를 나타낸 도면이다.

전술한 바와 같이 본 발명에 의하면, AW 필터의 조립 공정에 있어서 두께(높이)가 동일한 2 개 이상의 칩(Chip)을 실장할 때, 후 실장에 의해 선 실장한 칩이 간섭을 받지 않도록 하여 잠재된 불량이 유발되지 않도록 함으로써 안정된 품질과 고수율 및 제품의 소형화를 이룰 수 있도록 된 표면 탄성파 필터 및 그 제조 방법을 실현할 수 있다.

본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있으므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

본 발명은 SAW 필터의 조립 공정에 있어서 두께(높이)가 동일한 2 개 이상의 칩(Chip)을 실장할 때, 후 실장에 의해 선 실장한 칩이 간섭을 받지 않도록 하는 표면 탄성파 필터 및 그 제조 방법에 적용할 수 있다.

100 : 표면 탄성파 필터 110, 112 : 압전소자 칩
120 : IDT 패턴부 130 : 패드
140, 142 : 범프볼 150 : 실장기판
160 : 수지필름 180 : 절연막

Claims

제1 압전소자 칩(chip)이 제2 압전소자 칩보다 두께가 더 얇은 상태이고, 상기 제1 압전소자 칩이 실장기판(Ceramic Substrate) 상에 제1 범프볼(Bump ball)을 통해 선(先) 실장되며, 이어 상기 제1 압전소자 칩보다 두께가 더 두꺼운 상기 제2 압전소자 칩이 상기 실장기판 상에서 일정 간격으로 이격된 채 제2 범프볼을 통해 후(後) 실장되며,
상기 제1 압전소자 칩과 상기 실장기판은 상기 제1 범프볼을 통해, 상기 제2 압전소자 칩과 상기 실장기판은 상기 제2 범프볼을 통해 플립 본딩(Flip Bonding) 또는 다이 본딩(Die Bonding)으로 실장되고, 상기 제1 압전소자 칩과 상기 제2 압전소자 칩은 상기 실장기판으로부터 수지필름으로 봉지된 것을 특징으로 하는 표면 탄성파 필터.
제 1 항에 있어서,
상기 실장기판과 대향하는 상기 제1 압전소자 칩의 중앙에 표면 탄성파(Surface Acoustic Wave)를 생성하는 IDT(Inter-Digitated Transducer) 패턴부가 형성된 것을 특징으로 하는 표면 탄성파 필터.
제 2 항에 있어서,
상기 제1 범프볼 및 상기 제2 범프볼은, 상기 IDT 패턴부로부터 일정 간격으로 이격된 채 일정 높이를 가지고 상기 실장기판과 상기 제1 압전소자 칩을 일정 높이만큼 이격되게 접착시키거나, 상기 실장기판과 상기 제2 압전소자 칩을 일정 높이만큼 이격되게 접착시킨 상태인 것을 특징으로 하는 표면 탄성파 필터.
삭제
(a) 중앙에 표면 탄성파(Surface Acoustic Wave)를 발생시키는 IDT(Inter-Digitated Transducer) 패턴부가 형성된 제1 압전소자 칩(chip)이 제1 범프볼을 통해 실장기판(Ceramic Substrate) 상에 선(先) 실장되는 단계; 및
(b) 상기 제1 압전소자 칩의 두께보다 더 두꺼운 제2 압전소자 칩이 제2 범프볼을 통해 상기 실장기판 상에 일정 간격으로 이격되게 후(後) 실장되는 단계;
를 포함하며,
상기 제1 압전소자 칩은 상기 제1 범프볼을 통해, 상기 제2 압전소자 칩은 상기 제2 범프볼을 통해, 상기 실장기판 상에 플립 본딩(Flip Bonding) 또는 다이 본딩(Die Bonding)으로 실장되는 표면 탄성파 필터의 제조 방법.
제 5 항에 있어서,
상기 (a) 단계 및 상기 (b) 단계는, 접촉 팁(Contact Tip) 또는 비접촉 팁(Non-Contact Tip)에 의해 상기 제1 압전소자 칩과 상기 제2 압전소자 칩이 상기 실장기판 상에 실장되는 것을 특징으로 하는 표면 탄성파 필터의 제조 방법.
제 5 항에 있어서,
(c) 상기 제2 압전소자 칩으로부터 일정 간격으로 이격되게 상기 압전소자 칩의 두께보다 더 두꺼운 제3 압전소자 칩이 제3 범프볼을 통해 상기 실장기판 상에 실장되는 과정으로, 제n-1 압전소자 칩으로부터 일정 간격으로 이격되게 상기 제n-1 압전소자 칩의 두께보다 더 두꺼운 제n 압전소자 칩이 제n 범프볼을 통해 상기 실장기판 상에 후(後) 실장되는 단계;
를 더 포함하는 것을 특징으로 하는 표면 탄성파 필터의 제조 방법.
제 5 항에 있어서,
상기 (a) 단계는, 상기 IDT 패턴부로부터 일정 간격으로 이격된 복수의 상기 제1 범프볼이 일정 높이를 가지고 상기 실장기판과 상기 제1 압전소자 칩을 일정 높이만큼 이격되게 접착시키는 것을 특징으로 하는 표면 탄성파 필터의 제조 방법.
제 5 항에 있어서,
상기 (b) 단계는, 상기 IDT 패턴부로부터 일정 간격으로 이격된 복수의 상기 제2 범프볼이 일정 높이를 가지고 상기 실장기판과 상기 제2 압전소자 칩을 일정 높이만큼 이격되게 접착시키는 것을 특징으로 하는 표면 탄성파 필터의 제조 방법.
삭제
제 7 항에 있어서,
상기 제1 압전소자 칩과 상기 제2 압전소자 칩, 제3 압전소자 칩 내지 상기 제n-1 압전소자 칩 및 상기 제n 압전소자 칩은 상기 실장기판으로부터 수지필름으로 봉지된 것을 특징으로 하는 표면 탄성파 필터의 제조 방법.
제 7 항에 있어서,
상기 제1 압전소자 칩과 상기 제2 압전소자 칩, 제3 압전소자 칩 내지 상기 제n-1 압전소자 및 상기 제n 압전소자 칩에는 각각 상기 IDT 패턴부로부터 일정 간격으로 이격되게 제1 패드(Pad)와 제2 패드, 제3 패드 내지 제n-1 패드 및 제n 패드가 형성되고, 상기 각각의 패드 상에 일정 높이로 상기 제1 범프볼과 상기 제2 범프볼, 상기 제3 범프볼 내지 제n-1 범프볼 및 제n 범프볼이 형성된 것을 특징으로 하는 표면 탄성파 필터의 제조 방법.
제 12 항에 있어서,
상기 제1 압전소자 칩과 상기 제2 압전소자 칩, 제3 압전소자 칩 내지 상기 제n-1 압전소자 칩 및 상기 제n 압전소자 칩 상에는 각각 상기 IDT 패턴부와 상기 제1 범프볼 내지 제n 범프볼의 일부가 각각 노출되도록 절연막이 형성된 것을 특징으로 하는 표면 탄성파 필터의 제조 방법.