JP3985780B2 - 圧電デバイス - Google Patents

圧電デバイス Download PDF

Info

Publication number
JP3985780B2
JP3985780B2 JP2003409796A JP2003409796A JP3985780B2 JP 3985780 B2 JP3985780 B2 JP 3985780B2 JP 2003409796 A JP2003409796 A JP 2003409796A JP 2003409796 A JP2003409796 A JP 2003409796A JP 3985780 B2 JP3985780 B2 JP 3985780B2
Authority
JP
Japan
Prior art keywords
piezoelectric
partition wall
gap
metal layer
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003409796A
Other languages
English (en)
Other versions
JP2005012751A (ja
Inventor
了太 長島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Miyazaki Epson Corp
Original Assignee
Miyazaki Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Miyazaki Epson Corp filed Critical Miyazaki Epson Corp
Priority to JP2003409796A priority Critical patent/JP3985780B2/ja
Priority to PCT/JP2004/007530 priority patent/WO2004107572A1/ja
Priority to EP04745493A priority patent/EP1635460A1/en
Priority to US10/558,666 priority patent/US20070018539A1/en
Publication of JP2005012751A publication Critical patent/JP2005012751A/ja
Application granted granted Critical
Publication of JP3985780B2 publication Critical patent/JP3985780B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1078—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a foil covering the non-active sides of the SAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/058—Holders; Supports for surface acoustic wave devices
    • H03H9/059—Holders; Supports for surface acoustic wave devices consisting of mounting pads or bumps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/10—Mounting in enclosures
    • H03H9/1064—Mounting in enclosures for surface acoustic wave [SAW] devices
    • H03H9/1085—Mounting in enclosures for surface acoustic wave [SAW] devices the enclosure being defined by a non-uniform sealing mass covering the non-active sides of the BAW device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Description

本発明は小型、薄型化、低コストなＣＳＰ構造の圧電デバイスの改良、特に圧電振動素子の外部環境の影響を遮断するための封止に関する。
圧電デバイス、特に弾性表面波装置は通信分野で広く利用され、高性能、小型、量産性等の優れた特徴を有することから特に携帯電話機等の移動体通信機器に多く用いられている。
以下、従来の弾性表面波装置について説明する。
従来の弾性表面波装置には、例えば特表平１１−５１０６６６号公報で開示されたようなものがあり、図７はそのパッケージの構成を示す縦断面図である。
従来の弾性表面波装置は、平板状のベースプレート（セラミック配線基板）１５１と、該ベースプレート１５１の上面にバンプを介して所定のギャップを隔てて固定されたデバイスシステム（弾性表面波チップ）１５２と、該デバイスシステム１５２の下面に備える導電構造（櫛形電極）を囲繞するように配設した絶縁枠１５３と、該絶縁枠１５３と前記ベースプレート１５１との間隙を外側から覆うための囲み枠１５４（樹脂部材）と、を備えている。前記ベースプレート１５１の上面と前記デバイスシステム１５２の下面とが対向するようにフリップチップ実装すると共に、前記絶縁枠１５３と前記ベースプレート１５１との間隙の外側を前記囲み枠１５４により覆っている。さらに、デバイスシステム１５２の上面及び四側面と囲み枠１５４の表面とベースプレート１５１上面の露出する面とを覆うように金属薄膜である保護層１５５を被着する構造となっている。
特表平１１−５１０６６６号公報
前記囲み枠１５４によって外部環境から遊離した前記絶縁枠１５３内側、即ち前記導電構造の雰囲気（真空又は不活性ガス）を維持するのに、封止効果に乏しい囲み枠１５４表面に前記保護層１５５を被着することは前記弾性表面波装置の信頼性に対して望ましい。しかしながら、前記囲み枠１５４の形成工程と保護層の形成工程（ドライプロセスで一般に真空蒸着、スパッタリング及びＣＶＤ）と工程間で弾性表面波装置が大気にさらされた場合には導電構造の雰囲気を維持することが困難である。
近年では弾性表面波装置の更なる小型化が要求されており、前記ベースプレート１５１が前記デバイスシステム１５２より若干大きい程度となり、その差が少なくなりつつある。また量産性を鑑み、弾性表面波装置の製造をバッチ処理にて実施することが一般的である。即ち、多数の前記ベースプレート１５１が狭ピッチで区画形成された大面積のベースプレート母材上にそれぞれ前記デバイスシステム１５２をフリップチップ実装し、該デバイスシステム１５２同士の間隙にスクリーン印刷によって（前記囲み枠１５４となる）樹脂部材を一括で塗布し、ベースプレート母材に前記保護層１５５を被着した後、ダイシング装置でデバイスシステム１５２同士の間隙に介在する保護層１５５、樹脂部材及びベースプレート母材を切断（フルカット）することで複数の弾性表面波装置を得る。しかしながら、保護層１５５で囲み枠１５４の側面（個片化した弾性表面波装置の側面となる。）及び該囲み枠１５４と前記ベースプレート母材上との界面を覆うには、図８（ａ）に示すように、ベースプレート母材１６６上に実装したデバイスシステム１６２同士で共有する囲み枠１６４とベースプレート母材１６６の上面の一部を切断（第１の切断）することで溝１６８を形成し、該溝１６８の内面（切断面）を含むベースプレート母材１６６の上面に保護層１６５を被着した上で、前記第1の切断に使用したダイシング刃より薄いダイシング刃１６９により溝部１６８の略中央で保護層１６５及びベースプレート母材１６６の残り半分を一括に切断（第２の切断）することで、図８（ｂ）に示すように、囲み枠１６４の側面及び該囲み枠１６４とベースプレート１６１との界面を保護層１６５で覆った弾性表面波装置が複数個得られる。そのため、前記第２の切断（前述するフルカット工程に相当する。）と前記保護層の形成工程との工程間に前記第1の切断工程が必要となり製造工程が複雑になる。
さらに、前記ベースプレート母材上にフリップチップ実装した前記デバイスシステム同士の間隙は狭小であることから該間隙にスクリーン印刷によって前記囲み枠１６４となる樹脂部材を充填し且つ該樹脂部材が前記絶縁枠１５３とベースプレート母材１６６との間隙に進入しないようにスクリーン印刷作業を制御することが極めて困難であった。
つまり解決しようとする問題点は、低コストなＣＳＰ構造の圧電デバイス、特に弾性表面波装置を提供することができない点である。
上記課題を解決するために本発明は、一方の主面上に少なくとも励振電極と該励振電極から延出するボンディングパッドとを備える圧電振動素子と、上面に前記圧電振動素子実装用のパッド電極と接地用パッドを配設すると共に下面に外部電極を備えた平板状のプリント配線基板と、を備えており、前記ボンディングパッドに固定した金属バンプを介して前記プリント配線基板の上面に所定のギャップを隔てて前記圧電振動子を固定した圧電デバイスであって、前記ギャップの空間に配設した前記励振電極近傍を囲繞する隔壁を備え、該隔壁により前記ギャップの開口高さが狭められており、該狭められた開口高さより大きい厚みを有する金属層を前記圧電デバイスの上面全面に形成しており、接地用の前記ボンディングパッドが前記隔壁及び前記金属層を介して前記接地用パッドと電気的導通し且つ接地用の前記ボンディングパッド上の前記金属バンプを省略したことを特徴とする。
また本発明は、一方の主面上に少なくとも励振電極と該励振電極から延出するボンディングパッドとを備える圧電振動素子と、上面に前記圧電振動素子実装用のパッド電極と接地用パッドを配設すると共に下面に外部電極を備えた平板状のプリント配線基板と、を備えており、前記ボンディングパッドに固定した金属バンプを介して前記プリント配線基板の上面に所定のギャップを隔てて前記圧電振動子を固定した圧電デバイスであって、前記ギャップの空間に配設した前記励振電極近傍を囲繞する金属からなる隔壁を備え、該隔壁により前記ギャップの開口高さが狭められており、該狭められた開口高さより大きい厚みを有する金属層を前記圧電デバイスの上面全面に形成したことを特徴とする。
また本発明は、前記隔壁が少なくとも前記圧電振動素子の一方の主面の周縁に形成されていることを特徴とする。
また本発明は、前記圧電振動素子の側面夫々と対応する位置の前記隔壁の外端面夫々とが互いに略一致していることを特徴とする。
また本発明は、前記隔壁が前記圧電振動素子の一方の主面の周縁に対応する前記プリント配線基板の上面に形成されていることを特徴とする。
また本発明は、前記金属層が複数の金属薄膜を積層したものであることを特徴とする。
また本発明は、前記金属層の上面が樹脂で覆われていることを特徴とする。
本発明の圧電デバイスは、小型化、薄型化を追及したパッケージ技術（ＣＳＰ構造）の圧電デバイスにおいて、簡素な製造工程で且つ励振電極の雰囲気を維持することが可能な封止が得られるという利点がある。
以下、図示した本発明の実施の形態に基づいて、本発明を詳細に説明する。
図１は本発明の第１の実施形態の圧電デバイスとしての弾性表面波装置の構成を示す縦断面図である。
第１の実施形態の弾性表面波装置は、圧電基板１、例えばＬｉＴａＯ３（タンタル酸リチウム）と該圧電基板１の一方の主面（下面）上に励振電極（櫛形電極）２ａと該励振電極２ａから延出するボンディングパッド２ｂとからなる圧電振動素子（以下「ＳＡＷチップ」と示す）３と、上面に前記ＳＡＷチップ３実装用のパッド電極５と接地用パッド６を配設すると共に下面に外部電極７を備えた平板状のプリント配線基板４と、を備えている。前記ＳＡＷチップ３の下面と前記プリント配線基板４の上面との間隙に所定のギャップ８を隔てて機械的に固定（フリップチップ実装）する共に、前記ボンディングパッド２ｂに固定した金属バンプ１１を介して前記パッド電極５と電気的導通している。前記ＳＡＷチップ３の上面及び四側面から該ＳＡＷチップ３と重複しないプリント配線基板４の上面にかけて前記ギャップ８寸法より大きい（厚い）金属層９、例えばアルミ層を形成すると共に、プリント配線基板４の上面のＳＡＷチップ３と重複しないスペースに配設する前記接地用パッド６と導通している（シールド効果を有する。）。さらに前記ＳＡＷチップ３と前記プリント配線基板４との機械的な固定の補強及び前記金属層９の保護のために前記金属層９の上面を樹脂部材１０を成形するのが望ましい。なお、樹脂部材１０の上面に弾性表面波装置の外部電極方向、定格等をマーキングしても構わない。
前記金属層９はドライプロセス（真空蒸着、スパッタリング及びＣＶＤ）で形成する、即ち真空若しくは不活性ガス雰囲気内で成膜することで、ドライプロセス装置のチャンバー内雰囲気と略一致する状態を前記ギャップ８に維持しつつ該ギャップ８を封止する構造を有する。また、金属層９はＳＡＷチップ３及びプリント配線基板４との密着性、即ち気密性が高いため、金属層９の形成工程以降において大気にさらされても、前記ギャップ８の雰囲気が大気に置換されることは無い。
図２は本発明に係わる金属層の形成メカニズムを模式化した縦断面図である。
前記金属層９が前記ギャップ８を封止、即ち前記ＳＡＷチップ３の下面周縁とこれに対向するプリント配線基板４の上面との空間（ギャップ８の開口）を覆うには、例えば真空蒸着の場合、蒸着源に対してＳＡＷチップ３の上面が略垂直となるように設置する。初期にはＳＡＷチップ３及びプリント配線基板４の上面に薄膜状（２１ａ）に形成され、時間を追う毎に厚みを増し（２１ｂ）、最終的には前記開口を覆う（２１ｃ）、即ちギャップ８の開口高さ（幅）寸法より大きい厚みを有する厚膜（厚さ１５乃至４０μｍ）が形成されることで実現される。
前記プリント配線基板４は、例えばセラミックから成り、上面に形成した前記パッド電極５と接地用パッド６と、下面に形成した複数の外部電極７と、を備えており、パッド電極５と接地用パッド６と外部電極７とは所定の配線がなされている。特に、接地用パッド６と導通する外部電極はアース電極となる。
本発明によれば、前記プリント配線基板４への前記ＳＡＷチップ３の実装、前記金属層９の形成及び前記樹脂部材１０の成形をバッチ処理にて実施することが可能である。即ち、大面積のプリント配線基板母材上に区画形成されたパッド電極群及び接地用パッド群に対して各パッド電極にそれぞれＳＡＷチップ３をフリップチップ実装し、該プリント配線基板母材の実装面に一括して金属層９の形成及び樹脂部材１０の成形を実施、即ち複数の表面弾性波装置が連設してなる集合基板を作製し、その後ダイシングにより個片化することにより多数の弾性表面波装置を製造することができる。このため、弾性表面波装置の生産性を高めることができる。
図３は本発明の第２の実施形態の圧電デバイスとしての弾性表面波装置の構成を示す縦断面図である。
第２の実施形態の弾性表面波装置が第１の実施形態と異なる点は、前記ギャップ８の開口高さ（幅）を部分的に狭めるための隔壁３１を形成した点にある。前記励振電極と前記ボンディングパッドとを囲繞する、望ましくはＳＡＷチップ３３の下面周縁に隔壁３１を形成しギャップ８の開口高さ（幅）を狭める（ＳＡＷチップ３３のフリップチップ実装時に隔壁３１の下面と前記プリント配線基板４の上面が干渉せず且つ隔壁３１の内側（励振電極の下方）の雰囲気を置換するための間隙を有する。）ことで金属層３９の厚みを前記金属層９より薄くすることが可能となり、金属層３９形成時間及び使用する成膜材料の削減に寄与する。
前記隔壁３１の形成方法は、大型圧電基板の一方の主面に区画形成された前記励振電極及び前記ボンディングパッド群夫々を囲繞する、生産性を鑑みて望ましくは励振電極及びボンディングパッド群を含む区画を露出させるように絶縁性樹脂の塗布若しくは印刷、ＰＶＤ若しくはＣＶＤによる無機材料（例えば酸化シリコン等）の被着、メッキ法若しくはリフトオフ法による金属膜の形成、導電性ペーストの印刷若しくは塗布等により隔壁３１の集成体を形成する。前記ボンディングパッド群夫々に前記金属バンプ１１を形成した後、大型圧電基板の所定の位置で切断することで励振電極及び前記ボンディングパッドを囲繞する隔壁３１（を配設したＳＡＷチップ３３）が得られる。なお前記隔壁３１を導電材で形成した場合、図４に示すように、圧電基板周縁まで延出する接地用のボンディングパッド４２ｂの一部を覆うように前記隔壁４１を形成し切断することによって圧電基板の側面夫々と対応する位置の隔壁４１の外端面夫々とが互いに略一致したＳＡＷチップ４３を実装し金属層４９を形成（封止）すると、ＳＡＷチップ４３の四側面に露出する隔壁４１の外端面にも金属層４９が被着することから該金属層４９及び隔壁４１を介して接地用パッド４６とボンディングパッド４２ｂとは電気的導通する。該構造によれば、ボンディングパッド４２ｂと接続すべくパッド電極及び前記金属バンプも不要となり、前記ＳＡＷチップ４３およびプリント配線基板４４のパターン設計の自由度が高まり弾性表面波装置の更なる小型化に有効である。
図５は本発明の第３の実施形態の圧電デバイスとしての弾性表面波装置の構成を示す縦断面図である。
第３の実施形態の弾性表面波装置が第２の実施形態と異なる点は、前記ギャップ８の開口高さ（幅）を部分的に狭めるための隔壁５１をプリント配線基板の上面に形成した点にある。即ち、ＳＡＷチップ３の下面周縁に対向する前記プリント配線基板４の上面に隔壁５１を形成しギャップ８の開口高さ（幅）を狭める（ＳＡＷチップ３のフリップチップ実装時に隔壁５１の下面と前記プリント配線基板５４の上面が干渉せず且つ隔壁５１の内側（励振電極の下方）の雰囲気を置換するための間隙を有する。）ことで金属層５９の厚みを前記金属層９より薄くすることが可能となり形成時間及び使用する成膜材料の削減に寄与する。隔壁５１は、特に前記パッド電極５及び前記接地用パッド６のいずれかと接触する位置に形成する場合にはアルミナコーティングや絶縁性樹脂が望ましく、また接触しない位置に形成する場合には導電材であっても構わない。
図６は本発明の第４の実施形態の圧電デバイスとしての弾性表面波装置の構成を示す縦断面図である。
第４の実施形態の弾性表面波装置が第２及び３の実施形態と異なる点は、ギャップ８の開口高さ（幅）を部分的に狭めるための隔壁をＳＡＷチップの下面周縁と該下面周縁に対向する前記プリント配線基板の上面とに形成した点にある。即ち、ＳＡＷチップ６３の下面周縁に隔壁６１ａを形成し且つプリント配線基板６４の上面に隔壁６１ｂを形成しギャップ８の開口高さ（幅）を狭める（ＳＡＷチップ６３のフリップチップ実装時に隔壁６１ａの下面と前記隔壁６１ｂの上面とが干渉せず且つ隔壁６１ａ及び６１ｂの内側（励振電極の下方）の雰囲気を置換するための間隙を有する。）ことで金属層６９の厚みを前記金属層９より薄くすることが可能となり、金属層６９の形成時間及び使用する成膜材料の削減に寄与する。前記隔壁６１ａを導電材料で形成した場合、前記６１ｂは絶縁材料で形成するのが望ましい。
前記隔壁３１、５１及び６１ａ、６１ｂに用いる導電性及び絶縁性樹脂は熱硬化性、熱可塑性、感光性のいずれでも構わない。
タンタル酸リチウムからなる圧電基板を用いて本発明を説明したが、水晶、四方酸リチウム、ニオブ酸リチウム、ランガサイト等の弾性表面波の励振が可能な圧電材料に適用できることは云うまでもない。
励振電極に櫛形電極を用いて本発明を説明したが、櫛形電極のほかに反射器を備えたものであっても構わない。また所謂ＳＡＷフィルタで本発明を説明したが、ＳＡＷ共振器であっても構わない。
本発明に係るプリント配線基板は、セラミック配線基板のみならずガラスエポキシ、シリコン等の樹脂基板などでも構わない。
本発明の第１の実施形態の弾性表面波装置の構成を示す縦断面図である。 本発明に係わる金属層の形成メカニズムを模式化した縦断面説明図である。 本発明の第２の実施形態の弾性表面波装置の構成を示す縦断面図である。 第２の実施形態の変形例の構成を示す部分縦断面図である。 本発明の第３の実施形態の弾性表面波装置の構成を示す縦断面図である。 本発明の第４の実施形態の弾性表面波装置の構成を示す縦断面図である。 従来の弾性表面波装置の構成を示す縦断面図である。 従来の弾性表面波装置の製造方法説明図である。
符号の説明
１…圧電基板 ２ａ…励振電極 ２ｂ…ボンディングパッド ３…圧電振動素子 ４…プリント配線基板 ５…パッド電極 ６…接地用パッド ７…外部電極
８…ギャップ ９…金属層 １０…樹脂部材 １１…金属バンプ
２１ａ、２１ｂ、２１ｃ…金属薄膜 ３１…隔壁 ３３…ＳＡＷチップ
３９…金属層 ４１…隔壁 ４２ｂ…ボンディングパッド ４３…ＳＡＷチップ ４４…プリント配線基板 ４５…パッド電極 ４６…接地用パッド ４９…金属層 ５１…隔壁 ５４…プリント配線基板 ５９…金属層 ６１ａ、６１ｂ…隔壁 ６３…ＳＡＷチップ ６４…プリント配線基板 ６９…金属層
１５１…ベースプレート １５２…デバイスシステム １５３…バンプ
１５４…囲み枠 １５５…保護層 １６１…ベースプレート
１６２…デバイスシステム １６４…囲み枠 １６５…保護層
１６６…ベースプレート母材 １６８…溝 １６９…ダイシング刃

Claims (7)

  1. 一方の主面上に少なくとも励振電極と該励振電極から延出するボンディングパッドとを備える圧電振動素子と、上面に前記圧電振動素子実装用のパッド電極と接地用パッドを配設すると共に下面に外部電極を備えた平板状のプリント配線基板と、を備えており、前記ボンディングパッドに固定した金属バンプを介して前記プリント配線基板の上面に所定のギャップを隔てて前記圧電振動子を固定した圧電デバイスであって、
    前記ギャップの空間に配設した前記励振電極近傍を囲繞する隔壁を備え、該隔壁により前記ギャップの開口高さが狭められており、該狭められた開口高さより大きい厚みを有する金属層を前記圧電デバイスの上面全面に形成しており、
    接地用の前記ボンディングパッドが前記隔壁及び前記金属層を介して前記接地用パッドと電気的導通し且つ接地用の前記ボンディングパッド上の前記金属バンプを省略したことを特徴とする圧電デバイス。
  2. 一方の主面上に少なくとも励振電極と該励振電極から延出するボンディングパッドとを備える圧電振動素子と、上面に前記圧電振動素子実装用のパッド電極と接地用パッドを配設すると共に下面に外部電極を備えた平板状のプリント配線基板と、を備えており、前記ボンディングパッドに固定した金属バンプを介して前記プリント配線基板の上面に所定のギャップを隔てて前記圧電振動子を固定した圧電デバイスであって、
    前記ギャップの空間に配設した前記励振電極近傍を囲繞する金属からなる隔壁を備え、該隔壁により前記ギャップの開口高さが狭められており、該狭められた開口高さより大きい厚みを有する金属層を前記圧電デバイスの上面全面に形成したことを特徴とする圧電デバイス。
  3. 前記隔壁が少なくとも前記圧電振動素子の一方の主面の周縁に形成されていることを特徴とする請求項１又は２に記載の圧電デバイス。
  4. 前記圧電振動素子の側面夫々と対応する位置の前記隔壁の外端面夫々とが互いに略一致していることを特徴とする請求項１乃至３の何れか一項に記載の圧電デバイス。
  5. 前記隔壁が前記圧電振動素子の一方の主面の周縁に対応する前記プリント配線基板の上面に形成されていることを特徴とする請求項１又は２に記載の圧電デバイス。
  6. 前記金属層が複数の金属薄膜を積層したものであることを特徴とする請求項１乃至５の何れか一項に記載の圧電デバイス。
  7. 前記金属層の上面が樹脂で覆われていることを特徴とする請求項１乃至６の何れか一項に記載の圧電デバイス。
JP2003409796A 2003-05-29 2003-12-09 圧電デバイス Expired - Fee Related JP3985780B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003409796A JP3985780B2 (ja) 2003-05-29 2003-12-09 圧電デバイス
PCT/JP2004/007530 WO2004107572A1 (ja) 2003-05-29 2004-05-26 圧電デバイス
EP04745493A EP1635460A1 (en) 2003-05-29 2004-05-26 Piezoelectric device
US10/558,666 US20070018539A1 (en) 2003-05-29 2004-05-26 Piezoelectric device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003152299 2003-05-29
JP2003409796A JP3985780B2 (ja) 2003-05-29 2003-12-09 圧電デバイス

Publications (2)

Publication Number Publication Date
JP2005012751A JP2005012751A (ja) 2005-01-13
JP3985780B2 true JP3985780B2 (ja) 2007-10-03

Family

ID=33492432

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003409796A Expired - Fee Related JP3985780B2 (ja) 2003-05-29 2003-12-09 圧電デバイス

Country Status (4)

Country Link
US (1) US20070018539A1 (ja)
EP (1) EP1635460A1 (ja)
JP (1) JP3985780B2 (ja)
WO (1) WO2004107572A1 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100691160B1 (ko) * 2005-05-06 2007-03-09 삼성전기주식회사 적층형 표면탄성파 패키지 및 그 제조방법
US7652369B1 (en) 2005-10-14 2010-01-26 Xilinx, Inc. Integrated circuit package and apparatus and method of producing an integrated circuit package
JP5214627B2 (ja) * 2007-10-30 2013-06-19 京セラ株式会社 弾性波装置
ATE504974T1 (de) * 2008-11-13 2011-04-15 Micro Crystal Ag Gehäuse für piezoelektrischen resonator
US7791255B2 (en) * 2008-11-13 2010-09-07 Eta Sa Manufacture Horlogère Suisse Packaging for piezoelectric resonator
US10612401B2 (en) * 2014-09-09 2020-04-07 Rolls-Royce Corporation Piezoelectric damping rings
US10557352B2 (en) * 2014-09-09 2020-02-11 Rolls-Royce Corporation Piezoelectric damping rings
US10778183B2 (en) * 2016-07-18 2020-09-15 Skyworks Filter Solutions Japan Co., Ltd. Saw-based electronic elements and filter devices
US20180269853A1 (en) * 2017-03-14 2018-09-20 Wisol Co., Ltd. Surface acoustic wave wafer level package and method of manufacturing pcb for the same
CN114964458A (zh) * 2021-02-25 2022-08-30 京东方科技集团股份有限公司 振动器及制作方法、触觉再现器件及振动波形检测方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3207222B2 (ja) * 1991-08-29 2001-09-10 株式会社東芝 電子部品装置
US6914367B2 (en) * 2000-07-06 2005-07-05 Kabushiki Kaisha Toshiba Surface acoustic wave device and method of manufacturing the device
JP2003110402A (ja) * 2001-09-28 2003-04-11 Hitachi Media Electoronics Co Ltd 表面弾性波デバイス及びその製造方法
JP4179038B2 (ja) * 2002-06-03 2008-11-12 株式会社村田製作所 表面弾性波装置

Also Published As

Publication number Publication date
JP2005012751A (ja) 2005-01-13
EP1635460A1 (en) 2006-03-15
WO2004107572A1 (ja) 2004-12-09
US20070018539A1 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
US7679153B2 (en) Sealed surface acoustic wave element package
JP4712632B2 (ja) 弾性波デバイス及びその製造方法
US20110221546A1 (en) Elastic wave device
US8334737B2 (en) Acoustic wave device and electronic apparatus using the same
JPH11251866A (ja) チップ素子及びチップ素子の製造方法
WO2006106831A1 (ja) 弾性表面波デバイスおよびその製造方法
JP2000114918A (ja) 表面弾性波装置及びその製造方法
JP3985780B2 (ja) 圧電デバイス
US20170288645A1 (en) Acoustic wave device and method for manufacturing the same
KR20060115095A (ko) 기밀특성이 우수한 표면탄성파 소자 패키지
US11177789B2 (en) Acoustic wave device and method of manufacturing the same
JP2013046168A (ja) 振動デバイスの製造方法
CN108933577B (zh) 声波装置及制造声波装置的方法
JP2005101772A (ja) 圧電デバイスとその製造方法
JP2011023929A (ja) 弾性波素子とこれを用いた電子機器
JP5338575B2 (ja) 弾性波素子とこれを用いた電子機器
JP5176979B2 (ja) 弾性表面波装置およびその製造方法
JP2004328028A (ja) 圧電デバイスとその製造方法
CN114208027A (zh) 压电振动板、压电振动器件以及压电振动器件的制造方法
CN1784829A (zh) 压电器件
KR20060115531A (ko) 기밀특성이 우수한 표면탄성파 소자 패키지 및 그 제조방법
WO2021210214A1 (ja) 圧電振動子及びその製造方法
JPH10163798A (ja) 弾性表面波素子とこれを用いた電子部品
JP5513047B2 (ja) 電子デバイス及び電子デバイスの製造方法
JP2004200956A (ja) 圧電デバイスおよびその製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070116

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070315

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070315

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070402

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070702

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100720

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110720

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120720

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130720

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees