KR100475847B1 - 기억 디바이스 및 상기 기억 디바이스에 대한 액세스 획득방법 - Google Patents

기억 디바이스 및 상기 기억 디바이스에 대한 액세스 획득방법 Download PDF

Info

Publication number
KR100475847B1
KR100475847B1 KR10-2001-0037960A KR20010037960A KR100475847B1 KR 100475847 B1 KR100475847 B1 KR 100475847B1 KR 20010037960 A KR20010037960 A KR 20010037960A KR 100475847 B1 KR100475847 B1 KR 100475847B1
Authority
KR
South Korea
Prior art keywords
data
identification information
storage
storage device
storage element
Prior art date
Application number
KR10-2001-0037960A
Other languages
English (en)
Other versions
KR20020003095A (ko
Inventor
노보루 아사우치
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20020003095A publication Critical patent/KR20020003095A/ko
Application granted granted Critical
Publication of KR100475847B1 publication Critical patent/KR100475847B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/17—Ink jet characterised by ink handling
    • B41J2/175—Ink supply systems ; Circuit parts therefor
    • B41J2/17503—Ink cartridges
    • B41J2/17543—Cartridge presence detection or type identification
    • B41J2/17546—Cartridge presence detection or type identification electronically
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J13/00—Devices or arrangements of selective printing mechanisms, e.g. ink-jet printers or thermal printers, specially adapted for supporting or handling copy material in short lengths, e.g. sheets
    • B41J13/10—Sheet holders, retainers, movable guides, or stationary guides
    • B41J13/103—Sheet holders, retainers, movable guides, or stationary guides for the sheet feeding section
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J29/00—Details of, or accessories for, typewriters or selective printing mechanisms not otherwise provided for
    • B41J29/38—Drives, motors, controls or automatic cut-off devices for the entire printing mechanism
    • B41J29/393—Devices for controlling or analysing the entire machine ; Controlling or analysing mechanical parameters involving printing of test patterns
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2202/00—Embodiments of or processes related to ink-jet or thermal heads
    • B41J2202/01—Embodiments of or processes related to ink-jet heads
    • B41J2202/17—Readable information on the head

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Ink Jet (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Read Only Memory (AREA)
  • Details Of Rigid Or Semi-Rigid Containers (AREA)
  • Static Random-Access Memory (AREA)
  • Storage Device Security (AREA)
  • Memory System (AREA)
  • Accessory Devices And Overall Control Thereof (AREA)

Abstract

본 발명은, 식별 데이터가 쉽게 재기록될 수 있게 하고, 짧은 시간 기간에 데이터 기록 동작의 정상적인 완료를 보장하는 기억 디바이스(device)를 제공한다. 본 발명의 기억 디바이스에서, ID 비교기는 호스트(host) 컴퓨터로부터 송신된 식별 데이터가 메모리 어레이에 격납된 식별 데이터와 일치하는지의 여부를 결정한다. 일치하는 경우, ID 비교기는 액세스 인에이블 신호(EN)를 동작 코드 디코더에게 전달한다. 동작 코드 디코더는 기록/판독 명령을 분석하여, 분석의 결과에 기초하여 메모리 어레이에 관한 데이터 전송의 방향을 전환하고, I/O 제어기에게 데이터 단자(DT)와 연결되는 신호 라인의 높은 임피던스 설정을 변경할 것을 요구한다. 이러한 일련의 처리는 어드레스 카운터 상의 카운트에 의해 명시된 메모리 어레이의 어드레스에 대해 액세스할 수 있게 한다.

Description

기억 디바이스 및 상기 기억 디바이스에 대한 액세스 획득 방법{ACCESS TO PRINTING MATERIAL CONTAINER}
본 발명은 버스를 통해서 상호 연결된 기억 디바이스들에 관한 것이다. 좀더 상세하게, 본 발명은, 버스를 통해서 서로 연결되는 복수의 기억 디바이스들중에서 원하는 기억 디바이스를 식별하는 기법에 관한 것이다.
메모리 모듈에 포함된 복수의 기억 디바이스들(메모리들)중 원하는 기억 디바이스를 선택하여, 선택된 기억 디바이스로/로부터의 데이터 기록/판독 동작을 수행하기 위해서 다양한 기법들이 제안되어왔다. 버스를 통해서 데이터 신호 라인과 클록 신호 라인으로 연결된 복수의 기억 디바이스들을 포함하는 시스템에서, 하나의 실용적인 기법은, 식별 정보가 약간은 물리적인 방식으로, 예컨대 풀-업 레지스턴스(pull-up resistance)를 사용하여 각 기억 디바이스에 미리 보유되게 하며, 상기 식별 정보에 기초하여 원하는 기억 디바이스에 대한 액세스를 획득한다. 이러한 기법에서, 송신되는 데이터 어레이(array)는 데이터 어레이의 시작을 나타내는 시작 비트와, 데이터 어레이의 끝을 나타내는 종단(end) 비트를 포함한다. 각 기억 디바이스에 대한 액세스는 시작 비트, 종단 비트 및 클록 신호의 결합에 의해 명시된다.
또 다른 실용적인 기법은, 데이터 신호 라인과 클록 신호 라인 외에 칩 선택 신호 라인들을 사용하며, 원하는 기억 디바이스를 선택하기 위해서 칩 선택 신호를 송신한다. 이러한 기법은, 복수의 기억 디바이스들 중에서 칩 선택 신호를 수신하는 기억 디바이스에 대해서만 액세스를 획득하여, 액세스된 기억 디바이스로/로부터의 기록/판독 동작을 수행한다.
예컨대, 풀-업 레지스턴스를 사용하여 물리적인 식별 정보를 기억 디바이스에 기억하는 상기 전자의 기법에서는, 그러나 각 기억 디바이스에 기억된 식별 정보를 재기록하는 것이 실제 불가능하다. 따라서, 이러한 기법은 재활용하기에 적합하지 않다. 각 기억 디바이스에 대한 액세스는 시작 비트, 종단 비트 및 클록 신호의 결합에 의해 명시된다. 상기 기억 디바이스에 액세스하는 동안에 전원을 우발적으로 차단하는 경우, 데이터 기록 동작은 정상적으로 마무리될 수 없다.
후자의 기법은 기억 디바이스의 개수에 대응하는 복수의 칩 선택 신호 라인들을 필요로 한다. 이것은, 바람직하지 않게도 신호 라인들의 막중한 기록 로드(load)를 필요로 하며, 레이아웃(layout)의 설계를 복잡하게 한다. 단 하나의 칩 선택 신호 라인이 액세스에 이용되며, 이것은 신호 라인들의 이용 효율을 악화시킨다.
따라서, 본 발명의 목적은, 식별 데이터가 쉽게 재기록되게 하고, 짧은 시간 기간에 데이터 기록 동작의 정상적인 완료를 보장하는 기억 디바이스를 제공하는 것이다.
상기 목적 및 기타 관련된 목적들의 적어도 일부분은 본 발명의 제 1 양상에 의해서 얻어지며, 이러한 제 1 양상은 클록 신호 라인, 데이터 신호 라인 및 리셋 신호 라인을 갖는 인쇄 장치에 착탈가능하게 장착된 인쇄 물질 용기에 관한 것이다. 본 발명의 제 1 양상에서의 인쇄 물질 용기는, 인쇄 물질을 수용하는 수용 유닛과; 인쇄 장치의 클록 신호 라인을 통해서 전달된 클록 신호를 수신하는 클록 단자와; 데이터 신호를 인쇄 장치의 데이터 신호 라인에 및 이 라인으로부터 송신하는 데이터 단자와; 인쇄 장치의 리셋 신호 라인을 통해서 전달된 리셋 신호를 수신하는 리셋 단자와; 순차적으로 액세스되는 복수의 불휘발성 기억 영역을 갖는 기억 소자와; 입력 리셋 신호의 제 1 레벨로 초기화되며, 리셋 신호가 제 2 레벨로 전환될 때(switch over), 입력 클록 신호와 동기적으로 데이터 신호에 따라서 기억 소자로/로부터의 데이터 기록/판독 동작을 수행하는 기억 소자 제어 유닛을 포함한다.
본 발명의 제 1 양상에 따른 인쇄 물질 용기에서, 기억 소자로/로부터의 데이터 기록/판독 동작은 트리거(trigger)인 리셋 신호 레벨의 변동에 응답하여 수행된다. 이러한 구성은 복수의 인쇄 물질 용기(기억 소자들) 중에서 원하는 인쇄 물질 용기(기억 소자)로/로부터의 데이터 기록/판독 동작을 가능케 한다.
본 발명의 제 1 양상에 따른 인쇄 물질 용기에서, 데이터는 비트 단위로 기억 소자에 기록되는 것이 바람직하다. 이러한 구성은 데이터가 빠르게 기록될 수 있게 한다. 심지어 리셋 신호가 기록 동작 동안에 입력될 때에도, 이러한 구성은 임의의 비정상적인 데이터의 변환 없이 데이터 기록 동작의 정상적인 완료를 보장한다.
본 발명의 제 1 양상의 인쇄 물질 용기의 하나의 바람직한 실시예에 따라서, 기억 소자는 식별 정보를 기억한다. 기억 소자 제어 유닛은, 데이터 단자를 기억 소자와 연결하는 데이터 버스와; 클록 단자를 통한 클록 신호 입력과 동기적으로 카운트를 증가시키며, 리셋 단자를 통한 리셋 신호의 입력에 응답하여 초기 값으로 상기 카운트를 리셋하는 어드레스 카운터와; 상기 기억 소자와 데이터 버스 둘 다에 전기적으로 연결되며, 상기 데이터 버스에 관한 데이터 전송 방향뿐만 아니라 상기 기억 소자에 관한 데이터 전송 방향을 제어하는 입-출력 제어기와; 상기 인쇄 물질 용기의 식별을 위해 상기 인쇄 물질 용기에 할당되며, 데이터 버스를 통해 입력되는 인쇄 물질 용기 식별 정보와 상기 기억 소자에 기억된 식별 정보가 일치 또는 불일치하는지를 결정하기 위해서 이들 두 식별 정보를 비교하는 비교기와; 상기 두 식별 정보가 일치하는 경우, 상기 데이터 신호에 따라서 상기 기억 소자로/로부터의 데이터 판독/기록 동작을 허용하는 판독/기록 인에이블 유닛을 포함한다.
위의 구성은 원하는 인쇄 물질 용기(기억 디바이스)에 대해서만 액세스를 허용한다. 특히, 복수의 인쇄 물질 용기를 포함하는 시스템에서, 이러한 구성은 복수의 인쇄 물질 용기중에서 선택된 원하는 인쇄 물질 용기에 대한 기록 또는 판독 동작을 위한 액세스를 보장한다. 기억 소자로의 데이터 기록 동작은, 인쇄 물질 용기의 기억 디바이스가 갖는 식별 정보와 입력된 식별 정보가 일치 또는 불일치하는지를 결정하기 위해서 이들을 비교하는 동안에는 허용되지 않는다. 이것은 기억 소자에 격납된 식별 정보의 판독 전용 상태(read only state)를 유지하게 한다.
본 발명의 제 1 양상에 따른 인쇄 물질 용기의 하나의 바람직한 구성에서, 입-출력 제어기는 리셋 신호의 입력에 응답하여 초기 설정으로서 기억 소자에 관한 데이터 전송의 방향을 판독 방향으로 세팅하며, 데이터 버스와의 연결을 차단한다. 이러한 구성은 기억 소자가 트리거인 리셋 신호의 입력에 응답하여 판독 전용 상태로 세팅될 수 있게 한다.
본 발명의 제 1 양상의 하나의 바람직한 실시예에 따라서, 인쇄 물질 용기는, 데이터 버스와 비교기에 연결되고, 비교기에 의한 결정의 결과가 인쇄 물질 용기 식별 정보가 기억 소자에 기억된 식별 정보와 일치함을 나타낼 때 데이터 버스를 통해 입력된 기록/판독 명령 입력을 분석하며, 이 분석 결과에 기초하여 데이터 버스에 관한 데이터 전송의 방향을 전환할 것을 입-출력 제어기에 요구하는 명령 디코더(동작 코드 디코더) 를 또한 포함한다. 입-출력 제어기는, 명령 디코더가 기록/판독 명령에 대한 분석을 완료할 때까지, 상기 초기화시에 있어서의 기억 소자에 관한 데이터 전송 방향과 데이터 버스와의 연결의 차단 상태를 유지한다.
이러한 실시예는 데이터가 선택된 인쇄 물질 용기에 포함된 기억 디바이스로 기록되고, 이 디바이스로부터 판독될 수 있게 한다. 이러한 구성은, 판독/기록 명령에 대한 분석을 완료할 때까지 기억 소자로/로부터의 데이터 기록/판독 동작을 금지한다. 이것은 데이터가 기억 소자의 특정한 위치에서 기록되거나 이 위치로부터 판독되게 한다.
본 발명의 제 1 양상에 따른 또 다른 바람직한 실시예에 따라서, 인쇄 물질 용기는, 테스트 모드 신호 라인과 연결되는 테스트 단자와; 상기 테스트 단자와 연결되며, 테스트 모드 신호의 입력을 검출하는 테스트 모드 제어기를 또한 포함한다. 기억 소자는 기억 영역의 헤드(head) 위치와 사전에 결정된 위치 사이에 특정한 섹션(section)을 가지며, 여기서 특정한 섹션에는 사전에 결정된 조건 아래에서 기록 동작이 행해지며, 그 밖의 다른 조건에서는 재기록 불가능한 방식으로 식별 정보를 격납한다. 여기서, 사전에 결정된 조건은 테스트 모드 신호 입력의 검출이다. 이러한 구성은 데이터가 기억 소자의 특정한 섹션에 기록될 수 있게 한다.
위의 실시예에 대한 하나의 바람직한 양상에서, 테스트 모드 제어기는, 테스트 모드 신호 입력을 검출할 때 테스트 모드 명령을 이 테스트 모드 명령을 분석하기 위해서 명령 디코더에 출력하며, 명령 디코더가 테스트 모드 명령에 대한 분석을 완료할 때까지 어드레스 카운터 상의 카운트의 증가를 금지시킨다. 명령 디코더는, 테스트 모드 명령을 분석한 이후에 입-출력 제어기에게 기억 소자로의 기록 동작과 데이터 버스의 해방(release)을 수행할 것을 요구한다. 입-출력 제어기는, 명령 디코더로부터의 요구에 응답하여 기억 소자로의 기록 동작과 데이터 버스의 해방을 수행한다. 이러한 실시예의 또 다른 바람직한 양상에서, 명령 디코더는, 테스트 모드 명령을 분석한 이후에 기억 소자로부터의 판독 동작과 데이터 버스의 해방을 수행할 것을 요구한다. 입-출력 제어기는, 명령 디코더의 요구에 응답하여 기억 소자로부터의 판독 동작과 데이터 버스의 해방을 수행한다.
위의 구성은, 두 식별 정보가 일치함을 나타내는 결정의 결과를 비교기로부터 수신하지 않고 명령 디코더를 활성화할 수 있게 한다. 입-출력 제어기는, 데이터 버스의 해방뿐만 아니라 기억 소자로/로부터의 데이터 기록/판독 동작을 수행한다. 어드레스 카운터 상의 카운트 증가는, 명령 디코더가 테스트 모드 명령에 대한 분석을 완료할 때까지는 금지된다. 따라서, 데이터는 기억 소자의 헤드 위치로부터 기록될 수 있다. 이러한 구성은 기억 소자에 격납된 식별 정보가 재기록될 수 있게 한다. 명령 디코더가 테스트 모드 명령에 대한 분석을 완료할 때까지 어드레스 카운터 상에서의 카운트 증가를 금지시키는 구성은 또한 데이터가 기억 소자의 헤드 위치로부터 판독될 수 있게 한다.
본 발명의 제 1 양상에 따른 인쇄 물질 용기에서, 기억 소자가 데이터를 기록할 수 있는 기록 가능한 데이터 영역을 식별 정보의 기억 영역 이후에 갖는 것이 바람직하다. 적어도 인쇄 물질의 양에 관계된 데이터는 기록 가능한 데이터 영역에 기록될 수 있을 것이다. 기억 소자가 기억 영역의 헤드 위치와 사전에 결정된 위치 사이에 특정한 섹션을 갖는 것이 또한 바람직하며, 여기서 특정한 섹션에는 사전에 결정된 조건 아래에서 기록 동작이 행해지며, 그렇지 않으면 재기록 불가능한 방식으로 식별 정보가 격납된다. 이러한 구성은 헤드 위치와 사전에 결정된 위치 사이의 특정한 섹션이 판독 전용 영역으로 사용될 수 있게 한다.
본 발명의 제 2 양상은, 인쇄 물질 용기에 착탈가능하게 장착되며, 클록 신호 라인, 데이터 신호 라인 및 리셋 신호 라인에 연결되는 불휘발성 기억 디바이스이다. 본 발명의 제 2 양상에서의 기억 디바이스는, 순차적으로 액세스되는 복수의 불휘발성 기억 영역을 갖는 기억 소자와; 입력 리셋 신호의 제 1 레벨로 초기화되며, 상기 리셋 신호가 제 2 레벨로 전환될 때 입력 클록 신호와 동기화되는 데이터 신호에 따라서 상기 기억 소자로/로부터의 데이터 기록/판독 동작을 수행하는 기억 소자 제어 유닛을 포함한다.
본 발명의 제 2 양상에서의 기억 디바이스는 본 발명의 제 1 양상에서의 인쇄 물질 용기의 기억 디바이스와 동일한 기능 및 효과를 나타낸다. 본 발명의 제 1 양상에서의 인쇄 물질 용기에 관해서 위에서 논의된 다양한 구성 및 실시예들은 본 발명의 제 2 양상에서의 기억 디바이스에 또한 응용될 수 있다.
본 발명의 제 3 양상은 복수의 인쇄 물질 용기에 의해 실현되며, 이때 각 인쇄 물질 용기는 용기 상에 배치되고, 클록 단자, 데이터 단자 및 리셋 단자를 가지며, 버스를 통해서 제어 유닛과 연결된 불휘발성 기억 디바이스를 포함한다. 제어 유닛은, 클록 신호를 생성하는 클록 신호 생성 회로와, 리셋 신호를 생성하는 리셋 신호 생성 회로와, 복수의 인쇄 물질 용기중에서 원하는 인쇄 물질 용기를 식별하기 위해 식별 정보를 출력하는 식별 정보 출력 회로와, 출력 식별 정보와 판독/기록 명령을 포함하는 데이터 어레이를 클록 신호와 동기적으로 데이터 신호 라인에 송신하는 데이터 출력 회로를 갖는다. 본 발명의 제 3 응용에서의 인쇄 물질 용기들 각각은, 데이터 단자와 연결되는 데이터 버스와; 각 인쇄 물질 용기에 할당된 다른 식별 정보를 격납하고, 순차적으로 액세스되는 기억 영역을 갖는 기억 소자와; 상기 데이터 버스에 연결되며, 상기 기억 소자에 격납된 식별 정보가 상기 제어 유닛으로부터 출력된 식별 정보와 일치 또는 불일치하는지를 결정하기 위해서 이들 두 식별 정보를 비교하는 비교기와; 상기 기억 소자와 상기 데이터 버스 사이에 삽입되며 상기 데이터 버스에 관한 데이터 전송 방향뿐만 아니라 상기 기억 소자에 관한 데이터 전송 방향을 제어하는 입-출력 제어기와; 상기 비교기와 데이터 버스에 연결되며, 상기 비교기에 의한 결정의 결과가 상기 제어 유닛으로부터의 식별 정보 출력이 상기 기억 소자에 격납된 식별 정보와 일치함을 나타낼 때 상기 데이터 버스를 통해서 상기 기록/판독 명령 입력을 분석하며, 상기 입-출력 제어기에게 이러한 분석의 결과에 기초하여 상기 데이터 버스에 관한 데이터 전송의 방향을 전환할 것을 요구하는 명령 디코더를 포함한다.
본 발명의 제 3 양상의 구성은 원하는 인쇄 물질 용기가 선택을 위한 임의의 독점적인 신호 라인 없이 복수의 인쇄 물질 용기중에서 선택될 수 있게 한다. 기억 소자로의 데이터 기록 동작은, 기억 디바이스에 격납된 식별 정보와 입력 식별 정보가 일치 또는 불일치하는지를 결정하기 위해서 이들을 비교하는 동안에는 허용되지 않는다. 이것은 기억 소자에 격납된 식별 정보의 판독 전용 상태를 유지하게 한다. 데이터는 선택된 기억 디바이스에만 기록되며, 선택된 기억 디바이스로부터만 판독될 수 있다.
본 발명의 제 3 양상의 하나의 바람직한 실시예에 따라서, 인쇄 물질 용기는 각각은, 액세스되는 기억 소자의 기억 영역에서의 위치를 명시하기 위해서 클록 단자를 통한 클록 신호 입력과 동기적으로 카운터 상의 카운트를 증가시키며, 상기 카운트를 초기화 시의 초기 값으로 리셋하는 어드레스 카운터를 또한 포함한다. 입-출력 제어기는 초기 설정으로서 기억 소자에 관한 데이터 전송 방향을 판독 방향으로 세팅하고, 데이터 버스에 관한 데이터 전송을 차단하며, 명령 디코더가 기록/판독 명령에 대한 분석을 완료할 때까지 초기 설정을 유지한다.
이러한 실시예는 선택된 인쇄 물질 용기에 포함된 기억 디바이스로/로부터의 데이터 기록/판독 동작을 보장한다. 기억 소자로/로부터의 데이터 기록/판독 동작은 기록/판독 명령에 대한 분석이 완료될 때까지 금지된다. 이러한 구성은 데이터가 기억 소자의 사전에 결정된 위치에 기록되거나 이 위치로부터 판독될 수 있게 한다.
본 발명의 제 3 양상에서, 각 기억 디바이스들의 비교기들이 모든 기억 디바이스에 공통인 공통 식별 정보를 갖는 것이 바람직하다. 이러한 구성은 모든 인쇄 물질 용기들을 액세스되는 원하는 인쇄 물질 용기로서 선택할 수 있게 한다.
본 발명의 제 3 양상의 또 다른 바람직한 실시예에 따라서, 제어 유닛에 포함된 전원 보상 회로는, 주(general) 전원 차단 후 사전에 결정된 시간 기간 동안에 보상 전원을 인쇄 물질 용기들 각각에 공급한다. 리셋 신호는, 제어 유닛에 전원을 공급하기 시작하는 경우와, 전원을 차단하는 경우중 적어도 하나에서 생성된다. 데이터 기록 동작 동안에 리셋 신호의 입력을 검출하는 경우에, 데이터의 데이터 단자로의 송신은 즉시 종료되며, 전원 보상 회로가 보상 전원을 공급할 때 우선권을 갖는 데이터가 각 데이터 단자에 하나씩 즉시 송신되어 사전에 결정된 시간 기간 동안에 완전히 기록된다.
심지어 전원을 우발적으로 차단하는 경우에도, 이러한 구성은, 예컨대 인쇄 물질로 사용되는 잉크 소비량 또는 남은 잉크의 양에 대한 데이터와 같은 우선권을 갖는 데이터가 기억 소자에 완전히 기록되게 할 수 있다.
본 발명의 제 3 양상에서, 클록 단자에 대한 클록 신호 입력은, 판독 명령을 출력하는 경우의 주기보다 기록 명령을 입력하는 경우에 더 긴 주기를 가질 것이다. 이러한 구성은 데이터 기록 동작을 위한 충분한 시간 기간을 보장하는 반면, 기억 디바이스에 대한 액세스 시간을 단축한다.
본 발명의 제 3 양상의 또 다른 바람직한 실시예에 따라서, 복수의 인쇄 물질 용기가 인쇄 물질 용기 검출 신호 라인을 갖는 모듈 기판 상에 배치되며(mounted), 이러한 신호 라인은 각 인쇄 물질 용기와의 직렬(cascade) 연결을 제공하도록 상기 모듈 기판 상에 놓이며, 하나의 접지된 종단 및 제어 유닛과 연결되는 다른 종단을 갖는다. 제어 유닛은, 모든 인쇄 물질 용기들이 인쇄 물질 용기 검출 신호 라인의 값에 기초하여 모듈 기판에 적절하게 배치되는지의 여부를 결정한다.
실시예는 인쇄 물질 용기의 모듈 기판에 대한 적절한 또는 부적절한 장착을 검출한다. 이러한 구성은, 예컨대 기억 디바이스들을 각각 갖는 잉크젯 프린터를 위한 잉크 카트리지(cartridge)들이 적절하게 잉크 카트리지 홀더(holder)에 장착되었는지의 여부를 결정하는데 채택된다.
본 발명의 제 3 양상에서, 제어 유닛이, 인쇄 물질 용기 검출 신호 라인이 접지 전압을 나타낼 때 모든 인쇄 물질 용기가 모듈 기판 상에 적절하게 배치됨을 결정하는 것이 바람직하다. 제어 유닛이, 인쇄 물질 용기 검출 신호 라인이 접지 전압이 아닌 전압을 나타낼 때 적어도 하나의 인쇄 물질 용기가 모듈 기판 상에 적절하게 배치되지 않음을 결정하는 것이 또한 바람직하다.
본 발명의 제 3 양상에서, 기억 소자는 각 인쇄 물질 용기에 수용되는 인쇄 물질 유형에 관한 다양한 데이터를 격납할 수 있다. 하나의 바람직한 구성에서, 각 인쇄 물질 용기로의 전원 공급은 제어 유닛이 데이터 기록/판독 동작을 수행할 때에만 허용된다. 이러한 구성은 요구에 따른 기억 디바이스로의 전원 공급을 보장한다.
본 발명의 제 4 양상은, 클록 단자, 데이터 단자 및 리셋 단자를 가지며, 버스를 통해 제어 유닛과 각각 연결되는 복수의 불휘발성 기억 디바이스들에 의해 실현된다. 제어 유닛은, 클록 신호를 생성하는 클록 신호 생성 회로와, 리셋 신호를 생성하는 리셋 신호 생성 회로와, 복수의 기억 디바이스들 중에서 원하는 기억 디바이스를 식별하기 위해 식별 정보를 출력하는 식별 정보 출력 회로와, 출력 식별 정보와 기록/판독 명령을 포함하는 데이터 어레이를 데이터 신호 라인에 클록 신호와 동기적으로 송신하는 데이터 출력 회로를 갖는다. 본 발명의 제 4 양상의 기억 디바이스 각각은, 데이터 단자와 연결되는 데이터 버스와; 순차적으로 액세스되는 기억 영역을 갖는 기억 소자와; 상기 데이터 버스와 연결되며, 제어 유닛의 데이터 출력 회로와 식별 정보 출력 회로를 통해 출력된 식별 정보가 상기 기억 소자에 격납된 식별 정보와 일치 또는 불일치하는 지를 결정하기 위해서 이들 두 식별 정보를 비교하는 비교기와; 상기 기억 소자와 상기 데이터 버스 사이에 삽입되며, 상기 데이터 버스에 관한 데이터 전송 방향뿐만 아니라 상기 기억 소자에 관한 데이터 전송 방향을 제어하는 입-출력 제어기와; 상기 데이터 버스와 상기 비교기에 연결되며, 상기 비교기에 의한 결정의 결과가 상기 제어 유닛으로부터 출력된 식별 정보가 상기 기억 소자에 격납된 식별 정보와 일치함을 나타낼 때 상기 데이터 버스를 통해서 기록/판독 명령 입력을 분석하여, 상기 분석의 결과에 기초하여 상기 데이터 버스에 관한 데이터 전송 방향을 전환할 것을 상기 입-출력 제어기에게 요구하는 명령 디코더를 포함한다.
본 발명의 제 4 양상에서의 기억 디바이스는 본 발명의 제 3 양상에서의 인쇄 물질 용기에서의 기억 디바이스와 동일한 기능 및 효과를 나타낸다. 본 발명의 제 3 양상에서의 인쇄 물질 용기에 관해 위에서 논의된 다양한 구성 및 실시예는 본 발명의 제 4 양상에서의 기억 디바이스에도 응용될 수 있다.
본 발명의 제 5 양상은 또한 클록 신호 라인, 데이터 신호 라인 및 리셋 신호 라인을 갖는 인쇄 장치에 착탈가능하게 장착된 인쇄 물질 용기에 관한 것이다. 본 발명의 제 5 양상에서의 인쇄 물질 용기는, 인쇄 물질을 수용하는 수용 유닛과; 인쇄 장치의 클록 신호 라인과 버스를 통해서 연결되는 클록 단자와; 버스를 통해 인쇄 장치의 데이터 신호 라인과 연결되는 데이터 단자와; 상기 인쇄 장치의 리셋 신호 라인과 상기 버스를 통해서 연결되는 리셋 단자와; 불휘발성 기억 영역을 가지며, 상기 클록 단자를 통해 입력된 클록 신호와, 상기 데이터 단자를 통해 입력 및 출력되는 데이터 신호에 기초하여 판독/기록 동작이 행해지기 쉬운 기억 소자와; 상기 데이터 신호에 포함되고, 상기 인쇄 물질 용기를 식별하기 위해서 상기 인쇄 물질 용기에 할당되는 인쇄 물질 용기 식별 정보가 상기 기억 소자에 미리 격납된 식별 정보와 일치 또는 불일치하는지를 결정하기 위해서 이들 두 식별 정보를 비교하는 비교기와; 상기 비교기가 상기 두 식별 정보가 일치함을 결정할 때, 상기 기억 소자로/로부터의 상기 기록/판독 동작을 허용하는 입-출력 제어기를 포함한다.
본 발명의 제 5 양상에 따른 인쇄 물질 용기에서, 상기 기억 소자에 미리 격납된 식별 정보는 상기 데이터 신호에 포함된 인쇄 물질 용기 식별 정보와 비교되며, 이는 두 식별 정보가 일치 또는 불일치하는지를 결정하기 위해서 이다. 이러한 구성은 데이터 기록/판독 동작이 복수의 인쇄 물질 용기(기억 소자들)중에서 선택된 원하는 인쇄 물질 용기(기억 소자)에 관해 수행될 수 있게 한다.
본 발명의 제 5 양상에 따른 인쇄 물질 용기에서, 식별 정보는 기억 소자에 격납될 수 있다. 입-출력 제어기가, 리셋 단자를 통한 리셋 신호 입력이 사전에 결정된 조건을 충족할 때에만 기억 소자로/로부터의 기록/판독 동작을 허용하는 것이 바람직하다. 이러한 구성에서, 기억 소자로/로부터의 판독/기록 동작은 리셋 신호에 의해 제어된다.
본 발명의 제 5 양상에 따른 인쇄 물질 용기에서, 기억 소자가 클록 신호와 동기화되어 순차적으로 액세스되는 것이 바람직하다. 기억 소자는 인쇄 물질 용기에 보관되는 인쇄 물질의 양에 관한 정보를 가지며, 식별 정보는 인쇄 물질의 양에 관한 정보에 앞서 액세스되는 특정한 위치에 격납되는 것이 또한 바람직하다. 이러한 구성은 식별 정보가 먼저 판독될 수 있게 한다.
본 발명의 제 5 양상에 따른 인쇄 물질 용기에서, 사전에 결정된 조건은 리셋 단자를 통해 입력되는 리셋 신호가 신호의 상태를 제 1 레벨에서 제 2 레벨로 전환하는 것일 것이다. 따라서, 기억 소자로/로부터의 기록/판독 동작은 트리거인 리셋 신호 레벨에서의 변동에 응답하여 제어될 수 있다.
본 발명의 제 6 양상은 또한 클록 신호 라인, 데이터 신호 라인 및 리셋 신호 라인과 연결되며, 인쇄 물질 용기에 착탈가능하게 장착된 불휘발성 기억 디바이스에 관한 것이다. 본 발명의 제 6 양상에서의 기억 디바이스는, 불휘발성 기억 영역을 가지며, 상기 클록 신호 라인을 통해 입력된 클록 신호와 상기 데이터 신호 라인을 통해 입력 및 출력된 데이터 신호에 기초하여 기록/판독 동작이 행해지기 쉬운 기억 소자와; 상기 데이터 신호에 포함되고, 상기 인쇄 물질 용기를 식별하기 위해 상기 인쇄 물질 용기에 할당되는 인쇄 물질 용기 식별 정보가 상기 기억 소자에 미리 격납된 식별 정보와 일치 또는 불일치하는지를 결정하기 위해서 상기 두 식별 정보를 비교하는 비교기와; 상기 비교기가 상기 두 식별 정보가 일치함을 결정할 때 상기 기억 소자로/로부터의 판독/기록 동작을 허용하는 입-출력 제어기를 포함한다.
본 발명의 제 6 양상에서의 기억 디바이스는, 본 발명의 제 5 양상에서의 인쇄 물질 용기에서의 기억 디바이스와 동일한 기능 및 효과를 나타낸다. 본 발명의 제 5 양상에서의 인쇄 물질 용기에 관해 위에서 논의된 다양한 구성 및 실시예는 본 발명의 제 6 양상에서의 기억 디바이스에서 또한 응용될 수 있다.
본 발명의 제 7 양상은 또한 복수의 인쇄 물질 용기 및 제어 유닛을 포함하는 기억 시스템에 관한 것이다. 각 인쇄 물질 용기는, 버스를 통해서 클록 신호 라인, 데이터 신호 라인 및 리셋 신호 라인과 연결되는 불휘발성 기억 디바이스와 인쇄 물질을 수용하는 수용 유닛을 갖는다. 제어 유닛은 클록 신호 라인, 데이터 신호 라인 및 리셋 신호 라인을 통해서 인쇄 물질 용기에 포함된 기억 디바이스와 연결된다. 제어 유닛은, 클록 신호를 생성하는 클록 신호 생성 회로와; 기억 디바이스를 초기화하기 위한 리셋 신호를 생성하는 리셋 신호 생성 회로와; 복수의 인쇄 물질 용기중에서 원하는 인쇄 물질 용기에 포함된 기억 디바이스를 식별하기 위해서 식별 정보를 출력하는 식별 정보 출력 회로와; 출력 식별 정보 및 기록/판독 명령을 포함하는 데이터 어레이를 클록 신호와 동기적으로 데이터 신호 라인에 송신하는 데이터 출력 회로를 포함한다. 각 인쇄 물질 용기에 포함된 기억 디바이스는, 데이터 신호 라인과 연결되는 데이터 버스와; 순차적으로 액세스되는 기억 영역을 갖는 기억 소자와; 상기 데이터 버스와 연결되며, 상기 제어 유닛으로부터 출력된 식별 정보가 상기 기억 소자에 격납된 식별 정보와 일치 또는 불일치하는지를 결정하기 위해서 이들 두 식별 정보를 비교하는 비교기와; 상기 기억 소자와 상기 데이터 버스 사이에 삽입되며, 상기 데이터 버스에 관한 데이터 전송 방향뿐만 아니라 상기 기억 소자에 관한 데이터 전송 방향을 제어하는 입-출력 제어기와; 상기 데이터 버스와 상기 비교기에 연결되고, 상기 비교기에 의한 결정의 결과가, 상기 제어 유닛으로부터 출력된 식별 정보가 상기 기억 소자에 격납된 식별 정보와 일치함을 나타낼 때, 상기 데이터 버스를 통해 입력된 기록/판독 명령을 분석하며, 상기 분석 결과에 기초하여 상기 데이터 버스에 관한 데이터 전송의 방향을 전환할 것을 상기 입-출력 제어기에게 요구하는 명령 디코더를 포함한다.
본 발명의 제 7 양상의 구성은, 선택을 위한 임의의 독점적인 신호 라인 없이 원하는 인쇄 물질 용기가 복수의 인쇄 물질 용기중에서 선택될 수 있게 한다. 기억 소자로의 데이터 기록 동작은, 기억 디바이스에 격납된 식별 정보와 입력 식별 정보가 일치 또는 불일치하는지를 결정하기 위해서 이들을 비교하는 동안에 허용되지 않는다. 이것은 기억 소자에 격납된 식별 정보의 판독 전용 상태를 유지하게 한다. 데이터는 선택된 기억 디바이스에만 기록되며, 이 디바이스로부터만 판독될 수 있다.
본 발명의 제 7 양상에서의 기억 시스템의 하나의 바람직한 실시예에 따라서, 각 인쇄 물질 용기에 포함된 기억 디바이스는 어드레스 카운터를 또한 포함하며, 이 어드레스 카운터는 액세스되는 기억 소자의 기억 영역에서의 위치를 명시하기 위해서 클록 신호 라인을 통해 입력된 클록 신호와 동기적으로 카운터 상의 카운트를 증가시키며, 상기 카운트를 초기화 시에는 초기 값으로 리셋한다. 입-출력 제어기는 초기 설정으로서 기억 소자에 관한 데이터 전송 방향을 판독 방향으로 세팅하고, 데이터 버스에 관한 데이터 전송을 금지하며, 명령 디코더가 기록/판독 명령에 대한 분석을 완료할 때까지 상기 초기 설정을 유지한다.
기억 소자로/로부터의 데이터 기록/판독 동작은 기록/판독 명령에 대한 분석을 완료할 때까지 금지된다. 이러한 구성은 데이터가 기억 소자의 사전에 결정된 위치에 기록되며, 이 위치로부터 판독될 수 있게 한다.
본 발명의 제 7 양상에 따른 기억 시스템의 하나의 바람직한 실시예에서, 제어 유닛은 리셋 신호 생성 회로가 리셋 신호를 리셋 신호 라인에 출력하게 한다. 이때 제어 유닛은, 데이터 출력 회로가 액세스되는 원하는 인쇄 물질 용기에 포함된 기억 디바이스에 할당된 식별 정보와 기록/판독 명령을 포함하는 데이터 어레이를 상기 원하는 인쇄 물질 용기에서의 기억 디바이스에 대한 액세스를 획득하기 위해서 클록 신호와 동기적으로 데이터 신호 라인에 송신하게 한다.
본 발명의 제 7 양상에 따른 기억 시스템의 또 다른 바람직한 실시예에서, 각 인쇄 물질 용기에 포함된 기억 디바이스는, 어드레스 카운터가 카운터 상의 카운트를 리셋 신호 검출에 응답하여 초기 값으로 리셋하게 한다. 이때, 기억 디바이스는 비교기가, 데이터 버스에 송신된 식별 정보가 기억 소자에 격납된 식별 정보와 일치 또는 불일치하는지를 결정하기 위해서 이들 두 식별 정보를 비교하게 한다. 비교기에 의한 결정의 결과가 데이터 버스에 송신된 식별 정보가 기억 소자에 격납된 식별 정보와 일치함을 나타낼 때, 기억 디바이스는 명령 디코더가 데이터 버스에 송신된 기록/판독 명령을 분석하게 하여, 그 분석의 결과에 기초하여 데이터 버스에 관한 데이터 전송과 기억 소자에 관한 데이터 전송을 제어하며, 기억 소자의 원하는 위치에 데이터를 기록하는 동작과, 기억 소자로부터 데이터를 판독하는 동작중 어느 하나를 수행한다. 이러한 구성은 기억 소자로/로부터의 기록/판독 동작이 리셋 신호에 의해 제어될 수 있게 한다.
본 발명의 제 7 양상에 따른 기억 시스템에서, 제어 유닛의 식별 정보 출력 회로는 모든 기억 디바이스에 공통인 공통 식별 정보를 출력하며, 각 기억 디바이스의 비교기는 공통 식별 정보를 비교기에 보유할 것이다. 이러한 구성은 모든 인쇄 물질 용기가 액세스되는 원하는 인쇄 물질 용기로서 선택되는 것을 보장한다. 모든 인쇄 물질 용기의 기억 디바이스에 공통으로 기록되는 임의의 데이터가 존재할 때, 이러한 구성은 데이터가 모든 기억 디바이스에 동시에 기록될 수 있게 하며, 따라서 바람직하게도 기록 동작에 필요한 시간 기간을 단축한다.
본 발명의 제 7 양상에 따른 기억 시스템의 하나의 바람직한 실시예에 따라서, 제어 유닛은, 주 전원 차단 후 사전에 결정된 시간 기간 동안에 보상 전원을 공급하는 전원 보상 회로를 또한 포함한다. 제어 유닛에 포함된 리셋 신호 생성 회로는, 제어 유닛에 대한 전원 공급을 시작하는 경우와, 전원을 차단하는 경우중 적어도 어느 하나에 대한 리셋 신호를 생성한다. 데이터 기록 동작 동안의 리셋 신호 검출에 응답하여, 제어 유닛에 포함된 데이터 출력 회로는 데이터의 송신을 즉시 종료하고, 전원 보상 회로가 보상 전원을 공급할 때 그 즉시로 사전에 결정된 시간 기간 내에 완전히 기록되는 우선권을 갖는 데이터를 송신한다.
심지어 전원을 우발적으로 차단하는 경우에도, 이러한 구성은, 예컨대 인쇄 물질로 사용되는 잉크 소비량 또는 남은 잉크의 양에 대한 데이터와 같은 우선권을 갖는 데이터가 기억 소자에 완전히 기록될 수 있게 한다.
본 발명의 제 7 양상에 따른 기억 시스템에서, 제어 유닛에 포함된 클록 신호 생성 회로가 판독 명령을 출력하는 경우의 주기보다 데이터 출력 회로를 통해서 기록 명령을 출력하는 경우에 클록 신호의 주기를 연장시키는 것이 바람직하다. 이러한 구성은 데이터 기록 동작을 위한 충분한 시간 기간을 보장하는 반면, 기억 디바이스에 대한 액세스 시간은 단축한다.
본 발명의 제 7 양상의 하나의 바람직한 실시예에서, 기억 시스템은 모듈 기판을 또한 포함하며, 이 모듈 기판은 모듈 기판 상에 배치된 복수의 기억 디바이스를 가지며, 각 기억 디바이스와의 직렬 연결을 제공하며, 하나의 접지된 종단과 제어 유닛과 연결되는 다른 종단을 갖는, 기판 상에 놓인 기억 디바이스 검출 신호 라인을 갖는다. 제어 유닛은 기억 디바이스 검출 회로를 또한 가지며, 이러한 기억 디바이스 검출 회로는 기억 디바이스 검출 신호 라인의 값에 기초하여 모든 기억 디바이스들이 모듈 기판 상에 적절하게 배치되는지의 여부를 결정한다.
본 실시예는 인쇄 물질 용기가 모듈 기판에 적절하게 또는 부적절하게 장착되었는지를 검출한다. 이러한 구성은, 예컨대 각각 기억 디바이스를 갖는 잉크젯 프린터를 위한 잉크 카트리지가 잉크 카트리지 홀더에 적절하게 장착되는지의 여부를 결정하기 위해 채택된다.
본 발명의 제 7 양상에 따른 기억 시스템에서, 제어 유닛에 포함된 기억 디바이스 검출 회로가, 기억 디바이스 검출 신호 라인이 접지 전압을 나타낼 때 모든 기억 디바이스들이 모듈 기판 상에 적절하게 배치됨을 결정하는 것이 바람직하다.
본 발명의 제 7 양상에 따른 기억 시스템에서, 제어 유닛에 포함된 기억 디바이스 검출 회로가, 기억 디바이스 검출 신호 라인이 접지 전압이 아닌 전압을 나타낼 때 적어도 하나의 기억 디바이스가 모듈 기판 상에 적절하게 배치되지 않은 것을 결정하는 것이 또한 바람직하다.
본 발명의 제 7 양상에 따른 기억 시스템에서, 기억 디바이스는 각 인쇄 물질 용기에 수용된 인쇄 물질 유형에 관해 다양한 데이터를 격납할 것이다. 이러한 구성은, 적절한 정보가 프린터에 설치된 복수의 잉크 카트리지중에서 선택된 특정한 잉크 카트리지에 기록될 수 있게 한다. 각 기억 디바이스에 대한 전원 공급이, 제어 유닛이 기억 디바이스로/로부터의 데이터 기록/판독 동작을 수행할 때에만 허용되는 것이 또한 바람직하다. 이러한 구성은 요구에 따른 기억 디바이스로의 전원 공급을 보장한다.
본 발명의 제 7 양상에 따른 기억 시스템에서, 각 기억 디바이스에 포함된 기억 소자가 기억 영역의 헤드 위치와 사전에 결정된 위치 사이에 특정한 섹션을 가지며, 이때 상기 특정한 섹션은 사전에 결정된 조건 아래에서 기록 동작이 행해지며, 그 밖의 다른 조건에서는 재기록 불가능한 방식으로 식별 정보를 격납하는 것이 또한 바람직하다. 이러한 구성은 헤드 위치와 사전에 결정된 위치 사이의 특정한 섹션이 판독 전용 영역으로 사용될 수 있게 한다. 본 발명의 제 7 양상에 따른 기억 시스템에서, 클록 신호 라인, 데이터 신호 라인 및 리셋 신호 라인이 플렉시블(flexible) 케이블에 포함될 수 도 있다. 이러한 구성에서, 버스 연결은 플렉시블 케이블에서 신호 라인의 개수를 감소시킬 수 있으며, 그에 따라 플렉시블 케이블에 의해 야기된 탄성력의 작용은 방지 또는 감소될 수 있다.
본 발명의 제 8 양상은 복수의 인쇄 물질 용기들중의 원하는 인쇄 물질 용기에 장착된 기억 디바이스에 대한 액세스를 획득하는 방법에 관한 것이며, 여기서 각 인쇄 물질 용기는 버스를 통해서 클록 신호 라인, 데이터 신호 라인 및 리셋 신호 라인과 연결되며, 적절한 식별 정보를 격납하는 불휘발성 기억 디바이스를 갖는다. 본 발명의 제 8 양상의 방법은, 리셋 신호를 리셋 신호 라인에 출력하는 단계와; 액세스되는 원하는 인쇄 물질 용기에 포함되는 기억 디바이스에 할당된 식별 정보와 기록/판독 명령을 포함하는 데이터 어레이를 클록 신호와 동기적으로 데이터 신호 라인에 송신하는 단계를 포함한다.
본 발명의 제 8 양상의 방법은, 적절한 식별 정보가 기억 디바이스에 격납되므로 선택을 위한 임의의 독점적인 신호 라인 없이 원하는 인쇄 물질 용기를 선택할 수 있게 한다.
본 발명의 제 9 양상은, 인쇄 물질 용기에 장착된 기억 디바이스에서의 액세스 요구를 처리하는 방법에 관한 것이다. 인쇄 물질 용기는 기억 소자를 포함하는 기억 디바이스를 가지며, 이때 기억 소자는 순차적으로 액세스되는 기억 영역과, 식별 정보를 격납하기 위한 기억 영역의 헤드 위치와 사전에 결정된 위치 사이의 특정한 섹션을 갖는다. 기억 디바이스는, 클록 신호 라인에 연결된 클록 버스와, 데이터 신호 라인에 연결된 데이터 버스와, 리셋 신호 라인에 연결되는 리셋 버스를 또 다른 인쇄 물질 용기에 포함된 기억 디바이스와 공유한다. 본 발명의 제 9 양상의 방법은, 리셋 버스 상의 리셋 신호 검출에 응답하여 어드레스 카운터 상의 카운트를 초기 값으로 리셋하는 단계와; 상기 데이터 버스에 송신된 식별 정보가 상기 기억 소자에 격납된 식별 정보와 일치 또는 불일치하는지를 결정하기 위해서 이들 두 식별 정보를 비교하는 단계와; 상기 결정의 결과가 상기 데이터 버스에 송신된 식별 정보가 상기 기억 소자에 격납된 식별 정보와 일치함을 나타낼 때, 상기 데이터 버스에 송신된 기록/판독 명령을 분석하는 단계와; 상기 분석의 결과에 기초하여 상기 데이터 버스에 관한 데이터 전송과 상기 기억 소자에 관한 데이터 전송을 제어하는 단계와; 상기 어드레스 카운터 상의 카운트에 기초하여 상기 기억 소자의 원하는 위치에 데이터를 기록하는 동작과, 상기 기억 소자로부터 데이터를 판독하는 동작중 적어도 하나를 수행하는 단계를 포함한다.
본 발명의 제 9 양상의 방법은, 적절한 식별 정보가 기억 디바이스의 기억 소자에 격납되므로 선택을 위한 임의의 독점적인 신호 라인 없이 원하는 인쇄 물질 용기를 선택할 수 있게 한다.
순차적으로 액세스되는 기억 소자를 포함하는 불휘발성 기억 디바이스를 갖는 인쇄 물질 용기에서, 본 발명의 제 10 양상은 기억 소자에 있는 기억 영역의 헤드 위치와 사전에 결정된 위치 사이에 위치한 특정한 섹션에 식별 정보를 격납하는 방법이다. 본 발명의 제 10 양상의 방법은, 리셋 신호의 검출에 응답하여 어드레스 카운터 상의 카운트를 초기 값으로 리셋하며 클록 신호와 동기적으로 상기 카운트를 증가시키는 것을 금지하는 단계와; 상기 데이터 버스에 송신된 기록 명령에 응답하여 데이터 버스에 관한 데이터 전송 방향을 기록 방향으로 세팅하고, 상기 기억 소자에 관한 데이터 전송 방향을 기록 방향으로 세팅하는 단계와; 데이터 전송 방향에 대한 상기 세팅을 완료한 후 상기 클록 신호와 동기적으로 상기 어드레스 카운터 상의 카운트가 증가되게 하는 단계와; 상기 기억 소자에 있는 상기 기억 영역의 헤드 위치와 사전에 결정된 위치 사이에 식별 정보를 기록하고, 후속적으로 상기 어드레스 카운터 상의 상기 카운트에 따라서 데이터를 상기 기억 영역에 기록하는 단계를 포함한다.
이러한 구성은 식별 정보 및 기타 데이터가 테스트 모드에서 기록될 수 있게 한다. 식별 정보는 기억 영역의 헤드 위치로부터 기록될 수 있다.
순차적으로 액세스되는 기억 소자를 포함하는 불휘발성 기억 디바이스를 갖는 인쇄 물질 용기에서, 본 발명의 제 11 양상은 기억 소자의 기억 영역에 격납된 데이터를 기억 영역의 헤드 위치로부터 판독하는 방법이다. 본 발명의 제 11 양상에서의 방법은, 리셋 신호 검출에 응답하여 어드레스 카운터 상의 카운트를 초기 값으로 리셋하고, 클록 신호와 동기적으로 상기 카운트를 증가시키는 것을 금지하는 단계와; 데이터 버스에 송신된 판독 명령에 응답하여 상기 데이터 버스에 관한 데이터 전송 방향을 판독 방향으로 세팅하고, 상기 기억 소자에 관한 데이터 전송 방향을 판독 방향으로 세팅하는 단계와; 상기 데이터 전송 방향의 세팅을 완료한 후 상기 클록 신호와 동기적으로 상기 어드레스 카운터 상의 카운트를 증가시키는 단계와; 상기 어드레스 카운터 상의 상기 카운트에 따라서 상기 기억 소자의 기억 영역에 격납된 데이터를 상기 기억 영역의 헤드 위치로부터 판독하는 단계를 포함한다. 이러한 구성은 테스트 모드에서 데이터 판독을 가능하게 해준다.
순차적으로 액세스되는 기억 소자를 포함하는 불휘발성 기억 디바이스를 갖는 인쇄 물질 용기에서, 본 발명의 제 12 양상은, 기억 소자에 있는 기억 영역의 헤드 위치와 사전에 결정된 위치 사이에 위치한 특정한 섹션에 식별 정보를 격납하는 방법에 관한 것이다. 본 발명의 제 12 양상의 방법은, 기억 디바이스의 기억 소자에 격납된 식별 정보와 일치하는 하나의 식별 정보를 발견하기 위한 검색을 수행하는 단계와; 상기 기억 소자에 격납된 식별 정보와 일치하는 하나의 식별 정보가 발견될 때 상기 하나의 식별 정보와 기록 명령을 상기 기억 디바이스에 송신하는 단계와; 데이터 어레이를 상기 기억 디바이스에 송신하는 단계로서, 상기 데이터 어레이는 상기 기억 디바이스의 상기 기억 소자에 있는 기억 영역의 종단 위치에 대응하는 데이터 이후에 상기 식별 정보를 포함하는, 송신 단계와; 어드레스 카운터 상의 카운트에 따라서 데이터를 상기 기억 소자에 있는 상기 기억 영역의 종단 위치까지 기록하며, 후속적으로 상기 기억 소자에 있는 상기 기억 영역의 헤드 위치에서부터 사전에 결정된 위치까지 상기 식별 정보를 기록하는 단계를 포함한다.
인쇄 물질 용기에 장착된 기억 디바이스에 격납된 식별 정보가 심지어 알려져 있지 않을 때에도, 본 발명의 제 12 양상에 따른 방법은, 기억 디바이스에 격납된 식별 정보가 기억 소자에 있는 기억 영역의 헤드 위치와 사전에 결정된 위치 사이의 특정한 섹션에서 발견되어 기록될 수 있게 한다. 인쇄 물질 용기를 재활용하는 경우에, 이러한 구성은 새로운 식별 정보 및 데이터가 기억 디바이스에 쉽게 기록될 수 있게 한다. 이것은 기억 디바이스의 재활용을 향상시킨다.
위에서 논의된 본 발명의 제 8 양상 내지 제 12 양상에 따른 방법중 어느 하나는 인쇄 물질 용기 세트에 응용될 수 있으며, 이때 각 인쇄 물질 용기는 서로 다른 식별 정보를 격납하는 기억 디바이스를 갖는다.
위에서 논의된 본 발명의 제 8 양상 내지 제 12 양상에 따른 방법은, 인쇄 물질 용기가 아닌 기억 디바이스에 응용될 수 있을 것이다. 이러한 응용은 동일한 기능 및 효과를 보장한다.
본 발명의 제 13 양상은 또한 클록 신호 라인, 데이터 신호 라인 및 리셋 신호 라인과 연결되며, 리셋 신호 라인을 통해 입력된 리셋 신호에 응답하여 초기화되는 불휘발성 기억 디바이스에 관한 것이다. 본 발명의 제 13 양상에서의 기억 디바이스는, 기억 소자를 포함하며, 이 기억 소자는 순차적으로 액세스되는 기억 영역과, 기억 영역의 헤드 위치와 사전에 결정된 위치 사이에 특정한 섹션을 갖는다. 특정한 섹션에는 사전에 결정된 조건 아래에서 기록 동작이 행해지며, 그 밖의 다른 조건에서는 재기록 불가능한 방식으로 식별 정보가 격납된다.
본 발명의 제 13 양상에 따른 기억 디바이스에서, 기억 소자는, 사전에 결정된 조건 아래에서 기록 동작이 행해지며, 그 밖의 다른 조건에서는 재기록 불가능한 방식으로 식별 정보가 격납되는 특정한 섹션을 갖는다. 이러한 구성은 선택을 위한 임의의 독점적인 신호 라인 없이 원하는 기억 디바이스를 선택할 수 있게 한다. 식별 정보는 재기록 불가능한 방식으로 격납된다. 기록 동작은, 그러나 식별 정보가 격납되는 특정한 섹션에서의 사전에 결정된 조건 아래에서 허용된다. 따라서, 식별 정보는 쉽게 재기록될 수 있다.
본 발명은 인쇄 장치에 착탈가능하게 장착된 인쇄 물질 용기를 제공한다. 인쇄 물질 용기는 인쇄 물질을 수용하는 수용 유닛과, 기억 소자를 포함한다. 기억 소자는, 식별 정보의 기억 영역과, 식별 정보의 기억 영역 이후에 데이터가 기록될 수 있는 기록 가능한 데이터 영역을 갖는다. 적어도 인쇄 물질의 양에 관한 데이터는 기록 가능한 데이터 영역에 기록될 수 있다. 이러한 구성은 3 개의 신호 라인 시스템뿐만 아니라 2 개의 신호 라인 시스템에도 응용될 수 있다.
(실시예)
본 발명에 따른 기억 디바이스들을 포함하는 기억 시스템들로서 구성된 본 발명의 몇 가지 실시예들은, 도면을 참조함으로서 다음의 순서로 이하에서 논의된다.
A. 제 1 실시예의 기억 시스템 구성
B. 제 1 실시예의 기억 디바이스 구조
C. 제 1 실시예의 기억 시스템 동작
D. 제 2 실시예에서의 기억 시스템 구성 및 기억 디바이스 구조
E. 제 3 실시예의 테스트 모드에서의 식별 데이터를 기억 디바이스에 기록하는 프로세스(공장 설정 프로세스에서)
F. 제 4 실시예의 테스트 모드에서의 식별 데이터를 기억 디바이스에 기록하는 프로세스(공장 설정 프로세스에서)
A. 제 1 실시예의 기억 시스템 구성
본 발명의 제 1 실시예에서의 기억 시스템에 대한 개략적인 구조가 도 1을 참조하여 이하에서 논의된다. 도 1은 본 발명의 제 1 실시예에서의 복수의 기억 디바이스와 호스트 컴퓨터를 포함하는 기억 시스템 구성을 예시한다.
이러한 실시예의 기억 시스템은 호스트 컴퓨터(10)와 5개의 기억 디바이스(20, 21, 22, 23, 24)를 포함하며, 이들 기억 디바이스는 메모리 모듈 기판(200) 상에 배치되며, 호스트 컴퓨터(10)의 액세스 제어 아래에 있다. 기억 디바이스(20, 21, 22, 23 및 24)는 도 15에 도시된 잉크젯 프린터를 위한 5개의 칼라 잉크 카트리지(C1, C2, C3, C4 및 C5)에 각각 제공된다. 5개의 칼라 잉크 카트리지(C1, C2, C3, C4 및 C5)는 5개의 다른 칼라 잉크를 보관하며, 이들 칼라는 예컨대 청록색, 밝은 청록색, 자홍색(magenta), 밝은 자홍색 및 노란색이다. 불휘발성 방식으로 기억 내용을 유지하며, 기억 내용이 재기록 가능하게 하는 EEPROM은 이러한 실시예에서의 기억 디바이스들 각각에 응용된다.
비록 기억 디바이스(20, 21, 22, 23 및 24)만이 설명의 간략화를 위해 도 1에 예시되었지만, 이러한 실시예의 기억 디바이스(20, 21, 22, 23 및 24)는 앞서 언급된 잉크 카트리지(C1, C2, C3, C4 및 C5)에 실제로 병합된다.
기억 디바이스(20, 21, 22, 23 및 24)의 데이터 신호 단자(DT), 클록 신호 단자(CT) 및 리셋 신호 단자(RT)는 데이터 버스(DB), 클록 버스(CB) 및 리셋 버스(RB)를 통해서 각각 연결된다(도 4 참조). 호스트 컴퓨터(10)는 데이터 신호 라인(DL), 클록 신호 라인(CL) 및 리셋 신호 라인(RL) 각각을 통해서 데이터 버스(DB), 클록 버스(CB) 및 리셋 버스(RB)에 연결된다. 이러한 신호 라인들은, 예컨대 플렉시블 공급 케이블(FFC : Flexible Feed Cable)에 의해 실현될 수 있다. 호스트 컴퓨터(10)의 전원 양전극 단자(VDDH)는 전원 공급 라인(VDL)을 통해서 기억 디바이스(20, 21, 22, 23 및 24) 각각의 전원 양전극 단자(VDDM)에 연결된다. 전원 음전극 신호 라인(VSL)은 기억 디바이스(20, 21, 22, 23 및 24) 각각의 전원 음전극 단자(VSS)를 직렬로 연결하기 위해서 메모리 모듈 기판(200) 상에 놓인다. 전원 음전극 신호 라인(VSL)의 한 종단은 접지되는 반면, 다른 종단은 카트리지 아웃(out) 신호 라인(COL)을 통해서 호스트 컴퓨터(10)의 카트리지 아웃 검출 단자(COT)에 연결된다.
호스트 컴퓨터(10)는, 선행하는 회로들을 제어하기 위한, 클록 신호 생성 회로, 리셋 신호 생성 회로, 전원 감시 회로, 전원 회로, 전원 보상 회로, 데이터 기억 회로 및 제어 회로(미도시)를 포함하는 제어기이다. 호스트 컴퓨터(10)는 기억 디바이스(20, 21, 22, 23 및 24)에 대한 액세스를 제어한다. 예컨대 잉크젯 프린터 본체에 병합되는 호스트 컴퓨터(10)는, 잉크 소비량과 각 잉크 카트리지의 장착 시간에 관한 데이터를 획득하여 이러한 데이터를 데이터 기억 회로에 기억한다.
호스트 컴퓨터(10)의 제어 회로는, 잉크젯 프린터에 전원 공급 시에, 잉크 카트리지를 교체할 경우에, 프린트 작업 완료 시에 및 잉크젯 프린터에 대한 전원 차단 시에 기억 디바이스(20, 21, 22, 23 및 24)에 대한 액세스를 획득한다. 기억 디바이스(20, 21, 22, 23 및 24)에 대한 액세스를 획득할 때, 호스트 컴퓨터(10)의 제어 회로는 리셋 신호 생성 회로에게 리셋 신호(RST)를 생성할 것을 요구한다. 이러한 구성은, 심지어 정전 또는 전원 플러그를 우발적으로 뽑을 때에도 리셋 신호(RST)의 생성을 보장한다. 호스트 컴퓨터(10)의 전원 보상 회로는, 전원 차단 시에 사전에 결정된 시간 기간(예컨대, 0.3초) 동안의 추가적인 전원 공급을 보장한다. 예컨대, 데이터를 기록하는 중 정전 또는 전원 플러그를 우발적으로 뽑음으로 인해 심지어 전원이 우발적으로 차단될 때에도, 이러한 보상은 우선권을 갖는 데이터의 기록이 사전에 결정된 시간 기간 안에 완료될 수 있게 한다. 캐패시터(capacitor)는, 예컨대 전원 보상 회로에 응용된다.
호스트 컴퓨터(10)의 제어 회로는 양 전원 출력을 조정하기 위해 전원 회로를 제어한다. 이러한 실시예의 호스트 컴퓨터(10)는 전원을 기억 디바이스(20, 21, 22, 23 및 24) 각각에 연속해서 공급하지 않으며, 단지 기억 디바이스(20, 21, 22, 23 및 24)에 대한 액세스 요구에 응답해서만 기억 디바이스(20, 21, 22, 23 및 24)에 양 전원을 공급한다.
호스트 컴퓨터(10)로부터 송신된 데이터 어레이는 도 2 및 도 3을 참조하여 논의된다. 도 2는 일예로 정상 모드에서 호스트 컴퓨터(10)로부터 송신된 데이터 어레이를 도시한다. 도 3은 일예로 테스트 모드에서 호스트 컴퓨터(10)로부터 송신된 데이터 어레이를 도시한다.
정상 모드에서 호스트 컴퓨터(10)로부터 송신된 데이터 어레이는, 도 2에 도시된 바와 같은 3-비트 식별 데이터 섹션, 1-비트 기록/판독 명령 섹션 및 1-비트 내지 252-비트 기록/판독 데이터 섹션을 포함한다. 테스트 모드에서 호스트 컴퓨터(10)로부터 송신된 데이터 어레이는 도 3에 도시된 바와 같은 1-비트 기록/판독 명령 섹션 및 1-비트 내지 255-비트 기록 데이터 섹션을 포함한다. 기록 데이터 섹션의 헤드로부터의 처음 3 비트는 식별 데이터에 할당된다.
호스트 컴퓨터(10)의 클록 신호 생성 회로는, 예컨대 기억 디바이스(20, 21, 22 및 23)로부터 데이터를 판독할 경우에는 4의 간격으로 클록 신호(SCK)를 생성하고, 기억 디바이스(20, 21, 22 및 23)에 데이터를 기록할 경우에는 3ms의 간격으로 클록 신호(SCK)를 생성한다.
B. 제 1 실시예의 기억 디바이스 구조
기억 디바이스(20, 21, 22, 23 및 24) 각각의 내부 구조는 도 4를 참조하여 이하에서 논의된다. 도 4는 기억 디바이스(20)의 내부 회로 구조를 예시한 블록도이다. 기억 디바이스(20, 21, 22, 23 및 24)는, 디바이스에 격납된 식별 데이터(식별 정보)와 적절한 데이터를 제외하고는 동일한 내부 구조를 갖는다. 따라서, 다음의 설명은 기억 디바이스(20)의 내부 구조의 전형적인 예에 관한 것이다.
기억 디바이스(20)는 메모리 어레이(201), 어드레스 카운터(202), ID 비교기(203), 동작 코드 디코더(204), I/O 제어기(205) 및 공장 설정 유닛(factory setting unit)(206)을 포함한다.
메모리 어레이(201)는 예컨대 256 비트인 프리셋(preset) 용량의 기억 영역을 갖는다. 헤드로부터 3 비트의 기억 영역이 식별 데이터에 할당되며, 헤드로부터의 4 번째 비트는 유효하지 않은(invalid) 기억 영역으로 세팅된다. 위에서 언급된 바와 같이, 식별 데이터는, 정상 모드에서 호스트 컴퓨터(10)로부터 송신된 데이터 어레이의 헤드로부터의 처음 3 비트에 등록된다. 헤드로부터의 4 번째 비트는 기록/판독 명령에 할당된다. 따라서, 데이터는 헤드로부터의 5 번째 비트 및 그 이후 비트에서 기억 영역에 기록된다. 메모리 어레이(201)의 기억 영역의 이러한 구조는 처음 4 비트를 판독 전용 기억 영역으로 할당한다. 메모리 어레이(201)에서, 헤드로부터의 5 번째 비트에서 기억 영역이 시작되며, 이 영역에서 우선권을 갖는 데이터, 예컨대 잉크 소비량 또는 남은 잉크의 양이 기록된다. 심지어 전원이 전원 스위치의 정상적인 동작 이외의 임의의 원인에 의해 우발적으로 차단되는 경우에도, 이러한 구성은, 전원 보상 회로가 보상 전원을 공급할 때 우선권을 갖는 데이터가 사전에 결정된 시간 기간 안에 메모리 어레이(201)에 완전히 기록될 수 있게 한다.
어드레스 카운터(202)는 메모리 어레이(201)에 연결되며, 공장 설정 유닛(206)을 통해서 공급된 클록 신호(SCK)와 동기적으로 자신의 카운트를 증가시킨다. 카운트는 메모리 어레이(201)의 기억 영역에서의 위치(어드레스)에 관계된다. 메모리 어레이(201)의 기록 위치 또는 판독 위치는 어드레스 카운터(202) 상의 카운트에 의해 명시될 수 있다. 어드레스 카운터(202)는 또한 리셋 신호 단자(RT)에 연결되며, 리셋 신호(RST) 입력에 응답하여 자신의 카운트를 초기 값으로 리셋한다. 초기 값은 메모리 어레이(201)의 헤드 위치에 관계된 임의의 값일 수 있으며, 일반적으로 0으로 세팅된다.
ID 비교기(203)는 클록 신호 단자(CT), 데이터 신호 단자(DT) 및 리셋 신호 단자(RT)에 연결되며, 데이터 신호 단자(DT)를 통한 데이터 어레이 입력에 포함된 식별 데이터와 메모리 어레이(201)에 격납된 식별 데이터가 일치 또는 불일치하는지를 결정하기 위해서 이들을 비교한다. 구체적인 절차에 따라서, ID 비교기(203)는 리셋 신호(RST) 이후에 3-비트 식별 데이터 입력을 획득한다. ID-비교기(203)는, 데이터 어레이에 포함된 식별 데이터를 격납하기 위한 3-비트 레지스터(미도시)와, I/D 제어기(205)를 통해서 메모리 어레이(201)로부터 획득된 식별 데이터를 격납하기 위한 또 다른 3-비트 레지스터(미도시)를 갖는다. 두 식별 데이터의 일치 또는 불일치는, 두 3-비트 레지스터에서의 값들의 일치 또는 불일치에 기초하여 결정된다. 두 식별 데이터가 일치하는 경우에, ID 비교기(203)는 액세스 인에이블 신호(EN)를 동작 코드 디코더(204)에 송신한다. ID 비교기(203)는 리셋 신호(RST)의 입력에 응답하여 레지스터들의 값들을 클리어(clear)한다. 예컨대, 이러한 실시예에서는 (1, 1, 1)인 공통 식별 데이터는 모든 기억 디바이스(20, 21, 22, 23 및 24)의 ID 비교기(203)에 격납된다. 모든 기억 디바이스(20, 21, 22, 23 및 24)의 ID 비교기들에서의 공통 식별 데이터가 존재하면, 공통 데이터는 기억 디바이스(20, 21, 22, 23 및 24) 각각에 동시에 기록될 수 있게된다.
동작 코드 디코더(204)는 I/O 제어기(205), 클록 신호 단자(CT) 및 데이터 신호 단자(DT)와 연결되며, 리셋 신호(RST) 이후 4 번째 비트 데이터로서 기록/판독 명령 입력을 획득한다. 액세스 인에이블 신호(EN)의 입력에 응답하여, 동작 코드 디코더(204)는 획득된 기록/판독 명령을 분석하여 기록 요구 또는 판독 요구를 I/O 제어기(205)에 출력한다. 동작 코드 디코더(204)는 또한 공장 설정 유닛(206)에 연결되며, 테스트 모드에서 기록/판독 명령의 분석을 완료하자마자 분석 종료 통지(notice)를 공장 설정 유닛(206)에 송신한다.
I/O 제어기(205)는 데이터 신호 단자(DT)와 메모리 어레이(201)에 연결되며, 메모리 어레이(201)에 관한 데이터 전송 방향과 데이터 신호 단자(DT)에 관한 데이터 전송 방향{즉, 데이터 신호 단자(DT)와 연결된 신호 라인 상의 데이터 전송 방향}을 변경한다. I/O 제어기(205)는 리셋 신호 단자(RT)와 또한 연결되며, 리셋 신호(RST)를 수신한다. I/O 제어기(205)는, 메모리 어레이(201)로부터 판독된 데이터, 및 메모리 어레이(201)에 기록될 데이터를 임시 격납하기 위한 제 1 버퍼 메모리(미도시)뿐만 아니라 데이터 버스(DB)로부터 송신된 데이터 및 데이터 버스(DB)에 송신될 데이터를 임시로 격납하기 위한 제 2 버퍼 메모리(미도시)를 갖는다.
I/O 제어기(205)는 리셋 신호(RST)의 입력에 의해 초기화된다. 초기화 시에, I/O 제어기(205)는 메모리 어레이(201)에 관한 데이터 전송 방향을 판독 방향으로 세팅하고, 데이터 신호 단자(DT)와 연결된 신호 라인에 높은 임피던스(impedance)를 출력하여, 데이터 신호 단자(DT)에 관한 데이터 전송을 금지시킨다. 초기화 상태는, 동작 코드 디코더(204)로부터의 기록 요구 또는 판독 요구가 입력될 때까지 유지된다. 따라서, 리셋 신호(RST) 이후에 데이터 신호 단자(DT)를 통한 데이터 어레이 입력에서의 처음 4-비트 데이터는 메모리 어레이(201)에 기록되지 않는다. 한편, 메모리 어레이(201)의 처음 4 비트에 격납된 데이터(4 번째 비트에 있는 유효하지 않은 데이터)는 ID 비교기(203)에 송신된다. 따라서 메모리 어레이(201)에서의 처음 4 비트는 판독 전용 상태로 세팅된다.
공장 설정 유닛(206)은 테스트 신호 단자(TT), 클록 신호 단자(CT), 데이터 신호 단자(DT)에 연결되며, 테스트 신호의 입력에 응답하여 테스트 모드에서 사전에 결정된 일련의 처리를 수행한다. 공장 설정 유닛(206)은 어떠한 테스트 신호도 입력되지 않을 경우에 입력 클록 신호(SCK)를 어드레스 카운터(202)에 전송한다. 한편, 테스트 신호가 입력될 경우에, 공장 설정 유닛(206)은, 동작 코드 디코더(204)로부터 전달된 분석 종료 통지를 수신할 때까지 입력 클록 신호(SCK)를 어드레스 카운터(202)에 전송하지 않는다. 공장 설정 유닛(206)은 테스트 모드 명령을 동작 코드 디코더(204)에 전달한다. 풀-다운 레지스턴스는 테스트 신호 단자(TT)에 연결되며, 이러한 단자(TT)는 정상 모드에서는 비활성 상태로 세팅된다.
C. 제 1 실시예에서의 기억 시스템 동작
다음은 도 5 내지 도 8을 참조하여 이러한 실시예에서의 기억 시스템 동작을 설명한다. 도 5는 호스트 컴퓨터(10)에 의해 수행되는 처리 루틴을 도시하는 흐름도이며, 이러한 호스트 컴퓨터(10)는 기억 디바이스(20, 21, 22, 23 및 24)에 대한 액세스를 획득한다. 도 6은, 기억 디바이스(20, 21, 22, 23 및 24)가 호스트 컴퓨터(10)에 의해 액세스될 때 기억 디바이스(20, 21, 22, 23 및 24)의 각 회로 구조에 의해 수행되는 처리 루틴을 도시한 흐름도이다. 도 7은, 데이터 판독 시에 리셋 신호(RST), 클록 신호(SCK), 데이터 신호(SDA) 및 어드레스 카운터 상의 카운트 사이의 시간에 기초한 관계를 나타내는 타이밍도이다. 도 8은, 데이터 기록 시에 리셋 신호(RST), 클록 신호(SCK), 데이터 신호(SDA) 및 어드레스 카운터 상의 카운트 사이의 시간에 기초한 관계를 나타내는 타이밍도이다.
호스트 컴퓨터(10)의 제어 회로는, 단계(S100)에서 카트리지 아웃 신호 라인(COL)의 입력 값(CO)이 0으로 세팅될 때까지{결정 포인트(S100)가 부정적인 대답을 제공하는 한) 대기한다. 모든 잉크 카트리지가 잉크 카트리지 홀더에 적절하게 수용되는 경우에, 전원 음전극 신호 라인(VSL)은 직렬로 연결되어 접지된다. 이 경우, 카트리지 출력 신호 라인(COL)의 입력 값(CO)은 접지 전압을 나타낸다(예컨대, 대략 0 V). 한편, 단 하나의 잉크 카트리지라도 잉크 카트리지 홀더에 부적절하게 유지되는 경우, 전원 음전극 신호 라인(VSL)은 직렬로 연결되지도 접지되지도 않는다. 따라서, 제어 회로의 회로 전압에 대응하는 값은 카트리지 출력 신호 라인(COL) 상에 나타난다. 본 실시예의 절차는, 잡음의 역효과를 제거하기 위해서 사전에 결정된 임계 값에 기초하여 2진수화(binarization)를 수행한다. 따라서, 카트리지 출력 신호 라인(COL)의 입력 값(CO)은 0 또는 1 중 어느 하나이다.
카트리지 출력 신호 라인(COL)의 입력 값(CO)이 0으로 세팅될 때{즉, 단계(S100)에서 긍정적인 대답을 얻는 경우에}, 호스트 컴퓨터(10)의 제어 회로는 전원 전압을 기억 디바이스(20, 21, 22, 23 및 24)의 전원 양전극 단자(VDDM)에 전원 공급 라인(VDL)을 통해서 공급하며(VDD = 1), 리셋 신호 생성 회로가 리셋 신호(RST)를 로우(low) 레벨로 생성하게(즉, RST = 0으로 세팅하게) 하며, 도 7 및 도 8에 도시된 바와 같이 단계(S110)에서 리셋 신호(RST = 0)를 리셋 신호 라인(RL)을 통해 리셋 버스(RB)에 송신한다. 만약 모든 잉크 카트리지들이 잉크 카트리지 홀더에 적절하게 수용되지 않는다면, 전원 전압은 기억 디바이스(20, 21, 22, 23 및 24)에 공급되지 않는다. 리셋 신호(RST)는 로우 레벨로 활성화된다. 본 명세서에서의 용어 " 리셋 신호(RST)를 생성 또는 입력한다"는, 만약 달리 명시되지 않는다면 로우 레벨의 리셋 신호(RST) 생성 또는 입력을 나타낸다.
후속적으로, 호스트 컴퓨터(10)의 제어 회로는, 도 7 및 도 8에 도시된 바와 같이, 단계(S120)에서 리셋 신호 생성 회로가 리셋 신호(RST)를 하이(high) 레벨로 생성하게(즉, RST = 1로 세팅하게) 한다. 그런 다음, 호스트 컴퓨터(10)의 제어 회로는, 단계(S130)에서 액세스되는 잉크 카트리지{기억 디바이스(20, 21, 22, 23 및 24)중 하나에 대응함}의 식별 데이터(이후에는 ID 데이터로 지칭될 것임)를 출력한다. 출력 ID 데이터는, 도 7과 도 8에 도시된 바와 같이 클록 신호(SCK)의 상승 에지(edge)와 동기적으로 데이터 신호 라인(DL)을 통해서 데이터 버스(DB)에 송신된다. 호스트 컴퓨터(10)의 제어 회로는 단계(S140)에서 출력 ID 데이터를 (1, 1, 1)과 비교한다. 앞서 언급된 바와 같이, (1, 1, 1)은 기억 디바이스(20, 21, 22, 23 및 24)의 ID 비교기들에 미리 격납된 공통 식별 데이터이다. 출력 ID 데이터 = (1, 1, 1)인 경우에, 데이터는 모든 기억 디바이스(20, 21, 22, 23 및 24)에 동시에 기록될 수 있다.
출력 ID 데이터가 (1, 1, 1)과 같은 것으로 결정될 때{즉, 단계(S140)에서 긍정적인 대답을 얻은 경우에}, 호스트 컴퓨터(10)의 제어 회로는 단계(S150)에서 기록 명령을 출력한다. 출력 기록 명령은, 도 7 및 도 8에 도시된 바와 같이 리셋 신호(RST)가 로우 레벨에서부터 하이 레벨로 전환된 이후에 클록 신호(SCK)의 4 번째 상승 에지와 동기적으로 데이터 신호 라인(DL)을 통해서 데이터 버스(DB)에 송신된다. 후속적으로, 호스트 컴퓨터(10)의 제어 회로는 단계(S160)에서 클록 신호 생성 회로가 클록 신호(SCK)의 속도를 낮출 것을, 즉 클록 신호(SCK)의 주기를 연장할 것을 요구한다. 데이터를 EEPROM에 기록하는데 필요한 시간 기간은, 예컨대 대략 3 ms인 반면, EEPROM으로부터 데이터를 판독하는데 필요한 시간 기간은, 예컨대 대략 4이다. 이것은, 데이터를 기록하는데 필요한 시간 기간이 판독하는데 필요한 시간 기간에 대략 1000배가 됨을 의미한다. 이러한 실시예의 절차는, 기록 명령을 출력할 때까지 더 높은 클록 신호 속도로 기억 디바이스(20, 21, 22, 23 및 24)에 대한 액세스를 획득한다. 이러한 절차는 데이터 기록 시에 클록 신호 속도를 낮춘다. 유리하게, 이러한 구성은 적절한 데이터 기록을 보장하면서, 액세스 시간을 단축한다.
한편, 출력 ID 데이터가 (1, 1, 1)과 같지 않음이 결정될 때{단계(S140)에서 부정적인 대답을 얻은 경우에}, 호스트 컴퓨터(10)의 제어 회로는 단계(170)에서 판독 명령 또는 기록 명령중 어느 하나를 출력한다. 출력 명령은 데이터 신호 라인(DL)을 통해서 데이터 버스(DB)에 송신된다. 단계(170)에서 기록 명령을 출력하는 경우에, 호스트 컴퓨터(10)의 제어 회로는 단계(160)에서 클록 신호(SCK)의 속도를 낮춘다. 이와는 반대로, 단계(170)에서 판독 명령을 출력하는 경우에, 클록 신호(SCK)의 현재의 속도는 변하지 않고 유지된다.
호스트 컴퓨터(10)의 제어 회로는, 단계(S180)에서 클록 신호(SCK)의 특정한 개수의 펄스를 출력하며, 이것은 데이터 기록을 위한 메모리 어레이(201)에서의 원하는 어드레스(위치)에 대응한다. 이러한 실시예의 기억 디바이스(20)는 순차적인 액세스 유형이다. 따라서, 제어 회로는 데이터 기록을 위한 원하는 어드레스에 대응하는 클록 신호(SCK)의 펄스 개수를 출력해야 하며, 어드레스 카운터(202) 상의 카운트를 원하는 어드레스에 대응하는 값까지 증가시킨다. 마지막으로, 호스트 컴퓨터(10)의 제어 회로는 단계(S190)에서 기억 디바이스(20, 21, 22, 23 및 24)에 대한 액세스를 종료하기 위해서 리셋 신호 생성 회로가 리셋 신호(RST)를 로우 레벨로 생성하게(즉, RST = 0으로 세팅하게) 하며, 리셋 신호(RST = 0)를 리셋 신호 라인(RL)을 통해서 리셋 버스(RB)에 송신한다. 액세스는 리셋 신호(RST = 0)(즉, 리셋 로우 신호)를 출력함으로써 종료된다. 리셋 신호(RST)는 전원을 차단하는 경우에도 출력된다. 심지어 전원이 데이터를 기록하는 중에 우발적으로 차단될 때에도, 이러한 구성은 기록 프로세스가 적어도 이미 기록되어진 데이터에 관해 정상적으로 마무리될 수 있게 한다.
다음은, 도 6을 참조하여, 호스트 컴퓨터(10)에 의해 액세스될 때 기억 디바이스(20, 21, 22, 23 및 24)의 각 회로 구조들에 의해 수행되는 일련의 처리를 설명한다. 논의는 기억 디바이스(20)의 전형적인 예에 관한 것이다.
먼저, 기억 디바이스(20)의 공장 설정 유닛(206)은, 단계(S200)에서 테스트 신호 입력이 있는지(TEST = 1) 또는 없는지(TEST = 0)를 결정한다. 공장 설정 유닛(206)이 테스트 신호 입력이 있음{즉, 단계(200)에서 부정적인 대답을 얻을 경우에}을 결정할 때, 이후에 논의될 공장 세팅 프로세스가 수행된다.
공장 설정 유닛(206)이 테스트 신호 입력이 없음{즉, 단계(S200)에서 긍정적인 대답을 얻을 경우에}을 결정할 때, 기억 유닛(20)의 각 구성요소들은 호스트 컴퓨터(10)로부터 전달된 다양한 신호들에 응답하여 활성화되고 동작된다. 호스트 컴퓨터(10)으로부터의 신호들의 출력 타이밍 시에 기억 디바이스(20)의 동작은 도 7 및 도 8을 참조하여 이하에서 논의된다.
리셋 로우 신호의 리셋 버스(RB)에 대한 입력에 응답하여, 어드레스 카운터(202)는 단계(S210)에서 자신의 카운트를 초기 값(0)으로 리셋한다. ID 비교기(203) 및 I/O 제어기(205)가 또한 초기화된다. 구체적인 절차에 따라서, ID 비교기(203)는 자신의 두 내부 레지스터들을 클리어한다. I/O 제어기(205)는 메모리 어레이(201)에 관한 데이터 전송 방향을 판독 방향으로 세팅하며, 데이터 전송을 금지하기 위해서 높은 임피던스를 데이터 신호 단자(DT)와 연결된 신호 라인에 출력한다.
앞서 설명된 바와 같이, 호스트 컴퓨터(10)는, 리셋 신호(RST)를 로우 레벨에서부터 하이 레벨로 전환한 후, 클록 신호(SCK)의 상승 에지와 동기적으로 다양한 데이터를 송신한다. 어드레스 카운터(202)는, 리셋 신호(RST)를 로우 레벨에서 하이 레벨로 전환한 후, 클록 신호(SCK)의 상승 에지와 동기적으로 초기 값으로부터 하나씩 자신의 카운트를 증가시킨다.
ID 비교기(203)는, 단계(S220a)에서 리셋 신호(RST)를 로우 레벨에서부터 하이 레벨로 전환한 후, 3-비트 ID 데이터, 즉 클록 신호(SCK)의 세 상승 에지와 동기적으로 데이터 버스(DB)에 송신된 데이터를 획득하며, 3-비트 ID 데이터를 처음 3-비트 레지스터에 격납한다. 이와 동시에, ID 비교기(203)는, 단계(S220b)에서 메모리 어레이(201)에 격납된 3-비트 ID 데이터, 즉 어드레스 카운터(202) 상의 카운트들('00', '01' 및 '02')에 의해 명시된 메모리 어레이(201)의 특정한 어드레스들에 있는 데이터를 획득한다.
그런 다음, ID 비교기(203)는, 단계(S230)에서 제 1 레지스터에 격납된 3-비트 ID 데이터와 제 2 레지스터에 격납된 3-비트 ID 데이터가 일치 또는 불일치하는지를 결정하기 위해서 이들을 비교한다. 또한 ID 비교기(203)는 미리 격납된 공통 ID 데이터와 제 1 레지스터에 격납된 ID 데이터가 일치 또는 불일치하는지를 결정하기 위해서 이들을 비교한다. ID 비교기(203)가 ID 데이터가 불일치함을 결정할 때{즉, 단계(S230)에서 부정적인 대답을 얻는 경우에}, 호스트 컴퓨터(10)의 메모리 어레이(201)에 대한 액세스는 허용되지 않는다. 이것으로 기억 디바이스(20)에 대한 액세스를 획득하기 위한 일련의 처리는 종료된다. 이 경우, 액세스는 다른 기억 디바이스(21, 22, 23 및 24)중 하나에 허용된다.
ID 데이터가 일치하는 경우에{즉, 단계(S230)에서 긍정적인 대답을 얻는 경우에}, ID 비교기(203)는 액세스 인에이블 신호(EN)를 동작 코드 디코더(204)에 송신한다. 이 경우, 호스트 컴퓨터(10)는 복수의 기억 디바이스(20, 21, 22, 23 및 24) 중 단지 기억 디바이스(20)에 있는 메모리 어레이(201)에 액세스할 수 있게 된다. ID 데이터 = (1, 1, 1)인 경우에, 호스트 컴퓨터(10)는 모든 기억 디바이스(20, 21, 22, 23 및 24)의 메모리 어레이(201)에 액세스할 수 있게 된다. 액세스 인에이블 신호(EN)를 수신하는 동작 코드 디코더(204)는 리셋 신호(RST)가 로우 레벨에서 하이 레벨로 전환한 후 클록 신호(SCK)의 4 번째 상승 에지와 동기적으로 데이터 버스(DB)에 송신되는 기록/판독 명령을 획득하며, 단계(S240)에서 획득된 명령이 기록 명령인지 판독 명령인지의 여부를 결정한다.
기록 명령인 경우{즉, 단계(S240)에서 긍정적인 대답을 얻은 경우}, 동작 코드 디코더(204)는 기록 명령을 I/O 제어기(205)에 송신한다. 기록 명령을 수신한 I/O 제어기(205)는 메모리 어레이(201)에 관한 데이터 전송의 방향을 기록 방향으로 변경하며, 단계(S250)에서 데이터를 전송할 수 있도록 데이터 신호 단자(DT)와 연결된 신호 라인 상의 높은 임피던스 설정을 취소한다. 이 상태에서, 데이터 버스(DB)에 송신된 데이터는 순차적으로 메모리 어레이(201)의 특정한 어드레스들에 비트 단위로 기록되며, 이러한 어드레스는 클록 신호(SCK)의 상승 에지와 동기적으로 연속적으로 증가되는 어드레스 카운터(202)에 의해 명시된다. 이러한 실시예의 기억 디바이스(20)는 이러한 방식으로 순차적으로 액세스된다. 따라서, 호스트 컴퓨터(10)로부터 송신된 데이터는, 재기록을 요구하는 어드레스들에 대응하는 데이터를 제외하고는 메모리 어레이(201)에 현재 격납된 데이터와 동일한 값들(0 또는 1)을 갖는다. 즉, 재기록을 요구하지 않는 메모리 어레이(201)의 어드레스들에 있는 데이터는 동일한 값들로 겹쳐 기록된다(overwrite).
판독 명령의 경우{즉, 단계(S240)에서 부정적인 대답을 얻는 경우}, 동작 코드 디코더(204)는 판독 명령을 I/O 제어기(205)에 송신한다. 판독 명령을 수신한 I/O 제어기(205)는 메모리 어레이(201)에 관한 데이터 전송 방향을 판독 방향으로 변경하며, 단계(S260)에서 데이터 전송을 할 수 있도록 데이터 신호 단자(DT)와 연결된 신호 라인 상의 높은 임피던스 설정을 취소한다. 이러한 상태에서, 메모리 어레이(201)에 격납된 데이터는 순차적으로 메모리 어레이(201)의 특정한 어드레스들(위치들)로부터 비트 단위로 판독되며, 이러한 어드레스들은, 클록 신호(SCK)의 상승 에지와 동기적으로 연속적으로 증가되는 어드레스 카운터(202) 상의 카운트에 의해 명시되며, 연속적으로 I/O 제어기(205)의 제 1 버퍼 메모리 내용들을 겹쳐 기록한다.
마지막 어드레스들에 있는 데이터{호스트 컴퓨터(10)에 의해 명시된 어드레스들에 있는 데이터}만이 I/O 제어기(205)의 제 2 버퍼 메모리에 결국 유지되게 된다. 제 2 버퍼 메모리에 유지되는 데이터는 데이터 신호 라인(DT)을 통해 데이터 버스(DB)에 송신되며, I/O 제어기(205)의 기능에 의해 호스트 컴퓨터(10)에 전송된다.
리셋 로우 신호의 재입력에 응답하여, 어드레스 카운터(202), ID 비교기(203) 및 I/O 제어기(205)는 초기화되며, 데이터 기록 또는 판독 프로세스는 종료된다. 판독 데이터 또는 기록 데이터는 비트 단위로 설정되며, 리셋 로우 신호의 재입력은 데이터의 확정에 필요한 동작은 아니다. 이전에 언급된 바와 같이, 리셋 신호(RST)는 전원을 차단하는 경우에 또한 출력된다. 심지어 전원이 데이터를 기록하는 중에 우발적으로 차단될 때에도, 이러한 구성은 기록 프로세스가 이미 기록되어진 데이터에 관해서 정상적으로 마무리될 수 있게 한다. 데이터는 이러한 실시예의 절차에서 비트 단위로 기록된다. 따라서, 이미 기록되어진 데이터가 비정상적으로 변환될 문제는 없다.
전원을 차단하는 경우에, 리셋 신호(RST)가 출력되며 전원 보상 회로는, 남은 잉크의 양 또는 잉크 소비량과 같은 우선권을 갖는 데이터가 먼저 기록될 때 사전에 결정된 시간 기간 동안에 보상 전원을 공급한다. 즉, 리셋 신호(RST)가 출력될 때, 현재 수행되고 있는 기록 프로세스는 중단된다. 기록 프로세스의 데이터의 기록을 중단한 후, 제 1 우선권을 갖는 데이터가 기억 디바이스(20, 21, 22, 23 및 24) 각각에 기록되며, 그런 다음에, 제 2 우선권을 갖는 데이터가 기억 디바이스(20, 21, 22, 23 및 24) 각각에 기록된다. 기록 동작이 복수의 기억 디바이스(20, 21, 22, 23 및 24)에 필요한 경우에, 이러한 구성은 우선권을 갖는 데이터가 적절하고 완전하게 모든 기억 디바이스(20, 21, 22, 23 및 24)에 기록될 수 있게 한다.
D. 제 2 실시예에서의 기억 시스템 구성 및 기억 디바이스 구조
다음의 논의는, 도 9 및 도 10을 참조한 본 발명의 제 2 실시예에서의 기억 시스템 구성과 기억 디바이스 내부 구조에 관한 것이다. 도 9는 본 발명의 제 2 실시예에서의 복수의 기억 디바이스와 호스트 컴퓨터를 포함하는 기억 시스템 구성을 예시한다. 도 10은 제 2 실시예에서의 기억 디바이스의 내부 회로 구조를 예시하는 블록도이다.
제 2 실시예의 기억 시스템은, 기억 시스템에 포함된 기억 디바이스(40, 41, 42, 43 및 44) 각각이 테스트 모드를 위한 테스트 신호 단자(TT)를 갖지 않는 것을 특징으로 한다. 제 1 실시예의 기억 시스템 내의 구성요소들과 동일한 제 2 실시예의 기억 시스템 내의 다른 구성요소들은 동일한 숫자들로 표시되며 여기서는 상세하게 설명되지 않는다. 도 10에 예시된 바와 같이, 기억 디바이스(40)는 테스트 신호 단자(TT)도 제 1 실시예의 기억 디바이스(20)에 포함된 공장 설정 유닛(206)에 대응하는 회로도 갖지 않는다. 공장 설정 유닛은 식별 정보 및 데이터가 본 발명의 제 3 실시예에서의 이후에 논의되는 방법에 따라서 기억 디바이스에 기록될 때 필요하다. 공장 설정 유닛은, 그러나 식별 정보 및 데이터가 본 발명의 제 4 실시예에서의 이후에 논의되는 방법에 따라서 기억 디바이스에 기록될 때 필요하지 않다. 따라서, 제 2 실시예에 예시된 기억 디바이스(40)는 공장 설정 유닛(206)에 대응하는 회로 구조를 갖지 않는다. 테스트 신호 단자(TT) 및 공장 설정 유닛(206) 이외의 기억 디바이스(40) 내의 회로 구조는 제 1 실시예의 기억 디바이스(20) 내의 회로 구조와 동일하다. 따라서, 각 구성요소들은 동일한 숫자로 표시되며, 여기서는 상세하게 설명되지 않는다. 제 2 실시예의 기억 시스템 및 기억 디바이스(40)의 일반적인 동작들은 제 1 실시예의 기억 시스템 및 기억 디바이스(20)의 일반적인 동작들과 유사하며, 따라서 여기서는 상세하게 설명되지 않는다.
E. 제 3 실시예의 테스트 모드에서의 식별 데이터를 기억 디바이스에 기록하는 프로세스(공장 설정 프로세스에서)
다음의 설명은 본 발명의 제 3 실시예의 테스트 모드에서 식별 데이터 및 초기 데이터를 기억 디바이스(20, 21, 22, 23 및 24)에 기록하는 프로세스를 설명한다. 도 11은 제 3 실시예의 테스트 모드에서의 기록 프로세스 루틴을 도시하는 흐름도이다. 도 12는 제 3 실시예의 테스트 모드에서 기록 프로세스를 실현하는, 테스트를 위한 호스트 컴퓨터와 기억 디바이스 사이의 연결의 일예를 도시한다.
제 3 실시예에 따른 테스트 모드에서의 기록 프로세스는, 제 1 실시예의 기억 시스템에 포함된 기억 디바이스(20)의 내부 회로 구조와 유사한 내부 회로 구조를 갖는 기억 디바이스에 응용된다. 따라서, 각 구성요소들은 동일한 숫자들로 표시되며, 여기서는 상세하게 설명되지 않는다. 제 3 실시예에 대한 처리는, 도 12에 도시된 바와 같이 테스트를 위한 호스트 컴퓨터(100){또는 호스트 컴퓨터(10)}에서부터 기억 디바이스(20)의 각 단자(CT, DT, RT 및 TT)로 신호 라인들에 대한 일-대-일 매핑 연결 아래에서 수행되는 반면, 기억 디바이스(20)는 제조 시에 새 잉크 카트리지 상에 배치되거나 사용된 잉크 카트리지를 수집한 후 제거된다.
도 11의 처리 루틴은, 테스트 신호를 호스트 컴퓨터(100)에서부터 기억 디바이스(20)로 송신한 후, 즉 도 6의 흐름도에서 처리를 공장 설정 프로세스로 이동한 후 시작된다. 프로그램이 도 11의 처리 루틴에 들어갈 때, 먼저, 단계(S300)에서 공장 설정 유닛(206)은 입력 클록 신호의 어드레스 카운터(202)로의 송신을 차단하고, 이를 통해 어드레스 카운터(202) 상의 카운트 증가를 금지한다. 그런 다음, 공장 설정 유닛(206)은 단계(S310)에서 테스트 모드 명령을 동작 코드 디코더(204)에 출력한다. 테스트 모드 명령은 동작 코드 디코더(204)가 ID 비교기(203)로부터의 액세스 인에이블 신호(EN) 출력 없이 활성화되며, 테스트 신호 입력 후 데이터 버스(DB)에 먼저 송신된 명령 데이터를 획득하게 한다. 테스트 모드에서의 데이터 버스(DB)로의 데이터 어레이 입력은 도 3에 도시되어 있다. 동작 코드 디코더(204)에 의해 획득된 명령은 기록 명령 또는 판독 명령중 어느 하나이다.
단계(S320)에서, 동작 코드 디코더(204)는 획득된 명령을 분석하여, I/O 제어기(205)가 메모리 어레이(201)에 관한 데이터 전송 방향을 기록 방향 또는 판독 방향중 어느 하나로 세팅하며, 또한, 데이터 버스(DB)와 I/O 제어기(205)를 연결하는 신호 라인을 데이터 전송 인에이블 상태로 설정하도록 요구한다.
명령 분석을 완료하자마자, 동작 코드 디코더(204)는 명령 분석을 완료하였음을 공장 설정 유닛(206)에 통보한다. 이 통보를 수신한 공장 설정 유닛(206)은 단계(S330)에서 입력 클록 신호(SCK)를 어드레스 카운터(202)에 송신한다. 단계(S340)에서 동작 코드 디코더(204)에 의한 분석 결과가 기록 명령임을 나타내는 경우에, 단계(S350)에서 어드레스 카운터(202)의 카운트에 의해 명시된 메모리 어레이(201)의 어드레스들에 기록되는 데이터는 연속적으로 데이터 버스(DB)에 송신된다. 기록 명령 이후에 오는 데이터는 메모리 어레이(201)의 '00'에서부터 시작하는 어드레스들에 기록될 것이다. 따라서, 기록 명령 이후에 오는 3-비트 식별 데이터는 메모리 어레이(201)의 처음 3 비트에 기록될 수 있다.
단계(S360)에서 테스트를 위한 호스트 컴퓨터(100)는 메모리 어레이(201)로부터 기존의 데이터를 판독하여, 단계(S370)에서 메모리 어레이(201)로부터의 입력 데이터와 데이터 버스(DB)로의 출력 데이터가 일치 또는 불일치하는지를 결정하기 위해서 이들을 비교한다. 일치하는 경우{즉, 단계(S370)에서 긍정적인 대답을 얻는 경우}, 테스트를 위한 호스트 컴퓨터(100)는 기록 프로세스가 적절하게 마무리되고 공장 설정 프로세스를 종료함을 결정한다. 한편, 불일치하는 경우{즉, 단계(S370)에서 부정적인 대답을 얻는 경우}, 테스트를 위한 호스트 컴퓨터(100)는 다시 데이터 기록 프로세스를 수행한다.
단계(S340)에서 동작 코드 디코더(204)에 의한 분석 결과가 판독 명령을 나타내는 경우에, 데이터는 어드레스 카운터(202) 상의 카운트에 의해 명시된 메모리 어레이(201)의 어드레스들에서부터 연속적으로 판독되어 단계(S380)에서 데이터 버스(DB)를 통해서 호스트 컴퓨터(10)에 송신된다.
F. 제 4 실시예의 테스트 모드에서의 식별 데이터를 기억 디바이스에 기록하는 프로세스(공장 설정 프로세스에서)
다음은 본 발명의 제 4 실시예의 테스트 모드에서의 기록 프로세스를 설명한다. 도 13은 제 4 실시예의 테스트 모드에서의 기록 프로세스 루틴을 도시하는 흐름도이다. 도 14는, 제 4 실시예의 테스트 모드에서의 기록 프로세스를 실현하기 위한, 테스트를 위한 호스트 컴퓨터와 기억 디바이스 사이의 연결의 일예를 도시한다. 제 4 실시예의 기록 프로세스는 제 2 실시예의 기억 디바이스(40) 내의 내부 회로 구조와 동일한 내부 회로 구조를 갖는 기억 디바이스에 응용된다. 따라서 각 구성요소들은 동일한 숫자로 표시되며, 여기서 상세하게 설명되지 않는다. 제 4 실시예의 프로세스는, 기억 디바이스(40)가 도 10에 도시된 바와 같이 ID 비교기(203)에 의 한 ID 검사를 무효화하기 위한 테스트 단자(TT) 또는 공장 설정 유닛(206)을 갖지 않는 구조를 특징으로 한다.
제 4 실시예의 처리는, 도 14에 도시된 바와 같은 테스트를 위한 호스트 컴퓨터(100){또는 호스트 컴퓨터(10)}로부터 기억 디바이스(40)의 각 단자{CT, DT 및 RT(프로브)}로의 신호 라인들의 일-대-일 매핑 연결 아래에서 수행되는 반면, 기억 디바이스(40)는 제조 시에 새 잉크 카트리지 상에 배치되거나, 사용된 잉크 카트리지를 수집한 이후에 제거된다.
프로그램이 도 13의 처리 루틴으로 들어갈 때, 테스트를 위한 호스트 컴퓨터(100)는 단계(S400)에서 임의의 출력 ID 데이터가 메모리 어레이(201)에 격납된 ID 데이터와 일치할 때까지 임의의 ID 데이터를 연속적으로 생성하여 데이터 버스(DB)를 통해서 ID 비교기(203)에 출력한다{단계(S410)}. 이러한 실시예 절차에서, ID 데이터는 둘 다 3-비트 데이터이므로, 8 개의 가능한 조합이 존재할 것이다.
테스트를 위한 호스트 컴퓨터(100)는, 예컨대 아래에서 논의될 절차에 따라서 출력 ID 데이터가 격납된 ID 데이터와 일치 또는 불일치하는지를 결정하는 것을 수행한다. 동작 코드 디코더(204)는, ID 비교기(203)가 액세스 인에이블 신호(EN)를 생성하지 않는 동안에 I/O 제어기(205)가 기록/판독 명령 입력에 응답하여 1 또는 0인 모든 값들을 갖는 데이터 어레이를 송신할 것을 요구하도록 세팅된다. 데이터 어레이의 값들이 모두 1 또는 모두 0일 경우에, 테스트를 위한 호스트 컴퓨터(100)는 출력 ID 데이터가 기억 디바이스(40)에 격납된 ID 데이터와 일치하지 않음을 결정하며 또 다른 ID 데이터를 기억 디바이스(40)에 출력한다. 한편, 데이터 어레이의 값들이 모두 1이 아니거나 모두 0이 아닌 경우에, 테스트를 위한 호스트 컴퓨터(100)는 출력 ID 데이터가 기억 디바이스(40)에 격납된 ID 데이터와 일치함을 결정한다. 즉, 테스트를 위한 호스트 컴퓨터(100)는, 출력 ID 데이터가 기억 디바이스(40)에 격납된 ID 데이터와 일치할 때까지 임의의 ID 데이터를 기억 디바이스(40)에 반복적으로 출력하며, 데이터 버스(DB)에 송신된 데이터 어레이를 획득한다.
출력 ID 데이터가 메모리 어레이(201)에 격납된 ID 데이터와 일치하고{즉, 단계(S410)에서 긍정적인 대답을 얻을 경우}, ID 비교기(203)로부터 전달된 액세스 인에이블 신호(EN)가 검출될 때, 테스트를 위한 호스트 컴퓨터(100)는, 단계(S420)에서 메모리 어레이(201)의 용량과 같은 특정한 용량의 데이터를 메모리 어레이(201)에 기록한다. 이러한 실시예의 구조에서, 메모리 어레이(201)는, 252 비트의 용량을 갖는 데이터가 기록 가능한 5 번째 비트 내지 256 번째 비트에 기록되도록 256 비트의 용량을 갖는다. 후속적으로, 테스트를 위한 호스트 컴퓨터(100)는 단계(S430)에서 3-비트 데이터(ID 데이터)를 257 번째 비트 내지 259 번째 비트에 대응하는 어드레스들에 기록한다. 데이터가 이미 메모리 어레이(201)의 256 번째 비트까지의 어드레스들에 기록되었으므로, 3-비트 데이터는 메모리 어레이(201)의 처음 3 비트, 즉 1 번째 비트 내지 3 번째 비트에 기록된다. 이를 통해 결국 메모리 어레이(201)의 처음 3 비트에 ID 데이터가 기록된다.
대안적으로, 테스트를 위한 호스트 컴퓨터(100)는, 출력 ID 데이터가 기억 디바이스(40)에 격납된 ID 데이터와 일치 또는 불일치하는지를 결정하기 위해서 ID 비교기(203)에 의해 생성된 액세스 인에이블 신호(EN)를 감시할 수 도 있을 것이다. ID 비교기(203)는, 출력 ID 데이터가 기억 디바이스(40)에 격납된 ID 데이터와 일치할 때 액세스 인에이블 신호(EN)를 생성한다.
이러한 실시예의 기법은, 기억 디바이스(40)가 수집된 잉크 카트리지에서 제거될 때 메모리 어레이(201)가 기억 디바이스(40)에 격납된 현재의 식별 정보와 상관없이 새 식별 정보로 겹쳐 기록될 수 있게 한다. 기억 디바이스(40)는 공장 설정 유닛(206)을 필요로 하지 않으며, 따라서 더 적은 수의 회로 구조들을 갖는다.
위에서 논의된 각 실시예에서의 구성들중 임의의 구성은, 예컨대 도 16에 도시된 잉크젯 프린터에 응용된다. 도 16은, 위의 실시예들의 기억 시스템들중 임의의 시스템이 응용될 수 있는 잉크젯 프린터의 내부 구조를 일예로 개략적으로 예시한다.
도 16을 참조할 때, 칼라 이미지들을 생성할 수 있는 칼라 잉크젯 프린터(300)는, 이미지를 인쇄하기 위해서 예컨대 배출(eject)된 5 개의 칼라 잉크, 즉 청록색(C), 밝은 청록색(LC), 자홍색(M), 밝은 자홍색(LM) 및 노란색(Y)을 통해 도트 패턴(dot pattern)을 인쇄 매체(예컨대, 인쇄 용지) 상에 형성한다. 본 발명의 원리는, 칼라 잉크젯 프린터뿐만 아니라 이미지를 인쇄하기 위해 인쇄 매체 상에 칼라 토너(toner)를 옮겨서 고착시키는 전자사진 기법의 프리터들에도 응용될 수 있다.
칼라 잉크젯 프린터(300)는 잉크 배출 및 도트 생성을 위해 캐리지(car- riage)(301) 상에 배치된 인쇄 헤드(IH1 내지 IH5)를 작동하는 메커니즘과, 압반(platen)(303) 축을 따라 앞뒤로 캐리지(301)를 움직이기 위해서 캐리지 모터(302)를 구동하는 메커니즘과, 여러 장의 인쇄 용지(P)를 공급하기 위해 용지 공급 모터(304)를 구동하는 메커니즘과, 제어회로(330){호스트 컴퓨터(10)에 대응함}를 갖는다. 압반(303) 축을 따라 캐리지(301)를 왕복 운동시키는 메커니즘은, 캐리지(301)를 슬라이드 가능한 방식으로 지지하기 위해 압반(303)의 축에 병렬로 구성된 슬라이딩 샤프트(sliding shaft)(305)와, 사이에 연결된 순환 구동 벨트(306)를 지지하기 위해서 캐리지 모터(302)와 결합되는 풀리(pulley)(307)를 포함한다.
제어 회로(330)는 프린터(300)의 동작 패널(350)로/로부터 신호들을 송신하고, 용지 공급 모터(304), 캐리지 모터(302) 및 인쇄 헤드(IH1 내지 IH5)의 동작들을 적절히 제어한다. 위의 실시예들에서 설명된 잉크 카트리지들(C1 내지 C5)은 캐리지(301)에 장착된다.
칼라 프린터(300)에 공급되는 인쇄 용지(P)는 압반(303)과 용지 공급 롤러 사이에서 지지되며, 압반(303)의 회전각에 대응하는 사전에 결정된 길이만큼 공급된다. 제어 회로(330)에 병합된 CPU(331)는, 개인용 컴퓨터(PC)로부터 출력된 제어 신호들에 응답하여, 데이터를 잉크 카트리지(C1 내지 C5)에 배치된 기억 디바이스들에 기록하고 이들로부터 판독한다. 제어 회로(330)는 또한 개인용 컴퓨터(PC)로부터 출력된 인쇄 제어 신호들에 응답하여, 인쇄 동작들을 구현하기 위해서 프린터(300)의 각 구성요소들의 동작들을 또한 제어한다.
캐리지(301) 상에 배치된 기억 디바이스들(20, 21, 22, 23 및 24)은 신호 라인들을 포함하는 플렉시블 케이블에 의해 제어 회로(330)와 연결된다. 캐리지(301)의 이동은 플렉시블 케이블을 변형시키며, 플렉시블 케이블의 변형은 탄성력을 야기한다. 탄성력은 캐리지(301)의 유연한 이동을 방해한다. 몇 몇 경우, 캐리지 모터(302)를 위한 추가적인 모터 제어기가 캐리지(301)의 유연한 이동을 실현하는데 필요하다. 플렉시블 케이블의 탄성력은 플렉시블 케이블에 포함된 신호 라인들의 개수에 비례하여 증가한다. 본 실시예에서, 기억 디바이스(20, 21, 22, 23 및 24)들은 메모리 모듈 기판(200) 상에서 버스를 통해서 서로 연결된다. 버스 연결은, 제어 회로(330)와 메모리 모듈 기판(200) 사이의 신호 라인의 개수를 감소시킨다. 그러므로, 본 발명은 탄성력의 영향을 감소시키며, 캐리지(301)의 유연한 이동을 실현할 수 있다.
플렉시블 케이블의 신호 라인 개수를 감소시키면 또한 신호 라인에 의해 야기된 잡음의 발생을 감소시킬 수 있다. 이러한 장점은, 두 개의 단자가 페이스-컨택트(face-contact) 방식으로 접촉될 때 유용하다. 특히, 페이스-컨택트 방식이 사용될 때, 잡음 계수를 감소시키는 것이 바람직하다.
위에서 논의된 제 1 내지 제 4 실시예에서의 기억 시스템들의 구성들중 임의의 구성에서, 식별 데이터는 각 기억 디바이스의 메모리 어레이의 3-비트 헤드 영역에 격납된다. 이러한 구성은 복수의 기억 디바이스들중에서 원하는 기억 디바이스를 선택할 수 있게 한다. 식별 데이터를 격납하기 위한 영역은 정상 모드에서는 판독 전용 영역이지만, 테스트 모드에서는 기록될 수 있다. 따라서, 식별 데이터는 쉽게 재기록될 수 있다. 이러한 구성은, 기억 디바이스가 사용된 잉크 카트리지로부터 제거되고 새 잉크 카트리지에 장착될 때 식별 데이터를 재기록하는 것을 용이하게 한다. 따라서, 이것은 기억 디바이스의 재활용을 향상시킨다.
위의 설명은 본 발명의 몇 몇 바람직한 실시예들에서의 기억 시스템 및 기억 디바이스에 관한 것이다. 그러나, 이러한 실시예들은 모든 면에서 예시적이며 비제한적인 것으로 간주될 것이다. 본 발명의 주요한 특징들의 범주 또는 사상에서 벗어나지 않는 많은 변형(modification), 변경(change) 및 수정(alteration)이 존재할 수 도 있다. 그러므로, 본 청구 범위와 등가인 의미와 범위 내의 모든 변경들은 본 청구 범위에 포함될 것이다. 몇 몇 가능한 변형의 예들은 이하에서 제공된다.
위의 실시예에서, EEPROM은, 예컨대 기억 디바이스에 이용된다. EEPROM이 아닌 임의의 기억 소자는, 그러나 기억 소자가 데이터를 불휘발성이지만 재기록 가능한 방식으로 격납될 수 있게 하는 한 본 발명의 기억 디바이스에 응용될 수 있다.
위의 설명에서, 남은 잉크의 양 및 잉크 소비량에 관한 데이터는 우선권을 갖는 데이터로 열거된다. 이러한 데이터 대신에, 또는 이러한 데이터 이외에 임의의 다른 적합한 데이터가 우선권을 갖는 데이터로 명시될 수 있다.
위에서 논의된 복수의 기억 디바이스를 포함하는 기억 시스템에서, 특정한 기억 디바이스에 대한 액세스를 획득하기 위한 식별 데이터는 상기 특정한 기억 디바이스의 메모리 어레이(201)의 처음 3 비트에 격납된다. 식별 데이터의 용량은 식별될 기억 디바이스들의 개수에 따라서 적절하게 변경될 수 있다. 메모리 어레이(201)의 용량은 256 비트로 제한되지 않고 격납될 데이터 용량에 따라 적절하게 변경될 수 있다.
위의 실시예에서, 5 개의 기억 디바이스들은 5 개의 다른 칼라 잉크의 5 개의 분리된 잉크 카트리지 상에 배치된다. 기억 디바이스들은 또한 2 내지 4 개의 다른 칼라의 잉크 또는 6 개 이상의 칼라 잉크를 갖는 잉크 카트리지에 응용될 수 있다.
위의 실시예에서, 기억 디바이스는 다양한 종류의 정보를 잉크 카트리지에 격납하기 위한 잉크젯 프린터의 잉크 카트리지에 응용된다. 본 발명의 기억 디바이스는 또한 다양한 다른 응용들에도 사용될 수 있다.
상술한 바와 같이, 본 발명은 식별 데이터가 쉽게 재기록되게 하고, 짧은 시간 기간에 데이터 기록 동작의 정상적인 완료를 보장하는 기록 디바이스를 제공하는 등의 효과가 있다.
도 1은 본 발명의 제 1 실시예에서의 복수의 기억 디바이스(device)와 호스트(host) 컴퓨터를 포함하는 기억 시스템 구성을 예시한 도면.
도 2는, 정상 모드에서 호스트 컴퓨터로부터 송신된 데이터 어레이를 일예로 도시한 도면.
도 3은, 테스트 모드에서 호스트 컴퓨터로부터 송신된 데이터 어레이를 일예로 도시한 도면.
도 4는 제 1 실시예의 기억 디바이스의 내부 회로 구조를 예시한 블록도.
도 5는 기억 디바이스에 대한 액세스를 획득한 호스트 컴퓨터에 의해 수행되는 처리 루틴을 도시한 흐름도.
도 6은, 호스트 컴퓨터에 의해 액세스될 때 기억 디바이스들의 각 회로 구조에 의해 수행되는 처리 루틴을 도시한 흐름도.
도 7은, 데이터 판독 시에 리셋 신호(RST), 클록 신호(SCK), 데이터 신호(SDA) 및 어드레스 카운터 상의 카운트 사이의 시간에 기초한 관계를 도시한 타이밍도.
도 8은, 데이터 기록 시에 리셋 신호(RST), 클록 신호(SCK), 데이터 신호(SDA) 및 어드레스 카운터 상의 카운트 사이의 시간에 기초한 관계를 도시한 타이밍도.
도 9는 본 발명의 제 2 실시예에서의 복수의 기억 디바이스와 호스트 컴퓨터를 포함하는 기억 시스템 구성을 예시한 도면.
도 10은 제 2 실시예의 기억 디바이스의 내부 회로 구조를 예시한 블록도.
도 11은 본 발명의 제 3 실시예의 테스트 모드에서의 기록 프로세스 루틴을 도시한 흐름도.
도 12는, 제 3 실시예의 테스트 모드에서의 기록 프로세스를 실현하기 위한, 테스트를 위한 호스트 컴퓨터와 기억 디바이스 사이의 연결의 일예를 도시한 도면.
도 13은 본 발명의 제 4 실시예의 테스트 모드에서의 기록 프로세스 루틴을 도시한 흐름도.
도 14는 제 4 실시예의 테스트 모드에서의 기록 프로세스를 실현하기 위한, 테스트를 위한 호스트 컴퓨터와 기억 디바이스 사이의 연결의 일예를 도시한 도면.
도 15는 잉크 카트리지들에 대한 기억 디바이스들의 하나의 응용을 도시한 도면.
도 16은, 위의 실시예들의 기억 시스템들중 임의의 시스템이 응용될 수 있는 잉크젯 프린터의 내부 구조를 일예로 개략적으로 예시한 도면.
<도면 주요 부분에 대한 부호의 설명>
201 : 메모리 어레이 202 : 어드레스 카운터
203 : ID 비교기 204 : 동작 코드 디코더
205 : I/O 제어기

Claims (82)

  1. 클록 신호 라인, 데이터 신호 라인 및 리셋 신호 라인을 갖는 인쇄 장치에 분리할 있도록 장착된 인쇄 물질 용기로서,
    인쇄 물질을 수용하는 수용 유닛(reservoir unit)과;
    상기 인쇄 장치의 상기 클록 신호 라인을 통해 전달된 클록 신호를 수신하는 클록 단자와;
    상기 인쇄 장치의 상기 데이터 신호 라인으로/으로부터 데이터 신호를 송신하는 데이터 단자와;
    상기 인쇄 장치의 상기 리셋 신호 라인을 통해 전달된 리셋 신호를 수신하는 리셋 단자와;
    순차적으로 액세스되는 복수의 불휘발성 기억 영역을 갖는 기억 소자와;
    상기 입력 리셋 신호의 제 1 레벨로 초기화되며, 상기 리셋 신호가 제 2 레벨로 전환될 때 상기 입력 클록 신호와 동기적으로 상기 데이터 신호에 따라 상기 기억 소자로/로부터의 데이터 기록/판독 동작을 수행하는 기억 소자 제어 유닛을,
    포함하는 인쇄 물질 용기.
  2. 제 1항에 있어서, 데이터는 비트 단위로(bit by bit) 상기 기억 소자에 기록되는, 인쇄 물질 용기.
  3. 제 1항에 있어서,
    상기 기억 소자는 식별 정보를 격납하며,
    상기 기억 소자 제어 유닛은,
    상기 데이터 단자를 상기 기억 소자와 연결하는 데이터 버스와;
    상기 클록 단자를 통해 입력된 상기 클록 신호와 동기적으로 카운트를 증가시키며, 상기 리셋 단자를 통한 상기 리셋 신호 입력에 응답하여 상기 카운트를 초기 값으로 리셋하는 어드레스 카운터와;
    상기 기억 소자 및 상기 데이터 버스 모두에 전기적으로 연결되며, 상기 데이터 버스에 관한 데이터 전송 방향뿐만 아니라 상기 기억 소자에 관한 데이터 전송 방향을 제어하는 입-출력 제어기와;
    상기 인쇄 물질 용기를 식별하기 위해서 상기 인쇄 물질 용기에 할당되며 데이터 버스를 통해 입력된 인쇄 물질 식별 정보가 상기 기억 소자에 격납된 식별 정보와 일치 또는 불일치하는지를 결정하기 위해서 이들 두 식별 정보를 비교하는 비교기와;
    상기 두 식별 정보가 일치하는 경우에, 상기 데이터 신호에 따라 상기 기억 소자로/로부터의 데이터 기록/판독 동작을 허용하는 기록/판독 인에이블(enable) 유닛을,
    포함하는 인쇄 물질 용기.
  4. 제 3항에 있어서, 상기 입-출력 제어기는, 상기 리셋 신호 입력에 응답하여 초기 설정으로서 상기 기억 소자에 관한 상기 데이터 전송 방향을 판독 방향으로 세팅하고, 상기 데이터 버스와의 연결을 차단하는, 인쇄 물질 용기.
  5. 제 4항에 있어서,
    상기 데이터 버스와 상기 비교기에 연결되며, 상기 비교기에 의한 결정의 결과가 상기 인쇄 물질 용기 식별 정보가 상기 기억 소자에 격납된 상기 식별 정보와 일치함을 나타낼 때 상기 데이터 버스를 통해 입력된 기록/판독 명령을 분석하며, 상기 분석의 결과에 기초하여 상기 입-출력 제어기에게 상기 데이터 버스에 관한 상기 데이터 전송 방향을 전환할 것을 요구하는, 명령 디코더를 더 포함하며,
    여기서, 상기 입-출력 제어기는, 상기 명령 디코더가 상기 기록/판독 명령에 대한 분석을 완료할 때까지 상기 기억 소자에 관한 상기 데이터 전송 방향과, 상기 데이터 버스와의 연결 차단 상태에 대한 초기 설정을 유지하는, 인쇄 물질 용기.
  6. 제 5항에 있어서,
    테스트 모드 신호 라인과 연결되는 테스트 단자와;
    상기 테스트 단자에 연결되며, 테스트 모드 신호 입력을 검출하는 테스트 모드 제어기를 더 포함하며,
    여기서, 상기 기억 소자는, 상기 기억 영역의 헤드(head) 위치와 사전에 결정된 위치 사이에 특정한 섹션(specific section)을 가지며, 상기 특정한 섹션에는 사전에 결정된 조건 아래에서 기록 동작이 행해지며, 그 밖의 다른 조건에서는 재기록 불가능한 방식으로 상기 식별 정보가 격납되며,
    상기 사전에 결정된 조건은 상기 테스트 모드 신호 입력에 대한 검출인, 인쇄 물질 용기.
  7. 제 6항에 있어서,
    상기 테스트 모드 제어기는, 상기 테스트 모드 신호 입력을 검출할 때 테스트 모드 명령을 분석하기 위해서 상기 테스트 모드 명령을 상기 명령 디코더에 출력하고, 상기 명령 디코더가 상기 테스트 모드 명령에 대한 분석을 완료할 때까지 상기 어드레스 카운터 상의 상기 카운트에 대한 증가를 금지하며,
    상기 명령 디코더는, 상기 테스트 모드 명령에 대해 분석한 후 상기 입-출력 제어기에게 상기 기억 소자로의 기록 동작을 수행할 것과, 상기 데이터 버스를 해방(release)할 것을 요구하며,
    상기 입-출력 제어기는, 상기 명령 디코더로부터의 상기 요구에 응답하여 상기 기억 소자로의 상기 기록 동작과, 상기 데이터 버스의 상기 해방을 수행하는, 인쇄 물질 용기.
  8. 제 6항에 있어서,
    상기 테스트 모드 제어기는, 상기 테스트 모드 신호의 입력을 검출할 때 테스트 모드 명령을 분석하기 위해서 상기 명령 디코더에 상기 테스트 모드 명령을 출력하고, 상기 명령 디코더가 상기 테스트 모드 명령에 대한 상기 분석을 완료할 때까지 상기 어드레스 카운터 상의 상기 카운트에 대한 증가를 금지하며,
    상기 명령 디코더는, 상기 입-출력 제어기에게 상기 테스트 모드 명령을 분석한 후 상기 기억 소자로부터의 판독 동작을 수행할 것과, 상기 데이터 버스를 해방할 것을 요구하며,
    상기 입-출력 제어기는, 상기 명령 디코더로부터의 상기 요구에 응답하여 상기 기억 소자로부터의 상기 판독 동작과, 상기 데이터 버스의 상기 해방을 수행하는, 인쇄 물질 용기.
  9. 제 3항에 있어서, 상기 기억 소자는, 상기 식별 정보의 기억 영역 이후에 데이터가 기록될 수 있는 기록 가능한 데이터 영역을 갖는, 인쇄 물질 용기.
  10. 제 9항에 있어서, 적어도 상기 인쇄 물질의 양에 관한 데이터는 상기 기록 가능한 데이터 영역에 기록되는, 인쇄 물질 용기.
  11. 제 9항에 있어서, 상기 기억 소자는 상기 기억 영역의 헤드 위치와 사전에 결정된 위치 사이에 특정한 섹션을 가지며, 상기 특정한 섹션에는 사전에 결정된 조건 아래에서 기록 동작이 행해지며, 그 밖의 다른 조건에서는, 재기록 불가능한 방식으로 상기 식별 정보가 격납되는, 인쇄 물질 용기.
  12. 인쇄 물질 용기에 착탈가능하게 장착되며, 클록 신호 라인, 데이터 신호 라인 및 리셋 신호 라인과 연결되는 불휘발성 기억 디바이스로서,
    순차적으로 액세스되는 복수의 불휘발성 기억 영역을 갖는 기억 소자와;
    입력 리셋 신호의 제 1 레벨로 초기화되며, 상기 리셋 신호가 제 2 레벨로 전환될 때 입력 클록 신호와 동기적으로 데이터 신호에 따라서 상기 기억 소자로/로부터의 데이터 기록/판독 동작을 수행하는 기억 소자 제어 유닛을,
    포함하는 불휘발성 기억 디바이스.
  13. 제 12항에 있어서, 데이터는 비트 단위로 상기 기억 소자에 기록되는, 불휘발성 기억 디바이스.
  14. 제 12항에 있어서,
    상기 기억 소자는 식별 정보를 격납하며,
    상기 기억 소자 제어 유닛은,
    상기 데이터 신호를 상기 기억 소자와 연결하는 데이터 버스와;
    상기 입력 클록 신호와 동기적으로 카운트를 증가시키며, 상기 리셋 신호 입력에 응답하여 초기 값으로 상기 카운트를 리셋하는 어드레스 카운터와;
    상기 기억 소자와 상기 데이터 버스 사이에 삽입되며, 상기 데이터 버스에 관한 데이터 전송 방향뿐만 아니라 상기 기억 소자에 관한 데이터 전송 방향을 제어하는 입-출력 제어기와;
    상기 인쇄 물질 용기를 식별하기 위해서 상기 인쇄 물질 용기에 할당되며 데이터 버스를 통해 입력된 인쇄 물질 용기 식별 정보가 상기 기억 소자에 격납된 식별 정보와 일치 또는 불일치하는지를 결정하기 위해서 이들 두 식별 정보를 비교하는 비교기와;
    상기 두 식별 정보가 일치하는 경우에, 상기 데이터 신호에 따라 상기 기억 소자로/로부터의 상기 데이터 기록/판독 동작을 허용하는 기록/판독 인에이블 유닛을,
    포함하는 불휘발성 기억 디바이스.
  15. 제 14항에 있어서, 상기 입-출력 제어기는, 상기 리셋 신호 입력에 응답하여 초기 설정으로서 상기 기억 소자에 관한 상기 데이터 전송 방향을 판독 방향으로 세팅하며 상기 데이터 버스와의 연결을 차단하는, 불휘발성 기억 디바이스.
  16. 제 15항에 있어서,
    상기 데이터 버스와 상기 비교기에 연결되며, 상기 비교기에 의한 상기 결정의 결과가 상기 인쇄 물질 용기 식별 정보가 상기 기억 소자에 격납된 상기 식별 정보와 일치함을 나타낼 때 상기 데이터 버스를 통해 입력된 기록/판독 명령을 분석하며, 상기 분석의 결과에 기초하여 상기 입-출력 제어기에게 상기 데이터 버스에 관한 상기 데이터 전송 방향을 전환할 것을 요구하는, 명령 디코더를 더 포함하며,
    여기서, 상기 입-출력 제어기는, 상기 명령 디코더가 상기 기록/판독 명령에 대한 분석을 완료할 때까지 상기 기억 소자에 관한 상기 데이터 전송 방향과, 상기 데이터 버스와의 연결 차단 상태에 대한 초기 설정을 유지하는, 불휘발성 기억 디바이스.
  17. 제 14항에 있어서, 상기 기억 소자는, 상기 식별 정보의 기억 영역 이후에 데이터가 기록될 수 있는 기록 가능한 데이터 영역을 갖는, 불휘발성 기억 디바이스.
  18. 제 17항에 있어서, 상기 기억 소자는 상기 기억 영역의 헤드 위치와 사전에 결정된 위치 사이에 특정한 섹션을 가지며, 상기 특정한 섹션에는 사전에 결정된 조건 아래에서 기록 동작이 행해지며, 그 밖의 다른 조건에서는, 재기록 불가능한 방식으로 식별 정보가 격납되는, 불휘발성 기억 디바이스.
  19. 복수의 인쇄 물질 용기로서, 각 인쇄 물질 용기는 각 인쇄 물질 용기 상에 배치되고, 클록 단자, 데이터 단자 및 리셋 단자를 가지며, 버스를 통해서 제어 유닛과 연결되는 불휘발성 기억 디바이스를 포함하며, 상기 제어 유닛은 클록 신호를 생성하는 클록 신호 생성 회로와, 리셋 신호를 생성하는 리셋 신호 생성 회로와, 상기 복수의 인쇄 물질 용기 중에서 원하는 인쇄 물질 용기를 식별하기 위해서 식별 정보를 출력하는 식별 정보 출력 회로와, 상기 출력 식별 정보와 기록/판독 명령을 포함하는 데이터 어레이를 상기 클록 신호와 동기적으로 데이터 신호 라인에 송신하는 데이터 출력 회로를 포함하는, 복수의 인쇄 물질 용기로서,
    상기 인쇄 물질 용기 각각은,
    상기 데이터 단자와 연결되는 데이터 버스와;
    상기 각 인쇄 물질 용기에 할당된 다른 식별 정보를 격납하며, 순차적으로 액세스되는 기억 영역을 갖는 기억 소자와;
    상기 데이터 버스에 연결되며, 상기 제어 유닛으로부터 출력된 상기 식별 정보가 상기 기억 소자에 격납된 상기 식별 정보와 일치 또는 불일치하는지를 결정하기 위해서 이들 두 식별 정보를 비교하는 비교기와;
    상기 기억 소자 및 상기 데이터 버스 사이에 삽입되며, 상기 데이터 버스에 관한 데이터 전송 방향뿐만 아니라 상기 기억 소자에 관한 데이터 전송 방향을 제어하는 입-출력 제어기와;
    상기 데이터 버스와 상기 비교기에 연결되며, 상기 비교기에 의한 상기 결정의 결과가 상기 제어 유닛으로부터 출력된 상기 식별 정보가 상기 기억 소자에 격납된 상기 식별 정보와 일치함을 나타낼 때 상기 데이터 버스를 통해 입력된 기록/판독 명령을 분석하며, 상기 분석의 결과에 기초하여 상기 입-출력 제어기에게 상기 데이터 버스에 관한 데이터 전송 방향을 전환할 것을 요구하는, 명령 디코더를,
    포함하는 복수의 인쇄 물질 용기.
  20. 제 19항에 있어서, 상기 인쇄 물질 용기 각각은,
    액세스되는 상기 기억 소자의 상기 기억 영역에서의 위치를 명시하기 위해서 상기 클록 단자를 통해 입력된 상기 클록 신호와 동기적으로 카운트를 증가시키며, 초기화 시에는 상기 카운트를 초기 값으로 리셋하는 어드레스 카운터를 더 포함하며,
    여기서, 상기 입-출력 제어기는, 초기 설정으로서 상기 기억 소자에 관한 상기 데이터 전송 방향을 판독 방향으로 세팅하고, 상기 데이터 버스에 관한 데이터 전송을 금지하며, 상기 명령 디코더가 상기 기록/판독 명령에 대한 분석을 완료할 때까지 상기 초기 설정을 유지하는, 복수의 인쇄 물질 용기.
  21. 제 19항에 있어서, 상기 각 기억 디바이스들의 비교기들은 모든 상기 기억 디바이스에 공통인 공통 식별 정보를 갖는, 복수의 인쇄 물질 용기.
  22. 제 19항에 있어서, 상기 제어 유닛에 포함된 전원 보상 회로는, 주(genera1) 전원을 차단한 후 사전에 결정된 시간 기간 동안에 상기 인쇄 물질 용기 각각에 보상 전원을 공급하며,
    상기 리셋 신호는 상기 제어 유닛으로의 전원 공급을 시작하는 경우와, 상기 전원을 차단하는 경우중 적어도 어느 하나에 있어서 생성되며,
    데이터 기록 동작 도중에 상기 리셋 신호 입력이 검출되는 경우, 상기 데이터 단자로의 상기 데이터 송신은 즉시 종료되며, 상기 전원 보상 회로가 상기 보상 전원을 공급할 때 우선권을 갖는(preferential) 데이터가 상기 사전에 결정된 시간 기간 내에 하나씩 완전히 기록될 수 있도록 상기 각 데이터 단자에 즉시 송신되는, 복수의 인쇄 물질 용기.
  23. 제 19항에 있어서, 상기 클록 단자에 입력된 상기 클록 신호는, 판독 명령을 출력하는 경우의 주기보다는 기록 명령을 입력하는 경우에 더 긴 주기를 갖는, 복수의 인쇄 물질 용기.
  24. 제 19항에 있어서, 상기 복수의 인쇄 물질 용기는 인쇄 물질 용기 검출 신호 라인을 갖는 모듈 기판 상에 배치되며, 상기 인쇄 물질 용기 검출 신호 라인은 각 인쇄 물질 용기와 직렬 연결(cascade connection)을 제공하고, 하나의 접지된 종단과 상기 제어 유닛에 연결되는 다른 하나의 종단을 갖도록 상기 모듈 기판 상에 놓이며,
    여기서, 상기 제어 유닛은 모든 상기 인쇄 물질 용기가 상기 인쇄 물질 용기 검출 신호 라인의 값에 기초하여 상기 모듈 기판 상에 적절하게 배치되는지의 여부를 결정하는, 복수의 인쇄 물질 용기.
  25. 제 24항에 있어서, 상기 제어 유닛은, 상기 인쇄 물질 용기 검출 신호 라인이 접지 전압을 나타낼 때 모든 상기 인쇄 물질 용기들이 상기 모듈 기판 상에 적절하게 배치됨을 결정하는, 복수의 인쇄 물질 용기.
  26. 제 24항에 있어서, 상기 제어 유닛은, 상기 인쇄 물질 용기 검출 신호 라인이 접지 전압이 아닌 전압을 나타낼 때 적어도 하나의 인쇄 물질 용기가 상기 모듈 기판 상에 적절하게 배치되지 않음을 결정하는, 복수의 인쇄 물질 용기.
  27. 제 19항에 있어서, 상기 기억 소자는 각 인쇄 물질 용기에 수용된 상기 인쇄 물질의 유형에 관한 다양한 데이터를 격납하는, 복수의 인쇄 물질 용기.
  28. 제 19항에 있어서, 각 인쇄 물질 용기로의 전원 공급은 상기 제어 유닛이 데이터 기록/판독 동작을 수행할 때에만 허용되는, 복수의 인쇄 물질 용기.
  29. 복수의 불휘발성 기억 디바이스로서, 각 불휘발성 기억 디바이스는 클록 단자, 데이터 단자 및 리셋 단자를 가지며, 버스를 통해서 제어 유닛과 연결되며, 상기 제어 유닛은 클록 신호를 생성하는 클록 신호 생성 회로와, 리셋 신호를 생성하는 리셋 신호 생성 회로와, 상기 복수의 기억 디바이스들 중에서 원하는 기억 디바이스를 식별하기 위해서 식별 정보를 출력하는 식별 정보 출력 회로와, 상기 출력 식별 정보와 기록/판독 명령을 포함하는 데이터 어레이를 상기 클록 신호와 동기적으로 데이터 신호 라인에 송신하는 데이터 출력 회로를 포함하는, 복수의 불휘발성 기억 디바이스로서,
    상기 기억 디바이스 각각은,
    상기 데이터 단자와 연결되는 데이터 버스와;
    순차적으로 액세스되는 기억 영역을 갖는 기억 소자와;
    상기 데이터 버스에 연결되며, 상기 제어 유닛의 상기 식별 정보 출력 회로와 상기 데이터 출력 회로를 통해 출력된 상기 식별 정보가 상기 기억 소자에 격납된 식별 정보와 일치 또는 불일치하는지를 결정하기 위해서 이들 두 식별 정보를 비교하는 비교기와;
    상기 기억 소자와 상기 데이터 버스 사이에 삽입되며, 상기 데이터 버스에 관한 데이터 전송 방향뿐만 아니라 상기 기억 소자에 관한 데이터 전송 방향을 제어하는 입-출력 제어기와;
    상기 데이터 버스와 상기 비교기에 연결되며, 상기 비교기에 의한 상기 결정의 결과가 상기 제어 유닛으로부터 출력된 상기 식별 정보가 상기 기억 소자에 격납된 상기 식별 정보와 일치함을 나타낼 때 상기 데이터 버스를 통해 입력된 상기 기록/판독 명령을 분석하며, 상기 분석의 결과에 기초하여 상기 입-출력 제어기에게 상기 데이터 버스에 관한 상기 데이터 전송 방향을 전환할 것을 요구하는, 명령 디코더를,
    포함하는 복수의 불휘발성 기억 디바이스.
  30. 제 29항에 있어서, 상기 각 기억 디바이스는,
    액세스되는 상기 기억 소자의 상기 기억 영역에서의 위치를 명시하기 위해서 상기 클록 단자를 통해 입력된 상기 클록 신호와 동기적으로 카운트를 증가시키며, 초기화 시에는 상기 카운트를 초기 값으로 리셋하는 어드레스 카운터를 더 포함하며,
    여기서, 상기 입-출력 제어기는, 초기 설정으로서 상기 기억 소자에 관한 상기 데이터 전송 방향을 판독 방향으로 세팅하고, 상기 데이터 버스에 관한 데이터 전송을 금지하며, 상기 명령 디코더가 상기 기록/판독 명령에 대한 상기 분석을 완료할 때까지 상기 초기 설정을 유지하는, 복수의 불휘발성 기억 디바이스.
  31. 제 29항 또는 제 30항에 있어서, 상기 비교기는 모든 상기 기억 디바이스에 공통인 공통 식별 정보를 갖는, 복수의 불휘발성 기억 디바이스.
  32. 제 29항 또는 제 30항에 있어서, 상기 제어 유닛에 포함된 전원 보상 회로는, 주 전원을 차단한 후 사전에 결정된 시간 기간 동안에 상기 기억 디바이스 각각에 보상 전원을 공급하며,
    상기 리셋 신호는 상기 제어 유닛으로의 전원 공급을 시작하는 경우와, 상기 전원을 차단하는 경우중 적어도 어느 하나에 있어서 생성되며,
    데이터 기록 동작 도중에 상기 리셋 신호 입력이 검출되는 경우, 상기 데이터 단자로의 상기 데이터 송신은 즉시 종료되며, 상기 전원 보상 회로가 상기 보상 전원을 공급할 때 우선권을 갖는 데이터가 상기 사전에 결정된 시간 기간 내에 하나씩 완전히 기록될 수 있도록 상기 각 데이터 단자에 즉시 송신되는, 복수의 불휘발성 기억 디바이스.
  33. 제 29항 또는 제 30항에 있어서, 상기 클록 단자로 입력된 상기 클록 신호는, 판독 명령을 출력하는 경우의 주기보다는 기록 명령을 입력하는 경우에 더 긴 주기를 갖는, 복수의 불휘발성 기억 디바이스.
  34. 제 29항 또는 제 30항에 있어서, 상기 복수의 기억 디바이스는 기억 디바이스 검출 신호 라인을 갖는 모듈 기판 상에 배치되며, 상기 기억 디바이스 검출 신호 라인은 각 기억 디바이스와 직렬 연결을 제공하고, 하나의 접지된 종단과 상기 제어 유닛에 연결되는 다른 하나의 종단을 갖도록 상기 모듈 기판 상에 놓이며,
    여기서, 상기 제어 유닛은 모든 상기 기억 디바이스가 상기 기억 디바이스 검출 신호 라인의 값에 기초하여 상기 모듈 기판 상에 적절하게 배치되는지의 여부를 결정하는, 복수의 불휘발성 기억 디바이스.
  35. 제 34항에 있어서, 상기 제어 유닛은, 상기 기억 디바이스 검출 신호 라인이 접지 전압을 나타낼 때 모든 상기 기억 디바이스들이 상기 모듈 기판 상에 적절하게 배치됨을 결정하는, 복수의 불휘발성 기억 디바이스.
  36. 제 34항에 있어서, 상기 제어 유닛은, 상기 기억 디바이스 검출 신호 라인이 접지 전압이 아닌 전압을 나타낼 때 적어도 하나의 기억 디바이스가 상기 모듈 기판 상에 적절하게 배치되지 않음을 결정하는, 복수의 불휘발성 기억 디바이스.
  37. 제 29항 또는 제 30항에 있어서, 각 기억 디바이스로의 전원 공급은 상기 제어 유닛이 데이터 기록/판독 동작을 수행할 때에만 허용되는, 복수의 불휘발성 기억 디바이스.
  38. 클록 신호 라인, 데이터 신호 라인 및 리셋 신호 라인을 갖는 인쇄 장치에 분리할 있도록 장착된 인쇄 물질 용기로서,
    인쇄 물질을 수용하는 수용 유닛과;
    버스를 통해서 상기 인쇄 장치의 상기 클록 신호 라인에 연결되는 클록 단자와;
    상기 버스를 통해서 상기 인쇄 장치의 상기 데이터 신호 라인에 연결되는 데이터 단자와;
    상기 버스를 통해서 상기 인쇄 장치의 상기 리셋 신호 라인에 연결되는 리셋 단자와;
    불휘발성 기억 영역을 가지며, 상기 클록 단자를 통해 입력된 클록 신호와, 상기 데이터 단자를 통해 입력 및 출력되는 데이터 신호에 기초하여 기록/판독 동작이 행해지는 기억 소자와;
    상기 데이터 신호에 포함되고, 상기 인쇄 물질 용기를 식별하기 위해서 상기 인쇄 물질 용기에 할당되는 인쇄 물질 용기 식별 정보가 상기 기억 소자에 미리 격납된 식별 정보와 일치 또는 불일치하는지를 결정하기 위해서 이들 두 식별 정보를 비교하는 비교기와;
    상기 비교기가 상기 두 식별 정보가 일치함을 결정할 때, 상기 기억 소자로/로부터의 상기 기록/판독 동작을 허용하는 입-출력 제어기를,
    포함하는 인쇄 물질 용기.
  39. 제 38항에 있어서, 상기 식별 정보는 상기 기억 소자에 격납되는, 인쇄 물질 용기.
  40. 제 38항에 있어서, 상기 입-출력 제어기는, 상기 리셋 단자를 통해 입력된 리셋 신호가 사전에 결정된 조건을 충족할 때에만 상기 기억 소자로/로부터의 상기 기록/판독 동작을 허용하는, 인쇄 물질 용기.
  41. 제 40항에 있어서, 상기 기억 소자는 상기 클록 신호와 동기적으로 순차적으로 액세스되는, 인쇄 물질 용기.
  42. 제 41항에 있어서, 상기 기억 소자는 상기 인쇄 물질 용기에 보관된 상기 인쇄 물질의 양에 관한 정보를 가지며, 상기 식별 정보는 상기 인쇄 물질의 양에 관한 상기 정보에 앞서 액세스되는 특정한 위치에 격납되는, 인쇄 물질 용기.
  43. 제 40항 내지 제 42항중 어느 한 항에 있어서, 상기 사전에 결정된 조건은, 상기 리셋 단자를 통해 입력된 상기 리셋 신호가 제 1 레벨에서 제 2 레벨로 신호의 상태를 전환하는 것인, 인쇄 물질 용기.
  44. 클록 신호 라인, 데이터 신호 라인 및 리셋 신호 라인에 연결되며, 인쇄 물질 용기에 착탈가능하게 장착되는, 불휘발성 기억 디바이스로서,
    불휘발성 기억 영역을 가지며, 상기 클록 신호 라인을 통해 입력된 클록 신호와, 상기 데이터 신호 라인을 통해 입력 및 출력되는 데이터 신호에 기초하여 기록/판독 동작이 행해지는 기억 소자와;
    상기 데이터 신호에 포함되고, 상기 인쇄 물질 용기를 식별하기 위해서 상기 인쇄 물질 용기에 할당되는 인쇄 물질 용기 식별 정보가 상기 기억 소자에 미리 격납된 식별 정보와 일치 또는 불일치하는지를 결정하기 위해서 이들 두 식별 정보를 비교하는 비교기와;
    상기 비교기가 상기 두 식별 정보가 일치함을 결정할 때, 상기 기억 소자로/로부터의 상기 기록/판독 동작을 허용하는 입-출력 제어기를,
    포함하는 불휘발성 기억 디바이스.
  45. 제 44항에 있어서, 상기 식별 정보는 상기 기억 소자에 격납되는, 불휘발성 기억 디바이스.
  46. 제 44항에 있어서, 상기 입-출력 제어기는, 상기 리셋 신호 라인을 통해 입력된 리셋 신호가 사전에 결정된 조건을 충족할 때에만 상기 기억 소자로/로부터의 상기 기록/판독 동작을 허용하는, 불휘발성 기억 디바이스.
  47. 제 44항에 있어서, 상기 기억 소자는 상기 클록 신호와 동기적으로 순차적으로 액세스되는, 불휘발성 기억 디바이스.
  48. 제 47항에 있어서, 상기 기억 소자는 상기 인쇄 물질 용기에 수용된 인쇄 물질의 양에 관한 정보를 가지며, 상기 식별 정보는 상기 인쇄 물질의 양에 관한 상기 정보에 앞서 액세스되는 특정한 위치에 격납되는, 불휘발성 기억 디바이스.
  49. 제 46항 내지 제 48항중 어느 한 항에 있어서, 상기 사전에 결정된 조건은, 상기 리셋 신호 라인을 통해 입력된 상기 리셋 신호가 제 1 레벨에서 제 2 레벨로 신호의 상태를 전환하는 것인, 불휘발성 기억 디바이스.
  50. 복수의 인쇄 물질 용기와 제어 유닛을 포함하는 기억 시스템으로서, 각 인쇄 물질 용기는 클록 신호 라인, 데이터 신호 라인 및 리셋 신호 라인과 버스를 통해서 연결되는 불휘발성 기억 디바이스와, 인쇄 물질을 수용하는 수용 유닛을 가지며, 상기 제어 유닛은 상기 클록 신호 라인, 상기 데이터 신호 라인 및 상기 리셋 신호 라인을 통해서 상기 인쇄 물질 용기에 포함된 상기 기억 디바이스와 연결되는, 기억 시스템으로서,
    상기 제어 유닛은,
    클록 신호를 생성하는 클록 신호 생성 회로와;
    상기 기억 디바이스를 초기화하기 위해 리셋 신호를 생성하는 리셋 신호 생성 회로와;
    상기 복수의 인쇄 물질 용기들중에서 원하는 인쇄 물질 용기에 포함된 기억 디바이스를 식별하기 위해서 식별 정보를 출력하는 식별 정보 출력 회로와;
    상기 출력 식별 정보와 기록/판독 명령을 포함하는 데이터 어레이를 상기 클록 신호와 동기적으로 상기 데이터 신호 라인에 송신하는 데이터 출력 회로를,
    포함하며,
    상기 각 인쇄 물질 용기에 포함된 상기 기억 디바이스는,
    상기 데이터 신호 라인에 연결되는 데이터 버스와;
    순차적으로 액세스되는 기억 영역을 갖는 기억 소자와;
    상기 데이터 버스와 연결되며, 상기 제어 유닛으로부터 출력되는 상기 식별 정보가 상기 기억 소자에 격납된 식별 정보와 일치 또는 불일치하는지를 결정하기 위해서 이들 두 식별 정보를 비교하는 비교기와;
    상기 기억 소자와 상기 데이터 버스 사이에 삽입되며, 상기 데이터 버스에 관한 데이터 전송 방향뿐만 아니라 상기 기억 소자에 관한 데이터 전송 방향을 제어하는 입-출력 제어기와;
    상기 데이터 버스와 상기 비교기에 연결되며, 상기 비교기에 의한 상기 결정의 결과가 상기 제어 유닛으로부터 출력된 상기 식별 정보가 상기 기억 소자에 격납된 상기 식별 정보와 일치함을 나타낼 때 상기 데이터 버스를 통해 입력된 상기 기록/판독 명령을 분석하며, 상기 분석의 결과에 기초하여 상기 입-출력 제어기에게 상기 데이터 버스에 관한 상기 데이터 전송 방향을 전환할 것을 요구하는, 명령 디코더를,
    포함하는, 기억 시스템.
  51. 제 50항에 있어서,
    상기 각 인쇄 물질 용기에 포함된 상기 기억 디바이스는,
    액세스되는 상기 기억 소자의 상기 기억 영역에서의 위치를 명시하기 위해서 상기 클록 신호 라인을 통해 입력된 상기 클록 신호와 동기적으로 카운트를 증가하며, 초기화 시에는 상기 카운트를 초기 값으로 리셋하는 어드레스 카운터를 더 포함하며,
    여기서, 상기 입-출력 제어기는, 초기 설정으로서 상기 기억 소자에 관한 데이터 전송 방향을 판독 방향으로 세팅하고, 상기 데이터 버스에 관한 데이터 전송을 금지하며, 상기 명령 디코더가 상기 기록/판독 명령에 대한 분석을 완료할 때까지 상기 초기 설정을 유지하는, 기억 시스템.
  52. 제 50항에 있어서,
    상기 제어 유닛은 상기 리셋 신호 생성 회로가 상기 리셋 신호를 상기 리셋 신호 라인에 출력하게 하며,
    상기 제어 유닛은, 상기 원하는 인쇄 물질 용기에 있는 상기 기억 디바이스에 대한 액세스를 획득하기 위해서, 상기 데이터 출력 회로가 상기 액세스되는 상기 원하는 인쇄 물질 용기에 포함된 상기 기억 디바이스에 할당되는 상기 식별 정보와 상기 기록/판독 명령을 포함하는 상기 데이터 어레이를 상기 클록 신호와 동기적으로 상기 데이터 신호 라인에 송신하게 하는, 기억 시스템.
  53. 제 52항에 있어서, 상기 각 인쇄 물질 용기에 포함된 상기 기억 디바이스는, 상기 리셋 신호 검출에 응답하여 상기 어드레스 카운터가 카운터 상의 상기 카운트를 상기 초기 값으로 리셋하게 하며,
    상기 기억 디바이스는 상기 비교기가 상기 데이터 버스에 송신된 상기 식별 정보가 상기 기억 소자에 격납된 상기 식별 정보와 일치 또는 불일치하는지를 결정하기 위해서 상기 두 식별 정보를 비교하게 하며,
    상기 비교기에 의한 상기 결정의 결과가 상기 데이터 버스에 송신된 상기 식별 정보가 상기 기억 소자에 격납된 상기 식별 정보와 일치함을 나타낼 때, 상기 기억 디바이스는 상기 명령 디코더가 상기 데이터 버스에 송신된 상기 기록/판독 명령을 분석하게 하여, 상기 분석의 결과에 기초하여 상기 데이터 버스에 관한 데이터 전송과 상기 기억 소자에 관한 데이터 전송을 제어하고, 상기 기억 소자의 원하는 위치에 데이터를 기록하는 동작과, 상기 기억 소자로부터 데이터를 판독하는 동작중 어느 하나를 수행하는, 기억 시스템.
  54. 제 53항에 있어서, 상기 제어 유닛의 상기 식별 정보 출력 회로는 모든 상기 기억 디바이스에 공통인 공통 식별 정보를 출력하며,
    각 기억 디바이스의 상기 비교기는 상기 공통 식별 정보를 격납하는, 기억 시스템.
  55. 제 50항 내지 제 54항중 어느 한 항에 있어서,
    상기 제어 유닛은, 주 전원 차단 후에 사전에 결정된 시간 기간 동안에 보상 전원을 공급하는 전원 보상 회로를 더 포함하며,
    상기 제어 유닛에 포함된 상기 리셋 신호 생성 회로는, 상기 제어 유닛에 전원을 공급하기 시작하는 경우와, 상기 전원을 차단하는 경우중 적어도 하나에 있어서 상기 리셋 신호를 생성하며,
    데이터 기록 동작 동안의 상기 리셋 신호 검출에 응답하여, 상기 제어 유닛에 포함된 상기 데이터 출력 회로는 상기 데이터의 송신을 즉시 종료하며, 상기 전원 보상 회로가 상기 보상 전원을 공급할 때 상기 사전에 결정된 시간 기간 내에 완전히 기록되도록 우선권을 갖는 데이터를 즉시 송신하는, 기억 시스템.
  56. 제 50항 내지 제 54항중 어느 한 항에 있어서, 상기 제어 유닛에 포함된 상기 클록 신호 생성 회로는, 판독 명령을 출력하는 경우에서의 주기보다는 상기 데이터 출력 회로를 통해 기록 명령을 출력하는 경우에서의 상기 클록 신호의 주기를 더 연장하는, 기억 시스템.
  57. 제 50항 내지 제 54항중 어느 한 항에 있어서,
    모듈 기판으로서, 각 기억 디바이스와 직렬 연결을 제공하며, 하나의 접지된 종단과 상기 제어 유닛과 연결되는 다른 하나의 종단을 갖도록, 기판 상에 배치된 상기 복수의 기억 디바이스들과, 기판 상에 놓인 기억 디바이스 검출 신호 라인을 갖는, 모듈 기판을 더 포함하며,
    여기서, 상기 제어 유닛은, 상기 기억 디바이스 검출 신호 라인의 값에 기초하여 모든 상기 기억 디바이스가 상기 모듈 기판 상에 적절하게 배치되는지의 여부를 결정하는 기억 디바이스 검출 회로를 더 포함하는,
    기억 시스템.
  58. 제 57항에 있어서, 상기 제어 유닛에 포함된 상기 기억 디바이스 검출 회로는, 상기 기억 디바이스 검출 신호 라인이 접지 전압을 나타낼 때 모든 상기 기억 디바이스가 상기 모듈 기판 상에 적절하게 배치됨을 결정하는, 기억 시스템.
  59. 제 57항에 있어서, 상기 제어 유닛에 포함된 상기 기억 디바이스 검출 회로는, 상기 기억 디바이스 검출 신호 라인이 접지 전압이 아닌 전압을 나타낼 때 적어도 하나의 기억 디바이스가 상기 모듈 기판 상에 적절하게 배치되지 않음을 결정하는, 기억 시스템.
  60. 제 50항 내지 제 54항중 어느 한 항에 있어서, 상기 기억 디바이스는 상기 각 인쇄 물질 용기에 수용된 상기 인쇄 물질의 유형에 관한 다양한 데이터를 격납하는, 기억 시스템.
  61. 제 50항 내지 제 54항중 어느 한 항에 있어서, 각 기억 디바이스로의 전원 공급은, 상기 제어 회로가 상기 기억 디바이스로/로부터의 데이터 기록/판독 동작을 수행할 때에만 허용되는, 기억 시스템.
  62. 제 50항에 있어서, 상기 각 기억 디바이스에 포함된 상기 기억 소자는 상기 기억 영역의 헤드 위치와 사전에 결정된 위치 사이에 특정한 섹션을 가지며, 상기 특정한 섹션에는 사전에 결정된 조건 아래에서 기록 동작이 행해지며, 그 밖의 다른 조건에서는 재기록 불가능한 방식으로 상기 식별 정보가 격납되는, 기억 시스템.
  63. 제 50항에 있어서, 상기 클록 신호 라인, 상기 데이터 신호 라인 및 상기 리셋 신호 라인은 플렉시블(flexible) 케이블에 포함되는, 기억 시스템.
  64. 복수의 인쇄 물질 용기중에서 원하는 인쇄 물질 용기에 장착된 기억 디바이스에 대한 액세스를 획득하는 방법으로서, 각 인쇄 물질 용기는 버스를 통해서 클록 신호 라인, 데이터 신호 라인 및 리셋 신호 라인과 연결되며, 적절한 식별 정보를 격납하는 불휘발성 기억 디바이스를 갖는, 기억 디바이스에 대한 액세스 획득 방법으로서,
    리셋 신호를 상기 리셋 신호 라인에 출력하는 단계와;
    액세스되는 상기 원하는 인쇄 물질 용기에 포함된 상기 기억 디바이스에 할당된 식별 정보와 기록/판독 명령을 포함하는 데이터 어레이를 클록 신호와 동기적으로 상기 데이터 신호 라인에 송신하는 단계를,
    포함하는 기억 디바이스에 대한 액세스 획득 방법.
  65. 인쇄 물질 용기에 장착된 기억 디바이스에서 액세스 요구를 처리하는 방법으로서, 상기 인쇄 물질 용기는, 순차적으로 액세스되는 기억 영역과, 식별 정보를 격납하기 위한 상기 기억 영역의 헤드 위치와 사전에 결정된 위치 사이에 있는 특정한 섹션을 갖는 기억 소자를 포함하는 기억 디바이스를 가지며, 상기 기억 디바이스는 클록 신호 라인에 연결되는 클록 버스와, 데이터 신호 라인에 연결되는 데이터 버스와, 리셋 신호 라인에 연결되는 리셋 버스를 또 다른 인쇄 물질 용기에 포함된 기억 디바이스와 공유하는, 액세스 요구 처리 방법으로서,
    상기 리셋 버스 상의 리셋 신호 검출에 응답하여, 어드레스 카운터 상의 카운트를 초기 값으로 리셋하는 단계와;
    상기 데이터 버스에 송신된 식별 정보가 상기 기억 소자에 격납된 상기 식별 정보와 일치 또는 불일치하는지를 결정하기 위해서 이들 두 식별 정보를 비교하는 단계와;
    상기 결정의 결과가 상기 데이터 버스에 송신된 상기 식별 정보가 상기 기억 소자에 격납된 상기 식별 정보와 일치함을 나타낼 때, 상기 데이터 버스에 송신된 기록/판독 명령을 분석하는 단계와;
    상기 분석의 결과에 기초하여, 상기 데이터 버스에 관한 데이터 전송과 상기 기억 소자에 관한 데이터 전송을 제어하는 단계와;
    상기 어드레스 카운터 상의 상기 카운트에 기초하여, 상기 기억 소자의 원하는 위치에 데이터를 기록하는 동작과 상기 기억 소자로부터 데이터를 판독하는 동작중 어느 하나를 수행하는 단계를,
    포함하는 액세스 요구 처리 방법.
  66. 순차적으로 액세스되는 기억 소자를 포함하는 불휘발성 기억 디바이스를 갖는 인쇄 물질 용기에서, 상기 기억 소자에서의 기억 영역의 헤드 위치와 사전에 결정된 위치 사이에 위치한 특정한 섹션에 식별 정보를 격납하는 방법으로서,
    리셋 신호 검출에 응답하여, 어드레스 카운터 상의 카운트를 초기 값으로 리셋하고, 클록 신호와 동기적으로 상기 카운트를 증가시키는 것을 금지하는 단계와;
    상기 데이터 버스에 송신된 기록 명령에 응답하여, 데이터 버스에 관한 데이터 전송 방향을 기록 방향으로 세팅하고, 상기 기억 소자에 관한 데이터 전송 방향을 기록 방향으로 세팅하는 단계와;
    상기 데이터 전송 방향들에 대한 세팅을 완료한 후, 상기 클록 신호와 동기적으로 상기 어드레스 카운터 상의 상기 카운트를 증가시키는 단계와;
    상기 어드레스 카운터 상의 상기 카운트에 따라서, 상기 기억 소자에서의 상기 기억 영역의 상기 헤드 위치와 상기 사전에 결정된 위치 사이에 상기 식별 정보를 기록하고, 후속적으로 데이터를 상기 기억 영역에 기록하는 단계를,
    포함하는 식별 정보 격납 방법.
  67. 순차적으로 액세스되는 기억 소자를 포함하는 불휘발성 기억 디바이스를 갖는 인쇄 물질 용기에서, 상기 기억 소자의 기억 영역에 격납된 데이터를 상기 기억 영역의 헤드 위치로부터 판독하는 방법으로서,
    리셋 신호 검출에 응답하여, 어드레스 카운터 상의 카운트를 초기 값으로 리셋하고, 클록 신호와 동기적으로 상기 카운트를 증가시키는 것을 금지하는 단계와;
    상기 데이터 버스에 송신된 판독 명령에 응답하여, 데이터 버스에 관한 데이터 전송 방향을 판독 방향으로 세팅하고, 상기 기억 소자에 관한 데이터 전송 방향을 판독 방향으로 세팅하는 단계와;
    상기 데이터 전송 방향들에 대한 세팅을 완료한 후 상기 클록 신호와 동기적으로 상기 어드레스 카운터 상의 상기 카운트를 증가시키는 단계와;
    상기 어드레스 카운터 상의 상기 카운트에 따라서, 상기 기억 소자의 상기 기억 영역에 격납된 데이터를 상기 기억 영역의 상기 헤드 위치로부터 판독하는 단계를,
    포함하는 데이터 판독 방법.
  68. 순차적으로 액세스되는 기억 소자를 포함하는 불휘발성 기억 디바이스를 갖는 인쇄 물질 용기에서, 상기 기억 소자에서의 기억 영역의 헤드 위치와 사전에 결정된 위치 사이에 위치한 특정한 섹션에 식별 정보를 격납하는 방법으로서,
    상기 기억 디바이스의 상기 기억 소자에 격납된 상기 식별 정보와 일치하는 하나의 식별 정보를 발견하기 위한 검색을 수행하는 단계와;
    상기 기억 소자에 격납된 상기 식별 정보와 일치하는 상기 하나의 식별 정보가 발견될 때, 상기 하나의 식별 정보와 기록 명령을 상기 기억 디바이스에 송신하는 단계와;
    상기 기억 디바이스의 상기 기억 소자에서의 상기 기억 영역의 종단(end) 위치에 대응하는 데이터 이후에 상기 식별 정보를 포함하는 데이터 어레이를 상기 기억 디바이스에 송신하는 단계와;
    어드레스 카운터 상의 카운트에 따라서, 상기 기억 소자에서의 상기 기억 영역의 상기 종단 위치까지 데이터를 기록하고, 후속적으로 상기 기억 소자에서의 상기 기억 영역의 상기 헤드 위치에서부터 상기 사전에 결정된 위치까지 상기 식별 정보를 기록하는 단계를,
    포함하는 식별 정보 격납 방법.
  69. 제 64 항 내지 제 68항중 어느 한 항에 있어서, 다른 식별 정보를 격납하는 상기 기억 디바이스를 각각 갖는 적어도 두 개의 인쇄 물질 용기 세트에 응용되는 방법.
  70. 복수의 불휘발성 기억 디바이스들 중에서 원하는 기억 디바이스에 대한 액세스를 획득하는 방법으로서, 각 기억 디바이스는 버스를 통해서 클록 신호 라인, 데이터 신호 라인 및 리셋 신호 라인과 연결되며, 적절한 식별 정보를 격납하는, 액세스 획득 방법으로서,
    리셋 신호를 상기 리셋 신호 라인에 출력하는 단계와;
    액세스되는 상기 원하는 기억 디바이스에 할당된 식별 정보와 기록/판독 명령을 포함하는 데이터 어레이를 클록 신호와 동기적으로 상기 데이터 신호 라인에 송신하는 단계를,
    포함하는 액세스 획득 방법.
  71. 기억 디바이스에서 액세스 요구를 처리하는 방법으로서, 상기 기억 디바이스는, 순차적으로 액세스되는 기억 영역과, 식별 정보를 격납하기 위한 상기 기억 영역의 헤드 위치와 사전에 결정된 위치 사이에 있는 특정한 섹션을 포함하는 기억 소자를 가지며, 상기 기억 디바이스는 클록 신호 라인에 연결되는 클록 버스와, 데이터 신호 라인에 연결되는 데이터 버스와, 리셋 신호 라인에 연결되는 리셋 버스를 또 다른 기억 디바이스와 공유하는, 액세스 요구 처리 방법으로서,
    상기 리셋 버스 상의 리셋 신호 검출에 응답하여, 어드레스 카운터 상의 카운트를 초기 값으로 리셋하는 단계와;
    상기 데이터 버스에 송신된 식별 정보가 상기 기억 소자에 격납된 상기 식별 정보와 일치 또는 불일치하는지를 결정하기 위해서 이들 두 식별 정보를 비교하는 단계와;
    상기 결정의 결과가 상기 데이터 버스에 송신된 상기 식별 정보가 상기 기억 소자에 격납된 상기 식별 정보와 일치함을 나타낼 때, 상기 데이터 버스에 송신된 기록/판독 명령을 분석하는 단계와;
    상기 분석의 결과에 기초하여, 상기 데이터 버스에 관한 데이터 전송과 상기 기억 소자에 관한 데이터 전송을 제어하는 단계와;
    상기 어드레스 카운터 상의 상기 카운트에 기초하여, 상기 기억 소자의 원하는 위치에 데이터를 기록하는 동작과 상기 기억 소자로부터 데이터를 판독하는 동작중 어느 하나를 수행하는 단계를,
    포함하는 액세스 요구 처리 방법.
  72. 순차적으로 액세스되는 기억 소자를 갖는 불휘발성 기억 디바이스에서, 상기 기억 소자에서의 기억 영역의 헤드 위치와 사전에 결정된 위치 사이에 위치한 특정한 섹션에 식별 정보를 격납하는 방법으로서,
    리셋 신호 검출에 응답하여, 어드레스 카운터 상의 카운트를 초기 값으로 리셋하고, 클록 신호와 동기적으로 상기 카운트를 증가시키는 것을 금지하는 단계와;
    상기 데이터 버스에 송신된 기록 명령에 응답하여, 데이터 버스에 관한 데이터 전송 방향을 기록 방향으로 세팅하고, 상기 기억 소자에 관한 데이터 전송 방향을 기록 방향으로 세팅하는 단계와;
    상기 데이터 전송 방향들에 대한 세팅을 완료한 후, 상기 클록 신호와 동기적으로 상기 어드레스 카운터 상의 상기 카운트를 증가시키는 단계와;
    상기 어드레스 카운터 상의 상기 카운트에 따라서, 상기 기억 소자에서의 상기 기억 영역의 상기 헤드 위치와 상기 사전에 결정된 위치 사이에 상기 식별 정보를 기록하고, 후속적으로 데이터를 상기 기억 영역에 기록하는 단계를,
    포함하는 식별 정보 격납 방법.
  73. 순차적으로 액세스되는 기억 소자를 갖는 불휘발성 기억 디바이스에서, 상기 기억 소자의 기억 영역에 격납된 데이터를 상기 기억 영역의 헤드 위치로부터 판독하는 방법으로서,
    리셋 신호 검출에 응답하여, 어드레스 카운터 상의 카운트를 초기 값으로 리셋하고, 클록 신호와 동기적으로 상기 카운트를 증가시키는 것을 금지하는 단계와;
    상기 데이터 버스에 송신된 판독 명령에 응답하여, 데이터 버스에 관한 데이터 전송 방향을 판독 방향으로 세팅하고, 상기 기억 소자에 관한 데이터 전송 방향을 판독 방향으로 세팅하는 단계와;
    상기 데이터 전송 방향들에 대한 세팅을 완료한 후 상기 클록 신호와 동기적으로 상기 어드레스 카운터 상의 상기 카운트를 증가시키는 단계와;
    상기 어드레스 카운터 상의 상기 카운트에 따라서, 상기 기억 소자의 상기 기억 영역에 격납된 데이터를 상기 기억 영역의 상기 헤드 위치로부터 판독하는 단계를,
    포함하는 데이터 판독 방법.
  74. 순차적으로 액세스되는 기억 소자를 갖는 불휘발성 기억 디바이스에서, 상기 기억 소자에서의 기억 영역의 헤드 위치와 사전에 결정된 위치 사이에 위치한 특정한 섹션에 식별 정보를 격납하는 방법으로서,
    상기 기억 디바이스의 상기 기억 소자에 격납된 상기 식별 정보와 일치하는 하나의 식별 정보를 발견하기 위한 검색을 수행하는 단계와;
    상기 기억 소자에 격납된 상기 식별 정보와 일치하는 상기 하나의 식별 정보가 발견될 때, 상기 하나의 식별 정보와 기록 명령을 상기 기억 디바이스에 송신하는 단계와;
    상기 기억 디바이스의 상기 기억 소자에서의 상기 기억 영역의 종단(end) 위치에 대응하는 데이터 이후에 상기 식별 정보를 포함하는 데이터 어레이를 상기 기억 디바이스에 송신하는 단계와;
    어드레스 카운터 상의 카운트에 따라서, 상기 기억 소자에서의 상기 기억 영역의 상기 종단 위치까지 데이터를 기록하고, 후속적으로 상기 기억 소자의 상기 기억 영역의 상기 헤드 위치에서부터 상기 사전에 결정된 위치까지 상기 식별 정보를 기록하는 단계를,
    포함하는 식별 정보 격납 방법.
  75. 클록 신호 라인, 데이터 신호 라인 및 리셋 신호 라인에 연결되며, 상기 리셋 신호 라인을 통해 입력된 리셋 신호에 응답하여 초기화되는 불휘발성 기억 디바이스로서,
    상기 기억 디바이스는, 순차적으로 액세스되는 기억 영역과, 상기 기억 영역의 헤드 위치와 사전에 결정된 위치 사이에 특정한 섹션을 갖는 기억 소자를 포함하며, 상기 특정한 섹션에는 사전에 결정된 조건 아래에서 기록 동작이 행해지며, 그 밖의 다른 조건에서는 재기록 불가능한 방식으로 식별 정보가 격납되는, 불휘발성 기억 디바이스.
  76. 인쇄 장치에 착탈가능하게 장착된 인쇄 물질 용기로서,
    인쇄 물질을 수용하는 수용 유닛과;
    식별 정보의 기억 영역과, 상기 식별 정보의 상기 기억 영역 이후에 데이터가 기록될 수 있는 기록 가능한 데이터 영역을 갖는 기억 소자를,
    포함하는 인쇄 물질 용기.
  77. 제 31항에 있어서, 상기 제어 유닛에 포함된 전원 보상 회로는, 주 전원을 차단한 후 사전에 결정된 시간 기간 동안에 상기 기억 디바이스 각각에 보상 전원을 공급하며,
    상기 리셋 신호는 상기 제어 유닛으로의 전원 공급을 시작하는 경우와, 상기 전원을 차단하는 경우중 적어도 어느 하나에 있어서 생성되며,
    데이터 기록 동작 도중에 상기 리셋 신호 입력이 검출되는 경우, 상기 데이터 단자로의 상기 데이터 송신은 즉시 종료되며, 상기 전원 보상 회로가 상기 보상 전원을 공급할 때 우선권을 갖는 데이터가 상기 사전에 결정된 시간 기간 내에 하나씩 완전히 기록될 수 있도록 상기 각 데이터 단자에 즉시 송신되는, 복수의 불휘발성 기억 디바이스.
  78. 제 55항에 있어서, 상기 기억 디바이스는 상기 각 인쇄 물질 용기에 수용된 상기 인쇄 물질의 유형에 관한 다양한 데이터를 격납하는, 기억 시스템.
  79. 제 56항에 있어서, 상기 기억 디바이스는 상기 각 인쇄 물질 용기에 수용된 상기 인쇄 물질의 유형에 관한 다양한 데이터를 격납하는, 기억 시스템.
  80. 제 57항에 있어서, 상기 기억 디바이스는 상기 각 인쇄 물질 용기에 수용된 상기 인쇄 물질의 유형에 관한 다양한 데이터를 격납하는, 기억 시스템.
  81. 제 58항에 있어서, 상기 기억 디바이스는 상기 각 인쇄 물질 용기에 수용된 상기 인쇄 물질의 유형에 관한 다양한 데이터를 격납하는, 기억 시스템.
  82. 제 76항에 있어서, 상기 식별 정보의 기억 영역은 사전에 결정된 조건하에서 기록 동작이 수행되며, 그 밖의 다른 조건에서는 재기록 불가능한 방식으로 식별 정보를 기록하는, 인쇄 물질 용기.
KR10-2001-0037960A 2000-06-30 2001-06-29 기억 디바이스 및 상기 기억 디바이스에 대한 액세스 획득방법 KR100475847B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000199256A JP4081963B2 (ja) 2000-06-30 2000-06-30 記憶装置および記憶装置に対するアクセス方法
JP2000-199256 2000-06-30

Publications (2)

Publication Number Publication Date
KR20020003095A KR20020003095A (ko) 2002-01-10
KR100475847B1 true KR100475847B1 (ko) 2005-03-10

Family

ID=18697304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0037960A KR100475847B1 (ko) 2000-06-30 2001-06-29 기억 디바이스 및 상기 기억 디바이스에 대한 액세스 획득방법

Country Status (9)

Country Link
US (5) US7321436B2 (ko)
EP (2) EP1717041B1 (ko)
JP (1) JP4081963B2 (ko)
KR (1) KR100475847B1 (ko)
CN (5) CN100517280C (ko)
HK (1) HK1042672A1 (ko)
MY (1) MY138294A (ko)
SG (1) SG115383A1 (ko)
TW (1) TWI245998B (ko)

Families Citing this family (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4081963B2 (ja) * 2000-06-30 2008-04-30 セイコーエプソン株式会社 記憶装置および記憶装置に対するアクセス方法
JP4123739B2 (ja) 2001-06-19 2008-07-23 セイコーエプソン株式会社 印刷記録材容器の識別システムおよび識別方法
JP3879594B2 (ja) * 2001-11-02 2007-02-14 日本電気株式会社 スイッチ方法、装置およびプログラム
JP4374834B2 (ja) * 2002-08-12 2009-12-02 セイコーエプソン株式会社 カートリッジおよび記録装置
MXPA04012681A (es) * 2003-12-26 2005-07-01 Canon Kk Recipiente para liquido y sistema de suministro de liquido.
JP4144523B2 (ja) 2003-12-26 2008-09-03 セイコーエプソン株式会社 不意の書き込みを抑制する記憶装置を備える消耗品容器
JP2006171930A (ja) * 2004-12-14 2006-06-29 Seiko Epson Corp 記憶装置および記憶装置を備える印刷記録材容器
KR100644692B1 (ko) * 2005-04-18 2006-11-10 삼성전자주식회사 장착된 현상기의 식별장치 및 방법
US7305528B2 (en) * 2005-07-14 2007-12-04 Broadcom Corporation Automatically detecting types of external data flash devices
TW200717527A (en) * 2005-08-10 2007-05-01 Seiko Epson Corp Semiconductor memory device
JP4144637B2 (ja) 2005-12-26 2008-09-03 セイコーエプソン株式会社 印刷材収容体、基板、印刷装置および印刷材収容体を準備する方法
WO2007105812A1 (en) * 2006-03-14 2007-09-20 Ricoh Company, Ltd. Memory card and memory card control changeover method
JP4995562B2 (ja) * 2006-12-25 2012-08-08 株式会社リコー 画像形成装置
JP4874841B2 (ja) * 2007-03-16 2012-02-15 株式会社リコー 画像形成装置
US7758138B2 (en) * 2007-10-01 2010-07-20 Seiko Epson Corporation Liquid jetting apparatus and control method configured to reduce effects of electrical fluctuations
US8467486B2 (en) * 2007-12-14 2013-06-18 Mosaid Technologies Incorporated Memory controller with flexible data alignment to clock
US8781053B2 (en) 2007-12-14 2014-07-15 Conversant Intellectual Property Management Incorporated Clock reproducing and timing method in a system having a plurality of devices
JP2009259225A (ja) * 2008-03-18 2009-11-05 Seiko Epson Corp 液体収容体
JP5387107B2 (ja) 2008-04-17 2014-01-15 セイコーエプソン株式会社 液体噴射装置
JP2009266258A (ja) * 2008-04-22 2009-11-12 Hitachi Ltd 半導体装置
JP5482275B2 (ja) * 2009-04-01 2014-05-07 セイコーエプソン株式会社 記憶装置、基板、液体容器、データ記憶部に書き込むべきデータをホスト回路から受け付ける方法、ホスト回路に対し電気的に接続可能な記憶装置を含むシステム
JP5663843B2 (ja) * 2009-04-01 2015-02-04 セイコーエプソン株式会社 記憶装置、基板、液体容器、不揮発性のデータ記憶部の制御方法、ホスト回路と着脱可能な記憶装置を含むシステム
CN101859235B (zh) * 2009-04-01 2013-09-18 精工爱普生株式会社 具有多个存储装置的系统以及用于该系统的数据传输方法
JP5445072B2 (ja) * 2009-11-27 2014-03-19 セイコーエプソン株式会社 複数の記憶装置を備えるシステム及びそのためのデータ転送方法
JP2011168004A (ja) * 2010-02-22 2011-09-01 Seiko Epson Corp 記憶装置、基板、液体容器、ホスト装置及びシステム
JP2011189730A (ja) 2010-02-22 2011-09-29 Seiko Epson Corp 記憶装置、基板、液体容器、ホスト装置及びシステム
US8364859B2 (en) 2010-02-22 2013-01-29 Seiko Epson Corporation Storage device, board, liquid container and system
US8657396B2 (en) * 2010-03-02 2014-02-25 Canon Kabushiki Kaisha Ink jet printing apparatus
WO2011115648A1 (en) * 2010-03-15 2011-09-22 Rambus Inc. Chip selection in a symmetric interconnection topology
JP5556371B2 (ja) 2010-05-25 2014-07-23 セイコーエプソン株式会社 記憶装置、基板、液体容器、データ記憶部に書き込むべきデータをホスト回路から受け付ける方法、ホスト回路に対し電気的に接続可能な記憶装置を含むシステム
JP2012006229A (ja) * 2010-06-24 2012-01-12 Seiko Epson Corp 液体噴射装置及びその制御方法
JP5609490B2 (ja) * 2010-09-27 2014-10-22 セイコーエプソン株式会社 記憶装置、ホスト装置、回路基板、液体容器及びシステム
JP5672927B2 (ja) * 2010-10-08 2015-02-18 セイコーエプソン株式会社 記憶装置、ホスト装置、回路基板、液体容器及びシステム
JP5790119B2 (ja) * 2011-04-22 2015-10-07 セイコーエプソン株式会社 記憶装置、ホスト装置、回路基板、液体容器及びシステム
JP2012230499A (ja) * 2011-04-25 2012-11-22 Elpida Memory Inc 半導体モジュール及びこれを搭載したマザーボード
JP5429891B2 (ja) * 2011-05-09 2014-02-26 Ｎｅｃアクセステクニカ株式会社 データ書き込み装置およびデータ書き込み方法
JP5884408B2 (ja) * 2011-10-28 2016-03-15 セイコーエプソン株式会社 印刷装置及び印刷装置用回路基板
JP5915094B2 (ja) 2011-11-04 2016-05-11 セイコーエプソン株式会社 印刷装置
CN102736996A (zh) * 2011-12-27 2012-10-17 华为技术有限公司 一种减少存储控制器接口占用的方法及高速存储器
CN103832077B (zh) 2012-11-22 2016-02-03 珠海艾派克微电子有限公司 墨盒芯片的控制方法、墨盒芯片以及墨盒
WO2015003514A1 (zh) 2013-07-11 2015-01-15 珠海艾派克微电子有限公司 一种墨盒芯片、墨盒及墨盒适配架
US9477616B2 (en) 2013-08-07 2016-10-25 Micron Technology, Inc. Devices, systems, and methods of reducing chip select
CN103640339B (zh) * 2013-09-23 2015-06-17 珠海艾派克微电子有限公司 存储芯片、成像盒、更换序列号的方法及使用该存储芯片的方法
CN104952485B (zh) * 2014-11-28 2019-07-19 珠海艾派克微电子有限公司 一种电阻投切电路、存储电路以及耗材芯片
CN104637543B (zh) * 2014-12-10 2019-02-19 珠海艾派克微电子有限公司 芯片和使用该芯片的墨盒
ES2909632T3 (es) 2017-01-31 2022-05-09 Hewlett Packard Development Co Disposición de bancos de memoria y registro de selección
JP7139804B2 (ja) * 2018-09-10 2022-09-21 株式会社リコー システム、画像形成装置、サーバ装置、印刷方法
EP3921661B1 (en) * 2019-02-06 2024-04-03 Hewlett-Packard Development Company, L.P. Contact connectivity
MX2021008742A (es) 2019-02-06 2021-08-24 Hewlett Packard Development Co Monitor de reinicio.
WO2020162910A1 (en) * 2019-02-06 2020-08-13 Hewlett-Packard Development Company, L.P. Memories of fluidic dies
US11787173B2 (en) 2019-02-06 2023-10-17 Hewlett-Packard Development Company, L.P. Print component with memory circuit
BR112021014760A2 (pt) 2019-02-06 2021-09-28 Hewlett-Packard Development Company, L.P. Componente de impressão de comunicação
EP3845386B1 (en) 2019-02-06 2024-04-03 Hewlett-Packard Development Company, L.P. Multiple circuits coupled to an interface
US11498326B2 (en) 2019-02-06 2022-11-15 Hewlett-Packard Development Company, L.P. Print component with memory circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434862A (en) * 1992-08-12 1995-07-18 U.S. Philips Corporation Multistation communication bus system, and a master station and a slave station for use in such system
KR20000035727A (ko) * 1998-11-26 2000-06-26 야스카와 히데아키 인쇄장치 및 카트리지
KR20000035642A (ko) * 1998-11-26 2000-06-26 야스카와 히데아키 잉크 카트리지 및 상기 잉크 카트리지를 이용한 프린터

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL7313756A (ko) * 1972-10-11 1974-04-16
US4689740A (en) * 1980-10-31 1987-08-25 U.S. Philips Corporation Two-wire bus-system comprising a clock wire and a data wire for interconnecting a number of stations
JPS5880694A (ja) 1981-11-09 1983-05-14 日本電気株式会社 表示装置
JPS6149751A (ja) 1984-08-17 1986-03-11 Nippon Steel Corp 連続鋳造用鋳型
JPS6344266A (ja) 1986-08-08 1988-02-25 Sumitomo Electric Ind Ltd デ−タ伝送方式
US5717440A (en) * 1986-10-06 1998-02-10 Hitachi, Ltd. Graphic processing having apparatus for outputting FIFO vacant information
JPS63197251A (ja) 1987-02-12 1988-08-16 Nec Corp 情報処理装置
JPS648384A (en) 1987-06-30 1989-01-12 Toshiba Corp Rotary compressor
US4873671A (en) 1988-01-28 1989-10-10 National Semiconductor Corporation Sequential read access of serial memories with a user defined starting address
US5255238A (en) * 1988-09-08 1993-10-19 Hitachi, Ltd. First-in first-out semiconductor memory device
US5053999A (en) * 1990-03-28 1991-10-01 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device having redundancy and capable of sequentially selecting memory cell lines
JP2933090B2 (ja) 1990-04-25 1999-08-09 富士通株式会社 不揮発性半導体記憶装置
JPH04116779A (ja) * 1990-09-07 1992-04-17 Takayama:Kk データ処理装置
KR100275182B1 (ko) * 1990-12-17 2000-12-15 윌리엄 비. 켐플러 순차 메모리
JP3192456B2 (ja) 1992-01-20 2001-07-30 キヤノン株式会社 画像記録装置及び情報設定装置
EP0563997A1 (en) 1992-04-02 1993-10-06 Kabushiki Kaisha Toshiba Memory card apparatus
EP0589499B1 (en) * 1992-08-12 1999-04-07 Koninklijke Philips Electronics N.V. A multistation communication bus system, and a master station and a slave station for use in such system
JP2839995B2 (ja) 1992-10-14 1998-12-24 キヤノン株式会社 記録装置
US6289402B1 (en) * 1993-07-23 2001-09-11 Amiga Development Llc Bidirectional data transfer protocol primarily controlled by a peripheral device
JP3557625B2 (ja) * 1993-08-06 2004-08-25 ブラザー工業株式会社 情報処理装置
JP3759176B2 (ja) 1993-08-13 2006-03-22 新日本製鐵株式会社 不揮発性半導体記憶装置
JPH07105146A (ja) * 1993-10-01 1995-04-21 Toyota Motor Corp 共有メモリ装置
JP2914870B2 (ja) 1994-05-25 1999-07-05 株式会社東芝 半導体集積回路
CN1083117C (zh) * 1994-08-30 2002-04-17 佳能株式会社 带有可拆卸处理盒,并能检测处理盒成像条件的成像装置
JPH08153387A (ja) * 1994-11-30 1996-06-11 Mitsubishi Electric Corp Ｆｉｆｏメモリ
US6065824A (en) * 1994-12-22 2000-05-23 Hewlett-Packard Company Method and apparatus for storing information on a replaceable ink container
JPH09120238A (ja) * 1995-10-25 1997-05-06 Canon Inc 出力装置
JPH09319727A (ja) * 1996-05-31 1997-12-12 Hitachi Ltd データプロセッサ及びデータ処理システム
US5852608A (en) * 1996-06-06 1998-12-22 Sun Microsystems, Inc. Structure and method for bi-directional data transfer between asynchronous clock domains
TW322979U (en) 1996-10-21 1997-12-11 United Microelectronics Corp Apparatus and method for assembled sequential processes memory
CA2255900C (en) * 1997-03-14 2002-08-06 Cselt - Centro Studi E Laboratori Telecommunicazioni S.P.A. Circuit for motion estimation in digitised video sequence encoders
JPH115334A (ja) * 1997-04-23 1999-01-12 Canon Inc 印刷装置及びその制御方法及び前記印刷装置を接続する情報処理装置及びシステム及び記憶媒体
JPH11314375A (ja) 1998-05-08 1999-11-16 Funai Electric Co Ltd インクカートリッジのインク残量検出装置
DE69929170T2 (de) 1998-10-13 2006-08-31 Seiko Epson Corp. Tintenstrahlaufzeichnungsvorrichtung
MY138350A (en) * 1998-11-02 2009-05-29 Seiko Epson Corp Ink cartridge and printer using the same
JP2000158665A (ja) 1998-11-27 2000-06-13 Seiko Epson Corp インクジェット記録装置およびインク収容体
CN1105025C (zh) * 1998-11-27 2003-04-09 三洋电机株式会社 驱动器ic和光学打印头
US6665799B1 (en) * 1999-04-28 2003-12-16 Dvi Acquisition Corp. Method and computer software code for providing security for a computer software program
US7268897B1 (en) * 1999-06-28 2007-09-11 Canon Kabushiki Kaisha Print control apparatus and method
US7019866B1 (en) * 1999-08-30 2006-03-28 Hewlett-Packard Development Company, L.P. Common communication bus and protocol for multiple injet printheads in a printing system
US6512597B1 (en) * 1999-11-17 2003-01-28 Lexmark International, Inc. Method and apparatus for correcting unadjusted threshold arrays for halftoning by use of parameterized transfer functions that generate adjusted threshold arrays at run time
JP4081963B2 (ja) * 2000-06-30 2008-04-30 セイコーエプソン株式会社 記憶装置および記憶装置に対するアクセス方法
US6586969B1 (en) * 2002-03-25 2003-07-01 Lsi Logic Corporation Method and system for synchronously initializing digital logic circuits
US6889236B2 (en) * 2002-03-26 2005-05-03 Koninklijke Philips Electronics N.V. Gap average on-line randomness test
JP4144523B2 (ja) * 2003-12-26 2008-09-03 セイコーエプソン株式会社 不意の書き込みを抑制する記憶装置を備える消耗品容器
JP4049142B2 (ja) 2004-10-07 2008-02-20 コニカミノルタオプト株式会社 撮像装置、撮像素子駆動装置および撮像方法
WO2006063485A1 (en) * 2004-12-13 2006-06-22 Apexone Microelectronics Ltd. System and method for clock signal synchronization
WO2006099978A1 (en) 2005-03-24 2006-09-28 F.Hoffmann-La Roche Ag 1,2,4-triazole-5-one compounds as heterocyclic reverse transcriptase inhibitors

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5434862A (en) * 1992-08-12 1995-07-18 U.S. Philips Corporation Multistation communication bus system, and a master station and a slave station for use in such system
KR20000035727A (ko) * 1998-11-26 2000-06-26 야스카와 히데아키 인쇄장치 및 카트리지
KR20000035642A (ko) * 1998-11-26 2000-06-26 야스카와 히데아키 잉크 카트리지 및 상기 잉크 카트리지를 이용한 프린터

Also Published As

Publication number Publication date
SG115383A1 (en) 2005-10-28
US20070030508A1 (en) 2007-02-08
CN101041298A (zh) 2007-09-26
CN1749980A (zh) 2006-03-22
MY138294A (en) 2009-05-29
JP4081963B2 (ja) 2008-04-30
HK1042672A1 (zh) 2002-08-23
EP1717041A2 (en) 2006-11-02
US7590026B2 (en) 2009-09-15
CN1332412A (zh) 2002-01-23
CN100370439C (zh) 2008-02-20
US7697372B2 (en) 2010-04-13
CN101590737A (zh) 2009-12-02
CN100517280C (zh) 2009-07-22
EP1170132A2 (en) 2002-01-09
CN101254701A (zh) 2008-09-03
EP1717041A3 (en) 2008-03-12
TWI245998B (en) 2005-12-21
KR20020003095A (ko) 2002-01-10
JP2002014870A (ja) 2002-01-18
US20020016893A1 (en) 2002-02-07
US7321436B2 (en) 2008-01-22
US7660008B2 (en) 2010-02-09
CN101254701B (zh) 2010-06-16
EP1717041B1 (en) 2012-10-03
US20060139692A1 (en) 2006-06-29
EP1170132A3 (en) 2003-02-26
US20070279690A1 (en) 2007-12-06
US20080106757A1 (en) 2008-05-08

Similar Documents

Publication Publication Date Title
KR100475847B1 (ko) 기억 디바이스 및 상기 기억 디바이스에 대한 액세스 획득방법
EP1270239B1 (en) System and method of identifying printer recording material receptacle
JP4985797B2 (ja) 印刷記録材容器の識別
JP4066980B2 (ja) 印刷記録材容器
JP4240139B2 (ja) 印刷記録材容器セット
JP4872996B2 (ja) 印刷記録材容器の識別システムおよび識別方法
JP2008149724A (ja) 記憶装置および記憶装置に対するアクセス方法
JP2008080803A (ja) 記憶装置および記憶装置に対するアクセス方法
JP4947070B2 (ja) 記憶装置
JP2007109260A (ja) 記憶装置および記憶装置に対するアクセス方法
JP2024041530A (ja) インクジェットヘッド及びヘッド制御回路
JP2013200754A (ja) 記憶装置、通信システム、液体収容体、記憶装置の制御方法、及び記憶装置の検査方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20140204

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20150224

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20160219

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee