JP5663843B2 - 記憶装置、基板、液体容器、不揮発性のデータ記憶部の制御方法、ホスト回路と着脱可能な記憶装置を含むシステム - Google Patents
記憶装置、基板、液体容器、不揮発性のデータ記憶部の制御方法、ホスト回路と着脱可能な記憶装置を含むシステム Download PDFInfo
- Publication number
- JP5663843B2 JP5663843B2 JP2009088593A JP2009088593A JP5663843B2 JP 5663843 B2 JP5663843 B2 JP 5663843B2 JP 2009088593 A JP2009088593 A JP 2009088593A JP 2009088593 A JP2009088593 A JP 2009088593A JP 5663843 B2 JP5663843 B2 JP 5663843B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- area
- parity
- write
- storage area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/17—Ink jet characterised by ink handling
- B41J2/175—Ink supply systems ; Circuit parts therefor
- B41J2/17503—Ink cartridges
- B41J2/17513—Inner structure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/17—Ink jet characterised by ink handling
- B41J2/175—Ink supply systems ; Circuit parts therefor
- B41J2/17503—Ink cartridges
- B41J2/1752—Mounting within the printer
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/17—Ink jet characterised by ink handling
- B41J2/175—Ink supply systems ; Circuit parts therefor
- B41J2/17503—Ink cartridges
- B41J2/1752—Mounting within the printer
- B41J2/17523—Ink connection
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/17—Ink jet characterised by ink handling
- B41J2/175—Ink supply systems ; Circuit parts therefor
- B41J2/17503—Ink cartridges
- B41J2/17526—Electrical contacts to the cartridge
- B41J2/1753—Details of contacts on the cartridge, e.g. protection of contacts
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/17—Ink jet characterised by ink handling
- B41J2/175—Ink supply systems ; Circuit parts therefor
- B41J2/17503—Ink cartridges
- B41J2/17543—Cartridge presence detection or type identification
- B41J2/17546—Cartridge presence detection or type identification electronically
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
- B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
- B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
- B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
- B41J2/01—Ink jet
- B41J2/17—Ink jet characterised by ink handling
- B41J2/175—Ink supply systems ; Circuit parts therefor
- B41J2/17503—Ink cartridges
- B41J2/17553—Outer structure
Description
(1)本発明の第1の形態は、ホスト回路と電気的に接続される記憶装置であって、
第1の記憶領域と前記第1の記憶領域と対応する第2の記憶領域を含む不揮発性のデータ記憶部と、
前記ホスト回路から前記第1の記憶領域に書き込むべき第1の実データを受信するデータ受信部と、
前記第1の実データと関連付けられた第1のパリティデータを取得するパリティ取得部と、
前記第1の実データの複製である第2の実データと、前記第1のパリティデータの複製である第2のパリティデータとを生成するデータ複製部と、
前記第1の実データと前記第1のパリティデータとを前記第1の記憶領域の書き込み対象領域に書き込むと共に、前記第2の実データと前記第2のパリティデータとを前記第2の記憶領域の対応書き込み領域に書き込むリード/ライト制御部と、
前記第1の実データと前記第1のパリティデータと前記第2の実データと前記第2のパリティデータを前記データ記憶部から読み出して前記ホスト回路に対して送信するデータ送信部と、
を備え、
前記第1の記憶領域の前記書き込み対象領域は、実データを書き込むための第1の実データ領域と、パリティデータを書き込むための第1のパリティ領域とを有し、
前記リード/ライト制御部は、前記第1の実データ領域に書き込まれた実データと前記第1のパリティ領域に書き込まれたパリティデータとの整合性を判断することにより、前記第1の記憶領域の前記書き込み対象領域の不具合を検出する第1の検出部を備え、
前記リード/ライト制御部は、
(i)前記第1の記憶領域の前記書き込み対象領域の不具合が検出されない場合に限り、前記第1の実データと前記第1のパリティデータとを前記第1の記憶領域の前記書き込み対象領域に書き込み、
(ii)前記第1の記憶領域の前記書き込み対象領域の不具合が検出された場合には、前記第1の実データと前記第1のパリティデータに代えて、前記第1の記憶領域の前記書き込み対象領域に書き込み済みのデータを、再度、前記第1の記憶領域の前記書き込み対象領域に書き込む、記憶装置である。
(2)本発明の第2の形態は、液体噴射装置に脱着可能に電気的に接続される基板であって、
第1の記憶領域と前記第1の記憶領域と対応する第2の記憶領域を含む不揮発性のデータ記憶部と、
ホスト回路から前記第1の記憶領域に書き込むべき第1の実データを受信するデータ受信部と、
前記第1の実データと関連付けられた第1のパリティデータを取得するパリティ取得部と、
前記第1の実データの複製である第2の実データと、前記第1のパリティデータの複製である第2のパリティデータとを生成するデータ複製部と、
前記第1の実データと前記第1のパリティデータとを前記第1の記憶領域の書き込み対象領域に書き込むと共に、前記第2の実データと前記第2のパリティデータとを前記第2の記憶領域の対応書き込み領域に書き込むリード/ライト制御部と、
前記第1の実データと前記第1のパリティデータと前記第2の実データと前記第2のパリティデータを前記データ記憶部から読み出して前記ホスト回路に対して送信するデータ送信部と、
を備え、
前記第1の記憶領域の前記書き込み対象領域は、実データを書き込むための第1の実データ領域と、パリティデータを書き込むための第1のパリティ領域とを有し、
前記リード/ライト制御部は、前記第1の実データ領域に書き込まれた実データと前記第1のパリティ領域に書き込まれたパリティデータとの整合性を判断することにより、前記第1の記憶領域の前記書き込み対象領域の不具合を検出する第1の検出部を備え、
前記リード/ライト制御部は、
(i)前記第1の記憶領域の前記書き込み対象領域の不具合が検出されない場合に限り、前記第1の実データと前記第1のパリティデータとを前記第1の記憶領域の前記書き込み対象領域に書き込み、
(ii)前記第1の記憶領域の前記書き込み対象領域の不具合が検出された場合には、前記第1の実データと前記第1のパリティデータに代えて、前記第1の記憶領域の前記書き込み対象領域に書き込み済みのデータを、再度、前記第1の記憶領域の前記書き込み対象領域に書き込む、基板である。
(3)本発明の第3の形態は、液体噴射装置に着脱可能に装着される液体容器であって、
第1の記憶領域と前記第1の記憶領域と対応する第2の記憶領域を含む不揮発性のデータ記憶部と、
ホスト回路から前記第1の記憶領域に書き込むべき第1の実データを受信するデータ受信部と、
前記第1の実データと関連付けられた第1のパリティデータを取得するパリティ取得部と、
前記第1の実データの複製である第2の実データと、前記第1のパリティデータの複製である第2のパリティデータとを生成するデータ複製部と、
前記第1の実データと前記第1のパリティデータとを前記第1の記憶領域の書き込み対象領域に書き込むと共に、前記第2の実データと前記第2のパリティデータとを前記第2の記憶領域の対応書き込み領域に書き込むリード/ライト制御部と、
前記第1の実データと前記第1のパリティデータと前記第2の実データと前記第2のパリティデータを前記データ記憶部から読み出して前記ホスト回路に対して送信するデータ送信部と、
を備え、
前記第1の記憶領域の前記書き込み対象領域は、実データを書き込むための第1の実データ領域と、パリティデータを書き込むための第1のパリティ領域とを有し、
前記リード/ライト制御部は、前記第1の実データ領域に書き込まれた実データと前記第1のパリティ領域に書き込まれたパリティデータとの整合性を判断することにより、前記第1の記憶領域の前記書き込み対象領域の不具合を検出する第1の検出部を備え、
前記リード/ライト制御部は、
(i)前記第1の記憶領域の前記書き込み対象領域の不具合が検出されない場合に限り、前記第1の実データと前記第1のパリティデータとを前記第1の記憶領域の前記書き込み対象領域に書き込み、
(ii)前記第1の記憶領域の前記書き込み対象領域の不具合が検出された場合には、前記第1の実データと前記第1のパリティデータに代えて、前記第1の記憶領域の前記書き込み対象領域に書き込み済みのデータを、再度、前記第1の記憶領域の前記書き込み対象領域に書き込む、液体容器である。
(4)本発明の第4の形態は、第1の記憶領域と前記第1の記憶領域と対応する第2の記憶領域を含む不揮発性のデータ記憶部の制御方法であって、
ホスト回路から前記第1の記憶領域に書き込むべき第1の実データを受信するデータ受信工程と、
前記第1の実データと関連付けられた第1のパリティデータを取得するパリティ取得工程と、
前記第1の実データの複製である第2の実データと、前記第1のパリティデータの複製である第2のパリティデータとを生成するデータ複製工程と、
前記第1の実データと前記第1のパリティデータとを前記第1の記憶領域の書き込み対象領域に書き込むと共に、前記第2の実データと前記第2のパリティデータとを前記第2の記憶領域の対応書き込み領域に書き込む書き込み工程と、
前記第1の実データと前記第1のパリティデータと前記第2の実データと前記第2のパリティデータを前記データ記憶部から読み出して前記ホスト回路に対して送信するデータ送信工程と、
を備え、
前記第1の記憶領域の前記書き込み対象領域は、実データを書き込むための第1の実データ領域と、パリティデータを書き込むための第1のパリティ領域とを有し、
前記書き込み工程は、前記第1の実データ領域に書き込まれた実データと前記第1のパリティ領域に書き込まれたパリティデータとの整合性を判断することにより、前記第1の記憶領域の前記書き込み対象領域の不具合を検出する検出工程を備え、
前記書き込み工程は、更に、
(i)前記第1の記憶領域の前記書き込み対象領域の不具合が検出されない場合に限り、前記第1の実データと前記第1のパリティデータとを前記第1の記憶領域の前記書き込み対象領域に書き込む工程と、
(ii)前記第1の記憶領域の前記書き込み対象領域の不具合が検出された場合には、前記第1の実データと前記第1のパリティデータに代えて、前記第1の記憶領域の前記書き込み対象領域に書き込み済みのデータを、再度、前記第1の記憶領域の前記書き込み対象領域に書き込む工程と、
を含む、方法である。
(5)本発明の第5の形態は、ホスト回路と、前記ホスト回路と着脱可能な記憶装置を含むシステムであって、
前記記憶装置は、
第1の記憶領域と前記第1の記憶領域と対応する第2の記憶領域を含む不揮発性のデータ記憶部と、
前記ホスト回路から前記第1の記憶領域に書き込むべき第1の実データを受信するデータ受信部と、
前記第1の実データと関連付けられた第1のパリティデータを取得するパリティ取得部と、
前記第1の実データの複製である第2の実データと、前記第1のパリティデータの複製である第2のパリティデータとを生成するデータ複製部と、
前記第1の実データと前記第1のパリティデータとを前記第1の記憶領域の書き込み対象領域に書き込むと共に、前記第2の実データと前記第2のパリティデータとを前記第2の記憶領域の対応書き込み領域に書き込むリード/ライト制御部と、
前記第1の実データと前記第1のパリティデータと前記第2の実データと前記第2のパリティデータを前記データ記憶部から読み出して前記ホスト回路に対して送信するデータ送信部と、
を備え、
前記ホスト回路は、
前記第1の実データと前記第1のパリティデータと前記第2の実データと前記第2のパリティデータを受信するデータ受信部と、
前記第1の実データと前記第1のパリティデータとの整合性と、前記第2の実データと前記第2のパリティデータとの整合性を判定する判定部と、
前記第1の実データと前記第2の実データのうち、パリティデータとの整合性を有するデータを用いて、所定の処理を実行する処理部と、
を備え、
前記第1の記憶領域の前記書き込み対象領域は、実データを書き込むための第1の実データ領域と、パリティデータを書き込むための第1のパリティ領域とを有し、
前記リード/ライト制御部は、前記第1の実データ領域に書き込まれた実データと前記第1のパリティ領域に書き込まれたパリティデータとの整合性を判断することにより、前記第1の記憶領域の前記書き込み対象領域の不具合を検出する第1の検出部を備え、
前記リード/ライト制御部は、
(i)前記第1の記憶領域の前記書き込み対象領域の不具合が検出されない場合に限り、前記第1の実データと前記第1のパリティデータとを前記第1の記憶領域の前記書き込み対象領域に書き込み、
(ii)前記第1の記憶領域の前記書き込み対象領域の不具合が検出された場合には、前記第1の実データと前記第1のパリティデータに代えて、前記第1の記憶領域の前記書き込み対象領域に書き込み済みのデータを、再度、前記第1の記憶領域の前記書き込み対象領域に書き込む、システムである。
これらの形態によれば、データ記憶部にエラーがあり、データ記憶部から読み出した第1の実データにデータ化けがあったとしても、ホスト回路は、第1のパリティデータを用いてデータ化けを検出できると共に、第1の実データに代えて、第2の実データを用いて正常な動作を維持できる。したがって、データ記憶装置部にエラーがあったとしても、記憶装置としては良品となる可能性を高めることができ、この結果、記憶装置の不良を低減できる。また、第1の記憶領域の書き込み対象領域の不具合が検出されない場合に限り、第1の実データと第1のパリティデータとを第1の記憶領域の書き込み対象領域に書き込むので、不具合を有する記憶領域に対するデータの書き込みを抑制することができる。さらに、第1の記憶領域の書き込み対象領域の不具合が検出された場合には、第1の実データと第1のパリティデータに代えて、第1の記憶領域の書き込み対象領域に書き込み済みのデータを、再度、第1の記憶領域の書き込み対象領域に書き込むので、不具合を有する記憶領域のデータ内容を維持して、これ以上データ内容が変化することを抑制することができる。
第1の記憶領域と前記第1の記憶領域と対応する前記第2の記憶領域を含む不揮発性のデータ記憶部と、
前記ホスト回路から前記第1の記憶領域に書き込むべき第1の実データを受信するデータ受信部と、
前記第1の実データと関連付けられた第1のパリティデータを取得するパリティ取得部と、
前記第1の実データの複製である第2の実データと、前記第1のパリティデータの複製である第2のパリティデータとを生成するデータ複製部と、
前記第1の実データと前記第1のパリティデータとを前記第1の記憶領域の書き込み対象領域に書き込むと共に、前記第2の実データと前記第2のパリティデータとを前記第2の記憶領域の対応書き込み領域に書き込むリード/ライト制御部と、
前記第1の実データと前記第1のパリティデータと前記第2の実データと前記第2のパリティデータを前記データ記憶部から読み出して前記ホスト回路に対して送信するデータ送信部と、
を備える、記憶装置。
適用例1に記載の記憶装置であって、
前記リード/ライト制御部は、少なくとも前記第1の記憶領域の書き込み対象領域の不具合が検出されない場合には、前記第1の実データと前記第1のパリティデータとを前記第1の記憶領域の書き込み対象領域に書き込むと共に、少なくとも前記書き込み対象領域と対応する前記第2の記憶領域の対応書き込み領域に不具合が検出されない場合には、前記第2の実データと前記第2のパリティデータとを前記第2の記憶領域の対応書き込み領域に書き込む、記憶装置。
前記リード/ライト制御部は、前記第1の実データ領域に書き込まれた実データと前記第1のパリティ領域に書き込まれたパリティデータとの整合性を判断することにより、前記第1の記憶領域の前記書き込み対象領域の不具合を検出する第1の検出部を備え、
前記リード/ライト制御部は、前記第1の記憶領域の前記書き込み対象領域の不具合が検出されない場合に限り、前記第1の実データと前記第1のパリティデータとを前記第1の記憶領域の前記書き込み対象領域に書き込む、記憶装置。
こうすれば、不具合を有する記憶領域に対するデータの書き込みを抑制することができる。
適用例3に記載の記憶装置であって、
前記リード/ライト制御部は、前記第1の記憶領域の前記書き込み対象領域の不具合が検出された場合には、前記第1の実データと前記第1のパリティデータに代えて、前記第1の記憶領域の前記書き込み対象領域に書き込み済みのデータを、再度、前記第1の記憶領域の前記書き込み対象領域に書き込む、記憶装置。
こうすれば、不具合を有する記憶領域のデータ内容を維持して、これ以上データ内容が変化することを抑制することができる。
前記第2の記憶領域の前記対応書き込み領域は、実データを書き込むための第2の実データ領域と、パリティデータを書き込むための第2のパリティ領域とを有し、
前記リード/ライト制御部は、前記第2の実データ領域に書き込まれた実データと前記第2のパリティ領域に書き込まれたパリティデータとの整合性を判断することにより、前記第2の記憶領域の前記対応書き込み領域の不具合を検出する第2の検出部を備え、
前記リード/ライト制御部は、前記第2の記憶領域の前記対応書き込み領域の不具合が検出されない場合に限り、前記第2の実データと前記第2のパリティデータとを前記第2の記憶領域の前記対応書き込み領域に書き込む、記憶装置。
こうすれば、不具合を有する記憶領域に対するデータの書き込みをより抑制することができる。
前記リード/ライト制御部は、前記第2の記憶領域の前記対応書き込み領域の不具合が検出された場合には、前記第2の実データと前記第2のパリティデータに代えて、前記第2の記憶領域の前記対応書き込み領域に書き込み済みのデータを、再度、前記第2の記憶領域の前記対応書き込み領域に書き込む、記憶装置。
こうすれば、不具合を有する記憶領域のデータ内容を維持して、これ以上データ内容が変化することを抑制することができる。
前記パリティ取得部は、前記ホスト回路から前記第1のパリティデータを受信することにより、前記第1のパリティデータを取得する、記憶装置。
こうすれば、パリティデータはホスト回路側で生成するので、半導体装置の構成を簡略化できる。
前記パリティ取得部は、前記第1の実データに基づいて前記第1のパリティデータを生成することにより、前記第1のパリティデータを取得する、記憶装置。
こうすれば、パリティデータは半導体装置側で生成するので、ホスト側回路の構成を簡略化できる。
・印刷システムの構成:
次に、本発明の実施の形態を実施例に基づき説明する。図1は、印刷システムの概略構成を示す説明図である。印刷システムは、印刷装置としてのプリンタ20と、コンピュータ90と、を備えている。プリンタ20は、コネクタ80を介して、コンピュータ90と接続されている。
図5および図6は、プリンタの電気的な構成を示す説明図である。図5は、主制御部40とサブ制御部50とプリンタに装着可能な全てのインクカートリッジ100との全体に注目して描かれている。図6は、主制御部40の機能構成とサブ制御部50の機能構成が、一つのインクカートリッジ100と共に描かれている。なお、本実施例におけるサブ制御部50は、本発明におけるホスト回路に対応する。本実施例において、ホスト回路としてのサブ制御部50は、データ記憶部としての記憶装置130に対して、電源を供給し、記憶装置130に対するアクセスの種類を示すコマンドを送付することにより、記憶装置130に対する所定のデータの書き込み、記憶装置130から所定のデータの読み出しを実行する(後述)。
図8は、プリンタ20のサブ制御部50が実行する記憶装置130からの読み出し処理の処理ルーチンを示すフローチャートである。図9は、記憶装置130からの読み出し処理において、プリンタ20の通信処理部55と記憶装置130のメモリ制御回路136との間で遣り取りされる信号を模式的に示すタイミングチャートである。図9には、電源電圧CVDDと、リセット信号CRSTと、クロック信号CSCKと、データ信号CSDAの一例とが示されている。電源電圧CVDDは、サブ制御部50と記憶装置130との間を接続する第1の電源線LCV上に現れる信号で、サブ制御部50から記憶装置130に供給される。リセット信号CRSTは、サブ制御部50と記憶装置130との間を接続するリセット信号線LR1上に現れる信号で、サブ制御部50から記憶装置130に供給される。クロック信号CSCKは、サブ制御部50と記憶装置130との間を接続するクロック信号線LC1上に現れる信号で、サブ制御部50から記憶装置130に供給される。データ信号CSDAは、サブ制御部50と記憶装置130との間を接続するデータ信号線LD1上に現れる信号である。図9には、さらに、データ信号CSDAのデータ方向が示されている。右向きの矢印は、サブ制御部50が送信側で、記憶装置130が受信側であることを表す。左向きの矢印は、サブ制御部50が受信側で、記憶装置130が送信側であることを表す。本実施例では、記憶装置130は、サブ制御部50から供給されるクロック信号CSCKの立ち上がりに同期してデータを送受信する。クロック信号CSCKの立ち上がりの時の、記憶装置130のデータ端子のデータ信号のレベルを、送受信すべき有効な値としてデータを送受信している。図10は、メモリ側において、メモリ制御回路136が実行する処理の処理ルーチンを示すフローチャートである。
図12は、プリンタ20側のサブ制御部50が実行する記憶装置130への書き込み処理の処理ルーチンを示すフローチャートである。図13は、記憶装置130への書き込み処理において、プリンタ20側の主制御部40が認識している記憶装置130のメモリマップを模式的に示す図である。図14は、記憶装置130への書き込み処理において、プリンタ20の通信処理部55と記憶装置130のメモリ制御回路136との間で遣り取りされる信号を模式的に示すタイミングチャートである。図14には、図9と同様に、電源電圧CVDDと、リセット信号CRSTと、クロック信号CSCKと、データ信号CSDAと、データ方向とが示されている。図15は、記憶装置130のメモリ制御回路が実行する書き込み処理の処理ルーチンを示すフローチャートである。
図16は、記憶装置に対するライトロック処理において、プリンタ20の通信処理部55と記憶装置130のメモリ制御回路136との間で遣り取りされる信号を模式的に示すタイミングチャートである。ライトロック処理は、強誘電体メモリアレイ132のメモリマップ(図7)の書き換え可能領域の所定の記憶領域を、行単位でライトロック領域に変更する処理である。ライトロック領域に変更された行は、外部機器(例えば、サブ制御部50の通信処理部55)からのアクセスによって、書き換えることができなくなる。
次に、上述した記憶装置130に関連する処理を踏まえて、プリンタ20における印刷処理について説明する。図17は、主制御部40が主体となって実行される印刷処理の処理ステップを示すフローチャートである。以下で説明する印刷処理は、説明の便宜のため1つのインクカートリッジ100に着目して説明するが、実際にはプリンタ20に搭載された各インクカートリッジ100について同様の処理を行っている。
・第1変形例:
上記実施例では、原データDnに基づいて生成されるデータとして、反転データ/Dnを用いているが、これに限られない。例えば、原データDnから所定の値を足した値、所定の値を引いた値、所定の値を掛けた値などを、原データDnとの整合性を確認するためのデータとして使用しても良い。一般的には、原データDnと、原データDnに基づいて生成されるデータは、所定の関連性を有し、原データDnと、原データDnに基づいて生成されるデータが当該所定の関連性の有無を判定できれば良い。また、原データDnと、原データDnに基づいて生成されるデータは、同一のデータ量であることが信頼性の面から好ましい。
上記実施例における書き込み処理では、サブ制御部50から記憶装置130に対して、原データ上位8ビットUDn、反転ミラーデータ上位8ビット/Udn、原データ下位8ビットLDn、反転原データ下位8ビット/LDnの順で32ビットを送信しているが、送信する順番は任意に変更可能であり、原データDn16ビットを先に送信して、その後に反転データ/Dn16ビットを送信することとしても良い。また、反転データを先に送信して、後に原データを送信しても良い。
上記実施例における書き込み処理では、32ビット分の原データおよび反転データを1つの単位データとして、サブ制御部50から記憶装置130に対して単位データの送信が終わる度に、記憶装置130からサブ制御部50に応答信号を返信しているが、単位データのデータ長は任意に変更可能であり、64ビット分の原データおよび反転データを1つの単位データとしても良いし、16ビット分の原データおよび反転データを1つの単位データとしても良い。
上記実施例では、ホスト回路としてプリンタ20のサブ制御部50が用いられているが、ホスト回路には任意の計算機などの回路が用いられ得る。また、上記実施例では、記憶装置としてインクカートリッジ100の記憶装置130が用いられているが、任意の不揮発性の記憶装置が用いられ得る。この場合、ホスト回路と記憶装置とは、ホスト回路に電気的に接続された回路側端子と、記憶装置に電気的に接続され回路側端子と脱着可能な記憶装置側端子とを介して、電気的に接続される構成に本発明を適用することが効果的である。こうすれば、記憶装置側端子と回路側端子の接触不良による通信エラーの発生を検出して、ホスト回路と記憶装置との通信の確実性を向上することができる。
上記実施例では、強誘電体メモリアレイ132に原データ領域とミラーデータ領域を有しているが、原データ領域だけでも良い。この場合、メモリ制御回路136は、原データ領域に格納されたデータを複製して、ミラーデータdnを生成する読み出し用の複製データ生成部と、原データ領域に格納されたデータの各ビットを反転させて、反転データ/Dnと反転ミラーデータ/dnを生成する反転データ生成部を備えればよい。そして、読み出し処理では、記憶装置130側において、メモリ制御回路136のデータ送受信部M15は、原データDnとして、原データ領域に格納されたデータをサブ制御部50に送信すると共に、原データDnを用いて生成されたミラーデータdnと、反転データ/Dnと、反転ミラーデータ/dnをサブ制御部50に送信すれば良い。また、データ送受信部M15は、原データ領域から読み出したデータをレジスタに保持後、原データとして送信し、ミラーデータとしてレジスタに保持しているデータを送信してもよい。
上記実施例では、強誘電体メモリアレイ132に原データ領域とミラーデータ領域を有しているが、強誘電体メモリアレイ132に原データ領域と反転データ領域とを有しても良い。この場合、リード/ライト制御部M14は、原データ領域に原データDnを格納すると共に、反転データ領域に反転データ/Dnを格納すればよい。そして、読み出し処理では、メモリ制御回路136のデータ送受信部M15は、原データ領域から読み出したデータを原データDnとして、反転データ領域から読み出したデータを反転データ/Dnとしてサブ制御部50に送信すると共に、同じ原データ領域から読み出したデータをミラーデータdnとして、同じ反転データ領域から読み出したデータを反転ミラーデータ/dnとしてサブ制御部50に送信すれば良い。この場合でも、ホスト回路は、排他的論理和をとることで通信エラーを検出することができる。また、パリティチェックを実施することで、メモリセルエラーが発生している可能性がある。また、メモリ制御回路136は、原データ領域に格納された原データDnを複製してミラーデータdnを生成すると共に、反転データ領域に格納された反転データ/Dnを複製して反転ミラーデータ/dnを生成するデータ生成部を備えても良い。データ領域
・第7変型例
上記実施例では、強誘電体メモリアレイ132は原データ領域とミラーデータ領域を有しているが、強誘電体メモリアレイ132は、原データDnを格納する原データ領域と、原データDnの反転データ/Dnを格納する反転データ領域と、原データDnのミラーデータdnを格納するミラーデータ領域と、ミラーデータdnの反転データである反転ミラーデータ/dnを格納する反転ミラーデータ領域とを有する構成としても良い。この場合は、メモリ制御回路136のリード/ライト制御部M14とデータ送受信部M15は、格納されたデータをそのまま読み出して、送信すれば良い。
上記実施例における読み出し処理では、原データDnと反転データ/Dnとミラーデータdnと反転ミラーデータ/dnを、記憶装置130からサブ制御部50に送信しているが、原データDnと反転データ/Dnのみを送信してミラーデータdnと反転ミラーデータ/dnの送信は省略しても良い。また、原データDnとミラーデータdnのみを送信して、反転データ/Dnと反転ミラーデータ/dnの送信を省略しても良い。
上記実施例における書き込み処理では、強誘電体メモリアレイ132のメモリマップに格納されるべき実データおよびパリティデータの両方がプリンタ20側で生成され、記憶装置130に送信される。これに代えて、プリンタ20は実データのみを生成して記憶装置130に送信し、記憶装置130側にてパリティデータを生成しても良い。この場合には、メモリ制御回路136は、プリンタ20から送信された実データ15ビットに対して整合する1ビットのパリティデータを生成するパリティ取得部を備えれば良い。
上記実施例における書き込み処理では、記憶装置130は、パリティエラーが検出された領域には既存データの再書き込みを行っているが、これに代えて、パリティエラーが検出された領域にはデータの書き込みを行わないこととしても良い。
上記実施例では、記憶装置130の強誘電体メモリアレイ132に、インクの消費量を表す第1インク消費カウント値Xおよび第2インク消費カウント値Yを記録しているが、インクの残量を表す残量情報を記録しても良い。かかる場合には、残量情報の初期値は、インクカートリッジ100に充填されたインク量を表す値となる。また、印刷処理において、プリンタ20は、印刷によって消費されたインク量に応じて、強誘電体メモリアレイ132に格納された残量情報を減じる方向に残量情報を書き換える。この場合、残量情報が格納される記憶領域は、デクリメント領域に設定されるのが好ましい。デクリメント領域は、数値が減少する方向にのみ書き換えが許容され、数値が増加する方向への書き換えが許容されない領域である。このようなデクリメント領域は、実施例におけるインクリメント領域と同様に、読み出し専用領域にデクリメントフラグ情報を書き込みことにより設定されることが好ましい。
上記実施例では、第2インク消費カウント値Yと第1インク消費カウント値Xをそれぞれ強誘電体メモリアレイ132に格納して、第2インク消費カウント値Yと第1インク消費カウント値Xとの差分に基づいてインクエンドを判断している。これに代えて、第2インク消費カウント値Yのみを強誘電体メモリアレイ132に格納することとしても良い。この場合は、第1インク消費カウント値Xの値は、プリンタ20側に備える不揮発性のメモリに格納して実施例と同様の処理を行えば良い。
上記実施例は、インクジェット式の印刷装置およびインクカートリッジが採用されているが、インク以外の他の液体を噴射したり吐出したりする液体噴射装置および当該液体噴射装置に液体を供給する液体容器を採用しても良い。ここでいう液体は、溶媒に機能材料の粒子が分散されている液状体、ジェル状のような流状体を含む。例えば、液晶ディスプレイ、EL(エレクトロルミネッセンス)ディスプレイ、面発光ディスプレイ、カラーフィルタの製造などに用いられる電極材や色材などの材料を分散または溶解のかたちで含む液体を噴射する液体噴射装置、バイオチップ製造に用いられる生体有機物を噴射する液体噴射装置、精密ピペットとして用いられ試料となる液体を噴射する液体噴射装置であってもよい。さらに、時計やカメラ等の精密機械にピンポイントで潤滑油を噴射する液体噴射装置、光通信素子等に用いられる微小半球レンズ(光学レンズ)などを形成するために紫外線硬化樹脂等の透明樹脂液を基板上に噴射する液体噴射装置、基板などをエッチングするために酸又はアルカリ等のエッチング液を噴射する液体噴射装置、および、これらの液体噴射装置に液体を供給する液体容器を採用しても良い。そして、これらのうちいずれか一種の噴射装置および液体容器に本発明を適用することができる。さらに、インクジェット方式のプリンタに限定されず、トナーなどの記録材をつかって印刷を実行するレーザプリンタおよびトナーカートリッジを採用してもよい。
上記実施例において、ハードウェアによって実現されていた構成の一部をソフトウェアに置き換えるようにしてもよく、逆に、ソフトウェアによって実現されていた構成の一部をハードウェアに置き換えるようにしても良い。
上記実施例では、圧電素子を用いたセンサ110が用いられているが、これに代えて、例えば、常にインクがあることを示す周波数の応答信号を返す発振回路などの発振装置を用いても良く、サブ制御部50と何らかの遣り取りを行うCPUやASICなどのプロセッサや、より簡易なICを用いても良い。また、センサなどが搭載されず、記憶装置のみが搭載されるタイプのインクカートリッジ100にも本発明は適用され得る。
上記実施例では、1つのインクタンクを1つのインクカートリッジとして構成しているが、複数のインクタンクを1つのインクカートリッジとして構成しても良い。
上記の実施例では、液体供給ユニットは、基板が容器本体に固定されたインクカートリッジであり、基板は容器本体と一体となって印刷ヘッドユニットに設けられたホルダに装着されるが、本発明が適用される液体供給ユニットとして、基板が固定されるカバーと、液体を収容する容器本体とが、各々個別にホルダに装着されるインクカートリッジとしてもよい。例えば、所定挿入方向に基板が固定されたカバーをホルダに挿入して装着した後、さらに、容器本体をホルダに装着するような構成が挙げられる。この場合、容器本体内のインクが無くなったらインク容器本体のみを交換し、交換にともなって記憶装置130に記憶されたインク消費量情報(第1インク消費カウント値X、および、第2インク消費カウント値Y)がリセットされるように構成しておけばよい。
上記の実施例では、液体収容ユニットは、印刷ヘッドユニットのホルダに装着され、インク供給部から印刷ヘッドに直接インクが供給されるが、液体収容ユニットは、液体噴射装置内のヘッドとは離れた位置に装着され、液体収容ユニットの液体供給部に連結されたチューブを介してインクをヘッドに供給する構成としてもよい。
上記の実施例では、記憶装置130は、強誘電体メモリセルアレイ132を備えた半導体記憶装置であるとして説明したが、これに限定されず強誘電体メモリセルを利用しない半導体記憶装置(EEPROM,フラッシュメモリ)でもよい。さらに半導体記憶装置以外の記憶装置であってもよい。
上記実施例では、主制御部40と通信処理部55とが別の構成であったが、一体の制御部であってもよい。
上記実施例では、記憶装置130とサブ制御部50との通信において、サブ制御部50から記憶装置130に対してリセット信号CRSTを供給しているが、リセット信号CRSTの供給は省略しても良い。この場合、記憶装置130のリセット端子240、リセット端子240に対応するプリンタ20側の端子440、および、リセット信号線LR1は省略される。この場合、例えば、記憶装置130の初期化は、記憶装置130が電源電圧CVDDの供給を受けて起動するときに、記憶装置130が自発的に行う。起動時に、自身を初期化した記憶装置130は、その後、実施例と同様に、サブ制御部50からクロック信号CSCKとデータ信号CSDAの供給を受けて動作すれば良い。
22…モータ
26…プラテン
30…キャリッジ
32…キャリッジモータ
34…摺動軸
36…駆動ベルト
38…プーリ
40…主制御部
42…駆動信号生成回路
48…制御回路
50…サブ制御部
52…センサ処理部
53…検出部
55…通信処理部
60…印刷ヘッドユニット
62…ホルダ
63…ホルダカバー
64…インク供給針
66…接続機構
67…接続端子
68…印刷ヘッド
70…操作部
80…コネクタ
90…コンピュータ
100…インクカートリッジ
101…本体
102…蓋体
104…インク供給口
105…凹部
110…センサ
120…回路基板
130…記憶装置
132…強誘電体メモリアレイ
136…メモリ制御回路
551…SRAM
552…センサ値用レジスタ
Claims (9)
- ホスト回路と電気的に接続される記憶装置であって、
第1の記憶領域と前記第1の記憶領域と対応する第2の記憶領域を含む不揮発性のデータ記憶部と、
前記ホスト回路から前記第1の記憶領域に書き込むべき第1の実データを受信するデータ受信部と、
前記第1の実データと関連付けられた第1のパリティデータを取得するパリティ取得部と、
前記第1の実データの複製である第2の実データと、前記第1のパリティデータの複製である第2のパリティデータとを生成するデータ複製部と、
前記第1の実データと前記第1のパリティデータとを前記第1の記憶領域の書き込み対象領域に書き込むと共に、前記第2の実データと前記第2のパリティデータとを前記第2の記憶領域の対応書き込み領域に書き込むリード/ライト制御部と、
前記第1の実データと前記第1のパリティデータと前記第2の実データと前記第2のパリティデータを前記データ記憶部から読み出して前記ホスト回路に対して送信するデータ送信部と、
を備え、
前記第1の記憶領域の前記書き込み対象領域は、実データを書き込むための第1の実データ領域と、パリティデータを書き込むための第1のパリティ領域とを有し、
前記リード/ライト制御部は、前記第1の実データ領域に書き込まれた実データと前記第1のパリティ領域に書き込まれたパリティデータとの整合性を判断することにより、前記第1の記憶領域の前記書き込み対象領域の不具合を検出する第1の検出部を備え、
前記リード/ライト制御部は、
(i)前記第1の記憶領域の前記書き込み対象領域の不具合が検出されない場合に限り、前記第1の実データと前記第1のパリティデータとを前記第1の記憶領域の前記書き込み対象領域に書き込み、
(ii)前記第1の記憶領域の前記書き込み対象領域の不具合が検出された場合には、前記第1の実データと前記第1のパリティデータに代えて、前記第1の記憶領域の前記書き込み対象領域に書き込み済みのデータを、再度、前記第1の記憶領域の前記書き込み対象領域に書き込む、記憶装置。 - 請求項1に記載の記憶装置であって、
前記第2の記憶領域の前記対応書き込み領域は、実データを書き込むための第2の実データ領域と、パリティデータを書き込むための第2のパリティ領域とを有し、
前記リード/ライト制御部は、前記第2の実データ領域に書き込まれた実データと前記第2のパリティ領域に書き込まれたパリティデータとの整合性を判断することにより、前記第2の記憶領域の前記対応書き込み領域の不具合を検出する第2の検出部を備え、
前記リード/ライト制御部は、前記第2の記憶領域の前記対応書き込み領域の不具合が検出されない場合に限り、前記第2の実データと前記第2のパリティデータとを前記第2の記憶領域の前記対応書き込み領域に書き込む、記憶装置。 - 請求項2に記載の記憶装置であって、
前記リード/ライト制御部は、前記第2の記憶領域の前記対応書き込み領域の不具合が検出された場合には、前記第2の実データと前記第2のパリティデータに代えて、前記第2の記憶領域の前記対応書き込み領域に書き込み済みのデータを、再度、前記第2の記憶領域の前記対応書き込み領域に書き込む、記憶装置。 - 請求項1ないし請求項3のいずれかに記載の記憶装置であって、
前記パリティ取得部は、前記ホスト回路から前記第1のパリティデータを受信することにより、前記第1のパリティデータを取得する、記憶装置。 - 請求項1ないし請求項3のいずれかに記載の記憶装置であって、
前記パリティ取得部は、前記第1の実データに基づいて前記第1のパリティデータを生成することにより、前記第1のパリティデータを取得する、記憶装置。 - 液体噴射装置に脱着可能に電気的に接続される基板であって、
第1の記憶領域と前記第1の記憶領域と対応する第2の記憶領域を含む不揮発性のデータ記憶部と、
ホスト回路から前記第1の記憶領域に書き込むべき第1の実データを受信するデータ受信部と、
前記第1の実データと関連付けられた第1のパリティデータを取得するパリティ取得部と、
前記第1の実データの複製である第2の実データと、前記第1のパリティデータの複製である第2のパリティデータとを生成するデータ複製部と、
前記第1の実データと前記第1のパリティデータとを前記第1の記憶領域の書き込み対象領域に書き込むと共に、前記第2の実データと前記第2のパリティデータとを前記第2の記憶領域の対応書き込み領域に書き込むリード/ライト制御部と、
前記第1の実データと前記第1のパリティデータと前記第2の実データと前記第2のパリティデータを前記データ記憶部から読み出して前記ホスト回路に対して送信するデータ送信部と、
を備え、
前記第1の記憶領域の前記書き込み対象領域は、実データを書き込むための第1の実データ領域と、パリティデータを書き込むための第1のパリティ領域とを有し、
前記リード/ライト制御部は、前記第1の実データ領域に書き込まれた実データと前記第1のパリティ領域に書き込まれたパリティデータとの整合性を判断することにより、前記第1の記憶領域の前記書き込み対象領域の不具合を検出する第1の検出部を備え、
前記リード/ライト制御部は、
(i)前記第1の記憶領域の前記書き込み対象領域の不具合が検出されない場合に限り、前記第1の実データと前記第1のパリティデータとを前記第1の記憶領域の前記書き込み対象領域に書き込み、
(ii)前記第1の記憶領域の前記書き込み対象領域の不具合が検出された場合には、前記第1の実データと前記第1のパリティデータに代えて、前記第1の記憶領域の前記書き込み対象領域に書き込み済みのデータを、再度、前記第1の記憶領域の前記書き込み対象領域に書き込む、基板。 - 液体噴射装置に着脱可能に装着される液体容器であって、
第1の記憶領域と前記第1の記憶領域と対応する第2の記憶領域を含む不揮発性のデータ記憶部と、
ホスト回路から前記第1の記憶領域に書き込むべき第1の実データを受信するデータ受信部と、
前記第1の実データと関連付けられた第1のパリティデータを取得するパリティ取得部と、
前記第1の実データの複製である第2の実データと、前記第1のパリティデータの複製である第2のパリティデータとを生成するデータ複製部と、
前記第1の実データと前記第1のパリティデータとを前記第1の記憶領域の書き込み対象領域に書き込むと共に、前記第2の実データと前記第2のパリティデータとを前記第2の記憶領域の対応書き込み領域に書き込むリード/ライト制御部と、
前記第1の実データと前記第1のパリティデータと前記第2の実データと前記第2のパリティデータを前記データ記憶部から読み出して前記ホスト回路に対して送信するデータ送信部と、
を備え、
前記第1の記憶領域の前記書き込み対象領域は、実データを書き込むための第1の実データ領域と、パリティデータを書き込むための第1のパリティ領域とを有し、
前記リード/ライト制御部は、前記第1の実データ領域に書き込まれた実データと前記第1のパリティ領域に書き込まれたパリティデータとの整合性を判断することにより、前記第1の記憶領域の前記書き込み対象領域の不具合を検出する第1の検出部を備え、
前記リード/ライト制御部は、
(i)前記第1の記憶領域の前記書き込み対象領域の不具合が検出されない場合に限り、前記第1の実データと前記第1のパリティデータとを前記第1の記憶領域の前記書き込み対象領域に書き込み、
(ii)前記第1の記憶領域の前記書き込み対象領域の不具合が検出された場合には、前記第1の実データと前記第1のパリティデータに代えて、前記第1の記憶領域の前記書き込み対象領域に書き込み済みのデータを、再度、前記第1の記憶領域の前記書き込み対象領域に書き込む、液体容器。 - 第1の記憶領域と前記第1の記憶領域と対応する第2の記憶領域を含む不揮発性のデータ記憶部の制御方法であって、
ホスト回路から前記第1の記憶領域に書き込むべき第1の実データを受信するデータ受信工程と、
前記第1の実データと関連付けられた第1のパリティデータを取得するパリティ取得工程と、
前記第1の実データの複製である第2の実データと、前記第1のパリティデータの複製である第2のパリティデータとを生成するデータ複製工程と、
前記第1の実データと前記第1のパリティデータとを前記第1の記憶領域の書き込み対象領域に書き込むと共に、前記第2の実データと前記第2のパリティデータとを前記第2の記憶領域の対応書き込み領域に書き込む書き込み工程と、
前記第1の実データと前記第1のパリティデータと前記第2の実データと前記第2のパリティデータを前記データ記憶部から読み出して前記ホスト回路に対して送信するデータ送信工程と、
を備え、
前記第1の記憶領域の前記書き込み対象領域は、実データを書き込むための第1の実データ領域と、パリティデータを書き込むための第1のパリティ領域とを有し、
前記書き込み工程は、前記第1の実データ領域に書き込まれた実データと前記第1のパリティ領域に書き込まれたパリティデータとの整合性を判断することにより、前記第1の記憶領域の前記書き込み対象領域の不具合を検出する検出工程を備え、
前記書き込み工程は、更に、
(i)前記第1の記憶領域の前記書き込み対象領域の不具合が検出されない場合に限り、前記第1の実データと前記第1のパリティデータとを前記第1の記憶領域の前記書き込み対象領域に書き込む工程と、
(ii)前記第1の記憶領域の前記書き込み対象領域の不具合が検出された場合には、前記第1の実データと前記第1のパリティデータに代えて、前記第1の記憶領域の前記書き込み対象領域に書き込み済みのデータを、再度、前記第1の記憶領域の前記書き込み対象領域に書き込む工程と、
を含む、方法。 - ホスト回路と、前記ホスト回路と着脱可能な記憶装置を含むシステムであって、
前記記憶装置は、
第1の記憶領域と前記第1の記憶領域と対応する第2の記憶領域を含む不揮発性のデータ記憶部と、
前記ホスト回路から前記第1の記憶領域に書き込むべき第1の実データを受信するデータ受信部と、
前記第1の実データと関連付けられた第1のパリティデータを取得するパリティ取得部と、
前記第1の実データの複製である第2の実データと、前記第1のパリティデータの複製である第2のパリティデータとを生成するデータ複製部と、
前記第1の実データと前記第1のパリティデータとを前記第1の記憶領域の書き込み対象領域に書き込むと共に、前記第2の実データと前記第2のパリティデータとを前記第2の記憶領域の対応書き込み領域に書き込むリード/ライト制御部と、
前記第1の実データと前記第1のパリティデータと前記第2の実データと前記第2のパリティデータを前記データ記憶部から読み出して前記ホスト回路に対して送信するデータ送信部と、
を備え、
前記ホスト回路は、
前記第1の実データと前記第1のパリティデータと前記第2の実データと前記第2のパリティデータを受信するデータ受信部と、
前記第1の実データと前記第1のパリティデータとの整合性と、前記第2の実データと前記第2のパリティデータとの整合性を判定する判定部と、
前記第1の実データと前記第2の実データのうち、パリティデータとの整合性を有するデータを用いて、所定の処理を実行する処理部と、
を備え、
前記第1の記憶領域の前記書き込み対象領域は、実データを書き込むための第1の実データ領域と、パリティデータを書き込むための第1のパリティ領域とを有し、
前記リード/ライト制御部は、前記第1の実データ領域に書き込まれた実データと前記第1のパリティ領域に書き込まれたパリティデータとの整合性を判断することにより、前記第1の記憶領域の前記書き込み対象領域の不具合を検出する第1の検出部を備え、
前記リード/ライト制御部は、
(i)前記第1の記憶領域の前記書き込み対象領域の不具合が検出されない場合に限り、前記第1の実データと前記第1のパリティデータとを前記第1の記憶領域の前記書き込み対象領域に書き込み、
(ii)前記第1の記憶領域の前記書き込み対象領域の不具合が検出された場合には、前記第1の実データと前記第1のパリティデータに代えて、前記第1の記憶領域の前記書き込み対象領域に書き込み済みのデータを、再度、前記第1の記憶領域の前記書き込み対象領域に書き込む、システム。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009088593A JP5663843B2 (ja) | 2009-04-01 | 2009-04-01 | 記憶装置、基板、液体容器、不揮発性のデータ記憶部の制御方法、ホスト回路と着脱可能な記憶装置を含むシステム |
CN201010151382XA CN101856913B (zh) | 2009-04-01 | 2010-03-31 | 存储装置、基板、液体容器、系统、数据存储部控制方法 |
CN201010151366.0A CN101856912B (zh) | 2009-04-01 | 2010-03-31 | 存储装置和包括能够与主机电路电连接的存储装置的系统 |
US12/751,438 US8782326B2 (en) | 2009-04-01 | 2010-03-31 | Memory device and system including a memory device electronically connectable to a host circuit |
US12/750,859 US8627190B2 (en) | 2009-04-01 | 2010-03-31 | Memory device, circuit board, liquid receptacle, method of controlling a nonvolatile data memory section, and system including a memory device detachably connectable to a host circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009088593A JP5663843B2 (ja) | 2009-04-01 | 2009-04-01 | 記憶装置、基板、液体容器、不揮発性のデータ記憶部の制御方法、ホスト回路と着脱可能な記憶装置を含むシステム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010244093A JP2010244093A (ja) | 2010-10-28 |
JP5663843B2 true JP5663843B2 (ja) | 2015-02-04 |
Family
ID=42827166
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009088593A Active JP5663843B2 (ja) | 2009-04-01 | 2009-04-01 | 記憶装置、基板、液体容器、不揮発性のデータ記憶部の制御方法、ホスト回路と着脱可能な記憶装置を含むシステム |
Country Status (3)
Country | Link |
---|---|
US (1) | US8627190B2 (ja) |
JP (1) | JP5663843B2 (ja) |
CN (1) | CN101856913B (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5720263B2 (ja) * | 2011-01-20 | 2015-05-20 | セイコーエプソン株式会社 | 液体消費量を格納する記憶装置、液体収容容器、及び、液体消費システム |
JP2013093012A (ja) * | 2011-10-07 | 2013-05-16 | Panasonic Corp | メモリコントローラ、記憶装置 |
US8923087B2 (en) | 2012-01-19 | 2014-12-30 | Lsi Corporation | Method and apparatus for decreasing leakage power consumption in power gated memories |
CN103793032B (zh) * | 2012-11-02 | 2017-09-29 | 华为技术有限公司 | 用于确定上电复位的方法和装置 |
US9201490B2 (en) | 2013-03-15 | 2015-12-01 | International Business Machines Corporation | Power management for a computer system |
JP2018167466A (ja) * | 2017-03-29 | 2018-11-01 | ブラザー工業株式会社 | 通信装置、及びこれを備えた記録装置 |
Family Cites Families (29)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57137948A (en) * | 1981-02-19 | 1982-08-25 | Fujitsu Ltd | Automatic error correction system |
JPS59104800A (ja) | 1982-12-06 | 1984-06-16 | Usac Electronics Ind Co Ltd | 画像メモリのパリテイ・チエツク方式 |
JPS6476596A (en) * | 1987-09-18 | 1989-03-22 | Oki Electric Ind Co Ltd | Error of eeprom detecting device |
JPH0268642A (ja) * | 1988-09-05 | 1990-03-08 | Fujitsu Ltd | メモリ誤り検出方式 |
JP3143539B2 (ja) * | 1993-02-03 | 2001-03-07 | キヤノン株式会社 | インク残量検知方法およびその装置ならびにインクジェット記録装置 |
JP3318789B2 (ja) * | 1993-04-13 | 2002-08-26 | ソニー株式会社 | デジタルデータ伝送方法 |
JP3463127B2 (ja) | 1994-05-06 | 2003-11-05 | カシオ計算機株式会社 | メモリ自己テスト方法 |
US5784548A (en) * | 1996-03-08 | 1998-07-21 | Mylex Corporation | Modular mirrored cache memory battery backup system |
CN101015996A (zh) * | 1998-11-02 | 2007-08-15 | 精工爱普生株式会社 | 一种墨盒与使用这种墨盒的打印机 |
JP4314702B2 (ja) * | 1998-11-26 | 2009-08-19 | セイコーエプソン株式会社 | 印刷装置、書込方法およびプリンタ |
JP3965865B2 (ja) | 1999-05-20 | 2007-08-29 | セイコーエプソン株式会社 | 液体検出用の取付モジュール体、液体容器およびインクカートリッジ |
US6408417B1 (en) * | 1999-08-17 | 2002-06-18 | Sun Microsystems, Inc. | Method and apparatus for correcting soft errors in digital data |
KR100656111B1 (ko) * | 1999-10-04 | 2006-12-12 | 세이코 엡슨 가부시키가이샤 | 잉크 카트리지, 잉크젯 기록장치용 캐리지 조립체 및 잉크카트리지 시스템 |
JP2001306411A (ja) | 2000-04-26 | 2001-11-02 | Nidec Copal Corp | 情報処理装置及び情報処理方法 |
JP4081963B2 (ja) * | 2000-06-30 | 2008-04-30 | セイコーエプソン株式会社 | 記憶装置および記憶装置に対するアクセス方法 |
US6766491B2 (en) * | 2001-05-09 | 2004-07-20 | Dot Hill Systems Corp. | Parity mirroring between controllers in an active-active controller pair |
JP4123739B2 (ja) * | 2001-06-19 | 2008-07-23 | セイコーエプソン株式会社 | 印刷記録材容器の識別システムおよび識別方法 |
JP4022805B2 (ja) | 2001-10-05 | 2007-12-19 | セイコーエプソン株式会社 | インクジェット式プリンタのインク残量検出装置及び検出方法 |
JP4374834B2 (ja) | 2002-08-12 | 2009-12-02 | セイコーエプソン株式会社 | カートリッジおよび記録装置 |
JP4066980B2 (ja) | 2004-06-22 | 2008-03-26 | セイコーエプソン株式会社 | 印刷記録材容器 |
US7747896B1 (en) * | 2006-06-30 | 2010-06-29 | Guillermo Rozas | Dual ported replicated data cache |
JP4693714B2 (ja) | 2006-07-06 | 2011-06-01 | キヤノン株式会社 | 液体収納容器 |
WO2008070814A2 (en) * | 2006-12-06 | 2008-06-12 | Fusion Multisystems, Inc. (Dba Fusion-Io) | Apparatus, system, and method for a scalable, composite, reconfigurable backplane |
KR20080086152A (ko) | 2007-03-22 | 2008-09-25 | 주식회사 하이닉스반도체 | 반도체 메모리장치 |
US7966538B2 (en) * | 2007-10-18 | 2011-06-21 | The Regents Of The University Of Michigan | Microprocessor and method for detecting faults therein |
US20090150721A1 (en) * | 2007-12-10 | 2009-06-11 | International Business Machines Corporation | Utilizing A Potentially Unreliable Memory Module For Memory Mirroring In A Computing System |
US7987384B2 (en) * | 2008-02-12 | 2011-07-26 | International Business Machines Corporation | Method, system, and computer program product for handling errors in a cache without processor core recovery |
JP2009259225A (ja) * | 2008-03-18 | 2009-11-05 | Seiko Epson Corp | 液体収容体 |
US8484506B2 (en) * | 2008-11-29 | 2013-07-09 | Lsi Corporation | Redundant array of independent disks level 5 (RAID 5) with a mirroring functionality |
-
2009
- 2009-04-01 JP JP2009088593A patent/JP5663843B2/ja active Active
-
2010
- 2010-03-31 CN CN201010151382XA patent/CN101856913B/zh active Active
- 2010-03-31 US US12/750,859 patent/US8627190B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN101856913B (zh) | 2012-11-28 |
US20100257436A1 (en) | 2010-10-07 |
US8627190B2 (en) | 2014-01-07 |
JP2010244093A (ja) | 2010-10-28 |
CN101856913A (zh) | 2010-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5482275B2 (ja) | 記憶装置、基板、液体容器、データ記憶部に書き込むべきデータをホスト回路から受け付ける方法、ホスト回路に対し電気的に接続可能な記憶装置を含むシステム | |
JP5577615B2 (ja) | 液体消費システム、液体消費装置、液体供給ユニット、および、液体供給ユニットに収容された液体の残量を管理する方法 | |
JP5556371B2 (ja) | 記憶装置、基板、液体容器、データ記憶部に書き込むべきデータをホスト回路から受け付ける方法、ホスト回路に対し電気的に接続可能な記憶装置を含むシステム | |
JP5445072B2 (ja) | 複数の記憶装置を備えるシステム及びそのためのデータ転送方法 | |
JP5445073B2 (ja) | 複数の記憶装置を備えるシステム及びそのためのデータ転送方法 | |
EP2237163B1 (en) | System having a plurality of memory devices and data transfer method for the same | |
US8782326B2 (en) | Memory device and system including a memory device electronically connectable to a host circuit | |
JP5233801B2 (ja) | 記憶装置、ホスト回路、基板、液体容器、不揮発性のデータ記憶部に格納されたデータをホスト回路に送信する方法、ホスト回路と、前記ホスト回路と着脱可能な記憶装置を含むシステム | |
JP5663843B2 (ja) | 記憶装置、基板、液体容器、不揮発性のデータ記憶部の制御方法、ホスト回路と着脱可能な記憶装置を含むシステム | |
JP5716798B2 (ja) | 記憶装置、液体容器、及び、システム | |
JP5471167B2 (ja) | 記憶装置、及び、ホスト回路に対し電気的に接続可能な記憶装置を含むシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120402 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130910 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140408 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141111 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141124 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5663843 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |