KR20080086152A - 반도체 메모리장치 - Google Patents

반도체 메모리장치 Download PDF

Info

Publication number
KR20080086152A
KR20080086152A KR1020070027924A KR20070027924A KR20080086152A KR 20080086152 A KR20080086152 A KR 20080086152A KR 1020070027924 A KR1020070027924 A KR 1020070027924A KR 20070027924 A KR20070027924 A KR 20070027924A KR 20080086152 A KR20080086152 A KR 20080086152A
Authority
KR
South Korea
Prior art keywords
data
memory cells
ecc
error
memory device
Prior art date
Application number
KR1020070027924A
Other languages
English (en)
Inventor
김생환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070027924A priority Critical patent/KR20080086152A/ko
Priority to US12/003,278 priority patent/US20080235557A1/en
Priority to JP2007332210A priority patent/JP2008234816A/ja
Priority to TW096150607A priority patent/TW200839778A/zh
Priority to CN2007103063286A priority patent/CN101271733B/zh
Publication of KR20080086152A publication Critical patent/KR20080086152A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1012—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using codes or arrangements adapted for a specific type of error
    • G06F11/1028—Adjacent errors, e.g. error in n-bit (n>1) wide storage units, i.e. package error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Quality & Reliability (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 ECC가 적용된 반도체 메모리장치에 관한 것으로, 본 발명에 의한 반도체 메모리장치는, 반도체 메모리장치에 리드/라이트 되기 위한 데이터들과 상기 데이터들의 에러를 수정하기 위한 패리티 데이터들을 포함하는 ECC그룹을 복수 개 포함하며, 상기 복수 개의 ECC그룹 중 적어도 하나 이상은, 동일한 ECC그룹 내의 상기 데이터들이 서로 인접하지 않은 분산된 메모리셀들에 저장되는 것을 특징으로 한다.
에러 수정 코드, 반도체 메모리장치, 패리티

Description

반도체 메모리장치{Semiconductor Memory Device}
도 1은 종래의 ECC가 적용된 메모리장치의 버스 라인(BUS Line)의 배치도를 나타낸 도면.
도 2는 ECC로는 수정이 불가능한 에러의 양상을 나타내는 도면.
도 3은 본 발명이 적용된 16개의 I/O를 사용하는 메모리장치의 일실시예를 나타낸 도면.
도 4는 본 발명이 적용된 32개의 I/O를 사용하는 메모리장치의 일실시예를 도시한 도면.
도 5는 ECC그룹이 수행하는 부호화 및 복원화 과정을 나타낸 순서도.
도 6은 ECC가 적용된 메모리장치의 리드/라이트(read/write) 경로의 일실시예를 도시한 블록도.
도 7은 도 6의 리드/라이트(Read/Write) 경로를 좀더 상세히 도시한 도면.
도 8은 도 5의 신드롬 디코더(syndrom decoder)와 에러코렉터(error corrector)의 상세 회로도.
본 발명은 반도체 메모리장치에 관한 것으로, 더욱 자세하게는 에러 수정 코드(ECC: Error Correction code, 이하 ECC)가 적용되어 자체적으로 에러(error)의 수정이 가능한 반도체 메모리장치에 관한 것이다.
종래의 반도체 메모리장치는 자체 치유능력이 없어서 불량발생시 리페어를 통해 불량을 구제해야 했다.
그러나 이러한 제한을 극복하기 위하여 반도체 메모리장치의 칩(On Chip) 상에 ECC를 적용하여 불량을 극복하려는 시도가 이루어지고 있다.
도 1은 종래의 ECC가 적용된 메모리장치의 버스 라인(BUS Line)의 배치도를 나타낸 도면이다.
도면은 참조하면 GIO0~7에 배정된 8개의 데이터와 PA0~3에 배정된 4개의 패리티 데이터가 하나로 묶여서 ECC그룹 0을 형성하고 있으며, GIO8~15에 배정된 8개의 데이터와 PA4~7에 배정된 4개의 패리티 데이터가 하나로 묶여 ECC그룹 1을 형성하고 있다.
메모리장치는 ECC그룹별로 묶여서 에러수정 동작을 행한다. 도면에 도시된 메모리장치의 경우에는, 8개의 데이터(GIO)의 에러를 더 배정된 4개의 패리티 데이터(PA)를 이용해 에러를 판단하고 치유한다. 즉, 12비트(bit)가 하나의 ECC그룹으로 묶여서 에러를 수정한다.
각 ECC그룹별로 에러를 치유하는 능력에는 한계가 있는데, 도면과 같이 12비 트가 하나의 ECC그룹으로 묶인 경우에는 ECC그룹 내의 12비트 중 1비트의 에러까지의 치유가 가능하다. 따라서 하나의 ECC그룹 내에서 2비트의 에러가 발생한다면, ECC자체적으로는 에러를 치유하지 못하고 컬럼 리페어(column repair) 또는 블록 전체의 로우 리페어(row repair) 등을 통하여 에러를 해결하는 수밖에 없다.
참고로 도면의 기호들에 대해 설명하면, BLSA(BitLine Sense Amp)는 비트라인 센스앰프, SWD(Sub WordLine Driver)는 서브 워드라인 드라이버 블록, CELL BLK은 메모리셀(Memory Cell)들이 모여있는 셀블록, X-DEC(X-Decoder)는 X디코더, WL(Word Line)은 워드라인, Y-DEC(Y-Decoder)는 Y디코더, IOSA(I/O Sense Amp)는 입출력 센스앰프, WTDRV(Write Driver)는 쓰기 드라이버를 의미하며 모두 종래에 널리 알려진 부분에 해당하므로 이에 대한 상세한 설명은 생략하기로 한다.
도 2는 ECC로는 수정이 불가능한 에러의 양상을 나타내는 도면이다.
도 2에서는 부비트라인2(BLb2)와 정비트라인3(BL3)이 공정불량으로 쇼트(short)된 경우를 도시하고 있다. 도 1과 같이 ECC그룹이 배치된 경우, 도 2에 도시된 것과 같은 비트라인 쇼트의 불량이 생기면, 동일한 ECC그룹 내에서 2비트의 에러가 발생하게 된다. 따라서 비트라인 쇼트로 인하여, 이미 ECC로 치유 가능한 에러수정의 범위를 넘게 된다.
즉, 이러한 경우에는 ECC로는 에러수정이 안되고 상술한 바와 같이 리페어(repair)를 통해 에러를 수정하는 수 밖에 없다는 문제점이 있다.
마찬가지로, 서브 워드라인의 콘택(contact) 불량이 생길 경우에도 동일한 ECC그룹 내에서 2비트 이상의 에러가 발생되기 때문에 ECC로는 에러를 수정할 수 없다는 문제점이 있다.
본 발명은 상기한 종래기술의 문제점을 해결하기 위하여 제안된 것으로, 반도체 메모리장치에서 ECC가 수정가능한 불량의 폭을 넓히고자 함에 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 일측면에 따르면, 반도체 메모리장치에 리드/라이트 되기 위한 데이터들과 상기 데이터들의 에러를 수정하기 위한 패리티 데이터들을 포함하는 ECC그룹을 복수 개 포함하며, 상기 복수 개의 ECC그룹 중 적어도 하나 이상은, 동일한 ECC그룹 내의 상기 데이터들이 서로 인접하지 않은 분산된 메모리셀들에 저장되는 반도체 메모리장치가 제공된다.
또한, 본 발명의 다른 측면에 따르면, 반도체 메모리장치에 리드/라이트 되는 다수의 데이터들과 상기 데이터들의 에러를 수정하기 위한 다수의 패리티 데이터들을 저장하는 다수의 메모리셀들; 및 상기 메모리셀들의 데이터들을 입출력하기 위한 다수의 센스앰프들과 드라이버들을 포함하며, 상기 데이터들과 상기 패리티 데이터들은 각각 복수개씩 짝을 지어 에러를 수정하는 복수의 ECC그룹을 형성하며, 상기 복수 개의 ECC그룹 중 적어도 하나 이상은, 동일한 ECC그룹 내의 상기 데이터들이 서로 인접하지 않게 분산되어 상기 메모리셀들에 저장되는 반도체 메모리장치 가 제공된다.
바람직하게는, 상기 동일한 ECC그룹 내의 상기 데이터들뿐만 아니라 상기 패리티 데이터들도 서로 인접하지 않은 분산된 메모리셀들에 저장되는 것을 특징으로할 수 있다.
데이터들 또는 데이터들과 패리티 데이터들이 인접하지 않게 분산되어 메모리셀들에 저장된다는 의미는 메모리셀들이 속한 비트라인들이 서로 인접하지 않게 분산되어 저장됨을 의미할 수 있다.
또한, 서로 다른 서브 워드라인 드라이버 블록에 속한 메모리셀들에 저장됨을 의미할 수 있다.
또한, 서로 다른 워드라인에 속한 메모리셀들에 저장됨을 의미할 수 있다..
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 3은 본 발명이 적용된 16개의 I/O를 사용하는 메모리장치의 일실시예를 나타낸 도면이다.
도면에 도시된 바와 같이, 본 발명에 따른 반도체 메모리장치는 반도체 메모리장치에 리드/라이트 되기 위한 데이터들(도면의 GIO에 배정되는 데이터들)과 상기 데이터들의 에러를 수정하기 위한 패리티 데이터들(도면의 PA에 배정된다.)을 포함하는 ECC그룹(ECC GROUP 0, ECC GROUP 1) 을 복수 개 포함하며, 상기 복수 개 의 ECC그룹(ECC GROUP 0, ECC GROUP 1) 중 적어도 하나 이상은, 동일한 ECC그룹 내의 상기 데이터들(GIO에 배정된 데이터들)이 서로 인접하지 않은 분산된 메모리셀들에 저장되는 것을 특징으로 한다.
바람직하게는 도면에 도시된 바와 같이, 페리티 데이터들(PA)도 서로 인접하지 않은 분산된 메모리셀에 저장되는 것을 특징으로 할 수 있다.
도면의 ECC 그룹0(ECC GROUP 0)을 보면, GIO0에 배정된 데이터의 바로 옆 데이터는 ECC 그룹0(ECC GROUP 0)이 아닌 ECC 그룹1(ECC GROUP 1)에 배정된다. 즉, ECC 그룹0(ECC GROUP 0)에 속하는 데이터와 패리티 데이터인 GIO0~7, PA0~3은 그 어느 것도 바로 인접하여 배열되지 아니한다. 마찬가지로 ECC 그룹1(ECC GROUP 1)에 속하는 GIO8~15, PA4~7도 그 어느 것도 바로 인접하여 배열되지 않는다.
이렇게 데이터들(GIO)과 패리티 데이터들(PA)이 분산 배치되면 상술한 도 2에서와 같이 비트라인 쇼트 등의 불량이 나더라도 비트라인 쇼트에 의한 2비트의 에러는 ECC 그룹0과 ECC 그룹1에 1비트씩 분산하여 배당된다. 즉, 종래에는 하나의 ECC그룹 내에서 2비트의 에러가 생겨서 에러의 수정이 불가능했지만, 본 발명과 같이 ECC그룹을 묶으면 두 개의 ECC 그룹에 에러가 1비트씩 분산되기 때문에 ECC 자체적으로 에러의 수정이 가능해지고 리페어(repair)의 필요성이 없어진다는 장점이 생긴다.
본 발명의 핵심 사상은 반도체 메모리장치에서 발생하는 에러(불량)를 서로 다른 ECC그룹으로 분산하는 것이다. 따라서 반도체 메모리장치의 특정 부분에서 ECC그룹이 해결할 수 있는 에러보다 많은 수의 에러가 발생하더라도 에러들이 서로 다른 ECC그룹에 분산되는 것이 가능해지며, ECC 자체적으로 에러를 수정할 수 있게 한다.
모든 ECC그룹의 데이터들(GIO)와 패리티 데이터들(PA)을 도면에 도시된 바와 같이 분산하여 배치한다면 가장 많은 경우의 에러에 대해 대비하는 것이 가능해진다. 그러나 설계에 따라서는 여러 ECC그룹 중 특정의 ECC그룹의 데이터들(GIO)과 패리티 데이터들(PA)을 분산하여 배치한다거나, 패리티 데이터들(PA)은 종래대로 배치하고 데이터들(GIO)만 분산하여 배치되게 할 수도 있다.
도 4는 본 발명이 적용된 32개의 I/O를 사용하는 메모리장치의 일실시예를 도시한 도면이다.
도 4에는 32개의 I/O를 사용하여 4개의 ECC그룹(ECC GROUP 0,1,2,3)을 형성하고 있는 경우를 도시하고 있는데, ECC그룹을 형성하는 총 12비트의 데이터 중 반만 도시한 것이다.(6비트만 도시) 도 4에 도시된 바와 같이 32개의 I/O를 사용하는 경우에는, 도 3의 경우처럼 16개의 I/O를 사용하는 경우보다 ECC그룹을 더욱 분산하여 배치하는 것이 가능해진다.
즉, 도 4의 경우에는 동일한 ECC그룹에 속하는 데이터들(GIO)과 패리티 데이터들(PA)이 비트라인 상으로 인접하게 배치되지 않음은 물론이고, 동일한 ECC그룹(ECC GROUP 0,1,2,3)에 속하는 데이터들(GIO)과 패리티 데이터들(PA)이 동일한 서브 워드라인 드라이버 블록(SWD)에 할당되는 일도 없다. 따라서 서브 워드라인 콘텍(contact) 불량 등에 의한 에러가 나더라도 ECC그룹 내에서 자체적인 해결이 가능하게 된다.
도면을 보면, 하나의 블록으로 묶여진 입출력 센스앰프 블록(IOSA*4)과 쓰기 드라이버 블록(WTDRV*4)에 배당된 데이터들(GIO)과 패리티 데이터들(PA)도 모두 다른 ECC그룹에 할당됨을 확인할 수 있다. 예를 들어, 도면 가장 왼쪽의 IOSA*4, WTDRV*4를 통하여 입출력되는 데이터들은 ECC 그룹0,1,2,3(ECC GROUP 0, 1, 2, 3)에 각각 분산 배치된다. 이러한 경우에는 입출력 센스앰프 불록(IOSA*4)과 쓰기 드라이버 블록(WTDRV*4) 등에 불량이 나더라도 ECC자체적인 치유 능력은 종래보다 훨씬 개선될 수 있다.
이와 같이, 동일한 ECC그룹에 속하는 데이터들(GIO)과 패리티 데이터들(PA)을 분산하여 배치하는 방법에는 여러 가지가 있으며, 동일한 ECC그룹에 속하는 데이터(GIO)와 패리티 데이터(PA)를 서로 다른 워드라인에 배정되게 배치한다면, 워드라인의 콘텍(contact) 불량도 ECC가 자체적으로 치유할 수 있게 된다.
이상 본 발명의 기술적 사상인 ECC그룹 내의 데이터와 패리티 데이터의 분산배치에 대하여 설명하였다. 이하, ECC그룹에서의 에러수정이 어떻게 이루어지는 지에 대해서 설명해 보기로 한다. ECC그룹에서 수행하는 에러수정 방법에는 여러 가지가 있으며, 이하의 도면에서는 그 중 하나를 예시할 뿐이다. ECC그룹이 어떠한 방법으로 에러수정 동작을 수행하더라도 상술한 분산배치에 의해서 ECC그룹의 에러수정 능력은 향상시킬 수 있다.
도 5는 ECC그룹이 수행하는 부호화 및 복원화 과정을 나타낸 순서도이다.
순서도에서는 데이터 8비트와 패리티 데이터 4비트의 총 12비트가 하나의 ECC그룹을 형성하여 부호화(도 5a) 및 복원화(도 5b) 하는 과정을 나타내고 있다.
부호화 과정은 데이터들(IO0~7)을 이용하여 패리티 데이터들(PA0~3)을 생성하는 과정으로 이러한 과정을 해밍(Hammimg) 부호화라고 한다. 패리티 데이터들(PA0~3)은 데이터들(IO0~7)의 XOR연산에 의해서 생성되며, 각각의 패리티 데이터들(PA0~3)이 어떠한 XOR연산에 의해서 생성되는지는 도 5의 a에 도시되어 있다.
복원화 과정은 생성된 패리티 데이터들(PA0~3)을 이용해 데이터들(D0~7)의 에러를 수정하는 과정을 말한다. 먼저 신드롬 합성(syndrome composition)이라는 과정을 통해 S0, S1, S2, S3의 신드롬 데이터를 생성한다. 각각의 신드롬 데이터(S0~3)는 도 5의 b에 도시된 바와 같이 데이터들(D0~7)과 패리티 데이터들(PA0~3)을 XOR연산하여 만들어진다. 이 과정에서 에러의 유무에 따라 신드룸 데이터(S0~3)의 값은 다르게 나타나게 되고, 신드룸 데이터(S0~3)의 값에 따라 에러의 위치를 알 수 있게 되며, 신드룸 디코더(syndrom decoder)와 에러 코렉터(error corrector)를 이용해 에러를 수정하게 된다. 신드룸 디코더와 에러 코렉터에 대해서는 상세한 도면과 함께 후술하기로 한다.
도 6은 ECC가 적용된 메모리장치의 리드/라이트(read/write) 경로의 일실시예를 도시한 블록도이다.
도 6a는 라이트(Write, 쓰기) 경로를 나타내는 도면인데 도면을 참조하면, DQ핀(DQ0~7)으로부터 전달된 데이터(IO0~7)을 이용해 ECC WRITE블록에서 패리티 데이터(PA0~3)를 생성하고(이 과정은 도 5참조), 데이터들(GIO0~7)과 패리티 데이터들(PA0~3)을 쓰기 드라이버(WTDRV)를 이용하여 메모리셀에 기록한다.
도 6b는 리드(Read, 읽기) 경로를 나타내는 도면인데 도면을 참조하면, 메모 리셀에 저장된 데이터들(GIO0~7)과 패리티 데이터들(PA0~3)을 입출력 센스앰프(IOSA)를 통해 읽어서 ECC READ블록에서 에러수정(error correction) 작업을 해 수정된 데이터들(IO0~7)을 최종적으로 DQ핀(DQ0~7)을 통해 출력하게 된다. 참고로 여기서의 ECC READ블록이 도 5의 b에 도시된 순서도에 따라 복원화 과정을 수행하는 블록이다.
도 7은 도 6의 리드/라이트(Read/Write) 경로를 좀더 상세히 도시한 도면이다.
도 7a는 라이트(Write) 경로를 도시한 도면으로, 좌에서 우로 라이트 동작이 이루어진다. 간단히 설명하면, 데이터들(IO0~7)을 이용해 패리티 데이터들(PA0~3)을 생성하고, 이들을(IO0~7, PA0~3) 메모리셀에 기록하게 된다.
도 7b는 리드(Read) 경로를 도시한 도면으로, 우에서 좌로 리드 동작이 이루어진다. 간단히 설명하면 메모라셀에 저장된 데이터들(GIO0~7)과 패리티 데이터들(PA0~3)을 이용해 신드롬 데이터(S0~3)를 생성하고 에러코렉터(error corrector)에서 에러를 수정해 DQ핀 측으로 데이터(IO0~7)를 출력하게 된다.
도 8은 도 5의 신드롬 디코더(syndrom decoder)와 에러코렉터(error corrector)의 상세 회로도이다.
도 8의 a는 신드롬 디코더(sybdrom decoder)를 도시하고 있는데 도면에 도시된 바와 같이, 신드롬 디코더는 신드롬 데이터(S0~3) 또는 신드롬 데이터의 반전 데이터(S0~3b)를 앤드(and)게이트를 이용하여 연산하고, COR0~7의 신호를 생성한다.
도 8의 c는 에러코렉터 0~7(corrector 0~7)을 도시하고 있는데, 신드롬 디코더에서 생성된 COR0~7의 신호를 이용하여 데이터(GIO0~7)를 수정해 출력(IO0~7)한다.
도 8의 b는 에러코렉터 0(corrector 0)을 상세히 도시한 도면으로 COR0 신호의 논리 레벨이 '하이'이냐 '로우'이냐에 따라 GIO0의 데이터를 반전 또는 반전하지 아니하고 출력(IO0)한다. 잘 알려진 바와 같이, 이진(binary) 데이터의 경우는 단순히 데이터를 반전함으로써 데이터의 에러 수정이 가능하기 때문이다.
본 발명의 기술 사상은 상기 바람직한 일실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술사상의 범위 내에서 다양한 실시예가 가능함을 알 수 있을 것이다.
특히, 본 발명은 동일한 ECC그룹의 데이터를 여러 영역의 메모리셀에 분산하여 배치해 메모리장치에서 발생하는 에러를 여러 ECC그룹으로 분산하는 것을 그 핵심으로 하는데, ECC그룹의 데이터를 여러 메모리셀에 분산하는 방법은 메모리장치 등의 구조에 따라 여러 가지의 방법이 가능함은 본 발명의 기술 분야에서 통상의 전문가라면 쉽게 알 수 있을 것이다.
상술한 본 발명에 따르면, 메모리장치의 각종 블록에서 발생하는 에러를 여러 그룹의 ECC그룹에 분산하는 것이 가능하다.
따라서, 메모리장치의 특정 부위, 예를 들어 비트라인 쇼트 서브 워드라인 드라이버, 워드라인 등의 불량이 발생하였을 때 그 불량에 의한 데이터의 에러들을 여러 ECC 그룹으로 분산시키는 것이 가능해지고, 분산된 에러를 여러 ECC그룹에서 수정하게 되기 때문에 기존의 메모리장치에 비교하여 리페어의 필요성이 훨씬 줄어든다는 장점이 있다.

Claims (12)

  1. 반도체 메모리장치에 리드/라이트 되기 위한 데이터들과 상기 데이터들의 에러를 수정하기 위한 패리티 데이터들을 포함하는 ECC그룹을 복수 개 포함하며,
    상기 복수 개의 ECC그룹 중 적어도 하나 이상은, 동일한 ECC그룹 내의 상기 데이터들이 서로 인접하지 않은 분산된 메모리셀들에 저장되는 반도체 메모리장치.
  2. 제 1항에 있어서,
    상기 동일한 ECC그룹 내의 상기 데이터들뿐만 아니라 상기 패리티 데이터들도 서로 인접하지 않은 분산된 메모리셀들에 저장되는 것을 특징으로 하는 반도체 메모리장치.
  3. 제 1항 또는 2항에 있어서,
    상기 분산된 메모리셀들은,
    각각의 메모리셀들이 속한 비트라인들이 서로 인접하여 배열되지 않음을 의미하는 것을 특징으로 하는 반도체 메모리장치.
  4. 제 1항 또는 2항에 있어서,
    상기 분산된 메모리셀들은,
    서로 다른 서브 워드라인 드라이버 블록에 속한 메모리셀들을 의미하는 것을 특징으로 하는 반도체 메모리장치.
  5. 제 1항 또는 2항에 있어서,
    상기 분산된 메모리셀들은,
    서로 다른 워드라인에 속한 메모리셀들을 의미하는 것을 특징으로 하는 반도체 메모리장치.
  6. 제 1항에 있어서,
    상기 ECC그룹은,
    8개의 상기 데이터들과 4개의 상기 패리티 데이터를 포함하는 것을 특징으로 하는 반도체 메모리장치.
  7. 반도체 메모리장치에 리드/라이트 되는 다수의 데이터들과 상기 데이터들의 에러를 수정하기 위한 다수의 패리티 데이터들을 저장하는 다수의 메모리셀들; 및
    상기 메모리셀들의 데이터들을 입출력하기 위한 다수의 센스앰프들과 드라이버들을 포함하며,
    상기 데이터들과 상기 패리티 데이터들은 각각 복수개씩 짝을 지어 에러를 수정하는 복수의 ECC그룹을 형성하며,
    상기 복수 개의 ECC그룹 중 적어도 하나 이상은, 동일한 ECC그룹 내의 상기 데이터들이 서로 인접하지 않게 분산되어 상기 메모리셀들에 저장되는 반도체 메모리장치.
  8. 제 7항에 있어서,
    상기 동일한 ECC그룹 내의 상기 데이터들뿐만 아니라 상기 패리티 데이터들도 서로 인접하지 않게 분산되어 상기 메모리셀들에 저장되는 것을 특징으로 하는 반도체 메모리장치.
  9. 제 7항 또는 8항에 있어서,
    상기 서로 인접하지 않게 분산되어 상기 메모리셀들에 저장됨은,
    메모리셀들이 속한 비트라인들이 서로 인접하지 않게 분산되어 저장됨을 의미하는 것을 특징으로 하는 반도체 메모리장치.
  10. 제 7항 또는 8에 있어서,
    상기 서로 인접하지 않게 분산되어 상기 메모리셀들에 저장됨은,
    서로 다른 서브 워드라인 드라이버 블록에 속한 메모리셀들에 저장됨을 의미하는 것을 특징으로 하는 반도체 메모리장치.
  11. 제 7항 또는 8항에 있어서,
    상기 서로 인접하지 않게 분산되어 상기 메모리셀들에 저장됨은,
    서로 다른 워드라인에 속한 메모리셀들에 저장됨을 의미하는 것을 특징으로 하는 반도체 메모리장치.
  12. 제 7항에 있어서,
    상기 ECC그룹은,
    8개의 상기 데이터들과 4개의 상기 패리티 데이터들을 포함하는 것을 특징으로 하는 반도체 메모리장치.
KR1020070027924A 2007-03-22 2007-03-22 반도체 메모리장치 KR20080086152A (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020070027924A KR20080086152A (ko) 2007-03-22 2007-03-22 반도체 메모리장치
US12/003,278 US20080235557A1 (en) 2007-03-22 2007-12-21 Semiconductor memory device
JP2007332210A JP2008234816A (ja) 2007-03-22 2007-12-25 半導体メモリ装置
TW096150607A TW200839778A (en) 2007-03-22 2007-12-27 Semiconductor memory device
CN2007103063286A CN101271733B (zh) 2007-03-22 2007-12-28 半导体存储装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070027924A KR20080086152A (ko) 2007-03-22 2007-03-22 반도체 메모리장치

Publications (1)

Publication Number Publication Date
KR20080086152A true KR20080086152A (ko) 2008-09-25

Family

ID=39775939

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070027924A KR20080086152A (ko) 2007-03-22 2007-03-22 반도체 메모리장치

Country Status (5)

Country Link
US (1) US20080235557A1 (ko)
JP (1) JP2008234816A (ko)
KR (1) KR20080086152A (ko)
CN (1) CN101271733B (ko)
TW (1) TW200839778A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8482977B2 (en) 2010-03-02 2013-07-09 Samsung Electronics Co., Ltd. Multi-bit cell memory devices using error correction coding and methods of operating the same
US8589767B2 (en) 2009-03-02 2013-11-19 Samsung Electronics Co., Ltd. Systems, devices and methods using redundant error correction code bit storage

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5663843B2 (ja) * 2009-04-01 2015-02-04 セイコーエプソン株式会社 記憶装置、基板、液体容器、不揮発性のデータ記憶部の制御方法、ホスト回路と着脱可能な記憶装置を含むシステム
CN101856912B (zh) * 2009-04-01 2013-05-22 精工爱普生株式会社 存储装置和包括能够与主机电路电连接的存储装置的系统
US8560879B1 (en) * 2009-04-22 2013-10-15 Netapp Inc. Data recovery for failed memory device of memory device array
US20110088008A1 (en) * 2009-10-14 2011-04-14 International Business Machines Corporation Method for conversion of commercial microprocessor to radiation-hardened processor and resulting processor
KR101623119B1 (ko) * 2010-02-01 2016-05-20 삼성전자주식회사 솔리드 스테이트 드라이브의 에러 제어 방법
TWI447739B (zh) * 2010-03-22 2014-08-01 Phison Electronics Corp 錯誤校正方法、記憶體控制器與儲存系統
CN102208212B (zh) * 2010-03-30 2014-10-22 群联电子股份有限公司 错误校正方法、存储器控制器与存储器储存系统
KR101886670B1 (ko) * 2011-12-09 2018-08-10 에스케이하이닉스 주식회사 퓨즈회로
TWI560718B (en) * 2015-03-27 2016-12-01 Silicon Motion Inc Data storage device and encoding method thereof
KR20180020706A (ko) * 2016-08-19 2018-02-28 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
CN107203436B (zh) * 2017-05-25 2021-04-06 郑州云海信息技术有限公司 一种Nand Flash数据校验的方法与装置
US11605441B1 (en) 2021-08-30 2023-03-14 Samsung Electronics Co., Ltd. Memory systems having memory devices therein with enhanced error correction capability and methods of operating same

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100266748B1 (ko) * 1997-12-31 2000-10-02 윤종용 반도체 메모리 장치 및 그 장치의 에러 정정 방법
US6370668B1 (en) * 1999-07-23 2002-04-09 Rambus Inc High speed memory system capable of selectively operating in non-chip-kill and chip-kill modes
US6754858B2 (en) * 2001-03-29 2004-06-22 International Business Machines Corporation SDRAM address error detection method and apparatus
US6826113B2 (en) * 2003-03-27 2004-11-30 International Business Machines Corporation Synchronous dynamic random access memory device having memory command cancel function
US7546517B2 (en) * 2004-08-03 2009-06-09 President And Fellows Of Harvard College Error-correcting circuit for high density memory
US7042765B2 (en) * 2004-08-06 2006-05-09 Freescale Semiconductor, Inc. Memory bit line segment isolation
US7257762B2 (en) * 2004-10-07 2007-08-14 Lsi Corporation Memory interface with write buffer and encoder
US7359280B2 (en) * 2005-01-24 2008-04-15 Samsung Electronics Co., Ltd. Layout structure for sub word line drivers and method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8589767B2 (en) 2009-03-02 2013-11-19 Samsung Electronics Co., Ltd. Systems, devices and methods using redundant error correction code bit storage
US8482977B2 (en) 2010-03-02 2013-07-09 Samsung Electronics Co., Ltd. Multi-bit cell memory devices using error correction coding and methods of operating the same

Also Published As

Publication number Publication date
CN101271733B (zh) 2011-08-31
JP2008234816A (ja) 2008-10-02
TW200839778A (en) 2008-10-01
CN101271733A (zh) 2008-09-24
US20080235557A1 (en) 2008-09-25

Similar Documents

Publication Publication Date Title
KR20080086152A (ko) 반도체 메모리장치
US8151173B2 (en) Semiconductor storage device comprising memory array including normal array and parity array
JP4056488B2 (ja) 半導体装置の試験方法及び製造方法
US11106535B2 (en) Error correction circuit of semiconductor memory device and semiconductor memory device
US11436079B2 (en) Semiconductor memory devices having enhanced error correction circuits therein
JP2004046969A (ja) 半導体記憶装置
WO2010004664A1 (ja) 半導体記憶装置
US11651832B2 (en) Memory device and test method thereof
US10013308B2 (en) Semiconductor device and driving method thereof
KR20080007806A (ko) Ｅｃｃ엔진을 이용한 병렬 비트 테스트 방법 및 그 장치
KR20210006616A (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법
US20230368860A1 (en) Memory and operation method of memory
US10043588B2 (en) Memory device
KR101062859B1 (ko) 반도체 메모리 장치
US20220382464A1 (en) Semiconductor memory device and memory system including the same
US11462292B1 (en) Error correction circuit of semiconductor memory device and semiconductor memory device including the same
US11501844B2 (en) Memory device and test method thereof
US11929136B2 (en) Reference bits test and repair using memory built-in self-test
US11698835B2 (en) Memory and operation method of memory
KR20190114701A (ko) 반도체 메모리 장치, 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US11442810B2 (en) Memory and operation method of memory
US11887656B2 (en) Memory for improving efficiency of error correction
KR102635260B1 (ko) 반도체 메모리 장치, 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US20220368351A1 (en) Memory and operation method of memory
US20240029808A1 (en) Semiconductor memory devices and memory systems including the same

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application