JP3463127B2 - メモリ自己テスト方法 - Google Patents
メモリ自己テスト方法Info
- Publication number
- JP3463127B2 JP3463127B2 JP09445194A JP9445194A JP3463127B2 JP 3463127 B2 JP3463127 B2 JP 3463127B2 JP 09445194 A JP09445194 A JP 09445194A JP 9445194 A JP9445194 A JP 9445194A JP 3463127 B2 JP3463127 B2 JP 3463127B2
- Authority
- JP
- Japan
- Prior art keywords
- area
- data
- storage area
- defective
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Description
【０００１】
【産業上の利用分野】本読み書き可能な不揮発性メモリ
の内部デ−タの自己テスト方法に関する。
の内部デ−タの自己テスト方法に関する。
【０００２】
【従来技術】従来、ビデオプリンタ等のシステムに組み
込まれて使用される読み書き可能な不揮発性メモリとし
て代表的なものではＥＥＰＲＯＭやフラッシュメモリ、
或いはＦＲＡＭ等が挙げられる。ここでは、説明の簡単
にするために、読み書き可能な不揮発性メモリの代表と
してＥＥＰＲＯＭを使用した場合について説明する。
込まれて使用される読み書き可能な不揮発性メモリとし
て代表的なものではＥＥＰＲＯＭやフラッシュメモリ、
或いはＦＲＡＭ等が挙げられる。ここでは、説明の簡単
にするために、読み書き可能な不揮発性メモリの代表と
してＥＥＰＲＯＭを使用した場合について説明する。
【０００３】画面のコントラスト、色、濃度等の設定デ
−タが記憶されているＥＥＰＲＯＭをビデオプリンタ等
に組み込んシステムを構成した場合、システムの動作を
後に変更することを考慮してシステムを設計した場合に
ＥＥＰＲＯＭ中にシステム設計値を予め記憶させておく
必要がある。
−タが記憶されているＥＥＰＲＯＭをビデオプリンタ等
に組み込んシステムを構成した場合、システムの動作を
後に変更することを考慮してシステムを設計した場合に
ＥＥＰＲＯＭ中にシステム設計値を予め記憶させておく
必要がある。
【０００４】ここで、ＥＥＰＲＯＭを使用する理由は次
の二種類の情報を格納するためである。それは、先ず、
そのシステムの設定値として全く変化すること無く常に
読み出される行く、例えばシ−クエンス、印字速度等の
情報であり、次に、システムを運用していく中で各シス
テム運用者によりて書き換えられて行く、例えば前述の
画面のコントラスト、色、濃度等の情報である。
の二種類の情報を格納するためである。それは、先ず、
そのシステムの設定値として全く変化すること無く常に
読み出される行く、例えばシ−クエンス、印字速度等の
情報であり、次に、システムを運用していく中で各シス
テム運用者によりて書き換えられて行く、例えば前述の
画面のコントラスト、色、濃度等の情報である。
【０００５】
【発明が解決しようとする課題】とくに、前者の情報は
書き換えることは許されず万一書き換えられるとそのシ
ステムがまったく作動しなくなるか、或いは予期しない
動作をしてシステムそのものが成り立たないこととな
る。
書き換えることは許されず万一書き換えられるとそのシ
ステムがまったく作動しなくなるか、或いは予期しない
動作をしてシステムそのものが成り立たないこととな
る。
【０００６】後者の情報は、各システムの運用者夫々が
有する情報であり、若し必要がなければ読みだし専用の
不揮発性メモリを使用すればよく、システム設定値が書
き換り誤動作をする虞は無い。
有する情報であり、若し必要がなければ読みだし専用の
不揮発性メモリを使用すればよく、システム設定値が書
き換り誤動作をする虞は無い。
【０００７】ＥＥＰＲＯＭの場合、例えば書き込み中に
電源が遮断されたり書き込み中にデ−タ線或いはクロッ
ク線にノイズが重畳した場合や予期しないことでもデ−
タの書き換りは許されない。本発明は上記のような課題
を解決すべくなされたもので、ＥＥＰＲＯＭ等読み書き
可能なメモリの自己テスト方法を提供することを目的と
するものである。
電源が遮断されたり書き込み中にデ−タ線或いはクロッ
ク線にノイズが重畳した場合や予期しないことでもデ−
タの書き換りは許されない。本発明は上記のような課題
を解決すべくなされたもので、ＥＥＰＲＯＭ等読み書き
可能なメモリの自己テスト方法を提供することを目的と
するものである。
【０００８】
【課題を解決するための手段】本発明は上記目的を達成
するため、ユ−ザ−の読み書き可能領域、読み出し専用
領域の対を複数有しユ−ザ読み書き領域、読みだし専用
領域の夫々にチェック機能を有し、一対の領域の中の一
方でも不良と判断されると他の読み書き可能領域、読み
出し専用領域の対の設定デ−タを不良と判断された一対
の読み書き領域、読み出し専用領域に複写して利用し、
尚も不良ならば更に他の対の領域に記憶された設定デ−
タを利用するようにしたものである。
するため、ユ−ザ−の読み書き可能領域、読み出し専用
領域の対を複数有しユ−ザ読み書き領域、読みだし専用
領域の夫々にチェック機能を有し、一対の領域の中の一
方でも不良と判断されると他の読み書き可能領域、読み
出し専用領域の対の設定デ−タを不良と判断された一対
の読み書き領域、読み出し専用領域に複写して利用し、
尚も不良ならば更に他の対の領域に記憶された設定デ−
タを利用するようにしたものである。
【０００９】
【作用】ユ−ザ−が自由にデ−タ内容を変更可能な読み
書き可能領域とデ−タの読み出し専用の読み出し専用領
域の対を複数有する不揮発性メモリの読み書き可能領域
と読み出し専用領域の夫々にチェック機能を具備せし
め、一対の領域の中の一方でも不良と判断されると他の
読み書き可能領域、読み出し専用領域の対の設定デ−タ
を複写し、尚も不良ならば更に他の読み書き可能領域、
読み出し専用領域の対の設定デ−タを利用することによ
り不揮発性メモリの充分なテストと予期しない事態に対
する充分な余裕を取ることが出来る。
書き可能領域とデ−タの読み出し専用の読み出し専用領
域の対を複数有する不揮発性メモリの読み書き可能領域
と読み出し専用領域の夫々にチェック機能を具備せし
め、一対の領域の中の一方でも不良と判断されると他の
読み書き可能領域、読み出し専用領域の対の設定デ−タ
を複写し、尚も不良ならば更に他の読み書き可能領域、
読み出し専用領域の対の設定デ−タを利用することによ
り不揮発性メモリの充分なテストと予期しない事態に対
する充分な余裕を取ることが出来る。
【００１０】
【実施例】以下、本発明によるメモリ自己テスト方法の
実施例について説明する。図１は、本発明によるメモリ
自己テスト方法が実行されるビデオプリンタの全体構成
ブロック図である。図１において、１は、システムを駆
動させるための電源部である。７は、ビデオ入力信号を
受信する入力端子で、図示しないビデオカメラやＶＴＲ
等が接続されており、８は、ビデオ出力信号を出力する
出力端子で、図示しない映像表示装置が接続されてい
る。
実施例について説明する。図１は、本発明によるメモリ
自己テスト方法が実行されるビデオプリンタの全体構成
ブロック図である。図１において、１は、システムを駆
動させるための電源部である。７は、ビデオ入力信号を
受信する入力端子で、図示しないビデオカメラやＶＴＲ
等が接続されており、８は、ビデオ出力信号を出力する
出力端子で、図示しない映像表示装置が接続されてい
る。
【００１１】２は、このシステムの制御装置であり、制
御装置２は、キ−入力やリモコン入力、画像情報制御装
置５、入力端子７に入力されるビデオ入力信号、即ち、
画像情報が記憶されるＲＡＭからなる記憶装置４、例え
ばサ−マルプリンタからなる印字装置６、シ−ケンス，
記憶制御，画像変換処理，温度制御等のための設定デ−
タが記憶されているＥＥＰＲＯＭ３の各部を総合的に管
理且つ制御する。ＥＥＰＲＯＭ３は、前述したようにビ
デオプリンタのシステムの設定値として全く変化するこ
と無く常に読み出されて行く、例えばシ−クエンス、印
字速度等の情報であり、次に、システムを運用していく
中で各システム運用者により書き替えられて行く、例え
ば画面のコントラスト、色、濃度等の情報記憶制御及び
画像情報処理に関する情報を記憶するものである。
御装置２は、キ−入力やリモコン入力、画像情報制御装
置５、入力端子７に入力されるビデオ入力信号、即ち、
画像情報が記憶されるＲＡＭからなる記憶装置４、例え
ばサ−マルプリンタからなる印字装置６、シ−ケンス，
記憶制御，画像変換処理，温度制御等のための設定デ−
タが記憶されているＥＥＰＲＯＭ３の各部を総合的に管
理且つ制御する。ＥＥＰＲＯＭ３は、前述したようにビ
デオプリンタのシステムの設定値として全く変化するこ
と無く常に読み出されて行く、例えばシ−クエンス、印
字速度等の情報であり、次に、システムを運用していく
中で各システム運用者により書き替えられて行く、例え
ば画面のコントラスト、色、濃度等の情報記憶制御及び
画像情報処理に関する情報を記憶するものである。
【００１２】本発明によるメモリテスト方法について図
面に基づき説明する。図２は、本発明によるメモリテス
ト方法が実行される２５６バイト不揮発性メモリＥＥＰ
ＲＯＭのメモリマップの模式図である。１Ａ１は、読み
出し専用領域、１Ａ１´は読み出し領域の記憶デ−タが
加算された結果が記録されているチェックサム、０３Ｆ
Ｈは、読み出し専用領域１Ａ１の０アドレスからチェッ
クサム１Ａ１´までのアドレス、１Ｂ１は、ユ−ザ−サ
イドにおいて読み出し書き込みが任意に可能な読み書き
可能領域、１Ｂ１´は、読み書き領域１Ｂ１の記憶デ−
タが加算された結果が記録されているチェックサム、０
７ＦＨは、読み書き可能領域１Ｂ１の読み出し専用領域
１Ａ１の０アドレスからチェックサム１Ｂ１´までのア
ドレスである。なお、これらをまとめてＢＡＮＫ０と呼
ぶこととする。
面に基づき説明する。図２は、本発明によるメモリテス
ト方法が実行される２５６バイト不揮発性メモリＥＥＰ
ＲＯＭのメモリマップの模式図である。１Ａ１は、読み
出し専用領域、１Ａ１´は読み出し領域の記憶デ−タが
加算された結果が記録されているチェックサム、０３Ｆ
Ｈは、読み出し専用領域１Ａ１の０アドレスからチェッ
クサム１Ａ１´までのアドレス、１Ｂ１は、ユ−ザ−サ
イドにおいて読み出し書き込みが任意に可能な読み書き
可能領域、１Ｂ１´は、読み書き領域１Ｂ１の記憶デ−
タが加算された結果が記録されているチェックサム、０
７ＦＨは、読み書き可能領域１Ｂ１の読み出し専用領域
１Ａ１の０アドレスからチェックサム１Ｂ１´までのア
ドレスである。なお、これらをまとめてＢＡＮＫ０と呼
ぶこととする。
【００１３】同様に、ＢＡＮＫ１が構成される。即ち、
読み出し専用領域２Ａ２、そのチェックサムを２Ａ２
´、ここまでのアドレスを０ＢＦＨ、読み書き可能領域
２Ｂ２，そのチェックサム２Ｂ２´、ここまでのアドレ
スを０ＦＦＨとする。
読み出し専用領域２Ａ２、そのチェックサムを２Ａ２
´、ここまでのアドレスを０ＢＦＨ、読み書き可能領域
２Ｂ２，そのチェックサム２Ｂ２´、ここまでのアドレ
スを０ＦＦＨとする。
【００１４】工場出荷時には、ＢＡＮＫ０，ＢＡＮＫ１
には同じデ−タが記憶されているものとする。即ち、同
一の機能のデ−タの集団２個（二つのＢＡＮＫ）が存在
しているものとする。
には同じデ−タが記憶されているものとする。即ち、同
一の機能のデ−タの集団２個（二つのＢＡＮＫ）が存在
しているものとする。
【００１５】なお、チェックサム１Ａ１´，１Ｂ１´，
２Ａ２´，２Ｂ２´は、領域１Ａ１，１Ｂ１、２Ａ２，
２Ｂ２の夫々に対応して領域１Ａ１，１Ｂ１、２Ａ２，
２Ｂ２のデ−タ不良をチェックするためのものであり、
例えば領域１Ａ１のデ−タを全部加算したものにチェッ
クサム１Ａ１´のデ−タを加算すると零０になるように
チェックサム１Ａ１´の値はなっている。他のチェック
サム１Ｂ１´，２Ａ２´，２Ｂ２´についても同様であ
る。
２Ａ２´，２Ｂ２´は、領域１Ａ１，１Ｂ１、２Ａ２，
２Ｂ２の夫々に対応して領域１Ａ１，１Ｂ１、２Ａ２，
２Ｂ２のデ−タ不良をチェックするためのものであり、
例えば領域１Ａ１のデ−タを全部加算したものにチェッ
クサム１Ａ１´のデ−タを加算すると零０になるように
チェックサム１Ａ１´の値はなっている。他のチェック
サム１Ｂ１´，２Ａ２´，２Ｂ２´についても同様であ
る。
【００１６】又、読み書き可能領域１Ｂ１，２Ｂ２に対
応するチェックサム１Ｂ１´，２Ｂ２´は、領域１Ｂ
１、２Ｂ２のデ−タ内容をビデオプリンタシステム内で
書き替える毎に計算してその内容が書き込まれる。
応するチェックサム１Ｂ１´，２Ｂ２´は、領域１Ｂ
１、２Ｂ２のデ−タ内容をビデオプリンタシステム内で
書き替える毎に計算してその内容が書き込まれる。
【００１７】次に、本発明によるメモリ自己テスト方法
についての基本的な実行フロ−について図３を用いて説
明する。ステップＳ１でシステムのイニシャライズを行
う。ステップＳ２で電源１のオン操作を認識する。ステ
ップＳ３でＥＥＰＲＯＭ３の不良有無のチェックを行
う。ステップＳ４で不良の存在が確認されるとステップ
Ｓ５でサ−ビスセンタ−に修理に出すように促す何等か
のエラ−出力をする。ステップＳ６で電源１のオフ操作
を認識するとエラ−は解除され電源がオンされるのを待
機する。再びステップＳ２で電源のオン操作が認識され
るとステップＳ３でエラ−チェックが行われステップＳ
４でＥＥＰＲＯＭ３の不良が確認されると上記と同じフ
ロ−が繰り返される。この様に、ＥＥＰＲＯＭ３の不良
が検出されるかぎり、ＥＥＰＲＯＭ３の別のＢＡＮＫの
不良の有無がチェックされることとなる。
についての基本的な実行フロ−について図３を用いて説
明する。ステップＳ１でシステムのイニシャライズを行
う。ステップＳ２で電源１のオン操作を認識する。ステ
ップＳ３でＥＥＰＲＯＭ３の不良有無のチェックを行
う。ステップＳ４で不良の存在が確認されるとステップ
Ｓ５でサ−ビスセンタ−に修理に出すように促す何等か
のエラ−出力をする。ステップＳ６で電源１のオフ操作
を認識するとエラ−は解除され電源がオンされるのを待
機する。再びステップＳ２で電源のオン操作が認識され
るとステップＳ３でエラ−チェックが行われステップＳ
４でＥＥＰＲＯＭ３の不良が確認されると上記と同じフ
ロ−が繰り返される。この様に、ＥＥＰＲＯＭ３の不良
が検出されるかぎり、ＥＥＰＲＯＭ３の別のＢＡＮＫの
不良の有無がチェックされることとなる。
【００１８】ステップＳ４でＥＥＰＲＯＭ３に不良が無
いと判断されるとステップＳ７で電源１のオフ操作が識
別され、オン状態であればステップＳ８でシステム本来
の制御がおこなわれる。
いと判断されるとステップＳ７で電源１のオフ操作が識
別され、オン状態であればステップＳ８でシステム本来
の制御がおこなわれる。
【００１９】図４は、本発明によるメモリ自己テスト方
法が実際にＥＥＰＲＯＭ３に不良があるか否かについて
テストするためのフロ−チャ−トである。図４に基づき
実際の不良検出及びデ−タの不良領域への複写について
説明する。
法が実際にＥＥＰＲＯＭ３に不良があるか否かについて
テストするためのフロ−チャ−トである。図４に基づき
実際の不良検出及びデ−タの不良領域への複写について
説明する。
【００２０】なお、図４において、ＥＥＰテストフラグ
ＥＦは、“０”でＥＥＰＲＯＭが正常、“１”で異常で
あることを表示する。バンクフラグＢは、“０”でＢＡ
ＮＫ０、“１”でＢＡＮＫ１を表示する。テストカウン
タＣＴは、ＥＥＰＲＯＭのテスト回数を表示する。ステ
−トフラグＫは、内部ステ−ト管理用に使用される。
ＥＦは、“０”でＥＥＰＲＯＭが正常、“１”で異常で
あることを表示する。バンクフラグＢは、“０”でＢＡ
ＮＫ０、“１”でＢＡＮＫ１を表示する。テストカウン
タＣＴは、ＥＥＰＲＯＭのテスト回数を表示する。ステ
−トフラグＫは、内部ステ−ト管理用に使用される。
【００２１】電源をオンにしてステップＳ９でＥＥＰテ
ストフラグＥＦ、テストカウンタＣＴ、バンクフラグ
Ｂ、ステ−トフラグＫを“０”にイニシャライズする。
まず、ＢＡＮＫ０について不良の有無がチェックされ
る。ステップＳ１０でテストカウンタＣＴの値は４より
小さいのでステップＳ１２でＢＡＮＫ０の読み出し専用
領域１Ａ１について不良の有無がチェックされる。即
ち、読み出し専用領域１Ａ１及びそのチェックサム１Ａ
１´をバイト単位で加算しその結果をＳＵＭに代入す
る。領域１Ａ１に異常がなければＳＵＭは“０”とな
る。領域１Ａ１に異常があればステップＳ１４に進む。
領域１Ａ１に異常がなければステップＳ１７に進み、対
の領域である読み書き可能領域１Ｂ１について不良の有
無がチェックされる。読み書き可能領域１Ｂ１及びその
チェックサム１Ｂ１´をバイト単位で加算しＳＵＭに代
入する。ステップＳ１８でＳＵＭ＝０と判断されるとＢ
ＡＮＫ０は正常でＥＥＰテストフラグＥＦが“０”、バ
ンクフラグＢが“０”でリタ−ンする。
ストフラグＥＦ、テストカウンタＣＴ、バンクフラグ
Ｂ、ステ−トフラグＫを“０”にイニシャライズする。
まず、ＢＡＮＫ０について不良の有無がチェックされ
る。ステップＳ１０でテストカウンタＣＴの値は４より
小さいのでステップＳ１２でＢＡＮＫ０の読み出し専用
領域１Ａ１について不良の有無がチェックされる。即
ち、読み出し専用領域１Ａ１及びそのチェックサム１Ａ
１´をバイト単位で加算しその結果をＳＵＭに代入す
る。領域１Ａ１に異常がなければＳＵＭは“０”とな
る。領域１Ａ１に異常があればステップＳ１４に進む。
領域１Ａ１に異常がなければステップＳ１７に進み、対
の領域である読み書き可能領域１Ｂ１について不良の有
無がチェックされる。読み書き可能領域１Ｂ１及びその
チェックサム１Ｂ１´をバイト単位で加算しＳＵＭに代
入する。ステップＳ１８でＳＵＭ＝０と判断されるとＢ
ＡＮＫ０は正常でＥＥＰテストフラグＥＦが“０”、バ
ンクフラグＢが“０”でリタ−ンする。
【００２２】以降のフロ−ではＢＡＮＫ０を使用してシ
ステムの稼働が開始する。若し、領域１Ａ１，１Ｂ１の
何れかが不良と判断されるとステップＳ１４でステ−ト
フラグＫが“０”であるので、ステップＳ１５でＢＡＮ
Ｋ１のデ−タ内容がＢＡＮＫ０にコピ−される。ステッ
プＳ１６でステ−トフラグＫに“１”が代入され、再び
ＢＡＮＫ０についてのチェックが行われる。
ステムの稼働が開始する。若し、領域１Ａ１，１Ｂ１の
何れかが不良と判断されるとステップＳ１４でステ−ト
フラグＫが“０”であるので、ステップＳ１５でＢＡＮ
Ｋ１のデ−タ内容がＢＡＮＫ０にコピ−される。ステッ
プＳ１６でステ−トフラグＫに“１”が代入され、再び
ＢＡＮＫ０についてのチェックが行われる。
【００２３】先に行われたステップＳ１２、ステップＳ
１３及びステップＳ１７、１８の処理が再度行われ、ス
テップＳ１３及びステップＳ１８が共にＳＵＭ＝０と判
別されるとＢＡＮＫ０は正常であるとしてＥＥＰテスト
フラグＥＦ、バンクフラグＢ共に“０”のままリタ−ン
する。この場合、読み書き可能領域１Ｂ１のデ−タ内容
がＢＡＮＫ１のデ−タ内容が書き換えられてしまうが、
書き換え後のデ−タ内容にはシステムに決定的なダメ−
ジを与えるような情報は含まれていないのでＥＥＰＲＯ
Ｍが破壊されたままであるような状態が継続されるより
は良いのでこの様な処理を行う。
１３及びステップＳ１７、１８の処理が再度行われ、ス
テップＳ１３及びステップＳ１８が共にＳＵＭ＝０と判
別されるとＢＡＮＫ０は正常であるとしてＥＥＰテスト
フラグＥＦ、バンクフラグＢ共に“０”のままリタ−ン
する。この場合、読み書き可能領域１Ｂ１のデ−タ内容
がＢＡＮＫ１のデ−タ内容が書き換えられてしまうが、
書き換え後のデ−タ内容にはシステムに決定的なダメ−
ジを与えるような情報は含まれていないのでＥＥＰＲＯ
Ｍが破壊されたままであるような状態が継続されるより
は良いのでこの様な処理を行う。
【００２４】一方、ＢＡＮＫ１のデ−タ内容をコピ−し
た後でもステップＳ１３又はステップＳ１８で不良と判
断された場合はステップＳ１４でステ−トフラグＫが
“１”であるためステップＳ１９以降の処理が行われ
る。
た後でもステップＳ１３又はステップＳ１８で不良と判
断された場合はステップＳ１４でステ−トフラグＫが
“１”であるためステップＳ１９以降の処理が行われ
る。
【００２５】即ち、ステップＳ１９でバンクフラグＢを
“１”にし、ステップＳ２０で読み出し専用領域２Ａ２
及びそのチェックサム２Ａ２´をバイト単位で加算しそ
の結果をＳＵＭに代入する。領域２Ａ２に異常がなけれ
ばＳＵＭは“０”となる。領域２Ａ２に異常があればス
テップＳ２４に進む。領域２Ａ２に異常がなければステ
ップＳ２２に進み、対の領域である読み書き可能領域２
Ｂ２について不良の有無がチェックされる。読み書き可
能領域２Ｂ２及びそのチェックサム２Ｂ２´をバイト単
位で加算しＳＵＭに代入する。ステップＳ２３でＳＵＭ
＝０と判断されるとＢＡＮＫ１は正常でＥＥＰテストフ
ラグＥＦが“０”、バンクフラグＢが“１”でリタ−ン
する。
“１”にし、ステップＳ２０で読み出し専用領域２Ａ２
及びそのチェックサム２Ａ２´をバイト単位で加算しそ
の結果をＳＵＭに代入する。領域２Ａ２に異常がなけれ
ばＳＵＭは“０”となる。領域２Ａ２に異常があればス
テップＳ２４に進む。領域２Ａ２に異常がなければステ
ップＳ２２に進み、対の領域である読み書き可能領域２
Ｂ２について不良の有無がチェックされる。読み書き可
能領域２Ｂ２及びそのチェックサム２Ｂ２´をバイト単
位で加算しＳＵＭに代入する。ステップＳ２３でＳＵＭ
＝０と判断されるとＢＡＮＫ１は正常でＥＥＰテストフ
ラグＥＦが“０”、バンクフラグＢが“１”でリタ−ン
する。
【００２６】以降のフロ−ではＢＡＮＫ１を使用してシ
ステムの稼働が開始する。ステップＳ２０からステップ
Ｓ２３でＢＡＮＫ１について不良が検出されると、テス
トカウンタＣＴの値が１だけ進み、バンクフラグＢ、ス
テ−トフラグＫをリセットしてステップＳ１０から再び
再テストが行われる。
ステムの稼働が開始する。ステップＳ２０からステップ
Ｓ２３でＢＡＮＫ１について不良が検出されると、テス
トカウンタＣＴの値が１だけ進み、バンクフラグＢ、ス
テ−トフラグＫをリセットしてステップＳ１０から再び
再テストが行われる。
【００２７】以上説明したテスト処理が繰り返され、そ
の間にＢＡＮＮＫ０又はＢＡＮＮＫ１のデ−タに異常が
認められなければそのまま所定のＢＡＮＫのデ−タを用
いてシステムが稼働する。しかし、テスト処理を何回繰
り返しても異常が検出され、ステップＳ２４の繰り返し
実行によってテストカウンタＣＴの値が“４”を越える
と、ステップＳ１０がＹＥＳと判断され、ステップＳ１
１においてＥＥＰテストフラグＥＦに“１”がセットさ
れリタ−ンされる。
の間にＢＡＮＮＫ０又はＢＡＮＮＫ１のデ−タに異常が
認められなければそのまま所定のＢＡＮＫのデ−タを用
いてシステムが稼働する。しかし、テスト処理を何回繰
り返しても異常が検出され、ステップＳ２４の繰り返し
実行によってテストカウンタＣＴの値が“４”を越える
と、ステップＳ１０がＹＥＳと判断され、ステップＳ１
１においてＥＥＰテストフラグＥＦに“１”がセットさ
れリタ−ンされる。
【００２８】従って、図３に示される主制御フロ−のス
テップＳ４においてＥＥＰＲＯＭの不良が識別されエラ
−出力が行われる。尚、上記実施例では、ＢＡＮＫ０，
ＢＡＮＫ１の２個の記憶領域を有するＥＥＰＲＯＭで説
明したが、それ以上の多数の記憶領域を有する記憶素子
を用いても本発明のメモリ自己テスト方法を同様に適用
できる。
テップＳ４においてＥＥＰＲＯＭの不良が識別されエラ
−出力が行われる。尚、上記実施例では、ＢＡＮＫ０，
ＢＡＮＫ１の２個の記憶領域を有するＥＥＰＲＯＭで説
明したが、それ以上の多数の記憶領域を有する記憶素子
を用いても本発明のメモリ自己テスト方法を同様に適用
できる。
【００２９】
【発明の効果】本発明のメモリ自己テスト方法において
は、ユ−ザ−が自由にデ−タ内容を変更可能な読み書き
可能領域とデ−タの読み出し専用の読み出し専用領域の
対を複数有する不揮発性メモリの読み書き可能領域と読
み出し専用領域の夫々にチェック機能を具備せしめ、一
対の領域の中の一方でも不良と判断されると他の読み書
き可能領域、読み出し専用領域の対の設定デ−タを複写
して利用し、尚も不良ならば更に他の読み書き可能領
域、読み出し専用領域に記憶された設定デ−タをそのま
ま利用することにより不揮発性メモリの充分なテストと
予期しない事態に対する充分な余裕を取ることが出来
る。
は、ユ−ザ−が自由にデ−タ内容を変更可能な読み書き
可能領域とデ−タの読み出し専用の読み出し専用領域の
対を複数有する不揮発性メモリの読み書き可能領域と読
み出し専用領域の夫々にチェック機能を具備せしめ、一
対の領域の中の一方でも不良と判断されると他の読み書
き可能領域、読み出し専用領域の対の設定デ−タを複写
して利用し、尚も不良ならば更に他の読み書き可能領
域、読み出し専用領域に記憶された設定デ−タをそのま
ま利用することにより不揮発性メモリの充分なテストと
予期しない事態に対する充分な余裕を取ることが出来
る。
【図１】本発明が適用されるビデオプリンタの構成を示
すブロック図である。
すブロック図である。
【図２】本発明によるメモリ自己テスト方法が実行され
る２５６バイト不揮発性メモリＥＥＰＲＯＭのメモリマ
ップの模式図である。
る２５６バイト不揮発性メモリＥＥＰＲＯＭのメモリマ
ップの模式図である。
【図３】本発明によるメモリ自己テスト方法についての
基本的な実行フロ−を示すフロ−チャ−トである。
基本的な実行フロ−を示すフロ−チャ−トである。
【図４】本発明によるメモリ自己テスト方法が実際にＥ
ＥＰＲＯＭにおける不良有無についてテストするための
フロ−チャ−トである。
ＥＰＲＯＭにおける不良有無についてテストするための
フロ−チャ−トである。
１００…ビデオプリンタ、１…電源、２…制御装置、３
…ＥＥＰＲＯＭ、４…ＲＡＭ、５…画像情報制御装置、
ＢＡＮＫ…バンク、１Ａ１，２Ａ２…読み出し専用領
域、１Ｂ１．２Ｂ２…読み書き可能領域、１Ａ１´，２
Ａ２´，１Ｂ１´，２Ｂ２´…チェックサム。
…ＥＥＰＲＯＭ、４…ＲＡＭ、５…画像情報制御装置、
ＢＡＮＫ…バンク、１Ａ１，２Ａ２…読み出し専用領
域、１Ｂ１．２Ｂ２…読み書き可能領域、１Ａ１´，２
Ａ２´，１Ｂ１´，２Ｂ２´…チェックサム。
Claims (2)
- 【請求項１】複数の読み書き可能領域と読み出し専用領
域の対を有する不揮発性記憶手段の第ｎ番目（ｎは正の
整数）の記憶領域を設定デ−タ記憶領域として利用する
段階と、該第ｎ番目の記憶領域対に記憶される少なくと
も一方のデ−タに不良があると判断されると第ｎ＋１番
目の記憶領域対に記憶されるデ−タを前記第ｎ番目の記
憶領域対に複写して設定デ−タとして利用する複写復帰
段階と、複写した第ｎ番目の記憶領域対のデ−タにも不
良があると判断されると前記第ｎ＋１番目の記憶領域対
を設定デ−タ記憶領域として利用する領域変更段階を有
することを特徴とするメモリ自己テスト方法。 - 【請求項２】前記設定デ−タに不良が検出される毎に、
前記複写復帰段階及び領域変更段階を繰り返して全ての
記憶領域対で設定デ−タが不良と判断されると最初の記
憶領域対に戻って同様に複写復帰段階及び領域変更段階
を繰り返し、前記段階が所定回繰り返されてもデ−タが
不良と判断された場合、全ての記憶領域対が不良である
と判断する段階を有することを特徴とする請求項１記載
のメモリ自己テスト方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09445194A JP3463127B2 (ja) | 1994-05-06 | 1994-05-06 | メモリ自己テスト方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09445194A JP3463127B2 (ja) | 1994-05-06 | 1994-05-06 | メモリ自己テスト方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07302231A JPH07302231A (ja) | 1995-11-14 |
| JP3463127B2 true JP3463127B2 (ja) | 2003-11-05 |
Family
ID=14110635
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09445194A Expired - Fee Related JP3463127B2 (ja) | 1994-05-06 | 1994-05-06 | メモリ自己テスト方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3463127B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3969494B2 (ja) | 2004-08-31 | 2007-09-05 | 三菱電機株式会社 | 車載電子制御装置 |
| JP4955417B2 (ja) * | 2007-02-26 | 2012-06-20 | 株式会社オートネットワーク技術研究所 | 電子制御ユニットのメモリチェックシステム |
| JP5095344B2 (ja) * | 2007-10-19 | 2012-12-12 | 本田技研工業株式会社 | データ書き込み装置 |
| JP5663843B2 (ja) | 2009-04-01 | 2015-02-04 | セイコーエプソン株式会社 | 記憶装置、基板、液体容器、不揮発性のデータ記憶部の制御方法、ホスト回路と着脱可能な記憶装置を含むシステム |
| US8782326B2 (en) | 2009-04-01 | 2014-07-15 | Seiko Epson Corporation | Memory device and system including a memory device electronically connectable to a host circuit |
| JP5471167B2 (ja) * | 2009-08-26 | 2014-04-16 | セイコーエプソン株式会社 | 記憶装置、及び、ホスト回路に対し電気的に接続可能な記憶装置を含むシステム |
| JP7029366B2 (ja) * | 2018-08-30 | 2022-03-03 | 日立Astemo株式会社 | 自動車用電子制御装置 |
-
1994
- 1994-05-06 JP JP09445194A patent/JP3463127B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07302231A (ja) | 1995-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930022379A (ko) | 메모리 카드 장치 | |
| DE102007058418A1 (de) | Fehlerkorrektur in Speicherbauteilen | |
| JPH04315898A (ja) | 半導体集積回路 | |
| JP2008186554A (ja) | チャージロス修復方法及び半導体記憶装置 | |
| JP2007128562A (ja) | 同期メモリを備えた電子部品 | |
| JP3122201B2 (ja) | メモリカード装置 | |
| JP3463127B2 (ja) | メモリ自己テスト方法 | |
| US20150109861A1 (en) | Secure memory which reduces degradation of data | |
| US6510090B1 (en) | Semiconductor memory device | |
| JP2002015584A (ja) | 不揮発性メモリのリードプロテクト回路 | |
| TW200910365A (en) | Non-volatile memory device, non-volatile memory system, and control method for the non-volatile memory device | |
| US20080205151A1 (en) | Non-Volatile Memory Device and Method of Driving the Same | |
| US8614926B2 (en) | Memory apparatus and associated method | |
| JP3086052B2 (ja) | Ｅｅｐｒｏｍ | |
| JP2821560B2 (ja) | カメラのデータ記憶装置 | |
| KR20020060419A (ko) | 메모리 접근 방법 | |
| US7181579B2 (en) | Integrated memory having redundant units of memory cells and method for testing an integrated memory | |
| JP4543317B2 (ja) | 不揮発性メモリのデータ制御方法 | |
| JP2005050442A (ja) | 冗長メモリ回路 | |
| JP3163124B2 (ja) | 電子スチルカメラ装置 | |
| JPH03160697A (ja) | 不揮発性半導体記憶装置 | |
| JPH0546488A (ja) | メモリカード装置 | |
| JPH10172297A (ja) | 半導体記憶装置及び半導体記憶装置の試験方法 | |
| JPH022435A (ja) | 半導体不揮発性記憶装置 | |
| JPH05324950A (ja) | 情報処理装置の論理カード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080822 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090822 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100822 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110822 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120822 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130822 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |