JPH03160697A - 不揮発性半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は不揮発性半導体記憶装置に関し、特にセルフテ
スト装置に関するものである。

〔従来の技術〕

従来の不揮発性半導体記憶装置において不良力ラム線（
ビット線）を救済する場合のフローを第４図に示す。試
験の方法は、第４図に示す通り、まず試験する全チップ
に或る情報（テストパターン）を書き込む（ステップｌ
）。次に、試験するｌチップからデータを読み出す（ス
テップ２）。

この読み出したデータと書き込んだデータとをテスタで
比較して（ステップ３）、誤りがある場合はその読み出
したアドレスをテスタが記憶する（ステップ４，５）。

これをすべてのアドレスに対して行なう（ステップ６．
７）。そして、全アドレスについてのエラーチェック終
了時点で、全不良力ラムアドレス（ビソト線）が救済可
能かどうかをテスタが判断する（ステップ８）．救済可
能ならばスペアカラム線に置き換え（ステップ９）、不
可能ならば不良チップとする。もちろん、このとき、不
良アドレスがないのならば何もしない。

このようなテストを全チソプに対して行なう。

また、エラーチェックを行なうテストデータは多種のデ
ータを用いた方がよい。もし仮にデータをオール“Ｏ”
一種類とすると、不良モードが“Ｏ”固定の場合に不良
が検出されない。このようなことを避けるために、少な
くとも、オール“Ｏ″１”の２種類のテストデータが必
要である。

〔発明が解決しようとする課題〕

従来の不揮発性半導体記憶装置におけるリダンダンシー
機能は以上のように構成されているので、他の試験用の
テスタが必要で、その試験は１チップずつ行なわなけれ
ばならなかった。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、試験用のテスタを必要とせず、
かつ大量のチップを一度に試験できる不揮発性半導体記
憶装置を得ることにある。

〔課題を解決するための手段〕

このような目的を達成するために本発明は、任意のアド
レスデータを設定するアドレス設定手段と、任意のデー
タを設定するデータ設定手段と、セルフテスト時のデー
タの書込み・読出しを制御する書込み・読出し制御手段
と、書き込んだデータと読み出したデータとを比較判断
する比較判断手段と、この比較判断手段からの出力デー
タが不一致を示しているとき不良メモリのアドレスを記
憶する不良メモリ記憶手段と、この不良メモリ記憶手段
からの出力データにより冗長メモリと不良メモリとを電
気的に置き換える置換え手段と、置換えのためのアドレ
スデータを不揮発に記憶する置換え記憶手段と、通常の
アドレスデータが不良メモリのアドレスを示すデータで
あるとき、メモリアクセスのアドレスデータを、置き換
えのための冗長メモリのアドレスデータに切り替えるア
ドレス切替え手段とを設けるようにしたものである。

〔作用〕

本発明による不揮発性半導体記憶装置は、セルフリダン
ダンシーモードに入ると、自動的に書き込み、書込みデ
ータのチェ７クを行ない、不良力ラム線を検出すると自
動的にスペアカラム線に置き換える。

〔実施例〕

以下、本発明の一実施例を図について説明する。

第１図は本発明による不揮発性半導体記憶装置の一実施
例を示すブロック系統図、第２図は第１図の系統の全体
動作を表わすフローチャート、第３図は第２図の不良チ
ェックのステップ（ステソプ３１）を詳細に示すフロー
チャートである。

第１図において、ｌ１は書込み・読出し制御手段として
のりダンダンシ一書込み・読出しコントロール回路１１
ａとりダンダンシーアドレス設定回路１ｌｂとから或る
リダンダンシー・アドレス・コントロール回路、ｌ２は
Ｙカウンタ、１３はＸカウンタ、ｌ４はＤＱハッファ、
１５はＥＣＣ回路、１６はＸデコーダ、１７はＹデコー
ダ、１８はメモリアレイ、１９は置換え記憶手段として
のアドレス記憶用不揮発性ランチ、２０はデータ設定手
段としての書込みデータ設定回路、２１は比較判断手段
としてのコンパレータ、２２は欠番、２３はリダンダン
シーコントロール回路、２４はスペアカウンタ、２５は
スペアカウンタ用不揮発性ラッチ、２６はコントロール
回路、２７はセンスアンプ、２８はアドレス切替え手段
としてのアドレス切替え判断回路、２９は不良メモリ記
憶手段としての不良アドレス記憶ラッチである。

第１図において、リダンダンシー・アドレス設定回路１
ｌｂとＹカウンタｌ２とＸカウンタｌ３とはアドレス設
定手段を楕威し、リダンダンシーコントロール回路２３
とスペアカウンタ２４と不揮発性ラッチ２５とは置換え
手段を構威する。

第１図において、リダンダンシ一書込み・読出しコント
ロール回路１１ａはセルフリダンダンシー時の各コント
ロール信号（／ＣＥ，／ＷＥ，／ＯＥ）を発生する。セ
ルフリダンダンシ一時（セルフテスト時）に、Ｙカウン
タ１２はカラムアドレス、Ｘカウンタ１３はロウアドレ
スを発生する。

不揮発性ラッチｌ９はカラムアドレスを置き換えた場合
、その情報を蓄えておく。書込みデータ設定回路２０は
、チップをテストする場合の書込みデータをＤＱバッフ
ァｌ４とコンパレータ２ｌへ出力する。コンパレータ２
ｌは書込みデータと読出しデータとを比較する。リダン
ダンシーコントロール回路２３は不良力ラムアドレスを
スベアカラムアドレスに置き換える場合のコントロール
信号を発生する。スペアカウンタ２４は、使用したスペ
ア力ラムアドレスの数をカウントし、次に使用できるス
ペアカラムアドレスを示す。不揮発性ラッチ２５はスペ
アカウンタ２４の情報を不揮発にラッチする。リダンダ
ンシー・アドレス・コントロール回路１ｌに人力される
ＳＬＦＲ信号はセルフリダンダンシーを開始する信号で
ある。その発生法は既存のピンに通常では与えないよう
な電圧を与えることをトリガとしたり、既存の複数のビ
ンに通常では与えないような信号の組合せを与えること
をトリガとして発生させる。この信号が人力されると、
外部からの信号を遮断し、リダンダンシー書込み・読出
しコントロール回路１１ａは、書込み、読出しに必要な
信号（／ＣＥ，／ＷＥ．／ＯＥ）を発生し、コントロー
ル回路２６に出力する。不良アドレス記憶ラッチ２９は
不良カラムアドレスを記憶しておく。ワード単位書換え
可能な不揮発性半導体記憶装置は、その回路構威上、１
ワードを１単位として扱わなければならないので、不揮
発性半導体記憶装置の語構威に対応したビット線と、こ
のビット線群を選択／非選択にするコントロール線とを
１組として１カラムとする。不良アドレス（カラムアド
レス）記憶ラフチ２９はカラム毎に設け、不良があった
場合、そのカラムに対応するラッチに不良を記憶する。

はじめにアドレスカウンタ１２．１３および不良アドレ
ス記憶ラフチ２９をリセットする（第２図のステップ３
０）。次に、書込みデータ設定回路２０から、ＤＱバン
ファ１４，コンバレータ２ｌへ書込みデータ（たとえば
オール“１”〉をセントする（第３図のステップ４１）
．次に、セントしたデータをリダンダンシ一書込み・読
出しコントロール回路１１ａで発生したコントロール信
号（／ＣＥ，／ＷＥ）をもとにページ書込みする（ステ
ップ４２）。この時、コラムアドレスのインクリメント
はＹカウンタ１２で行なう。次に、読み出したデータと
先にセットした書込みデータとをコンパレータ２ｌで比
較する（ステップ４３４４）。エラーが検出されればコ
ンパレータ２１がフラグを出力し、そのときのカラムア
ドレスに対応して不良アドレス記憶ラッチ２９がフラグ
をラッチする（ステップ４５）。この動作をＹカウンタ
（カラム方向）をインクリメント（ステップ４６．４７
）Ｌながら１ページ分の全バイト（ｌワード線分）に対
して行なう。次に、書込みデータを別のデータ（たとえ
ばオール“０”）にかえて（ステップ４８）エラーチェ
ソクする。このようにしてあるページ（ワード線）に対
して多種のデータパターンでエラーチェックを行なう。

その結果、もしエラーが検出されれば、その不良力ラム
アドレスに対応して不良アドレス記憶ラッチ２９がフラ
グを記憶する。以上述べた動作を全ロウアドレスについ
て行なう（ステップ４９．５０）つまり、全ロウアドレ
スのチェックを行なう間に、同一カラム上のメモリセル
が一度でも不良と判定されれば、そのカラムアドレスは
不良アドレスとして不良アドレス記憶ラッチ２９に記憶
される．次に、カラム置換えについて説明する．リダン
ダンシーコントロール回路２３は、リダンダンシー書込
み・読出しコントロール回路１１ａからの置換え起動信
号ａの人力により、カラム置換えの動作を開始する。そ
して、不良アドレス記憶ラッチ２９の情報がリダンダン
シーコントロール回路２３に出力され、そのカラムにエ
ラーがあったか否かをリダンダンシーコントロール回路
２３が判断する（第２図のステップ３２〉。もしエラー
があれば、スペアカウンタ２４より置き換えるスペアカ
ラムのアドレスを調べる（ステップ３３〉。

ここで、スペアカウンタ２４は、使用したスペアカラム
アドレスをカウントし、次に使用できるスペア力ラムア
ドレスを示すカウンタである。使用できるスペアカラム
アドレスが無くなればオーバーフローフラグｂを出力し
て（ステフプ３４）、セルフリダンダンシーモードは終
了する。エラーが検出され、かつ、置き換えるスペアカ
ラムアドレスがあれば、置き換えられるカラムアドレス
を不良アドレス記憶ラソチ２９より、不揮発性ラソチｌ
９へ出力し、そのアドレスをラフチし、アドレスの置き
換えを行なう（ステップ３５．３６）．この時、その他
アドレス置換えに必要な情報も不揮発性ラッチｌ９にラ
フチする．スペア使用状況ラッチ（スペアカウンタ用不
揮発性ランチ）２５はセルフリダンダンシー終了時にス
ペアカウンタ２４の内容をラフチしておくものである．
このランチも電源を切っても内容が揮発しないように不
揮発性ラッチで構威する必要がある． これらの動作をＹカウンタ１２（カラム方向）を順次イ
ンクリメントしながら置換えを行ない、最終カラムアド
レスまで繰り返す（ステップ３７３８）。

通常時のチップからの読出しはアクセスされたアドレス
データＣと不揮発性ラソチ１９に蓄えたアドレスデータ
とをアドレス切替え判断回路２８が比較し、一致すれば
Ｙデコーダへスペアカラムアドレスデータを出力してス
ペアアドレスについて読出しを行なう。書込みについて
も同様である。

また、各機能ブロックはその機能さえ達成すればどのよ
うに構成してもよい。ＥＣＣ回路１５内蔵で、シンドロ
ーム信号によりエラーが検出できるのであれば、コンバ
レータ２ｌの代わりに用いてもよい。

〔発明の効果〕

以上説明したように本発明は、カラム方向リダンダンシ
ーに必要な回路をチップ内蔵としたことにより、試験用
のテスタを必要とせず、かつ大量のチップを一度に試験
できる不揮発性半導体記憶装置が得られる効果がある。

【図面の簡単な説明】

第１図は本発明による不揮発性半導体記憶装置の一実施
例を示す系統図、第２図は第１図の装置の全体動作を説
明するためのフローチャート、第３図は第２図の不良チ
ェックのステップを詳細に示すフローチャート、第４図
は従来の不揮発性半導体記憶装置における不良ワード線
救済方法を説明するためのフローチャートである． １ｌ・・・リダンダンシー・アドレス・コントロール回
路、ｌｌａ・・・リダンダンシー書込み・読出しコント
ロール回路、１ｌｂ・・・リダンダンシーアドレス設定
回路、ｌ２・・・Ｙカウンタ、ｌ３・・・Ｘカウンタ、
１４・・・ＤＱバッファ、ｌ５・・・ＥＣＣ回路、１６
・・・Ｘデコーダ、１７・・・Ｙデコーダ、ｌ８・・・
メモリアレイ、１９・・・アドレス記憶用不揮発性ラッ
チ、２０・・・書込みデータ設定回路、２ｌ・・・コン
パレータ、２２・・・エラーフラグランチ、２３・・・
リダンダンシーコントロール回路、２４・・・スペアカ
ウンタ、２５・・・スペアカウンタ用不揮発性ラッチ、
２６・・・コントロール回路、２７・・・センスアンプ
、２８・・・アドレス切替え判断回路、２９・・・不良
アドレス記憶ラッチ．

Claims (1)

【特許請求の範囲】
1. 任意のアドレスデータを設定するアドレス設定手段と、
   任意のデータを設定するデータ設定手段と、セルフテス
   ト時のデータの書込み・読出しを制御する書込み・読出
   し制御手段と、書き込んだデータと読み出したデータと
   を比較判断する比較判断手段と、この比較判断手段から
   の出力データが不一致を示しているとき不良メモリのア
   ドレスを記憶する不良メモリ記憶手段と、この不良メモ
   リ記憶手段からの出力データにより冗長メモリと不良メ
   モリとを電気的に置き換える置換え手段と、置換えのた
   めのアドレスデータを不揮発に記憶する置換え記憶手段
   と、通常のアドレスデータが不良メモリのアドレスを示
   すデータであるときメモリアクセスのアドレスデータを
   置き換えのための冗長メモリのアドレスデータに切り替
   えるアドレス切替え手段とを備えたことを特徴とする不
   揮発性半導体記憶装置。