JP2011168004A - 記憶装置、基板、液体容器、ホスト装置及びシステム - Google Patents

Abstract

【課題】端子数の増加を抑止しながら効率良く接続検出ができる記憶装置、基板、液体容器、ホスト装置及びシステム等を提供すること。
【解決手段】記憶装置１００は、記憶部１３０と、記憶部１３０のアクセスを制御する記憶制御部１２０と、ホスト装置との通信処理を行う制御部１１０と、データ端子ＳＤＡと、リセット端子ＸＲＳＴと、クロック端子ＳＣＫとを含む。制御部１１０は、クロック端子ＳＣＫに入力されるクロックの第１〜第ｎ（ｎは２以上の整数）のクロックサイクルのうちの当該記憶装置１００のＩＤ情報に対応する第ｍ（ｍは１≦ｍ≦ｎである整数）のクロックサイクルにおいて、プルアップされたデータ端子ＳＤＡの電圧レベルを低電位レベルに設定するための制御信号ＲＳＰを出力する。
【選択図】図２

Description

本発明は、記憶装置、基板、液体容器、ホスト装置及びシステム等に関する。

インクカートリッジ（液体容器）が装着されて用いられるプリンターでは、インクカートリッジが装着されていない状態での印刷処理の実行を防止するために、インクカートリッジの装着の有無を検出することが必要である。

この課題に対して例えば特許文献１には、プリンター及びインクカートリッジに検出端子を設けて、電気的な導通の有無を検出することで、インクカートリッジの装着の有無を検出する手法が開示されている。しかしながらこの手法では、端子数が増加するなどの問題がある。

また、例えば特許文献２には、インク残量を検出するための端子をインクカートリッジの装着の有無の検出に兼用する手法が開示されている。しかしながらこの手法では、インク残量の検出を他の方法に変更した場合でも、端子数を削減することができないなどの問題がある。

特開２００２−１４８７０号公報 特開２００９−２７４４３８号公報

本発明の幾つかの態様によれば、端子数の増加を抑止しながら効率良く接続検出ができる記憶装置、基板、液体容器、ホスト装置及びシステム等を提供できる。

本発明の一態様は、記憶部と、前記記憶部のアクセスを制御する記憶制御部と、ホスト装置との通信処理を行う制御部と、データ端子と、リセット端子と、クロック端子とを含み、前記制御部は、前記クロック端子に入力されるクロックの第１のクロックサイクル〜第ｎ（ｎは２以上の整数）のクロックサイクルのうちの当該記憶装置のＩＤ情報に対応する第ｍ（ｍは１≦ｍ≦ｎである整数）のクロックサイクルにおいて、プルアップされた前記データ端子の電圧レベルを低電位レベルに設定するための制御信号を出力する記憶装置に関係する。

本発明の一態様によれば、当該記憶装置のＩＤ情報に対応する第ｍのクロックサイクルにおいて、プルアップされたデータ端子の電圧レベルが低電位レベルに設定されるから、データ端子の電圧レベルの変化を検出することで、各記憶装置が接続されているか否かを検出することができる。こうすることで、各記憶装置の有無を検出するための端子が不要になり、端子数を低減することができる。また、１クロックサイクルの期間で１つの記憶装置の有無を検出することができるから、検出時間を短縮することが可能になる。その結果、記憶装置の接続検出を効率良く行うことなどが可能になる。

また本発明の一態様では、制御端子を含み、前記制御部は、前記制御端子を介して、プルアップされた前記データ端子の電圧レベルを低電位レベルに設定するための前記制御信号を出力してもよい。

このようにすれば、制御端子を介して制御信号を出力することができるから、記憶装置の外部に制御信号を出力して、プルアップされた前記データ端子の電圧レベルを低電位レベルに設定することができる。

また本発明の一態様では、前記制御部は、動作モードが通常通信モードであるか、接続検出モードであるかを判定するモード判定部と、前記制御信号を出力するための応答部とを含み、前記応答部は、前記動作モードが前記接続検出モードであると判定された場合に、プルアップされた前記データ端子の電圧レベルを低電位レベルに設定するための前記制御信号を出力してもよい。

このようにすれば、接続検出モードであると判定された場合に、プルアップされたデータ端子の電圧レベルを低電位レベルに設定するための制御信号を出力することができるから、通常通信モードと区別して接続検出のための制御処理を行うことができる。通常通信モードと区別して制御処理を行うことで、記憶部へのアクセスをＩＤ情報に制限することができるから、意図しない記憶データの破壊を防止することなどが可能になる。

また本発明の一態様では、前記モード判定部は、前記リセット端子の電圧レベルが低電位レベルである場合に、前記動作モードが前記接続検出モードであると判定し、前記リセット端子の電圧レベルが高電位レベルである場合に、前記動作モードが前記通常通信モードであると判定してもよい。

このようにすれば、リセット端子の電圧レベルによって動作モードを判定することができる。こうすることで、動作モードを設定するための特別の信号を不要にすることが可能になるため、端子数を低減することができる。

また本発明の一態様では、前記応答部は、電源投入後に、前記クロック端子の電圧レベルが第１の電圧レベルから第２の電圧レベルに変化するタイミングを、前記第１のクロックサイクルの開始タイミングであると判断し、前記応答部は、前記開始タイミング後の前記第ｍのクロックサイクルにおいて、前記制御信号を出力してもよい。

このようにすれば、第１のクロックサイクルの開始タイミングを確定することができるから、ＩＤ情報に対応するクロックサイクルにおいて適正なタイミングで制御信号を出力することができる。

また本発明の一態様では、前記応答部は、前記クロック端子に入力されるクロックの各クロックサイクルの長さをＴＣとした場合に、電源投入タイミングから前記ＴＣよりも長い期間が経過した後に、前記クロック端子の電圧レベルが前記第１の電圧レベルから前記第２の電圧レベルに変化するタイミングを、前記開始タイミングであると判断してもよい。

このようにすれば、電源投入タイミングから第１のクロックサイクルの開始タイミングまでの期間に、モード判定部が接続検出モードであると判定し、続いて記憶部からＩＤ情報が読み出されるまでの時間を確保することができる。

また本発明の一態様では、前記応答部は、カウンターと、前記カウンターのカウント値と前記記憶部から読み出された前記ＩＤ情報の値との一致を判定する一致判定部とを含み、前記応答部は、前記カウント値と前記ＩＤ情報の値とが一致した場合に、前記制御信号を出力してもよい。

このようにすれば、ＩＤ情報に対応するクロックサイクルにおいて、確実に制御信号を出力することができる。

また本発明の一態様では、前記応答部は、電源投入後に、前記クロック端子の電圧レベルが第１の電圧レベルから第２の電圧レベルに変化するタイミングを、前記第１のクロックサイクルの開始タイミングであると判断し、前記カウンターは、前記開始タイミング後に前記クロック端子に入力されるクロックのカウント処理を行ってもよい。

このようにすれば、第１のクロックサイクルから第ｎのクロックサイクルまで適正にクロックサイクルをカウントすることができるから、ＩＤ情報に対応する適正なクロックサイクルにおいて、制御信号を出力することができる。

また本発明の一態様では、前記応答部は、前記第１のクロックサイクル〜前記第ｎのクロックサイクルのうちの複数のクロックサイクルにおいて、前記制御信号を出力してもよい。

このようにすれば、１つの記憶装置が、複数のクロックサイクルにおいて、制御信号を出力することができる。

また本発明の一態様では、前記データ端子の電圧レベルを設定する電圧設定回路を含み、前記電圧設定回路は、前記リセット端子の電圧レベルが低電位レベルである期間に前記データ端子の電圧レベルをプルアップし、前記制御信号に基づいて前記データ端子の電圧レベルを低電位レベルに設定してもよい。

このようにすれば、データ端子の電圧レベルを、リセット端子の電圧レベルが低電位レベルである期間にプルアップしておき、制御信号が出力された期間に低電位レベルに設定することができる。

本発明の他の態様は、上記のいずれかに記載の記憶装置を含む基板に関係する。

本発明の他の態様は、上記のいずれかに記載の記憶装置を含む液体容器に関係する。

本発明の他の態様によれば、液体容器に含まれる記憶装置が適正に接続されているか否かを効率良く検出することができるから、液体容器が適正に装着されているか否かを効率良く検出することなどが可能になる。

また本発明の他の態様では、複数色の液体を格納する場合に、前記第１のクロックサイクル〜前記第ｎのクロックサイクルのうちの前記複数色に対応する複数のクロックサイクルにおいて、前記制御信号を出力してもよい。

このようにすれば、液体容器が複数色の液体を格納する場合であっても、複数色を複数のクロックサイクルと各々対応させることができる。

本発明の他の態様は、上記のいずれかに記載の記憶装置と、前記ホスト装置とを含むシステムに関係する。

本発明の他の態様によれば、記憶装置が適正に接続されているか否かを、ホスト装置が効率良く検出することができるから、システムの信頼性を向上させることなどが可能になる。

本発明の他の態様は、第１のホスト側端子〜第ｋ（ｋは２以上の整数）のホスト側端子と、前記第１のホスト側端子〜前記第ｋのホスト側端子を介して、第１の記憶装置〜第ｎ（ｎは２以上の整数）の記憶装置との通信処理を行う通信処理部と、監視部とを含み、前記第１のホスト側端子〜前記第ｋのホスト側端子のうちの１つはホスト側データ端子であって、前記監視部は、前記第１の記憶装置〜前記第ｎの記憶装置に供給するクロックの第１のクロックサイクル〜第ｎのクロックサイクルの各クロックサイクルにおいて、プルアップされた前記ホスト側データ端子の電圧レベルが低電位レベルに設定されたか否かを監視することで、前記第１の記憶装置〜前記第ｎの記憶装置の接続検出を行うホスト装置に関係する。

本発明の他の態様によれば、第１〜第ｎのクロックサイクルの各クロックサイクルにおいて、プルアップされたホスト側データ端子の電圧レベルが低電位レベルに設定されたか否かを監視することで、各記憶装置が接続されているか否かを検出することができる。

また本発明の他の態様では、前記第１の記憶装置〜前記第ｎの記憶装置に対して電源を供給する電源供給部を含み、前記電源供給部は、通常通信モードの電源供給期間と次の通常通信モードの電源供給期間との間に接続検出モードの電源供給期間が設けられ、前記通常通信モードの電源供給期間の長さをＴＡとし、前記接続検出モードの電源供給期間の長さをＴＢとした場合に、ＴＡ＞ＴＢとなるように電源供給を行ってもよい。

このようにすれば、１つの通常通信モードの期間と次の通常通信モードの期間との間に短い期間の接続検出モードの期間を設けることができるから、通常のデータ通信に支障を与えることなく、記憶装置の接続検出を行うことができる。その結果、システムの信頼性を向上させることなどが可能になる。

また本発明の他の態様では、電源投入後に、前記ホスト側データ端子の電圧レベルが高電位レベルにプルアップされている場合には、クロックを出力することにより前記第１の記憶装置〜前記第ｎの記憶装置の接続検出処理を行い、電源投入後に、前記ホスト側データ端子の電圧レベルが高電位レベルにプルアップされていない場合には、前記クロックの出力処理を行わなくてもよい。

このようにすれば、全ての記憶装置が非接続である場合に、不要なクロックを出力することを防止できる。

また本発明の他の態様では、前記接続検出の結果を表示部に表示する制御を行う表示制御部を含んでもよい。

このようにすれば、記憶装置が適正に接続されているか否かをリアルタイムで表示することができる。その結果、ユーザーが液体容器を交換する際のエラーを防止し、操作性を向上させることなどが可能になる。

また本発明の他の態様では、電源投入後に、前記ホスト側データ端子の電圧レベルが高電位レベルにプルアップされていない場合には、前記第１の記憶装置〜前記第ｎの記憶装置の全ての記憶装置が非接続であることを通知表示するための処理を行ってもよい。

このようにすれば、全ての記憶装置が非接続であることをリアルタイムで通知表示することができる。その結果、全ての液体容器が装着されていない状態で、ユーザーが誤って操作することなどを防止できる。

システムの基本的な構成例。 記憶装置の基本的な構成例。 記憶装置の変形例。 記憶装置のタイミングチャートの一例。 図５（Ａ）〜図５（Ｃ）は、モード判定部の構成例を説明する図。 応答部の基本的な構成例。 ＩＤ情報とクロックサイクルとの対応関係の一例。 ＩＤ情報とクロックサイクルとの対応関係の別の例。 液体容器の詳細な構成例。 図１０（Ａ）、図１０（Ｂ）は、回路基板の詳細な構成例。 ホスト装置の基本的な構成例。 通常通信モード及び接続検出モードの電源供給期間を説明する図。

以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。

１．システムの基本的な構成例
図１に本実施形態のシステムの基本的な構成例を示す。本実施形態のシステムの基本的な構成例は、第１の記憶装置１００−１〜第ｎ（ｎは２以上の整数）の記憶装置１００−ｎ、記憶装置が実装されるｎ個の基板２００−１〜２００−ｎ、基板を備えるｎ個の液体容器３００−１〜３００−ｎ及びホスト装置４００を含む。なお、本実施形態のシステムは図１の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。

第１の記憶装置１００−１〜第ｎの記憶装置１００−ｎは、それぞれリセット端子ＸＲＳＴ、クロック端子ＳＣＫ、データ端子ＳＤＡ、第１の電源端子ＶＳＳ及び第２の電源端子ＶＤＤを含む。後述するように、これらｎ個の記憶装置１００−１〜１００−ｎの各々は、記憶部（例えば不揮発性メモリー等）を含み、それぞれの記憶部にはｎ個の液体容器（例えばインクカートリッジ等）３００−１〜３００−ｎを識別するためのＩＤ（Identification)情報（例えばＩＤ＝１、ＩＤ＝２、ＩＤ＝３など）が記憶されている。ＩＤは、液体容器が収容する液体の色などの種類毎に異なるものが付与される。

各記憶装置は、動作モードとして通常通信モード（通常動作モード）と接続検出モードとを有する。通常通信モードとは、記憶部のデータをホスト装置に送信したり、ホスト装置から受信したデータで記憶部のデータを更新するモードである。接続検出モードとは、ホスト装置が、各記憶装置がホスト装置と接続されているかを検出する際の記憶装置の動作モードである。

各記憶装置は、接続検出モードにおいて、ホスト装置４００から供給されるクロックの各クロックサイクルに対応して、プルアップされたデータ端子ＳＤＡの電圧レベルを低電位レベル（Ｌレベル）に設定するための制御信号を出力する。この制御信号は、各記憶装置のＩＤ情報に対応する第ｍ（ｍは１≦ｍ≦ｎである整数）のクロックサイクルにおいて出力される。

ホスト装置４００は、第１のホスト側端子〜第ｋ（ｋは２以上の整数）のホスト側端子を含む。具体的には、例えばホスト側リセット端子ＨＲＳＴ、ホスト側クロック端子ＨＣＫ、ホスト側データ端子ＨＤＡ、第１のホスト側電源端子ＨＶＳＳ及び第２のホスト側電源端子ＨＶＤＤを含む。このホスト装置４００は、例えばプリンター本体などであって、後述するように、プルアップされたホスト側データ端子ＨＤＡの電圧レベルが、記憶装置１００−１〜１００−ｎにより低電位レベル（Ｌレベル）に設定されたか否かを監視する。

記憶装置１００が接続されている場合には、プルアップされたホスト側データ端子ＨＤＡの電圧レベルは、その記憶装置に対応するクロックサイクルにおいて、Ｌレベルに変化する。一方、記憶装置１００が接続されていない場合には、ホスト側データ端子ＨＤＡの電圧レベルは変化せず、プルアップされた状態、すなわち高電位レベル（Ｈレベル）を保持する。従って、ホスト側データ端子ＨＤＡの電圧レベルがＬレベルに設定されたか否かを監視することで、各記憶装置が接続されているか否か、すなわち各液体容器３００が装着されているか否かを判断することができる。

以上説明したように、本実施形態のシステムによれば、各記憶装置１００は、接続検出モードにおいて、ホスト装置４００から供給されるクロックの各クロックサイクルに対応して、プルアップされたデータ端子ＳＤＡの電圧レベルをＬレベルに設定するための制御信号を出力する。ホスト装置４００は、プルアップされたホスト側データ端子ＨＤＡの電圧レベルが、各記憶装置１００によりＬレベルに設定されたか否かを監視する。こうすることで、各記憶装置１００（液体容器３００）の有無を検出するための端子が不要になり、端子数を低減することができる。また、各クロックサイクルにおいて各記憶装置が接続されているか否かを検出することができるから、検出時間を短縮することが可能になる。さらに各記憶装置からの制御信号は、各記憶装置のＩＤ情報に対応する第ｍのクロックサイクルにおいて出力されるから、ホスト装置４００は、ｎ個の記憶装置（液体容器）のうちのどの記憶装置（液体容器）が装着されていないかを識別することができる。

２．記憶装置
図２に、本実施形態の記憶装置１００の基本的な構成例を示す。本実施形態の記憶装置１００は、制御部１１０、記憶制御部１２０、記憶部１３０、電圧設定回路１９０、データ端子ＳＤＡ、リセット端子ＸＲＳＴ、クロック端子ＳＣＫを含む。なお、本実施形態の記憶装置１００は図２の構成に限定されず、その構成要素の一部を省略したり、他の構成要素に置き換えたり、他の構成要素を追加するなどの種々の変形実施が可能である。

記憶部１３０は、製造時に書き込まれたＩＤ情報、製造情報や、ホスト装置４００から書き込まれた情報を記憶する。例えばインクカートリッジの場合、記憶部１３０は、製造情報として製造日の情報、インクの色の情報などを記憶し、ホスト装置４００から書き込まれる情報としてインクの残量の情報などを記憶する。記憶部１３０は、例えばＦＥＲＡＭ（強誘電体メモリー）や、フラッシュメモリー等の不揮発性メモリーにより構成される。

なお、記憶装置１００を識別するＩＤ情報を不揮発性メモリー等の記憶部１３０に記憶することは、必須の構成要件ではない。例えば、ヒューズ素子を用いてＩＤ情報を記憶することが可能であり、或いはロジック回路によりＩＤ情報を出力させることもできる。

記憶制御部１２０は、通常通信モード（通常動作モード）において記憶部１３０のアクセスを制御する。

制御部１１０は、通信部１４０、モード判定部１５０、応答部１６０を含む。通信部１４０はホスト装置４００との通信を行う。

モード判定部１５０は、動作モードが通常通信モード（通常動作モード）であるか、接続検出モードであるかを判定する。通常通信モードであると判定した場合には、記憶制御部１２０に対するモード設定信号ＳＣＯＭをアクティブレベルにし、接続検出モードであると判定した場合には、応答部１６０に対するモード設定信号ＳＤＥＴをアクティブレベルにする。

具体的には、モード判定部１５０は、リセット端子ＸＲＳＴの電圧レベルがＬレベルである場合に、動作モードが接続検出モードであると判定する。一方、リセット端子ＸＲＳＴの電圧レベルがＨレベルである場合に、動作モードが通常通信モードであると判定する。

通常通信モード（通常動作モード）は、ホスト装置４００と記憶装置１００との間で、インク残量等のデータをやり取りするためのデータ通信を行う動作モードである。

接続検出モードは、記憶装置１００が接続されているか否かを検出するための動作モードである。

制御部１１０は、クロック端子ＳＣＫに入力されるクロックの第１〜第ｎ（ｎは２以上の整数）のクロックサイクルのうちの当該記憶装置１００のＩＤ情報に対応する第ｍ（ｍは１≦ｍ≦ｎである整数）のクロックサイクルにおいて、プルアップされたデータ端子ＳＤＡの電圧レベルをＬレベルに設定するための制御信号ＲＳＰを出力する。具体的には、例えばＩＤ＝１である記憶装置は、そのＩＤ情報に対応する第１のクロックサイクルにおいて、プルアップされたデータ端子ＳＤＡの電圧レベルをＬレベルに設定するための制御信号ＲＳＰを出力し、またＩＤ＝２である記憶装置は、そのＩＤ情報に対応する第２のクロックサイクルにおいて、制御信号ＲＳＰを出力する。

応答部１６０は、動作モードが接続検出モードであると判定された場合に、電圧設定回路１９０に対して、プルアップされたデータ端子ＳＤＡの電圧レベルをＬレベルに設定するための制御信号ＲＳＰを出力する。具体的には、モード判定部１５０からのモード設定信号ＳＤＥＴがアクティブレベルである場合に、応答部１６０は、記憶部１３０に記憶されているＩＤ情報を読み出し、そのＩＤ情報に対応するクロックサイクルにおいて、電圧設定回路１９０に対して制御信号ＲＳＰを出力する。より具体的には、例えば制御信号ＲＳＰの電圧レベルをＨレベルに設定する。

内部発振回路１７０は、記憶装置１００の内部クロックを生成し、制御部１１０、記憶制御部１２０、記憶部１３０などに供給する。

パワーオンリセット（ＰＯＲ）回路１８０は、第２の電源電圧ＶＤＤに基づいてパワーオンリセット処理を行う。すなわち、電源が投入されるまでは記憶装置１００をリセット状態にし、電源が投入されたときには記憶装置１００のリセットを解除する。具体的には、パワーオンリセット回路１８０は、ホスト装置４００の電源が投入され、第２の電源電圧ＶＤＤと第１の電源電圧ＶＳＳの差が閾値電圧（所定の電圧）以上となったとき、パワーオンリセット信号ＰＯＲＯＵＴをＨレベル（高電位レベル、広義には第２の電圧レベル）にする。

電圧設定回路１９０は、２つのトランジスターＱ１、Ｑ２及びプルアップ抵抗ＲＰを含む。リセット端子ＸＲＳＴの電圧レベルがＬレベル（広義にはリセット状態を示す電圧レベル）であり、応答部１６０からの制御信号ＲＳＰがＬレベル（広義には非アクティブレベル）である場合には、トランジスターＱ１はオン状態、トランジスターＱ２はオフ状態となり、データ端子ＳＤＡの電圧レベルはＨレベルにプルアップされる。

一方、リセット端子ＸＲＳＴの電圧レベルがＬレベルであり、制御信号ＲＳＰがＨレベル（広義にはアクティブレベル）である場合には、トランジスターＱ１、Ｑ２は共にオン状態となる。この場合には、トランジスターＱ１、Ｑ２の電流駆動能力及びプルアップ抵抗ＲＰの抵抗値を適正に設定することで、データ端子ＳＤＡの電圧レベルをＬレベルに設定することができる。このように、電圧設定回路１９０は、リセット端子ＸＲＳＴの電圧レベルがＬレベルである期間にデータ端子ＳＤＡの電圧レベルをプルアップし、応答部１６０からの制御信号ＲＳＰに基づいてデータ端子ＳＤＡの電圧レベルをＬレベルに設定する。

なお、図２に示す電圧設定回路１９０では、トランジスターＱ１、Ｑ２としてバイポーラートランジスターを用いているが、他のトランジスターを用いてもよい。例えばＱ１としてＰ型のＭＯＳトランジスター、Ｑ２としてＮ型のＭＯＳトランジスターを用いてもよい。

以上説明したように、本実施形態の記憶装置によれば、当該記憶装置のＩＤ情報に対応する第ｍのクロックサイクルにおいて、プルアップされたデータ端子ＳＤＡの電圧レベルをＬレベルに設定するための制御信号ＲＳＰが出力される。ホスト装置（プリンター本体）は、各クロックサイクルにおいて、データ端子ＳＤＡの電圧レベルがＬレベルに設定されたか否かを監視することで、各記憶装置の接続検出を行うことができる。こうすることで、各記憶装置（液体容器）の有無を検出するための端子が不要になり、端子数を低減することができる。

さらに接続検出モードの場合には、記憶部からＩＤ情報のみを読み出せばよいから、他のデータへのアクセスを禁止（マスク）することで、意図しない記憶内容の破壊等を防止できる。また、１クロックサイクルの期間で１つの記憶装置（液体容器）の有無を検出することができるから、検出時間を短縮することが可能になる。さらに各記憶装置からの制御信号は、各記憶装置のＩＤ情報に対応する第ｍのクロックサイクルにおいて出力されるから、ホスト装置は、どの記憶装置（液体容器）が装着されていないかを識別することができる。

一方、通常通信モード（通常動作モード）を用いて液体容器の有無を検出する方法では、通信のタイムアウトエラーが発生するまで待たなければならない等の理由で、検出までに時間がかかり、通信中にエラーが発生するおそれが大きくなる。その結果、液体容器が装着されているにもかかわらず、非装着と判断される可能性がある。

図３に、上述した本実施形態の記憶装置１００の変形例を示す。図３に示す変形例では、記憶装置１００は制御端子ＣＴを含み、制御部１１０は、制御端子ＣＴを介して、プルアップされたデータ端子ＳＤＡの電圧レベルをＬレベルに設定するための制御信号ＲＳＰを電圧設定回路１９０に対して出力する。電圧設定回路１９０は、基板２００に設けられ、図２の構成例と同様に２つのトランジスターＱ１、Ｑ２及びプルアップ抵抗ＲＰを含む。

電圧設定回路１９０の動作は、図２で説明したものと同じである。すなわち、リセット端子ＸＲＳＴの電圧レベルがＬレベルであり、応答部１６０からの制御信号ＲＳＰがＬレベルである場合には、トランジスターＱ１はオン状態、トランジスターＱ２はオフ状態となり、データ端子ＳＤＡの電圧レベルはＨレベルにプルアップされる。一方、リセット端子ＸＲＳＴの電圧レベルがＬレベルであり、制御信号ＲＳＰがＨレベルである場合には、トランジスターＱ１、Ｑ２は共にオン状態となる。この場合には、トランジスターＱ１、Ｑ２の電流駆動能力及びプルアップ抵抗ＲＰの抵抗値を適正に設定することで、データ端子ＳＤＡの電圧レベルをＬレベルに設定することができる。

なお、図２の電圧設定回路１９０と同様に、トランジスターＱ１、Ｑ２としてバイポーラートランジスター以外の他のトランジスターを用いてもよい。例えばＱ１としてＰ型のＭＯＳトランジスター、Ｑ２としてＮ型のＭＯＳトランジスターを用いてもよい。

図４は、記憶装置１００のタイミングチャートの一例である。図４には、第２の電源電圧ＶＤＤ及びリセット端子ＸＲＳＴ、クロック端子ＳＣＫ、データ端子ＳＤＡの各電圧レベル及び制御信号ＲＳＰを示す。制御信号ＲＳＰは、ＩＤ情報がＩＤ＝１〜４の場合を示す。

図４に従って、記憶装置１００の動作を説明する。最初に第２の電源電圧ＶＤＤが立ち上がり（図４のＡ１）、ＶＤＤが所定の電圧値に達すると、パワーオンリセット（ＰＯＲ）回路１８０がパワーオンリセット信号ＰＯＲＯＵＴ（図示せず）をＨレベル（高電位レベル、広義には第２の電圧レベル）にして、パワーオンリセットを解除する。

モード判定部１５０は、リセット端子ＸＲＳＴの電圧レベルがリセット状態を示す電圧レベル（図４ではＬレベル）である場合に（図４のＡ２）、動作モードが接続検出モードであると判定する。

電圧設定回路１９０は、データ端子ＳＤＡの電圧レベルをＨレベルにプルアップする（図４のＡ３）。上述したように、リセット端子ＸＲＳＴの電圧レベルがＬレベルで、制御信号ＲＳＰの電圧レベルもＬレベルだからである。

次にクロック端子ＳＣＫの電圧レベルが、Ｌレベル（広義には第１の電圧レベル）からＨレベル（広義には第２の電圧レベル）に変化する（図４のＡ４）。このタイミングが、第１のクロックサイクルＴ１の開始タイミングになる。すなわち応答部１６０は、電源投入後に、クロック端子ＳＣＫの電圧レベルが第１の電圧レベル（Ｌレベル）から第２の電圧レベル（Ｈレベル）に変化するタイミングを、第１のクロックサイクルＴ１の開始タイミングであると判断する。

制御部１１０は、クロック端子ＳＣＫに入力されるクロックの第１〜第ｎ（ｎは２以上の整数）のクロックサイクルのうちの当該記憶装置１００のＩＤ情報に対応する第ｍ（ｍは１≦ｍ≦ｎである整数）のクロックサイクルにおいて、プルアップされたデータ端子ＳＤＡの電圧レベルをＬレベルに設定するための制御信号ＲＳＰを出力する。

具体的には、例えば図４に示すように、ＩＤ情報が１である記憶装置は、第１のクロックサイクルＴ１において、制御信号ＲＳＰをＨレベルに設定する（図４のＡ５）。そしてＩＤ情報が２である記憶装置は、第２のクロックサイクルＴ２において、制御信号ＲＳＰをＨレベルに設定する。以下同様に、第３、第４のクロックサイクルＴ３、Ｔ４において、制御信号ＲＳＰがＨレベルに設定される。なお、各記憶装置のＩＤ情報は、接続検出モードであると判定された後、第１のクロックサイクルＴ１の開始タイミング前のＩＤ情報読み出し期間ＴＲＭにおいて、各記憶装置１００の記憶部１３０から読み出される。

電圧設定回路１９０は、上述したように、制御信号ＲＳＰがＨレベルである場合には、データ端子ＳＤＡの電圧レベルをＬレベルに設定する。従って、例えば第１のクロックサイクルＴ１において、制御信号ＲＳＰがＨレベルである期間に、データ端子ＳＤＡの電圧レベルはＬレベルに設定される（図４のＡ６）。同様にして、第２〜第４のクロックサイクルＴ２〜Ｔ４においても、制御信号ＲＳＰがＨレベルである期間に、データ端子ＳＤＡの電圧レベルはＬレベルに設定される。

なお、図４では、制御信号ＲＳＰは、各クロックサイクルの前半期間においてＨレベルに設定されるが、各クロックサイクルの後半期間においてＨレベルに設定されてもよい。或いは、各クロックサイクルの中間期間においてＨレベルに設定されてもよい。

電源投入タイミング（図４のＡ１）から第１のクロックサイクルＴ１の開始タイミング（図４のＡ４）までの長さをＴＰとし、クロック端子ＳＣＫに入力されるクロックの各クロックサイクルの長さをＴＣとした場合に、ＴＰ＞ＴＣである。すなわち応答部１６０は、電源投入タイミングからＴＣよりも長い期間が経過した後に、クロック端子ＳＣＫの電圧レベルが第１の電圧レベル（Ｌレベル）から第２の電圧レベル（Ｈレベル）に変化するタイミングを開始タイミングであると判断する。

このようにすることで、電源投入後にパワーオンリセット回路１８０によりパワーオンリセットが解除されてから、記憶装置１００の各回路が動作を開始し、次にモード判定部１５０が接続検出モードであると判定し、続いて記憶部１３０からＩＤ情報が読み出されるまでの時間を確保することができる。

図５（Ａ）〜図５（Ｃ）は、モード判定部１５０の構成例を説明する図である。図５（Ａ）に示すように、モード判定部１５０は、リセット端子ＸＲＳＴの電圧レベルがリセット状態を示す電圧レベル（Ｌレベル）である期間に、動作モードが接続検出モードであると判定する。そして応答部１６０に対するモード設定信号ＳＤＥＴをアクティブレベル（Ｈレベル）にする。

一方、リセット端子ＸＲＳＴの電圧レベルがリセット解除状態を示す電圧レベル（Ｈレベル）である期間には、動作モードが通常通信モードであると判定する。そして応答部１６０に対するモード設定信号ＳＣＯＭをアクティブレベル（Ｈレベル）にする。

図５（Ｂ）に、モード判定部１５０の構成例を示す。この構成例は、ディレイ回路、ＡＮＤロジック、インバーターを含む。２つのディレイ回路を設けることで、モード設定信号ＳＤＥＴとモード設定信号ＳＣＯＭとが同時にアクティブレベルになることを防止できる。ディレイ回路は、偶数個のインバーターを縦続接続することで実現できる。

図５（Ｃ）は、モード判定部１５０の構成例の動作を説明するタイミングチャートである。リセット端子ＸＲＳＴの電圧レベルがリセット状態を示す電圧レベル（Ｌレベル）である期間に、モード設定信号ＳＤＥＴはアクティブレベル（Ｈレベル）になる。一方、リセット端子ＸＲＳＴの電圧レベルがリセット解除状態を示す電圧レベル（Ｈレベル）である期間に、モード設定信号ＳＣＯＭはアクティブレベル（Ｈレベル）になる。

図６に、応答部１６０の基本的な構成例を示す。応答部１６０は、ＩＤ一致判定部１６１、カウンター１６２、ＩＤ保持部１６３、アクセス制御部１６４、出力部１６５を含む。

ＩＤ一致判定部１６１（広義には一致判定部）は、カウンター１６２のカウント値と記憶部１３０から読み出されたＩＤ情報の値との一致を判定する。カウンター１６２は、第１のクロックサイクルＴ１の開始タイミング後のクロック端子ＳＣＫに入力されるクロックＣＬＫのカウント処理を行う。ＩＤ保持部１６３は、記憶部１３０から読み出されたＩＤ情報の値を保持して、ＩＤ一致判定部１６１に出力する。アクセス制御部１６４は、記憶部１３０にアクセスし、記憶されているＩＤ情報の値を読み出す。出力部１６５は、ＩＤ一致判定部１６１の判定結果に基づいて、電圧設定回路１９０に対して制御信号ＲＳＰを出力する。

応答部１６０は、カウント値とＩＤ情報の値とが一致した場合に、制御信号ＲＳＰを出力する。具体的には、例えば前述した図４のタイミングチャートに示すように、モード判定部１５０が動作モードを接続検出モードであると判定すると（図４のＡ２）、モード判定部１５０はモード設定信号ＳＤＥＴをアクティブレベルに設定する。そうするとアクセス制御部１６４は、ＩＤ情報読み出し期間ＴＲＭにおいて、記憶部１３０からＩＤ情報の値を読み出し、ＩＤ保持部１６３がそのＩＤ情報の値を保持する。次にカウンター１６２は、第１のクロックサイクルＴ１の開始タイミング（図４のＡ４）後のクロックＣＬＫのカウント処理を開始する。

そしてＩＤ一致判定部１６１は、カウンター１６２のカウント値とＩＤ情報の値とが一致するか否かを判定し、一致する場合には出力部１６５から電圧設定回路１９０に対して制御信号ＲＳＰを出力する。例えば図４に示すように、第１のクロックサイクルＴ１ではカウント値が１であるから、ＩＤ＝１である記憶装置から制御信号ＲＳＰが出力される。同様に第２のクロックサイクルＴ２ではカウント値が２であるから、ＩＤ＝２である記憶装置から制御信号ＲＳＰが出力される。このようにして、各記憶装置のＩＤ情報の値に対応するクロックサイクルにおいて、制御信号ＲＳＰが出力される。

図７に、ＩＤ情報とクロックサイクルとの対応関係の一例を示す。図７では、ＩＤ情報の値は３ビットで表現され、ＩＤ＝０からＩＤ＝７まで使用できる。ただし、図７のようにＩＤ＝０を使用しないこともできる。ＩＤ＝１には第１のクロックサイクルＴ１が対応し、ＩＤ＝２には第２のクロックサイクルＴ２が対応する。以下同様にして、ＩＤ＝３〜７には第３〜第７のクロックサイクルＴ３〜Ｔ７がそれぞれ対応する。なお、ＩＤ情報として必ずしもＩＤ＝７まで使用する必要はない。例えば実際に使用するインクカートリッジ（広義には液体容器）の個数が４である場合には、ＩＤ情報としてＩＤ＝１〜４を使用すればよい。具体的には、例えばインクカートリッジの４色（黒、シアン、マゼンタ、イエロー）にＩＤ＝１〜４をそれぞれ対応させることができる。

図８に、ＩＤ情報とクロックサイクルとの対応関係の別の例を示す。図８には、１つの液体容器（インクカートリッジ）が１色の液体（インクなど）を格納する単色型液体容器の他に、１つの液体容器が複数色の液体を格納する一体型液体容器についても示す。

例えば単色型を用いる場合には、上述したようにＩＤ＝１〜４を各色（黒、シアン、マゼンタ、イエロー）の液体容器に対応させ、クロックサイクルＴ１〜Ｔ４において制御信号ＲＳＰを出力することができる。また、４色一体型を用いる場合には、ＩＤ情報をＩＤ＝７とし、クロックサイクルＴ１〜Ｔ４において制御信号ＲＳＰを出力することができる。また、黒色の単色型とカラー一体型とを併用する場合には、黒色の単色型のＩＤ情報をＩＤ＝１としてクロックサイクルＴ１において制御信号ＲＳＰを出力し、カラー一体型のＩＤ情報をＩＤ＝６として、クロックサイクルＴ２〜Ｔ４において制御信号ＲＳＰを出力することができる。

以上説明したように、本実施形態の記憶装置１００によれば、応答部１６０は、第１〜第ｎのクロックサイクルＴ１〜Ｔｎのうちの複数のクロックサイクルにおいて、制御信号ＲＳＰを出力することができる。また本実施形態の液体容器３００によれば、液体容器３００が複数色の液体を格納する場合に、第１〜第ｎのクロックサイクルＴ１〜Ｔｎのうちの複数色に対応する複数のクロックサイクルにおいて、制御信号ＲＳＰを出力することができる。こうすることで、第１〜第ｎのクロックサイクルをｎ色のインクと各々対応させることができるから、インクカートリッジが単色型であっても、一体型であっても、ホスト装置のファームウェアを変更することなく対応することが可能になる。

３．基板及び液体容器
次に、上述した本実施形態の記憶装置１００が設けられた液体容器３００の詳細な構成例について、図９を用いて説明する。なお以下では、ホスト装置４００がインクジェット方式のプリンターであり、液体容器３００がインクカートリッジであり、基板２００が、インクカートリッジに設けられた回路基板である場合を例に説明する。但し、本実施形態では、ホスト装置、液体容器、基板は、他の装置、容器、基板であってもよい。例えば、ホスト装置はメモリーカードのリーダー／ライターであってもよく、基板はメモリーカードに設けられた回路基板であってもよい。

図９に示すインクカートリッジ３００（広義には液体容器）の内部には、インクを収容するための図示しないインク室が形成される。また、インクカートリッジ３００には、インク室に連通するインク供給口３４０が設けられる。このインク供給口３４０は、インクカートリッジ３００がプリンターに装着されたときに、印刷ヘッドユニットにインクを供給するためのものである。

インクカートリッジ３００は、回路基板２００（広義には基板）を含む。回路基板２００には、本実施形態の記憶装置１００が設けられ、データの記憶やホスト装置４００とのデータ送受信を行う。回路基板２００は、例えばプリント基板により実現され、インクカートリッジ３００の表面に設けられる。回路基板２００には、第２の電源端子ＶＤＤ等の端子が設けられる。そして、インクカートリッジ３００がプリンターに装着されたときに、それらの端子とプリンター側の端子が接触（電気的に接続）することで、電源やデータのやり取りが行われる。

図１０（Ａ）、図１０（Ｂ）に、本実施形態の記憶装置１００が設けられた回路基板２００の詳細な構成例を示す。図１０（Ａ）に示すように、回路基板２００の表面（プリンターと接続される面）には、複数の端子を有する端子群が設けられる。この端子群は、第１の電源端子ＶＳＳ、第２の電源端子ＶＤＤ、リセット端子ＸＲＳＴ、クロック端子ＳＣＫ、データ端子ＳＤＡを含む。各端子は、例えば矩形状（略矩形状）に形成された金属端子により実現される。そして、各端子は、回路基板２００に設けられた図示しない配線パターン層やスルホールを介して、記憶装置１００に接続される。

図１０（Ｂ）に示すように、回路基板２００の裏面（プリンターと接続される面の裏側の面）には、本実施形態の記憶装置１００が設けられる。記憶装置１００は、例えば、強誘電体メモリーを有する半導体記憶装置により実現できる。この記憶装置１００には、インク又はインクカートリッジ３００に関連する種々のデータが格納され、例えば、インクカートリッジ３００を識別するためのＩＤ情報やインクの消費量等のデータが格納される。インク消費量のデータは、インクカートリッジ３００内に収容されたインクについて、印刷の実行等に伴い消費されるインク量の累計を示すデータである。このインク消費量のデータは、インクカートリッジ３００内のインク量を示す情報であってもよく、消費したインク量の割合を示す情報であってもよい。

４．ホスト装置
図１１に、本実施形態のホスト装置４００の基本的な構成例を示す。ホスト装置４００は、例えばプリンター本体であって、電源供給部４１０、通信処理部４２０、監視部４３０、ホスト制御部４４０、表示部４５０、表示制御部４６０を含む。さらにホスト装置４００は、第１〜第ｋ（ｋは２以上の整数）のホスト側端子を含む。具体的には、例えばホスト側リセット端子ＨＲＳＴ、ホスト側クロック端子ＨＣＫ、ホスト側データ端子ＨＤＡ、第１のホスト側電源端子ＨＶＳＳ及び第２のホスト側電源端子ＨＶＤＤを含む。

電源供給部４１０は、第１〜第ｎの記憶装置１００−１〜１００−ｎに対して電源を供給する。通信処理部４２０は、第１〜第ｋのホスト側端子、例えばホスト側リセット端子ＨＲＳＴ、ホスト側クロック端子ＨＣＫ、ホスト側データ端子ＨＤＡを介して、第１〜第ｎの記憶装置１００−１〜１００−ｎとの通信処理を行う。

監視部４３０は、第１〜第ｎの記憶装置１００−１〜１００−ｎに供給するクロックの第１〜第ｎのクロックサイクルＴ１〜Ｔｎの各クロックサイクルにおいて、プルアップされたホスト側データ端子ＨＤＡの電圧レベルがＬレベルに設定されたか否かを監視する。

ホスト制御部４４０は、電源供給部４１０、通信処理部４２０、監視部４３０及び表示部４５０のそれぞれの制御処理を行う。

表示部４５０は、例えばＬＣＤ（液晶ディスプレイ）等であって、ホスト装置４００（プリンター）の操作画面、動作状態、エラーメッセージ等を表示する。接続検出モードにおいては、表示部４５０は、監視部４３０の監視結果に基づいて、接続検出結果を表示する。

表示制御部４６０は、接続検出結果を表示部４５０に表示する制御を行う。この表示制御部４６０は、公知の表示コントローラーなどにより実現される。

図１２は、通常通信モード及び接続検出モードの電源供給期間を説明する図である。電源供給部４１０は、通常通信モードの電源供給期間の長さをＴＡとし、接続検出モードの電源供給期間の長さをＴＢとした場合に、ＴＡ＞ＴＢとなるように電源供給を行う。また、通常通信モードの電源供給期間と次の通常通信モードの電源供給期間との間に接続検出モードの電源供給期間を設けてもよい。なお、図示していないが、接続検出モードの電源供給期間を続けて複数回設けてもよい。

このようにすることで、１つの通常通信モードの期間と次の通常通信モードの期間との間の短い期間に接続検出モードの期間を設けることができるから、通常のデータ通信に支障を与えることなく、インクカートリッジの接続検出を行うことができる。その結果、プリンターシステムの信頼性を向上させることが可能になる。

さらに、短い時間でインクカートリッジの接続検出を行うことができるから、インクカートリッジの有無をリアルタイムで表示部４５０に表示することができる。その結果、ユーザーがインクカートリッジを交換する際のエラーを防止し、操作性を向上させることが可能になる。

本実施形態の比較例の手法として、通常通信モード（通常動作モード）において、通信のタイムアウトエラーを検出する手法が考えられる。しかしこの手法では、通信のタイムアウトエラーが発生するまで待たなければならないため、接続検出の時間が長くなるという問題がある。そのために、通信中にエラーが発生するおそれが大きくなり、エラーが発生した場合には、インクカートリッジが装着されているにもかかわらず、非装着と判断されるおそれがある。

本実施形態では、通常通信モードとは別の接続検出モードを設けて、その接続検出モードにおいて図４に示すように、クロックのｎサイクル分で接続検出を完了できる。これにより、図１２に示すように、通常通信モードとは別に接続検出モードを設けたとしても、その接続検出モードの電源供給期間の長さＴＢを通常通信モードの電源供給期間の長さＴＡより十分に小さくできる。こうすることで、１つの通常通信モードの期間と次の通常通信モードの期間との間に、短時間の接続検出モードの期間を設定して、そこで接続検出を行うことが可能になる。その結果、通常通信モードにおいて接続検出を行う必要もないし、接続検出モードを設けたことで、通常通信モードの帯域が制限されることも防止できる。また、接続検出に要する時間を短縮できるから、検出結果をリアルタイムに表示したり、検出時のエラーを低減することが可能になる。

また本実施形態の記憶装置、ホスト装置等によれば、電源投入後にホスト側データ端子ＨＤＡの電圧レベルがＨレベルにプルアップされていない場合には、ホスト装置４００は、全ての記憶装置（液体容器）が非接続（非装着）であると判断することができる。全ての記憶装置１００が接続されていない場合には、データ端子ＳＤＡの電圧レベルをプルアップするための電圧設定回路１９０が接続されないからである。

ホスト装置４００は、全ての記憶装置が非接続であると判断した場合には、クロックの出力処理を行わないことができる。具体的には、電源投入後に、ホスト側データ端子ＨＤＡの電圧レベルがＨレベルにプルアップされている場合には、クロックを出力することにより第１〜第ｎの記憶装置の接続検出処理を行う。一方、電源投入後に、ホスト側データ端子ＨＤＡの電圧レベルがＨレベルにプルアップされていない場合には、クロックの出力処理を行わずに、第１〜第ｎの記憶装置の全ての記憶装置が非接続であることを通知表示するための処理を行う。

この通知表示は、例えば表示制御部４６０の制御により表示部４５０（液晶ディスプレイ等）に表示したり、或いはＬＥＤ（発光ダイオード）等を点灯することなどで通知したり、或いはホスト装置４００と接続されたパーソナルコンピューター（ＰＣ）に通知することで実行される。

このようにすることで、全ての記憶装置が非接続である場合に、不要なクロックを出力せずに、直ちに電源供給を停止することができる。さらに全ての記憶装置が非接続であることをリアルタイムで通知表示することができる。その結果、ユーザーがインクカートリッジを未装着のまま、誤ってプリント処理を実行することを防止できるなど、誤操作によるトラブルを低減することが可能になる。

なお、以上のように本実施形態について詳細に説明したが、本発明の新規事項及び効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本発明の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義又は同義な異なる用語（第１の電圧レベル、第２の電圧レベル）と共に記載された用語（Ｌレベル、Ｈレベル）は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また記憶装置、基板、液体容器、ホスト装置及びシステムの構成、動作も本実施形態で説明したものに限定されず、種々の変形実施が可能である。

１００ 記憶装置、１１０ 制御部、１２０ 記憶制御部、１３０ 記憶部、
１４０ 通信部、１５０ モード判定部、１６０ 応答部、１６１ ＩＤ一致判定部、
１６２ カウンター、１６３ ＩＤ保持部、１６４ アクセス制御部、１６５ 出力部、
１７０ 内部発振回路、１８０ パワーオンリセット回路、１９０ 電圧設定回路、
２００ 基板、３００ 液体容器、３４０ インク供給口、４００ ホスト装置、
４１０ 電源供給部、４２０ 通信処理部、４３０ 監視部、４４０ ホスト制御部、
４５０ 表示部、４６０ 表示制御部、
ＳＣＫ クロック端子、ＳＤＡ データ端子、ＳＣＯＭ、ＳＤＥＴ モード設定信号、
ＶＤＤ 第２の電源端子、ＶＳＳ 第１の電源端子、ＸＲＳＴ リセット端子

Claims (19)

1. 記憶部と、
   前記記憶部のアクセスを制御する記憶制御部と、
   ホスト装置との通信処理を行う制御部と、
   データ端子と、
   リセット端子と、
   クロック端子とを含み、
   前記制御部は、
   前記クロック端子に入力されるクロックの第１のクロックサイクル〜第ｎ（ｎは２以上の整数）のクロックサイクルのうちの当該記憶装置のＩＤ情報に対応する第ｍ（ｍは１≦ｍ≦ｎである整数）のクロックサイクルにおいて、プルアップされた前記データ端子の電圧レベルを低電位レベルに設定するための制御信号を出力することを特徴とする記憶装置。
2. 請求項１において、
   制御端子を含み、
   前記制御部は、前記制御端子を介して、プルアップされた前記データ端子の電圧レベルを低電位レベルに設定するための前記制御信号を出力することを特徴とする記憶装置。
3. 請求項１又は２において、
   前記制御部は、
   動作モードが通常通信モードであるか、接続検出モードであるかを判定するモード判定部と、
   前記制御信号を出力するための応答部とを含み、
   前記応答部は、前記動作モードが前記接続検出モードであると判定された場合に、プルアップされた前記データ端子の電圧レベルを低電位レベルに設定するための前記制御信号を出力することを特徴とする記憶装置。
4. 請求項３において、
   前記モード判定部は、
   前記リセット端子の電圧レベルが低電位レベルである場合に、前記動作モードが前記接続検出モードであると判定し、
   前記リセット端子の電圧レベルが高電位レベルである場合に、前記動作モードが前記通常通信モードであると判定することを特徴とする記憶装置。
5. 請求項３又は４において、
   前記応答部は、
   電源投入後に、前記クロック端子の電圧レベルが第１の電圧レベルから第２の電圧レベルに変化するタイミングを、前記第１のクロックサイクルの開始タイミングであると判断し、
   前記応答部は、
   前記開始タイミング後の前記第ｍのクロックサイクルにおいて、前記制御信号を出力することを特徴とする記憶装置。
6. 請求項５において、
   前記応答部は、
   前記クロック端子に入力されるクロックの各クロックサイクルの長さをＴＣとした場合に、電源投入タイミングから前記ＴＣよりも長い期間が経過した後に、前記クロック端子の電圧レベルが前記第１の電圧レベルから前記第２の電圧レベルに変化するタイミングを、前記開始タイミングであると判断することを特徴とする記憶装置。
7. 請求項３乃至６のいずれかにおいて、
   前記応答部は、
   カウンターと、
   前記カウンターのカウント値と前記記憶部から読み出された前記ＩＤ情報の値との一致を判定する一致判定部とを含み、
   前記応答部は、前記カウント値と前記ＩＤ情報の値とが一致した場合に、前記制御信号を出力することを特徴とする記憶装置。
8. 請求項７において、
   前記応答部は、
   電源投入後に、前記クロック端子の電圧レベルが第１の電圧レベルから第２の電圧レベルに変化するタイミングを、前記第１のクロックサイクルの開始タイミングであると判断し、
   前記カウンターは、
   前記開始タイミング後に前記クロック端子に入力されるクロックのカウント処理を行うことを特徴とする記憶装置。
9. 請求項３乃至８のいずれかにおいて、
   前記応答部は、前記第１のクロックサイクル〜前記第ｎのクロックサイクルのうちの複数のクロックサイクルにおいて、前記制御信号を出力することを特徴とする記憶装置。
10. 請求項１乃至９のいずれかにおいて、
    前記データ端子の電圧レベルを設定する電圧設定回路を含み、
    前記電圧設定回路は、
    前記リセット端子の電圧レベルが低電位レベルである期間に前記データ端子の電圧レベルをプルアップし、前記制御信号に基づいて前記データ端子の電圧レベルを低電位レベルに設定することを特徴とする記憶装置。
11. 請求項１乃至１０のいずれかに記載の記憶装置を含むことを特徴とする基板。
12. 請求項１乃至１０のいずれかに記載の記憶装置を含むことを特徴とする液体容器。
13. 請求項１２において、
    複数色の液体を格納する場合に、前記第１のクロックサイクル〜前記第ｎのクロックサイクルのうちの前記複数色に対応する複数のクロックサイクルにおいて、前記制御信号を出力することを特徴とする液体容器。
14. 請求項１乃至１０のいずれかに記載の記憶装置と、
    前記ホスト装置とを含むことを特徴とするシステム。
15. 第１のホスト側端子〜第ｋ（ｋは２以上の整数）のホスト側端子と、
    前記第１のホスト側端子〜前記第ｋのホスト側端子を介して、第１の記憶装置〜第ｎ（ｎは２以上の整数）の記憶装置との通信処理を行う通信処理部と、
    監視部とを含み、
    前記第１のホスト側端子〜前記第ｋのホスト側端子のうちの１つはホスト側データ端子であって、
    前記監視部は、
    前記第１の記憶装置〜前記第ｎの記憶装置に供給するクロックの第１のクロックサイクル〜第ｎのクロックサイクルの各クロックサイクルにおいて、プルアップされた前記ホスト側データ端子の電圧レベルが低電位レベルに設定されたか否かを監視することで、前記第１の記憶装置〜前記第ｎの記憶装置の接続検出を行うことを特徴とするホスト装置。
16. 請求項１５において、
    前記第１の記憶装置〜前記第ｎの記憶装置に対して電源を供給する電源供給部を含み、
    前記電源供給部は、
    通常通信モードの電源供給期間と次の通常通信モードの電源供給期間との間に接続検出モードの電源供給期間が設けられ、前記通常通信モードの電源供給期間の長さをＴＡとし、前記接続検出モードの電源供給期間の長さをＴＢとした場合に、ＴＡ＞ＴＢとなるように電源供給を行うことを特徴とするホスト装置。
17. 請求項１５又は１６において、
    電源投入後に、前記ホスト側データ端子の電圧レベルが高電位レベルにプルアップされている場合には、クロックを出力することにより前記第１の記憶装置〜前記第ｎの記憶装置の接続検出処理を行い、
    電源投入後に、前記ホスト側データ端子の電圧レベルが高電位レベルにプルアップされていない場合には、前記クロックの出力処理を行わないことを特徴とするホスト装置。
18. 請求項１５乃至１７のいずれかにおいて、
    前記接続検出の結果を表示部に表示する制御を行う表示制御部を含むことを特徴とするホスト装置。
19. 請求項１５乃至１８のいずれかにおいて、
    電源投入後に、前記ホスト側データ端子の電圧レベルが高電位レベルにプルアップされていない場合には、前記第１の記憶装置〜前記第ｎの記憶装置の全ての記憶装置が非接続であることを通知表示するための処理を行うことを特徴とするホスト装置。

Images