KR100435051B1 - 반도체장치, 반도체장치의 제조방법, 수지밀봉금형 및 반도체 제조시스템 - Google Patents

반도체장치, 반도체장치의 제조방법, 수지밀봉금형 및 반도체 제조시스템 Download PDF

Info

Publication number
KR100435051B1
KR100435051B1 KR10-2001-0026772A KR20010026772A KR100435051B1 KR 100435051 B1 KR100435051 B1 KR 100435051B1 KR 20010026772 A KR20010026772 A KR 20010026772A KR 100435051 B1 KR100435051 B1 KR 100435051B1
Authority
KR
South Korea
Prior art keywords
resin
semiconductor device
cavity
mold
resin sealing
Prior art date
Application number
KR10-2001-0026772A
Other languages
English (en)
Other versions
KR20010090606A (ko
Inventor
후쿠다마사토시
하라다스스무
사토데츠야
사토히데노부
나카노아츠시
Original Assignee
가부시끼가이샤 도시바
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시끼가이샤 도시바 filed Critical 가부시끼가이샤 도시바
Publication of KR20010090606A publication Critical patent/KR20010090606A/ko
Application granted granted Critical
Publication of KR100435051B1 publication Critical patent/KR100435051B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/54486—Located on package parts, e.g. encapsulation, leads, package substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은, 수지밀봉체를 형성할 때의 쓸데없는 수지를 없애 제조비용을 저가로 할 수 있는 반도체장치의 제조방법, 수지밀봉금형, 반도체 제조시스템 및 반도체장치를 제공한다.
반도체장치의 제조방법에 있어서, 수지밀봉금형(60)의 캐비티(cavity; 621) 내부에 적어도 반도체소자(52)를 배치한다. 한편, 캐비티(621) 내부에 직결된 수지주입부(622)에 캐비티(621) 내부를 충전할 정도의 수지체(55A)를 배치한다. 그리고, 수지주입부(622)로부터 수지체(55A)를 캐비티(621) 내부에 충전하여 반도체소자(52)를 밀봉하는 수지밀봉체(55)를 형성한다. 수지밀봉체(55)에는 수지주입부(622)의 흔적이 凹부(550) 또는 凸부로서 생성되어 있다.

Description

반도체장치, 반도체장치의 제조방법, 수지밀봉금형 및 반도체 제조시스템 {SEMICONDUCTOR DEVICE, METHOD FOR MANUFACTURING SEMICONDUCTOR DEVICE, RESIN SEALING MOLD AND SYSTEM FOR MANUFACTURING SEMICONDUCTOR}
본 발명은 반도체장치, 반도체장치의 제조방법, 수지밀봉금형 및 반도체 제조시스템에 관한 것으로, 특히 적어도 1개의 반도체소자(반도체칩)를 수지밀봉체로 밀봉하는 반도체장치, 이 반도체장치의 제조방법, 이 제조방법에서 사용되는 수지밀봉금형 및 이 제조방법을 실현하는 반도체 제조시스템에 관한 것이다.
볼-그리드 어레이(ball-grid array) 구조를 채용하는 반도체장치가 알려져 있다. 도 25 및 도 26에 나타낸 바와 같이, 이러한 반도체장치는 수지, 테이프, 세라믹스 등의 재료로 배선회로를 형성한 기판(1)과, 기판(1)의 표면상에 접착층(3)에 의해 고정된 반도체칩(2), 반도체칩(2)의 본딩 패드(bonding pad)와 기판(1) 표면상의 배선회로단자(4) 사이를 접속하는, 예컨대 금와이어(5) 및, 반도체칩(2)을 몰드밀봉한 수지밀봉부(6)를 구비하여 구성되어 있다. 수지밀봉부(6)의 측면에는 트랜스퍼 몰드밀봉일 때에 수지주입이 행해진 수지 게이트 흔적(6G)이 존재하고 있다. 기판(1)의 이면상에는, 배선회로단자(4)에 전기적으로 접속되고, 땜납볼에 의해 형성된 외부접속단자(8)가 배열 설치되어 있다.
도 27 및 도 28에는 볼 그리드 어레이구조를 채용하는 캐비티 다운타입(cavity down type)의 반도체장치를 나타낸다. 이 반도체장치는, 수지, 테이프 세라믹스 등의 재료로 배선회로를 형성하면서 중앙부에 관통구멍을 가진 기판(1)과, 기판(1) 표면상에 접착층(9)에 의해 접착된 금속판이나 절연판 등의 판(10), 기판(1)의 관통구멍과 판(10)에 의해 생성된 凹부분에 접착층(3)에 의해 고정된 반도체칩(2), 반도체칩(2)의 본딩 패드와 기판(1) 이면상의 배선회로단자(4) 사이를 접속하는, 예컨대 금와이어(5) 및, 반도체칩(2)을 몰드밀봉한 수지밀봉부(6)를 구비하여 구성되어 있다. 수지밀봉부(6)의 측면에는 트랜스퍼 몰드 밀봉시에 수지주입이 행해진 수지 게이트 흔적(6G)이 존재하고 있다. 기판(1)의 이면상, 즉 배선회로단자(4)가 배열 설치된 동일한 이면상에는, 배선회로단자(4)에 전기적으로 접속되고, 땜납볼에 의해 형성된 외부접속단자(8)가 배열 설치되어 있다.
도 29a 및 도 29b에 상기 도 25 및 도 26에 나타낸 반도체장치의 몰드밀봉방법을 나타낸다. 상부금형(11) 및 하부금형(12)으로 이루어진 몰드용 금형을 165℃ ~185℃ 정도로 가열한 상태에 있어서, 하부금형(12)에 배열 설치된 포트(pot; 13)내에 태블릿(tablet) 또는 분말모양의 수지(14)를 공급한다. 반도체칩(2)을 탑재하면서 반도체칩(2)의 본딩 패드와 배선회로단자(4)를 금와이어(5)에 의해 접속한 기판(1)을 상부금형(11)과 하부금형(12) 사이에 배열 설치하고, 도 29a에 나타낸 바와 같이 금형의 조임(clamping)을 행한다. 포트(13)내의 수지(14)를 플런저(plunger; 15)로 가압하여 용융시키고, 도 29b에 나타낸 바와 같이 이 수지(14)를 런너(runner; 16), 수지 게이트(7)의 각각을 통해 캐비티(17)내에 충전한다. 이 충전상태에서 40초~180초 정도 방치하고, 캐비티(17)내에 충전된 수지(14)를 경화시킴으로써, 수지밀봉부(6)를 형성할 수 있다. 수지(14)를 경화시킨 후 몰드용 금형의 조임을 개방하고(풀고), 몰드금형으로부터 수지밀봉부(6)가 형성된 반도체장치를 취출(取出)한다. 이 때, 반도체장치의 수지밀봉부(6)는 수지주입을 행한 경로, 즉 컬(cull; 18), 런너(16) 및 수지 게이트(7)를 본뜬 불필요한 수지(14A)와 일체로 형성되어 있기 때문에, 게이트 브레이크(break)를 행하여 이들 불필요한 수지(14A)를 수지밀봉부(6)로부터 분리하면서 폐기하고 있다.
또한, 게이트 브레이크시에 기판(1)으로부터 불필요한 수지(14A)를 벗겨내기 쉽게 하기 위해, 도 30에 나타낸 바와 같이 기판(1)의 표면상의 런너(16) 및 수지 게이트(7)에 대응하는 영역에 금속부(19)를 갖추는 경우가 있다.
상기 도 27 및 도 28에 나타낸 반도체장치에 있어서는, 수지밀봉부(6)가 기판(1)의 외부접속단자(8)와 동일한 이면에 배열 설치되고, 또 기판(1)의 주위를 외부접속단자(8)로 둘러싼 중앙부분에 배열 설치되어 있다. 이 때문에, 기판(1)의 이면상에서 외부접속단자(땜납볼; 8)가 형성되는 영역(이 영역은 전극패드가 배열 설치되어 있음)에 런너(16)가 배열 설치되면, 수지(14A)의 일부가 부착되어 버린다. 이 부착된 수지(14A)의 일부는 외부접속단자(8)의 형성공정(볼탑재공정)에서 땜납볼의 탈락 등의 문제를 발생시키는 경우가 있기 때문에, 이하에 설명하는 도 31 내지 도 34에 나타낸 어느 하나의 몰드밀봉방법이 사용되고 있다.
제1몰드밀봉방법은, 도 31에 나타낸 바와 같이 상부금형(11)과 하부금형(12) 사이에 제3금형 또는 플레이트(20)를 끼워넣은 상태에서 수지주입을 행하는 방법이다. 금형 또는 플레이트(20)는 기판(1) 이면상의 외부접속단자(8)의 형성영역을 피복하도록 되어 있기 때문에, 외부접속단자(8)의 형성영역의 수지부착을 방지할 수 있다.
제2몰드밀봉방법은, 도 32에 나타낸 바와 같이 상부금형(11)과 하부금형(12) 사이에 필름 등의 시트(21)를 끼워넣은 상태에서 수지주입을 행하는 방법이다. 시트(21)는 상기 금형 또는 플레이트(20)와 마찬가지로 기판(1) 이면상의 외부접속단자(8)의 형성영역을 피복하도록 되어 있기 때문에, 외부접속단자(8)의 형성영역의 수지부착을 방지할 수 있다.
제3몰드밀봉방법은, 예컨대 일본 특개평 제7-221132호 공보에 개시되어 있는 방법이다. 즉, 제3몰드방법은 도 33에 나타낸 바와 같이 반도체칩(2) 주위의 영역에서 하부금형(12)에 배열 설치된 포트(13)와, 포트(13)에 연접되어 판(10)으로부터 기판(1)의 판두께방향 중앙부에 걸친 凹형 단면형상으로 형성된 수지주입구(22), 수지주입구(22)로부터 캐비티(17)에 이르는 수지충전구멍(23)을 갖추고, 포트(13)에 배치된 수지(14)를 플런저(15)로 밀어 넣어 수지주입구(22), 수지충전구멍(23)의 각각을 통해 캐비티(17) 내부에 수지를 충전하는 방법이다. 수지주입구(22) 및 수지충전구멍(23)은 기판(1) 내부에 형성되고, 수지가 기판(1) 이면상의 외부접속단자(8)의 형성영역을 통과하는 경우가 없기 때문에, 외부접속단자(8)의 형성영역의 수지부착을 방지할 수 있다.
제4몰드밀봉방법은, 기본적으로는 제3몰드밀봉방법과 마찬가지이지만, 도 34에 나타낸 바와 같이 캐비티 업타입(cavity up type)의 반도체장치에서 사용되는 방법이다. 이 반도체장치는 수지, 테이프, 세라믹스 등의 재료로 배선회로를 형성한 기판(1)과, 기판(1)의 표면상에 접착층(25)에 의해 접착된 금속판이나 절연판 등의 중앙부에 관통구멍을 갖춘 틀(24)과, 기판(1)과 틀(24)의 관통구멍에 의해 생성된 凹부분에 접착층(3)에 의해 고정된 반도체칩(2), 반도체칩(2)의 본딩 패드와 기판(1)의 표면상의 배선회로단자(4) 사이를 접속하는 예컨대 와이어(5) 및, 반도체칩(2)을 몰드밀봉한 수지밀봉부(도시하지 않음)를 구비하여 구성되어 있다. 동 도 도 34에 나타낸 바와 같이, 제4몰드밀봉방법은 반도체칩(2) 주위의 영역에서 하부금형(12)에 배열 설치된 포트(13)와, 포트(13)에 연접하여 틀(24)에 凹형 단면형상으로 형성된 수지주입구(22), 수지주입구(22)로부터 캐비티(17)에 이르는 수지충전구멍(23)을 갖추고, 포트(13)에 배치된 수지(14)를 플런저(15)로 밀어 넣어 수지주입구(22), 수지충전구멍(23)의 각각을 통해 캐비티(17) 내부에 수지를 충전하는 방법이다. 제3몰드밀봉방법과 마찬가지로 제4몰드밀봉방법에 있어서는, 수지주입구(22) 및 수지충전구멍(23)이 기판(1) 내부에 형성되고, 수지가 기판(1) 이면상의 외부접속단자(8)의 형성영역을 통과하지 않도록 되어 있기 때문에, 외부접속단자(8)의 형성영역의 수지부착을 방지할 수 있다.
상기 반도체장치 및 그 제조방법에 있어서는, 이하의 점에 대해 배려가 이루어지지 않았다.
(1) 먼저 최초로, 도 25 및 도 26에 나타낸 반도체장치의 도 29a 및 도 29b에 나타낸 몰드밀봉방법에 있어서는, 수지밀봉부(6)를 형성함과 동시에 몰드금형의 컬(18), 런너(16) 및 수지 게이트(7)에도 불필요한 수지(14A)가 형성되고 있다. 이 불필요한 수지(14A)는 게이트 브레이크를 행한 후에 수지밀봉부(6)로부터 절단되어 폐기물로서 처리되고 있다. 이 때문에, 포트(13)에 배치된 수지(14) 대부분이 쓸데없게 되어 반도체장치의 제조비용을 증가시키는 요인으로 될 뿐만 아니라, 자원의 유효이용의 관점으로부터 바람직하지 않다.
(2) 상기 게이트 브레이크시에 기판(1)으로부터 수지밀봉부(6)가 벗겨지거나, 수지밀봉부(6)에 균열이 생기는 경우가 있어, 반도체장치의 신뢰성이 저하될 뿐만 아니라 반도체장치의 제조상의 수율이 저하되어 버린다.
(3) 도 30에 나타낸 반도체장치에 있어서는, 게이트 브레이크를 용이하게 행하기 위한 금속부(19)가 배열 설치된 영역에는 배선회로단자(4), 외부접속용 단자(8) 등의 배선회로를 레이아웃(layout)할 수 없기 때문에, 금속부(19)에 상당하는 부분만큼 기판(1) 사이즈가 커져, 반도체장치의 소형화를 실현하는 것이 어려웠다.
(4) 더욱이, 도 29a 및 도 29b에 나타낸 몰드밀봉방법에 있어서는, 기판(1)의 제조오차에 의해 설계값보다도 두꺼운 기판(1)이 몰드용 금형에 배열 설치된 경우, 포트(13) 및 런너(16) 부분의 상부금형(11)과 하부금형(12) 사이에 공극이 생긴다. 반대로, 설계값보다도 얇은 기판(1)이 몰드용 금형에 배열 설치된 경우, 상부금형(11)과 기판(1) 사이에 공극이 생긴다. 기판(1)의 두께가 설계값의 범위를 넘어 버리는 경우, 수지주입시에 공극부분으로부터 수지(14)가 누설되어 버리는 일이 있었다. 특히, 소결에 의해 형성되고, 기판의 치수 공차가 높은 정밀도로 얻어지지 않는 세라믹스 기판에 있어서는, 탄성률이 높아 조임시에 변형이 생기기 어렵기 때문에, 기판 두께가 설계값과 다른 경우에는 수지의 누설이 생기기 쉬웠다. 또, 세라믹스 기판에 있어서, 기판 두께가 설계값보다도 두꺼운 경우에는 쪼개짐도 생기기 쉬웠다.
(5) 또, 도 27 및 도 28에 나타낸 반도체장치의 도 31에 나타낸 제1몰드밀봉방법에 있어서는, 상부금형(11)과 하부금형(12) 사이에 금형 또는 플레이트(20)를 장착할 필요가 있고, 도 32에 나타낸 제2몰드밀봉방법에 있어서는, 시트(21)를 장착할 필요가 있다. 이러한 금형 또는 플레이트(20)나 시트(21)를 범용의 트랜스퍼 몰드장치에서 자동적으로 장착시키는 것은 매우 어렵고, 실현시키기 위해서는 새로운 전용 설비의 도입이 필요하다. 게다가, 금형 또는 플레이트(20), 시트(21) 등의 부재(部材)가 필요하게 된다. 이 때문에, 반도체장치의 제조비용 및 제품비용이 증대해 버린다.
(6) 도 33에 나타낸 제3몰드밀봉방법, 도 34에 나타낸 제4몰드밀봉방법의 각각에 있어서는, 수지주입구(22) 및 수지충전구멍(23)을 배열 설치하기 위해 기판(1), 틀(24)의 각각이 두꺼워지고, 더욱이 수지주입구(22) 영역에는 외부접속단자(8)를 배열 설치할 수 없기 때문에, 기판(1) 사이즈나 틀(24) 사이즈가 커져 반도체장치의 소형화를 실현하는 것이 매우 어려웠다. 게다가, 기판(1) 내부나 틀(24) 내부에 수지주입구(22) 및 수지충전구멍(23)을 배열 설치하므로, 수지주입구(22) 및 수지충전구멍(23)을 배열 설치한 부분의 기계적 강도가 저하되고, 기계적 강도를 충분히 확보하기 위해서는 기판(1) 사이즈나 틀(24) 사이즈가 커져, 반도체장치의 소형화를 보다 한층 실현하는 것이 매우 어려웠다. 더욱이, 수지주입구(22) 및 수지충전구멍(23)의 제작에는 특별한 가공이나 추가공정이 필요하여, 반도체장치의 제조비용을 증대시킬 뿐만 아니라, 반도체장치의 제조상의 수율을 저하시키고, 최종적으로 반도체장치의 제품비용을 증대시켜 버린다.
본 발명은 상기 과제를 해결하기 위해 이루어진 것이다. 따라서, 본 발명의 목적은 수지밀봉체를 형성할 때의 쓸데없는 수지를 없애 제조비용을 저가로 할 수 있는 반도체장치의 제조방법을 제공하는 것이다.
더욱이, 본 발명의 목적은 수지밀봉체의 벗겨짐, 와이어간의 단락 등을 발생시키지 않는 신뢰성이 높은 반도체장치를 제조할 수 있어, 제조상의 수율을 향상시킬 수 있는 반도체장치의 제조방법을 제공하는 것이다.
더욱이, 본 발명의 목적은 기판 두께에 오차가 존재하고 있어도 수지밀봉체를 형성할 때에 기판 쪼개짐이나 수지누출을 발생시키지 않는 반도체장치의 제조방법을 제공하는 것이다.
더욱이, 본 발명의 목적은 상기 반도체장치의 제조방법을 실현하는 수지밀봉금형을 제공하는 것이다.
더욱이, 본 발명의 목적은 상기 반도체장치의 제조방법을 실현하는 반도체 제조시스템을 제공하는 것이다.
더욱이, 본 발명의 목적은 소형화를 실현할 수 있는 반도체장치를 제공하는 것이다.
더욱이, 본 발명의 목적은 방열특성이 우수하고, 충분한 기계적 강도를 확보할 수 있는 신뢰성이 높은 반도체장치를 제공하는 것이다.
더욱이, 본 발명의 목적은 방열특성이 우수하고, 실장불량을 방지할 수 있는 신뢰성이 높은 반도체장치를 제공하는 것이다.
도 1은 본 발명의 제1실시형태에 따른 반도체장치의 단면구조도이고,
도 2는 본 발명의 제1실시형태에 따른 반도체장치의 평면도,
도 3은 본 발명의 제1실시형태에 따른 수지밀봉금형의 단면구조도 및 반도체 제조시스템의 블록구성도,
도 4a 및 도 4b는 본 발명의 제1실시형태에 따른 반도체장치의 제조방법을 설명하는 반도체장치 및 수지밀봉금형의 공정단면도,
도 5는 본 발명의 제2실시형태에 따른 반도체장치의 단면구조도,
도 6은 본 발명의 제2실시형태에 따른 반도체장치의 제조방법을 설명하는 반도체장치 및 수지밀봉금형의 공정단면도,
도 7은 본 발명의 제3실시형태에 따른 반도체장치의 단면구조도,
도 8은 본 발명의 제3실시형태에 따른 반도체장치의 평면도,
도 9는 본 발명의 제3실시형태에 따른 반도체장치의 제조방법을 설명하는 반도체장치 및 수지밀봉금형의 공정단면도,
도 10은 본 발명의 제4실시형태에 따른 반도체장치의 단면구조도,
도 11은 본 발명의 제5실시형태에 따른 반도체장치의 단면구조도,
도 12는 본 발명의 제6실시형태에 따른 반도체장치의 단면구조도,
도 13은 본 발명의 제7실시형태에 따른 반도체장치의 단면구조도,
도 14는 본 발명의 제7실시형태에 따른 반도체장치의 평면도,
도 15a 및 도 15b는 본 발명의 제7실시형태에 따른 반도체장치의 제조방법을 설명하는 반도체장치 및 수지밀봉금형의 공정단면도,
도 16은 본 발명의 제8실시형태에 따른 반도체장치의 단면구조도,
도 17은 본 발명의 제8실시형태에 따른 반도체장치의 제조방법을 설명하는 반도체장치 및 수지밀봉금형의 공정단면도,
도 18은 본 발명의 제9실시형태에 따른 반도체장치의 단면구조도,
도 19는 본 발명의 제9실시형태에 따른 반도체장치의 평면도,
도 20a 및 도 20b는 본 발명의 제9실시형태에 따른 반도체장치의 제조방법을 설명하는 반도체장치 및 수지밀봉금형의 공정단면도,
도 21은 본 발명의 제10실시형태에 따른 반도체장치의 단면구조도,
도 22는 본 발명의 제10실시형태에 따른 반도체장치의 제조방법을 설명하는 반도체장치 및 수지밀봉금형의 공정단면도,
도 23은 본 발명의 제11실시형태에 따른 수지밀봉금형의 단면구조도,
도 24는 본 발명의 제12실시형태에 따른 수지밀봉금형의 단면구조도,
도 25는 본 발명의 선행기술에 따른 반도체장치의 평면도,
도 26은 도 25에 나타낸 반도체장치의 단면도,
도 27은 본 발명의 선행기술에 따른 반도체장치의 평면도,
도 28은 도 27에 나타낸 반도체장치의 단면도,
도 29a 및 도 29b는 도 25 및 도 26에 나타낸 반도체장치의 몰드밀봉의 공정단면도,
도 30은 본 발명의 선행기술에 따른 반도체장치의 평면도,
도 31은 도 27 및 도 28에 나타낸 반도체장치의 제1몰드밀봉의 공정단면도,
도 32는 도 27 및 도 28에 나타낸 반도체장치의 제2몰드밀봉의 공정단면도,
도 33은 도 27 및 도 28에 나타낸 반도체장치의 제3몰드밀봉의 공정단면도,
도 34는 도 27 및 도 28에 나타낸 반도체장치의 제4몰드밀봉의 공정단면도이다.
<도면부호의 설명>
50 -- 반도체장치, 51 -- 기체(基體),
510 -- 기판, 510H, 516H, 518H -- 개구부,
516, 518 -- 틀, 519 -- 방열판,
511~513 -- 단자, 52 -- 반도체소자,
521 -- 외부단자, 54 -- 와이어,
55 -- 수지밀봉체, 55A~55C -- 수지체,
550, 552 -- 凹부, 551, 553 -- 凸부,
60 -- 수지밀봉금형, 61 -- 상부틀 캐비티 블록,
610 -- 기체 캐비티, 62 -- 하부틀 캐비티 블록,
621 -- 캐비티(cavity), 622, 622A, 622B -- 수지주입부,
603, 603A, 603B -- 푸셔(pusher), 70 -- 반도체 제조시스템,
71 -- 플런저(plunger), 72 -- 플런저 구동유닛,
73 -- 제어유닛, 74 -- 금형 구동유닛.
상기 과제를 해결하기 위해 본 발명의 제1특징은, (1) 수지밀봉금형의 캐비티 내부에 적어도 반도체소자를 배치하는 공정과, (2) 캐비티 내부에 직결된 수지주입부에 캐비티 내부를 충전할 정도의 수지체를 배치하는 공정 및, (3) 수지주입부로부터 수지체를 캐비티 내부로 충전하고, 반도체소자를 밀봉하는 수지밀봉체를 형성함과 더불어 상기 캐비티와 상기 수지주입부 사이의 상기 수지밀봉체의 일부에 凹부를 형성하는 공정을 적어도 구비한 반도체장치의 제조방법으로 한 것이다. 여기에서, 「적어도 반도체소자를 배치한다」라는 것은 최저한 반도체소자를 캐비티 내부에 배치한다는 의미로 사용되고, 기판상에 반도체소자를 장착하여 이 반도체소자 및 기판을 동시에 배치하는 경우, 리드 프레임상에 반도체소자를 장착하여 이 반도체소자 및 리드 프레임을 동시에 배치하는 경우의 전부가 적어도 포함된다. 「캐비티 내부에 직결된 수지주입부」라는 것은 캐비티와는 별도로 배열 설치되고, 이 캐비티 내부에 「컬, 런너 및 수지 게이트를 개재시키지 않고」 직접 통과시키는 수지주입부라는 의미로 사용된다. 이 「수지주입부」는 적어도 반도체소자가 캐비티 내부에 배치된 상태에서, 예컨대 태블릿, 분말모양 등의 캐비티 내부를 충전할 정도의 수지체를 수납하고, 이 수지체를 직접 캐비티 내부에 충전할 수 있도록 되어 있는 것이 바람직하다.
이러한 본 발명의 제1특징에 따른 반도체장치의 제조방법에 있어서는, 수지주입부에 배치한 수지체를 캐비티 내부에 충전하고, 이 충전된 수지체 전부를 수지밀봉체의 형성에 사용할 수 있기 때문에, 불필요한 수지가 발생하지 않는다. 불필요한 수지라는 것은, 예컨대 상기 도 29a 및 도 29b에 나타낸 포트(13)와 캐비티(17) 사이의 컬(18), 런너(16), 수지 게이트(7) 각각에 충전되는 불필요한 수지(14A)에 상당한다. 즉, 수지주입부로부터 캐비티 내부로 충전된 수지체가 전부 수지밀봉체의 성형에 사용되어, 이 성형 직후의 수지밀봉체 그 자체를 게이트 브레이크를 행할 필요가 없는 완성품으로서 취급할 수 있다. 따라서, 수지의 사용량을 감소시키고, 또 수지의 폐기물량을 감소시킬 수 있으며, 게다가 수지체의 충전후의 처리작업(예컨대, 게이트 브레이크 처리 등)을 감소시킬 수 있기 때문에, 반도체장치의 제조비용을 대폭적으로 삭감할 수 있다. 반도체장치의 제조비용의 삭감은 더욱이 반도체장치의 제품비용을 삭감할 수 있다. 더욱이, 수지체의 캐비티 내부의 충전후의 처리작업, 특히 게이트 브레이크 처리작업을 없앨 수 있기 때문에, 수지밀봉체의 박리, 균열 등의 발생이 없어진다. 따라서, 예컨대 외부환경에 대한 신뢰성을 향상시킬 수 있는 반도체장치를 제조할 수 있기 때문에, 반도체장치의 제조상의 수율을 향상시킬 수 있다. 더욱이, 본 발명의 제1특징에 따른 반도체장치의 제조방법에 있어서는, 수지주입부에 배열 설치된 수지체 전부를 수지주입부가 비게 되는 충분한 스트로크(stroke)로 캐비티 내부로 밀어 넣어 충전시켜 캐비티 내부에 수지체를 균일하게 충전할 수 있기 때문에, 보이드(void)의 발생을 저감하고, 또 수지밀봉체와 기판 사이의 접착력을 향상시킬 수 있어, 반도체장치의 제조상의 수율을 향상시킬 수 있는 동시에 반도체장치의 신뢰성을 향상시킬 수 있다. 그리고, 더욱이 본 발명의 제1특징에 따른 반도체장치의 제조방법에 있어서는 캐비티 내부와 수지주입부를 직결시키고, 수지주입부로부터 캐비티 내부로 직접 수지를 충전하도록 하며, 컬, 런너, 수지 게이트를 없애고 있기 때문에, 기판두께의 변동에 의해 수지밀봉금형간 또는 수지밀봉금형과 기판 사이의 간극을 없애 수지누출을 방지할 수 있다.
본 발명의 제2특징은, (1) 수지밀봉금형의 캐비티 내부에 적어도 기체(基體) 및 이 기체상의 반도체소자를 배치하는 공정과, (2) 반도체소자의 위쪽에서 캐비티 내부에 직결된 수지주입부에 캐비티 내부를 충전할 정도의 수지체를 배치하는 공정 및, (3) 수지주입부로부터 수지체를 캐비티 내부로 충전하고, 기체의 적어도 일부 및 반도체소자를 밀봉하는 수지밀봉체를 형성함과 더불어 상기 캐비티와 상기 수지주입부 사이의 상기 수지밀봉체의 일부에 凹부를 형성하는 공정을 적어도 구비한 반도체장치의 제조방법으로 한 것이다. 여기에서, 「기체」라는 것은, 반도체소자를 탑재하고, 이 반도체소자와 더불어 적어도 일부가 수지밀봉체의 내부에 밀봉되는 부품 등을 의미하는 표현으로, 이 「기체」에는 회로기판, 배선기판, 절연기판, 테이프기판, 수지기판, 세라믹스기판, 전원기판, 방열기판 등의 기판, 리드(수지체의 충전공정중에는 리드 프레임) 등이 적어도 포함된다. 「반도체소자의 위쪽의 수지주입부」라는 것은, 반도체소자의 주표면(회로탑재면) 또는 주표면에 대향하는 이면의 영역내에서 주표면 또는 이면 위쪽에 배열 설치된 수지주입부라는 의미로 사용된다. 구체적으로는, 기체상에 페이스업(face up)방식으로 반도체소자가 탑재되는 경우는 반도체소자의 주표면상에 수지주입부가 배열 설치되고, 기판상에 페이스다운(face down)방식으로 반도체소자가 탑재되는 경우는 반도체소자의 이면상에 수지주입부가 배열 설치된다. 또, 「반도체소자의 위쪽의 수지주입부」라는 것은, 수지밀봉금형의 캐비티 내부의 중앙부분에 반도체소자가 배열 설치되기 때문에, 이 중앙부분에 배열 설치된 반도체소자의 위쪽에 배열 설치된 수지주입부라는 의미로 사용된다.
이렇게 구성되는 본 발명의 제2특징에 따른 반도체장치의 제조방법에 있어서는, 본 발명의 제1특징에 따른 반도체장치의 제조방법에 의해 얻어지는 효과에 더하여, 반도체소자의 위쪽의 수지주입부로부터 수지체를 캐비티 내부로 충전시키도록 했기 때문에, 런너나 수지 게이트를 통해 기체상을 통과하는 수지체를 없앨 수 있다. 즉, 상기 도 30에 나타낸 반도체장치의 기판(1)상의 금속부(19)를 없앨 수 있다. 따라서, 이러한 금속부(19)에 상당하는 부분만큼 기체 사이즈를 축소시킬 수 있기 때문에, 소형화를 실현할 수 있는 반도체장치의 제조방법을 제공할 수 있다. 더욱이, 상기 도 31에 나타낸 반도체장치의 제1몰드밀봉방법에 사용되는 금형 또는 플레이트(20), 상기 도 32에 나타낸 반도체장치의 제2몰드밀봉방법에 사용되는 시트(21)가 불필요하게 되기 때문에, 전용설비를 갖출 필요가 없게 되어 반도체장치의 제조비용을 감소시킬 수 있다. 더욱이, 상기 도 33에 나타낸 반도체장치의 제3몰드밀봉방법, 상기 도 34에 나타낸 반도체장치의 제4몰드밀봉방법의 각각과 같이, 기판(1), 판(10) 및 틀(24) 내부에 배열 설치한 특수한 구조를 갖는 수지주입구(22)나 수지충전구멍(23)을 본 발명의 제2특징에 따른 기판에 배열 설치할 필요가 없기 때문에, 반도체장치의 제조비용을 삭감할 수 있다. 게다가, 기판에 이러한 수지주입구(22)나 수지충전구멍(23)을 배열 설치할 필요가 없이 기판 자체의 기계적 강도를 향상시킬 수 있기 때문에, 반도체장치의 신뢰성을 향상시킬 수 있고, 반도체장치의 제조상의 수율을 향상시킬 수 있다. 그리고, 더욱이 본 발명의 제2특징에 따른 반도체장치의 제조방법에 있어서는, 수지주입부에 배열 설치된 수지체 전부를 반도체소자 위쪽의 캐비티 내부의 중앙부분으로부터 캐비티 내부의 주변부분을 향해 밀어 넣으면서 유입하여 충전시켜 캐비티 내부에 수지체를 균일하게 충전할 수 있기 때문에, 보이드의 발생을 저감하고, 또 수지밀봉체와 기체 사이의 접착력을 향상시킬 수 있어 반도체장치의 제조상의 수율을 향상시킬 수 있는 동시에 반도체장치의 신뢰성을 향상시킬 수 있다.
본 발명의 제3특징은, (1) 수지밀봉금형의 캐비티 내부에 적어도 기체 및 이 기체상의 반도체소자를 배치하는 공정과, (2) 반도체소자의 상면과 대향하는 캐비티 내벽의 중앙부분에 배열 설치되고, 캐비티 내부에 직결된 수지주입부에, 상기 캐비티 내부를 충전할 정도의 수지체를 배치하는 공정 및, (3) 수지주입부로부터 수지체를 캐비티 내부로 충전하고, 기체의 적어도 일부 및 반도체소자를 밀봉하는 수지밀봉체를 형성함과 더불어 상기 캐비티와 상기 수지주입부 사이의 상기 수지밀봉체의 일부에 凹부를 형성하는 공정을 적어도 구비한 반도체장치의 제조방법으로 한 것이다. 여기에서, 「반도체소자의 상면과 대향하는 캐비티 내벽의 중앙부분에 배열 설치된 수지주입부」라는 것은, 수지밀봉금형의 캐비티 내부의 중앙부분에서 반도체소자의 위쪽에 배열 설치된 수지주입부라는 의미로 사용되고, 수지주입부가 캐비티 내부의 중앙부분에 배열 설치되는 표현으로서 사용된다. 이 「캐비티 내부의 중앙부분」이라는 것은, 더욱 상세하게는 수지주입부로부터 캐비티 내부로 수지체가 균일한 충전거리를 갖고 충전되는 위치라는 의미로 사용되고 있고, 수지주입부가 1개인 경우에는 캐비티 내부의 거의 중앙이고, 수지주입부가 복수인 경우에는 각각의 수지주입부로부터 균등한 충전거리가 얻어지는 캐비티 내부의 복수 위치이다.
이러한 본 발명의 제3특징에 따른 반도체장치의 제조방법에 있어서는, 본 발명의 제2특징에 따른 반도체장치의 제조방법에 의해 얻어지는 효과에 더하여, 수지주입부에 배열 설치된 수지체 전부를 반도체소자의 위쪽의 캐비티 내부의 중앙부분으로부터 캐비티 내부의 주변부분을 향해 밀어 넣으면서 유입하여 충전시켜 캐비티 내부에 수지체를 균일하게 충전할 수 있기 때문에, 보이드의 발생을 저감하고, 반도체장치의 제조상의 수율을 향상시킬 수 있다. 특히, 반도체소자의 외부단자(본딩 패드)와 기체의 단자 사이를 와이어로 전기적으로 접속하는 반도체장치의 제조방법에 있어서는, 반도체소자의 중심부분으로부터 그 주위를 향해 복수개의 와이어가 방사형상으로 본딩되고, 와이어의 연재(延在)방향과 충전된 수지의 충전방향을 일치시킬 수 있기 때문에, 와이어 흐름에 기인하는 인접와이어간의 단락을 방지할 수 있고, 제조상의 수율을 향상시킬 수 있다.
본 발명의 제4특징은, 캐비티와, 캐비티 내부에 직결되어 캐비티 내부를 충전할 정도의 수지체를 수납하는 수지주입부 및, 수지주입부에 수납된 수지체를 캐비티 내부로 충전하는 푸셔(pusher)를 구비하고, 상기 푸셔의 상부는 캐비티 내부로 돌출하도록 되어 있으며, 상기 수지체에 凹부를 형성하는 수지밀봉금형으로 한 것이다. 여기에서, 「수지주입부」라는 것은, 본 발명의 제1특징, 본 발명의 제2특징, 본 발명의 제3특징에 따른 각각의 반도체장치의 제조방법의 「수지주입부」와 동등한 의미로 사용된다. 「푸셔」라는 것은, 수지주입부에 배열 설치되는 수지체를 캐비티 내부로 밀어 넣어 충전시키기 위한 전용의 압출부재(押出部材)로서, 소위 플런저와는 다른 독립된 부재이다. 이 「푸셔」는 플런저와 연접(비체결(非締結)로 연접)되어 플런저의 구동에 의해 충전동작을 행하도록 되어 있다.
이렇게 구성되는 본 발명의 제4특징에 따른 수지밀봉금형에 있어서는, 캐비티 내부에 직결된 수지주입부와, 수지체를 캐비티 내부로 충전하는 푸셔를 갖춤으로써, 상기 본 발명의 제1특징, 본 발명의 제2특징, 본 발명의 제3특징에 따른 각각의 반도체장치의 제조방법을 실현할 수 있는 수지밀봉금형을 제공할 수 있다.
본 발명의 제5특징은, 캐비티와, 캐비티 내부에 직결되어 캐비티 내부를 충전할 정도의 수지체를 수납하는 수지주입부, 수지주입부에 수납된 수지체를 캐비티 내부로 충전하는 푸셔를 갖추고, 상기 푸셔의 상부는 캐비티 내부로 돌출하도록 되어 있으며, 상기 수지체에 凹부를 형성하는 수지밀봉금형, 수지밀봉금형의 푸셔를 구동하는 플런저, 플런저를 구동하는 플런저 구동유닛 및, 플런저 구동유닛을 제어하는 제어유닛을 구비한 반도체 제조시스템으로 한 것이다.
이렇게 구성되는 본 발명의 제5특징에 따른 반도체 제조시스템에 있어서는, 상기 본 발명의 제1특징, 본 발명의 제2특징, 본 발명의 제3특징에 따른 각각의 반도체장치의 제조방법을 실현할 수 있는 반도체 제조시스템을 제공할 수 있다.
본 발명의 제6특징은, 기체와, 기체상의 반도체소자 및, 기체상에서 반도체소자를 밀봉하고, 반도체소자의 위쪽에 凹부를 갖춘 수지밀봉체를 구비하고, 상기 凹부는 상기 반도체소자가 장착된 영역과 상기 수지밀봉체의 중앙부가 중복하는 영역에 배열 설치되는 반도체장치로 한 것이다. 여기에서, 수지밀봉체의 「凹부」라는 것은, 수지밀봉체의 일부를 제거하여 이 수지밀봉체의 체적을 감소시키기 위한 凹부라는 의미로 사용된다. 이 「凹부」는 상기 본 발명의 제1특징, 제2특징, 제3특징에 따른 반도체장치의 제조방법의 수지주입부와 캐비티 내부의 직결부분에 형성되고, 캐비티 내부로의 수지체의 충전량을 약간 감소시킴으로써 의도적으로 형성된 흔적인 것이 바람직하다. 수지밀봉체의 다른 일부, 즉 「凹부」주위는 링(ring)형상의 「凸부」로 되어 있고, 「凹부」는 이 「凸부」보다도 수지밀봉체의 두께가 얇기 때문에 반도체소자의 동작에서 발생하는 열을 외부로 방출하기 쉬워, 「방열경로」로서 사용할 수 있다. 더욱이, 수지밀봉체의 「凹부」에서는 수지밀봉체의 두께가 두껍기 때문에, 수지밀봉체의 기계적 강도를 충분히 확보할 수 있다. 또, 수지밀봉체에는 몰드밀봉공정의 종료후에 수지밀봉금형으로부터 이형(離型)시키는 이젝터 핀(ejector pin)의 흔적의 「凹부」가 존재하는 경우가 있지만, 본 발명의 제6특징에 따른 반도체장치의 「凹부」는 수지밀봉금형의 수지밀봉부에 직결된 영역에 배열 설치되는 것으로 기본적으로 다른 것이다. 예컨대, 본 발명의 제6특징에 따른 반도체장치의 「凹부」의 평면형상은 이젝터 핀의 흔적의 「凹부」의 평면형상에 비해 크게 형성되어 있다.
이렇게 구성되는 본 발명의 제6특징에 따른 반도체장치에 있어서는, 수지밀봉체에 凹부를 갖추고, 이 凹부를 방열경로로 할 수 있기 때문에, 방열특성이 우수한 반도체장치를 실현할 수 있다. 더욱이, 수지밀봉체의 凹부의 주위의 凸부에 의해 수지밀봉체의 두께를 충분히 확보할 수 있기 때문에, 기계적 강도가 우수한 반도체장치를 실현할 수 있다.
본 발명의 제7특징은, 기체와, 기체상의 반도체소자 및, 기체의 적어도 일부 및 반도체소자를 밀봉하고, 반도체소자의 위쪽에 凸부를 갖춘 수지밀봉체를 구비한 반도체장치로 한 것이다. 여기에서, 수지밀봉체의 「凸부」라는 것은, 수지밀봉체 일부를 돌출시켜 실장기판 또는 실장장치에 반도체장치를 실장했을 때에 수지밀봉체 일부와 실장기판 또는 실장장치 사이에 간극을 발생시키지 않고 밀착시킬 수 있고, 반도체소자의 동작에서 발생하는 열을 외부로 방출하는 「방열경로」로서 사용할 수 있는 凸부라는 의미로 사용된다. 더욱이, 수지밀봉체의 「凸부」라는 것은, 수지밀봉체의 일부를 돌출시키고, 실장기판 또는 실장장치에 반도체장치를 실장했을 때에 수지밀봉체의 다른 일부와 실장기판 또는 실장장치 사이에 간극을 발생시킬 수 있는 凸부라는 의미로 사용된다. 이 「간극」은, 예컨대 공기가 흐를 정도의 간극이면 좋다.
이렇게 구성되는 본 발명의 제7특징에 따른 반도체장치에 있어서는, 수지밀봉체에 凸부를 갖추고, 이 凸부를 방열경로로 사용할 수 있기 때문에, 방열특성이 우수한 반도체장치를 실현할 수 있다. 더욱이, 凸부는 수지밀봉체와 실장기판 또는 실장장치 사이에 간극을 형성할 수 있고, 이 간극은 예컨대 반도체장치의 실장후에 행해지는 세정공정이나 건조공정에 있어서, 세정액의 흐름이나 공기의 흐름을 양호하게 할 수 있다. 따라서, 제조상의 수율을 향상시킬 수 있고, 실장불량을 감소시킬 수 있는 신뢰성이 높은 반도체장치를 실현할 수 있다.
(발명의 실시형태)
이하, 본 발명의 실시형태를 도면을 참조하여 설명한다.
<제1실시형태>
본 발명의 제1실시형태는 볼 그리드 어레이구조를 채용하는 반도체장치, 이 반도체장치의 제조방법, 이 반도체장치의 제조방법에 사용되는 수지밀봉금형 및 이 반도체장치의 제조방법에 사용되는 반도체 제조시스템에 본 발명을 적용한 경우를 설명하는 것이다.
[반도체장치의 구조]
도 1 및 도 2에 나타낸 바와 같이, 본 발명의 제1실시형태에 따른 반도체장치(50)는 기체(基體; 51)와, 기체(51)상의 반도체소자(52) 및, 기체(51)상에서 반도체소자(52)를 밀봉하고 반도체소자(52) 위쪽에 凹부(550)를 갖춘 수지밀봉체(55)를 구비하여 구축되어 있다.
기체(51)는 본 발명에 따른 「기체」의 1구체예에 대응하는 것으로, 본 발명의 제1실시형태에 있어서는 배선기판에 의해 구성되어 있다. 즉, 기체(51)는 절연성 기판(510)과, 기판(510)의 표면(도 1중 상측표면)상에 배열 설치된 단자(511), 기판(510)의 이면(도 1중 하측표면)상에 배열 설치된 단자(512)를 적어도 구비하여 구성되어 있다. 상세히 나타내고 있지 않지만, 단자(511)와 단자(512) 사이는 기판(510)을 관통하는 접속구멍 배선에 의해 전기적으로 접속되어 있다. 기판(510)으로는, 에폭시계 수지, 폴리이미드계 수지 등에 의해 형성된 플라스틱기판, 테이프기판, 세라믹스 기판 등을 실용적으로 사용할 수 있다. 단자(511, 512) 각각으로는, 예컨대 전기 전도성이 우수한 구리(Cu) 박막(箔膜), Cu합금 박막 또는 이들 박막을 주체로 하는 복합막을 실용적으로 사용할 수 있다. 단자(511, 512)는 모두 스퍼터링(sputtering)법으로 퇴적한 후에 소정 패턴으로 에칭을 행함으로써, 또 도금법이나 인쇄법에 의해 형성할 수 있다. 기체(51) 이면의 단자(512)상에는 땜납볼로 형성된 외부접속단자(58)가 전기적이면서 기계적으로 장착되도록 되어 있다.
반도체소자(52)는, 본 발명의 제1실시형태에 있어서 실리콘 단결정 칩으로 형성되어 있다. 이 반도체소자(52)의 도 1중 상측의 주표면에는 도시하고 있지 않지만 절연게이트형 전계효과 트랜지스터, 바이폴라 트랜지스터, 저항소자, 용량소자 등의 소자를 복수 배열 설치하고, 더욱이 이들 소자간을 배선에 의해 결선(結線)하여 구축한 소정 회로, 예컨대 논리회로, 기억회로 또는 이들을 혼재한 회로가 탑재되어 있다. 특히, 본 발명의 제1실시형태에 따른 반도체장치(50)에 있어서는, CPU, MPU 등의 연산동작에 의해 발열량이 큰 회로를 탑재한 반도체소자(52)의 밀봉에 호적하다. 그리고, 반도체소자(52)의 주표면에는 소정 회로와 기체(51)의 단자(511) 사이를 전기적으로 접속하기 위한 외부단자(본딩 패드; 521)가 배열 설치되어 있다. 이 외부단자(521)는 상기 소자간을 결선하는 최상층의 배선과 동일 배선층에서 또 동일 배선재료, 예컨대 알루미늄 합금(Al-Si, Al-Cu, Al-Cu-Si) 박막에 의해 형성되어 있다.
반도체소자(52)는 기체(51) 표면의 중앙부에서 주표면을 상측으로 향한 페이스업 방식에 의해 장착되어 있다. 본 발명의 제1실시형태에 따른 반도체장치(50)에 있어서는, 반도체소자(52)는 기체(51)의 기판(510)의 표면상에 수지접착제(53)를 개재시켜 장착되어 있다.
또, 반도체소자(52) 이면에 전극을 배열 설치하는 경우에는, 기판(510) 표면상의 중앙부에 단자(511)가 배열 설치되고, 이 단자(511)상에 금게르마늄 합금(Au-Ge), 금규소 합금(Au-Si), 금주석 합금(Au-Sn) 등의 접합용 금속층을 개재시켜 반도체소자(52)가 전기적이면서 기계적으로 접속된 상태에서 장착되도록 되어 있다. 더욱이, 기체(51)상으로의 반도체소자(52)의 장착형식은 상기 형식에 한정되는 것이 아니라, 본 발명에 있어서는 TAB(tape automated bonding)방식, FCB(flip chip bonding)방식 등에 의해 기체(51)상에 반도체소자(52)를 본딩하고 장착할 수 있다. TAB방식은, 중앙부에 반도체소자(52)를 배열 설치할 수 있을 정도의 개구를 갖춘 테이프기판을 기체(51)로 하고, 기체(51)상에는 개구로 돌출하는 리드(핑거(finger) 리드)를 갖추며, 이 개구로 돌출한 리드에 반도체소자(52)의 외부단자(521)를 본딩하는 방식이다. 외부단자(521)와 리드 사이는 땜납범프전극, Au 범프전극 등의 범프전극을 개재시킨 열압착 본딩에 의해 전기적이면서 기계적으로 접속되도록 되어 있다. 반도체소자(52)의 본딩방식은 페이스업 방식, 페이스다운 방식의 어느 하나의 본딩방식을 사용해도 좋다. 또, FCB방식은, 플라스틱기판이나 세라믹스 기판 등의 기판(51)상에 리드배선을 배열 설치하고, 이 리드배선과 반도체소자(52)의 외부단자(521) 사이를 본딩하는 방식이다. 마찬가지로, 리드배선과 외부단자(521) 사이는 범프전극을 개재시켜 전기적이면서 기계적으로 접속되어 있다. 반도체소자(52)는 페이스다운 방식으로 본딩되도록 되어 있다.
본 발명의 제1실시형태에 따른 반도체장치(50)의 반도체소자(52)의 외부단자(521)와 기체(51)의 단자(511) 사이는 와이어(54)를 개재시켜 전기적으로 접속되어 있다. 와이어(54)로는, 예컨대 Au와이어, Al와이어 등을 실용적으로 사용할 수 있다.
수지밀봉체(55)는 기체(51) 표면상의 중앙부에서 반도체소자(52), 와이어(54) 및 기체(51)의 단자(511)를 기밀하게 밀봉하고, 이들을 외부환경으로부터 보호하도록 되어 있다. 이 수지밀봉체(55)는 후술하지만, 다이렉트(direct) 트랜스퍼 몰드법에 의해 성형되고, 예컨대 에폭시수지에 의해 형성되어 있다.
본 발명의 제1실시형태에 따른 반도체장치(50)에 있어서, 수지밀봉체(55) 상면의 중앙부분, 상세하게는 반도체소자(52)가 장착된 영역과 중복하는 영역내에서 반도체소자(52) 위쪽에 배열 설치된 凹부(550)는, 수지밀봉체(55) 일부를 제거하여 이 수지밀봉체(55)의 체적을 감소시키도록 되어 있다. 凹부(550)는 수지밀봉체(55)를 성형하는 다이렉트 트랜스퍼 몰드공정에 있어서, 수지밀봉금형(60)의 수지주입부(622)와 캐비티(621) 내부의 직결부분에 형성되고, 캐비티 내부로의 수지체(55A)의 충전량을 약간 감소시킴으로써 의도적으로 형성된 흔적이다(도 3 참조).
수지밀봉체(55)의 凹부(550)는 다른 부분보다도 수지밀봉체(550)의 두께가 얇게 되어 있다. 따라서, 凹부(550)는 다른 부분과 비교하여 반도체소자의 동작에서 발생하는 열을 외부로 방출하기 쉬워 「방열경로」로서 사용할 수 있다. 더욱이, 수지밀봉체(55)의 다른 부분에 있어서는 수지밀봉체(55)의 두께가 얇기 때문에, 수지밀봉체(55)의 전체적인 두께를 확보할 수 있어, 수지밀봉체(55)의 기계적 강도를 충분히 확보할 수 있다.
또, 수지밀봉체(55)에는 몰드 밀봉공정의 종료후에 수지밀봉금형(60)으로부터 이형시키는 이젝터 핀(602)의 흔적의 「凹부」가 존재하는 경우가 있지만, 본 발명의 제1실시형태에 따른 반도체장치(50)의 凹부(550)는 수지밀봉금형의 수지밀봉부(622)에 직결된 영역에 배열 설치되는 것으로 기본적으로 다른 것이다. 예컨대, 본 발명의 제1특징에 따른 반도체장치(50)의 凹부(550)의 평면형상은 이젝터 핀의 흔적의 「凹부」의 평면형상에 비해 크게 형성되어 있다.
이렇게 구성되는 본 발명의 제1실시형태에 따른 반도체장치(50)에 있어서는, 수지밀봉체(55)에 凹부(550)를 갖추고, 수지밀봉체(55)의 두께가 얇은 凹부(550)를 방열경로로 할 수 있기 때문에, 방열특성을 향상시킬 수 있다. 더욱이, 본 발명의 제1실시형태에 따른 반도체장치(50)에 있어서는, 수지밀봉체(55)의 凹부(550) 주위의 凸부에 의해 수지밀봉체(55)의 두께를 충분히 확보할 수 있기 때문에, 기계적 강도를 향상시킬 수 있다. 따라서, 도시하지 않은 실장기판 또는 실장장치에 반도체장치(50)를 실장할 때의 실장불량을 방지할 수 있기 때문에, 신뢰성이 높은 반도체장치(50)를 실현할 수 있다.
[수지밀봉금형의 구조 및 반도체 제조시스템의 구조]
수지밀봉금형의 구조
도 3에 나타낸 바와 같이, 본 발명의 제1실시형태에 따른 반도체장치(50)의 수지밀봉체(55)를 성형하는 수지밀봉금형(60)은 캐비티(621)와, 캐비티(621) 내부에 직결되어 캐비티(621) 내부를 충전할 정도의 수지체(55A)를 수납하는 수지주입부(622) 및, 수지주입부(622)에 수납된 수지체(55A)를 캐비티(621) 내부로 충전하는 푸셔(603)를 적어도 구비하여 구성되어 있다.
수지밀봉금형(60)은 도 3중 상측으로부터 하측을 향해, 상부틀 캐비티 블록(61), 하부틀 캐비티 블록(62), 하부틀 캐비티 베이스(63), 금형 베이스(64)의 각각을 순차 적층한 구조로 구성되어 있다.
상부틀 캐비티 블록(61)의 하면에는 기체(51)을 수납하는 기체 캐비티(610)가 배열 설치되어 있다.
하부틀 캐비티 블록(62)의 상면에 있어서 기체 캐비티(610)에 대향하는 영역에는 수지밀봉체(55)를 성형하기 위한 캐비티(621)가 배열 설치되어 있다. 하부틀 캐비티 블록(62)에 있어서 캐비티(621) 저면의 중앙부분에는 원통형상의 수지주입부(622)의 상단이 직결되어 있다. 이 수지주입부(622) 내부에는 그 상단과 하단의 사이를 미끄럼 이동하고 수지주입부(622)에 배열 설치된 수지체(55A)를 캐비티(621) 내부로 밀어 넣어 충전시키키 위한 전용의 압출부(押出部)로서의 푸셔(603)가 배열 설치되어 있다. 본 발명의 제1실시형태에 따른 수지밀봉금형(60)에 있어서 푸셔(603) 상단은 캐비티(621) 내부로 약간 돌출하도록 되어 있고, 상기 수지밀봉체(55)의 凹부(550)가 형성되도록 되어 있다. 수지주입부(622)의 내경에 푸셔(603)의 미끄럼 이동 스트로크량을 곱한 체적이 캐비티(621)의 내용적(內容積)과 거의 동등하게 되도록 되어 있다. 본 발명의 제1실시형태에 있어서 수지밀봉체(55)에 凹부(550)를 형성하는 부분만큼, 약간 캐비티(621)의 내용적에 비해 수지체(55A)의 체적을 적게 설정하든지 또는 캐비티(621)의 내용적에 비해 수지주입부(622)의 내용적을 적게 설정하고 있다. 즉, 수지주입부(622)는 캐비티(621)와는 별도로 배열 설치되고, 이 캐비티(621) 내부에 컬, 런너 및 수지 게이트를 개재시키지 않고 직접(다이렉트로) 수지체(55A)를 주입하여 충전하는 기능을 갖고 있다.
푸셔(603)는 하부틀 캐비티 블록(62)으로부터 금형 베이스(64)에 걸쳐 배열 설치된 박스(605)에 탄성체(604)를 개재시켜 장착되어 있고, 이 탄성체(604)에 의해 항상 수지주입부(622)의 하단으로 밀어 붙이도록 되어 있다. 탄성체(604)로는, 코일 스프링을 실용적으로 사용할 수 있다. 푸셔(603)는 플런저(71)와는 다른 독립된 부품으로서 구비되어 있고, 푸셔(603)의 곡면을 갖는 하단에 플런저(71)를 비체결로 연접시키며(마주 접하게 하며), 플런저(71)로 푸셔(603)를 위쪽으로 밀어 올림으로써, 푸셔(603)의 상단으로부터 수지주입부(622)에 배열 설치된 수지체(55A)를 캐비티(621) 내부로 충전할 수 있다.
하부틀 캐비티 블록(62)에는 상부틀 캐비티 블록(61)과의 위치정합을 행하는 파일럿 핀(pilot pin; 601) 및 캐비티(621)로부터 수지밀봉체(55)를 이형시키기 위한 이젝터 핀(602)이 더 배열 설치되어 있다. 이젝터 핀(602)은 수지주입부(622) 주위에 복수개, 예컨대 4개 배열 설치되어 있다. 이 이젝터 핀(602)의 수지밀봉체(55)를 밀어 내는 상측선단의 상면의 면적은 수지주입부(622)와 같이 수지체(55A)를 충전시킬 필요는 없고, 수지밀봉체(55)를 이형시킬 정도의 기능을 갖추고 있으면 좋기 때문에, 수지주입부(622)의 개구면적에 비해 작게 설정되어 있다.
이렇게 구성되는 본 발명의 제1실시형태에 따른 수지밀봉금형(60)에 있어서는, 캐비티(621) 내부에 직결된 수지주입부(622)와 수지체(55A)를 캐비티(621) 내부로 충전하는 푸셔(603)를 적어도 갖춤으로써, 상기 도 1 및 도 2에 나타낸 반도체장치(50)의 수지밀봉체(55)를 성형할 수 있고, 반도체장치(50)를 제조할 수 있다. 더욱이, 본 발명의 제1실시형태에 따른 수지밀봉금형(60)에서는, 수지체(55A)를 직접 충전시키는 푸셔(603)를 내부에 갖춤으로써, 수지밀봉금형(60) 내부로 무리하게 들어가도록 플런저(71)를 짜넣을 필요가 없게 되어, 푸셔(603)와 플런저(71)가 연접하도록 플런저(71)상에 수지밀봉금형(60)을 세트하는 것만으로 수지성형을 행할 수 있다.
반도체 제조시스템의 구조
동 도 3에 나타낸 바와 같이, 본 발명의 제1실시형태에 따른 반도체장치(50)의 수지밀봉체(55)를 성형하는 반도체 제조시스템(다이렉트 트랜스퍼 몰드장치; 70)은 상기 수지밀봉금형(60; 이 수지밀봉금형(60)은 탈착가능하다)과, 수지밀봉금형(60)의 푸셔(603)를 상하방향으로 구동하는 플런저(71), 플런저(71)를 구동하는 플런저 구동유닛(72), 수지밀봉금형(60)의 적어도 어느 한쪽의 상부틀 캐비티 블록(61) 또는 하부틀 캐비티 블록(62; 본 발명의 제1실시형태에 따른 반도체 제조시스템(70)에서는 하부틀 캐비티 블록(62))을 구동하는 금형 구동유닛(74) 및, 플런저 구동유닛(72) 및 금형 구동유닛(73)을 제어하는 제어유닛(73)을 적어도 구비하여 구축되어 있다.
플런저(71)는 상기와 같이 푸셔(603)에 비체결로 연접되고, 수지밀봉금형(60)에서는 푸셔(603)가 상하로 미끄럼 이동하도록 되어 있기 때문에, 수지체(55A)의 충전 스트로크를 푸셔(603)에 부여할 정도에 있어서 플런저(71)의 축방향길이를 짧게 할 수 있다. 그리고, 수지체(55A)의 충전시의 미끄럼 이동 저항이나 장착의 미묘한 오차에 의해 생기는 축방향으로부터 벗어나는 응력을 상기 수지밀봉금형(60)의 푸셔(603), 특히 푸셔(603) 하단의 곡면에서 완화하여 플런저(71)에는 축방향의 응력만이 가해지도록 되어 있다. 따라서, 플런저(71)의 기울기 등에 의한 파손을 방지할 수 있다. 더욱이, 수지밀봉금형(60)의 푸셔(603)는 탄성체(604)에 의해 항상 아래쪽방향으로 밀어 붙이고 있기 때문에, 수지체(55A)의 충전후에 플런저(71)를 후퇴시킬 때에 플런저(71)에는 응력이 거의 가해지는 일이 없어, 이 점으로부터도 플런저(711)의 기울기 등에 의한 파손을 방지할 수 있다.
플런저 구동유닛(72)과 금형 구동유닛(74) 각각으로는, 예컨대 공기압 실린더, 유압 실린터, 전동모터와 상승하강기구를 조합시킨 것 등을 실용적으로 사용할 수 있다. 제어유닛(73)은 플런저 구동유닛(72), 금형 구동유닛(74) 각각의 구동을 제어하기 위한 마이크로 프로세서, 메모리, 조작부 등을 적어도 갖추고 있다.
이렇게 구성되는 본 발명의 제1실시형태에 따른 반도체 제조시스템(70)에 있어서는, 상기 도 1 및 도 2에 나타낸 반도체장치(50)의 수지밀봉체(55)를 성형할 수 있고, 반도체장치(50)를 제조할 수 있다.
〔반도체장치의 제조방법〕
다음으로, 상기 반도체장치(50)의 제조방법(다이렉트 트랜스퍼 몰드방법)을 도 4a 및 도 4b를 이용하여 설명한다.
(1) 먼저 최초로, 수지밀봉금형(60)의 캐비티(621) 내부에 기체(51)의 적어도 일부 및 반도체소자(52)가 배열 설치되도록, 하부틀 캐비티 블록(62)의 표면상에 기체(51)을 탑재한다(도 4a 참조). 기체(51)상에는 이미 반도체소자(52)가 장착되고, 기체(51)의 단자(511)와 반도체소자(52)의 외부단자(521) 사이는 와이어(54)에 의해 전기적으로 접속된 상태에 있다. 본 발명의 제1실시형태에 있어서, 하부틀 캐비티 블록(62) 상면에 캐비티(621)가 배열 설치되어 있기 때문에, 반도체소자(52)를 하측으로 향한 상태에서 기체(51)가 하부틀 캐비티 블록(62)의 상면상에 탑재된다.
(2) 한편, 반도체소자(52)의 위쪽(동 도 4a중 하측방향), 특히 반도체소자(52)의 중앙부 위쪽에서 수지밀봉금형(60)의 캐비티(621)에 직결된 수지주입부(622) 내부에 캐비티(621) 내부를 충전할 정도의 수지체(55A)가 공급된다(동 도 4a 참조). 여기에서, 「반도체소자(52)의 중앙부 위쪽의 수지주입부(622)」라는 것은 반도체소자(52)의 상면과 대향하는 캐비티(621) 내벽의 중앙부분에 배열 설치된 수지주입부(622)와 동등한 의미로 사용된다. 또, 「캐비티(621) 내부를 충전할 정도의 수지체(55A)」라는 것은 반도체소자(52), 와이어(54) 등의 캐비티(621) 내부에 배치된 것의 체적을 뺀 캐비티(621)의 내부용적을 거의 다 메우는 체적을 갖는 수지체(55A)라는 의미로 사용되고 있다. 수지밀봉체(55)에는 凹부(550)를 형성하기 때문에, 수지체(55A)의 체적은 약간 적게 설정되어 있다. 수지체(55A)로는, 태블릿 또는 분말모양 수지를 실용적으로 사용할 수 있다. 또, 수지주입부(621) 내부에 수지체(55A)를 공급전 또는 후에, 도시하지 않은 가열히터에 의해 하부틀 캐비티 블록(62)이 가열되고, 하부틀 캐비터 블록(62)은 수지체(55A)를 용융할 수 있는 165℃∼185℃의 온도로 유지되어 있다.
(3) 상술한 도 3에 나타낸 금형 구동유닛(74) 및 제어유닛(73)을 사용하여 하부틀 캐비티 블록(62)을 상부틀 캐비티 블록(61)을 향해 상승시키고, 도 4a에 나타낸 바와 같이 상부틀 캐비티 블록(61)과 하부틀 캐비티 블록(62)의 조임을 행한다. 이 조임에 의해 상부틀 캐비티 블록(61)의 기체 캐비티(610) 내부에는 기체(51)가 수납된다.
(4) 수지밀봉금형(60)이 가열유지되고 있기 때문에, 수지체(55A)는 수지주입부(622)에서 용융되고, 이 수지체(55A)는 도 4b에 나타낸 바와 같이 푸셔(603)에 의해 수지주입부(622)로부터 캐비티(621) 내부로 충전된다. 푸셔(603)는 반도체 제조 시스템(70)의 플런저 구동유닛(72) 및 제어유닛(73)에 의해 플런저(71)에 의해 밀어 넣어진다. 푸셔(603)는, 예컨대 5MPa∼15MPa 정도의 압력으로 가압하면서 수지체(55A)를 캐비티(621) 내부로 유입시키면서 수지주입부(622)의 모든 수지체(55A)를 충분한 충전 스트로크로 캐비티(621) 내부로 유입시킬 수 있다. 더욱이, 푸셔(603)는 캐비티(621) 내부로 약간 돌출하도록 되어 있고, 凹부(550)를 형성하도록 되어 있다. 이 상태에서 40초∼180초간 정도 수지체(55A)를 계속 가열하고, 수지체(55A)를 경화시켜 기체(51)의 적어도 일부 및 반도체소자(52)를 밀봉하는 凹부(550)를 갖춘 수지밀봉체(55)를 형성한다.
(5) 이 후, 하부틀 캐비티 블록(62)을 금형 구동유닛(74) 및 제어유닛(73)에 의해 하강시키고, 하부틀 캐비티 블록(62)과 상부틀 캐비티 블록(61)을 풀어 수지밀봉체(55)가 성형된 반도체장치(50)를 수지밀봉금형(60)으로부터 이형시킨다. 이것은 이젝터 핀(602)에 의해 행할 수 있다.
이들 일련의 공정이 종료하면, 본 발명의 제1실시형태에 따른 반도체장치(50)의 제조(다이렉트 트랜스퍼 몰드공정)가 종료하여 반도체장치(50)를 완성시킬 수 있다.
이러한 본 발명의 제1실시형태에 따른 반도체장치(50)의 제조방법에 있어서는, 수지주입부(622)에 배치한 수지체(55A)를 캐비티(621) 내부에 충전하고, 이 충전된 수지체(55A) 전부를 수지밀봉체(55)의 형성에 사용하기 때문에, 불필요한 수지가 발생하지 않는다. 즉, 컬, 런너, 수지 게이트 각각이 존재하지 않기 때문에, 이들에 충전되는 불필요한 수지가 발생하지 않는다. 즉, 수지주입부(622)로부터 캐비티(621) 내부로 충전된 수지체(55A)가 모두 수지밀봉체(55)의 성형에 사용되고, 이 성형 직후의 수지밀봉체(55) 그 자체를 게이트 브레이크를 행할 필요가 없는 완성품으로서 취급할 수 있다. 따라서, 수지의 사용량을 감소시키면서 수지의 폐기물량을 감소시킬 수 있고, 게다가 수지체(55A)의 충전후의 처리작업(예컨대, 게이트 브레이크처리 등)을 감소시킬 수 있기 때문에, 반도체장치(55)의 제조비용을 대폭 삭감할 수 있다. 반도체장치(50)의 제조비용의 삭감은 더욱이 반도체장치(50)의 제품비용을 삭감할 수 있다.
더욱이, 본 발명의 제1실시형태에 따른 반도체장치(50)의 제조방법에 있어서는, 수지체(55A)의 캐비티(621) 내부의 충전후의 처리작업, 특히 게이트 브레이크처리작업을 없앨 수 있기 때문에, 수지밀봉체(55)의 박리, 균열 등의 발생이 없어진다. 따라서, 예컨대 외부환경에 대한 신뢰성을 향상시킬 수 있는 반도체장치(50)를 제조할 수 있기 때문에 반도체장치(50)의 제조상의 수율을 향상시킬 수 있다.
더욱이, 본 발명의 제1실시형태에 따른 반도체장치(50)의 제조방법에 있어서는, 수지주입부(622)에 배치된 수지체(55A) 전부를 수지주입부(622)가 비게 되는 충분한 충전 스트로크로 캐비티(621) 내부로 밀어 넣어 충전시켜 캐비티(621) 내부에 수지체(55A)를 균일하게 충전할 수 있으므로, 보이드 발생을 저감하면서, 수지밀봉체(55)와 기체(51) 사이의 접착력을 향상시킬 수 있어, 반도체장치(50)의 제조상의 수율을 향상시킬 수 있다.
더욱이, 본 발명의 제1실시형태에 따른 반도체장치(50)의 제조방법에 있어서는, 반도체소자(50) 위쪽의 수지주입부(622)로부터 수지체(55A)를 캐비티(621) 내부로 충전시키도록 했기 때문에, 런너나 수지 게이트를 통해 기체(51)상을 통과하는 수지체(55A)를 없앨 수 있다. 즉, 반도체장치(50)의 기체(51)상에는 게이트 브레이크를 조장하기 위한 금속부를 없앨 수 있다. 따라서, 이러한 금속부에 상당하는 부분만큼, 기체(51) 사이즈를 축소(금속부에 상당하는 부분에 단자(511)를 배열할 수 있고, 전체적으로 기체(51) 사이즈를 축소)할 수 있기 때문에, 소형화를 실현할 수 있는 반도체장치(50)의 제조방법을 제공할 수 있다. 더욱이, 상기 도 31에 나타낸 반도체장치의 제1몰드밀봉방법에 사용되는 금형 혹은 플레이트(20), 상기 도 32에 나타낸 반도체장치의 제2몰드밀봉방법에 사용되는 시트(21)가 불필요하게 되므로, 이들을 장착하기 위한 전용설비를 갖출 필요가 없게 되어 반도체장치(50)의 제조비용을 감소시킬 수 있다. 더욱이, 상기 도 33에 나타낸 반도체장치(50)의 제3몰드밀봉방법, 상기 도 34에 나타낸 반도체장치(50)의 제4몰드밀봉방법의 각각과 같이 기판(1), 판(10) 및 틀(24) 내부에 배열 설치한 특수한 수지주입구(22)나 수지충전구멍(23)을 본 발명의 제1실시형태에 따른 기체(51)에 배열 설치할 필요가 없기 때문에, 반도체장치(50)의 제조비용을 삭감할 수 있다. 게다가, 기체(51)에 이러한 수지주입구(22)나 수지충전구멍(23)을 배열 설치할 필요가 없고, 기체(51) 자체의 기계적 강도를 향상시킬 수 있기 때문에, 반도체장치(50)의 신뢰성을 향상시킬 수 있고, 반도체장치(50)의 제조상의 수율을 향상시킬 수 있다.
더욱이, 본 발명의 제1실시형태에 따른 반도체장치에 있어서는, 수지주입부(622)에 배열 설치된 수지체(55A) 전부를 반도체소자(52) 위쪽의 캐비티(621) 내부의 중앙부분(반도체소자(52)의 상면과 대향하는 캐비티(621) 내벽의 중앙부분)으로부터 캐비티(621) 내부의 주변부분을 향해 밀어 넣으면서 유입하여 충전시켜 캐비티(621) 내부에 수지체(55A)를 균일하게 충전할 수 있기 때문에, 보이드의 발생을 저감하고, 반도체장치(50)의 제조상의 수율을 향상시킬 수 있다.
더욱이, 본 발명의 제1실시형태에 따른 반도체장치(50)의 제조방법에 있어서는 반도체소자(52)의 중심부분으로부터 그 주위를 향해 복수개의 와이어(54)가 방사형상으로 본딩되어 있는 경우, 와이어(54)의 연재방향과 충전된 수지체(55A)의 충전방향을 일치(거의 평행하게 한다)시킬 수 있기 때문에, 와이어(54)의 연재방향과 교차하는 방향으로의 흐름(와이어(54)의 변형)에 기인하는 인접와이어(54)간의 단락을 방지할 수 있어 제조상의 수율을 향상시킬 수 있다.
<제2실시형태>
본 발명의 제2실시형태는, 본 발명의 제1실시형태에 따른 반도체장치(50)에 있어서, 수지밀봉체(55)의 형상을 바꾼 경우를 설명하는 것이다.
[반도체장치의 구조]
도 5에 나타낸 바와 같이 본 발명의 제2실시형태에 따른 반도체장치(50)는 본 발명의 제1실시형태에 따른 반도체장치(50)와 마찬가지로 기체(51)와 기체(51)상의 반도체소자(52)를 갖추고, 기체(51)의 적어도 일부 및 반도체소자(52)를 밀봉하고 반도체소자(52) 위쪽에 凸부(551)를 갖춘 수지밀봉체(55)를 구비하여 구축되어 있다. 기체(51), 반도체소자(52) 각각의 구성은 본 발명의 제1실시형태에 따른반도체장치(50)의 기체(51), 반도체소자(52) 각각의 구성과 마찬가지이기 때문에, 여기에서의 설명은 중복되므로 생략한다.
수지밀봉체(55)는 기체(51) 표면상의 중앙부에서 반도체소자(52), 와이어(54) 및 기체(51)의 단자(511)를 기밀하게 밀봉하여 이들을 외부환경으로부터 보호하도록 되어 있다. 이 수지밀봉체(55)는 본 발명의 제1실시형태에 따른 반도체장치(50)의 수지밀봉체(55)와 마찬가지로 다이렉트 트랜스퍼 몰드법에 의해 성형되고, 예컨대 에폭시계 수지에 의해 형성되어 있다.
본 발명의 제2실시형태에 따른 반도체장치(50)에 있어서, 수지밀봉체(55)의 상면의 중앙부분, 상세하게는 반도체소자(52)가 장착된 영역과 중복되는 영역내에서 반도체소자(52) 위쪽에 배열 설치된 凸부(551)는 수지밀봉체(55) 일부를 상면보다도 돌출시키고, 이 凸부(551)만을 다른 부품에 밀착시켜 凸부(551)를 제외한 수지밀봉체(55) 상면의 대부분과 다른 부품 사이에는 적당한 간극을 생성하도록 되어 있다. 여기에서, 「다른 부품」으로는, 반도체장치(50)를 실장하는 장치의 케이스, 반도체장치(50)상에 배열 설치되는 배선기판 등이 포함된다. 또, 후술하겠지만 본 발명의 제9실시형태 및 본 발명의 제10실시형태에 따른 반도체장치(50)와 같이 기체(51)의 이면(단자(522)와 동일표면)측에 반도체소자(52) 및 수지밀봉체(55)가 배열 설치되는 경우에 있어서, 「다른 부품」으로는 반도체장치(50) 자체를 실장하는 장치의 케이스, 배선기판 등이 포함된다. 더욱이, 「간극」이란 적어도 수지밀봉체(55)의 상면과 다른 부품 사이에 세정액, 공기 등이 흐를 정도의 간극이라는 의미로 사용된다. 본 발명의 제1실시형태에 따른 반도체장치(50)와 마찬가지로凸부(551)는 수지밀봉체(55)를 성형하는 다이렉트 트랜스퍼 몰드공정에 있어서 수지밀봉금형(60)의 수지주입부(622)와 캐비티(621) 내부의 직결부분에 형성되고, 캐비티(621) 내부로의 수지체(55A)의 충전량을 약간 증가시킴으로써 의도적으로 형성된 흔적이다(도 6 참조).
이렇게 구성되는 본 발명의 제2실시형태에 따른 반도체장치(50)에 있어서는, 수지밀봉체(55)에 凸부(551)를 갖추고, 이 凸부(551)를 방열경로로 사용할 수 있기 때문에, 방열특성을 향상시킬 수 있다. 특히, 본 발명의 제2실시형태에 따른 반도체장치(50)에 있어서는, 반도체소자(52) 위쪽에서 이 반도체소자(52)와 중복하는 위치에 凸부(551)를 갖추고 있기 때문에, 최단 방열경로(최소의 열저항)에 있어서 반도체소자(52)의 회로동작에서 발생한 열을 외부로 방출할 수 있다. 더욱이, 凸부(551)는 수지밀봉체(55)와 실장기판 혹은 실장장치 사이에 간극을 형성할 수 있고, 이 간극은 예컨대 반도체장치(50)의 실장후에 행해지는 세정공정이나 건조공정에 있어서, 세정액의 흐름이나 공기의 흐름을 양호하게 할 수 있다. 따라서, 제조상의 수율을 향상시킬 수 있어 실장불량을 감소시킬 수 있는 신뢰성이 높은 반도체장치(50)를 실현할 수 있다.
[반도체장치의 제조방법]
다음으로, 상기 반도체장치(50)의 제조방법(다이렉트 트랜스퍼 몰드방법)을 도 6을 이용하여 설명한다. 또, 본 발명의 제2실시형태에 따른 반도체장치(50)의 수지밀봉체(55)를 성형하는 수지밀봉금형의 제조 및 반도체 제조시스템의 구조는 본 발명의 제1실시형태에 따른 수지밀봉금형(60)의 구조 및 반도체 제조시스템(70)의 구조와 동일구조이기 때문에, 여기에서의 설명은 중복되므로 생략한다.
(1) 먼저 최초로, 상기 본 발명의 제1실시형태에 따른 반도체장치(50)의 제조방법과 마찬가지로 수지밀봉금형(60)의 캐비티(621) 내부에 기체(51)의 적어도 일부 및 반도체소자(52)가 배치되도록, 하부틀 캐비티 블록(62)의 표면상에 기체(51)를 탑재한다(상술한 도 4a 참조).
(2) 한편, 반도체소자(52)의 위쪽, 특히 반도체소자(52)의 중앙부 위쪽에 있어서, 수지밀봉금형(60)의 캐비티(621)에 직결된 수지주입부(622) 내부에 캐비티(621) 내부를 충전할 정도의 수지체(55A)가 공급된다. 수지밀봉체(55)에는 凸부(551)를 형성하기 때문에, 수지체(55A)의 체적은 약간 많게 설정되어 있다. 또, 하부틀 캐비티 블록(62)은 수지체(55A)를 용융할 수 있는 온도로 유지되어 있다.
(3) 상술한 도 4a에 나타낸 바와 같이, 상부틀 캐비티 블록(61)과 하부틀 캐비티 블록(62)의 조임을 행한 후, 용융된 수지체(55A)를 도 6에 나타낸 바와 같이 푸셔(603)에 의해 수지주입부(622)로부터 캐비티(621) 내부로 충전한다. 푸셔(603)는 적당한 압력으로 가압하면서 수지체(55A)를 캐비티(621) 내부로 유입시키면서 수지주입부(622)의 모든 수지체(55A)를 충분한 충전 스트로크로 캐비티(621) 내부로 유입시킬 수 있다. 더욱이, 캐비티(621) 내부의 용적보다도 수지체(55A)의 체적을 약간 많게 설정하고, 소정 충전압력에 도달하면 상술한 도 3에 나타낸 반도체 제조시스템(70)의 플런저 구동유닛(72)의 부하를 제어유닛(73)에 의해 검출하며, 캐비티(621) 내부에 도달하기 약간 직전에서 푸셔(603)의 충전동작이 정지되고, 凸부(551)가 형성되도록 되어 있다. 그리고, 수지체(55A)를 경화시키고, 기체(51)의 적어도 일부 및 반도체소자(52)를 밀봉하는 凸부(551)를 갖춘 수지밀봉체(55)를 형성할 수 있다.
(4) 이 후, 하부틀 캐비티 블록(62)과 상부틀 캐비티 블록(61)의 풀림을 행하고, 수지밀봉체(55)가 성형된 반도체장치(50)를 수지밀봉금형(60)으로부터 이형시킨다.
이들 일련의 공정이 종료하면, 본 발명의 제2실시형태에 따른 반도체장치(50)의 제조(다이렉트 트랜스퍼 몰드공정)가 종료하여 반도체장치(50)를 완성시킬 수 있다.
이러한 본 발명의 제2실시형태에 따른 반도체장치(50)의 제조방법에 있어서는, 본 발명의 제1실시형태에 따른 반도체장치(50)의 제조방법에서 얻어지는 효과와 동등한 효과를 얻을 수 있다.
<제3실시형태>
본 발명의 제3실시형태는, 본 발명의 제1실시형태에 따른 반도체장치(50)에 있어서, 기체(51)의 구조를 바꾼 경우를 설명하는 것이다.
[반도체장치의 구조]
도 7 및 도 8에 나타낸 바와 같이, 본 발명의 제3실시형태에 따른 반도체장치(50)는 본 발명의 제1실시형태에 따른 반도체장치(50)와 마찬가지로 기체(51)와, 기체(51)상의 반도체소자(52) 및, 기체(51)상의 반도체소자(52)를 밀봉하고 반도체소자(52) 위쪽에 凹부(550)를 갖춘 수지밀봉체(55)를 구비하여 구축되어 있다. 여기에서, 반도체소자(52)의 구성은 본 발명의 제1실시형태에 따른 반도체장치(50)의 반도체소자(52)의 구성과 마찬가지이기 때문에, 여기에서의 설명은 중복되므로 생략한다.
기체(51)는 본 발명에 따른 「기체」의 1구체예에 대응하는 것으로, 본 발명의 제3실시형태에 있어서 절연성의 기판(510)과, 기판(510)의 표면(도 7중, 상측표면)상에 배열 설치되어 중앙부에 반도체소자(52) 및 수지밀봉체(55)를 배열 설치하는 개구부(516H)를 갖춘 틀(516), 기판(510)과 틀(516) 사이의 접착층(515), 기판(510)의 표면(도 7중, 상측표면)상에 배열 설치된 단자(511) 및, 기판(510)의 이면(도 7중, 하측표면)상에 배열 설치된 단자(512)를 적어도 구비하여 구성되어 있다. 단자(511)는 틀(516)의 개구부(516H)내에 배열 설치되어 있다. 상세히 나타내고 있지 않지만, 단자(511)와 단자(512) 사이는 기판(510)을 관통하는 접속구멍 배선에 의해 전기적으로 접속되어 있다. 기판(510)으로는, 본 발명의 제1실시형태에 따른 반도체장치(50)와 마찬가지로 에폭시계 수지, 폴리이미드계 수지 등에 의해 형성된 플라스틱기판, 테이프기판, 세라믹스기판 등을 실용적으로 사용할 수 있다. 단자(511, 512)의 각각으로는, 예컨대 전기전도성이 우수한 Cu박막, Cu합금박막 또는 이들의 박막을 주체로 하는 복합막을 실용적으로 사용할 수 있다. 틀(516)로는, 예컨대 에폭시계 수지 등의 플라스틱, 세라믹스, 탄화실리콘, 필름, 테이프, 고무금속, 합금 등을 실용적으로 사용할 수 있다. 틀(516)은 반도체소자(52)를 외부응력으로부터 보호하는 기체(51)의 기계적 강도 및 반도체장치(50)의 전체적인 평탄성을 향상시키는 수지밀봉체(55)의 성형시의 댐(dam)으로서 사용하는 등의 기능을 갖고 있다. 접착제(515)로는, 예컨대 절연성의 수지접착제를 실용적으로 사용할 수 있다.
수지밀봉체(55)는 기본적으로는 본 발명의 제1실시형태에 따른 반도체장치(50)의 수지밀봉체(55)와 마찬가지로 상면의 중앙부에 凹부(550)를 갖추고 있지만, 수지밀봉체(55)의 주위측면이 틀(516)의 개구부(516H)의 내벽에 마주 접하고 있고, 이 개구부(516H) 내부에 수지밀봉체(55)가 배열 설치되도록 되어 있다. 더욱이, 수지밀봉체(55) 상면의 주변부분은 틀(516)의 상면과 동일평면이 되도록 높이를 일치시키고 있고, 반도체장치(50)는 전체적으로 수지밀봉체(55)의 단차가 완화된 凹凸이 적은 판모양으로 구성되어 있다(전체적으로 평탄화되어 있다). 수지밀봉체(55)의 중앙부의 凹부(550)는 틀(516)의 상면보다도 기판(510)측으로 움푹 패이도록 구성되어 있다. 이 수지밀봉체(55)는 본 발명의 제1실시형태에 따른 반도체장치(50)의 수지밀봉체(55)와 마찬가지로 다이렉트 트랜스퍼 몰드법에 의해 성형되고, 예컨대 에폭시계 수지에 의해 형성되어 있다.
이렇게 구성되는 본 발명의 제3실시형태에 따른 반도체장체(50)에 있어서는, 본 발명의 제1실시형태에 따른 반도체장치(50)에서 얻어지는 효과와 마찬가지의 효과를 얻을 수 있다.
[반도체장치의 제조방법]
다음으로, 상기 반도체장치(50)의 제조방법(다이렉트 트랜스퍼 몰드방법)을 도 9를 이용하여 설명한다. 또, 본 발명의 제3실시형태에 따른 반도체장치(50)의 수지밀봉체(55)를 성형하는 수지밀봉금형의 구조 및 반도체 제조시스템의 구조는본 발명의 제1실시형태에 따른 수지밀봉금형(60)의 구조 및 반도체 제조시스템(70)의 구조와 거의 동일구조이기 때문에, 여기에서의 설명은 중복되므로 생략한다.
(1) 먼저 최초로, 상기 본 발명의 제1실시형태에 따른 반도체장치(50)의 제조방법과 마찬가지로 수지밀봉금형(60)의 캐비티(621) 내부에 기체(51)의 적어도 일부 및 반도체소자(52)가 배열 설치되도록 하부틀 캐비티 블록(62)의 표면상에 기체(51)를 탑재한다(도 9 참조). 여기에서, 본 발명의 제3실시형태에 따른 반도체장치(50)에 있어서는 기체(51)에 틀(516)을 갖추고 있기 때문에, 캐비티(621)는 기체(51)의 기판(510)의 표면중앙부와 틀(516)의 개구부(516H)와 수지밀봉금형(60)의 하부틀캐비티 블록(62)의 상면으로 둘러싸인 영역내에 생성되어 있다. 즉, 기체(51)에 틀(516)을 갖춤으로써 하부틀 캐비티 블록(62)에는 본 발명의 제1실시형태에 따른 수지밀봉금형(60)의 하부틀 캐비티 블록(62)의 캐비티(621)와 같이 凹부를 갖출 필요는 없고, 하부틀 캐비티 블록(62)의 표면은 평탄한 표면으로 형성할 수 있다. 이와 같이 하부틀 캐비티 블록(62)의 표면을 평탄한 표면으로 형성함으로써, 수지밀봉금형(60)의 구조를 간이(簡易)하게 할 수 있고, 수지밀봉금형(60)의 제작비용을 삭감할 수 있다.
(2) 한편, 반도체소자(52)의 위쪽, 특히 반도체소자(52)의 중앙부 위쪽에서 수지밀봉금형(60)의 캐비티(621)에 직결된 수지주입부(622)의 내부에 캐비티(621) 내부를 충전할 정도의 수지체(55A)가 공급된다(도 9 참조). 수지밀봉체(55)에는 凹부(550)를 형성하기 때문에 수지체(55A)의 체적은 약간 적게 설정되어 있다. 또, 하부틀 캐비티 블록(62)은 수지체(55A)를 용융할 수 있는 온도로 유지되어 있다.
(3) 상부틀 캐비티 블록(61)과 하부틀 캐비티 블록(62)의 조임을 행한(도 9 참조) 후, 용융한 수지체(55A)를 푸셔(603)에 의해 수지주입부(622)로부터 캐비티(621) 내부로 충전한다. 푸셔(603)는 적당한 압력으로 가압하면서 수지체(55A)를 캐비티(621) 내부로 유입시키면서 수지주입부(622)의 모든 수지체(55A)를 충분한 충전 스트로크로 캐비티(621) 내부로 유입시킬 수 있다. 더욱이, 푸셔(603)는 캐비티(621) 내부로 약간 돌출하도록 되어 있고, 凹부(550)를 형성하도록 되어 있다. 그리고, 수지체(55A)를 경화시켜 기체(51)의 적어도 일부 및 반도체소자(52)를 밀봉하는 凹부(550)를 갖춘 수지밀봉체(55)를 형성할 수 있다(상술한 도 4b 참조).
(4) 이 후, 하부틀 캐비티 블록(62)과 상부틀 캐비티 블록(61)의 풀림을 행하고, 수지밀봉체(55)가 성형된 반도체장치(60)를 수지밀봉금형(60)으로부터 이형시킨다.
이들 일련의 공정이 종료하면, 본 발명의 제3실시형태에 따른 반도체장치(50)의 제조(다이렉트 트랜스퍼 몰드공정)가 종료하여 반도체장치(50)를 완성시킬 수 있다.
이러한 본 발명의 제3실시형태에 따른 반도체장치(50)의 제조방법에 있어서는, 본 발명의 제1실시형태에 따른 반도체장치(50)의 제조방법에서 얻어지는 효과와 동등한 효과를 얻을 수 있다.
더욱이, 본 발명의 제3실시형태에 따른 반도체장치(50)의 제조방법에 있어서는, 기체(51)에 개구부(516H)를 갖춘 틀(516)을 갖추었기 때문에, 이 틀(516)에 의해 수지밀봉체(55)의 성형을 행하는 캐비티(621)를 형성할 수 있으므로, 수지밀봉금형(60)의 구조를 간이하게 할 수 있다.
<제4실시형태>
본 발명의 제4실시형태는 본 발명의 제2실시형태에 따른 반도체장치(50)와 본 발명의 제3실시형태에 따른 반도체장치(50)를 조합시킨 경우를 설명하는 것이다.
[반도체장치의 제조]
도 10에 나타낸 바와 같이, 본 발명의 제4실시형태에 따른 반도체장치(50)는 본 발명의 제2실시형태에 따른 반도체장치(50)와 마찬가지로 기체(51)와, 기체(51)상의 반도체소자(52) 및, 기체(51)상에서 반도체소자(52)를 밀봉하고 반도체소자(52) 위쪽에 凸부(551)를 갖춘 수지밀봉체(55)를 구비하여 구축되어 있다. 여기에서, 반도체소자(52)의 구성은 본 발명의 제1실시형태에 따른 반도체장치(50)의 반도체소자(52)의 구성과 마찬가지이기 때문에, 여기에서의 설명은 중복되므로 생략한다.
기체(51)는 본 발명의 제3실시형태에 따른 반도체장치(50)의 기체(51)와 마찬가지로 절연성의 기판(510)과, 기판(510)의 표면(도 10중 상측표면)상에 배열 설치되고, 중앙부에 반도체소자(52) 및 수지밀봉체(55)를 배열 설치하는 개구부(516H)를 갖춘 틀(516), 기판(510)과 틀(516) 사이의 접착층(515), 기판(510)의 표면(도 10 중 상측표면)상에 배열 설치된 단자(511) 및, 기판(510)의 이면(도 10중 하측표면)상에 배열 설치된 단자(512)를 적어도 구비하여 구성되어 있다.
수지밀봉체(55)는 기본적으로는 본 발명의 제2실시형태에 따른 반도체장치(50)의 수지밀봉체(55)와 마찬가지로 상면의 중앙부에 凸부(551)를 갖추고 있지만, 본 발명의 제3실시형태에 따른 반도체장치(50)와 마찬가지로 수지밀봉체(55)의 주위측면이 틀(516)의 개구부(516H) 내벽에 마주 접하고 있고, 이 개구부(516H) 내부에 수지밀봉체(55)가 배열 설치되도록 되어 있다. 더욱이, 수지밀봉체(55) 상면의 주위부분은 틀(516)의 상면과 동일평면이 되도록 높이를 일치시키고 있고, 반도체장치(50)는 전체적으로 수지밀봉체(55)의 단차가 완화된 凹凸이 적은 판모양으로 구성되어 있다. 수지밀봉체(55)의 중앙부의 凸부(551)는 틀(516)의 상면보다도 돌출하도록 구성되어 있다. 이 수지밀봉체(55)는 본 발명의 제3실시형태에 따른 반도체장치(50)의 수지밀봉체(55)와 마찬가지로 다이렉트 트랜스퍼 몰드법에 의해 성형되고, 예컨대 에폭시계 수지에 의해 형성되어 있다.
이렇게 구성되는 본 발명의 제4실시형태에 따른 반도체장치(50)에 있어서는, 본 발명의 제2실시형태에 따른 반도체장치(50)에서 얻어지는 효과와, 본 발명의 제3실시형태에 따른 반도체장치(50)에서 얻어지는 효과를 조합시킨 효과를 얻을 수 있다.
[반도체장치의 제조방법]
본 발명의 제4실시형태에 따른 반도체장치(50)의 제조방법(다이렉트 트랜스퍼 몰드방법)은 본 발명의 제2실시형태에 따른 반도체장치(50)의 제조방법과 마찬가지로 상기 도 9에 나타낸 수지밀봉금형(60)의 캐비티(621) 내부에 충전되는 수지체(55A)를 약간 많게 설정하고, 소정의 충전압력에 도달한 시점에서 캐비티(621) 내부에 도달하기 약간 직전에서 푸셔(603)를 정지시키며, 凸부(551)를 형성하도록 하는 것뿐이고, 본 발명의 제3실시형태에 따른 반도체장치(50)의 제조방법과 마찬가지이기 때문에, 여기에서의 설명은 중복되므로 생략한다.
또, 본 발명의 제4실시형태에 따른 반도체장치(50)의 수지밀봉체(55)를 성형하는 수지밀봉금형의 구조 및 반도체 제조시스템의 구조는 본 발명의 제3실시형태에 따른 수지밀봉금형(60)의 구조 및 본 발명의 제1실시형태에 따른 반도체 제조시스템(70)의 구조와 거의 동일구조이기 때문에, 여기에서의 설명은 중복되므로 생략한다.
이러한 본 발명의 제4실시형태에 따른 반도체장치(50)의 제조방법에 있어서는, 본 발명의 제3실시형태에 따른 반도체장치(50)의 제조방법에서 얻어지는 효과와 동등한 효과를 얻을 수 있다.
<제5실시형태>
본 발명의 제5실시형태는, 본 발명의 제3실시형태에 따른 반도체장치(50)에 있어서, 기체(51)의 구조를 바꾼 경우를 설명하는 것이다.
도 11에 나타낸 바와 같이, 본 발명의 제5실시형태에 따른 반도체장치(50)는 본 발명의 제3실시형태에 따른 반도체장치(50)와 마찬가지로 기체(51)와, 기체(51)상의 반도체소자(52) 및, 기체(51)상에서 반도체소자(52)를 밀봉하고 반도체소자(52) 위쪽에 凹부(550)를 갖춘 수지밀봉체(55)를 구비하여 구축되어 있다. 여기에서, 반도체소자(52)의 구조는 본 발명의 제1실시형태에 따른 반도체장치(50)의 반도체소자(52)의 구조와 마찬가지이기 때문에, 여기에서의 설명은 중복되므로 생략한다.
기체(51)는 절연성의 기판(510)과, 기판(510)의 표면(도 11중 상측표면)상에 배열 설치되고 중앙부에 반도체소자(52) 및 수지밀봉체(55)를 배열 설치하는 개구부(518H)를 갖춘 틀(518), 기판(510)과 틀(518) 사이의 접착층(517), 기판(510)의 표면(도 11 중, 상측표면)상에 배열 설치된 단자(511) 및, 기판(510)의 이면(도 11중, 하측표면)상에 배열 설치된 단자(512)를 적어도 구비하여 구성되어 있다. 또, 틀(518)이 주로 수지밀봉체(55)를 형성할 때의 댐으로서 사용되고, 적당한 탄성률을 갖는 에폭시계 수지재료나 고무계 재료로 형성되는 경우에는 틀(518)을 기판(510)상에 도포하여 형성하기 때문에, 이 경우에는 기판(510)과 틀(518) 사이에 접착층(517)은 필요로 하지 않는다. 단자(511)는 틀(516)의 개구부(518H)내에 배열 설치되어 있다. 상세히 나타내고 있지 않지만, 단자(511)와 단자(512) 사이는 기판(510)을 관통하는 접속구멍 배선에 의해 전기적으로 접속되어 있다.
틀(518)은 본 발명의 제3실시형태에 따른 반도체장체(50)의 틀(516)과는 약간 다르게, 기판(510) 표면의 주변의 일부분에 기판(510) 표면의 주변부가 노출하도록 배열 설치되어 있다. 이 틀(518)은 「댐」으로서의 기능을 적어도 갖추고 있다. 여기에서 「댐」이란 수지밀봉체(55)의 성형시에 캐비티(621) 내부에 충전된 수지체(55A)의 수평방향의 유출을 저지하는 댐이라는 의미로 사용된다. 이 틀(518)로는, 상기와 같은 예컨대 에폭시계 수지 등의 플라스틱, 고무 등을 실용적으로 사용할 수 있고, 이러한 재료를 선택한 경우에는 도포법으로 형성되기 때문에 접착층(517)은 필요로 하지 않는다. 또, 틀(518)은 본 발명의 제3실시형태 또는 본 발명의 제4실시형태에 따른 반도체장치(50)의 틀(516)과 같이 금속, 합금 등으로 형성할 수 있고, 이 경우에는 접착층(517)이 필요하다. 접착층(517)으로는, 예컨대 절연성의 수지접착제를 실용적으로 사용할 수 있다.
수지밀봉체(55)는 기본적으로는 본 발명의 제3실시형태에 따른 반도체장치(50)의 수지밀봉체(55)와 마찬가지로 상면의 중앙부에 凹부(550)를 갖추고 있고, 수지밀봉체(55)의 주위측면이 틀(518)의 개구부(518H)의 내벽에 마주 접하며, 이 개구부(518H) 내부에 수지밀봉체(55)가 배열 설치되도록 되어 있다. 더욱이, 수지밀봉체(55) 상면의 주변부분은 틀(518) 상면과 동일평면이 되도록 높이를 일치시키고 있다. 수지밀봉체(55)의 중앙부의 凹부(550)는 틀(518)의 상면보다도 기판(510)측으로 움푹 패이도록 구성되어 있다. 이 수지밀봉체(55)는 본 발명의 제3실시형태에 따른 반도체장치(50)의 수지밀봉체(55)와 마찬가지로 다이렉트 트랜스퍼 몰드법에 의해 성형되고, 예컨대 에폭시계 수지에 의해 형성되어 있다.
이렇게 구성되는 본 발명의 제5실시형태에 따른 반도체장치(50)에 있어서는, 본 발명의 제3실시형태에 따른 반도체장치(50)에서 얻어지는 효과와 마찬가지의 효과를 얻을 수 있다.
또, 본 발명의 제5실시형태에 따른 반도체장치(50)의 수지밀봉체(55)를 성형하는 수지밀봉금형의 구조, 반도체 제조시스템의 구조, 제조방법의 각각은 본 발명의 제3실시형태에 따른 수지밀봉금형(60)의 구조, 반도체 제조시스템(70)의 구조, 제조방법의 각각과 거의 동일구조이기 때문에, 여기에서의 설명은 중복되므로 생략한다.
<제6실시형태>
본 발명의 제6실시형태는, 본 발명의 제4실시형태에 따른 반도체장치(50)에 있어서, 기체(51)의 구조를 바꾼 경우를 설명하는 것이다.
도 12에 나타낸 바와 같이 본 발명의 제6실시형태에 따른 반도체장치(50)는 본 발명의 제4실시형태에 따른 반도체장치(50)와 마찬가지로 기체(51)와, 기체(51)상의 반도체소자(52) 및, 기체(51)상에서 반도체소자(52)를 밀봉하고 반도체소자(52) 위쪽에 凸부(551)를 갖춘 수지밀봉체(55)를 구비하여 구축되어 있다. 여기에서, 반도체소자(52)의 구성은 본 발명의 제1실시형태에 따른 반도체장치(50)의 반도체소자(52)의 구성과 마찬가지이기 때문에, 여기에서의 설명은 중복되므로 생략한다.
기체(51)는 본 발명의 제5실시형태에 따른 반도체장치(50)와 마찬가지로 절연성의 기판(510)과, 기판(510)의 표면(도 12중 상측표면)상에 배열 설치되고 중앙부에 반도체소자(52) 및 수지밀봉체(55)를 배열 설치하는 개구부(518H)를 갖춘 틀(518), 기판(510)과 틀(518) 사이의 접착층(517), 기판(510)의 표면(도 12중 상측표면)상에 배열 설치된 단자(511) 및, 기판(510)의 이면(도 12중 하측표면)상에 배열 설치된 단자(512)를 적어도 구비하여 구성되어 있다. 단자(511)는 틀(516)의 개구부(518H)내에 배열 설치되어 있다. 상세히 나타내고 있지 않지만, 단자(511)와 단자(512) 사이는 기판(510)을 관통하는 접속구멍 배선에 의해 전기적으로 접속되어 있다.
틀(518)은 본 발명의 제5실시형태에 따른 반도체장치(50)의 틀(518)과 마찬가지로 「댐」으로서의 기능을 적어도 갖추고 있다. 본 발명의 제5실시형태에 따른 반도체장치(50)의 틀(518)에서 설명한 바와 같이, 틀(518) 재료의 선택에 따라서는 반드시 기판(510)과 틀(518) 사이의 접착층(517)은 필요로 하지 않는다.
수지밀봉체(55)는 기본적으로는 본 발명의 제4실시형태에 따른 반도체장치(50)의 수지밀봉체(55)와 마찬가지로 상면의 중앙부에 凸부(551)를 갖추고 있고, 수지밀봉체(55)의 주위측면이 틀(518)의 개구부(518H)의 내벽에 마주 접하며, 이 개구부(518H) 내부에 수지밀봉체(55)가 배열 설치되도록 되어 있다. 더욱이, 수지밀봉체(55)의 상면의 주변부분은 틀(518)의 상면과 동일평면이 되도록 높이를 일치시키고 있다. 수지밀봉체(55)의 중앙부의 凸부(551)는 틀(518)의 상면보다도 약간 돌출하도록 구성되어 있다. 이 수지밀봉체(55)는 본 발명의 제4실시형태에 따른 반도체장치(50)의 수지밀봉체(55)와 마찬가지로 다이렉트 트랜스퍼 몰드법에 의해 성형되고, 예컨대 에폭시계 수지에 의해 형성되어 있다.
이렇게 구성되는 본 발명의 제6실시형태에 따른 반도체장치(50)에 있어서는, 본 발명의 제4실시형태에 따른 반도체장치(50)에서 얻어지는 효과와 마찬가지의 효과를 얻을 수 있다.
또, 본 발명의 제6실시형태에 따른 반도체장치(50)의 수지밀봉체(55)를 성형하는 수지밀봉금형의 구조, 반도체 제조시스템의 구조, 제조방법의 각각은 본 발명의 제4실시형태에 따른 수지밀봉금형(60)의 구조, 반도체 제조시스템(70)의 구조, 제조방법의 각각과 거의 동일구조이기 때문에, 여기에서의 설명은 중복되므로 생략한다.
<제7실시형태>
본 발명의 제7실시형태는 본 발명의 제1실시형태에 따른 반도체장치(50)의 수지밀봉체(55)의 凹부(550)의 배치위치, 수지밀봉금형(60)의 수지주입부(622)의 배치위치 각각을 바꾼 경우를 설명하는 것이다.
[반도체장치의 구조]
도 13 및 도 14에 나타낸 바와 같이 본 발명의 제7실시형태에 따른 반도체장치(50)는 본 발명의 제1실시형태에 따른 반도체장치(50)와 마찬가지로 기체(51)와, 기체(51)상의 반도체소자(52) 및, 기체(51)상에서 반도체소자(52)를 밀봉하고 반도체소자(52)의 위쪽에 凹부(550)를 갖춘 수지밀봉체(55)를 구비하여 구축되어 있다. 여기에서, 반도체소자(52)의 구성, 기체(51)의 구성의 각각은 본 발명의 제1실시형태에 따른 반도체장치(50)의 반도체소자(52)의 구성, 기체(51)의 구성의 각각과 마찬가지이기 때문에, 여기에서의 설명은 중복되므로 생략한다.
수지밀봉체(55)는 기본적으로는 본 발명의 제1실시형태에 따른 반도체장치(50)의 수지밀봉체(55)의 凹부(550)와 마찬가지로 상면에 凹부(552)를 갖추고 있지만, 본 발명의 제7실시형태에 따른 반도체장치(50)의 凹부(552)는 수지밀봉체(55)의 상면의 중앙부분이 아니라 주변으로 벗어난 위치에 배열 설치되어 있다. 상세하게는, 凹부(552)는 반도체소자(52)가 장착된 영역과 일부가 중복되거나 전혀 중복되지 않는 영역에서 수지밀봉체(55)의 상면에 배열 설치되어 있다. 凹부(552)의 기본적인 기능은 凹부(550)와 마찬가지이다.
이렇게 구성되는 본 발명의 제7실시형태에 따른 반도체장치(50)에서는 본 발명의 제1실시형태에 따른 반도체장치(50)에서 얻어지는 효과와 동일한 효과를 얻을 수 있다.
더욱이, 본 발명의 제7실시형태에 따른 반도체장치(50)는 수지밀봉체(55)의 중심부분으로부터 그 주변부분으로 방사형상으로 와이어(54)가 연재하고 있는 경우가 아니라, 특정방향으로 와이어(54)가 연재하고 있는 경우에 특히 유효하다. 여기에서, 「특정방향」이란 기본적으로 수지체(55A)의 충전방향과 와이어(54)의 연재방향이 가능한 한 일치하는 방향이라는 의미로 사용된다. 예컨대, 도 14에 있어서 와이어(54)가 반도체소자(52)의 코너부에 집중하여 배열 설치되고, 이들 와이어(54)가 반도체소자(52)의 대각선에 따른 방향으로 연재하는 경우에는 동 도 14에 나타낸 바와 같이 수지밀봉체(55)의 좌측 위의 코너부에 凹부(552)를 배열 설치하면 수지체(55A)의 충전방향의 주벡터성분의 대부분은 와이어(54)의 연재방향과 거의 일치할 수 있다. 따라서, 와이어(54)의 연재방향과 교차하는 방향으로의 흐름에 기인하는 인접 와이어(54)간의 단락을 방지할 수 있고, 반도체장치(50)의 제조상의 수율을 향상시킬 수 있다.
[수지밀봉금형의 구조 및 반도체 제조시스템의 구조]
본 발명의 제7실시형태에 따른 반도체장치(50)의 성형에 사용하는 수지밀봉금형은 캐비티(621)의 저면의 중앙부분으로부터 벗어난 위치에 수지주입부(622)를 배열 설치한 점이 다를 뿐이고, 본 발명의 제1실시형태에 따른 수지밀봉금형(60)과 동일구조이기 때문에, 여기에서의 설명은 중복되므로 생략한다.
더욱이, 본 발명의 제7실시형태에 따른 반도체장치(50)를 제조하는 반도체 제조시스템(70)의 구조는 본 발명의 제1실시형태에 따른 반도체장치시스템(70)의 구조와 동일구조이기 때문에, 여기에서의 설명은 중복되므로 생략한다.
[반도체장치의 제조방법]
다음으로, 상기 반도체장치(50)의 제조방법(다이렉트 트랜스퍼 몰드방법)을 도 15a 및 도 15b를 이용하여 설명한다.
(1) 먼저 최초로, 수지밀봉금형(60)의 캐비티(621) 내부에 기판(51)의 적어도 일부 및 반도체소자(52)가 배치되도록 하부틀 캐비티 블록(62)의 표면상에 기체(51)를 탑재한다(도 15a 참조). 기체(51)상에는 이미 반도체소자(52)가 장착되고, 기체(51)의 단자(511)와 반도체소자(52)의 외부단자(521) 사이는 와이어(54)에 의해 전기적으로 접속된 상태에 있다.
(2) 한편, 반도체소자(52)의 위쪽(동 도 15a 중, 하측방향), 특히 반도체소자(52)의 중앙부로부터 벗어난 위쪽에 있어서 수지밀봉금형(60)의 캐비티(621)에 직결된 수지주입부(622)의 내부에 캐비티(621) 내부를 충전할 정도의 수지체(55A)가 공급된다(동 도 15a 참조). 여기에서 「반도체소자(52)의 중앙부로부터 벗어난 위쪽의 수지주입부(622)」란 반도체소자(52)의 상면과 대향하는 캐비티(621) 내벽에 있어서 캐비티(621)의 측벽에 가까운 영역에 배치된 수지주입부(622)」라는 의미로 사용된다. 그 외의 용어의 정의는 본 발명의 제1실시형태에 따른 반도체장치(50)의 제조방법에서 사용한 용어의 정의와 동등한 의미로 사용된다.
또, 수지주입부(621)의 내부에 수지체(55A)를 공급전 또는 후에 도시하지 않은 가열히터에 의해 하부틀 캐비티 블록(62)이 가열되어 하부틀 캐비티 블록(62)이 수지체(55A)를 용융할 수 있는 적당한 온도로 유지되어 있다.
(3) 상술한 도 3에 나타낸 금형 구동유닛(74) 및 제어유닛(73)을 사용하여 하부틀 캐비티 블록(62)을 상부틀 캐비티 블록(61)을 향하여 상승하게 하고, 도 15a에 나타낸 바와 같이 상부틀 캐비티 블록(61)과 하부틀 캐비티 블록(62)의 조임을 행한다. 이 조임에 의해 상부틀 캐비티 블록(61)의 기체 캐비티(610)의 내부에는 기체(51)가 수납된다.
(4) 수지밀봉금형(60)이 가열유지되고 있기 때문에, 수지체(55A)는 수지주입부(622)에서 용융되고, 이 수지체(55A)는 도 15b에 나타낸 바와 같이 푸셔(603)에 의해 수지주입부(622)로부터 캐비티(621) 내부로 충전된다. 푸셔(603)는 반도체 제조시스템(70)의 푸셔구동유닛(72) 및 제어유닛(73)에 의해 플런저(71)에 의해 밀어 넣어진다. 푸셔(603)는, 예컨대 적당한 압력으로 가압하면서 수지체(55A)를 캐비티(621) 내부로 유입시키고, 또한 수지주입부(622)의 모든 수지체(55A)를 충분한 충전스트로크로 캐비티(621) 내부로 유입시킬 수 있다. 더욱이, 푸셔(603)는 캐비티(621) 내부로 약간 돌출하도록 되어 있고, 凹부(552)를 형성하도록 되어 있다. 이 상태에서 수지체(55A)를 계속 가열하고, 수지체(55A)를 경화시켜 기체(51)의 적어도 일부 및 반도체소자(52)를 밀봉하는 凹부(552)를 갖춘 수지밀봉체(55)를 형성한다.
(5) 이 후, 하부틀 캐비티 블록(62)을 금형 구동유닛(74) 및 제어유닛(73)에 의해 강하시키고, 하부틀 캐비티 블록(62)과 상부틀 캐비티 블록(61)을 풀어 수지밀봉체(55)가 성형된 반도체장치(50)를 수지밀봉금형(60)으로부터 이형시킨다.
이들 일련의 공정이 종료하면, 본 발명의 제7실시형태에 따른 반도체장치(50)의 제조(다이렉트 트랜스퍼 몰드공정)가 종료하여 반도체장치(50)를 완성시킬 수 있다.
이러한 본 발명의 제7실시형태에 따른 반도체장치(50)의 제조방법에 있어서는, 본 발명의 제1실시형태에 따른 반도체장치(50)의 제조방법과 동등한 효과를 얻을 수 있다.
<제8실시형태>
본 발명의 제8실시형태는, 본 발명의 제7실시형태에 따른 반도체장치(50)에 있어서, 수지밀봉체(55)의 형상을 바꾼 경우를 설명하는 것이다.
[반도체장치의 구조]
도 16에 나타낸 바와 같이, 본 발명의 제8실시형태에 따른 반도체장치(50)는 본 발명의 제7실시형태에 따른 반도체장치(50)와 마찬가지로 기체(51)와, 기체(51)상의 반도체소자(52)를 구비하고, 기체(51)상에서 반도체소자(52)를 밀봉하며, 반도체소자(52) 위쪽에 凸부(553)를 갖춘 수지밀봉체(55)를 구비하여 구축되어 있다. 여기에서, 반도체소자(52)의 구성, 기체(51)의 구성의 각각은 본 발명의 제1실시형태에 따른 반도체장치(50)의 반도체소자(52)의 구성, 기체(51)의 구성의 각각과 마찬가지이기 때문에, 여기에서의 설명은 중복되므로 생략한다.
수지밀봉체(55)는 기본적으로는 본 발명의 제2실시형태에 따른 반도체장치(50)의 수지밀봉체(55)의 凸부(551)와 마찬가지로 상면에 凸부(553)를 갖추고 있지만, 본 발명의 제8실시형태에 따른 반도체장치(50)의 凸부(553)는 본 발명의 제7실시형태에 따른 반도체장치(50)의 凹부(552)와 마찬가지로 수지밀봉체(55) 상면의 중앙부분이 아니라 주변으로 벗어난 위치에 배열 설치되어 있다.
이렇게 구성되는 본 발명의 제8실시형태에 따른 반도체장치(50)에 있어서는, 본 발명의 제2실시형태 및 본 발명의 제7실시형태에 따른 반도체장치(50)에서 얻어지는 효과와 동일한 효과를 얻을 수 있다.
[반도체장치의 제조방법]
다음으로, 상기 반도체장치(50)의 제조방법(다이렉트 트랜스퍼 몰드방법)을 도 17을 이용하여 설명한다. 또, 본 발명의 제8실시형태에 따른 반도체장치(50)의 수지밀봉체(55)를 성형하는 수지밀봉금형의 구조 및 반도체 제조시스템의 구조는 본 발명의 제1실시형태에 따른 수지밀봉금형(60)의 구조 및 반도체 제조시스템(70)의 구조와 동일 구조이기 때문에, 여기에서의 설명은 중복되므로 생략한다.
(1) 먼저 최초로, 상기 본 발명의 제7실시형태에 따른 반도체장치(50)의 제조방법과 마찬가지로 수지밀봉금형(60)의 캐비티(621) 내부에 기체(51)의 적어도 일부 및 반도체소자(52)가 배치되도록 하부틀 캐비티 블록(62)의 표면상에 기체(51)를 탑재한다(상술한 도 15a 참조).
(2) 한편, 반도체소자(52) 위쪽, 특히 반도체소자(52)의 중앙부로부터 벗어난 위쪽에 있어서 수지밀봉금형(60)의 캐비티(621)에 직결된 수지주입부(622) 내부에 캐비티(621) 내부를 충전할 정도의 수지체(55A)가 공급된다. 수지밀봉체(55)에는 凸부(553)를 형성하기 때문에, 수지체(55A)의 체적은 약간 많게 설정되어 있다. 또, 하부틀 캐비티 블록(62)은 수지체(55A)를 용융할 수 있는 온도로 유지되어 있다.
(3) 상술한 도 15a에 나타낸 바와 같이, 상부틀 캐비티 블록(61)과 하부틀 캐비티 블록(62)의 조임을 행한 후, 용융된 수지체(55A)를 상술한 도 6에 나타낸 바와 같이 푸셔(603)에 의해 수지주입부(622)로부터 캐비티(621) 내부로 충전한다. 푸셔(603)는 적당한 압력으로 가압하면서 수지체(55A)를 캐비티(621) 내부로 유입시키고, 또 수지주입부(622) 전체의 수지체(55A)를 충분한 충전 스트로크로 캐비티(621) 내부로 유입시킬 수 있다. 더욱이, 수지밀봉금형(60)의 캐비티(621) 내부에 충전되는 수지체(55A)를 약간 많게 설정하고, 소정의 충전압력에 도달한 시점에서 캐비티(621) 내부에 도달하기 약간 직전에서 푸셔(603)를 정지시켜 凸부(553)를 형성하도록 되어 있다. 그리고, 수지체(55A)를 경화시켜 기체(51)의 적어도 일부 및 반도체소자(52)를 밀봉하는, 凸부(553)를 갖춘 수지밀봉체(55)를 형성할 수 있다.
(4) 이 후, 하부틀 캐비티 블록(62)과 상부틀 캐비티 블록(61)의 풀림을 행하고, 수지밀봉체(55)가 성형된 반도체장치(50)를 수지밀봉금형(60)으로부터 이형시킨다.
이들 일련의 공정이 종료하면, 본 발명의 제8실시형태에 따른 반도체장치(50)의 제조(다이렉트 트랜스퍼 몰드공정)가 종료하여 반도체장치(50)를 완성시킬 수 있다.
이러한 본 발명의 제8실시형태에 따른 반도체장치(50)의 제조방법에 있어서는, 본 발명의 제2실시형태에 따른 반도체장치(50)의 제조방법에서 얻어지는 효과와 동등한 효과를 얻을 수 있다.
<제9실시형태>
본 발명의 제9실시형태는, 본 발명의 제7실시형태에 따른 반도체장치(50)에 있어서, 기체(51)의 구조, 반도체소자(52)의 장착구조의 각각을 바꾼 경우를 설명하는 것이다.
[반도체장치의 구조]
도 18 및 도 19에 나타낸 바와 같이, 본 발명의 제9실시형태에 따른 반도체장치(50)는 본 발명의 제7실시형태에 따른 반도체장치(50)와 마찬가지로 기체(51)와, 기체(51)상의 반도체소자(52) 및, 기체(51)상에서 반도체소자(52)를 밀봉하고 반도체소자(52) 위쪽에 凹부(552)를 갖춘 수지밀봉체(55)를 구비하여 구축되어 있다. 여기에서, 반도체소자(52)의 구성은 본 발명의 제1실시형태에 따른 반도체장치(50)의 반도체소자(52)의 구성과 마찬가지이므로, 여기에서의 설명은 중복되므로 생략한다.
기체(51)는 중앙부에 반도체소자(52) 및 수지밀봉체(55)를 배열 설치하는 개구부(510H)를 갖춘 절연성 기판(510)과, 기판(510)의 표면(도 18중 상측표면)상의 거의 전역에 배열 설치된 방열판(519), 기판(510)과 방열판(519) 사이의 접착층(517), 기판(510)의 이면(도 18중 하측표면)상의 중앙부에 배열 설치된 단자(513) 및, 기판(510)의 이면상의 주변부에 배열 설치된 단자(512)를 적어도 구비하여 구성되어 있다. 단자(513)는 개구부(510H) 주연을 따라 배열 설치되어 있고, 기판(510)의 이면상의 도시하지 않은 배선을 통해 단자(512)와 전기적으로 접속되어 있다.
반도체소자(52)는 기판(510)의 개구부(510H) 영역내에 있어서, 방열판(519)의 이면상에 접착층(53)을 개재시켜 장착되어 있다. 즉, 반도체소자(52)는 상술한 제1실시형태에 따른 반도체장치(50)로부터 본 발명의 제8실시형태에 따른 반도체장치(50)의 각각과는 다르게, 주면(회로탑재면)을 실장면측(도 18중 하측)을 향해 장착하고 있다. 방열판(519)은 반도체소자(52)에 탑재된 회로의 동작에서 발생하는 열을 외부로 효율좋게 방출할 수 있도록 되어 있다. 본 발명의 제9실시형태에 있어서, 방열판(519)으로는, 예컨대 열전도성이 우수한 Cu판의 표면에 니켈(Ni) 도금층을 갖춘 것을 실용적으로 사용할 수 있다.
기판(510)은 개구부(510H)를 갖추고, 이 개구부(510H)의 영역내에 반도체소자(52)를 장착하고 있기 때문에, 본 발명의 제3실시형태 및 본 발명의 제4실시형태에 따른 반도체장치(50)의 틀(516)과 마찬가지로 적어도 댐(dam)으로서의 기능을 가지고 있다.
접착제(517)로는, 예컨대 절연성의 수지접착제를 실용적으로 사용할 수 있다.
수지밀봉체(55)는 기본적으로는 본 발명의 제7실시형태에 따른 반도체장치(50)의 수지밀봉체(55)와 마찬가지로 상면의 중앙부로부터 벗어난 위치에 凹부(552)를 갖추고 있고, 수지밀봉체(55)의 주위측면이 기판(510)의 개구부(510H) 내벽에 마주 접하며, 이 개구부(510H) 내부에 수지밀봉체(55)가 배열 설치되도록 되어 있다. 이 수지밀봉체(55)는 본 발명의 제3실시형태에 따른 반도체장치(50)의 수지밀봉체(55)와 마찬가지로 다이렉트 트랜스퍼 몰드법에 의해 성형되고, 예컨대 에폭시계 수지에 의해 형성되어 있다.
또, 본 발명의 제9실시형태에 따른 반도체장치(50)에 있어서는, 본 발명의 제1실시형태에 따른 반도체장치(50)의 수지밀봉체(55)와 같이 수지밀봉체(55) 중앙부분에 凹부(550)가 배열 설치되어도 좋다.
이렇게 구성되는 본 발명의 제9실시형태에 따른 반도체장치(50)에 있어서는, 본 발명의 제3실시형태에 따른 반도체장치(50)에서 얻어지는 효과와 마찬가지의 효과를 얻을 수 있다.
[반도체장치의 제조방법]
다음으로, 상기 반도체장치(50)의 제조방법(다이렉트 트랜스퍼 몰드방법)을 도 20a 및 도 20b를 이용하여 설명한다. 또, 본 발명의 제9실시형태에 따른 반도체장치(50)의 수지밀봉체(55)를 성형하는 수지밀봉금형의 구조 및 반도체 제조시스템의 구조는 본 발명의 제1실시형태에 따른 수지밀봉금형(60)의 구조 및 반도체 제조시스템(70)의 구조와 거의 동일구조이기 때문에, 여기에서의 설명은 중복되므로 생략한다.
(1) 먼저 최초로, 상기 본 발명의 제1실시형태에 따른 반도체장치(50)의 제조방법과 마찬가지로 수지밀봉금형(60)의 캐비티(621) 내부에 기체(51)의 적어도 일부 및 반도체소자(52)가 배치되도록 하부틀 캐비티 블록(62)의 표면상에 기체(51)를 탑재한다(도 20a 참조). 여기에서, 본 발명의 제9실시형태에 따른 반도체장치(50)에 있어서는, 기체(51)에 기판(510)의 개구부(510H) 및 방열판(519)을 갖추고 있기 때문에, 캐비티(621)는 기체(51)의 기판(510)의 이면 중앙부와, 기체(51)의 개구부(510H), 방열판(519)의 이면중앙부 및, 수지밀봉금형(60)의 하부틀 캐비티 블록(62) 상면으로 둘러싸인 영역내에 생성되어 있다.
(2) 한편, 반도체소자(52)의 위쪽(도 20a중 하측), 특히 반도체소자(52) 중앙부로부터 벗어난 위치의 위쪽에 있어서 수지밀봉금형(60)의 캐비티(621)에 직결된 수지주입부(622) 내부에 캐비티(621) 내부를 충전할 정도의 수지체(55A)가 공급된다(도 20a 참조). 수지밀봉체(55)에는 凹부(552)를 형성하기 때문에, 수지체(55A)의 체적은 약간 적게 설정되어 있다. 또, 하부틀 캐비티 블록(62)은 수지체(55A)를 용융할 수 있는 온도로 유지되어 있다.
(3) 상부틀 캐비티 블록(61)과 하부틀 캐비티 블록(62)의 조임을 행한(도 20a 참조) 후, 용융된 수지체(55A)를 푸셔(603)에 의해 수지주입부(622)로부터 캐비티(621) 내부로 충전한다. 푸셔(603)는 적당한 압력으로 가압하면서 수지체(55A)를 캐비티(621) 내부로 유입시키고, 또 수지주입부(622) 전체의 수지체(55A)를 충분한 충전 스트로크로 캐비티(621) 내부로 유입시킬 수 있다. 더욱이, 푸셔(603)는 캐비티(621) 내부로 약간 돌출하도록 되어 있고, 凹부(552)를 형성하도록 되어 있다. 그리고, 수지체(55A)를 경화시켜 기체(51)의 적어도 일부 및 반도체소자(52)를 밀봉하는 凹부(552)를 갖춘 수지밀봉체(55)를 형성할 수 있다(상술한 도 20b 참조).
(4) 이 후, 하부틀 캐비티 블록(62)과 상부틀 캐비티 블록(61)의 풀림을 행하고, 수지밀봉체(55)가 성형된 반도체장치(50)를 수지밀봉금형(60)으로부터 이형시킨다.
이들 일련의 공정이 종료하면, 본 발명의 제9실시형태에 따른 반도체장치(50)의 제조(다이렉트 트랜스퍼 몰드공정)가 종료하여 반도체장치(50)를 완성시킬 수 있다.
이러한 본 발명의 제9실시형태에 따른 반도체장치(50)의 제조방법에 있어서는, 본 발명의 제1실시형태에 따른 반도체장치(50)의 제조방법에서 얻어지는 효과와 동등한 효과를 얻을 수 있다.
<제10실시형태>
본 발명의 제10실시형태는, 본 발명의 제8실시형태에 따른 반도체장치(50)와 본 발명의 제9실시형태에 따른 반도체장치(50)를 조합시킨 경우를 설명하는 것이다.
[반도체장치의 구조]
도 21에 나타낸 바와 같이, 본 발명의 제10실시형태에 따른 반도체장치(50)는 본 발명의 제9실시형태에 따른 반도체장치(50)와 마찬가지로 기체(51)와, 기체(51)상의 반도체소자(52)를 구비하고, 본 발명의 제8실시형태에 따른 반도체장치(50)와 마찬가지로, 기체(51)상에서 반도체소자(52)를 밀봉하고, 반도체소자(52) 위쪽에 凸부(553)를 갖춘 수지밀봉체(55)를 구비하여 구축되어 있다. 여기에서, 기체(51)의 구성, 반도체소자(52)의 구성은 각각 본 발명의 제9실시형태에 따른 반도체장치(50)의 기체(51)의 구성, 반도체소자(52)의 구성 각각과 마찬가지이기 때문에, 여기에서의 설명은 중복되므로 생략한다.
또, 본 발명의 제10실시형태에 따른 반도체장치(50)에 있어서는, 본 발명의 제2실시형태에 따른 반도체장치(50)의 수지밀봉체(55)와 같이 반도체소자(52)의 중앙부 위쪽에 凸부(551)를 갖춘 수지밀봉체(55)를 형성할 수 있다.
[반도체장치의 제조방법]
본 발명의 제10실시형태에 따른 반도체장치(50)의 제조방법(다이렉트 트랜스퍼 몰드방법)은 도 22에 나타낸 바와 같이, 상기 도 20b에 나타낸 수지밀봉금형(60)의 푸셔(603)를 캐비티(621) 내부로 도달하기 약간 직전에서 정지시켜 凸부(553)를 형성하도록 한 것뿐이고, 본 발명의 제9실시형태에 따른 반도체장치(50)의 제조방법과 마찬가지이기 때문에, 여기에서의 설명은 중복되므로 생략한다.
또, 본 발명의 제10실시형태에 따른 반도체장치(50)의 수지밀봉체(55)를 성형하는 수지밀봉금형(60)의 구조 및 반도체 제조시스템의 구조는 본 발명의 제9실시형태에 따른 수지밀봉금형(60)의 구조 및 본 발명의 제1실시형태에 따른 반도체 제조시스템(70)의 구조와 거의 동일구조이기 때문에, 여기에서의 설명은 중복되므로 생략한다.
이러한 본 발명의 제10실시형태에 따른 반도체장치(50)의 제조방법에 있어서는, 본 발명의 제9실시형태에 따른 반도체장치(50)의 제조방법에서 얻어지는 효과와 동등한 효과를 얻을 수 있다.
더욱이, 본 발명의 제10실시형태에 따른 반도체장치(50)에 있어서는, 반도체장치(50)의 수지밀봉체(55)에 凸부(553; 또는 凸부(551))를 갖추고, 이 凸부(553)를 방열경로로 사용할 수 있기 때문에, 방열특성을 향상시킬 수 있다. 더욱이, 凸부(553)는 수지밀봉체(55)와 실장기판(예컨대, 이 반도체장치(50)를 실장하는 실장기판) 또는 실장장치 사이에 간극을 형성할 수 있는데, 이 간극은 예컨대 반도체장치(50)의 실장후에 행해지는 세정공정이나 건조공정에서 세정액의 흐름이나 공기의 흐름을 양호하게 할 수 있다. 따라서, 제조상의 수율을 향상시킬 수 있고, 실장불량을 감소시킬 수 있는 신뢰성이 높은 반도체장치(50)를 실현할 수 있다.
<제11실시형태>
본 발명의 제11실시형태는, 본 발명의 제1실시형태 내지 본 발명의 제10실시형태에 따른 각각의 수지밀봉금형(60)의 구조를 바꾼 경우를 설명하는 것이다.
[수지밀봉금형의 구조]
도 23에 나타낸 바와 같이, 본 발명의 제11실시형태에 따른 수지밀봉금형(60)은 기본적으로는 본 발명의 제1실시형태에 따른 수지밀봉금형(60)과 마찬가지로 캐비티(621)와, 캐비티(621) 내부에 직결되어 캐비티(621) 내부를 충전할 정도의 수지체(55A)를 수납하는 수지주입부(622) 및, 수지주입부(622)에 수납된 수지체(55A)를 캐비티(621) 내부로 충전하는 푸셔(603)를 적어도 구비하고, 더욱이 캐비티(621) 내부의 공기를 배출하는 에어 벤트(air vent; 623)를 구비하여 구성되어 있다.
에어 벤트(623)는, 하부틀 캐비티 블록(62)의 상면에 있어서 캐비티(621)로부터 하부틀 캐비티 블록(62)의 측면에 이르는 통기구로서 배열 설치되어 있다. 또, 에어 벤트(623)는 상부틀 캐비티 블록(61)에 배열 설치해도 좋다. 또한, 에어 벤트(623)는 본 발명의 제3실시형태에 따른 수지밀봉금형(60)과 같이 하부틀 캐비티 블록(62)의 상면이 평탄한 경우에도 배열 설치할 수 있다.
더욱이, 본 발명의 제11실시형태에 따른 수지밀봉금형(60)에 있어서는, 푸셔(603)의 하단측(下端側; 도 23중 하측)에 푸셔(603)의 충전 스트로크를 제어하는 스토퍼(stopper)부(603)가 배열 설치되어 있다. 스토퍼부(603S)는 푸셔(603)의 직경 및 수지주입부(622)의 내경보다도 큰 직경을 갖고 있고, 하부틀 캐비티블록(62)의 하면에 마주 접한 단계에서 이 이상 캐비티(621)측으로 푸셔(603)를 미끄럼 이동시키지 않도록 되어 있다.
이렇게 구성되는 본 발명의 제11실시형태에 따른 수지밀봉금형(60)에 있어서는, 푸셔(603)에 스토퍼부(603S)를 갖춤으로써 푸셔(603)의 충전 스트로크를 기계적으로 제어할 수 있다. 즉, 조작미스 등에 의한 푸셔(603)의 선단이 캐비티(621) 내부로 필요 이상으로 무리하게 들어가는 것을 방지할 수 있고, 반도체소자(52)나 상부틀 캐비티 블록(61)에 부딪쳐 반도체장치(50)나 수지밀봉금형(60)의 손상, 파괴 등이 발생하는 것을 방지할 수 있다. 따라서, 반도체장치(50)의 제조상의 수율을 향상시킬 수 있다. 더욱이, 반도체 제조시스템(70)에 있어서는 수지밀봉금형(60)의 손상, 파괴 등에 의한 가동 정지를 없앨 수 있기 때문에, 가동효율을 향상시킬 수 있다.
<제12실시형태>
본 발명의 제12실시형태는, 본 발명의 제11실시형태에 따른 수지밀봉금형(60)에 있어서 수지주입부를 복수 배열 설치한 경우를 설명하는 것이다.
[수지밀봉금형의 구조]
도 24에 나타낸 바와 같이, 본 발명의 제12실시형태에 따른 수지밀봉금형(60)은 기본적으로는 본 발명의 제11실시형태에 따른 수지밀봉금형(60)과 마찬가지로 캐비티(621)와, 캐비티(621) 내부에 직결되어 캐비티(621) 내부의 절반을 충전할 정도의 수지체(55B, 55C)를 각각 수납하는 복수의 수지주입부(622A, 622B), 수지주입부(622A)에 수납된 수지체(55B)를 캐비티(621) 내부로 충전하는 푸셔(603A) 및, 수지주입부(622B)에 수납된 수지체(55C)를 캐비티(621) 내부로 충전하는 푸셔(603B)를 적어도 갖추고, 더욱이 캐비티(621) 내부의 공기를 배출하는 에어 벤트(623)를 구비하여 구성되어 있다.
수지주입부(622A, 622B)는 캐비티(621)의 중앙부분, 상세하게는 캐비티(621) 내부에 수지체(55B, 55C)를 균일하게 충전할 수 있는 위치에 배열 설치되어 있다. 구체적으로는, 수지주입부(622A)는 캐비티(621)의 좌측 반에 균일하게 수지체(55B)를 충전할 수 있도록 캐비티(621)의 좌측 반의 중앙부에 배열 설치되고, 수지주입부(622B)는 캐비티(621)의 우측 반에 균일하게 수지체(55C)를 충전할 수 있도록 캐비티(621)의 우측 반의 중앙부에 배열 설치되어 있다.
푸셔(603A, 603B)의 각각에는, 본 발명의 제11실시형태에 따른 수지밀봉금형(60)과 마찬가지로 스토퍼부(603S)가 배열 설치되어 있다.
이렇게 구성되는 본 발명의 제12실시형태에 따른 수지밀봉금형(60)에 있어서는, 본 발명의 제11실시형태에 따른 수지밀봉금형(60)에서 얻어지는 효과와 마찬가지의 효과를 얻을 수 있다.
더욱이, 본 발명의 제12실시형태에 따른 수지밀봉금형(60)에 있어서는, 특히 수지밀봉체(55)의 체적이 큰 반도체장치(50), 구체적으로는 기체(51)상에 복수의 반도체소자(52)를 장착하는 멀티칩모듈 구조의 반도체장치의 수지밀봉체의 성형에 호적하다.
<그 외 실시형태>
본 발명은 상기 복수의 실시형태에 의거 기재했지만, 이 개시의 일부를 이루는 논술 및 도면은 본 발명을 한정하는 것이라고 이해해서는 않된다. 이 개시로부터 당업자에게는 여러 가지 대체 실시형태, 실시예 및 운용기술이 명백해질 것이다.
예컨대, 상기 복수 실시형태는 기판(510)을 적어도 포함하는 기판(51)상에 반도체소자(52)를 장착한 반도체장치(50)와, 이 반도체장치(50)의 수지밀봉체(55)를 성형하는 수지밀봉금형(60), 수지밀봉체(55)를 성형하는 반도체 제조시스템(70) 및, 반도체장치(50)의 제조방법에 대해 설명했지만, 본 발명은 리드 프레임을 기체(51)로 하여 거기에 반도체소자(52)를 장착한 반도체장치(50)와, 이 반도체장치(50)의 수지밀봉체(55)를 성형하는 수지밀봉금형(60), 수지밀봉체(55)를 성형하는 반도체 제조시스템(70) 및, 반도체장치(50)의 제조방법에 적용할 수 있다.
더욱이, 본 발명은 반도체장치(50)의 수지밀봉체(55)의 凹부(550, 552) 또는 凸부(551, 553)의 각각을 2개 이상 복수개 배열 설치해도 좋다.
더욱이, 상기 본 발명의 제12실시형태에 따른 수지밀봉금형(60)은 2개의 수지주입부(622A, 622B)를 배열 설치했지만, 본 발명은 수지밀봉금형(60)에 3개 이상의 수지주입부를 배열 설치해도 좋다.
이와 같이, 본 발명은 여기에서는 기재하고 있지 않은 여러 가지 실시형태 등을 포함하는 것은 물론이다. 따라서, 본 발명의 기술적 범위는 상기의 타당한 특허청구범위에 따른 발명특정사항에 따라서만 정해지는 것이다.
본 발명은 수지밀봉체를 형성할 때의 쓸데없는 수지를 없애 제조비용을 저가로 할 수 있는 반도체장치의 제조방법을 제공할 수 있다.
더욱이, 본 발명은 수지밀봉체의 벗겨짐, 와이어간의 단락 등을 발생시키지 않는 신뢰성이 높은 반도체장치를 제조할 수 있어, 제조상의 수율을 향상시킬 수 있는 반도체장치의 제조방법을 제공할 수 있다.
더욱이, 본 발명은 기판 두께에 오차가 존재하고 있어도 수지밀봉체를 형성할 때에 기판 쪼개짐이나 수지누출을 발생시키지 않는 반도체장치의 제조방법을 제공할 수 있다.
더욱이, 본 발명은 상기 반도체장치의 제조방법을 실현할 수 있는 수지밀봉금형을 제공할 수 있다.
더욱이, 본 발명은 상기 반도체장치의 제조방법을 실현할 수 있는 반도체 제조시스템을 제공할 수 있다.
더욱이, 본 발명은 소형화를 실현할 수 있는 반도체장치를 제공할 수 있다.
더욱이, 본 발명은 실장불량을 감소시킬 수 있는 신뢰성이 높은 반도체장치를 제공할 수 있다.
더욱이, 본 발명은 방열특성이 우수한 신뢰성이 높은 반도체장치를 제공할 수 있다.

Claims (7)

  1. (1) 수지밀봉금형의 캐비티 내부에 적어도 반도체소자를 배치하는 공정과,
    (2) 상기 캐비티 내부에 직결된 수지주입부에 상기 캐비티 내부를 충전할 정도의 수지체를 배치하는 공정 및,
    (3) 상기 수지주입부로부터 수지체를 캐비티 내부로 충전하고, 상기 반도체소자를 밀봉하는 수지밀봉체를 형성함과 더불어 상기 캐비티와 상기 수지주입부 사이의 상기 수지밀봉체의 일부에 凹부를 형성하는 공정을 적어도 구비한 것을 특징으로 하는 반도체장치의 제조방법.
  2. (1) 수지밀봉금형의 캐비티 내부에 적어도 기체 및 이 기체상의 반도체소자를 배치하는 공정과,
    (2) 상기 반도체소자의 위쪽에서 상기 캐비티 내부에 직결된 수지주입부에 상기 캐비티 내부를 충전할 정도의 수지체를 배치하는 공정 및,
    (3) 상기 수지주입부로부터 수지체를 캐비티 내부로 충전하고, 상기 기체의 적어도 일부 및 상기 반도체소자를 밀봉하는 수지밀봉체를 형성함과 더불어 상기 캐비티와 상기 수지주입부 사이의 상기 수지밀봉체의 일부에 凹부를 형성하는 공정을 적어도 구비한 것을 특징으로 하는 반도체장치의 제조방법.
  3. (1) 수지밀봉금형의 캐비티 내부에 적어도 기체 및 이 기체상의 반도체소자를 배치하는 공정과,
    (2) 상기 반도체소자의 상면과 대향하는 상기 캐비티 내벽의 중앙부분에 배열 설치되고, 상기 캐비티 내부에 직결된 수지주입부에, 상기 캐비티 내부를 충전할 정도의 수지체를 배치하는 공정 및,
    (3) 상기 수지주입부로부터 수지체를 캐비티 내부로 충전하고, 상기 기체의 적어도 일부 및 상기 반도체소자를 밀봉하는 수지밀봉체를 형성함과 더불어 상기 캐비티와 상기 수지주입부 사이의 상기 수지밀봉체의 일부에 凹부를 형성하는 공정을 적어도 구비한 것을 특징으로 하는 반도체장치의 제조방법.
  4. 캐비티와,
    상기 캐비티 내부에 직결되어 상기 캐비티 내부를 충전할 정도의 수지체를 수납하는 수지주입부 및,
    상기 수지주입부에 수납된 수지체를 상기 캐비티 내부로 충전하는 푸셔를 구비하고,
    상기 푸셔의 상부는 캐비티 내부로 돌출하도록 되어 있으며, 상기 수지체에 凹부를 형성하는 것을 특징으로 하는 수지밀봉금형.
  5. 캐비티와,
    상기 캐비티 내부에 직결되어 상기 캐비티 내부를 충전할 정도의 수지체를 수납하는 수지주입부,
    상기 수지주입부에 수납된 수지체를 상기 캐비티 내부로 충전하는 푸셔를 갖추고, 상기 푸셔의 상부는 캐비티 내부로 돌출하도록 되어 있으며, 상기 수지체에 凹부를 형성하는 수지밀봉금형,
    상기 수지밀봉금형의 푸셔를 구동하는 플런저,
    상기 플런저를 구동하는 플런저 구동유닛 및,
    상기 플런저 구동유닛을 제어하는 제어유닛을 구비한 것을 특징으로 하는 반도체 제조시스템.
  6. 기체와,
    상기 기체상의 반도체소자 및,
    상기 기체상에서 반도체소자를 밀봉하고, 상기 반도체소자의 위쪽에 凹부를 갖춘 수지밀봉체를 구비하고,
    상기 凹부는 상기 반도체소자가 장착된 영역과 상기 수지밀봉체의 중앙부가 중복하는 영역에 배열 설치되는 것을 특징으로 하는 반도체장치.
  7. 기체와,
    상기 기체상의 반도체소자 및,
    상기 기체의 적어도 일부 및 반도체소자를 밀봉하고, 상기 반도체소자의 위쪽에 凸부를 갖춘 수지밀봉체를 구비한 것을 특징으로 하는 반도체장치.
KR10-2001-0026772A 2000-05-17 2001-05-16 반도체장치, 반도체장치의 제조방법, 수지밀봉금형 및 반도체 제조시스템 KR100435051B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000145453A JP2001326238A (ja) 2000-05-17 2000-05-17 半導体装置、半導体装置の製造方法、樹脂封止金型及び半導体製造システム
JP2000145453 2000-05-17

Publications (2)

Publication Number Publication Date
KR20010090606A KR20010090606A (ko) 2001-10-18
KR100435051B1 true KR100435051B1 (ko) 2004-06-12

Family

ID=18651959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0026772A KR100435051B1 (ko) 2000-05-17 2001-05-16 반도체장치, 반도체장치의 제조방법, 수지밀봉금형 및 반도체 제조시스템

Country Status (4)

Country Link
US (2) US6498055B2 (ko)
JP (1) JP2001326238A (ko)
KR (1) KR100435051B1 (ko)
TW (1) TWI260036B (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6696763B2 (en) * 2001-04-02 2004-02-24 Via Technologies, Inc. Solder ball allocation on a chip and method of the same
JP3711333B2 (ja) * 2001-07-27 2005-11-02 沖電気工業株式会社 半導体装置の製造方法および樹脂封止装置
JP2003163459A (ja) * 2001-11-26 2003-06-06 Sony Corp 高周波回路ブロック体及びその製造方法、高周波モジュール装置及びその製造方法。
JP2004134591A (ja) * 2002-10-10 2004-04-30 Renesas Technology Corp 半導体集積回路装置の製造方法
US7030504B2 (en) * 2003-05-30 2006-04-18 Asm Technology Singapore Pte Ltd. Sectional molding system
JP2005150350A (ja) * 2003-11-14 2005-06-09 Renesas Technology Corp 半導体装置の製造方法
JP4429054B2 (ja) * 2004-03-24 2010-03-10 三洋電機株式会社 樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
JPWO2005114730A1 (ja) * 2004-05-20 2008-03-27 スパンション エルエルシー 半導体装置の製造方法および半導体装置
JP2006339317A (ja) * 2005-05-31 2006-12-14 Toshiba Corp 表面実装型半導体装置
WO2007012910A1 (en) * 2005-07-28 2007-02-01 Infineon Technologies Ag Method for reliably positioning solder on a die pad for attaching a semiconductor chip to the die pad and molding die for solder dispensing apparatus
US7675152B2 (en) * 2005-09-01 2010-03-09 Texas Instruments Incorporated Package-on-package semiconductor assembly
KR100822523B1 (ko) * 2005-09-27 2008-04-16 토와 가부시기가이샤 전자부품의 수지밀봉 성형 방법 및 장치
JP2007266544A (ja) * 2006-03-30 2007-10-11 Koa Corp 複合電子部品の製造法および複合電子部品
US7714453B2 (en) * 2006-05-12 2010-05-11 Broadcom Corporation Interconnect structure and formation for package stacking of molded plastic area array package
JP2008004570A (ja) * 2006-06-20 2008-01-10 Matsushita Electric Ind Co Ltd 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
US8581381B2 (en) * 2006-06-20 2013-11-12 Broadcom Corporation Integrated circuit (IC) package stacking and IC packages formed by same
TW200814275A (en) * 2006-09-06 2008-03-16 Advanced Semiconductor Eng Chip carrier with a signal collection tape and manufacturing method thereof
DE102007012155B4 (de) * 2007-03-12 2015-01-22 Intel Mobile Communications GmbH Formkörper und Nutzen mit Halbleiterchips und Verfahren zur Herstellung des Nutzens
US20080284045A1 (en) * 2007-05-18 2008-11-20 Texas Instruments Incorporated Method for Fabricating Array-Molded Package-On-Package
JP5213736B2 (ja) * 2009-01-29 2013-06-19 パナソニック株式会社 半導体装置
JP5428903B2 (ja) * 2010-02-03 2014-02-26 第一精工株式会社 樹脂封止金型装置
EP2362432B1 (en) * 2010-02-25 2017-06-07 Saint-Augustin Canada Electric Inc. Solar cell assembly
US8753926B2 (en) * 2010-09-14 2014-06-17 Qualcomm Incorporated Electronic packaging with a variable thickness mold cap
JP2013143520A (ja) * 2012-01-12 2013-07-22 Sony Corp 撮像装置および撮像装置の製造方法
TW201410101A (zh) * 2012-08-24 2014-03-01 Genitec Technology Co Ltd 全自動印刷機彈性製造系統
US20140275915A1 (en) * 2013-03-13 2014-09-18 Medtronic, Inc. Implantable medical device including a molded planar transformer
CN104576411A (zh) * 2013-10-25 2015-04-29 飞思卡尔半导体公司 双角部顶部闸道模制
JP2014039063A (ja) * 2013-10-28 2014-02-27 Renesas Electronics Corp 半導体装置及び電子装置
WO2016059699A1 (ja) * 2014-10-16 2016-04-21 新電元工業株式会社 樹脂封止モジュールの製造方法および樹脂封止モジュール
KR102299742B1 (ko) 2015-01-11 2021-09-09 몰렉스 엘엘씨 회로 기판 바이패스 조립체 및 그를 위한 구성요소
KR102092627B1 (ko) 2016-01-11 2020-03-24 몰렉스 엘엘씨 루트설정 조립체 및 이를 사용한 시스템
DE102016200263A1 (de) * 2016-01-13 2017-07-13 Robert Bosch Gmbh Mikromechanischer Drucksensor
US11151300B2 (en) 2016-01-19 2021-10-19 Molex, Llc Integrated routing assembly and system using same
US10008395B2 (en) 2016-10-19 2018-06-26 Micron Technology, Inc. Stacked semiconductor die assemblies with high efficiency thermal paths and molded underfill
WO2018154744A1 (ja) * 2017-02-27 2018-08-30 三菱電機株式会社 半導体装置、半導体装置の製造方法
JP6870531B2 (ja) * 2017-08-21 2021-05-12 三菱電機株式会社 パワーモジュールおよび電力変換装置
JP2019129201A (ja) 2018-01-23 2019-08-01 三菱電機株式会社 半導体装置、および、半導体装置の製造方法
US10325826B1 (en) 2018-04-27 2019-06-18 Nxp Usa, Inc. Substrate with reservoir for die attach adhesive
DE102018133434B4 (de) * 2018-12-21 2021-03-25 Rogers Germany Gmbh Verfahren zum Verkapseln mindestens eines Trägersubstrats
JP7258806B2 (ja) * 2020-03-23 2023-04-17 株式会社東芝 半導体装置
JP7360368B2 (ja) * 2020-08-18 2023-10-12 Ｔｏｗａ株式会社 樹脂成形装置及び樹脂成形品の製造方法
JP7203926B1 (ja) 2021-10-19 2023-01-13 Ｔｏｗａ株式会社 樹脂成形用成形型、樹脂成形装置、及び樹脂成形品の製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10119082A (ja) * 1996-10-22 1998-05-12 Sony Corp 樹脂成形方法および装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5227663A (en) * 1989-12-19 1993-07-13 Lsi Logic Corporation Integral dam and heat sink for semiconductor device assembly
KR960007275B1 (ko) * 1992-06-05 1996-05-30 폴리플라스틱스 가부시끼가이샤 사출성형방법. 사출성형용 주형 및 사출성형된 물건
US5773886A (en) * 1993-07-15 1998-06-30 Lsi Logic Corporation System having stackable heat sink structures
JPH07221132A (ja) 1993-12-06 1995-08-18 Fujitsu Ltd 半導体装置及びその製造方法並びに半導体装置ユニット及びその製造方法
JP3142202B2 (ja) * 1994-04-12 2001-03-07 芝浦メカトロニクス株式会社 半導体モールド装置
JPH1050746A (ja) 1996-07-26 1998-02-20 Towa Kk 電子部品の樹脂封止成形方法及びその成形方法に用い られる樹脂材料
US6127724A (en) * 1996-10-31 2000-10-03 Tessera, Inc. Packaged microelectronic elements with enhanced thermal conduction
JPH10197374A (ja) * 1997-01-14 1998-07-31 Mitsubishi Electric Corp 半導体センサ
JP3282988B2 (ja) * 1997-05-01 2002-05-20 アピックヤマダ株式会社 樹脂モールド方法及び樹脂モールド装置
US5786134A (en) * 1997-05-15 1998-07-28 Eastman Kodak Company Motion picture print film
JP3793633B2 (ja) 1997-12-26 2006-07-05 Ｔｏｗａ株式会社 電子部品の樹脂封止成形方法
US6379988B1 (en) * 2000-05-16 2002-04-30 Sandia Corporation Pre-release plastic packaging of MEMS and IMEMS devices

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10119082A (ja) * 1996-10-22 1998-05-12 Sony Corp 樹脂成形方法および装置

Also Published As

Publication number Publication date
TWI260036B (en) 2006-08-11
KR20010090606A (ko) 2001-10-18
US6498055B2 (en) 2002-12-24
JP2001326238A (ja) 2001-11-22
US20010042913A1 (en) 2001-11-22
US20030068850A1 (en) 2003-04-10

Similar Documents

Publication Publication Date Title
KR100435051B1 (ko) 반도체장치, 반도체장치의 제조방법, 수지밀봉금형 및 반도체 제조시스템
US5652463A (en) Transfer modlded electronic package having a passage means
US5776512A (en) Apparatus for encapsulating electronic packages
KR0167800B1 (ko) 반도체 장치와 그 제조방법
KR101323978B1 (ko) 회로 다이의 패키징 방법 및 전자 디바이스
JP3194917B2 (ja) 樹脂封止方法
US6177723B1 (en) Integrated circuit package and flat plate molding process for integrated circuit package
KR20000006304A (ko) 반도체장치및그제조방법
JPH07321139A (ja) 半導体装置およびその製造方法
JPH09246432A (ja) プラスチック枠部材で囲んだ柔軟性材料で電子デバイスを封入したパッケージ
US20130234330A1 (en) Semiconductor Packages and Methods of Formation Thereof
JP2012028510A (ja) 回路装置及びその製造方法
KR20040030659A (ko) 칩 리드 프레임
US6034441A (en) Overcast semiconductor package
JP3893301B2 (ja) 半導体装置の製造方法および半導体モジュールの製造方法
JP3482888B2 (ja) 樹脂封止型半導体装置およびその製造方法
KR20020026838A (ko) 반도체 장치의 제조 방법
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
US7122407B2 (en) Method for fabricating window ball grid array semiconductor package
US20220362975A1 (en) Molding apparatus and manufacturing method of molded semiconductor device
US20050062152A1 (en) Window ball grid array semiconductor package with substrate having opening and mehtod for fabricating the same
US6710434B1 (en) Window-type semiconductor package and fabrication method thereof
JP2006073600A (ja) 半導体装置およびその製造方法
US6812125B1 (en) Substrate for semiconductor packaging
JP2555931B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110421

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee