KR100403108B1 - 영상신호처리장치 - Google Patents

영상신호처리장치 Download PDF

Info

Publication number
KR100403108B1
KR100403108B1 KR1019960038593A KR19960038593A KR100403108B1 KR 100403108 B1 KR100403108 B1 KR 100403108B1 KR 1019960038593 A KR1019960038593 A KR 1019960038593A KR 19960038593 A KR19960038593 A KR 19960038593A KR 100403108 B1 KR100403108 B1 KR 100403108B1
Authority
KR
South Korea
Prior art keywords
circuit
video signal
voltage
processing circuit
voltage processing
Prior art date
Application number
KR1019960038593A
Other languages
English (en)
Other versions
KR970017151A (ko
Inventor
요시하루 나까지마
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR970017151A publication Critical patent/KR970017151A/ko
Application granted granted Critical
Publication of KR100403108B1 publication Critical patent/KR100403108B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/66—Transforming electric information into light information
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0297—Special arrangements with multiplexing or demultiplexing of display data in the drivers for data electrodes, in a pre-processing circuitry delivering display data to said drivers or in the matrix panel, e.g. multiplexing plural data signals to one D/A converter or demultiplexing the D/A converter output to multiple columns
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2011—Display of intermediate tones by amplitude modulation
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/74—Projection arrangements for image reproduction, e.g. using eidophor

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)

Abstract

복수 도트 동시 샘플링 방식으로 구동하는 영상 신호 처리 장치에 있어서, 영상 신호의 처리 회로를 적정하게 분할하여 표시 품질의 향상과 처리 회로의 소규모화를 도모한 영상 신호 처리 장치를 제공한다.
본 발명의 영상 신호 처리 장치(20)는 주변 회로(1), 화질 조정 등의 저전압 처리 회로(2), 액정 표시 패널로의 신호 변환을 행하는 고전압 처리 회로(3), 및 액정 표시 패널(4)로 대략 구성된다. 본 발명의 특징 사항으로서, 저저압 처리 회로(2)나 고전압 처리 회로(3)에서의 신호 분할을 2 단계로 나누어 행하도록 구성하였다. 즉, 저전압 처리 회로(2)는 2 분할로 분할 수를 적게 하여 주파수 특성을 높이고, 고전압 처리 회로(3)에서는 12 분할로 분할 수를 많게 하여 주파수 특성을 낮춰, 충분한 고전압을 확보하는 구성으로 한다.

Description

영상 신호 처리 장치{Video Signal Processor for LCD}
본 발명은 예를 들면 카메라 일체형 VTR이나 액정 프로젝터에 이용되는 액정 표시 패널을 구동하는 영상 신호 처리 장치에 관한 것으로, 더욱 상세하게는 액정 표시 패널로의 영상 신호 기입 시에, 영상 신호의 처리 회로를 분할하여 회로 규모의 축소와 저소비 전력화를 도모한 영상 신호 처리 장치에 관한 것이다.
최근에, 카메라 일체형 VTR이나 프로젝터로 대표되는 액정 표시 패널 부착 기기의 보급과 함께, 액정 표시 패널의 고성능화의 요구가 높아지고 있고, 액정 표시 패널의 고해상도화나 고화질화가 진전되고 있다. 액정 표시 패널을 구동하는 방식으로서는 일반적으로 다음 2 방식이 채용되고 있다.
그 하나로서, 특히 다결정 실리콘(Poly-Si)을 활성층으로 하는 박막 트랜지스터에서는, 그 고속 성능으로 인해, 1개의 신호선을 이용하여 단시간에 1 화소마다의 영상 신호를 기입하는 점 순차 샘플링 방식이 채용되고 있다.
그 두 번째로서, 더욱 고해상도화가 진전된 액정 표시 패널에 있어서는, 구동 처리 전에 신호를 미리 몇 개인가로 분할하여 두고, 이들을 일괄하여 동시에 기입하는, 소위 복수 도트 동시 샘플링 방식 및 선 순차 방식이 채용되고 있다.
이들 구동 방식 중 회로의 간략화의 관점에서 고려하면, 그 하나의 점 순차 샘플링 방식이 바람직하다. 그러나, 액정 표시 패널의 화소 수가 증가하여 고해상도화가 진전된 경우, 영상 신호 처리 장치의 광대역화가 필요하게 되어, 점 순차 샘플링 방식의 채용이 곤란하게 된다. 일예로서, 배속화된 하이비전 텔레비전(HighDefinition Television) 신호나 컴퓨터용 XGA 신호 등을 처리하려고 하면, 휘도 신호가 40MHz 이상의 주파수 대역이 필요하게 된다. 이와 같은 주파수 대역의 영상 신호 처리 장치의 구성은 현재 매우 곤란하다. 즉, 이 주파수 대역을 커버하는 시스템 클럭 80MHz 정도의 DSP(Digital Signal Processor)의 실현은 가능하지만, 이것에는 많은 소비 전력을 필요로 하기 때문이다.
액정 표시 패널의 인터페이스를 도모하기 하기 위한 고전압 처리 회로에 관하여서는, 이것을 실현하는 대규모 집적 회로(Large Scale Integrated Circuit) 소자가 없기 때문에 실현은 극히 곤란하다. 또한, 다결정 실리콘을 이용한 액정 표시 패널 상에 이 주파수 대역을 갖는 처리 회로를 형성하는 것은 현 시점에서는 불가능하다. 따라서, 고해상도 액정 표시 패널의 영상 신호 처리 장치에는, 현상 복수 도트 동시 샘플링 방식이나 선 순차 방식을 채용하지 않을 수 없다. 본 발명은 이 고해상도 액정 표시 패널의 영상 신호 처리 장치에 관한 것으로, 이하 그 구체예를 들어 설명한다.
종래 기술의 영상 신호 처리 장치를 도 7 내지 도 9를 참조하여 설명한다.
먼저, 도 7을 참조하여 종래 기술의 영상 신호 처리 장치의 제1 예의 구성을 설명한다. 도 7은 점 순차 샘플링 방식의 영상 신호 처리 장치를 나타내는 블럭도이다. 또, 도면에서의 구성 요소는, 일부 「TG」, 「AMP」, 「BUFF」, 「SW」 등으로 생략 기재하여 나타낸다.
점 순차 샘플링 방식의 영상 신호 처리 장치는, 입력된 영상 신호를 처리하는 주변 회로(1), 화질 조정 등의 저전압 회로부의 처리를 행하는 저전압 처리 회로(2), 액정 표시 패널로의 신호 변환을 행하는 고전압 처리 회로(3), 및 액정 표시 패널(4)로 대략 구성되어 있다.
주변 회로(1)는, 콤포지트 비디오 신호 등의 영상 신호가 입력되는 입력 단자(5), 입력 영상 신호를 R, G, B의 세퍼레이트 신호 (칼라 액정 패널의 경우)로 변환시키는 디코더(6), 각종 제어 신호를 발생하는 타이밍 제너레이터(7) 등으로 구성된다. 저전압 처리 회로(2)는 도시를 생략한 휘도 조정을 행하는 조정 수단을 구비한 브라이트네스(8), 콘트라스트(9), 감마 보정(10), 반전 앰프(11), 및 극성 스위치(12)로 구성된다.
고전압 처리 회로(4)의 구성은, AC 앰프(13), 버퍼 회로(14) 등으로 구싱된다. 액정 표시 패널(4)은, 게이트 회로 및 샘플 홀더로 이루어진 H 스캐너(15), 인에이블 게이트 및 버퍼로 이루어진 V 스캐너(16)가 내삽되어 구성된다. H 스캐너(15)에는 스위치 소자(17)를 거쳐 후술하는 신호선이 접속되며, V 스캐너(16)에는 주사선(도시생략)이 접속되고, 그 교차부에는 박막 트랜지스터(Thin Film Transistor, 이하 간단히 「TET」라고 기재)가 형성되어 표시 에어리어(18)를 구성하고 있다.
이러한 구성의 종래 기술의 영상 신호 처리 장치의 제1 예의 동작을 설명한다.
도 7에서의 주변 회로(1)의 입력 단자(5)에 입력된 콤포지트 비디오 등의 영상 신호가 디코더(6)에 입력된다. 디코더(6)에서는 영상 신호를 액정 표시 패널의 구동에 적합한 R, G, B 등의 세퍼레이트 신호로 변환함과 함께, 동기 신호(H,VSync)를 타이밍 제너레이터(7)로 출력한다. 타이밍 제너레이터(7)에서는 액정 표시 패널의 제어의 용도로 제공하는 각종 제어 신호를 VCO(Voltage Controlled Oscillator)나 동기 신호(H, VSync)로부터 생성되어 저전압 처리 회로(2)나 액정 표시 패널(4)에 출력한다. 이들 제어 신호의 구체예를 설명하면, 영상 신호의 샘플링 처리에 필요한 샘플링 펄스(SP), 영상 신호를 교류화하기 위한 반전 펄스(FRP), H 스캐너(15)나 V 스캐너(16)의 스타트 펄스(HST, VST) 및 클럭 펄스(VCK, HCK)등이다.
저전압 처리 회로(2)에서의 브라이트네스(8), 콘트라스트(9), 감마 보정(10)에서는 도시하지 않은 조정 수단을 조정함으로써, 각각 명도, 콘트라스트비, 감마 보정 곡선의 조정을 행한다. 반전 앰프(11) 및 극성 스위치(13)에서는 타이밍 제너레이터(7)가 발생하는 반전 펄스(FRP)와 동기를 취하면서 영상 신호를 교류화하고, 극성 스위치(12)에서 소망의 극성의 영상 신호를 출력한다.
고전압 처리 회로(3)의 AC 앰프(13)에서는 교류화된 영상 신호를 소정 영상 레벨까지 증폭한다. 버퍼 회로(14)에서는 액정 표시 패널(4)의 부하를 구동하기 위한 전류 증폭기의 처리가 행해진다.
액정 표시 패널(4)은, 전술한 영상 신호 처리 장치로부터 입력된 영상 신호, HST, HCK, VST, VCK 등의 제어 신호를 수취함과 함께, H 스캐너(15)나 V 스캐너(16)에 공급한다. V 스캐너(16)에서는 주사선을 1 수평 기간마다 순차 선택하고, H 스캐너(15)에서는 1 수평 기간에 순차 스위치 소자(17)를 선택하고, 스위치 소자(17)를 거쳐 신호선에 영상 신호를 취입한다. 취입된 영상 신호는 후술하는TFT에 의해 액정 분자(도시 생략)를 제어하고, 액정 분자를 인가 전압 방향으로 비틀어 도립시킴으로써, 표시 에어리어(18)에 영상 등을 영출한다. 이와 같이, 점 순차 샘플링 방식의 구동 회로에 있어서는, 하나의 영상 신호에 대하여 1개의 신호선이 최후의 아날로그 스위치 앞까지 존재하고 있으면 좋기 때문에, 회로 규모는 매우 소규모로도 만족되게 된다.
다음에, 도 8을 참조하여 종래 기술의 영상 신호 장치의 제2 예를 설명한다.
도 8은 3 도트 동시 샘플링 방식의 영상 신호 처리 장치를 나타내는 블럭도이다. 또, 이하 종래 기술의 제1 예에서 기재한 사항과 공통하는 부분에는 동일 참조 부호를 붙이고, 주변 회로의 설명은 생략한다.
3 도트 동시 샘플링 방식의 영상 신호 처리 장치는, 액정 표시 패널의 화소수가 증가하여 영상 신호 처리 장치에 요구되는 주파수 대역이 넓게 된 경우에 채용되는 방식이고, 영상 신호를 구동 처리하기 전에 미리 샘플링 처리하여 분할하여 두고, 저주파수 신호의 신호 처리를 병행하여 행한다고 하는 방식이다. 현재, 10∼50만 화소 클래스의 다결정 실리콘을 이용한 액정 표시 패널이 많이 채용되고 있다.
도 8을 참조하여 종래 기술의 영상 신호 처리 장치의 제2 예의 구성을 설명한다.
종래 기술의 영상 신호 처리 장치의 제2 예는, R, G, B 등의 세퍼레이트 신호가 입력되는 신호부(5'), 화질 조정 등의 저전압부의 처리를 행하는 3 채널 분의 저전압 처리 회로(2), 액정 표시 패널용 신호 변환을 행하는 3 채널 분의 고전압처리 회로(3), 및 액정 표시 패널(4)로 대략 구성된다.
저전압 처리 회로(2)는, 새로이 3 채널 분의 서브 샘플링(19a, 19b, 19c)을 구비하고, 휘도 조정을 행하는 브라이트네스(8a, 8b, 8c), 콘트라스트(9a, 9b, 9c), 감마 보정(10a, 10b, 10c), 반전 앰프(11a, 11b, 11c) 및 극성 스위치(12a, 12b, 12c)로 구성된다.
고전압 처리 회로(3)는 각각 3 채널 분의 AC 앰프(13a, 13b, 13c), 버퍼 회로(14a, 14b, 14c) 등으로 구성된다. 액정 표시 패널(4)은, 종래 기술의 제1 예와 대략 동일하게 스위치 소자(17)가 접속된 H 스캐너(15), V 스캐너(16), 표시 에어리어(18)로 구성된다.
이와 같은 구성을 가지는 종래 기술의 영상 신호 처리 장치의 제2 예의 특징부분의 동작을 설명한다.
도 8에서의 입력부(5')에 입력된, 예를 들면 R, G, B 등의 세퍼레이트 신호는 3 채널 구성의 저전압 처리 회로(2)에 입력된다. 저전압 처리 회로(2)의 서브 샘플링(19a, 19b, 19c)에서는 타이밍 제너레이터가 발하는 샘플링 펄스(SP)(도시 생략)를 기초로 샘플링 처리하면서 R, G, B 등의 영상 신호로 분할되고, 다음 단의 브라이트네스(8a, 8b, 8c)로 출력된다. 이하의 동작은 종래 기술의 제1 예와 동일하기 때문에 생략한다.
이어서, 도 9를 참조하여 종래 기술의 영상 신호 처리 장치의 제3 예를 설명한다.
도 9는 12 도트 동시 샘플링 방식의 영상 신호 처리 장치를 나타내는 블럭도이다.
12 도트 동시 샘플링 방식의 영상 신호 처리 장치는, 종래 기술의 영상 신호 처리 장치의 제2 예와 비교하여 더욱 화소 수가 증가했을 경우, 영상 신호 처리 장치에 요구되는 주파수 대역은 더욱 더 넓어지고, 3 도트 동시 샘플링 방식 정도의 신호 분할에서는 소망의 주파수 특성을 만족하는 영상 신호 처리 장치를 형성할 수 없다. 이 때문에, 신호의 분할 수를 더욱 많게 함으로써, 실제의 요구 주파수 대역을 낮추는 12 도트 동시 샘플링 방식이 채용된다.
12 도트 동시 샘플링 방식의 구성을 설명하면, R, G, B 등의 세퍼레이트 신호가 입력되는 입력부(5'), 화질 조정 등의 저전압부의 처리를 행하는 12 채널 분의 저전압 처리 회로(2), 신호 변환을 행하는 12 채널 분의 고전압 처리 회로(13), 및 액정 표시 패널(4)로 대략 구성된다.
저전압 처리 회로(2)의 세부 구성은, 각각 12 채널 분의 서브샘플링(19a∼19l), 브라이트네스(8a∼8l), 콘트라스트(9a∼9l), 감마 보정(10a∼10l), 반전 앰프(11a∼11l), 및 극성 스위치(12a∼12l) 등으로 구성된다.
고전압 처리 회로(3)의 세부 구성은, 각각 12 채널 분의 AC 앰프(13a∼13l), 버퍼 회로(14a∼14l) 등으로 구성된다. 액정 표시 패널(4)의 구성은 전술한 종래예와 동일하다.
이와 같은 구성을 가지는 종래 기술의 영상 신호 처리 장치의 제3 예의 특징부분의 동작을 설명한다.
도 9에서의 입력부(5')에 입력된, 예를 들면 R, G, B 등의 세퍼레이트 신호는 12 채널 구성의 저전압 처리 회로(2)에 입력된다. 저전압 처리 회로(2)의 서브 샘플링(19a∼19l)에서는, 타이밍 제너레이터가 발생하는 샘플링 펄스(SP)(도시 생략)를 기초로 샘플링 처리하면서 R, G, B 등의 영상 신호를 12 분할하여 다음 단의 브라이트네스(8a∼8l)에 출력한다. 이하의 동작은 종래 기술의 제2 예와 동일하기 때문에 생략한다.
상술한 바와 같이, 신호의 분할 수가 증가하여 가면, 당연히 영상 신호 처리 장치의 회로 규모나 배선 수가 증가하게 된다. 예를 들면, 분할 수가 3 채널에서 12 채널로 4배 증가하면, 회로 규모나 배선 수도 4배로 증가하게 된다. 또, 채널 수의 증가에 수반하여 각 채널의 특성 (게인 및 감마 보정치 등)의 오차에 의한 종(縱) 스트라이프 등의 표시 얼룩이 발생하기 쉽다고 하는 문제점이 있다. 이것은, 표시 얼룩을 제어하기 위한 조정 개소가 증가한다고 하는 문제로 바꿔 말할 수 있고, 조정에 많은 시간을 필요로 하게 된다는 문제점이 있다.
본 발명의 과제는, 고해상도로 고속 구동의 액정 표시 패널을 복수 채널로 분할하여 구동하는 영상 신호 처리 장치에서, 분할 수가 증가하는 것에 의한 회로 규모의 증대나 소비 전력의 증가라고 하는 문제를 해결하여 회로 규모의 축소나 소비 전력의 삭감을 도모한 영상 신호 처리 장치를 제공하는 것이다.
청구항 1에 기재된 영상 신호 처리 장치는, 액정 표시 패널에 영상 신호를 기입할 때에, 복수의 채널을 동시에 샘플링하여 구동하는 영상 신호 처리 장치에 있어서, 상기 영상 신호 처리 장치를, 화질 조정 등을 행하는 저전압 처리 회로와,상기 액정 표시 패널로의 기입 신호로 변환하는 고전압 처리 회로로 분할한다. 그리고, 저전압 처리 회로에서 영상 신호를 샘플링 처리하면서 소수 분할하고, 또한, 고전압 처리 회로에 의해서 재분할하여 처리 회로의 효율화를 도모하도록 하고 있다.
청구항 2에 기재된 영상 신호 처리 장치의 구체예로서, 저전압 처리 회로는 2 분할됨과 함께, 각각 2 채널 분으로 이루어진 상기 영상 신호를 샘플링하는 샘플 홀드 회로와, 휘도 조정을 행하는 브라이트네스 조정 회로와, 콘트라스트 조정을 행하는 콘트라스트 조정 회로와, 감마 보정을 행하는 감마 보정 회로와, 스위치 회로를 구비한다 고전압 처리 회로는 12 분할됨과 함께, 각각 12 채널 분으로 이루어진 샘플 홀드 회로와, 증폭 회로와, 버퍼 회로를 구비한다. 그리고, 저전압 처리 회로는 분할 수를 적게 하여 회로 규모를 축소하고, 고전압 처리 회로에서는 분할 수를 많게 하여 충분한 구동 전압을 얻을 수 있도록 한다.
청구항 3에 기재된 영상 신호 처리 장치는, 액정 표시 패널에 영상 신호를 기입할 때에, 복수의 채널을 동시에 샘플링하여 구동하는 영상 신호 처리 장치에 있어서, 영상 신호 처리 장치를, 화질 조정 등을 행하는 저전압 처리 회로, 고전압 처리를 행하는 고전압 처리 회로, 및 상기 액정 표시 패널로의 기입 신호로 변환하는 고전압 샘플 홀드 회로로 분할한다. 그리고, 저전압 처리 회로에 의해서 상기 영상 신호를 샘플링 처리하면서 소수 분할하고, 상기 고전압 처리 회로에 의해서 상기 영상 신호를 샘플링 처리 또는 샘플링 처리를 행하지 않고 소정수로 분할하고, 또한, 고전압 샘플 홀드 회로에 의해서 재샘플링 처리하면서 재분할하여 처리회로의 효율화를 도모하도록 한다.
청구항 4에 기재된 영상 신호 처리 장치의 구체예로서, 저전압 처리 회로는 2 분할됨과 함께, 각각 2 채널 분으로 이루어진 샘플 홀드 회로와, 휘도 조정을 행하는 브라이트네스 조정 회로와, 콘트라스트 조정을 행하는 콘트라스트 조정 회로와, 감마 보정의 조정을 행하는 감마 보정 회로와, 스위치 회로를 구비한다. 고전압 처리 회로는 6 분할됨과 함께, 각각 6 채널 분으로 이루어진 샘플 홀드 회로와, 증폭 회로와, 버퍼 회로를 구비한다. 고전압 샘플 홀드 회로는 12 분할됨과 함께, 12 채널 분으로 이루어진 샘플 홀드 회로를 구비한다. 그리고, 저전압 처리 회로에서는 분할 수를 적게 하여 회로 규모를 축소하고, 고전압 처리 회로에서는 분할 수를 중간 정도로 하여 구동 주파수를 높이고, 고전압 샘플 홀드 회로에서는 분할 수를 많게 하여 충분한 구동 전압을 얻을 수 있도록 한다.
또한, 청구항 5에 기재된 영상 신호 처리 장치의 구체예로서, 저전압 처리 회로는 2 분할됨과 함께, 각각 2 채널 분으로 이루어진 샘플 홀드 회로와, 휘도 조정을 행하는 브라이트네스 조정 회로와, 콘트라스트 조정을 행하는 콘트라스트 조정 회로와, 감마 보정의 조정을 행하는 감마 보정 회로와, 상기 영상 신호의 선택을 행하는 스위치 회로를 구비한다. 고전압 처리 회로는 2 분할됨과 함께, 각각 2 채널 분으로 이루어진 증폭 회로와, 버퍼 회로를 구비한다. 고전압 샘플 홀드 회로는 12 분할됨과 함께, 12 채널 분으로 이루어진 샘플 홀드 회로를 구비한다. 그리고, 저전압 처리 회로 및 상기 고전압 처리 회로에서는 분할 수를 적게 하여 회로 규모를 축소하고, 상기 고전압 샘플 홀드 회로에서는 분할 수를 많게 하여 충분한구동 전압을 얻을 수 있도록 한다.
청구항 1 및 2에 기재된 영상 신호 처리 장치의 작용으로서, 화질 조정 등을 행하는 저전압 처리 회로에서는 분할 수를 적게 하여 구동 주파수를 높게 한다. 저전압 처리 회로에서는 분할 수를 적게 했기 때문에 회로 규모가 최소한으로 억제되고, 이와 함께 회로의 조정 개소가 적어지게 되어, 조정이 용이하게 된다. 고전압 처리 회로에서는 분할 수를 많게 하고 구동 주파수를 낮게 하여, 충분한 구동 전압을 확보하도록 했다. 이 때문에, 액정 표시 패널의 화소 수가 증가하여 점 순차 샘플링 방식을 채용할 수 없게 된 영상 신호 처리 장치에 있어서도, 회로 규모나 이에 수반하는 조정 개소, 및 소비 전력을 최소한으로 억제한 영상 신호 처리 장치를 구성할 수가 있다.
청구항 3 내지 5에 기재된 영상 신호 처리 장치의 작용으로서는, 처리 장치를 저전압 처리 회로, 고전압 처리 회로, 및 고전암 샘플 홀드 회로로 3 분할한다. 그리고, 저전압 처리 회로에서는 분할 수를 적게 했기 때문에 회로 규모가 최소한으로 억제되어 조정이 용이하게 된다. 고전압 처리 회로에서는 소정수로 분할하도록 했기 때문에, 설계의 자유도가 상승한다. 고전압 샘플 홀드 회로에서는 분할 수를 많게 하고 구동 주파수를 낮게 하여, 충분한 구동 전압을 확보하려고 했다. 이 때문에, 새로운 회로 규모의 축소와 소비 전력의 삭감을 도모할 수 있다.
도 1은 본 발명의 영상 신호 처리 장치의 제1 실시 형태를 나타내는 블럭도.
도 2는 제1실시 형태에서의 서브 샘플링의 구체예 및 액정 표시 패널의 세부 구성을 나타내는 블럭도.
도 3은 본 발명의 영상 신호 처리 장치의 제1 실시 형태의 동작을 나타내는 타이밍 차트도.
도 4는 본 발명의 영상 신호 처리 장치의 제2 실시 형태를 나타내는 블럭도.
도 5는 본 발명의 영상 신호 처리 장치의 제3 실시 형태를 나타내는 블럭도.
도 6은 제3 실시 형태에서의 서브 샘플링의 구체예 및 액정 표시 패널의 세부 구성을 나타내는 블럭도.
도 7은 점 순차 샘플링 방식의 영상 신호 처리 장치를 나타내는 블럭도.
도 8은 3 도트 동시 샘플링 방식의 영상 신호 처리 장치를 나타내는 블럭도.
도 9는 12 도트 동시 샘플링 방식의 영상 신호 처리 장치를 나타내는 블럭도.
<도면의 주요 부분에 대한 부호의 설명>
20, 30, 40 : 본 발명의 영상 신호 처리 장치
2 : 저전압 처리 회로
3 : 고전압 처리 회로
4 : 액정 표시 패널
5 : 입력 단자
6 : 디코더
7 : 타이밍 제너레이터
8 : 브라이트네스
9 : 콘트라스트
10 : 감마 보정
11 : 반전 앰프
12 : 극성 스위치
13 : AC 앰프
14 : 버퍼 회로
15 : H 스캐너
16 : V 스캐너
17 : 스위치 소자
18 : 표시 에어리어
24 : TFT
25 : 화소
31, 41 : 고전압 샘플 홀드 회로
본 발명의 구체적 실시 형태예에 대해서 첨부 도면을 참조하여 설명한다. 이하, 종래 기술에서 기재한 사항과 공통하는 부분에는 동일 참조 부호를 붙이고, 이들의 설명을 일부 생략한다. 또,구성 요소는 일부 「TG」, 「AMP」, 「BUFF」, 「SW」 등으로 생략하여 기재한다.
제1 실시 형태
도 1 내지 도 3을 참조하여 본 발명의 영상 신호 처리 장치의 제1 실시 형태를 상세하게 설명한다.
먼저, 도 1 내지 도 3을 참조하여 제1 실시 형태의 구성을 설명한다.
도 1은 본 발명의 영상 신호 처리 장치의 제1 실시 형태를 나타내는 블럭도, 도 2는 서브 샘플링의 구체예 및 액정 표시 패널의 세부 구성을 나타내는 블럭도, 도 3은 제1 실시 형태의 동작을 나타내는 타이밍 차트도이다.
도 1에서, 부호 20은 본 발명의 영상 신호 처리 장치를 나타낸다. 본 발명의 영상 신호 처리 장치(20)는 디코더, 타이밍 제너레이터 등의 주변 회로(1), 화질 조정 등의 저전압 처리 회로(2), 액정 표시 패널로의 신호 변환을 행하는 고전압 처리 회로(3), 및 액정 표시 패널(4)로 대략 구성된다.
본 발명의 특징 사항으로서, 저전압 처리 회로(2)나 고전압 처리 회고(3)에서의 신호 분할을 2 단계로 행하도록 구성한다. 즉, 소신호 회로인 저전압 처리 회로(2)는 분할 수를 적게 하고, 다음 단의 고전압 처리 회로(3)의 바로 앞에서는 최종적인 신호선이 되도록 재분할하여 구성한다. 본 예에서, 저전압 처리 회로(2)는 2 분할로 분할 수를 적게 하여 주파수 특성을 높이고, 고전압 처리 회로(3)에서는 12 분할로 분할 수를 많게 하여 주파수 특성을 낮추도록 구성한다.
주변 회로(1)의 세부 구성은, 콤포지트 비디오 신호 등의 영상 신호가 입력되는 입력 단자(5), 입력 영상 신호를 R, G, B의 세퍼레이트 신호로 변환하는 디코더(6), 각종 제어 신호를 발생하는 타이밍 제너레이터(7) 등으로 구성된다.
저전압 처리 회로(2)의 세부 구성은, 각각 2 분할된 서브 샘플링(19a, 19b), 휘도 조정을 행하는 조정 수단을 구비한 브라이트네스(8a, 8b), 콘트라스트(9a, 9b), 감마 보정(10a, 10b), 반전 앰프(11a, 11b), 및 극성 스위치(12a, 12b)로 구성된다.
고전압 처리 회로(3)의 세부 구성은, 각각 12 분할된 서브 샘플링(21a∼21l), AC 앰프(22a∼22l), 버퍼 회로(23a∼23l) 등으로 구성된다. 고전압 처리 회로(3)에서 세분할된 영상 신호는 칼라나 모노크로로 이루어진 액정 표시 패널(4)에 접속된다.
액정 표시 패널(4)의 세부 구성은, 게이트 회로 및 샘플 홀더로 이루어진 H 스캐너(15), 인에이블 게이트 및 버퍼로 이루어진 V 스캐너(16)가 내삽되고, H 스캐너(15)에 스위치 소자(17)를 거쳐 후술하는 신호선이 접속되고, V 스캐너(16)에 주사선(도시 생략)이 접속되고, 이들은 매트릭스 상으로 배열되어 있다. 신호선과 주사선의 교차부에는 후술하는 TFT가 형성되어 표시 에어리어(18)를 구성하고 있다.
도 2에서, 본 실시 형태는 소정의 색 신호를 2 분할하는 예로서, 예를 들면, 적색 영상 신호가 입력되는 입력부(5'), 저전압 처리 회로(2)에서의 서브 샘플링의 내부 구성은 제어 신호(SHA)에 의해 전환되는 스위치(A), 제어 신호(SHB)에 의해 전환되는 스위치(B)로 구성된다. 고전압 처리 회로(3)는 제어 신호(SH1∼SH13)로구성되고, 각 스위치에는 축적 용량이나 AC 앰프(22a∼22l)가 접속되어 구성된다. 1∼12 채널로 분할된 영상 신호는 액정 표시 패널(4)의 신호선(1∼12)에 접속됨과 함께, 스위치 소자(17)를 거쳐 TFT(24) 및 화소(25)에 접속된다.
도 1 내지 도 3을 참조하여 본 실시 형태의 동작을 설명한다.
도 1의 입력부 단자(5)에 입력된 콤퍼지트 비디오 신호 등의 영상 신호는 디코더(6)에 입력된다. 디코더(6)에서는 영상 신호를 액정 표시 패널에 적응한 세퍼레이트 신호로 변환함과 함께, 예를 들면 ±로 극성 반전된 적색의 영상 신호를 출력부(5')로 출력한다. 또한, 영상 신호로부터 동기 신호(H, VSync)를 분리하여 타이밍 제너레이터(7)에 출력한다. 타이밍 제너레이터(7)에서는 액정 표시 패널의 제어의 용도로 공급하는 샘플링 펄스(SP), 스타트 펄스(HST, VST), 클럭 펄스(HCK, VCK) 등의 제어 신호를 VCO나 동기 신호(H, VSync)로부터 생성하여 저전압 처리 회로(2)나 고전압 처리 회로(3) 및 액정 표시 패널(4)에 출력한다.
저전압 처리 회로(2)의 서브 샘플링(19a, 19b)에서는 타이밍 제너레이터(7)로부터 출력되는 샘플링 펄스(SP)를 기초로 샘플링 처리한다. 브라이트네스(8a, 8b), 콘트라스트(9a, 9b), 감마 보정(10a, 10b)에서는, 도시하지 않은 조정 수단을 조정함으로써 각각 명도, 콘트라스트비, 감마 보정 곡선의 조정을 행한다. 반전 앰프(11a, 11b)에서는, 반전 영상 신호를 증폭하고, 극성 스위치(12a, 12b)에서 소망하는 극성의 영상 신호를 선택하여 출력한다.
고전압 처리 회로(3)에서의 서브 샘플링(21a∼21l)에서는, 입력된 소정 극성의 영상 신호를 샘플링 펄스(SP)를 기초로 재샘플링 처리한다. AC 앰프(22a∼22l)에서는, 서브 샘플링된 영상 신호를 소정 영상 레벨까지 증폭한다. 버퍼 회로(23a∼23l)에서는, 액정 표시 패널(4)의 부하를 구동하기 위한 전류 증폭기의 처리가 행해진다.
액정 표시 패널(4)은, 전술한 영상 신호 처리 장치로부터 입력된 각 화소에 대응하는 12 채널의 영상 신호나, HST, HCK, VST, VCK 등의 제어 신호를 수취함과 함께, H 스캐너(15)나 V 스캐너(16)에 공급한다. V 스캐너(16)에서는 주사선을 1 수평 기간마다 순차 선택하고, H 스캐너(15)에서는 1 수평 기간에 순차 스위치 소자(17)를 선택하고, 스위치 소자(17)를 거쳐 신호선에 영상 신호를 취입한다. 취입된 영상 신호는 TFT에 의해 각 화소의 영상 레벨에 따라 액정 분자(도시 생략)을 제어하고, 액정 분자를 인가 전압 방향으로 비틀어져 도립시켜 표시 에어리어(18)에 영상 등을 영출한다.
도 2 및 도 3을 참조하여 제1 실시 형태의 동작을 상세히 설명한다.
도 2의 저전압 처리 회로(2)에서, 입력부(5')에 입력된, 예를 들면 적색 영상 신호는 스위치(A, B)에 병행하여 입력된다. 스위치(A,B)에서는 제어 신호(SHA, SHB)를 기초로 영상 신호를 전환하여, A 출력, B 출력으로 소정의 극성의 영상 신호를 출력한다.
도 3의 설명으로 옮기면, 입력된 영상 신호(영상 데이타)(1∼24)는 도트 클럭(시스템 클럭)을 기준으로 하는 제어 신호(SHA, SHB)에 의해 영상 신호를 전환하고, A출력, B출력으로 도시한 바와 같이 예를 들면 + 영상 신호(1∼23), - 영상 신호(2∼24)를 전환하여 출력한다. A 출력, B 출력으로 출력된 ±로 극성 반전된 영상 신호는 도 2의 고전압 처리 회로(3)로 출력된다. 고전압 처리 회로(3)의 스위치(1∼13)는 도 3의 제어 신호(SH1∼SH13)에 의해 컨트롤된다. 제어 신호(SH1∼SH13)는 도 3과 같은 1 신호선에 대응하는 시트프 클럭이고, 제어 신호(SH1∼SH13)에 의해 컨트롤된 영상 신호는 도 2에서의 고전압 처리 회로(3)의 AC 앰프(22a∼22l) 등을 거쳐 액정 표시 패널(4)에 출력된다. 도 2의 액정 표시 패널(4)의 신호선(1∼12)에는, 고전압 처리 회로(3)에 의해 처리된 영상 신호가 입력됨과 함께, 스위치 소자(17)를 거쳐 TFT(24) 및 화소(25)에 입력된다.
본 실시 형태에 의하면, 브라이트네스 등의 저전압 처리 회로(2)는 소신호 회로이기 때문에 분할 수가 적어 좋다. 이 저전압 처리 회로(2)의 처리를 DSP에서 행하도록 하면, 시스템 블럭을 50MHz 정도로 억제하여 충분히 처리할 수 있다. 다음 단의 고전압 처리 회로(3)에서는 세밀하게 재분할하여 구동 주파수 특성을 낮추도록 했다. 이에 의해, 고전압 처리 회로(3)에 충분한 고전압을 확보할 수 있게 된다.
제2 실시 형태
본 실시 형태는, 제1 실시 형태에서의 2 분할 대신에, 3 분할로 한 예이고, 이것을 도 4를 참조하여 설명한다. 이하, 주변 회로는 생략한다.
먼저, 도 4를 참조하여 제2 실시 형태의 구성을 설명한다.
도 4는 본 발명의 영상 신호 처리 장치의 제2 실시 형태를 나타내는 블럭도이다.
도 4에서의 부호 30은 본 발명의 영상 신호 처리 장치를 나타낸다. 본 발명의 영상 신호 처리 장치(30)는, 소정의 색 신호, 예를 들면 적색의 ±로 극성 반전된 영상 신호가 입력되는 입력부(5'), 저전압 처리 회로(2), 액정 표시 패널로의 신호 변환을 행하는 고전압 처리 회로(3), 및 액정 표시 패널(4)로 대략 구성된다.
본 발명의 특징 사항으로서, 저전압 처리 회로(2)나 고전압 처리 회로(3)에 부가하여 고전압 샘플 홀드 회로(31)를 새로 설치하여, 신호 분할을 3 단계로 행하도록 구성한다. 본 예에서 저전압 처리 회로(2)는 2 분할로 하고, 고전압 처리 회로(3)에서는 6 분할로 하고, 고전압 샘플 홀드 회로(31)에서는 12 분할로 분할 수를 많게 하여 주파수 특성을 낮추도록 구성한다.
저전압 처리 회로(2)의 세부 구성은, 각각 2 분할된 서브 샘플링(19a, 19b), 브라이트네스(8a, 8b), 콘트라스트(9a, 9b), 감마 보정(10a, 10b), 반전 앰프(11a, 11b), 및 극성 스위치(12a, 12b)로 구성된다.
고전압 처리 회로(3)의 세부 구성은, 각각 6 분할된 서브 샘플링(32a∼32f), AC 앰프(33a∼33f), 버퍼 회로(34a∼34f) 등으로 구성된다. 6 분할로 세분할된 영상 신호는 고전압 샘플 홀드 회로(31)에 접속된다.
고저압 샘플 홀드 회로(31)의 세부 구성은, 액정 표시 패널(4)의 각 신호선에 접속되는 고전압 샘플 홀드 회로(31)용 서브 샘플링(31a∼31l)에 의해 구성된다. 고전압 샘플 홀드 회로(31)에 의해 12 분할로 세분할된 영상 신호는 액정 표시 패널(4)에 접속된다. 액정 표시 패널(4)은 제1 실시 형태와 동일하게 구성된다.
이와 같이 구성된 본 실시 형태의 특징 부분의 동작을 설명한다.
도 4의 입력부(5')에 입력된 예를 들면 ±로 극성 반전된 영상 신호는 저전압 처리 회로(2)에 입력된다. 저전압 처리 회로(2)의 서브 샘플링(19a∼19b)에서는, 샘플링 펄스(SP)(도시 생략)를 기초로 샘플링 처리한다. 브라이트네스(8a, 8b), 콘트라스트(9a, 9b), 감마 보정(10a, 10b)에서는, 도시하지 않은 조정 수단을 조정함으로써, 각각 명도, 콘트라스트비, 감마 보정 곡선의 조정을 행한다. 반전 앰프(11a, 11b)에서는 영상 신호를 증폭하고, 극성 스위치(12a, 12b)에서는 원하는 극성의 영상 신호를 선택하여 고전압 처리 회로(3)에 출력한다.
고전압 처리 회로(3)의 서브 샘플링(32a∼32f)에서는, 입력된 소정 극성의 영상 신호를 샘플링 펄스(SP)를 기초로 재샘플링 처리한다. AC 앰프(33a∼33f)에서는, 서브 샘플링된 영상 신호를 소정의 영상 레벨까지 증폭한다. 버퍼 회로(34a∼34f)에서는, 다음 단의 부하를 구동하기 위한 전류 증폭 등의 처리를 행하여 고전압 샘플 홀드 회로(31)에 출력한다. 고전압 샘플 홀드 회로(31)에서는, 동일하게 샘플링 펄스(SP)를 기초로, 예를 들면 12 채널로 분할함과 함께, 서브 샘플링(31a∼31l)에 의해 샘플링 처리하여 액정 표시 패널(4)에 출력한다. 액정 표시 패널(4)에서는 일정한 규칙에 준거하여 영상 등의 표시를 행한다.
본 실시 형태에서는,영상 신호의 분할을 3단계로 하고, 저전압 처리 회로에서는 동일하게 2 분할로 하고, 고전압 처리 회로의 바로 앞에서 6 분할 정도의 소규모 재분할을 행하고, 다시 액정 표시 패널의 신호선을 통하는 고전압 샘플 홀드 회로 (아날로그 스위치)의 바로 앞에서 최종적으로 재분할을 행하도록 한다. 이와 같이, 단계적으로 신호 분할을 행함으로써, 회로 규모를 최소한으로 할 수 있고, 조정도 최소한으로 억제한 영상 신호 처리 장치를 구성할 수 있다.
제3 실시 형태
본 실시 형태는, 제2 실시 형태에서의 3 분할의 변형으로서 고전압 처리 회로에서는 세분할을 행하지 않고, 액정 표시 패널의 바로 앞의 고전압 샘플 홀드 회로에서 세분할을 행하도록 한 예로서, 이것을 도 5 내지 도 6을 참조하여 설명한다.
도 5 및 도 6을 참조하여 제3 실시 형태의 구성을 설명한다.
도 5는 본 발명의 영상 신호 처리 장치의 제3 실시 형태를 나타내는 블럭도, 도 6은 서브 샘플링의 구체예 및 액정 표시 패널의 세부 구성을 나타내는 블럭도이다.
도 5에서의 본 실시 형태의 영상 신호 처리 장치는, 입력부(5'), 2 분할된 저전압 처리 회로(2), 동일하게 2 분할된 고전압 처리 회로(3), 고전압 샘플 홀드 회로(41), 및 액정 표시 패널(4)로 대략 구성된다.
본 예에서는, 저전압 처리 회로(2) 및 고전압 처리 회로(3)에서는 2 분할로 분할 수를 적게 하여 주파수 특성을 높이고, 액정 표시 패널(4)의 바로 앞의 고전압 샘플 홀드 회로(41)에서 12 분할로 분할 수를 많게 하여 주파수 특성을 낮추어, 충분한 고전압을 확보하도록 한다.
저전압 처리 회로(2)의 구성은, 2 분할된 서브 샘플링(19a, 19b), 조정 수단을 구비한 브라이트네스(8a, 8b), 콘트라스트(9a, 9b), 감마 보정(10a, 10b), 반전 앰프(11a, 11b), 및 극성 스위치(12a, 12b)로 구성된다. 고전압 처리 회로(3)의 구성은 동일하게 2 분할된 AC 앰프(42a, 42b), 버퍼 회로(43a, 43b) 등으로 구성된다. 고전압 샘플 홀드 회로(41)는 12 분할된 서브 샘플링(41a∼41l)으로 구성되고, 그 출력은 액정 표시 패널(4)의 신호선에 접속된다. 액정 표시 패널(4)은 전술한 바와 같이 구성된다.
도 6의 세부 구성에 있어서, 예를 들면, 적색의 영상 신호가 입력되는 입력부(5'), 저전압 처리 회로(2)의 세부는, 제어 신호(SHA, SHB)에 의해 전환되는 스위치(A, B)로 구성된다. 저전압 처리 회로(2)의 출력은 A 출력, B 출력을 거쳐 고전압 처리 회로(3)에 접속된다. 고전압 처리 회로(3)의 출력은 고전압 샘플 홀드 회로(41)에 접속된다. 고전압 샘플 홀드 회로(41)는 제어 신호(SH1∼SH13)에 의해 12 채널 분의 신호 전환을 행하는 스위치(1)∼스위치(13)로 구성된다. 각 스위치에는 축적 용량이 접속된다. 각 스위치에 의해 12 분할된 영상 신호는 액정 표시 패널(4)의 신호선(1∼12)에 접속됨과 함께, 스위치 소자(17)를 거쳐 TFT(24) 및 화소(25)에 접속되어 구성된다.
도 5를 참조하여 본 실시 형태의 동작을 설명한다.
도 5에서, 입력부(5')에 입력된 영상 신호는 저전압 처리 회로(2)에 입력된다. 저전압 처리 회로(2)의 서브 샘플링(19a, 19b)에서는 타이밍 제너레이터로부터 출력되는 샘플링 펄스(SP)(도시 생략)를 기초로 샘플링 처리한다. 브라이트네스(8a, 8b), 콘트라스트(9a, 9b), 감마 보정(10a, 10b)에서는 각각 조정 수단을 조정함으로써 명도, 콘트라스트비, 감마 보정 곡선의 조정을 행한다. 반전 앰프(11a, 11b)에서는 영상 신호를 증폭하여, 극성 스위치(12a, 12b)에서 소망의 극성의 영상 신호를 선택하여 출력 한다.
고전압 처리 회로(3)의 AC 앰프(42a, 42b)에서는 서브 샘플링된 도트 반전용 영상 신호를 소정 영상 레벨까지 증폭한다. 버퍼 회로(43a, 43b)에서는 다음 단 회로의 부하를 구동하기 위한 전류 증폭기의 처리가 행해진다. 고전압 샘플 홀드 회로(41)의 서브 샘플링(41a∼41l)에서는 입력된 소정 극성의 영상 신호를 샘플링 펄스(SP)(도시 생략)를 기초로 다시 샘플링 처리하여 액정 표시 패널(4)의 신호선에 출력한다. 액정 표시 패널(4)에서는 일정한 규칙에 준거하여 영상 등을 영출한다.
계속하여, 도 6을 참조하여 본 실시 형태의 상세한 동작을 설명한다.
도 6의 저전압 처리 회로(2)에서, 입력된 ±로 극성 반전된 영상 신호는 제어 신호(SHA, SHB)를 기초로 스위치(A)나 스위치(B)에 의해 교호 전환되고, A 출력, B 출력으로 소정의 극성의 영상 신호를 출력한다. 고전압 처리 회로(3)에서는 증폭이나 버퍼링 처리를 행한다. 고전압 샘플 홀드 회로(41)에서는, 제1 실시 형태에서 나타낸 타이밍 차트도와 동일한 동작에 의해 영상 신호의 전환 동작을 행한다. 즉, 고전압 샘플 홀드 회로(41)에 입력된 극성 반전된 영상 신호는 스위치(1∼13)에 의해서, 제어 신호(SH1∼SH13)를 기초로 전환되어 12 분할된 영출 신호로서 액정 표시 패널(4)의 신호선(1∼12)으로 출력된다. 또, 본 실시 형태의 동작을 나타내는 타이밍 차트도는 제1 실시 형태와 동일함과 함께, 이하의 동작은 중복하기 때문에 그 설명은 생략한다.
이와 같이 본 실시 형태에서는, 신호 분할을 저전압 처리 회로(2) 및 고전압 처리 회로(3)에서는 적게 하고, 고전압 샘플 홀드 회로(41)의 바로 앞에서 최종적인 신호선이 되도록 세밀하게 재분할하도록 한다. 이 때문에, 더욱 회로 규모의 축소와 배선 수를 삭감할 수 있음과 함께, 충분한 고전압을 확보한 영상 신호 처리 장치를 실현할 수 있다.
본 발명은 전술한 실시 형태에 한정되지 않고, 각종 실시 형태를 채용할 수가 있다. 예를 들면 본 실시 형태에서는 3∼12로 분할하는 방식에 대해서 예시했지만, 그 이상의 분할 수로 분할하는 것도 가능하여, 본 발명은 분할 수에 한정되지 않는다. 또, 본 발명의 형태에서는 H 스캐너, V 스캐너의 구동 회로를 내삽한 경우에 대해서 설명했지만, 구동 회로를 외삽하는 경우에도 응용 가능하다. 더욱, 본 발명의 주지를 설명하지 않은 범위에서 적정한 적용이 가능한 것을 말할 것도 없다.
이상 설명한 바와 같이 본 발명의 영상 신호 처리 장치에 의하면, 복수 도트 동시 샘플링 방식으로 구동하는 영상 신호 처리 장치에서, 영상 신호의 처리 회로를 특성에 맞추어 적정하게 분할하여 처리하도록 했기 때문에, 액정 표시 패널의 화소수가 증가하여 점 순차 샘플링 방식을 채용할 수 없게 된 영상 신호 처리 장치에서도 회로 규모나 이에 수반하는 조정 개소, 및 소비 전력을 필요 최소한으로 억제한 영상 신호 처리 장치를 구성하는 것이 가능하게 된다.

Claims (5)

  1. 액정 표시 패널에 영상 신호를 기입할 때에, 복수의 채널을 동시에 샘플링하여 구동하는 영상 신호 처리 장치에 있어서,
    상기 영상 신호 처리 장치를,화질 조정 등을 행하는 저전압 처리 회로,및 상기 액정 표시 패널로의 기입 신호로 변환하는 고전압 처리 회로로 분할하고,
    상기 저전압 처리 회로에 의해서 상기 영상 신호를 샘플링 처리하면서 소수 분할하며,
    상기 고전압 처리 회로에 의해서 상기 영상 신호를 샘플링 처리하면서 더욱 미세하게 분할하여, 처리 회로의 효율화를 도모하는 것을 특징으로 하는 영상 신호 처리 장치.
  2. 제1항에 있어서,
    상기 저전압 처리 회로는 2 분할되고,
    각각 2 채널 분으로 이루어진 상기 영상 신호를 샘플링하는 샘플 홀드 회로와,
    휘도 조정을 행하는 브라이트네스 조정 회로와,
    콘트라스트 조정을 행하는 콘트라스트 조정 회로와,
    감마 보정의 조정을 행하는 감마 보정 회로와,
    상기 영상 신호의 선택을 행하는 스위치 회로를 구비하며,
    상기 고전압 처리 회로는 12 분할되고,
    각각 12 채널 분으로 이어진 상기 영상 신호를 재샘플링하는 샘플 홀드 회로와,
    증폭 회로와,
    버퍼 회로를 구비하며,
    상기 저전압 처리 회로에서는 분할 수를 적게 하여 회로 규모를 축소하고, 상기 고전압 처리 회로에서는 분할 수를 많게 하여 충분한 구동 전압을 얻을 수 있도록 한 것을 특징으로 하는 영상 신호 처리 장치.
  3. 액정 표시 패널에 영상 신호를 기입할 때에, 복수의 채널을 동시에 샘플링하여 구동하는 영상 신호 처리 장치에 있어서,
    상기 영상 신호 처리 장치를, 화질 조정 등을 행하는 저전압 처리 회로, 고전압 처리를 행하는 고전압 처리 회로, 및 상기 액정 표시 패널로의 기입 신호로 변환하는 고전압 샘플 홀드 회로로 분할하고,
    상기 저전압 처리 회로에 의해서 상기 영상 신호를 샘플링 처리하면서 소수 분할하며,
    상기 고전압 처리 회로에 의해서 상기 영상 신호를 샘플링 처리 또는 샘플링 처리를 행하지 않고 소정수로 분할하고,
    상기 고전압 샘플 홀드 회로에 의해서 상기 영상 신호를 샘플링 처리하면서 더욱 미세하게 분할하여, 처리 회로의 효율화를 도모하는 것을 특징으로 하는 영상신호 처리 장치.
  4. 제3항에 있어서,
    상기 저전압 처리 회로는 2 분할되고,
    각각 2 채널 분으로 이루어진 상기 영상 신호를 샘플링하는 샘플 홀드 회로와,
    휘도 조정을 행하는 브라이트네스 조정 회로와,
    콘트라스트 조정을 행하는 콘트라스트 조정 회로와,
    감마 보정의 조정을 행하는 감마 보정 회로와,
    상기 영상 신호의 선택을 행하는 스위치 회로를 구비하며,
    상기 고전압 처리 회로는 6 분할되고,
    각각 6 채널 분으로 이루어진 상기 영상 신호를 재샘플링하는 샘플 홀프 회로와,
    증폭 회로와,
    버퍼 회로를 구비하며,
    상기 고전압 샘플 홀드 회로는 12 분할되고,
    12 채널 분으로 이루어진 상기 영상 신호를 재샘플링하는 샘플 홀드 회로를 구비하며,
    상기 저전압 처리 회로에서는 분할 수를 적게 하여 회로 규모를 축소하고, 상기 고전압 처리 회로에서는 분할 수를 중간 정도로 하여 구동 주파수를 높이며,상기 고전압 샘플 홀드 회로에서는 분할 수를 많게 하여 충분한 구동 전압을 얻을 수 있도록 한 것을 특징으로 하는 영상 신호 처리 장치.
  5. 제3항에 있어서,
    상기 저전압 처리 회로는 2 분할되고,
    각각 2 채널 분으로 이루어진 상기 영상 신호를 샘플링하는 샘플 홀도 회로와,
    휘도 조정을 행하는 브라이트네스 조정 회로와,
    콘트라스트 조정을 행하는 콘트라스트 조정 회로와,
    감마 보정의 조정을 행하는 감마 보정 회로와,
    상기 영상 신호의 선택을 행하는 스위치 회로를 구비하며,
    상기 고전압 처리 회로는 2 분할되고,
    각각 2 채널 분으로 이루어진 증폭 회로와,
    버퍼 회로를 구비하면,
    상기 고전압 샘플 홀드 회로는 12 분할되고,
    12 채널 분으로 이루어진 상기 영상 신호를 재샘플링하는 샘플 홀드 회로를 구비하며,
    상기 저전압 처리 회로 및 상기 고전압 처리 회로에서는 분할 수를 적게 하여 회로 규모를 축소하고, 상기 고전압 샘플 홀드 회로에서는 분할 수를 많게 하여 충분한 구동 전압을 얻을 수 있도록 한 것을 특징으로 하는 영상 신호 처리 장치.
KR1019960038593A 1995-09-07 1996-09-06 영상신호처리장치 KR100403108B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-230408 1995-09-07
JP23040895A JP3518086B2 (ja) 1995-09-07 1995-09-07 映像信号処理装置

Publications (2)

Publication Number Publication Date
KR970017151A KR970017151A (ko) 1997-04-30
KR100403108B1 true KR100403108B1 (ko) 2004-04-06

Family

ID=16907425

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960038593A KR100403108B1 (ko) 1995-09-07 1996-09-06 영상신호처리장치

Country Status (5)

Country Link
US (1) US5995072A (ko)
EP (1) EP0766464B1 (ko)
JP (1) JP3518086B2 (ko)
KR (1) KR100403108B1 (ko)
DE (1) DE69638327D1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1173164A (ja) * 1997-08-29 1999-03-16 Sony Corp 液晶表示装置の駆動回路
JP3613940B2 (ja) 1997-08-29 2005-01-26 ソニー株式会社 ソースフォロワ回路、液晶表示装置および液晶表示装置の出力回路
JP4046811B2 (ja) * 1997-08-29 2008-02-13 ソニー株式会社 液晶表示装置
JP3985340B2 (ja) * 1997-09-26 2007-10-03 ソニー株式会社 液晶表示装置駆動回路
JP3595153B2 (ja) 1998-03-03 2004-12-02 株式会社 日立ディスプレイズ 液晶表示装置および映像信号線駆動手段
JP3418676B2 (ja) * 1998-04-13 2003-06-23 シャープ株式会社 液晶駆動回路
TW521240B (en) * 1998-12-10 2003-02-21 Sanyo Electric Co Liquid crystal driving integrated circuit
JP3573984B2 (ja) 1998-12-15 2004-10-06 三洋電機株式会社 液晶駆動集積回路
TW522374B (en) * 2000-08-08 2003-03-01 Semiconductor Energy Lab Electro-optical device and driving method of the same
JP3904394B2 (ja) 2001-01-24 2007-04-11 セイコーエプソン株式会社 画像処理回路、画像処理方法、電気光学装置、および電子機器
JP3981252B2 (ja) * 2001-06-07 2007-09-26 株式会社日立製作所 画像表示パネル及び画像表示パネルを有する画像ビューア
JP3743505B2 (ja) * 2001-06-15 2006-02-08 セイコーエプソン株式会社 ライン駆動回路、電気光学装置及び表示装置
KR100848088B1 (ko) * 2002-01-31 2008-07-24 삼성전자주식회사 액정 표시 장치의 화상 데이터 처리 장치 및 그 방법
US6958651B2 (en) 2002-12-03 2005-10-25 Semiconductor Energy Laboratory Co., Ltd. Analog circuit and display device using the same
JP3754965B2 (ja) * 2003-02-28 2006-03-15 キヤノン株式会社 映像表示装置
JP4507633B2 (ja) * 2004-02-24 2010-07-21 セイコーエプソン株式会社 画像処理装置、画像処理方法、表示装置、および電子機器
TWI398157B (zh) * 2006-08-11 2013-06-01 Hon Hai Prec Ind Co Ltd 影像邊界掃描系統及方法
KR20160097444A (ko) * 2015-02-06 2016-08-18 삼성디스플레이 주식회사 표시 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60160727A (ja) * 1984-02-01 1985-08-22 Hitachi Micro Comput Eng Ltd 直並列変換回路およびこれを用いた表示駆動装置
US4642628A (en) * 1984-06-22 1987-02-10 Citizen Watch Co., Ltd. Color liquid crystal display apparatus with improved display color mixing
US5192945A (en) * 1988-11-05 1993-03-09 Sharp Kabushiki Kaisha Device and method for driving a liquid crystal panel
US5287095A (en) * 1988-12-09 1994-02-15 Hitachi, Ltd. Display device and its displaying method
US5162670A (en) * 1990-01-26 1992-11-10 Kabushiki Kaisha Toshiba Sample-and-hold circuit device
JPH03266578A (ja) * 1990-03-15 1991-11-27 Sharp Corp 映像信号処理回路
JPH03287291A (ja) * 1990-04-03 1991-12-17 Asahi Glass Co Ltd 画像表示装置の駆動回路
US5168270A (en) * 1990-05-16 1992-12-01 Nippon Telegraph And Telephone Corporation Liquid crystal display device capable of selecting display definition modes, and driving method therefor
JP2640014B2 (ja) * 1990-05-31 1997-08-13 三洋電機株式会社 ドットマトリクス表示装置
US5414442A (en) * 1991-06-14 1995-05-09 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and method of driving the same
JPH0564113A (ja) * 1991-09-03 1993-03-12 Koudo Eizou Gijutsu Kenkyusho:Kk 液晶投写型映像表示装置の信号処理回路
JPH05210361A (ja) * 1992-01-31 1993-08-20 Toshiba Corp 液晶表示装置の駆動回路
JP3104923B2 (ja) * 1992-02-04 2000-10-30 株式会社日立製作所 データ側駆動回路
JPH05328268A (ja) * 1992-05-27 1993-12-10 Toshiba Corp 液晶表示装置
US5510807A (en) * 1993-01-05 1996-04-23 Yuen Foong Yu H.K. Co., Ltd. Data driver circuit and associated method for use with scanned LCD video display
JP3202384B2 (ja) * 1993-02-22 2001-08-27 シャープ株式会社 表示装置の駆動回路
JP2994169B2 (ja) * 1993-04-09 1999-12-27 日本電気株式会社 アクティブマトリックス型液晶表示装置
US5703617A (en) * 1993-10-18 1997-12-30 Crystal Semiconductor Signal driver circuit for liquid crystal displays
JPH07129125A (ja) * 1993-10-29 1995-05-19 Sanyo Electric Co Ltd 画素配列表示装置
JP3231530B2 (ja) * 1993-12-17 2001-11-26 キヤノン株式会社 液晶表示装置
JP2827867B2 (ja) * 1993-12-27 1998-11-25 日本電気株式会社 マトリックス表示装置のデータドライバ

Also Published As

Publication number Publication date
EP0766464A3 (en) 1999-03-17
EP0766464A2 (en) 1997-04-02
US5995072A (en) 1999-11-30
KR970017151A (ko) 1997-04-30
EP0766464B1 (en) 2011-02-02
JP3518086B2 (ja) 2004-04-12
JPH0981080A (ja) 1997-03-28
DE69638327D1 (de) 2011-03-17

Similar Documents

Publication Publication Date Title
KR100403108B1 (ko) 영상신호처리장치
US7420533B2 (en) Liquid crystal display and driving method thereof
US6421041B2 (en) Active matrix display and image forming system based on multiple partial image displays
JP3501939B2 (ja) アクティブマトリクス型画像表示装置
JP2003022057A (ja) 画像信号駆動回路および画像信号駆動回路を備えた表示装置
JP3367099B2 (ja) 液晶表示装置の駆動回路とその駆動方法
JPH11259036A (ja) マトリクスディスプレイ用デ―タラインドライバおよびマトリクスディスプレイ
US8223138B2 (en) Partial frame memory FPR display device and writing and reading method thereof
JPH05303357A (ja) アクティブマトリックス薄膜トランジスタ液晶ディスプレイ用コントローラ
US20050253827A1 (en) Digital video signal processing devices for liquid crystal displays
JP2747583B2 (ja) 液晶パネルの駆動回路及び液晶装置
JPH11282437A (ja) 液晶表示パネルのインタフェース装置
US20060262064A1 (en) Driving apparatus, driving method and display panel driving system
JPH09269754A (ja) 液晶表示装置の信号処理回路
JPH11305743A (ja) 液晶表示装置
JP2003330423A (ja) 液晶表示装置及びその駆動制御方法
JP2005055616A (ja) 表示装置及びその駆動制御方法
JP3623304B2 (ja) 液晶表示装置
JP2924842B2 (ja) 液晶表示装置
JPH11296133A (ja) 画像表示装置の駆動回路
JPH09270976A (ja) 液晶表示装置
JP3826930B2 (ja) 液晶表示装置
JPH10222133A (ja) 液晶表示装置の駆動回路
JPH0950261A (ja) 液晶駆動回路
JPH11133934A (ja) 液晶駆動装置及び液晶駆動方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131004

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20141006

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 13

EXPY Expiration of term