JPH0564113A - 液晶投写型映像表示装置の信号処理回路 - Google Patents
液晶投写型映像表示装置の信号処理回路Info
- Publication number
- JPH0564113A JPH0564113A JP3223028A JP22302891A JPH0564113A JP H0564113 A JPH0564113 A JP H0564113A JP 3223028 A JP3223028 A JP 3223028A JP 22302891 A JP22302891 A JP 22302891A JP H0564113 A JPH0564113 A JP H0564113A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- layer
- gamma correction
- display device
- signal processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Video Image Reproduction Devices For Color Tv Systems (AREA)
Abstract
(57)【要約】
【構成】 液晶投写型映像表示装置に含まれる液晶パネ
ルを駆動するための信号処理回路であって、デジタル映
像信号を入力し、Ｎ層（Ｎ＝２，３，…）に多層展開を
行って、動作周波数を１／Ｎとした出力を得る多層展開
処理部６と、前記多層展開処理部６から得られる各々の
出力について、ガンマ補正を独立に行う補正手段とを具
備した。 【効果】 本発明によれば、多層展開処理部６の各層出
力にそれぞれ独立にガンマ補正を施すよう構成してある
ので、動作周波数を低くすることができる。従って、ガ
ンマ補正回路を例えばＲＯＭで構成することにより、各
層の液晶駆動集積回路の液晶を駆動する電圧のばらつき
を補正することができる。
ルを駆動するための信号処理回路であって、デジタル映
像信号を入力し、Ｎ層（Ｎ＝２，３，…）に多層展開を
行って、動作周波数を１／Ｎとした出力を得る多層展開
処理部６と、前記多層展開処理部６から得られる各々の
出力について、ガンマ補正を独立に行う補正手段とを具
備した。 【効果】 本発明によれば、多層展開処理部６の各層出
力にそれぞれ独立にガンマ補正を施すよう構成してある
ので、動作周波数を低くすることができる。従って、ガ
ンマ補正回路を例えばＲＯＭで構成することにより、各
層の液晶駆動集積回路の液晶を駆動する電圧のばらつき
を補正することができる。
Description
【０００１】
【産業上の利用分野】本発明は、液晶投写型映像表示装
置に含まれる液晶パネルを駆動するための信号処理回路
に関するものである。
置に含まれる液晶パネルを駆動するための信号処理回路
に関するものである。
【０００２】
【従来の技術】液晶投写型映像表示装置の信号処理回路
は、映像信号の周波数帯域が広いため（特にハイビジョ
ン）、高速に動作させる必要がある。ところが、液晶駆
動用集積回路は動作速度が遅いので、映像信号を多層展
開処理して一層あたりの周波数を低くする必要がある。
このとき、液晶は例えば横方向に層数に等しく配置した
液晶駆動用集積回路によって駆動される。
は、映像信号の周波数帯域が広いため（特にハイビジョ
ン）、高速に動作させる必要がある。ところが、液晶駆
動用集積回路は動作速度が遅いので、映像信号を多層展
開処理して一層あたりの周波数を低くする必要がある。
このとき、液晶は例えば横方向に層数に等しく配置した
液晶駆動用集積回路によって駆動される。
【０００３】また、ハイビジョンの映像信号帯域は約３
０ＭＨｚと非常に広帯域であるため、ソース駆動用集積
回路（ソースドライバ）をカスケード接続する方式で
は、ソースドライバ内のシフトレジスタの動作周波数が
３０ＭＨｚ以上であることが必要となる。しかし、現在
このような高速なソースドライバはないので、ソースド
ライバの動作周波数を低減するために、ソースドライバ
をパラレルで動作させるための多層展開処理が必要とさ
れる。
０ＭＨｚと非常に広帯域であるため、ソース駆動用集積
回路（ソースドライバ）をカスケード接続する方式で
は、ソースドライバ内のシフトレジスタの動作周波数が
３０ＭＨｚ以上であることが必要となる。しかし、現在
このような高速なソースドライバはないので、ソースド
ライバの動作周波数を低減するために、ソースドライバ
をパラレルで動作させるための多層展開処理が必要とさ
れる。
【０００４】そこで従来から知られているこの種の信号
処理回路においては、図６に示されるように、まずガン
マ補正回路５０によって映像信号をガンマ補正し、その
後に多層展開処理回路５２によって上記多層展開処理を
行っていた。
処理回路においては、図６に示されるように、まずガン
マ補正回路５０によって映像信号をガンマ補正し、その
後に多層展開処理回路５２によって上記多層展開処理を
行っていた。
【０００５】ここで図６に示した多層展開処理回路５２
では、図７に概略を示すとおり、液晶パネルのソースド
ライバの数に応じた数のメモリ（図では、説明の都合上
３個としてある）を持ち、１ラインの映像信号を分割し
て書き込んだ後、１ライン期間で同時に読み出すことを
行っている。すなわち、映像信号１ラインをＮ個の部分
に分割し、分割したそれぞれの部分を１ライン期間で同
時に表示することにより、動作周波数を１／Ｎに低減す
るものである。
では、図７に概略を示すとおり、液晶パネルのソースド
ライバの数に応じた数のメモリ（図では、説明の都合上
３個としてある）を持ち、１ラインの映像信号を分割し
て書き込んだ後、１ライン期間で同時に読み出すことを
行っている。すなわち、映像信号１ラインをＮ個の部分
に分割し、分割したそれぞれの部分を１ライン期間で同
時に表示することにより、動作周波数を１／Ｎに低減す
るものである。
【０００６】
【発明が解決しようとする課題】しかしながら、図６に
示したとおり、従来は映像信号のガンマ補正を多層展開
処理より前段で行っていることから、ガンマ補正部の動
作周波数を高くしなければならないという欠点がある。
示したとおり、従来は映像信号のガンマ補正を多層展開
処理より前段で行っていることから、ガンマ補正部の動
作周波数を高くしなければならないという欠点がある。
【０００７】しかも、このような従来の方式では、各層
の液晶駆動用集積回路の液晶を駆動する電圧のばらつき
は補正できないという欠点がある。
の液晶駆動用集積回路の液晶を駆動する電圧のばらつき
は補正できないという欠点がある。
【０００８】
【課題を解決するための手段】上述した課題を解決する
ために、本発明では多層展開処理手段の各層出力にそれ
ぞれ独立にガンマ補正を施すよう構成する。
ために、本発明では多層展開処理手段の各層出力にそれ
ぞれ独立にガンマ補正を施すよう構成する。
【０００９】
【作用】本発明では、多層展開処理手段の各層出力に対
してそれぞれ独立したガンマ補正を行うことにより、動
作周波数を低くすることができる。従って、ガンマ補正
回路を例えばＲＯＭで構成することにより、各層の液晶
駆動集積回路の液晶を駆動する電圧のばらつきを補正す
ることができる。
してそれぞれ独立したガンマ補正を行うことにより、動
作周波数を低くすることができる。従って、ガンマ補正
回路を例えばＲＯＭで構成することにより、各層の液晶
駆動集積回路の液晶を駆動する電圧のばらつきを補正す
ることができる。
【００１０】
【実施例】以下、本発明の実施例を詳細に説明する。
【００１１】図１は、本発明の一実施例全体を示すブロ
ック図である。本図において、２はアナログ映像信号を
入力するＡ／Ｄ変換部、４はＡ／Ｄ変換部２からのＡ／
Ｄ変換出力に同期信号処理を施してデジタル映像信号を
出力する同期信号処理部、６は後に詳述する多層展開処
理部であって、同期信号処理部４からのデジタル映像信
号を入力する。８Ａ〜８Ｆは多層展開処理部６からの各
層出力１〜６に対して独立にガンマ補正を行うガンマ補
正部、１２Ａ〜１２Ｆはガンマ補正部８Ａ〜８Ｆからの
各出力をＤ／Ａ変換するＤ／Ａ変換部、１４Ａ〜１４Ｆ
はＤ／Ａ変換部１２Ａ〜１２Ｆからの各アナログ出力を
入力する液晶駆動部である。
ック図である。本図において、２はアナログ映像信号を
入力するＡ／Ｄ変換部、４はＡ／Ｄ変換部２からのＡ／
Ｄ変換出力に同期信号処理を施してデジタル映像信号を
出力する同期信号処理部、６は後に詳述する多層展開処
理部であって、同期信号処理部４からのデジタル映像信
号を入力する。８Ａ〜８Ｆは多層展開処理部６からの各
層出力１〜６に対して独立にガンマ補正を行うガンマ補
正部、１２Ａ〜１２Ｆはガンマ補正部８Ａ〜８Ｆからの
各出力をＤ／Ａ変換するＤ／Ａ変換部、１４Ａ〜１４Ｆ
はＤ／Ａ変換部１２Ａ〜１２Ｆからの各アナログ出力を
入力する液晶駆動部である。
【００１２】図２は、図１に示した多層展開処理部６の
詳細な回路構成を示す。また図３は、図２の動作を示す
タイミング図である。
詳細な回路構成を示す。また図３は、図２の動作を示す
タイミング図である。
【００１３】次に、図２および図３を参照して、６層展
開を行うための具体的動作手順を述べる。
開を行うための具体的動作手順を述べる。
【００１４】（１）まず、デジタル映像信号を６個のＦ
ＩＦＯ（ファーストイン・ファーストアウト）メモリに
入力する。
ＩＦＯ（ファーストイン・ファーストアウト）メモリに
入力する。
【００１５】（２）各ＦＩＦＯメモリへの書込みのた
め、内部のポインタをリセットするライトリセット信号
を入力する。
め、内部のポインタをリセットするライトリセット信号
を入力する。
【００１６】（３）各ＦＩＦＯメモリに書込み期間を指
定するためのライトイネーブル信号１〜６を入力する。
定するためのライトイネーブル信号１〜６を入力する。
【００１７】ここで、各ライトイネーブル信号は映像信
号の１Ｈ（水平走査）における映像期間を６等分するた
め、（映像期間）／６期間だけ順次供給する。
号の１Ｈ（水平走査）における映像期間を６等分するた
め、（映像期間）／６期間だけ順次供給する。
【００１８】（４）一定期間後に全ＦＩＦＯメモリから
データを同時に読み出すための内部のポインタをリセッ
トする、リードリセット信号を入力する。
データを同時に読み出すための内部のポインタをリセッ
トする、リードリセット信号を入力する。
【００１９】（５）リードクロック（ライトクロックの
１／６の周波数）に同期して、液晶パネルの１Ｈ時間に
全ＦＩＦＯメモリから上記書込んだデータを同時に読み
出す。
１／６の周波数）に同期して、液晶パネルの１Ｈ時間に
全ＦＩＦＯメモリから上記書込んだデータを同時に読み
出す。
【００２０】図４は、順次走査（ノンインターレース）
変換機能を備えた多層展開処理部６を示すブロック図で
ある。本図において、２１はデジタル映像信号を入力す
るラインメモリ、２２はライン補間用加算器、２３〜２
６はＤ型フリップフロップ（ＦＦ）、Ａ０〜Ｆ０，Ａ１
〜Ｆ１，Ａ００〜Ｆ００，Ａ１１〜Ｆ１１（Ａ〜Ｆで各
層を示し、０，００は１Ｈの前半でリードされ、１，１
１は１Ｈの後半でリードされることを示す）はそれぞれ
ＦＩＦＯ（ファーストイン・ファーストアウト）メモ
リ、２７〜３８はＤ型フリップフロップ（ＦＦ）であ
る。各Ｄ型ＦＦ２７〜３８の出力は独立した各ガンマ補
正部に入力される。
変換機能を備えた多層展開処理部６を示すブロック図で
ある。本図において、２１はデジタル映像信号を入力す
るラインメモリ、２２はライン補間用加算器、２３〜２
６はＤ型フリップフロップ（ＦＦ）、Ａ０〜Ｆ０，Ａ１
〜Ｆ１，Ａ００〜Ｆ００，Ａ１１〜Ｆ１１（Ａ〜Ｆで各
層を示し、０，００は１Ｈの前半でリードされ、１，１
１は１Ｈの後半でリードされることを示す）はそれぞれ
ＦＩＦＯ（ファーストイン・ファーストアウト）メモ
リ、２７〜３８はＤ型フリップフロップ（ＦＦ）であ
る。各Ｄ型ＦＦ２７〜３８の出力は独立した各ガンマ補
正部に入力される。
【００２１】次に、図５に示すタイミング図を参照し
て、図４の動作を説明する（図５中のＡ〜Ｆおよび０，
１は図４中のＡ〜Ｆおよび０（００），１（１１）に対
応し、ライトクロックの周波数はラインメモリ２１の動
作クロックの周波数ｆの１／２である）。
て、図４の動作を説明する（図５中のＡ〜Ｆおよび０，
１は図４中のＡ〜Ｆおよび０（００），１（１１）に対
応し、ライトクロックの周波数はラインメモリ２１の動
作クロックの周波数ｆの１／２である）。
【００２２】（１）各ＦＩＦＯメモリは、ライトリセッ
トパルスが“Ｌ”のときライトクロックの立上りでライ
トアドレスポインタを０にリセットする。
トパルスが“Ｌ”のときライトクロックの立上りでライ
トアドレスポインタを０にリセットする。
【００２３】（２）Ｈ／６毎に順次ずれるＡ〜Ｆの各ラ
イトイネーブルが“Ｌ”のとき、対応するＦＩＦＯメモ
リ（Ａ０〜Ｆ０，Ａ１〜Ｆ１）はライトクロックの立上
りで、ＦＩＦＯメモリ（Ａ００〜Ｆ００，Ａ１１〜Ｆ１
１）はライトクロックの立下りで各Ｄ型ＦＦ２３〜２６
を介してデータをライトアドレスポインタのアドレスに
書込む（したがって、ラインメモリ２１の入力側および
加算器２２の出力側のデータは、ラインメモリ２１の動
作クロックｆ毎に０（１）または００（１１）の付くＦ
ＩＦＯメモリにふり分けられる）。このとき、ライトア
ドレスポインタの値を１増やす。
イトイネーブルが“Ｌ”のとき、対応するＦＩＦＯメモ
リ（Ａ０〜Ｆ０，Ａ１〜Ｆ１）はライトクロックの立上
りで、ＦＩＦＯメモリ（Ａ００〜Ｆ００，Ａ１１〜Ｆ１
１）はライトクロックの立下りで各Ｄ型ＦＦ２３〜２６
を介してデータをライトアドレスポインタのアドレスに
書込む（したがって、ラインメモリ２１の入力側および
加算器２２の出力側のデータは、ラインメモリ２１の動
作クロックｆ毎に０（１）または００（１１）の付くＦ
ＩＦＯメモリにふり分けられる）。このとき、ライトア
ドレスポインタの値を１増やす。
【００２４】（３）リードリセットパルスが“Ｌ”のと
き、リードクロックの立上りで全ＦＩＦＯメモリはリー
ドアドレスポインタを０にリセットする。
き、リードクロックの立上りで全ＦＩＦＯメモリはリー
ドアドレスポインタを０にリセットする。
【００２５】（４）０または１で示すリードイネーブル
が“Ｌ”のとき、リードクロック（リードクロックの周
波数はライトクロックの周波数の１／６）の立上りで該
当するＦＩＦＯメモリのリードアドレスポインタの値の
アドレスからデータを各Ｄ型ＦＦ２７〜３８を介して読
み出す。このとき、リードアドレスポインタの値を１増
やす。ここでリードイネーブルが“Ｈ”のときの該当す
るＦＩＦＯメモリの出力はハイインピーダンスとなり、
データバスから切離なされる。
が“Ｌ”のとき、リードクロック（リードクロックの周
波数はライトクロックの周波数の１／６）の立上りで該
当するＦＩＦＯメモリのリードアドレスポインタの値の
アドレスからデータを各Ｄ型ＦＦ２７〜３８を介して読
み出す。このとき、リードアドレスポインタの値を１増
やす。ここでリードイネーブルが“Ｈ”のときの該当す
るＦＩＦＯメモリの出力はハイインピーダンスとなり、
データバスから切離なされる。
【００２６】かくして、各ＦＩＦＯメモリにＨ／６期間
だけデータを書込み、次の１Ｈ期間に該当するＦＩＦＯ
メモリから、Ｈ／２期間ずつ同時にデータを読み出すこ
とで、６倍時間伸長，ノンインタレース変換を同時に行
うことが可能となる。
だけデータを書込み、次の１Ｈ期間に該当するＦＩＦＯ
メモリから、Ｈ／２期間ずつ同時にデータを読み出すこ
とで、６倍時間伸長，ノンインタレース変換を同時に行
うことが可能となる。
【００２７】
【発明の効果】以上説明したとおり、本発明によれば、
多層展開処理手段の各層出力にそれぞれ独立にガンマ補
正を施すよう構成してあるので、動作周波数を低くする
ことができる。従って、ガンマ補正回路を例えばＲＯＭ
で構成することにより、各層の液晶駆動集積回路の液晶
を駆動する電圧のばらつきも補正することができる。
多層展開処理手段の各層出力にそれぞれ独立にガンマ補
正を施すよう構成してあるので、動作周波数を低くする
ことができる。従って、ガンマ補正回路を例えばＲＯＭ
で構成することにより、各層の液晶駆動集積回路の液晶
を駆動する電圧のばらつきも補正することができる。
【図１】本発明の一実施例全体を示すブロック図であ
る。
る。
【図２】図１に示した多層展開処理部の構成を示すブロ
ック図である。
ック図である。
【図３】図２の動作を示すタイミング図である。
【図４】図１に示した多層展開処理部のその他の構成
（順次走査変換機能付き）を示す図である。
（順次走査変換機能付き）を示す図である。
【図５】図４の動作を示すタイミング図である。
【図６】従来技術の説明図である。
【図７】従来技術の説明図である。
２ Ａ／Ｄ変換部 ４ 同期信号処理部 ６ 多層展開処理部 ８Ａ〜８Ｆ ガンマ補正部 １２Ａ〜１２Ｆ Ｄ／Ａ変換部 １４Ａ〜１４Ｆ 液晶駆動部 Ａ０〜Ｆ０，Ａ００〜Ｆ００，Ａ１〜Ｆ１，Ａ１１〜Ｆ
１１ ＦＩＦＯメモリ
１１ ＦＩＦＯメモリ
Claims (1)
- 【請求項１】 液晶投写型映像表示装置に含まれる液晶
パネルを駆動するための信号処理回路であって、 デジタル映像信号を入力し、Ｎ層（Ｎ＝２，３，…）に
多層展開を行って、動作周波数を１／Ｎとした出力を得
る多層展開手段と、 前記多層展開手段から得られる各々の出力について、ガ
ンマ補正を独立に行う補正手段とを具備したことを特徴
とする液晶投写型映像表示装置の信号処理回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3223028A JPH0564113A (ja) | 1991-09-03 | 1991-09-03 | 液晶投写型映像表示装置の信号処理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3223028A JPH0564113A (ja) | 1991-09-03 | 1991-09-03 | 液晶投写型映像表示装置の信号処理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0564113A true JPH0564113A (ja) | 1993-03-12 |
Family
ID=16791713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3223028A Pending JPH0564113A (ja) | 1991-09-03 | 1991-09-03 | 液晶投写型映像表示装置の信号処理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0564113A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0766464A3 (en) * | 1995-09-07 | 1999-03-17 | Sony Corporation | Video signal processing apparatus for a liquid crystal panel |
| JP2012128133A (ja) * | 2010-12-15 | 2012-07-05 | Seiko Epson Corp | 半導体装置 |
| US11444789B2 (en) | 2017-04-04 | 2022-09-13 | Canon Kabushiki Kaisha | Decrypted packet padding removal |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0527701A (ja) * | 1991-07-19 | 1993-02-05 | Seiko Epson Corp | 映像信号補正回路 |
-
1991
- 1991-09-03 JP JP3223028A patent/JPH0564113A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0527701A (ja) * | 1991-07-19 | 1993-02-05 | Seiko Epson Corp | 映像信号補正回路 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0766464A3 (en) * | 1995-09-07 | 1999-03-17 | Sony Corporation | Video signal processing apparatus for a liquid crystal panel |
| JP2012128133A (ja) * | 2010-12-15 | 2012-07-05 | Seiko Epson Corp | 半導体装置 |
| US11444789B2 (en) | 2017-04-04 | 2022-09-13 | Canon Kabushiki Kaisha | Decrypted packet padding removal |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0267883A (ja) | ビデオプリンタ信号処理回路 | |
| JP4572144B2 (ja) | 表示パネル駆動装置および表示パネル駆動方法 | |
| JPH0564113A (ja) | 液晶投写型映像表示装置の信号処理回路 | |
| JP3156327B2 (ja) | 液晶表示装置 | |
| JPH0564114A (ja) | 液晶投写型映像表示装置の信号処理回路 | |
| JPH0564112A (ja) | 液晶投写型映像表示装置の信号処理回路 | |
| JPH1155569A (ja) | 表示制御回路 | |
| JP3674258B2 (ja) | 画像信号処理装置 | |
| JP2653578B2 (ja) | 液晶投写型映像表示装置の信号処理回路 | |
| JP2653579B2 (ja) | 液晶投写型映像表示装置の信号処理回路 | |
| JP2653580B2 (ja) | 液晶投写型映像表示装置の信号処理回路 | |
| JP2000221925A (ja) | 液晶駆動回路 | |
| JP2586377B2 (ja) | 液晶表示パネル駆動回路 | |
| JP2001331157A (ja) | 映像信号変換装置 | |
| JPH0564111A (ja) | 液晶投写型映像表示装置の信号処理回路 | |
| JP2667738B2 (ja) | 映像信号処理装置 | |
| JP2001109442A (ja) | 映像信号処理回路 | |
| JPH09247574A (ja) | 走査線変換装置 | |
| KR19990050335A (ko) | 고해상도 액정표시구동장치 | |
| JPS6343950B2 (ja) | ||
| JP2004184457A (ja) | 画像処理装置及び画像表示装置 | |
| JPH0527701A (ja) | 映像信号補正回路 | |
| US5948039A (en) | Vehicular navigation display system | |
| JP4239475B2 (ja) | 走査線変換装置 | |
| JPH056152A (ja) | 液晶デイスプレイ装置 |