KR100218869B1 - 다단 매립 배선구조 - Google Patents

다단 매립 배선구조 Download PDF

Info

Publication number
KR100218869B1
KR100218869B1 KR1019960056028A KR19960056028A KR100218869B1 KR 100218869 B1 KR100218869 B1 KR 100218869B1 KR 1019960056028 A KR1019960056028 A KR 1019960056028A KR 19960056028 A KR19960056028 A KR 19960056028A KR 100218869 B1 KR100218869 B1 KR 100218869B1
Authority
KR
South Korea
Prior art keywords
layer
conductive
insulating layer
forming
wiring
Prior art date
Application number
KR1019960056028A
Other languages
English (en)
Other versions
KR970072193A (ko
Inventor
마키코 하세가와
요시히코 토요다
타케시 모리
테츠오 후카다
Original Assignee
다니구찌 이찌로오, 기타오카 다카시
미쓰비시뎅끼 가부시기가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다니구찌 이찌로오, 기타오카 다카시, 미쓰비시뎅끼 가부시기가이샤 filed Critical 다니구찌 이찌로오, 기타오카 다카시
Publication of KR970072193A publication Critical patent/KR970072193A/ko
Application granted granted Critical
Publication of KR100218869B1 publication Critical patent/KR100218869B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

IC의 다단 매립 배선구조는 채널 또는 홈내의 도전층상에 형성된 피복율을 가지고, 노광의 헐레이션을 방지함으로써, 고정밀도인 구조를 형성할 수 있다.
도전층 재료로서 Cu재료가 사용되더라도, 배선저항이 여전히 작고, Cu의 확산 및 산화를 방지한다.

Description

다단 매립 배선구조
제1도는 본 발명의 제1의 실시의 형태에 따른 IC의 다단 매립 배선구조의 단면도.
제2도는 제1도의 다단 배선구조의 제조공정도.
제3도는 공정(c)에 있어서의 산성 에칭제의 pH와 표면 모팔러지의 관계를 나타내는 그래프.
제4도는 공정(c)에 있어서의 알칼리성 에칭제의 pH와 표면 모팔러지의 관계를 나타내는 그래프.
제5도는 리세스 깊이와 열처리전후의 저항값의 변화의 관계를 나타내는 그래프.
제6도는 리세스의 깊이와 배선간 용량의 관계를 나타내는 그래프.
제7도는 본 발명의 제2의 실시의 형태에 따른 3단의 매립 배선구조를 나타내는 단면도.
제8도는 본 발명의 제3의 실시의 형태에 따른 2단의 매립 배선구조를 나타내는 단면도.
제9도는 제8도의 2단의 배선구조의 제조공정도.
제10도는 본 발명의 제4의 실시의 형태의 제조공정(e)후의 단면도.
제11도는 본 발명의 제5의 실시의 형태의 제조공정(e)후의 단면도.
제12도는 본 발명의 제6의 실시의 형태의 제조공정(d)후의 단면도.
제13도는 본 발명의 제7의 실시의 형태의 제조공정(e)후의 단면도.
제14도는 본 발명의 제8의 실시의 형태의 제조공정(e)후의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 반도체 기판 2 : 제1의 절연층
3 : 확산방지층 4 : 제1의 도전층
5 : 리세스 6 : 도전성 피복층
7 : 제2의 절연층 8 : 비어 홀
9 : 도전성 접속부 10 : 제3의 절연층
11 : 제4의 절연층 12 : 제1의 매립 배선용 홈
13 : 제2의 매립 배선용 홈 14 : 제2의 도전층
15 : 글로브 16 : 중간층
[발명이 속하는 기술분야]
본 발명은 반도체 장치의 배선구조, 특히 IC의 다단 매립 배선구조 및 그 제조방법에 관한 것이다.
[종래의 기술]
반도체 소자의 고집적도에 따라, 보다 미세한 배선구조가 기판상에 형성되어야 하기 때문에, 배선의 수명이 감소되었다.
그러므로, 반도체 기판상에 형성된 절연층에 매립된 배선구조가 사용되고 있기 때문에, 이러한 구조는 반도체칩의 신뢰성 향상에 기여한다.
또한, 배선구조의 표면이 평탄하기 때문에, 제1의 배선층상의 1개의 배선층보다도 더 많은 층을 형성함으로써 다단 배선구조를 제작할 수 있는 이점이 있다.
기판상에 다층 매립 배선구조를 형성하기 위해서 1) 제1절연층에 매설된 하층 배선상에 제2의 절연층을 형성하는 공정과; 2) 해당 제2의 절연층에 비어 홀(via-hole)을 형성하는 공정과; 3) 해당 비어 홀내에 도전성 접속재료를 매립하여, 중간접속부를 형성하는 공정과; 4) 상기 제2의 절연층상에 형성된 제3의 절연층에 상층 배선을 형성하여 상층 배선을 하층 배선과 접속하는 공정을 구비한 방법이 제안되어 왔다.
그러나, 먼저 상기 제2의 절연층에서의 비어 홀의 형성은 제2절연층의 포토리쏘그래피를 사용한 패터닝에 의해 행할 필요가 있지만, 노광(exposurelight)이 이러한 패터닝시에 배선의 금속 표면에서 헐레이션(halation)을 일으켜서, 비어 홀 형성부의 형성 정밀도가 나쁘게 되고, 특히 고집적화되어, 하층 배선의 배선폭이 좁은 경우에는 접속불량의 원인도 되는 것을 알았다.
다음에, 매립 배선구조로서, 재료 Cu의 사용이 추천된다.
즉, 상기 배선재료로서는 종래 Al가 사용되어 왔지만, Al은 일렉트로마이그레이션에 의한 단선이 생기기 쉽고, 특히 미세화된 배선구조에서는 저수명화의 큰 원인이 되는 데 반하여, Cu는 일렉트로마이그레이션성의 저항이 높고, 또한 Al보다 저저항재료이다.
그렇지만, 하층 배선상의 제2의 절연층은 종래의 플라즈마 CVD에 의해 SiO2등을 퇴적함으로써 형성되는 것이 좋지만, 배선표면이 고온의 산소 분위기에 노출되기 때문에, 특히 배선재료로서 Cu를 사용한 경우에는, 하층 매립 배선표면이 산화되기 쉽고, 배선의 고저항화의 원인으로도 되는 것을 알았다.
더욱, Cu는 Al과 비교하여 확산이 일어나기 쉽기 때문에, 절연층중에서의 Cu의 확산에 의한 절연성의 저하를 방지할 필요가 있었다.
[본 발명의 요약]
본 발명은 Cu배선재료를 사용하는 경우에 단점을 극복하기 위해 개발되었다.
따라서, 본 발명의 목적은 패터닝시에 도전층상의 노광의 헐레이션을 방지하는 기능을 가지는 도전성 피복층이 설치된 IC의 다단 매립 배선구조를 제공하는 것이다.
본 발명의 또 다른 목적은 배선구조의 고저항화로 인한 도전층의 산화방지 기능, 절연층의 절연성을 낮추는 것에 의한 Cu확산방지기능을 가지는 도전형 피복층이 설치된 IC의 다단 매립 배선구조를 제공하는 것이다.
본 발명의 제1의 관점에 따르면, 기판상에 형성된 제1의 절연층중에 매립된 제1의 배선구조의 채널과; 상기 홈에 매립된 제1의 배선층의 제1의 도전층과; 해당 도전층을 피복하고 상기 도전층과 도통하며, 제2의 절연층의 패터닝시의 노광의 반사를 방지하는 기능을 가지는 홈에 매립된 도전성 피복층과; 상기 제1의 절연층 및 도전성 피복층상에 형성되고, 상기 도전성 피복층상에 비어 홀을 가지는 제2의 절연층과; 해당 비어 홀내에 형성되어, 도전성 피복층과 제2의 도전층을 접속하는 도전성 접속부와; 제2의 배선용 홈을 가지는 제3의 절연층과; 상기 도전성 접속부와 접속되어야 하는 제2의 배선용 제2의 도전층을 구비하는 IC의 다단 매립 배선구조가 제공되어 있다.
이러한 다단 매립 배선구조의 경우에 있어서, 3층이상의 매립 배선구조를 실현하는 각 배선구조상에 평탄한 표면을 제공할 수 있다.
특히, 도전층상에 제2의 절연층의 패터닝시의 노광의 반사방지기능을 가지는 도전성 피복층을 설치하여, 비어 홀 형성시의 노광의 반사(헐레이션)를 방지할 수 있고, 상기 도전성접속부를 정밀도 좋게 형성할 수 있다.
또한, 제1의 도전층재료로서 Cu 또는 그 합금(이후, Cu재료라고 칭함)을 사용하는 것이 바람직하다.
Cu는 Al과 비교하여, 일렉트로마이그레이션성의 저항이 높고, 저저항이고, 또한 상기 도전성 피복층이 Cu의 확산 방지 기능을 구비하는 것에 의해, 상기 제2의 절연층중의 Cu의 확산을 피복층을 통해서 방지할 수 있다.
특히, 배선재료에 Cu를 사용한 경우, 상기 제1 및 제2의 배선구조용 홈의 내벽부에 확산방지층을 설치하여, 저부에 있어서의 절연층중의 Cu 확산을 방지할 수 있다.
또한, 상기 도전층의 상면을 조면(粗面)화하면, 도전층과 도전성 피복층과의 밀착성을 향상시킬 수 있고, 특히, CMP 연마시의 도전성 피복층의 박리를 방지할 수 있다.
또한, 상기 도전성 피복층의 일부가 상기 홈의 측벽상부에 침입하여, 도전재료의 상면을 포위하도록, 도전층과 도전성 피복층의 접촉면적을 크게 함으로써, 도전성 피복층의 밀착성을 향상시킬 수 있다.
상기 도전층은 본 발명에 따른 배선재료인 Al 또는 그 합금에 의해 형성되어도 좋기 때문에, 도전층상의 피복층은 노광의 헐레이션을 방지할 수 있다.
상기 도전성 피복재료는 비산화성인 것이 바람직하기 때문에, CVD법에 의해 SiO2등의 제2의 절연층을 형성하는 프로세스시에 제1의 도전층의 산화를 방지할 수 있다.
이러한 도전성 피복층재료는 Ti, Ta, Mo, Cr, Al, W 및 이것들의 합금 또는 그 산화물, 질화물로부터 선택되는 것이 바람직하다.
또한, 본 발명의 실시의 형태에 따르면, 상기 제2의 배선구조의 상기 제2의 도전층상에 제2의 도전성 피복층을 가지는 IC의 다단 매립 배선구조, 즉, 제2의 도전성 피복층상에 제2이 접속부 및 제3의 도전층을 형성하는 IC의 3층이상의 매립 배선구조의 제작이 가능해진다.
상기 제1 및 제2의 도전층에 Cu를 사용한 경우, 상기 도전성 피복층은 TiWN에 의해 또한 상기 도전성 접속부는 W 또는 Cu에 의해 각각 형성되는 것이 가장 바람직하다.
본 발명의 제2의 관점에 따르면, 다단 매립 배선구조에 있어서, 1) 제1의 배선을 형성하는 공정과, 2) 제1의 접속부를 형성하는 공정과, 3) 제2의 배선을 형성하는 공정을 구비하는 IC의 다단 매립 배선구조의 제조방법이 제공되고 있고, 1) 상기 제1의 배선형성 공정은 기판상에 제1의 절연층의 제1의 매립배선용 홈을 형성하는 공정과; 제1의 도전층과 제1의 도전성 피복층을 교대로 상기 홈에 매립하는 공정을 구비하고, 2) 상기 제1의 접속부 형성 공정은 상기 제1의 절연층과 상기 제1의 도전성 피복층상에 제2의 절연층을 형성하는 공정과; 상기 제1의 도전성 피복층상에 상기 제2의 절연층의 일부의 비어 홀을 형성하는 공정과; 상기 제1의 도전성 피복층과 접속되어야 하는 상기 비어 홀에 도전성 접속부를 매립하는 공정을 구비하고, 3) 상기 제2의 배선 형성 공정은 상기 제2의 절연층과 상기 도전성 접속부상에 제3의 절연층을 형성하는 공정과; 상기 도전성 접속부상에 상기 제3의 절연층상의 제2의 배선용 홈을 형성하는 공정과; 상기 도전성 접속부와 접속되어야 하는 상기 홈에 제2의 도전층을 매립하는 공정을 구비한다.
더욱, 상기 제조방법은 제1 및 제2의 배선용 홈의 내벽부에 확산방지층을 형성하는 공정을 구비한다.
본 발명에 따른 실시의 형태에 있어서, 상기 제1의 홈에 제1의 도전층 및 도전성 피복층을 순차 매립하는 공정은 상기 제1의 절연층상 및 제1의 홈내에 도전층 재료를 퇴적하는 공정과; CMP(Chemical Mechanical)에 의해 상기 제1의 홈내에만 상기 도전층 재료가 남도록 재료의 상면을 평탄화하는 공정과; 상기 제1의 홈내에 남은 도전성 재료의 상면에 리세스를 형성하는 공정과; 해당 리세스에 도전성 피복층을 매립하는 공정을 구비하는 것이 바람직하다.
리세스를 형성하는 공정은 매우 평탄성이 좋은 도전층구조를 용이하게 형성할 수 있기 때문에 CMP에 의해 행해져도 좋다.
CMP 오버에칭 공정을 사용하여 상기 리세스를 형성하는 경우에, 도전층을 연마하는 CMP공정만으로 리세스를 형성할 수 있다.
상기 리세스를 용이하게 형성할 수 때문에, 프로피온산, 아세트산, 피크린산, 살리실산등의 유기산 또는 해당 유기산과 과산화수소와의 혼합용액을 포함하는 에칭용액을 사용함으로써 CMP의 오버에칭 공정을 행해도 좋다.
또한, 상기 리세스의 형성 공정은 CMP을 한 후에 웨트에칭에 의해 행해져도 좋다.
이 경우에, 에칭후의 도전층의 조표면(표면 모팔러지)을 방지하면서, 일정한 에칭 속도를 유기하기 위해서 에칭용액의 pH(수소이온농도)가 제3도 및 제4도에 있어서의 2~6.5 혹은 7.5~13의 범위에 있는 에칭용액을 사용하는 것이 바람직하다.
또한, 상기 리세스의 깊이 또는 도전성 피복층의 두께는 도전층의 표면 산화 방지 기능을 가지기 위해서 10mm 이상의 두께를 필요하고, 한편 배선간 용량의 증가에 의한 신호 지연을 10％이내로 누리기 위해서는 100nm이하인 것이 바람직하다(제6도).
또한, 도전층 재료에 Cu를 사용한 경우, Cu 도전층과 TiWN 도전층 피복층과의 밀착성을 향상시키기 위해, 제1의 도전층의 표면의 모팔러지를 15nm이상으로 하는 것이 바람직하다.
본 발명의 상기 다른 목적 및 특징은 첨부도면을 참조하면서 이하 실시의 형태의 설명으로부터 더 분명해진다.
[발명의 실시의 형태]
[실시의 형태 1.]
제1도는 본 발명의 대표적인 실시의 형태으로서, Cu를 도전층에 사용한 IC의 다단 매립 배선구조를 나타낸다.
제1도에 있어서, 1은 반도체 기판, 2은 반도체 기판(1)상에 형성된 제1의 절연층을 나타낸다.
12는 제1의 절연층(2)내에 매립되어야 되는 제1의 배선용 홈이다.
홈(12)에 있어서, 3은 제1의 매립 배선용 홈(12) 내벽부에 형성된 확산방지층, 4, 6은 제1의 매립 배선용홈내의 확산방지층(3)상에 매립된 도전층 및 도전성 피복층을 나타낸다.
7은 제2의 절연층, 8은 제2의 절연층내에 형성된 비어 홀, 9은 해당 비어 홀내에 매립된 도전성 접속부, 10는 제3의 절연층을 13을 제2의 배선용 홈을 나타낸다.
제2도는 본 발명의 IC의 다단 매립 배선구조의 제조공정을 2단의 적층구조에 적용한 예이다.
즉, 반도체 기판(1)상의 제1의 절연층(2)중에 제1의 매립 배선용홈(12)을 형성하는 공정과; 상기 홈(12)에 제1의 도전층(4) 및 제1의 도전성 피복층(6)을 순차 매립하는 공정으로 이루어지는 제1의 배선 형성 공정((a)~(e))을 구비한다.
상기 제1의 도전성 피복층(6)은 제1의 도전층을 접속하여 제2의 절연층(7)의 패터닝 프로세스시에 노광의 반사를 방지할 수 있다.
또한, 상기 프로세스는 2) 상기 제1의 절연층(2) 및 제1의 도전성 피복층(6)상에 제2의 절연층(7)을 형성하는 공정과; 상기 제1의 도전성 피복층(6)상에 해당 제2의 절연층(7)의 비어 홀(8)을 형성하는 공정과; 해당 비어 홀(8)내에 상기 도전성 피복층(6)과 접속하는 도전성 접속부(9)를 매립하는 공정으로 이루어지는 제1의 접속부 형성 공정((f)~(i))으로 이루어진다.
또한, 상기 프로세스는 3) 상기 제2의 절연층(7)과 도전성접속부(9)상에 제3의 절연층(10)을 형성하는 공정과; 상기 도전성 접속부(9)상의 제3의 절연층(10)상에 제2의 배선용 홈(13)을 형성하는 공정과; 상기 홈(13)에 상기 도전성 접속부(9)와 접속한 제2의 도전층(14)을 매립하는 공정을 포함하는 제2의 배선 형성 공정((i)~(k))으로 이루어진다.
구체적으로, (a)은 홈형성공정이고, 반도체 기판(1)상의 제1의 절연층(2)을 형성한 후, 해당 제1의 절연층(2)내에 드라이 에칭에 의해 홈을 형성하는 공정이다.
(b)는 TiN, Cu층 형성 공정이고, 제1의 절연층(2)상 및 제1의 홈(12)내에 확산방지층 재료 TiN, 제1의 도전층 재료 Cu를 순차 퇴적하는 공정이다.
(c)는 CMP공정이고, TiN, Cu층을 화학적 기계 연마(CMP)에 의해서, 연마, 평탄화하여, TiN층(3), Cu 도전층(4)을 매립한 구조를 형성한 후, 홈(12)내에 매립된 Cu층(4)의 상면을 오버에칭함으로써, 리세스(5)를 형성하는 공정이다.
이러한 오버에칭 프로세스는 CMP의 슬러리(slurry)에 과산화수소를 혼합함으로써 행해질 수 있다.
상기 리세스 형성은 CMP 대신에, Cu 층을 CMP에 의한 연마, 평탄화한 후, Ar 스퍼터링 또는 웨트에칭을 사용하여 형성할 수 있다.
공정수가 증가하지만, 먼지가 적고, Cu층 표면의 스크래치(scratch)가 경감할 수 있다는 점에서 유리하다.
제3도는 산성에칭제의 pH와 에칭후의 제1의 도전층(4)의 표면 모팔러지 및 제1의 도전칭(4)의 에칭속도의 관계를 도시한 도면이다.
에칭제는 프로피온산과 과산화수소의 혼합용액이다.
제3도로부터 분명한 바와 같이, 에칭제의 pH가 2이하의 경우, 에칭후의 표면모팔러지는 대단히 나쁘게 된다.
또한, pH가 6.5이상으로 되면, 에칭속도가 극단적으로 저하한다.
따라서, 산성 에칭제에 의한 웨트에칭의 pH는 2-6.5인 것이 바람직하다.
한편, 에칭제에 다른 유기산, 강산등을 사용한 경우라도 동일한 효과를 얻을 수 있다.
또한, 제4도는 알카라리성 에칭제(칼륨 수산화물 용액)의 pH의 표면모팔러지와의 관계 및 알칼리성 에칭제와 제1의 도전층(4)의 에칭속도와의 관계를 나타낸다.
제5도로부터 분명한 바와 같이, 알칼리성 에칭제에 의한 웨트에칭의 경우, 에칭제의 pH는 7.5-12인 것이 바람직하다.
한편, 에칭제에 다른 염기를 사용한 경우도 동일한 효과를 얻을 수 있다.
(d)는 TiWN층 형성 공정이고, 제1의 절연층(2)상 및 리세스(5)내에 도전성 피복층 재료 TiWN을 퇴적하는 공정이다.
(e)는 CMP 공정이고, 퇴적된 TiWN을 연마, 평탄화하여, 리세스(5)내에 매립된 도전성 피복층(6)을 형성하는 공정이다.
본 CMP공정중에 있어서, 제1의 도전층(4)과 도전성 피복층(6)의 박리를 방지할 필요가 있다.
밀착력은 TiWN층 표면에 테이프를 부착하고, TiWN 층으로부터 테이프를 박리함으로써 박리 테스트가 행해지는 테이프 테스트에 의해 평가된다.
제1의 도전층(4)의 표면 모팔러지가 12nm이하인 경우에, TiWN층의 박리가 생겼다.
표면 모팔러지가 15nm이상인 경우에는 TiWN층의 박리가 생기지 않았다.
따라서, CMP 프로세스시에 TiWN 층의 박리를 방지하기 위해 리세스 형성 후의 표면의 모팔러지에 관하여, 15nm 이상이 필요하다.
제4도는 공정(e)후의 리세스 깊이(피복층의 두께)와 열처리전후의 Cu도전층(3)의 저항값의 변화의 관계를 나타낸 도면이다.
제5도로부터 분명한 바와 같이, 리세스의 깊이 또는 도전성 피복층(6)의 두께가 10nm 이하인 경우에, 상기 열처리에 의해서 도전층(4)저항값의 변화가 2이상으로 된다.
10nm 이하의 피복층(6)은 도전층(4)의 산화를 방지할 수 없기 때문에, 리세스는 10nm 이상의 깊이로 형성할 필요가 있다.
제6도는 공정(e)후의 리세스의 깊이와 배선간의 용량 변화의 관계를 나타낸다.
제5도에 나타낸 한쌍의 평행한 배선의 경우(배선폭 : 1.2㎛ 배선간 거리가 2.4㎛, 배선의 두께 : 0.5㎛의 경우), 리세스(5)의 깊이가 깊게 될 수록, 피복층의 두께가 증가하기 때문에, 배선사이에 생기는 용량이 증가하여, 신호 전달 속도의 지연이 일어난다.
즉, 도전성 피복층(6)의 두께가 증가할 수록, 소자의 신호 전달 속도의 지연이 커진다.
일반적으로, 배선부에서의 신호 전달 속도의 지연은 최대 10％정도까지 허용되기 때문에, 제6도에서는 리세스의 깊이는 100nm 정도 이하로 설정되어야 한다.
(f)는 SiO2층 형성공정이고, 플라즈마 CVD에 의해 제2의 절연층(7)을 형성하는 공정이다.
본 공정은 고온 프로세스(300~400℃)이기 때문에, 절연층(2 및 7)중의 제1의 도전층(4)의 재료 Cu의 열확산을 방지하여, 절연층(2 및 7)의 절연성 저하를 방지하는 것이 중요하다.
본 실시의 형태에서, 제1의 도전층(4)은 TiN 확산방지층(3) 및 도전성 피복층(6)으로 둘러싸여 있다.
해당 확산방지층(3)(두께30nm)을 가지는 경우와 가지지 않은 경우의 확산 방지에 관한 효과를 비교했다.
열처리(450℃, 30분간)후에 그것은 Cu의 확산이 발생했는지 어떤지를 조사했다.
확산방지층(3)을 가지는 경우에는 3nm까지 거의 확산이 관찰되지 않았지만, 확산방지층(3)을 가지지 않은 경우에는 20nm까지 확산이 관찰되었다.
따라서, 특히, 제1의 도전층재료로서 Cu를 사용한 경우에, 열산화 프로세스시에 확산방지층(3)의 형성이 필요하다.
본 실시의 형태에서는 TiWN으로 이루어지는 피복층(6)도 같은 확산 방지 기능을 가지고 있기 때문에, 제2의 절연층(7)중의 Cu의 확산도 방지할 수 있다.
(g)는 레지스트 마스크(도시하지 않음)을 사용하여 해당 제2의 절연층(7)의 패터닝을 하여, 비어 홀(8)을 개구하는 공정이다.
이 공정에서, 도전층(4)의 피복층(6)이 노광의 헐레이션 방지 기능을 가지고 있기 때문에, 이러한 반사광에 의한 오버 노광을 방지할 수 있어, 정확한 패턴 정밀도로 비어 홀(8)을 형성할 수 있다.
상기 도전성 피복층은 Ti, Ta, Mo, Cr, Al, W 및 이것들의 합금 또는 그 산화물, 질화물로부터 선택되는 것이 바람직하다.
(h)는 제2의 절연층(7)상 및 비어 홀(8)내에 TiN층, W층을 순차 퇴적하는 공정이다.
(i)는 TiN, W층의 에치백공정이고, TiN, W층을 비어 홀(8)중에서 에치백함에 의해 제거하여, 상기 비어 홀(8)내에 확산방지막(3), 도전성접속부(9)가 매립된 구조를 제작하는 공정이다.
(j)는 공정(i)후에 기판의 표면에 SiO2로 이루어지는 제3의 절연층(10)을 형성하는 공정이다.
(k)는 상기 (a)~(e)와 같은 공정을 반복하는 것에 의해, 홈(13)내에 확산방지막(3), Cu로 이루어지는 제2의 도전칭(14)을 구비하는 제2의 배선구조를 형성하는 공정이다.
본 실시의 형태에서는 제2의 도전층 재료로서 Cu를 사용한다.
AlSiCu을 포함하는 다른 Cu 합금이 Cu 대신에 사용될 수 있다.
또한, W로 이루어진 도전성 접속부(9) 대신에 Cu 도전성 접속부가 사용되어도 상관없다.
더욱, 상기 공정(k)을 반복하면, 3단이상의 매립 배선구조의 제작이 가능해진다.
[실시의 형태 2.]
제8도는 Al재료를 도전층으로서 사용함으로써 제작된 2단의 매립 배선구조를 나타낸다.
또한, 제9도는 제8도의 공정도를 나타낸다.
제1,2도에 나타낸 것과 동일의 부호는 동일의 소자 또는 부분을 나타낸다.
도전층으로서 Al과 그것의 합금(Al재료라고 칭함)을 사용하는 경우에, Al재료는 확산계수가 작기 때문에, 고온프로세스(제9(f),(j)도)시에 SiO2층(2,7,10)중의 확산은 일어나지 않는다.
이 경우에, 확산방지층(3)이 사용되지 않고, 확산방지층 형성 공정(제2(b),(h),(k)도)도 행해지지 않는다.
이외의 공정은 제1,2도에 나타내는 실시의 형태 1와 경우와 마찬가지이다.
[실시의 형태 3.]
도전층 재료로서, Cu 대신에 AlCuSi를 사용하는 것도 가능하다.
이 경우의 배선구조, 제조공정은 제1,2도에 나타내는 실시의 형태 1의 경우와 마찬가지이다.
AlSiCu합금에서 Cu의 함유량이 작아, Cu의 확산량이 무시해도 좋을 정도로 작아지면, 실시의 형태 2의 배선구조, 제조방법이 이 경우에 적용될 수 있다.
그러나, 상기 Cu 또는 Al 도전성 재료와 같은 방법으로 노광의 헐레이션을 방지해야 하고, 만약 그렇지 않으면, 패터닝 정밀도가 저하할 것이다.
이러한 노광의 헐레이션을 방지하는 공정(e)에서 반사 방지층(6)이 형성된다.
반사방지층(6)이 형성되어 있지 않으면, 치수오차가 4.3％(반사방지층을 가지는 경우)에서 7.3％이(반사방지층을 가지지 않은 경우)으로 증가한다.
그러므로, 반사방지층은 패터닝 정밀도를 현저하게 향상시킨다.
[실시의 형태 4.]
제10도에 나타낸 것처럼 제2도의 제조공정(c)후에 제1도전층(4)의 표면을 에칭등에 의해 조면화한 후, 공정(d), (e)에 의해 반사방지층(6)을 형성한다.
다른 제조공정은 제2도의 경우와 마찬가지이다.
이 경우에, 제1의 도전층(4)의 표면이 조면화되어 있기 때문에, 도전성 피복층(6)과의 밀착력이 향상하여, CMP 공정(e)시에 피복층(6)의 박리를 방지한다.
[실시의 형태 5.]
제11도에 나타낸 것처럼, 제2도의 (c)공정후에, 확산방지막(3)의 상단을 에칭한 후, 방사방지층(6)이 (d), (e)의 공정에 의해 형성된다.
다른 제조공정은 제2도의 경우와 마찬가지이다.
이 경우에, 확산바아지층(3)의 상부가 낮아져서, 도전성 피복층(6)이 도전층(4)을 포위하기 때문에, (e)공정에서의 CMP 연마시에 있어서 도전성 피복층(6)의 박리를 방지한다.
[실시의 형태 6.]
제12도에 나타낸 것처럼 제2도에 나타낸 (c)공정에서, 리세스(5)를 형성시에 리세스(5) 주위의 제1의 절연층(2)이 동시에 에칭된 후, 절연층(2)의 표면의 상단보다도 높게 돌출된 반사방지층(3)상에 TiWN층이 형성되어 있다.
다른 제조공정은 제2도의 경우와 마찬가지이다.
이 경우에, 절연층(2)의 돌출부의 TiWN과 동시에 연마되어, 제2도의 공정(e)에 나타내는 단면구조를 형성한다.
확산방지층(3)상부의 돌출부는 CMP의 공정(e)에서 발생되는 먼지를 도전성 피복층(6)으로부터 방지하여, 도전성 피복층(6)의 표면의 스크래치를 감소시킬 수 있다.
[실시의 형태 7.]
제13도에 나타낸 것처럼, 제2도에 나타낸 프로세스의 공정(b)에서, 제1의 절연층(2)상에 TiN층, Cu층, Cu보다 에칭되기 쉬운 재료층 및 Cu층을 순차 형성한 후에, 단면구조를 얻기 위해 공정(c)~(e)을 행한다.
다른 제조공정은 제2도의 경우와 마찬가지이다.
상기 에칭되기 쉬운 재료는 공정(c)의 리세스 형성시에, Cu보다 빠르게 에칭될 수 있기 때문에, Cu표면으로부터 깊게 파진 중간층(16)을 형성할 수 있다.
따라서, 공정(d), (e)에 있어서 도전성 피복층(6)을 매립하는 경우, 상기 깊게 파진 부분에도 도전성 피복층(6)이 매립되기 때문에, 제1의 도전층(4)과 도전성 피복층(6)과의 밀착성이 향상하여, (e)공정의 CMP시에 도전성 피복층(6)의 박리를 방지할 수 있다.
[실시의 형태 8.]
제14도에 나타낸 것처럼, 제2도에 나타낸 프로세스의 공정(b)에 있어서, 상기 홈(12)의 중앙부에 파진 부분이 남은 상태로 Cu층을 제1의 절연층(2)상에 형성한 후에, 공정(c)~(e)을 하는 것에 의해, 도전성 피복층(6)재료가 상기 글로브(15)에 매립되는 단면구조를 얻을 수 있다.
다른 제조공정은 제2도의 경우와 마찬가지이다.
상기 도전형 피복층(6)이 상기 글로브(15)에 매립되기 때문에, 제1의 도전층(4)과 도전성 피복층(6)과의 밀착성이 향상하여, (e)공정의 CMP시에 있어서도 도전성 피복층(6)의 박리를 방지할 수 있다.
본 발명에 의하면, 상기 도전성 피복층으로 하층 배선과 상층 배선 간의 접속부를 매립하기 위한 비어 홀 형성시의 노광의 반사를 방지할 수 있기 때문에, 고정밀도로 해당 비어 홀을 형성할 수 있어, 접속저항의 증가든지 단선을 방지할 수 있고, IC의 제품 비율의 향상을 꾀할 수 있다.
또한, 본 발명에 따르면, 배선재료가 산화되기 쉬운 Cu 재료이더라도, 상기 도전성 피복층이 배선의 산화를 방지하기 때문에, 배선저항의 증가를 방지할 수 있고, 고성능인 IC의 제작이 가능해진다.
또, 본 발명에 따르면, 배선재료가 확산되기 쉬운 Cu 재료이더라도, 상기 피복층이 배선재료에서의 Cu의 확산을 방지할 수 있어, 신뢰성이 높은 IC를 제작할 수 있다.
상기 발명을 상세히 설명했지만, 상기 설명은 모든 관점에 예시적인 것이지 한정적인 것은 아니다.
다양한 변경 및 변화는 본 발명의 범위를 벗어나지 않고 고안될 수 있다.
또, 이번 개시된 실시의 형태는 단순한 일례에 지나지 않고 특허청구의 범위에 기재된 발명의 균등의 범위내에서, 여러가지의 실시의 형태가 얻어진다는 것이 의도된다.

Claims (3)

  1. 반도체 기판상의 제1의 절연층중에 형성된 제1의 배선구조용 홈 또는 채널과; 해당 제1의 홈에 매립된 제1의 배선용 제1의 도전층과; 상기 제1의 도전층을 피복하고 상기 도전층과 도통하며, 제2의 절연층의 패터닝시의 노광의 헐레이션을 방지하는 기능을 가지는 도전성 피복층과; 상기 제1의 절연층 및 도전성 피복층상에 형성되고, 비어 홀을 가지는 제2의 절연층과; 해당 비어 홀내에 형성되고, 제2의 도전층과 상기 제1의 도전성 피복층을 접속하는 도전성 접속부와; 제2의 배선구조용 홈을 가지는 제3의 절연층과; 상기 도전성 접속부와 접속되는 제2의 배선용 제2의 도전층을 구비하는 것을 특징으로 하는 IC의 다단 매립 배선구조.
  2. 1) 제1의 배선 형성 공정, 2) 제1의 접속부 형성 공정 및 3) 제2의 배선 형성 공정을 구비하는 IC의 다단 매립 배선구조의 제조방법에 있어서, 1) 상기 제1의 배선 형성 공정은 반도체 기판상의 제1의 절연층중에 제1의 매립 배선용 홈을 형성하는 공정과; 상기 홈에 제1의 도전층 및 제1의 도전 피복층을 순차 매립하는 공정으로 이루어지고, 2) 상기 제1의 접속부 형성 공정은 상기 제1의 절연층 및 상기 제1의 도전성 피복층상에 제2의 절연층을 형성하는 공정과; 상기 제1의 도전성 피복층상의 상기 제2의 절연층의 부분에 비어 홀을 형성하는 공정과; 상기 비어 홀내에 상기 제1의 도전성 피복층과 접속하는 도전성 접속부를 매립하는 공정으로 이루어지고, 3) 상기 제2의 배선 형성 공정은 상기 제2의 절연층과 도전성 접속부상에 제3의 절연층을 형성하는 공정과; 상기 도전성 접속부상에 상기 제3의 절연층상의 제2의 배선용 홈을 형성하는 공정과; 상기 홈에 상기 도전성 접속부와 접속한 제2의 도전층을 매립하는 공정으로 이루어지는 것을 특징으로 하는 IC의 다단 매립 배선구조의 제조방법.
  3. 제2항에 있어서, 상기 제1의 홈에 제1의 도전층 및 제1의 도전성 피복층을 순차 형성하는 공정은 상기 제1의 절연층상 및 제1의 홈내에 도전층재료를 퇴적하는 공정과; CMP에 의해 상기 제1의 홈내에만 상기 도전층재료가 남도록 도전층 재료의 상면을 평탄화하는 공정과; 상기 제1의 홈내의 도전층재료의 상부의 리세스를 형성하는 공정과; 상기 리세스에 도전성 피복층을 매립하는 공정으로 이루어지는 것을 특징으로 하는 IC의 다단매립 배선구조의 제조방법.
KR1019960056028A 1996-04-11 1996-11-21 다단 매립 배선구조 KR100218869B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP96-089507 1996-04-11
JP08950796A JP3304754B2 (ja) 1996-04-11 1996-04-11 集積回路の多段埋め込み配線構造

Publications (2)

Publication Number Publication Date
KR970072193A KR970072193A (ko) 1997-11-07
KR100218869B1 true KR100218869B1 (ko) 1999-09-01

Family

ID=13972706

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960056028A KR100218869B1 (ko) 1996-04-11 1996-11-21 다단 매립 배선구조

Country Status (4)

Country Link
US (2) US5793112A (ko)
JP (1) JP3304754B2 (ko)
KR (1) KR100218869B1 (ko)
TW (1) TW337030B (ko)

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020640A (en) * 1996-12-19 2000-02-01 Texas Instruments Incorporated Thick plated interconnect and associated auxillary interconnect
US5891802A (en) * 1997-07-23 1999-04-06 Advanced Micro Devices, Inc. Method for fabricating a metallization stack structure to improve electromigration resistance and keep low resistivity of ULSI interconnects
TW400621B (en) * 1998-01-26 2000-08-01 United Microelectronics Corp Metallization structure and the manufacture method thereof
JPH11283985A (ja) * 1998-03-27 1999-10-15 Seiko Epson Corp 半導体装置およびその製造方法
US6372633B1 (en) * 1998-07-08 2002-04-16 Applied Materials, Inc. Method and apparatus for forming metal interconnects
US6150257A (en) * 1998-08-28 2000-11-21 Micron Technology, Inc. Plasma treatment of an interconnect surface during formation of an interlayer dielectric
US7338908B1 (en) * 2003-10-20 2008-03-04 Novellus Systems, Inc. Method for fabrication of semiconductor interconnect structure with reduced capacitance, leakage current, and improved breakdown voltage
JP4095731B2 (ja) 1998-11-09 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法及び半導体装置
JP2000150644A (ja) 1998-11-10 2000-05-30 Mitsubishi Electric Corp 半導体デバイスの製造方法
US6319833B1 (en) * 1998-12-07 2001-11-20 Advanced Micro Devices, Inc. Chemically preventing copper dendrite formation and growth by spraying
JP3708732B2 (ja) 1998-12-25 2005-10-19 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6157081A (en) * 1999-03-10 2000-12-05 Advanced Micro Devices, Inc. High-reliability damascene interconnect formation for semiconductor fabrication
JP3236576B2 (ja) * 1999-03-24 2001-12-10 キヤノン販売株式会社 層間絶縁膜の形成方法、化学的気相成長装置、及び半導体装置
US6030896A (en) * 1999-04-21 2000-02-29 National Semiconductor Corporation Self-aligned copper interconnect architecture with enhanced copper diffusion barrier
US6261950B1 (en) * 1999-10-18 2001-07-17 Infineon Technologies Ag Self-aligned metal caps for interlevel metal connections
JP2001176967A (ja) * 1999-12-21 2001-06-29 Nec Corp 半導体装置及びその製造方法
JP4064595B2 (ja) * 2000-03-28 2008-03-19 株式会社東芝 半導体装置の製造方法
JP3772059B2 (ja) * 2000-01-25 2006-05-10 株式会社東芝 半導体装置及び半導体装置の製造方法
KR100367734B1 (ko) * 2000-01-27 2003-01-10 주식회사 하이닉스반도체 반도체 소자의 배선형성 방법
US6368953B1 (en) * 2000-05-09 2002-04-09 International Business Machines Corporation Encapsulated metal structures for semiconductor devices and MIM capacitors including the same
JP4425432B2 (ja) * 2000-06-20 2010-03-03 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6909354B2 (en) * 2001-02-08 2005-06-21 Interlink Electronics, Inc. Electronic pressure sensitive transducer apparatus and method for manufacturing same
JP2002252281A (ja) * 2001-02-27 2002-09-06 Sony Corp 半導体装置およびその製造方法
US6461914B1 (en) * 2001-08-29 2002-10-08 Motorola, Inc. Process for making a MIM capacitor
US7183193B2 (en) * 2001-12-28 2007-02-27 Micrel, Inc. Integrated device technology using a buried power buss for major device and circuit advantages
KR100462762B1 (ko) * 2002-06-18 2004-12-20 동부전자 주식회사 반도체 소자의 구리 배선 형성 방법
US6770491B2 (en) * 2002-08-07 2004-08-03 Micron Technology, Inc. Magnetoresistive memory and method of manufacturing the same
US7825516B2 (en) * 2002-12-11 2010-11-02 International Business Machines Corporation Formation of aligned capped metal lines and interconnections in multilevel semiconductor structures
US6975032B2 (en) * 2002-12-16 2005-12-13 International Business Machines Corporation Copper recess process with application to selective capping and electroless plating
US7050045B2 (en) * 2003-01-07 2006-05-23 Interlink Electronics, Inc. Miniature highly manufacturable mouse pointing device
EP1610376B1 (en) * 2003-03-28 2014-10-15 Fujitsu Semiconductor Limited Semiconductor device
US7972970B2 (en) 2003-10-20 2011-07-05 Novellus Systems, Inc. Fabrication of semiconductor interconnect structure
US8530359B2 (en) * 2003-10-20 2013-09-10 Novellus Systems, Inc. Modulated metal removal using localized wet etching
US8372757B2 (en) * 2003-10-20 2013-02-12 Novellus Systems, Inc. Wet etching methods for copper removal and planarization in semiconductor processing
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US7531463B2 (en) * 2003-10-20 2009-05-12 Novellus Systems, Inc. Fabrication of semiconductor interconnect structure
KR100590205B1 (ko) * 2004-01-12 2006-06-15 삼성전자주식회사 반도체 장치의 배선 구조체 및 그 형성 방법
JP2005244031A (ja) * 2004-02-27 2005-09-08 Nec Electronics Corp 半導体装置およびその製造方法
US7605082B1 (en) 2005-10-13 2009-10-20 Novellus Systems, Inc. Capping before barrier-removal IC fabrication method
JP2006080559A (ja) * 2005-10-31 2006-03-23 Toshiba Corp 半導体装置の製造方法、半導体製造装置及び半導体装置
KR100729126B1 (ko) * 2005-11-15 2007-06-14 동부일렉트로닉스 주식회사 반도체 소자의 금속 배선 및 그 형성 방법
US7573464B2 (en) * 2006-07-20 2009-08-11 Interlink Electronics, Inc. Shape adaptable resistive touchpad
JP2009026989A (ja) * 2007-07-20 2009-02-05 Toshiba Corp 半導体装置及び半導体装置の製造方法
DE102008030849B4 (de) * 2008-06-30 2013-12-19 Advanced Micro Devices, Inc. Verfahren zur Reduzierung der Leckströme in dielektrischen Materialien mit Metallgebieten und einer Metalldeckschicht in Halbleiterbauelementen
WO2010049881A1 (en) * 2008-10-27 2010-05-06 Nxp B.V. Biocompatible electrodes
WO2011028667A2 (en) 2009-09-02 2011-03-10 Novellus Systems, Inc. Reduced isotropic etchant material consumption and waste generation
US8536561B2 (en) 2011-10-17 2013-09-17 Micron Technology, Inc. Memory cells and memory cell arrays
US20140248767A1 (en) * 2013-03-01 2014-09-04 Micron Technology, Inc. Methods Of Fabricating Integrated Circuitry
US9691981B2 (en) 2013-05-22 2017-06-27 Micron Technology, Inc. Memory cell structures
KR102481037B1 (ko) * 2014-10-01 2022-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 배선층 및 그 제작 방법
US10756008B2 (en) 2016-03-25 2020-08-25 Hitachi Chemical Company, Ltd. Organic interposer and method for manufacturing organic interposer

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07114214B2 (ja) * 1987-08-03 1995-12-06 三菱電機株式会社 半導体装置
US5008730A (en) * 1988-10-03 1991-04-16 International Business Machines Corporation Contact stud structure for semiconductor devices
US4933743A (en) * 1989-03-11 1990-06-12 Fairchild Semiconductor Corporation High performance interconnect system for an integrated circuit
US5164699A (en) * 1990-12-17 1992-11-17 Hughes Aircraft Company Via resistors within-multi-layer, 3 dimensional structures substrates
US5262354A (en) * 1992-02-26 1993-11-16 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
JP2756887B2 (ja) * 1992-03-02 1998-05-25 三菱電機株式会社 半導体装置の導電層接続構造およびその製造方法
JP2705476B2 (ja) * 1992-08-07 1998-01-28 ヤマハ株式会社 半導体装置の製造方法
JP2970255B2 (ja) * 1992-10-06 1999-11-02 日本電気株式会社 金属配線の形成方法
JP2570139B2 (ja) * 1993-10-29 1997-01-08 日本電気株式会社 半導体装置の埋め込み配線の形成方法
JP3297220B2 (ja) * 1993-10-29 2002-07-02 株式会社東芝 半導体装置の製造方法および半導体装置
US5442235A (en) * 1993-12-23 1995-08-15 Motorola Inc. Semiconductor device having an improved metal interconnect structure

Also Published As

Publication number Publication date
US5793112A (en) 1998-08-11
KR970072193A (ko) 1997-11-07
JP3304754B2 (ja) 2002-07-22
TW337030B (en) 1998-07-21
JPH09283520A (ja) 1997-10-31
US6184124B1 (en) 2001-02-06

Similar Documents

Publication Publication Date Title
KR100218869B1 (ko) 다단 매립 배선구조
US7517736B2 (en) Structure and method of chemically formed anchored metallic vias
US8299617B2 (en) Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects
US5693568A (en) Reverse damascene via structures
KR900004968B1 (ko) 반도체장치 제조방법
JP2739853B2 (ja) 半導体装置の製造方法及びエッチング方法
US6004876A (en) Low resistance interconnect for a semiconductor device and method of fabricating the same
JP2000077411A (ja) 半導体装置及びその製造方法
US6424021B1 (en) Passivation method for copper process
US6576550B1 (en) ‘Via first’ dual damascene process for copper metallization
US6335570B2 (en) Semiconductor device and manufacturing method thereof
JP2000174023A (ja) 半導体装置及びその製造方法
US6350674B1 (en) Manufacturing method for semiconductor device having a multilayer interconnect
JPH10229122A (ja) 半導体装置の製造方法
US6376367B1 (en) Method for manufacturing multilayer interconnects by forming a trench with an underlying through-hole in a low dielectric constant insulator layer
JP2001176965A (ja) 半導体装置及びその製造方法
US6927160B1 (en) Fabrication of copper-containing region such as electrical interconnect
KR100434508B1 (ko) 변형된 듀얼 다마신 공정을 이용한 반도체 소자의 금속배선 형성방법
JP2948588B1 (ja) 多層配線を有する半導体装置の製造方法
US20020135070A1 (en) Integrated circuits having plugs in conductive layers therein and related methods
US20060110912A1 (en) Semiconductor devices with composite etch stop layers and methods of fabrication thereof
KR20030001356A (ko) 유기 폴리머층 및 저유전율층을 포함하는 이층으로 형성된영역에 상부 배선 및 접속 배선을 배치한 이중 다마신회로
US20010048162A1 (en) Semiconductor device having a structure of a multilayer interconnection unit and manufacturing method thereof
JP4492982B2 (ja) 多層配線を有する半導体装置の製造方法
US6444573B1 (en) Method of making a slot via filled dual damascene structure with a middle stop layer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080530

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee