JP2970255B2 - 金属配線の形成方法 - Google Patents
金属配線の形成方法Info
- Publication number
- JP2970255B2 JP2970255B2 JP26696692A JP26696692A JP2970255B2 JP 2970255 B2 JP2970255 B2 JP 2970255B2 JP 26696692 A JP26696692 A JP 26696692A JP 26696692 A JP26696692 A JP 26696692A JP 2970255 B2 JP2970255 B2 JP 2970255B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- groove
- copper
- wiring
- copper alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は金属配線の形成方法に関
し、特にＬＳＩの金属配線の形成方法に関する。
し、特にＬＳＩの金属配線の形成方法に関する。
【０００２】
【従来の技術】ＬＳＩの配線材料としてはこれまでＡｌ
系合金が広く使われてきた。ところが、配線の微細化が
進むにつれ、エレクトロマイグレーションやストレスマ
イグレーション等に対するＡｌ系合金の耐性が限界に近
付きつつあり、より信頼性の高い配線材料の検討が盛ん
になってきている。
系合金が広く使われてきた。ところが、配線の微細化が
進むにつれ、エレクトロマイグレーションやストレスマ
イグレーション等に対するＡｌ系合金の耐性が限界に近
付きつつあり、より信頼性の高い配線材料の検討が盛ん
になってきている。
【０００３】そうしたＡｌ配線にとって代る材料の一つ
の候補としてＣｕがある。しかし、Ｃｕ配線を実用化す
る上で大きな問題が二つある。一つはＣｕの加工が困難
である事。これは、Ｃｕのハロゲン化物の蒸気圧が低い
為に、Ａｌ系合金等で用いられている反応性イオンエッ
チングが困難である事によっている。もう一つの問題点
は、Ｃｕは容易に酸化シリコン膜中を拡散する為、絶縁
耐圧や、トランジスター特性を劣化させる原因となるこ
とである。
の候補としてＣｕがある。しかし、Ｃｕ配線を実用化す
る上で大きな問題が二つある。一つはＣｕの加工が困難
である事。これは、Ｃｕのハロゲン化物の蒸気圧が低い
為に、Ａｌ系合金等で用いられている反応性イオンエッ
チングが困難である事によっている。もう一つの問題点
は、Ｃｕは容易に酸化シリコン膜中を拡散する為、絶縁
耐圧や、トランジスター特性を劣化させる原因となるこ
とである。
【０００４】加工方法としては、（Ａ）ウェットエッチ
ングによる方法、（Ｂ）リフトオフ法による方法、例え
ば、プロシーディング・オブ・ザ・インターナショナル
・ＶＬＳＩ・マルチレベル・インターコネクション・コ
ンファレンス（Ｐｒｏｃｅｅｄｉｎｇ ｏｆ ｔｈｅ
ｉｎｔｅｒｎａｔｉｏｎａｌ ＶＬＳＩ ｍｕｌｔｉｌ
ｅｖｅｌ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ ｃｏｎｆ
ｅｒｅｎｃｅ）１９９１年，１３７〜１４３頁に記載さ
れた方法、（Ｃ）イオンミリングによる方法、例えば、
プロシーディング・オブ・ザ・インターナショナル・Ｖ
ＬＳＩ・マルチレベル・インターコネクション・コンフ
ァレンス（Ｐｒｏｃｅｅｄｉｎｇ ｏｆ ｔｈｅ ｉｎ
ｔｅｒｎａｔｉｎａｌ ＶＬＳＩ ｍｕｌｔｉｌｅｖｅ
ｌ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ ｃｏｎｆｅｒｅ
ｎｃｅ）１９９１年，９９〜１０８頁に記載されている
方法、が知られているが、ウェットエッチングによる方
法では微細化が困難で、高集積度のＬＳＩには適用でき
ない。
ングによる方法、（Ｂ）リフトオフ法による方法、例え
ば、プロシーディング・オブ・ザ・インターナショナル
・ＶＬＳＩ・マルチレベル・インターコネクション・コ
ンファレンス（Ｐｒｏｃｅｅｄｉｎｇ ｏｆ ｔｈｅ
ｉｎｔｅｒｎａｔｉｏｎａｌ ＶＬＳＩ ｍｕｌｔｉｌ
ｅｖｅｌ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ ｃｏｎｆ
ｅｒｅｎｃｅ）１９９１年，１３７〜１４３頁に記載さ
れた方法、（Ｃ）イオンミリングによる方法、例えば、
プロシーディング・オブ・ザ・インターナショナル・Ｖ
ＬＳＩ・マルチレベル・インターコネクション・コンフ
ァレンス（Ｐｒｏｃｅｅｄｉｎｇ ｏｆ ｔｈｅ ｉｎ
ｔｅｒｎａｔｉｎａｌ ＶＬＳＩ ｍｕｌｔｉｌｅｖｅ
ｌ ｉｎｔｅｒｃｏｎｎｅｃｔｉｏｎ ｃｏｎｆｅｒｅ
ｎｃｅ）１９９１年，９９〜１０８頁に記載されている
方法、が知られているが、ウェットエッチングによる方
法では微細化が困難で、高集積度のＬＳＩには適用でき
ない。
【０００５】図３（ａ）〜（ｃ）及び図４（ａ），
（ｂ）はリフトオフ法を用いた従来の金属配線の形成方
法の第１の例を説明するための工程順に示した半導体チ
ップの断面図である。
（ｂ）はリフトオフ法を用いた従来の金属配線の形成方
法の第１の例を説明するための工程順に示した半導体チ
ップの断面図である。
【０００６】まず、図３（ａ）に示すように、半導体基
板１の上に設けた酸化シリコン膜２の上にポリイミド膜
７を形成し、ポリイミド膜７の上に第１のフォトレジス
ト膜８，ＳＯＧ膜９，第２のフォトレジスト膜１０から
なる３層レジスト膜を形成する。次に、フォトレジスト
膜１０を露光現像してパターニングし、これをマスクと
してＳＯＧ膜９をパターニングする。
板１の上に設けた酸化シリコン膜２の上にポリイミド膜
７を形成し、ポリイミド膜７の上に第１のフォトレジス
ト膜８，ＳＯＧ膜９，第２のフォトレジスト膜１０から
なる３層レジスト膜を形成する。次に、フォトレジスト
膜１０を露光現像してパターニングし、これをマスクと
してＳＯＧ膜９をパターニングする。
【０００７】次に、図３（ｂ）に示すように、ＳＯＧ膜
９をマスクとして酸素を含むドライエッチングによりフ
ォトレジスト膜８及びポリイミド膜７を順次エッチング
して配線形成用の溝を形成し、この際に含まれる酸素ラ
ジカルによる等方性エッチングにより、フォトレジスト
膜８，１０及びポリイミド膜７をＳＯＧ膜９より後退さ
せる。
９をマスクとして酸素を含むドライエッチングによりフ
ォトレジスト膜８及びポリイミド膜７を順次エッチング
して配線形成用の溝を形成し、この際に含まれる酸素ラ
ジカルによる等方性エッチングにより、フォトレジスト
膜８，１０及びポリイミド膜７をＳＯＧ膜９より後退さ
せる。
【０００８】次に、図３（ｃ）に示すように、溝を含む
表面にＣｒ膜３，Ｃｕ膜４，Ｃｒ膜６を蒸着法により順
次堆積して溝内に配線を形成する。ここで、ＳＯＧ膜９
がひさし状になっている為フォトレジスト膜８の側面に
はＣｒ膜，Ｃｕ膜は付着しない。なお、Ｃｒ膜３，６は
ポリイミド膜７及び半導体基板１とＣｕ膜４の反応を防
ぐためのバリアメタルである。
表面にＣｒ膜３，Ｃｕ膜４，Ｃｒ膜６を蒸着法により順
次堆積して溝内に配線を形成する。ここで、ＳＯＧ膜９
がひさし状になっている為フォトレジスト膜８の側面に
はＣｒ膜，Ｃｕ膜は付着しない。なお、Ｃｒ膜３，６は
ポリイミド膜７及び半導体基板１とＣｕ膜４の反応を防
ぐためのバリアメタルである。
【０００９】次に、図４（ａ）に示すように、３層レジ
スト膜を剥離除去する事により、３層レジスト膜上に堆
積したＣｕ膜４及びＣｒ膜３，６が除去され、溝内の配
線が残る。このままでは配線側面とポリイミド膜の反応
が起きるので全面にプラズマＣＶＤ法により窒化シリコ
ン膜５を形成し、さらにその上にポリイミド膜１１を堆
積して層間絶縁膜を形成する。
スト膜を剥離除去する事により、３層レジスト膜上に堆
積したＣｕ膜４及びＣｒ膜３，６が除去され、溝内の配
線が残る。このままでは配線側面とポリイミド膜の反応
が起きるので全面にプラズマＣＶＤ法により窒化シリコ
ン膜５を形成し、さらにその上にポリイミド膜１１を堆
積して層間絶縁膜を形成する。
【００１０】図５（ａ）〜（ｄ）はイオンミリング法を
用いた従来の金属配線の形成方法の第２の例を説明する
ための工程順に示した半導体チップの断面図である。
用いた従来の金属配線の形成方法の第２の例を説明する
ための工程順に示した半導体チップの断面図である。
【００１１】まず、図５（ａ）に示すように、半導体基
板１の上に設けた酸化シリコン膜２の上にＭｏ膜１２，
Ｃｕ膜４，Ｍｏ膜１３を順次堆積し、Ｍｏ膜１３の上に
フォトレジスト膜１４を塗布してパターニングする。こ
こでＭｏ膜１２，１３はバイアメタルである。
板１の上に設けた酸化シリコン膜２の上にＭｏ膜１２，
Ｃｕ膜４，Ｍｏ膜１３を順次堆積し、Ｍｏ膜１３の上に
フォトレジスト膜１４を塗布してパターニングする。こ
こでＭｏ膜１２，１３はバイアメタルである。
【００１２】次に、図５（ｂ）に示すように、イオンミ
リングによりフォトレジスト膜１４をマスクとしてＭｏ
膜１３，Ｃｕ膜４，Ｍｏ膜１２を順次エッチングし、配
線を形成する。
リングによりフォトレジスト膜１４をマスクとしてＭｏ
膜１３，Ｃｕ膜４，Ｍｏ膜１２を順次エッチングし、配
線を形成する。
【００１３】次に、図５（ｃ）に示すように、フォトレ
ジスト膜１４を除去した後、全面にＭｏ膜１５を成膜す
る。
ジスト膜１４を除去した後、全面にＭｏ膜１５を成膜す
る。
【００１４】次に、図５（ｄ）に示すように、異方性の
反応性イオンエッチングによりエッチバックして、配線
の側面以外のＭｏ膜１５を除去し、Ｍｏ膜１２，１３，
１５で被覆されたＣｕ配線が得られる。
反応性イオンエッチングによりエッチバックして、配線
の側面以外のＭｏ膜１５を除去し、Ｍｏ膜１２，１３，
１５で被覆されたＣｕ配線が得られる。
【００１５】
【発明が解決しようとする課題】以上説明した従来の金
属配線形成方法は、リフトオフ法を用いる第１の例では
微細な配線を形成しようとすると、溝の幅が狭くなっ
て、レジスト膜をマスクとする溝内部へのＣｕ膜の付着
量が少なくなり、所望の精度の配線幅、配線形状を得る
事が困難になってくる。また、リフトオフ時にレジスト
膜上のＣｕ膜がパーティクルの原因となりやすいという
問題点もある。更に、基板やポリイミド膜との反応を防
止する為のバリア膜を３回にわたって形成するので、工
程が長くなるという問題点を有する。
属配線形成方法は、リフトオフ法を用いる第１の例では
微細な配線を形成しようとすると、溝の幅が狭くなっ
て、レジスト膜をマスクとする溝内部へのＣｕ膜の付着
量が少なくなり、所望の精度の配線幅、配線形状を得る
事が困難になってくる。また、リフトオフ時にレジスト
膜上のＣｕ膜がパーティクルの原因となりやすいという
問題点もある。更に、基板やポリイミド膜との反応を防
止する為のバリア膜を３回にわたって形成するので、工
程が長くなるという問題点を有する。
【００１６】また、イオンミリング法を用いる第２の例
では、レジスト膜の後退により台形状の断面形状となる
為、微細化が難しい。また、やはり３回にわたってバリ
ア膜を形成する必要が有り、工程が長くなるという問題
点を有する。
では、レジスト膜の後退により台形状の断面形状となる
為、微細化が難しい。また、やはり３回にわたってバリ
ア膜を形成する必要が有り、工程が長くなるという問題
点を有する。
【００１７】
【課題を解決するための手段】本発明の金属配線の形成
方法は、半導体基板上に設けた絶縁膜の上面に配線形成
用パターンを有する溝を形成する工程と、前記溝を含む
表面にバリアメタル膜を形成して前記溝の底面及び側面
を被覆する工程と、前記溝を含むバリアメタル膜の表面
に銅膜又は銅合金膜を堆積して前記溝内に埋込む工程
と、化学−機械研磨法により前記溝内以外の銅膜又は銅
合金膜及びバリアメタル膜を除去して表面を平坦化する
工程と、前記平坦化する工程の後反応性イオンエッチン
グ又はイオンミリングにより前記銅膜又は銅合金膜の上
面を薄く除去して前記溝周囲の絶縁膜の上面よりも低く
する工程と、前記低くする工程の後に前記銅膜又は銅合
金膜を含む表面に新たなバリアメタル膜を堆積し、研磨
することにより前記溝部以外の前記新たなバリアメタル
を除去する工程とを含んで構成される。
方法は、半導体基板上に設けた絶縁膜の上面に配線形成
用パターンを有する溝を形成する工程と、前記溝を含む
表面にバリアメタル膜を形成して前記溝の底面及び側面
を被覆する工程と、前記溝を含むバリアメタル膜の表面
に銅膜又は銅合金膜を堆積して前記溝内に埋込む工程
と、化学−機械研磨法により前記溝内以外の銅膜又は銅
合金膜及びバリアメタル膜を除去して表面を平坦化する
工程と、前記平坦化する工程の後反応性イオンエッチン
グ又はイオンミリングにより前記銅膜又は銅合金膜の上
面を薄く除去して前記溝周囲の絶縁膜の上面よりも低く
する工程と、前記低くする工程の後に前記銅膜又は銅合
金膜を含む表面に新たなバリアメタル膜を堆積し、研磨
することにより前記溝部以外の前記新たなバリアメタル
を除去する工程とを含んで構成される。
【００１８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１９】図１（ａ）〜（ｄ）は本発明の参考例を説
明するための工程順に示した半導体チップの断面図であ
る。
明するための工程順に示した半導体チップの断面図であ
る。
【００２０】まず、図１（ａ）に示すように、半導体基
板１の上に酸化シリコン膜２を形成した後、酸化シリコ
ン膜２の表面にリソグラフィー技術及びエッチング技術
を用いて、深さ０．５μｍの配線形成用パターンを有す
る溝を形成する。
板１の上に酸化シリコン膜２を形成した後、酸化シリコ
ン膜２の表面にリソグラフィー技術及びエッチング技術
を用いて、深さ０．５μｍの配線形成用パターンを有す
る溝を形成する。
【００２１】次に、図１（ｂ）に示すように、溝を含む
酸化シリコン膜２の上にスパッタ法により厚さ０．１μ
ｍのＣｒ膜３及び厚さ０．７μｍのＣｕ膜４を順次堆積
して形成する。
酸化シリコン膜２の上にスパッタ法により厚さ０．１μ
ｍのＣｒ膜３及び厚さ０．７μｍのＣｕ膜４を順次堆積
して形成する。
【００２２】次に、図１（ｃ）に示すように、Ｃｕ膜４
の表面を約１．５Ｊ／ｃｍ2 のエネルギーを持つエキシ
マレーザビームで照射し、Ｃｕ膜４を流動せしめ、溝の
内部に埋め込み表面を平坦化する。
の表面を約１．５Ｊ／ｃｍ2 のエネルギーを持つエキシ
マレーザビームで照射し、Ｃｕ膜４を流動せしめ、溝の
内部に埋め込み表面を平坦化する。
【００２３】次に、図１（ｄ）に示すように、Ｃｕ膜４
の上面を化学−機械研磨法により研磨し、溝部以外のＣ
ｕ膜４及びＣｒ膜３を順次除去して酸化シリコン膜２の
上面を露出させ、表面を平坦化する。次に、プラズマＣ
ＶＤ法により窒化シリコン膜５を０．３μｍの厚さに成
膜する。
の上面を化学−機械研磨法により研磨し、溝部以外のＣ
ｕ膜４及びＣｒ膜３を順次除去して酸化シリコン膜２の
上面を露出させ、表面を平坦化する。次に、プラズマＣ
ＶＤ法により窒化シリコン膜５を０．３μｍの厚さに成
膜する。
【００２４】ここで、Ｃｕ膜４の代りにＴｉを含むＣｕ
合金膜を用いても良い。
合金膜を用いても良い。
【００２５】図２（ａ）〜（ｄ）は本発明の実施例を説
明するための工程順に示した半導体チップの断面図であ
る。
明するための工程順に示した半導体チップの断面図であ
る。
【００２６】図２（ａ）に示すように、参考例と同様の
工程で半導体基板１の上に設けた酸化シリコン膜２の上
面に、深さ０．５μｍの配線形成用パターンを有する溝
を設けた後スパッタ法によりＣｒ膜３及びＣｕ膜４を順
次堆積して形成する。次に、Ｃｕ膜４の上面をエキシマ
レーザビームで照射し、Ｃｕ膜を流動せしめて溝内部に
埋め込んだ後、化学−機械研磨法により研磨し、溝部以
外のＣｕ膜４及びＣｒ膜３を除去して表面を平坦化す
る。
工程で半導体基板１の上に設けた酸化シリコン膜２の上
面に、深さ０．５μｍの配線形成用パターンを有する溝
を設けた後スパッタ法によりＣｒ膜３及びＣｕ膜４を順
次堆積して形成する。次に、Ｃｕ膜４の上面をエキシマ
レーザビームで照射し、Ｃｕ膜を流動せしめて溝内部に
埋め込んだ後、化学−機械研磨法により研磨し、溝部以
外のＣｕ膜４及びＣｒ膜３を除去して表面を平坦化す
る。
【００２７】次に、図２（ｂ）に示すように、イオンミ
リングにより溝内部のＣｕ膜４及びＣｒ膜３の表面が酸
化シリコン膜２の表面より０．１μｍ低くなるようにエ
ッチングする。
リングにより溝内部のＣｕ膜４及びＣｒ膜３の表面が酸
化シリコン膜２の表面より０．１μｍ低くなるようにエ
ッチングする。
【００２８】次に、図２（ｃ）に示すように、全面に厚
さ０．１μｍのＣｒ膜６をスパッタ法により成膜する。
さ０．１μｍのＣｒ膜６をスパッタ法により成膜する。
【００２９】次に、図２（ｄ）に示すように、再び上面
を化学−機械研磨法により研磨して溝部以外のＣｒ膜６
を除去する。
を化学−機械研磨法により研磨して溝部以外のＣｒ膜６
を除去する。
【００３０】本実施例では層間絶縁膜に誘電率の高い窒
化シリコン膜を用いる事無く銅配線をバリア膜で覆う事
が出来るので、層間容量に起因するデバイスの動作速度
の低下が問題とならない。
化シリコン膜を用いる事無く銅配線をバリア膜で覆う事
が出来るので、層間容量に起因するデバイスの動作速度
の低下が問題とならない。
【００３１】ここで、銅の成膜、埋め込み方法として、
スパッタ法とレーザー熱処理による方法を用いて説明し
たが、ブランケットＣＶＤ法や鍍金法を用いても、同様
な工程を経る事によりバリア膜で覆われた加工精度の良
い銅配線を得る事が出来る。
スパッタ法とレーザー熱処理による方法を用いて説明し
たが、ブランケットＣＶＤ法や鍍金法を用いても、同様
な工程を経る事によりバリア膜で覆われた加工精度の良
い銅配線を得る事が出来る。
【００３２】
【発明の効果】以上説明したように本発明では、絶縁膜
に形成した溝を含む表面にＣｕ膜を堆積した後溝内以外
のＣｕ膜を化学−機械研磨により除去し、溝内にＣｕ膜
を埋め込む事により配線を形成している為、ドライエッ
チングの困難なＣｕ膜自身をエッチングする工程を無く
して、加工精度良く銅配線を形成する事が出来、配線の
微細化にも対応できるという効果を有する。また、これ
までは、下層、上層、側面と少なくとも３回必要であっ
たバリア膜の形成が２回で済むので工程が短縮され、製
造コストが下がるという利点がある他、層間絶縁膜に誘
電率の高い窒化シリコン膜を用いる事無く銅配線をバリ
ア膜で覆う事が出来るので、層間容量に起因するデバイ
スの動作速度の低下が問題とならないという利点もあ
る。
に形成した溝を含む表面にＣｕ膜を堆積した後溝内以外
のＣｕ膜を化学−機械研磨により除去し、溝内にＣｕ膜
を埋め込む事により配線を形成している為、ドライエッ
チングの困難なＣｕ膜自身をエッチングする工程を無く
して、加工精度良く銅配線を形成する事が出来、配線の
微細化にも対応できるという効果を有する。また、これ
までは、下層、上層、側面と少なくとも３回必要であっ
たバリア膜の形成が２回で済むので工程が短縮され、製
造コストが下がるという利点がある他、層間絶縁膜に誘
電率の高い窒化シリコン膜を用いる事無く銅配線をバリ
ア膜で覆う事が出来るので、層間容量に起因するデバイ
スの動作速度の低下が問題とならないという利点もあ
る。
【図１】本発明の参考例を説明するための工程順に示し
た断面図。
た断面図。
【図２】本発明の実施例を説明するための工程順に示し
た断面図。
た断面図。
【図３】従来の金属配線の形成方法の第１の例を説明す
るための工程順に示した断面図。
るための工程順に示した断面図。
【図４】従来の金属配線の形成方法の第１の例を説明す
るための工程順に示した断面図。
るための工程順に示した断面図。
【図５】従来の金属配線の形成方法の第２の例を説明す
るための工程順に示した断面図。
るための工程順に示した断面図。
１ 半導体基板 ２ 酸化シリコン膜 ３，６ Ｃｒ膜 ４ Ｃｕ膜 ５ 窒化シリコン膜 ７，１１ ポリイミド膜 ８，１０，１４ フォトレジスト膜 ９ ＳＯＧ膜 １２，１３，１５ Ｍｏ膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−76455（ＪＰ，Ａ) 特開 平２−114639（ＪＰ，Ａ) 特開 平４−229638（ＪＰ，Ａ) 特開 平１−106435（ＪＰ，Ａ) 特開 平４−242960（ＪＰ，Ａ) 特開 平４−163941（ＪＰ，Ａ) 特開 昭63−124447（ＪＰ，Ａ) 特開 平６−69353（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/3205 - 21/3213 H01L 21/768
Claims (3)
- 【請求項１】 半導体基板上に設けた絶縁膜の上面に配
線形成用パターンを有する溝を形成する工程と、前記溝
を含む表面にバリアメタル膜を形成して前記溝の底面及
び側面を被覆する工程と、前記溝を含むバリアメタル膜
の表面に銅膜又は銅合金膜を堆積して前記溝内に埋込む
工程と、化学−機械研磨法により前記溝内以外の銅膜又
は銅合金膜及びバリアメタル膜を除去して表面を平坦化
する工程と、前記平坦化する工程の後反応性イオンエッ
チング又はイオンミリングにより前記銅膜又は銅合金膜
の上面を薄く除去して前記溝周囲の絶縁膜の上面よりも
低くする工程と、前記低くする工程の後に前記銅膜又は
銅合金膜を含む表面に新たなバリアメタル膜を堆積し、
研磨することにより前記溝部以外の前記新たなバリアメ
タルを除去する工程とを含むことを特徴とする金属配線
の形成方法。 - 【請求項２】 溝を含むバリアメタル膜の表面に堆積し
た銅膜又は銅合金にレーザビームを照射して流動化し前
記溝内に埋込む工程を含む請求項１記載の金属配線の形
成方法。 - 【請求項３】 前記バリアメタル膜がＣｒ膜である請求
項１又は請求項２記載の金属配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26696692A JP2970255B2 (ja) | 1992-10-06 | 1992-10-06 | 金属配線の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26696692A JP2970255B2 (ja) | 1992-10-06 | 1992-10-06 | 金属配線の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06120219A JPH06120219A (ja) | 1994-04-28 |
| JP2970255B2 true JP2970255B2 (ja) | 1999-11-02 |
Family
ID=17438185
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26696692A Expired - Fee Related JP2970255B2 (ja) | 1992-10-06 | 1992-10-06 | 金属配線の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2970255B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3304754B2 (ja) * | 1996-04-11 | 2002-07-22 | 三菱電機株式会社 | 集積回路の多段埋め込み配線構造 |
| JPH10154709A (ja) * | 1996-09-25 | 1998-06-09 | Toshiba Corp | 半導体装置の製造方法 |
| KR19990003485A (ko) * | 1997-06-25 | 1999-01-15 | 김영환 | 반도체 소자의 금속 배선 형성 방법 |
| KR100471404B1 (ko) * | 1998-10-28 | 2005-05-27 | 주식회사 하이닉스반도체 | 화학적 기계적 연마 공정을 이용한 반도체 소자의 금속배선 형성 방법 |
| JP4064595B2 (ja) * | 2000-03-28 | 2008-03-19 | 株式会社東芝 | 半導体装置の製造方法 |
-
1992
- 1992-10-06 JP JP26696692A patent/JP2970255B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06120219A (ja) | 1994-04-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3396135B2 (ja) | 複数レベルのセルフアライン相互接続メタライゼーションを有する半導体構造の作成方法 | |
| EP0455031B1 (en) | Process for forming multi-level coplanar conductor/insulator films employing photosensitive polyimide polymer compositions | |
| EP1083596B1 (en) | A method to create a copper dual damascene structure with less dishing and erosion | |
| US4933303A (en) | Method of making self-aligned tungsten interconnection in an integrated circuit | |
| US6165889A (en) | Process for forming trenches and contacts during the formation of a semiconductor memory device | |
| TW426980B (en) | Wire bonding to copper | |
| EP0905768A1 (en) | A dual damascene process for metal layers and organic intermetal layers | |
| JP3348706B2 (ja) | 半導体装置の製造方法 | |
| JPH0779106B2 (ja) | 半導体集積回路の製造方法 | |
| US6093656A (en) | Method of minimizing dishing during chemical mechanical polishing of semiconductor metals for making a semiconductor device | |
| JPH079934B2 (ja) | 半導体デバイスの製造方法 | |
| JPH0745616A (ja) | 半導体装置の製造方法 | |
| JPH03104221A (ja) | 半導体集積回路表面の全体的平面化方法 | |
| JPS63244858A (ja) | 金属配線の形成方法 | |
| JP2970255B2 (ja) | 金属配線の形成方法 | |
| US6503828B1 (en) | Process for selective polishing of metal-filled trenches of integrated circuit structures | |
| US6764954B2 (en) | Application of alignment marks to wafer | |
| JPS63133648A (ja) | タングステン被覆法 | |
| US6583054B2 (en) | Method for forming conductive line in semiconductor device | |
| JP3408746B2 (ja) | 半導体装置の製造方法 | |
| JPS62229959A (ja) | 超大規模集積回路の多層金属被膜構造物における層間絶縁体中の通路または接触穴の充填方法 | |
| JP2000031147A (ja) | 半導体装置の製造方法 | |
| JPH0682660B2 (ja) | 導電性スタツドを形成する方法 | |
| JPH1174174A (ja) | 半導体装置の製造方法 | |
| JP2003520449A (ja) | ダマスク構造体とダマスク構造体を形成する方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990727 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070827 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080827 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090827 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |