KR0121945B1 - 근사산술나눗셈을 실행하는 방법 및 장치 - Google Patents

Abstract

본 발명은 이진형식의 변수에 의하여 정수의 근사나눗셈을 수행하는 방법에 있어서, 여러 수는 문자비트 및 수의 절대값을 나타내는 다수의 비트로 구성되어 있다.

수는 처음에 디지털 위드를 형성하므로서 전환되어 비트의 논리 1보다 작은 유수를 갖는 어떤 논리 1을 논리 0으로 대체된다. 다음, 여러 수의 문자비트를 문자비트로 판독하고 역순서로 디지털 워드 비트를 판독하므로 이진형태의 새로운 수가 형성된다. 배열은 단일 게이트망을 주로 포함한다.

Description

[발명의 명칭]

근사산술나눗셈을 실행하는 방법 및 장치

[도면의 간단한 설명]

첨부한 도면을 참고로 본 발명을 상세히 설명한다.

도1 및 도2는 본 발명의 나눗셈처리를 실행할 때에 서로 다른 복수의 입력값과 이진형태의 복수의 출력값간의 관계예 및 이와 같은 나눗셈에 있어서의 링크로 구축된 상이한 복수의 디지털 워드를 나타내는 표이다.

도3은 본 발명의 나눗셈처리를 실행하는 장치를 구성하는 게이트 회로망을 표시한다.

[발명의 상세한 설명]

[기술분야]

본 발명은 적응 디지털 필터를 갱신할 때에 이진수형식에 있어서의 변수에 의해 정수의 근사산술나눗셈(近似算術除算)을 실행하는 방법에 관한 것이고, 상기 변수의 값이 상기 적응디지털 필터에 대한 입력신호의 신호에너지를 나타내고, 또는 논리 1 및 논리 0을 나타내는 전기신호(電氣信號)의 형식에 의하여 존재하는 것으로서, 상기 변수에는 1캐릭터 비트(character bit)와 N1 정수비트와 N2 이진의 분수비트가 포함된다(단, N1≥0 및 n2≥0).

또한, 본 발명은 상기 캐릭터 비트를 얻은 제1의 입력과 정수비트 및 이진의 분수비트를 얻은 N1+N2이력과 캐릭터 비트를 처리하는 N1 출력과 정수비트 및 이진분수비트를 처리하는 N1+N2출력을 지니고, 1캐릭터 비트, N1 정수비트 및 N2 이진분수비트를 포함하는(단, N1≥0 및 N2≥0) 이진형식의 수에 의해 정수의 근사나눗셈을 실행하는 장치에 관한 것이다.

[배경기술]

예를 들면, LSM 알고리즘(최소 평균 2승)에 따라서 적응디지털 필터를 갱신할때는 소위 스탭크기를 나타내는 수렴인자가 산출된다. 디지털 필터가 다른 입력신호에 관하여 소망의 방법에 의하여 기능하기 때문에 스탭의 크기는 필터입력신호의 신호에너지의 역비례할 필요가 있다. 따라서, 수렴인자를 계산할때는 값이 신호에너지를 나타내는 변수에 의하여 정수를 나눗셈할 필요가 있다. 그러나, 나눗셈처리는 비교적 과혹한 처리로 되는 것이 흔히 있으며, 따라서 비교적 시간이 걸린다.

예를 들면, 공지의 방법에 따른 산술나눗셈처리는 반복하는 일련의 소위 조건감산으로 실행된다. 이들에 의해 얻어진 절대정도(絶對精度)는 반복회수에 비례한다. 또한, 산술나눗셈처리는 비교적 큰 기억용량을 가진 장치의 지원에 의하여 실행하므로서 가능하다. 미합중국 특허 제4,707,798호에는 이들에 관한 일예의 설명이 나타나 있다. 이들에 의하면, 근사산술나눗셈은 보간(interporation)을 결합하여 메모리내의 소위 록업 테이블(look up table)에 의하여 실행된다.

[발명의 개시]

본 발명의 제1목적은 도입부에서 설명한 종류의 산술나눗셈을 신속히 또는 간단한 장치의 지원에 의하여 실행될 수 있는 방법을 제공하는 것이다. 이것은 2개의 단계로 달성된다. 우선, 변수의 절대값을 주는 비트의 중에서 최상위의 논리 1의 비트보다 하위(下位)에 있는 논리 1을 논리 0에 의하여 치환하므로서, 1개의 디지털 워드를 형성한다. 다음에, 디지털 워드에 있어서 비트를 역의 순서에 따라서 판독하고, 변수와 같은 캐릭터 비트를 지닌 새로운 수를 이진형식에 의하여 형성한다.

본 발명의 방법을 실시하는 경우에 얻어진 나눗셈은 정확하지 않지만 적응필터를 갱신할 때 경우의 수렴인자의 계산은 만족하는 것이 된다. 예를 들면, 높은 신호에너지는 낮은 수렴인자를 주는 것이고, 그 역대응도 성립한다.

본 발명의 다른 목적은 근사나눗셈을 신속히 실행하게 되는 전술한 종류의 간단한 구조의 장치를 제공하는 것이다. 이 장치는 최상위상의 논리 1보다 하위에 있는 논리 1을 논리 0에 의하여 치환하도록 기능을 하는 본질적으로 유일의 논리장치를 구비하고 있다.

본 발명의 특징은 이하의 청구범위에 기재되어 있다.

[본 발명을 실행하기 위한 최선의 방식]

도1에 있어서, 표의 좌단의 난은 값이 0과 15/16사이에서 변화하는 이진형식의 상이한 수의 예를 나타낸다. 각 수의 최초의 비트는 캐릭터 비트이고, 값이 0이고, 도시의 예의 경우에는 수가 정(正)이라는 것을 의미한다. 최초의 0에 계속되는 점은 소위 이진의 소수점이고, 도면에서도 알 수 있듯이, 이하의 비트의 값이 1/2, 1/4, 1/8 및 1/16이라는 것을 나타낸다. 따라서, 예시된 이진수의 정수비트를 포함하지 않지만, 1비트만의 캐릭터비트 및 4비트의 소위 이진의 분수비트로 된다.

좌단의 난이 이진수중 한개에 의한 정수의 근사나눗셈에 대응하는 산술나눗셈을 본 발명에 따라 실행할 때는 처리의 제1단계에 있어서 이진의 분수비트로부터 즉, 4비트로부터 이진수에 있어서의 캐릭터비의 오른쪽에 1디지털 워드가 형성된다. 이러한 종류의 상이한 디지털 워드를 도1의 중앙란에 표시되어 있다. 이들의 각 디지털 워드는 이진수에 있어서 최상위의 논리 1보다 하위에 있는 논리 1을 논리 0에 의하여 치환하도록 형성되어 있다. 따라서, 이진수의 0에 대응하고, 또는 4개의 논리 0으로 되고, 표에 있어서 최하위의 워드를 제외하면,이와 같은 각 디지털 워드는 1개의 논리 1 및 3개의 논리 0으로 된다. 제2단계에 있어서, 이진형식인 새로운 수가 형성되고 도1의 오른쪽 난에 이와 같이 형성된 상이한 복수의 수를 나타낸다. 새로운 각 수는 대응하는 위측의 란에 있어서의 수와 같은 캐릭터 비트를 지니고 이진의 소수점이 대응하는 수와 같은 위치에 배치되어 있다. 이진의 소수점에 계속되는 이진비트는 역순으로 판독되어지는 것을 제외하고 중앙의 난에 있어서 대응하는 디지털 워드의 비트와 일치한다.

수 1/16이 1/2로 변환되고, 수 1/8 및 3/16이 수 1/4로 변환되고, 수 1/4∼7/16이 수 1/8로 변환되고, 수 1/2∼15/16가 수 1/16로 변환되고, 수 0이 0으로 그대로인 것을 표에서 알 수 있다. 따라서 수 0의 예를 제외하는 경우, 비교적 높은 값의 수가 비교적 낮은 값의 수로 되고, 그 역대응의 경우도 성립한다. 설명한 방법에 따라 변수의 최상위의 논리 1에만 주목되고, 따라서 서로 상이한 몇개의 입력값은 동일의 출력값으로 얻어진다. 그럼에도 불구하고 이 방법은 변수에 의한 정수의 근사나눗셈으로 간주할 수 있다. 논리 1을 한개만을 갖는다. 즉, 1/16, 1/8, 1/4 및 1/2을 지니는 이들의 이진수의 경우에는 이의 방법은 정수 1/32와 대상의 수 사이의 나눗셈이 정화하게 된다. 예를 들면, 이진형식에 있어서, 0.0001로 나타내어지는 수 1/16은 1/2과 같은 0.1000으로 변환된다. 그러나, 이진수형에 있어서, 0.111로 나타내어지는 수 15/16는 1/16로 변환된다. 이 나눗셈이 15/16에 의한 나눗셈에 대응하는 것으로 할 때는 분자 15/(16×16)=30(16×32), 즉 약 2×1/32로 된다. 따라서, 이 분자는 전술의 즉 1개의 논리 1만을 지닌 이진수를 고려할 때는 산출된 분자의 약 2배이다. 따라서, 수 0의 경우를 제외하여 표에 있어서의 모든 이진수의 경우에 이의 나눗셈방법은 그 값이 약 1/32과 2/32중간에 존재하는 정수와, 대상의 이진수와의 근사나눗셈에 대응한다고 할 수 있다.

이상에서는 전반적으로 이진수가 정(positive)이라고 가정하였다. 수가 소위 캐릭터값의 표시에 따라 제공될 때는 이 나눗셈방법은 부(negative)의 수의 근사나눗셈에 대응하는 것도 된다. 이와 같은 표시에 따라 정 및 등가적으로 큰 부의 수는 캐릭터 비트에 대해서만 상이하게 된다. 그러나, 이들은 소위 2의 보수표시에 적응할 수 없다.

0에 의한 나눗셈은 확정된 처리가 아니기 때문에 원칙적으로 수 1의 나눗셈을 임의로 선택할 수 있다. 이 경우에, 수 0에 대해서는 나눗셈 후에 수 0으로 되는 것이 적당하다고 고려되었다. 이들은 나눗셈처리가 적응필터의 설정에 대한 조정에 관련하여 적응될 때에, 변환기의 입력에 수 0이 순시적으로 「조용한(silent)」전송채널로부터 발생한 가능성이 있다. 이것은 필터설정에 대한 조정 또는 변경으로 해야만 하는 것은 아니다.

도2는 이진형식인 각각의 수를 포함하는 제2의 표를 나타낸다. 이들 수는 도1의 표에 있어서의 수와 일치하지만, 이진의 소수점이 오른쪽의 2개의 위치로 이동한다. 따라서, 이 수에는 값 2 및 1을 지니는 2개의 정수비트와, 값 1/2 및 1/4을 지니는 2개의 이진의 분수비트가 있고, 도2에 나타나 있다. 이들 수는 도1에 표시된 수에 적응하는 것과 동일의 원리에 따라 변환하고, 따라서 중앙의 난에 있어서의 디지털 필터는 도1에서 대응하는 워드와 정확히 일치한다. 이 경우에 변환된 좌측난의 수에는 이진의 소수점 우측에 2개의 이진비트 즉, 2개의 분수비트가 포함되어 있다.

이 경우에, 단 1개의 논리 1을 가지는 이진수의 산술나눗셈은 대상의 수에 의해 1/2 나눗셈에 대응한다.

예를 들면, 1/4은 2로 변환된다. 수 3 3/4은 0,11,11으로 이진형식으로 기록됨과 동시에 1/4로 변환된다. 이는 수 3 3/4에 의해 수(30/16)×1/2 즉, 거의 2×1/2을 나눗셈하는 것에 대응한다. 따라서, 도2의 표에 나타난 이진수의 경우에 이 나눗셈방법은 그 값이 1/2과 1사이의 대략 중앙에 있는 정수와, 대상과의 이진의 근사나눗셈에 대응하게 된다. 상술한 경우와 같이, 수 0은 전혀 변화하지 않기 때문에 이 수는 예외이다.

도3은 이상의 설명에 따라 근사나눗셈을 실행하는 장치의 일실시예를 나타낸다. 이 장치는 5개의 입력(10∼14) 및 5개의 출력(50∼54)을 지닌다. 입력(10)은 출력(50)에 접속되고 이진입력수의 캐릭터 비트를 공급하는 것을 의도되어 있다. 따라서 캐릭터 비트는 입력으로부터 출력(50)으로 변경함이 없이 전송된다. 입력수의 최상위비트, 다음 최상위비트, 이하 동일하게 하여서, 입력(11∼14)에 그 순서에서 공급된다. 입력(11∼14)은 출력(21∼24)을 가지는 논리장치(20)에 접속되어 있다. 논리장치(20)는 이하에서 상세히 설명되었으며, 또 입력(11∼14)위에는 최상위의 논리 1을 검출하도록 기능을 하고, 하위 논리 1을 논리 0에 의하여 치환한다. 따라서, 도1 및 도2에 있어서의 중앙란에 표시하는 디지털 워드는 출력(21∼24)으로부터 흐른다.

논리장치(20)의 출력(21∼24)은 출력(21)을 출력(54)에 접속하고 출력(22)을 출력(53)에 접속하고 이하 동일하게 접속하므로서 상기 장치의 출력(51∼54)에 접속되어 있다. 이와 같이 하여, 논리장치(20)로부터의 디지털 워드의 비트는 상기 장치의 출력(51∼54)상에서 역의 순서로 발생된다. 따라서, 출력(50)상의 캐릭터 비트 및 출력(51∼54)상의 비트는 도1 및 도2의 좌우측의 난에 나타난 이진워드를 형성한다.

도시의 실시예의 경우, 논리장치(20)는 1개의 게이트 회로망을 지니고 있으며, 이 게이트 회로망에는 4개의 AND 게이트(31∼34)와 2개의 OR 게이트(41∼42)를 지니고, 캐릭터 비트에 가해져 4개의 이진비트를 지니는 이진수의 변환을 의도하고 있다. 입력(15) 및 출력(25)은 도시된 종류의 몇개의 게이트 회로망을 종속 접속할 때 이용된다. 소위 캐리어 비트용이다. 이것은 4비트 이상으로 된 이진수를 변환할 수 있게 되어 있다. 게이트 회로망이 입력(11)의 비트보다 고위의 비트 때문에 동일의 회로망에 종속접속되어 있지 않을 때, 논리 0이 캐릭터 입력(15)에 전송된다.

캐리어 입력(15)의 논리 0은 그 회로망에 공급된 이진수의 최상위 비트에 있어서 발생하여 얻은 입력(11)위의 논리 1 때문에 게이트(31)를 개시상태로 유지한다. 따라서, 이 최상위 비트가 논리 1이 되면, 게이트(31)의 출력에 논리 1이 나타난다. 입력(11)에 논리 1이 존재하면, 게이트(41)의 반전출력도 논리 0으로 되고, 이에 논리 0이 게이트(32∼34)를 폐쇄되므로서, 입력(12∼14)에 논리 1이나, 논리 0이 나타나는 것에 관계없이 출력(22∼24)에 논리 0이 나타난다. 이 대신에, 최상위 비트가 논리 0일 때는 논리 0이 출력(21)에도 나타나며, 논리 1이 게이트(41)의 출력에 나타난다. 이 논리 1은 다음의 이진수의 최상위 비트로 발생하여 얻은 입력(12)상의 논리 1 때문에 게이트(32)를 개방상태로 유지한다. 입력(12)에 있어서의 논리 1은 게이트(33) 및 (34)를 동시에 폐쇄되었으며, 논리 0이 출력(23) 및 (24)에 나타난다.

그 수의 최상위의 논리 1이 입력(13)에 나타나면, 논리 1이 출력(23)에 나타나고, 게이트(34)는 폐쇄된 상태를 유지한다. 논리 1이 입력(14)에 나타냄과 동시에 논리 0이 입력(11∼13)에 나타날 때만, 출력(24)에만 논리 1이 나타난다. 입력(11∼14)중 적어도 1개에 논리 1이 나타나면, 캐리출력(25)에 논리 1이 나타난다. 캐리입력(15)에 논리 1이 나타나면, 게이트(31∼34)는 폐쇄되고, 이 모든 출력(21∼24)상에 또는 출력(25)에 논리 0이 나타나게 된다.

이상의 설명에 있어서, 인용한 논리 1 및 논리 0은 실제로는 상이한 전기신호이고, 이것들이 이와 같은 논리값을 나타낸다는 것을 이해해야 한다.

Claims (3)

1. 적응디지털 필터를 갱신할 때에, 이진형식의 변수에 의하여 정수의 근사나눗셈을 실행하는 방법에 있어서, 상기 변수의 값이 필터에 대한 입력신호의 신호에너지를 나타내고, 또한 논리 1 및 논리 0을 나타내는 전기신호의 형식으로 존재하고, 또한 상기 변수가 캐릭터 비트, N1 정수비트 및 N2 분수비트(단, N1≥0, N2≥0)를 포함하도록 되어 있으며, 상기 캐릭터 비트를 나타내는 신호를 제외하고, 상기 변수에 있어서의 비트(11∼14)를 나타내는 신호를 이용하고, 최상위의 논리 1보다 하위의 변수에서의 비트(11∼14)의 내에서 발생하여 얻은 논리 1을 나타내는 신호를 논리 0을 나타내는 신호에 의하여 치환하므로서 디지털 워드(21∼24)에 있어서의 복수의 비트를 나타내는 신호를 형성하는 것과, 이 캐릭터 비트(50)가 상기 변수의 캐릭터 비트(10)와 일치하고, 또한 이 나머지의 비트가 역의 순서(24∼21)로 판독된 상기 디지털 워드(21∼24)에 있어서의 복수의 비트와 일치하는 이진형식의 새로운 수를 나타내는 신호를 형성하는 것을 포함하고, 이진 캐릭터 비트를 나타내는 신호를 제외하고, 상기 새로운 수에서의 최초의 N1 비트를 나타내는 신호가 이진 캐릭터 비트를 나타내는 것을 특징으로 하는 이진형식의 변수에 의하여 정수의 근사산술나눗셈을 실행하는 방법.
2. 제1항에 있어서, 상기 디지털 워드(21∼24)에 있어서의 복수의 비트를 나타내는 신호를 형성하기 때문에 이용되는 신호가 논리 1을 나타내지 않을 때는 상기 신호 디지털 워드는 논리 0만으로 된 것을 특징으로 하는 이진형식의 변수에 의하여 정수의 근사산술나눗셈을 실행하는 방법.
3. 캐릭터 비트, N1 정수비트 및 N2 분수비트(단, N1≥0,N2≥0)를 포함하는 이진형식의 변수에 의하여 정수의 근사산술나눗셈을 실행하기 위해 캐릭터 비트를 얻은 제1입력(10)과, 정수비트 및 이진 캐릭터 비트를 얻은 N1+N2 입력(11∼14)과, 캐릭터 비트를 처리하는 제1출력(50)과, 정수비트 및 이진 캐릭터 비트를 처리하는 N1+N2 출력(51∼54)을 지니는 장치에 있어서, 상기 장치의 상기 N1+N2 입력(11∼14)에 접속되어 있는 N1+N2 입력(11∼14)과, N1+N2 출력(21∼24)을 구비하고, 또한 제1디지털 워드가 그 입력에 발생할 때는 최상위 논리 1보다 하위에 있는 논리 1을 논리 1에 의해 치환하는 것을 제외하고, 상기 제1디지털 워드와 일치하는 제2디지털 워드를 형성하도록 기능하는 논리장치(20)를 지니고, 상기 제1출력(50)은 상기 제1입력(10)에 접속되고, 상기 장치의 상기 N1+N2 출력(51∼54)은 상기 제2의 디지털 워드내의 적어도 1비트용의 상기 논리장치의 출력(24)을 상기 논리장치의 출력상에서 취급한 정수비트 및 이진의 분수비트에 있어서의 최상위 비트용의 상기 논리장치의 출력(51)에 접속되는 형식에 의하여, 상기 논리장치(20)의 상기 논리 N1+N2 출력(21∼24)에 접속되고, 다음의 최하위 비트용의 상기 논리장치의 출력(23)은 상기 논리장치의 출력상의 정수비트 및 분수비트용의 상기 논리장치의 출력(52)에 접속되어 있는 것을 특징으로 하는 이진형식의 변수에 의하여 정수의 근사산술나눗셈을 실행하는 장치.