DE69023735T2

DE69023735T2 - Methode und Anordnung zu einer angenäherten arithmetischen Division.

Info

Publication number: DE69023735T2
Application number: DE69023735T
Authority: DE
Inventors: Khan S-141 55 Huddinge Mansoor; Mikael Andre S-124 42 Bandhagen Tore
Original assignee: Telefonaktiebolaget LM Ericsson AB
Current assignee: Telefonaktiebolaget LM Ericsson AB
Priority date: 1989-10-04
Filing date: 1990-09-10
Publication date: 1996-04-18
Anticipated expiration: 2010-09-11
Also published as: EP0421962B1; NO912108L; US5303177A; US5325319A; NO178088B; EP0421962A1; CA2042028A1; ES2081362T3; AU630752B2; SE8903265L; IE70324B1; SE8903265D0; JP3164363B2; KR920701903A; GR3018200T3; NO178088C; SE464787B; FI98101B; WO1991005305A1; BR9006933A

Description

TECHN1SCHES GEBIET

Die vorliegende Erfindung betrifft ein Verfahren zum Durchführen einer angenäherten arithmetischen Division einer konstanten Zahl durch eine veränderliche Zahl im Binärformat, bei einem Aktualisierungsvorgang in einem adaptiven digitalen Filter, wobei der Wert der veränderlichen Zahl der in einem Filtereingangssignal enthaltenen Signalenergie entspricht und in Form von elektrischen Signalen vorliegt, die logische Eins-Werte und logische Null-Werte darstellen und die veränderliche Zahl ein kennzeichnendes Bit, sowie N1 Bits für den ganzzahligen Teil und N2 Bits für den unganzzahligen Teil enthält, mit N1≥0 und N2≥0.
Die Erfindung bezieht sich auch auf eine Anordnung zum Durchführen einer näherungsweisen arithmetischen Division einer ganzen Zahl mit einer veränderlichen Zahl in Binärdarstellung, wobei die veränderliche Zahl ein kennzeichnendes Bit, N1 Bits für den ganzzahligen Teil und N2 Bits für die unganzzahligen Teil enthält, mit N1≥0 und N2≥0, wobei die Anordnung einen ersten Eingang für das Empfangen des kennzeichnenden Bits aufweist, sowie N1+N2 Eingänge zum Empfangen der Bits für den ganzzahligen Teil und den unganzzahligen Teil und weiterhin einen ersten Ausgang für die Handhabung eines kennzeichnenden Bits und N1+N2 Ausgänge für die Handhabung der Bits für den ganzzahligen Teil und den unganzzahligen Teil.

STAND DER TECHN1K

In der EP-A-0 322 060 und der US-A-4 726 036 ist jeweils das Aktualisieren eines adaptiven digitalen Filters beschrieben.
Bei dem Aktualisieren eines adaptiven digitalen Filters, beispielsweise entsprechend dem LMS-Verfahren (minimales Fehlerquadrat) wird ein Konvergenzfaktor berechnet, der die sogenannte Stufengröße darstellt. Damit der Filter bei unterschiedlichen Eingangssignalen in der gewünschten Weise betrieben werden kann, muß die Stufengröße umgekehrt proportional zu der Signalenergie des Filtereingangssignals sein. Bei der Berechnung dieses Konvergenzfaktors besteht demnach die Anforderung, eine ganze Zahl durch eine veränderliche Zahl zu teilen, die dem Wert der Signalenergie entspricht. Jedoch stellen Teilungsoperationen oft relativ aufwendige Vorgänge dar und sind demnach relativ zeitaufwendig. Beispielsweise wird ein arithmetischer Divisionsschritt entsprechend einem bekannten Verfahren durch eine Folge von wiederholten sogenannten bedingten Subtraktionen durchgeführt. Die hierbei erzielte Genauigkeit ist proportional zu der Anzahl der Isolationen. Arithmetische Divisionsschritte können auch mit Hilfe von Vorrichtungen mit einer relativ großen Speicherkapazität durchgeführt werden. Ein Beispiel in dieser Hinsicht ist in der US 4 707 798 beschrieben, wobei hier ein näherungsweister arithmetischer Divisionsschritt durch eine sogenannte Tabellennachschlagtechnik in einem Speicher zusammen mit einer Interpolationsschritt durchgeführt wird. In der US-A- 4 607 343 sind eine Anzahl von Verfahren zum Durchführen von arithmetischen Divisionen beschrieben.

OFFENBARUNG DER ERFINDUNG

Eine Aufgabe der vorliegenden Erfindung besteht in der Schaffung eines Verfahrens, mit dem sich eine arithmetische Division der eingangs genannten Art schnell und mit Hilfe einfacher Vorrichtungen durchführen läßt. Dies wird in zwei Stufen erreicht. Zunächst wird ein digitales Wort gebildet, in dem alle diejenigen logischen Eins-Werte durch logische Nul- Werte ersetzt werden, die einen niedrigeren Wert als der höchstwertige logische Eins-Wert derjenigen Bits aufweisen, die den Absolutwert der veränderlichen Zahl bestimmen. Anschließend wird eine neue Binärzahl gebildet, die im Vergleich zu der veränderlichen Zahl die gleichen kennzeichnenden Bits aufweist und in der die Bits des digitalen Worts in umgekehrter Reihenfolge eingelesen sind.
Obgleich sich bei Anwendung dieses Verfahrens ein nicht vollkommen exaktes Ergebnis ergibt, ist es für die Berechnung des Konvergenzfaktors bei der Aktualisierung eines adaptiven Filters ausreichend. Beispielsweise ist es offensichtlich, daß eine hohe Signalenergie zu einem niedrigen Konvergenzfaktor führt und umgekehrt.
Eine weitere Aufgabe der Erfindung besteht in der Schaffung einer Anordnung der vorgenannten Art mit einfachem Aufbau, mit der sich eine näherungsweise Division schnell durchführen läßt. Die Vorrichtung enthält im wesentlichen nur eine einzige Logik- Vorrichtung, mit der sich logische Eins-Werte in der eingegebenen variablen Zahl mit einem niedrigeren Wert als der höchstwertige logische Eins-Wert mit logischen Null-Werten ersetzen lassen und sich die hierdurch erhaltene Zahl in umgekehrter Bitfolge lesen läßt.
Die kennzeichnenden Merkmale der Erfindung sind in den Ansprüchen 1 (Verfahren) und 3 (Vorrichtung) festgelegt.

KURZE BESCHREIBUNG DER ZEICHNUNG

Die Erfindung wird nun detaillierter unter Bezug auf die beiliegende Zeichnung beschrieben, in der die Fig. 1 und 2 Tabellen zeigen, die beispielhaft die Beziehung zwischen wechselseitig unterschiedlichen Eingangswerten und Ausgangswerten bei Durchführung der erfindungsgemäßen Divisionsoperation zeigen, sowie unterschiedliche digitale Worte, die als Zwischenwert bei einer derartigen Division erzeugt werden. Die Fig. 3 zeigt ein Gatternetzwerk als Beispiel einer Anordnung zum Durchführen einer erfindungsgemäßen Divisionsoperation.

BESTE AUSFÜHRUNGSFORM DER ERFINDUNG

In der Fig. 1 zeigt die am weitesten links angeordnete gespaltete Tabelle unterschiedliche Zahlen in Binärformat, deren Werte zwischen Null und 15/16 variieren. Das erste Bit jeder Zahl ist ein kennzeichnendes Bit und weist einen Wert von Null auf, was in dem dargestellten Beispielfall anzeigt, daß die Zahlen positiv sind. Der der ersten Null folgende Punkt ist ein sogenannter Binärpunkt und zeigt an, daß die nachfolgenden Bits einen Wert von 1/2, 1/4, 1/8 und 1/16 haben, wie sich ebenfalls aus der Figur erkennen läßt. Demnach enthalten die dargestellten Binärzahlen kein Bit für einen ganzzahligen Anteil, sondern lediglich ein kennzeichnendes Bit und vier sogenannte Binärteilerbits.
Beim Durchführen der arithmetischen Division entsprechend der Erfindung wird zum näherungsweisen Dividieren einer konstanten Zahl mit den Binärzahlen in der linken Spalte ein digitales Wort aus den Binärteilerbits im ersten Schritt des Prozesses abgeleitet, das heißt aus den vier Bits, die rechts von dem Kennzeichnungsbit der Binärzahl angeordnet sind. Unterschiedliche, auf diese Weise gebildete digitale Worte sind in der mittleren Spalte der Figur gezeigt. Jedes dieser Worte wird dadurch gebildet, daß diejenigen logischen Eins-Werte durch logische Null-Werte ersetzt werden, die einen niedrigeren Wert als das höchstwertige logische Eins-Bit der Binärzahl haben. Jedes derartige digitale Wort besteht demnach aus einem einzigen logischen Eins-Wert und drei logischen Null-Werten, mit Ausnahme des untersten Wortes der Tabelle, das der Binärzahl Null entspricht und aus vier logischen Null-Werten besteht. In der zweiten Stufe wird eine neue Zahl in Binärform gebildet, und die rechte Spalte der Figur zeigt die derart erhaltenen unterschiedlichen Zahlen. Jede der neun Zahlen weist ein kennzeichnendes Bit auf, das mit den entsprechenden Zahlen in der linken Spalte übereinstimmt, und der Binärpunkt ist an derselben Stelle angeordnet, wie bei der entsprechenden Zahl. Die Binärbits, die dem Binärpunkt folgen, entsprechen den Bits der zugeordneten digitalen Worte in der mittleren Spalte, sind jedoch in umgekehrter Reihenfolge gelesen.
Wie die Tabelle zeigt, wird die Zahl 1/16 in die Zahl 1/2 umgesetzt, die Zahlen 1/8 und 3/16 werden in die Zahl 1/4 umgesetzt, die Zahlen 1/4 bis 7/16 werden in 1/8 umgesetzt, die Zahlen 1/2 bis 15/16 werden in die Zahl 1/16 umgesetzt und die Zahl Null bleibt unverändert. Demnach wird mit Ausnahme der Zahl Null eine Zahl mit realtiv hohem Wert bei einer Ausgangszahl mit niedrigem Wert gebildet, und umgekehrt. Entsprechend dem beschriebenen Verfahren wird lediglich auf den höchstwertigen Eins-Wert der veränderlichen Zahl geachtet und entsprechend können mehrere verschiedene Eingangswerte zu ein und demselben Ausgangswert führen. Dennoch kann das Verfahren als eine approximative Division einer konstanten Zahl durch eine variable Zahl angesehen werden. Im Fall derjenigen Binärzahlen, die nur einen logischen Eins-Wert aufweisen, d.h. den Zahlen 1/16, 1/18, 1/4 und 1/2, führt das Verfahren eine exakte Division zwischen der konstanten Zahl 1/32 und der betrachteten Zahl durch. Beispielsweise wird die Zahl 1/16, die in Binärform als 0,0001 geschrieben wird, in 0,1000 umgesetzt, was der Zahl 1/2 entspricht. Die Zahl 15/2, die in Binärform als 0,111 geschrieben wird, wird jedoch in 1/16 umgesetzt. Wenn diese Division einer Division durch 15/16 entsprechen soll, ist der Zähler demnach zu 15/(16x16) = 30/(16x32) zu wählen, also fast zu 2x1/32. Der Zähler ist demnach fast zweimal so groß als der zuvor berechnete Zähler, d.h. wie er sich bei Betrachtung der Binärzahlen mit lediglich einem logischen Eins-Wert ergeben hat. Demnach kann für alle in der Tabelle enthaltenen Binärzahlen, mit Ausnahme der Zahl Null, gesagt werden, daß das Divisionsverfahren einer approximativen Division einer konstanten Zahl entspricht, deren Wert ungefähr in der Mitte von 1/32 und 2/32 der betrachteten Binärzahl liegt.
In der vorangegangenen Betrachtung wurde davon ausgegangen, daß die Binärzahlen positiv sind. In diesem Fall entspricht das Divisionsverfahren dann, wenn die Zahlen in einer sogenannten Kennwert-Darstellung vorliegen, auch einer approximativen Division negativer Zahlen. Bei einer derartigen Darstellung unterscheiden sich eine positive und eine den gleichen Betrag aufweisende negative Zahl nur im Hinblick auf das Kennzeichnungsbit. Dies gilt jedoch nicht im Fall der sogenannten Zweierkomplement-Darstellung.
Da die Division mit Null eine nicht definierte Operation darstellt, kann das Divisionsergebnis der Zahl Null prinzipiell frei gewählt werden. Im vorliegenden Fall wurde davon ausgegangen, daß eine Zuordnung der Ergebniszahl Null zu der Zahl Null bei der Division geeignet ist. Diese Annahme ist dadurch gerechtfertigt, da bei Anwendung des Divisionsverfahrens zum Anpassen der Einstellung eines adaptiven Filters die am Umsetzer-Eingang anliegende Zahl Null mit hoher Wahrscheinlichkeit auf einen momentan "ruhigen" Übertragungskanal zurückzuführen ist. Dies soll nicht zu einer Anpassung oder einer Veränderung der Filtereinstellung führen.
Die Fig. 2 zeigt eine zweite Tabelle, die mehrere Zahlen in Binärform enthält. Diese Zahlen stimmen mit den Zahlen der in Fig. 1 gezeigten Tabelle überein, jedoch ist der Binärpunkt jeweils um zwei Stellen nach rechts versetzt. Die Zahlen weisen demnach zwei ganzzahlige Bits mit den Werten 2 und 1 auf, sowie zwei unganzzahlige Bits mit den Werten 1/2 und 1/4, die in der Figur gekennzeichnet sind. Die Zahlen werden entsprechend demselben Prinzip wie es bei dem in Fig. 1 gezeigten Zahlen angewendet wurde, umgesetzt, und demnach stimmen die in der mittleren Spalte gezeigten digitalen Worte exakt mit den entsprechenden Worten in Fig. 1 überein. In diesem Fall enthalten die umgesetzten Zahlen in der rechten Spalte zwei Binärbits auf der rechten Seite des Binärpunkts, das heißt zwei Binärteilerbits.
In diesem Fall entspricht die arithmetische Division von Binärzahlen mit lediglich einem logischen Eins-Wert der Division mit 1/2 durch die entsprechende Zahl. Beispielsweise wird 1/4 in 2 umgesetzt. Die Zahl 3 3/4 wird in Binärform als 011,11 geschrieben und in 1/4 umgesetzt. Dies entspricht einer Division der Zahl (30/16)x1/2, d.h. nahezu 2x1/2, durch die Zahl 3 3/4. Im Fall der in Fig. 2 gezeigten Binärzahlen entspricht das Divisionsverfahren demnach einer approximativen Division einer konstanten Zahl, deren Wert ungefähr zwischen 1/2 und 1 liegt durch die betrachtete Binärzahl. Wie bei dem zuvor betrachteten Fall, stellt die Zahl Null eine Ausnahme dar, da diese Zahl nicht verändert wird.
Fig. 3 zeigt eine beispielhafte Ausführungsform einer Anordnung zum Durchführen einer approximativen Division entsprechend den vorhergehenden Darstellungen. Die Anordnung weist fünf Eingänge 10-14 und fünf Ausgänge 50-54 auf. Der Eingang 10 ist mit dem Ausgang 50 verbunden und dient dazu, das kennzeichnende Bit einer binären Eingangszahl zuzuführen. Das kennzeichnende Bit wird demnach unverändert von dem Eingang 10 zu dem Ausgang 20 übertragen. Das Bit mit dem höchsten Wert der Eingangszahl, das Bit mit dem zweithöchsten Wert und so weiter werden in dieser Reihenfolge den Eingängen 11-14 zugeführt. Die Eingänge 11-14 sind mit einer Logikvorrichtung 20 mit Ausgängen 21-24 verbunden. Die Logikvorrichtung 20 wird hiernach detaillierter beschrieben und bestimmt betriebsgemäß den höchstwertigen logischen Eins-Wert an den Eingängen 11-14 und ersetzt die niederwertigeren logischen Eins-Werte mit logischen Nullwerten. Demnach liegen die in den mittleren Spalten der Fig. 1 und 2 gezeigten Worte an den Ausgängen 21-24 an.
Die Ausgänge 21-24 der Vorrichtung werden mit den Ausgängen 51- 54 der Anordnung verbunden, indem der Ausgang 21 mit dem Ausgang 54 verbunden wird, der Ausgang 22 mit dem Ausgang 53 verbunden wird, usw. Auf diese Weise treten die Bits des digitalen Worts der Vorrichtung 20 in umgekehrter Reihenfolge an den Ausgängen 51-54 der Anordnung auf. Das kennzeichnende Bit am Ausgang 50 und die Bits an den Ausgängen 51-54 entsprechen demnach den in den jeweiligen rechten Spalten der Fig. 1 und 2 gezeigten binären Worten.
Im Fall des dargestellten Beispiels enthält die Vorrichtung 20 ein Datennetzwerk, das vier UND-Gatter 31-34 enthält, sowie zwei ODER-Gatter 41-42, und dient dazu, Binärzahlen umzusetzen, die zusätzlich zu dem kennzeichnenden Bit vier Binärbits aufweisen. Ein Eingang 15 und ein Ausgang 25 dienen für sogenannte Übertragbits, die dann benützt werden, wenn mehrere Gatternetzwerke der beschriebenen Art in Kaskade geschaltet sind. Hierdurch ist es möglich, Binärzahlen mit mehr als vier Bits umzusetzen. Ist das Gatternetzwerk nicht kaskadenartig mit einem ähnlichen Netzwerk zur Verarbeitung von Bits verbunden, die einen höheren Wert als das am Eingang 11 anliegende Bit aufweisen, dann wird ein logischer Null-Wert an den Übertrageingang 15 gesendet.
Ein logischer Null-Wert an dem Übertragbit 15 bewirken ein Schalten des Gatters 31 derart, daß ein möglicherweise am Eingang 11 anliegender logischer Eins-Wert für das höchstwertige Bit einer Binärzahl dem Netzwerk zugeführt wird. Ist das höchstwertige Bit ein logischer Eins-Wert, so trägt auch ein logischer Eins-Wert am Ausgang 21 des Gatters 31 auf.
Das Vorliegen eines logischen Eins-Wertes an dem Eingang 11 führt auch zu einem Vorliegen eines logischen Null-Wertes an dem negierten Ausgang des Gatters 41, und dieser logische Null- Wert sperrt die Gatter 32-34, so daß logische Null-Werte an den Ausgängen 22-24 unabhängig davon auftreten, ob logische Eins- Werte oder logische Null-Werte an den Eingängen 12-14 anliegen. Ist das höchstwertige Bit andererseits ein logischer Null-Wert, so tritt ein logischer Null-Wert auch am Ausgang 21 auf, und ein logischer Eins-Wert liegt am Ausgang des Gatters 41 vor. Dieser logische Eins-Wert bewirkt ein Freischalten des Gatters 32 für einen möglicherweise am Eingang 12 vorliegenden logischen Eins-Wert für dasjenige Bit der Binärzahl, das den zweithöchsten Wert aufweist. Ein logischer Eins-Wert am Eingang 12 wird gleichzeitig die Gatter 33 und 34 sperren, so daß an den Ausgängen 23 und 24 logische Null-Werte auftreten.
Tritt der höchstwertige logische Eins-Wert der Zahl am Eingang 13 auf, so liegt am Ausgang 23 ein logischer Eins-Wert vor und das Gatter 34 wird freigeschaltet. Ein logischer Eins-Wert tritt am Ausgang 24 lediglich dann auf, wenn logische Null- Werte an den Eingängen 11-13 zu derselben Zeit vorliegen, zu der am Eingang 14 ein logischer Eins-Wert vorliegt.
Liegt ein logischer Eins-Wert an mindestens einem der Eingänge 11-14 vor, so liegt an dem Übertragausgang 25 ein logischer Eins-Wert vor. Liegt am Übertrageingang ein logischer Eins-Wert vor, so sind die Gatter 31-34 gesperrt, was dazu führt, daß an allen Ausgängen 21-24 logische Null-Werte vorliegen, und am Übertragausgang 25 liegt auch ein logischer Eins-Wert vor.
Es ist zu erkennen, daß die in der obigen Beschreibung erwähnten logischen Eins- und Null-Werte praktisch mit unterschiedlichen elektrischen Signalen zum Darstellen derartiger logischer Signale verwirklicht sind.

Claims

1. Verfahren zum Durchführen einer approximativen arithmetischen Division einer konstanten Zahl durch eine variable Zahl im Binärformat für das Aktualisieren eines adaptiven digitalen Filters, wobei die variable Zahl der Signalenergie eines Eingangssignal des Filters entspricht und in der Form elektrischer Signale vorliegt, die logische Eins-Werte und logische Null-Werte darstellen, wobei die variable Zahl ein kennzeichnendes Bit, N1 ganzzahlige Bits und N2 unganzzahlige Bits aufweist und N1≥0 und N2≥0 gilt,

dadurch gekennzeichnet, daß

diejenigen Signale, die den Bits (11-14) der variablen Zahl entsprechen, mit Ausnahme desjenigen Signals, das das kennzeichnende Bit darstellt, benützt werden, um die ein digitales Wort (21-24) darstellenden Bits abzuleiten, indem diejenigen Signale, die eventuell vorhandenen logischen Eins-Werten der Bits (11-14) in der variablen Zahl entsprechen und einen geringeren Wert als der höchstwertige Eins-Wert aufweisen, durch Signale zum Darstellen eines logischen Null-Werts ersetzt werden;

Signale zum Darstellen einer neuen Zahl im Binärformat gebildet werden, deren kennzeichnendes Bit (50) mit dem kennzeichnenden Bit (10) der veränderlichen Zahl übereinstimmt und deren restliche Bits (51-54) mit den Bits des digitalen Worts (21-24) übereinstimmen, jedoch in umgekehrter Reihenfolge (24-21), wobei mit Ausnahme desjenigen Signals, das das kennzeichnende Bit darstellt, diejenigen Signale, die die N1 ersten Bits der neuen Zahl darstellen, ganzzahlige Bits sind und diejenigen Signale, die die N2 restlichen Bits darstellen, Binärteilerbits sind.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in dem Fall, in dem keines der Signale, die zum Bilden der Signale für die Darstellung des digitalen Worts (21-24) benützt werden, einen logischen Eins-Wert darstellt, das digitale Wort auschließlich logische Null-Werte enthält.

3. Anordnung zum Durchführen einer approximativen arithmetischen Division einer konstanten Zahl durch eine variable Zahl in Binärformat, wobei die variable Zahl ein kennzeichnendes Bit aufweist, sowie N1 ganzzahlige Bits und N2 Binärteilerbits und N1≥0 und N2≥0 gilt, die Anordnung einen ersten Eingang (10) zum Empfangen des kennzeichnenden Bits aufweist, sowie N1+N2 Eingänge (11- 14) zum Empfangen der ganzzahligen Bits und der Binärteilerbits, einen ersten Ausgang (50) zum Handhaben eines kennzeichnenden Bits und N1+N2 Ausgänge (51-54) zum Handhaben der ganzzahligen Bits und der Binärteilerbits,

dadurch gekennzeichnet, daß

eine Logikvorrichtung (20) vorgesehen ist, die N1+N2 Eingänge (11-14) enthält, die mit den N1+N2 Eingängen (11- 14) der Anordnung verbunden sind, sowie

N1+N2 Ausgänge (21-24), und

eine kombinatorische Logikvorrichtung (31-34, 41) mit der dann, wenn an den Eingängen der Logikvorrichtung ein erstes digitales Wort anliegt, ein zweites digitales Wort gebildet wird, das mit dem ersten digitalen Wort übereinstimmt, mit der Ausnahme, daß diejenigen logischen Eins-Werte des ersten digitalen Wortes mit einem Wert, der niedriger als derjenige des höchstwertigen logischen Eins- Wertes ist, in dem zweiten digitalen Wort durch logische Null-Werte ersetzt sind;

der erste Ausgang (50) mit dem ersten Eingang (10) verbunden ist;

die N1+N2 Ausgänge (51-54) der Anordnung mit den N1+N2 Ausgängen (21-24) der Logikvorrichtung (20) in umgkehrter Bitreihenfolge verbunden sind, so daß derjenige Ausgang (24) der Logikvorrichtung, der einem Bit mit dem geringsten Wert in dem zweiten digitalen Wort zugeordnet ist, mit demjenigen Ausgang (51) der Anordnung verbunden ist, der dem höchstwertigen Bit der an den Ausgängen der Anordnung vorliegenden ganzzahligen Bits und Binärteilerbits entspricht; und

der Ausgang (23) der Logikvorrichtung, der dem Bit mit dem zweithöchsten Wert zugeordnet ist, mit demjenigen Ausgang (52) der Anordnung verbunden ist, der demjenigen Bit der an den Ausgängen der Anordnung gebildeten ganzzahligen Bits und Binärteilerbits zugeordnet ist, das den zweithöchsten Wert aufweist, usw .