DE69930906T2

DE69930906T2 - System zur Variation des Dynamikbereichs von Koeffizienten in einem digitalen Filter

Info

Publication number: DE69930906T2
Application number: DE69930906T
Authority: DE
Inventors: Karl Wittig; Gene Turkenich
Original assignee: Koninklijke Philips Electronics NV
Current assignee: Pendragon Wireless LLC
Priority date: 1998-04-20
Filing date: 1999-02-15
Publication date: 2006-12-21
Anticipated expiration: 2019-02-16
Also published as: US6606641B1; EP0990305B1; WO1999054996A1; EP0990305A1; JP2002505834A; KR20010014014A; KR100712864B1; DE69930906D1

Description

Bereich der Erfindung
Die vorliegende Erfindung bezieht sich auf digitale Filter.
Beschreibung des Standes der Technik
US-A-5.233.549 beschreibt Anordnungen und Verfahren zum reduzieren des Quantisierungsfehlers in Schiebematrix-FIR-Filtern, die mit einem abgetasteten analogen Signal arbeiten, das in eine Sequenz digitaler Signalabtastwerte umgewandelt ist. Eine Gewichtungsumwandlungsanordnung verwandelt ein Gewichtungssignal mit einer Sequenz von Abgriffsgewichtungen in eine entsprechende Reihe logarithmisch codierter Gewichtungen und in eine Reihe Gewichtungsfehlerwerte. Eine Multiplizieranordnung multipliziert jede der digitalen Signalabtastwerte mit der ersten Reihe logarithmisch codierter Gewichtungen und schafft die Ergebnisse zu einem Akkumulator. Eine Signalcodieranordnung verwandelt die digitalen Signalabtastwerte in eine Sequenz logarithmisch codierter digitaler Signalabtastwerte. Eine Quantisierungsfehlerkorrekturanordnung multipliziert jeden der Gewichtungsfehlerwerte mit den logarithmisch codierten digitalen Signalabtastwerten und schafft die Ergebnisse ebenfalls simultan zu dem Akkumulator. Der Akkumulator summiert alle ihm zugeführten Multiplikationen und liefert das Ergebnis als das FIR-Filter-Ausgangssignal. Die Anordnung und das Verfahren nach der vorliegenden Erfindung reduziert den Quantisierungsfehler, der in Schiebematrix-FIR-Filtern gefunden wird, ohne dass dies auf Kosten der Geschwindigkeit und Übertragungsfunktion geht.
EP-A-0.813.301 beschreibt adaptive digitale Filter zur Echokompensation in einem bidirektionalen Datenübertragungskanal. Wesentliche Hardwareeinsparungen für ein digitales adaptives Filter sind möglich, wenn Hardwarestrukturen zum Durchführen von Filtervorgängen geteilt werden. In einem digitalen adaptiven Filter mit Mittelteilung werden mit einer begrenzten Anzahl Hardwarestrukturen Filtervorgänge sequentiell durchgeführt. Entsprechend einer charakteristischen Abnahme der Größe der Filterkoeffizienten für Echokompensation ist ein erstes und zweites Filterberechnungsmittel mit einem Koeffizientenspeichermittel mit einer anderen Bitgröße zum Empfangen von Koeffizienten (c0 c1...cN/2-2, cN/2-1; cN/2, cN/2+1...cN-2, cN-1) mit anderen Größen verbunden und/oder ein erstes und zweites Koeffizientenanpassungsmittel ist mit dem Koeffizientenspeicher mittel mit einer anderen Bitgröße verbunden, und zwar zum Empfangen von Koeffizienten (c0 c1...cN/2-2, cN/2-1; cN/2, cN/2+1...cN-2, cN-1) mit einer anderen Größe, wodurch eine Hardwarereduktion ermöglicht wird sowie die Reduktion der Größe der Filteranordnung. Dieses Dokument beschreibt eine ähnliche Schaltungsanordnung zur Ermittlung von Koeffizienten für das Filter, wie dies in der vorliegenden Patentanmeldung verwendet wird.
US-A-5.339.264 beschreibt ein digitales FIR Filter mit symmetrischen und transponierten Strukturen in einer Konfiguration, die eine ASIC Implementierung ermöglicht. Die Filterkoeffizienten können in ansteigender Reihenfolge gegliedert werden, und zwar zum Implementieren des Koeffizientenblockflusspunktes, oder in absteigender Reihenfolge. Um den Koeffizientenblockflusspunkt noch weiter zu ermöglichen werden die Filterkoeffizienten derart gewählt, dass jede Zelle einen Exponentenwert hat, der dem der vorhergehenden Zelle entspricht oder größer ist als dieser Wert. Zwischen benachbarten Zellen wird eine Rechtsverschiebung vorgesehen um den Exponentenwert eines Summenausgangs einer vorhergehenden Zelle gegenüber der nachfolgenden Zelle auszugleichen. Durch Herunterladung eine geeigneten Filterkoeffizienten und durch Einstellung eines Vorwärtsdezimierungstaktes wird eine variable Dezimierung vorgesehen.
Herkömmliche digitale Filter, wie FIR Filter, bestehen aus einer Anzahl Filterzellen, oder "Abgriff'-Zellen, die in Reihen gegliedert sind. Jede Filterzelle umfasst ein Datenregister zur Speicherung eines abgetasteten Datenwertes und ein Koeffizientenregister, das einen Koeffizienten für diese spezielle Zelle speichert. Im Betrieb wird dieser abgetastete Datenwert sequentiell in jede Filterzelle eingegeben, und wird mit einem Koeffizienten für diese Zelle multipliziert. Die Ergebnisse dieser Multiplikationen werden danach ausgeliefert und kombiniert, damit das Ausgangssignal des Filters erzeugt wird. Bei bestimmten Typen von digitalen Filtern, bekannt als "adaptive" Filter, befindet sich die Abpassungsschaltung auch in jeder Filterzelle, wobei diese Schaltungsanordnung zum Aktualisieren der Koeffizienten der Zelle verwendet wird, und zwar auf Basis einer Vielzahl von Faktoren, wie Kanalcharakteristiken oder dergleichen, welche die Datenübertragung beeinträchtigen könnten.
Bei herkömmlichen digitalen Filtern entstehen Probleme durch die Art und Weise, wie derartige Filter die Koeffizienten mit den Eingangsdaten multiplizieren. Insbesondere erfordern herkömmliche digitale Filter, und insbesondere adaptive digitale Filter oft eine relativ hohe Bitgenauigkeit. Eine Art und Weise, wie eine derartige Genauigkeit erhalten wird, ist die Anwendung von Fließpunktarithmetik zum Effektuieren der vorhergehenden Multiplikation. Aber Fließpunktarithmetik kann einen übermäßigen Betrag an Hardware erfordern zum Implementieren und kann relativ langsam sein. Dadurch hat es sich herausgestellt, dass Fließpunktarithmetik zur Anwendung in vielen digitalen Filterapplikationen ungeeignet ist.
Eine andere Art und Weise, wie herkömmliche digitale Filter eine hohe Bitgenauigkeit erhalten ist, die vorhergehende Multiplikation unter Verwendung von Koeffizienten mit einer relativ großen Anzahl Bits, d.h. Koeffizienten mit einem relativ großen dynamischen Bereich, durchzuführen. Um derart große Anzahlen Bits zu verarbeiten erfordern diese herkömmlichen digitalen Filter aber relativ große Multiplizierschaltungen. Dadurch können derartige digitale Filter auch relativ groß bemessen sein. Diese Größenfrage kann Probleme geben, insbesondere in Anordnungen, wie adaptiven Entzerrern, die Dutzende oder sogar Hinderte von Filterabgriffszellen erfordern. Weiterhin verringert die Größe der Multiplizierschaltungen, die in dieser Art von herkömmlichen digitalen Filtern verwendet werden auch die Geschwindigkeit, mit der diese Filter arbeiten.
Folglich gibt es eine Notwendigkeit für eine Art und Weise, die hohe Bitgenauigkeit in einem digitalen Filter beizubehalten, und zwar ohne wesentliche Steigerung der Größe und/oder des Schaltungsaufwands in dem digitalen Filter und ohne wesentliche Verringerung der Geschwindigkeit des digitalen Filters.
ZUSAMMENFASSUNG DER ERFINDUNG
Die vorliegende Erfindung ist durch die Hauptansprüche definiert. Die Unteransprüche definieren vorteilhafte Ausführungsformen.
Die vorliegende Erfindung erfüllt das oben stehende Bedürfnis dadurch, dass ein digitales Filter geschaffen wird, das Koeffizienten einstellt, und zwar entsprechend einer Verstärkung vor der Multiplikation der Koeffizienten mit den Eingangsdaten. So kann beispielsweise nach der vorliegenden Erfindung ein Koeffizient, dessen Größe eine binäre Darstellung von "00000111" hat, durch Eliminierung der ersten fünf Nullen auf "111" eingestellt werden, ohne dass der Wert des Koeffizienten beeinträchtigt wird. Durch Verwendung eingestellter Koeffizienten wie diese ist während der Multiplikation eine geringere Bitgenauigkeit erforderlich, wodurch die Größe einer Multiplizierschaltung, erforderlich zum Durchführen der Multiplikation, reduziert wird, und wobei die Geschwindigkeit, mit der die Multiplikation durchgeführt wird, gesteigert wird. Weiterhin wird nach der vorliegenden Erfindung ein Filterausgangssignal, das auf Basis von Ergebnissen der Multiplikation erzeugt worden ist, auf Basis der Inversion der Verstärkung, die zum Einstellen der Koeffizienten angewandt wird, eingestellt. Dadurch wird von dem Filter eine hohe Bitgenauigkeit beibehalten.
Durch Einstellung des Koeffizienten jeder Filterzelle entsprechend einer Verstärkung, die von jeder der vielen Filterzellen verwendet wird, und durch eine nachfolgende Einstellung des Filterausgangs entsprechend einer Inversion der angewandten Verstärkung zum Einstellen der Koeffizienten, ist die vorliegende Erfindung auch imstande, Bitgenauigkeit des Filters beizubehalten, und zwar ohne Verwendung eines außergewöhnlichen Hardwareaufwands um dies zu ermöglichen. Weiterhin kann ein digitales Filter, das das oben beschriebene Verfahren anwendet, kleiner gemacht werden als, und kann schneller arbeiten als die oben beschriebenen herkömmlichen Pendanten.
In besonders bevorzugten Ausführungsformen der vorliegenden Erfindung umfasst eine Verstärkungseinstellschaltung in den Filterzellen einen Barrelshifter, der unter Verwendung einer Matrix von Durchgangstransistoren implementiert wird. Durch Implementierung des Barrelshifters unter Verwendung einer Matrix von Durchgangstransistoren kann die Größe des Barrelshifters reduziert werden, wodurch die Gesamtgröße des digitalen Filters noch weiter reduziert wird.
Nach einem anderen Aspekt ist die vorliegende Erfindung ein digitales Filter, das eine erste Anzahl Filterzellen enthält, die je eine Schaltungsanordnung zum Ermitteln eines Koeffizienten für die Filterzelle enthalten, zum Einstellen des Koeffizienten entsprechend einer ersten Verstärkung, die von jeder Zelle der vielen Filterzellen angewandt wird, und zum Multiplizieren der Eingangsdaten mit dem eingestellten Koeffizienten zum Erzeugen eines ersten Filterzellenausgangs. Eine erste Addierschaltung erzeugt ein erstes Ausgangssignal durch Addierung der ersten Filterzellenausgänge von jeder der vielen Filterzellen, und eine erste invertierte Verstärkungsschaltung erzeugt ein erstes eingestelltes Ausgangssignal durch Einstellung des ersten Ausgangssignals entsprechend einer Inversion der ersten Verstärkung, die angewandt wird zum Einstellen der Koeffizienten der ersten Anzahl Filterzellen. In dem digitalen Filter ist auch eine zweite Anzahl Filterzellen vorgesehen, die je eine Schaltungsanordnung aufweisen um einen Koeffizienten für die Filterzelle zu ermitteln zum Einstellen des Koeffizienten entsprechend einer zweiten Verstärkung, die von jeder der zweiten Anzahl Filterzellen angewandt wird, und zum Multiplizieren der Eingangsdaten mit dem eingestellten Koeffizienten zum Erzeugen eines zweiten Filterzellenausgangs. Eine zweite Addierschaltung erzeugt einen zweiten Ausgang durch Addition der zweiten Filterzellenausgänge von jeder der zweiten Anzahl Filterzellen, und eine zweite invertierte Verstärkungsschaltung erzeugt einen zweiten eingestellten Ausgang durch Einstellung des zweiten Ausgangs entsprechend einer zweiten invertierten Verstärkung, die zum Einstellen der Koeffizienten der zweiten Anzahl Filterzellen angewandt wird. Zum Schluss addiert eine dritte Addierschaltung den ersten eingestellten Ausgang und den zweiten eingestellten Ausgang zum Erzeugen eines Filterausgangs für das digitale Filter.
Durch die oben genannten Merkmale der vorliegenden Erfindung ist es möglich, verschiedene Koeffizienten in verschiedenen Gruppen von Filterzellen verschiedenartig einzustellen, und dadurch die Gesamtgenauigkeit des Filters zu steigern.
Nach einem weiteren Aspekt ist die vorliegende Erfindung ein digitales Filter, das eine Anzahl Filterzellen enthält, die je eine Schaltungsanordnung aufweisen zum Ermitteln einer Anzahl Koeffizienten für die Filterzelle um jeden Koeffizienten der vielen Koeffizienten entsprechend einer Verstärkung, die von jeder der vielen Filterzellen angewandt wird, einzustellen, und einen entsprechenden Datenwerteingang zu der Filterzelle mit einem entsprechenden eingestellten Koeffizienten zu multiplizieren zum Erzeugen eines Filterzellenausgang. In der vorliegenden Erfindung erzeugt eine Addierschaltung einen Filterausgang durch Addierung von Filterzellenausgängen von jeder der vielen Filterzellen, und eine invertierte Verstärkungsschaltung stellt den Filterausgang entsprechend einer invertierten Verstärkung, die zum Einstellen der Koeffizienten der vielen Filterzellen angewandt wurde, ein.
Folglich kombiniert der oben stehende Aspekt der vorliegenden Erfindung Mittelteilung mit der Variation der dynamischen Bereiche der Koeffizienten. Dadurch schafft dieser Aspekt der vorliegenden Erfindung sogar eine noch weitere Reduktion in Hardware, ohne dass dadurch die Geschwindigkeit oder die Bitgenauigkeit beeinträchtigt wird.
Diese kurze Zusammenfassung ist gegeben worden, so dass die Art der vorliegenden Erfindung schneller verstanden werden kann. Ein vollständiges Verständnis der vorliegenden Erfindung kann durch die nachfolgende detaillierte Beschreibung der bevor zugten Ausführungsformen im Zusammenhang mit der beiliegenden Zeichnung erhalten werden.
KURZE BESCHREIBUNG DER ZEICHNUNG
Ausführungsbeispiele der Erfindung sind in der Zeichnung dargestellt und werden im Folgenden näher beschrieben. Es zeigen:
1 ein Blockschaltbild eines adaptiven FIR Filters nach einer ersten Ausführungsform der vorliegenden Erfindung,
2 ein Blockschaltbild einer Schaltungsanordnung, die verwendet werden kann zum Implementieren der Funktionen aus 1,
3 ein Schaltbild einer Standardweise zum Implementieren der nicht mit Vorzeichen versehenen Schaltungsanordnung nach 2, zusammen mit den Flip-Flop-Schaltungen aus dem Koeffizientenregister aus 1,
4 ein Schaltbild einer alternativen Weise zum Implementieren der nicht mit Vorzeichen versehenen Schaltungsanordnung nach 2, zusammen mit den Flip-Flop-Schaltungen aus dem Koeffizientenregister nach 1,
5 eine Schaltungsanordnung, die zum Implementieren der Verstärkungsregelschaltung aus 2 verwendet wird,
6 eine Implementierung eines Barrelshifters, wobei eine Matrix von Durchgangstransistoren verwendet wird,
7 eine zweite Ausführungsform eines digitalen Filters nach der vorliegenden Erfindung,
8 eine dritte Ausführungsform eines digitalen Filters nach der vorliegenden Erfindung.
DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
Erste Ausführunsgform
Zunächst sei bemerkt, dass obschon die vorliegende Erfindung bei verschiedenen Typen von digitalen Filtern angewandt werden kann, die vorliegende Erfindung im Kontext eines adaptiven FIR Filters beschrieben wird. In dieser Hinsicht zeigt 1 ein Beispiel eines adaptiven FIR Filters, das die vorliegende Erfindung implementiert. Wie in 1 dargestellt, umfasst das digitale Filter 1 eine Addierschaltung 2, eine invertierte Ver stärkungsschaltung 3, und eine Anzahl identischer Filterzellen 4. In dem digitalen Filter 1 kann jede beliebige Anzahl dieser Filterzellen vorhanden sein, und zwar abhängig von der gewünschten Funktionalität des Filters.
Das digitale Filter 1 funktioniert dadurch, dass Daten von einem Signal mit einer vorbestimmten Abtastrate abgetastet und dass danach die abgetasteten Daten, die in 1 durch 5 bezeichnet sind, entsprechend einem Abtasttaktsignal sequentiell in jede der Filterzellen 4 geschoben werden. So werden beispielsweise die abgetasteten Daten 5 in Reaktion auf einen ersten Abtasttaktimpuls in die Filterzelle 4a geschoben. Daraufhin werden, wenn zusätzliche Daten bei einem nächsten Abtasttaktimpuls abgetastet werden, diese zusätzlichen Daten in die Filterzelle 4a geschoben, und die bereits in der Filterzelle 4a vorhandenen Daten (beispielsweise die abgetasteten Daten 5) werden in die Filterzelle 4b geschoben; usw.
Jede der Filterzellen 4 verarbeitet die abgetasteten Daten innerhalb einer einzigen Periode des Abtasttaktsignals. Wie nachstehend noch detailliert beschrieben wird, umfasst diese Verarbeitung die Ermittlung eines Koeffizienten für jede Zelle einer Anzahl Filterzellen, das Einstellen des Koeffizienten jeder Filterzelle entsprechend einer Verstärkung, die von jeder Zelle der Anzahl Filterzellen angewandt wird, und das Multiplizieren des abgetasteten Dateneingangs zu jeder Filterzelle mit einem eingestellten Koeffizienten zum Erzeugen eines Filterzellenausgangs, in 1 durch 6 bezeichnet, für jede Filterzelle. Nachdem die abgetasteten Daten von allen Filterzellen 4 auf diese An und Weise verarbeitet worden sind, werden die resultierenden Filterzellenausgänge der Addierschaltung 2 zugeführt. Die Addierschaltung 2 kombiniert die Filterzellenausgänge von jeder der Filterzellen 4 zum Erzeugen des Filterausgangs 7 für das Filter 1. Danach stellt die invertierte Verstärkungsschaltung 3 den Filterausgang 7 entsprechend einer Inversion der Verstärkung, die zum Einstellen der Koeffizienten der Filterzellen angewandt wurde, und liefert das Ergebnis.
Wie in 1 dargestellt, umfasst die Filterzelle 4a, die in ihrer Struktur den anderen Filterzellen 4 entspricht, das Datenregister 9, das Koeffizientenregister 10, die Koeffizientenanpassungsschaltung 11, die Verstärkungseinstellschaltung 12 und die Multiplizierschaltung 14. Das Datenregister 9 empfängt einen Eingangsdatenwert von einer (nicht dargestellten) externen Quelle, wie einer Datenleitung oder einer vorhergehenden Filterzelle. Das Koeffizientenregister 10 speichert einen binären Wert eines von der Filterzelle ver wendeten Koeffizienten. Die Koeffizientenanpassungsschaltung 11 bestimmt aktualisierte Koeffizientenwerte und speichert diese aktualisierten Koeffizientenwerte in dem Koeffizientenregister 10. Insbesondere ist, wie oben bemerkt, die Filterzelle 4a eine adaptive Filterzelle, was bedeutet, dass ein darin gespeicherter Koeffizient periodisch aktualisiert wird. Folglich kann ein Koeffizient in der Filterzelle 4a periodisch aktualisiert werden zum Korrigieren unerwünschter Änderungen in dem Eingangsdatenwert, verursacht beispielsweise durch Änderungen in einem Übertragungskanal, der zum Übertragen des Datenwertes verwendet wird, und/oder zum Durchführen einer Korrektur auf Basis eines externen Eingangs 15, der einen Filterfehler oder dergleichen enthalten kann.
Die Multiplizierschaltung 14 multipliziert einen Datenwertausgang von dem Datenregister 9 durch einen Koeffizienten, der durch die Verstärkungseinstellschaltung 12 eingestellt worden ist. Insbesondere stellt die Verstärkungseinstellschaltung 12 einen Koeffizientenausgang von dem Koeffizientenregister 10 dadurch ein, dass demselben eine variable Verstärkung 16 zugeführt wird (beispielsweise durch Multiplikation des Koeffzienten mit der Verstärkung). In dieser Hinsicht hat die Multiplikation eines binären Koeffizienten mit einer Potenz von 2^N den Effekt, dass dieser binäre Koeffizient um "N" Bits nach links verschoben wird. Auf entsprechende Weise hat die Verstärkung 16, die, wie nachstehend beschrieben, eine Potenz von 2^N ist, den Effekt einer Verschiebung von Bits des Koeffizientenausgangs von dem Koeffizientenregister 10 nach links. Vorzugsweise ist diese Verschiebung derart, dass ein Bit höchster Ordnung einer Nicht-Null-Größe (d.h. ein Bit ohne Vorzeichen) des Koeffizienten an der signifikantesten Bitstelle eines Eingangs zu der Multiplizierschaltung 14, und derart, dass der eingestellte Koeffizient einen kompletten dynamischen Bereich (d.h. einen Eingangsbereich) der Multiplizierschaltung 14 belegt.
In einem Fall beispielsweise, wo diese Multiplizierschaltung 14 einen acht-Bit Multiplizierer aufweist und der Koeffizient für die Zelle eine Bitdarstellung ohne Vorzeichen von "0000000011001100" hat, führt die Verstärkungseinstellschaltung 12 eine Verstärkung zu, die Bits des Koeffizienten derart verschiebt, dass der Koeffizient "11001100" enthält. Auf diese Weise eliminiert die Verstärkungseinstellschaltung 12 acht unnötige Nullen aus dem Koeffizienten. Dadurch ist die vorliegende Erfindung imstande, eine relativ große sechzehn-Bit Multiplizierschaltung durch eine kleinere, acht-Bit Multiplizierschaltung zu ersetzen, ohne dass dadurch die Multipliziergenauigkeit beeinträchtigt wird. Weiterhin ist, da die invertierte Verstärkungsschaltung 3 den Filterausgang 7 entsprechend ei ner Inversion der von der Verstärkungseinstellschaltung 12 zugeführten Verstärkung einstellt, die vorliegende Erfindung in diesem Beispiel imstande, die sechzehn-Bit Genauigkeit beizubehalten. Insbesondere ist die vorliegende Erfindung imstande, die sechzehn-Bit Genauigkeit dadurch beizubehalten, dass acht Nullen zu den Bistellen hoher Ordnung des Filterausgangs 7 hinzugefügt werden.
In der vorliegenden Erfindung ist die von der Verstärkungseinstellschaltung eingeführte Verstärkung variabel in Reaktion auf Änderungen in den Filterkoeffizienten. In dieser Hinsicht zeigt 2 eine spezifische Schaltungsanordnung, und zwar die Verstärkungssteuerschaltung 20 und die Schaltungsanordnung 21 ohne Vorzeichen, die zum Ermitteln der Verstärkung verwendet wird. 2 zeigt auch eine repräsentative Schaltungsarchitektur, die verwendet wird zum Durchführen der anderen oben in Bezug auf 1 beschriebenen Funktionen. Insbesondere zeigt 2 einen Barrelshifter 22, der die Funktion der Verstärkungseinstellschaltung 12 durchführt, und einen Barrelshifter 24, der die Funktion der invertierten Verstärkungsschaltung 3 durchführt. Eine detaillierte Beschreibung der Wirkungsweise dieser Elemente wird nachstehend gegeben.
Insbesondere führt der Barrelshifter 22 eine Verstärkung zu einem Koeffizientenausgang von dem Koeffizientenregister 10. Bekanntlich kann ein Barrelshifter, wie der Barrelshifter 22, einen Betrag an Verstärkung schaffen, der einer Potenz von zwei entspricht. Der Betrag der von dem Barrelshifter 22 zu liefernden Verstärkung wird durch die Verstärkungsregelschaltung 20 ermittelt. In dieser Hinsicht bestimmt, da alle Filterkoeffizienten durch dieselbe Verstärkung in dieser Ausführungsform der vorliegenden Erfindung verbessert sind, die Verstärkungssteuerschaltung 20 die Verstärkung auf Basis des Bits der Nicht-Null-Größe höchster Ordnung in den Koeffizienten der Filterzellen 4. Das heißt, da der Barrelshifter 22 Bits in dem Koeffizienten derart verschiebt, dass das Bit mit der Nicht-Null-Größe höchster Ordnung in dem Koeffizienten Eins ist, dass die Verstärkungsregelschaltung 20 den Betrag an Bitverschiebung bestimmt, die an allen Koeffizienten auf Basis des Betrags an Bits, um den ein Koeffizient mit einem Nicht-Null-Größenbit höchster Ordnung ohne Beeintr5ächtigung des Wertes verschoben werden kann, durchgeführt wird. Wenn beispielsweise die Koeffizienten "00001101", "00110011", und "00000011" ohne Vorzeichen enthalten, wird die Verstärkungssteuerschaltung 20 "00110011" als das Nicht-Null-Größenbit höchster Ordnung aufweisend, identifizieren und folglich eine Verstärkung selektieren, die diesen Koeffizienten sowie die anderen zwei Koeffizienten um zwei Nullen nach links verschieben wird (da es an der 128. und 156. Stelle des "00110011" Koeffizienten Nullen gibt). Eine spezifische Schaltungsanordnung zum Durchführen dieses Vorgangs wird nachstehend beschrieben.
Da die Koeffizienten durch binäre Zahlen dargestellt werden, umfasst in einem Fall, in dem es keine Vorzeichenwerte in den Koeffizienten gibt (d.h. alle Koeffizienten sind positiv), die Aufgabe der Ortung eines Koeffizienten mit einem Nicht-Null-Bit höchster Ordnung vorwiegend das Finden des Nicht-Null-Bits höchster Ordnung aus allen Koeffizienten in dem Filter 1. In Fällen, in denen die Koeffizienten Vorzeichenwerte haben, und unter Verwendung des herkömmlichen Zweierkomplementformats wird die Komplexität dieser Aufgabe durch das Vorhandensein eines Vorzeichenbits an der signifikantesten Bitstelle gesteigert. Auf entsprechende Weise schafft die vorliegende Erfindung eine vorzeichenlose Wertschaltung 21 zum Lösen des Problems des Vorzeichenbits. Im Betrieb erhält die vorzeichenlose Wertschaltung 21 einen Koeffizienten von dem Koeffizientenregister 10 und bestimmte dann die Größe (d.h. den absoluten Wert) des Koeffizienten durch eine bitweise Inversion des Koeffizienten in einem Fall, wo ein Vorzeichenbit für den Koeffizienten angibt, dass der Koeffizient eine negative Zahl ist.
In dieser Hinsicht kann die vorzeichenlose Wertschaltung 21 Standard-Logikelemente enthalten um die bitweise Inversion von Größenbits (d.h. vorzeichenlosen Bits) für den oben beschriebenen Koeffizienten durchzuführen. 3 zeigt eine derartige Implementierung. Das heißt, 3 zeigt eine Implementierung einer vorzeichenlosen Wertschaltung 21 unter Verwendung von Exklusiv-Oder-Gattern 29 und Invertern 30. Im Betrieb liefern die Exklusiv-Oder-Gatter 29 die Größe der in den Flip-Flop-Schaltungen 27 gespeicherten Daten, (wobei diese Flip-Flop-Schaltungen Koeffizientenregister 10 enthalten), und zwar durch einen Exklusiv-Oder-Vorgang, durchgeführt zwischen dem in der F1ip-Flop-Schaltung 27a gespeicherten Vorzeichenbit und den in den Flip-Flop-Schaltungen 27b bis 27e gespeicherten Größenbits. In dieser Ausführungsform sind die Inverter 30 derart vorgesehen, dass sie die Größe des Datenausgangs von den Exklusiv-Oder-Gattern 29 invertieren. Dies geschieht, weil in der vorliegenden Ausführungsform der Erfindung der Koeffizientengrößenbus 38 ein "aktiv-niedrig" Bus ist, dies im Gegensatz zu einem "aktiv-hoch" Bus. In Fällen, in denen ein aktiv-hoch-Bus verwendet wird, sind keine Inverter erforderlich.
Wie in 3 dargestellt, wird, da die Filterkoeffizienten in dem Koeffizientenregister 10 unter Verwendung von Standard-Flip-Flop-Schaltungen 27 gespeichert sind, jede Flip-Flop-Schaltung einen nicht ergänzten und einen ergänzten Koeffizientendatenausgang aufweisen. Folglich können Exklusiv-Oder-Gatter 29 durch einen (nicht dargestellten) Zwei-zu-Eins-Multiplexer ersetzt werden, der entsprechend einem Wert eines Vorzeichenbits zwischen zwei Ausgängen wählt. Ein derartiger Multiplexer kann unter Verwendung her5kömmlicher logischer Gatter implementiert werden, oder auf alternative Weise, unter Verwendung zweier Durchlasstransistoren auf die Art und Weise, wie in 4 dargestellt, implementiert werden.
In dieser Hinsicht zeigt 4 eine Implementierung einer vorzeichenlosen Wertschaltung 21 mit zwei Durchlasstransistoren zusammen mit den Flip-Flop-Schaltungen 27 von dem Koeffizientenregister 10. Wenn die Transistoren 34, 35 und 36 als Beispiel genommen werden, wird die Gate-Elektrode 34a des Transistors 34 mit dem ergänzten Vorzeichenbitausgang der Flip-Flop-Schaltung 27a verbunden, und die Gate-Elektrode 35a des Transistors 35 ist mit dem nicht ergänzten Vorzeichenbitausgang der Flip-Flop-Schaltung 27a verbunden. Die Drain-Elektrode 34b und 35b der Transistoren 34 bzw. 35 sind in der Konfiguration nach 4 miteinander verbunden, so dass sie einen Knotenpunkt bilden, der immer mit einem der Ausgänge der Flip-Flop-Schaltung 27b verbunden ist. Welcher Ausgang des Knotenpunktes verbunden ist, ist abhängig von dem Vorzeichenbit des Koeffizienten, der in der Flip-Flop-Schaltung 27a gespeichert ist. Ein Größenbit (in diesem Fall das signifikanteste Bit) kann dann von der Flip-Flop-Schaltung 27b zu dem Koeffizientenbus 38 ausgeliefert werden (siehe 2), und zwar über diesen Knotenpunkt. Insbesondere wird das Größenbit über die Gate-Elektrode 36a des Transistors 36 ausgeliefert, dessen Source-Elektrode 36b geerdet ist und dessen Drain-Elektrode 36c mit allen anderen Drain-Elektroden an dem Koeffizientengrößenbus 38 und mit dem Widerstand 39 verbunden ist. Die restlichen Größenbits, die in den Flip-Flop-Schaltungen 27c bis 27e gespeichert sind, werden ebenfalls auf diese Weise zu dem Koeffizientengrößenbus 38 ausgeliefert.
Auf diese Weise wird nach der Verarbeitung durch die vorzeichenlose Wertschaltung 21 ein vorzeichenloser Koeffizient zu dem Koeffizientengrößenbus 38 ausgeliefert. Ermittlung der Bits höchster Ordnung dieses Koeffizienten wird danach durch die Verstärkungsregelschaltung 20 durchgeführt, die einen Prioritätscodierer oder dergleichen ent halten kann. Insbesondere bestimmt die Verstärkungssteuerschaltung 20 einen Koeffizientenwert mit einem Nicht-Null-Bit höchster Ordnung, und folglich die Anzahl Bits, um die alle Koeffizienten, sowie der Filterausgang, verschoben werden müssen. 5 zeigt eine Schaltungsanordnung, die verwendet werden kann zum Implementieren der Verstärkungsregelschaltung 20 in dieser Ausführungsform der vorliegenden Erfindung.
In dieser Hinsicht umfasst, wie in 5 dargestellt, die Verstärkungsregelschaltung 20 eine Anzahl UND-Gatter und Inverter, in die binäre Koeffizientendaten eingegeben werden, die von der vorzeichenlosen Wertschaltung 21 ausgeliefert werden. Die logischen Gatter aus 5 sind konfiguriert um zu gewährleisten, dass für einen beliebigen Eingang eine einzige "1" ausgeliefert wird, zusammen mit einer Anzahl "0"en. Die "Schiebe"Leitung, über die die einzige "1" ausgeliefert wird, entspricht dem Betrag an Verschiebungen, erforderlich für den Eingangskoeffizienten. So brauchen beispielsweise für "Verschiebung 0" keine Bits verschoben zu werden, für "Verschiebung 1" sollen die Bits um eins nach links verschoben werden, für "Verschiebung 2" sollen die Bits um zwei nach links verschoben werden, usw3.
Der Fall eines negativen Koeffizienten mit einer invertierten Größe von "0001 ", wobei "0" das signifikanteste Bit ist und wobei "1" das am wenigsten signifikante Bit ist, kann verwendet werden um den Vorgang der Schaltungsanordnungen aus 5 zu illustrieren. Insbesondere wird in diesem Fall "0001" in die Porten 40, 41, 42 und 43 eingegeben. Dadurch ist der Ausgang der "Verschiebung 0" ist "1" und die Ausgänge der "Verschiebung 1", "Verschiebung 2" und "Verschiebung 3" sind alle "0"en. Da "0001" invertiert wird, wie oben beschrieben, ist der wirkliche Wert des Koeffizienten in diesem Fall wirklich "1110". Folglich ist eine "1" an der "Verschiebung 0", was bedeutet, dass keine Verschiebung der Daten durchgeführt zu werden braucht, richtig, da die Bits "1110" nicht verschoben werden sollen. Die nachfolgende Tabelle schafft Beispiele von Eingängen zu der Verstärkungsregelschaltung 20 für Vier-Bit, Nicht-Null-Koeffizienten, und dadurch erzeugte entsprechende verschobene Ausgänge.
Tabelle 1
Die Verstärkungsregelschaltung 20 umfasst auch eine (nicht dargestellte) Schaltungsanordnung zum Ermitteln des Nicht-Null-Bits höchster Ordnung in den Koeffizienten des digitalen Filters 1 auf Basis der Verschiebungsbeträge, ausgeliefert von der in 5 dargestellten Schaltungsanordnung. So können beispielsweise die Verschiebungsausgänge für alle Koeffizienten in dem digitalen Filter 1 logisch "ge-ODER-t" werden, damit der Verschiebungsbetrag für alle Koeffizienten in dem Filter gefunden werden.
Als eine Alternative gegenüber der oben beschriebenen Schaltungsanordnung können in einem Fall, wo die Koeffizienten in dem Filter alle positive Werte haben (d.h. es gibt keine Vorzeichenbits), die Koeffizienten einfach von dem Koeffizientenregister 10 zu dem Koeffizientengrößenbus 38 ausgeliefert werden, ohne dass durch die vorzeichenlose Wertschaltung 21 gegangen wird. Danach findet die Verstärkungsregelschaltung 20, die in diesem Fall einfach eine Anzahl "ODER"-Gatter aufweisen kann, das Nicht-Null-Bit höchster Ordnung dadurch, dass ein logischer ODER-Vorgang an ist gleicher Ordnung von jedem Koeffizienten durchgeführt wird. Der Bitverschiebungsbetrag, der einem Koeffizienten mit einem Nicht-Null-Bit höchster Ordnung entspricht, wird danach selektiert und auf Basis dieses Vorgangs ausgeliefert. Ein Verfahren zum Implementieren dieses logischen ODER-Vorgangs, sowie des oben beschriebenen, ist mit Hilfe eines verteilten Mittels wie eines "verdrahteten-ODER" der Bits (oder eines "verdrahteten-UND" der invertierten Bits).
Wenn einmal ein Bitverschiebungsbetrag (d.h. eine Verstärkung) ermittelt worden ist, wird dieser Bitverschiebungsbetrag den Barrelshiftern 22 und 24 zugeführt, wie in 2 dargestellt. In dieser Hinsicht werden, wie oben erwähnt, die Koeffizienten in den Filterzellen 4 um denselben Betrag verschoben. Auf entsprechende Weise wird, wie in 2 dargestellt, den Verschiebungsbetrag jeder der Filterzellen 4 zugeführt. Der Barrelshifter 22 dämpft einen Koeffizienten, der von dem Koeffizientenregister 10 geliefert wird um den Bitverschiebungsbetrag, der von der Verstärkungsregelschaltung 20 geliefert wird. Das heißt, der Barrelshifter 22 verschiebt den von dem Koeffizientenregister 10 gelieferten Koeffizienten nach links, und zwar um einen Betrag, entsprechend dem Bitverschiebungsbetrag, der von der Verstärkungsregelschaltung 20 geliefert wird. Wie oben beschrieben, führt dies zu der Eliminierung unnötiger Bits von dem Koeffizienten und ermöglicht auf diese Weise, dass eine Multiplizierschaltung einen kleineren dynamischen Bereich hat, der in jeder Filterzelle verwendet wird.
Nachdem ein Koeffizient von dem Koeffizientenregister 10 um den erforderlichen Verschiebungsbetrag eingestellt worden ist, wird dieser "eingestellte" Koeffizient danach mit einem Eingangsdatenwert von dem Datenregister 9 multipliziert. Der Ausgang dieser Multiplikation umfasst den Filterzellenausgang 6 und wird der Addierschaltung 2 zugeführt. In bevorzugten Ausführungsformen der vorliegenden Erfindung wird der Verschiebungsbetrag (d.h. die Verstärkung) derart selektiert, dass der eingestellte Koeffizient in jeder Filterzelle einen ganzen Eingangsbereich der Multiplizierschaltung für diese Filterzelle belegt. Folglich soll in dem Fall, dass ein acht-Bit Multiplizierer verwendet wird, bei diesen Ausführungsformen der vorliegenden Erfindung die Verstärkung derart selektiert werden, dass gewährleistet wird, dass acht Bits der Koeffizientendaten der Multiplizierschaltung zugeführt werden. Dies kann in der Verstärkungsregelschaltung 20 dadurch imp lementiert werden, dass die darin vorgesehene Schaltungsanordnung Vorzeichenerweiterung durchführt, und zwar durch Hinzufügung von Nullen für positive Zahlen und Einsen für negative Zahlen zu nicht belegten Bitstellen hoher Ordnung von Koeffizientenwerten, die die erforderliche Anzahl Bits nicht haben.
Wie oben beschrieben, addiert die Addierschaltung 2 Filterzellenausgänge von allen Filterzellen 4 um den Filterausgang 7 für das digitale Filter 1 zu erzeugen. Danach verschiebt der Barrelshifter 24 den Filterausgang, d.h. die Summe der Ausgänge der Filterzellen 4 um eine Verstärkung, die die Inversion von der Verstärkung ist, die von dem Barrelshifter 22 verwendet wird. Das heißt, der Barrelshifter 24 führt eine Vorzeichenerweiterung an dem Filterausgang durch um eine erforderliche Bitgenauigkeit des Filters beizubehalten. Wenn beispielsweise die Barrelshifter in den Filterzellen 4 (beispielsweise der Barrelshifter 22) drei signifikanteste Bits von den Filterkoeffizienten entfernen, fügt der Barrelshifter 24 drei Vorzeichenerweiterungsbits zu den Bitstellen hoher Ordnung des Filterausgangs 7 hinzu.
Die Barrelshifter 22 und 24 können unter Verwendung von standardisierten digitalen logischen Gattern implementiert werden. Aber durch die Vielzahl logischer Gatter die in den logischen Gatterkonfigurationen erforderlich sind, implementiert die vorliegende Erfindung vorzugsweise Barrelshifter 22 und 24, die eine Matrix von Durchlasstransistoren verwenden. Ein Beispiel einer durchaus bekannten Barrelshifterkonfiguration unter Verwendung einer Matrix von Durchlasstransistoren ist in 6 dargestellt. Durch Verwendung eines Barrelshifters, der auf die Art und Weise, wie in 6 dargestellt, konfiguriert ist, ist die vorliegende Erfindung imstande, den Betrag an Hardware, erforderlich zum Implementieren des digitalen Filters 1, zu reduzieren. Dies an sich reduziert wieder die Signalfortpflanzungsverzögerung, wodurch die Geschwindigkeit des digitalen Filters 1 gesteigert wird.
Zweite Ausführungsform
Eine zweite Ausführungsform eines digitalen Filters nach der vorliegenden Erfindung ist in 7 dargestellt. Diese Ausführungsform ist ein digitales Filter, das eine erste Anzahl Filterzellen aufweist, die je eine Schaltungsanordnung zum Ermitteln eines Koeffizienten für die Filterzelle enthalten, zum Einstellen des Koeffizienten entsprechend einer ersten Verstärkung, die von jeder der ersten Anzahl Filterzellen verwendet wird, und zum Multiplizieren der Eingangsdaten mit dem eingestellten Koeffizienten zum Erzeugen eines ersten Filterzellenausgangs. Eine erste Addierschaltung erzeugt einen ersten Ausgang durch Addition erster Filterzellenausgänge von jeder der ersten Anzahl Filterzellen, und eine erste invertierte Verstärkungsschaltung erzeugt einen ersten eingestellten Ausgang durch Einstellung des ersten Ausgangs entsprechend einer Inversion der ersten Verstärkung, die zum Einstellen der Koeffizienten der ersten Anzahl Filterzellen verwendet wird. In dem digitalen Filter sind auch eine zweite Anzahl Filterzellen vorhanden, die je eine Schaltungsanordnung aufweisen zum Ermitteln eines Koeffizienten für die Filterzelle, zum Einstellen des Koeffizienten entsprechend einer zweiten Verstärkung, die von jeder Zelle der zweiten Anzahl Filterzellen verwendet wird, und zum Multiplizieren von Eingangsdaten mit dem eingestellten Koeffizienten zum Erzeugen eines zweiten Filterzellenausgangs. Eine zweite Addierschaltung erzeugt einen zweiten Ausgang durch Addition zweiter Filterzellenausgänge von jeder Zelle der zweiten Anzahl Filterzellen, und eine zweite invertierte Verstärkungsschaltung erzeugt einen zweiten eingestellten Ausgang durch Einstellung des zweiten Ausgangs entsprechend einer Inversion der zweiten Verstärkung, die verwendet wird zum Einstellen der Koeffizienten der zweiten Anzahl Filterzellen. Zum Schluss addiert eine dritte Addierschaltung den ersten eingestellten Ausgang und den zweiten eingestellten Ausgang zum Erzeugen eines Filterausgangs für das digitale Filter.
Folglich umfasst in 7 das digitale Filter 49 eine erste Filterschaltung 50 und eine zweite Filterschaltung 51, die beide in ihrer Struktur und Funktion gegenüber dem digitalen Filter 1 aus 2 identisch sind. Das digitale Filter 49 umfasst auch eine Addierschaltung 52, die die Ausgänge der ersten und der zweiten Filterschaltung addiert. Unter Verwendung der Schaltungskonfiguration aus 7 ist es möglich, die Gesamtgenauigkeit des digitalen Filters zu steigern.
Insbesondere kann nach der vorliegenden Erfindung eine erste Verstärkung (d.h. ein erster Verschiebungsbetrag) für die erste Filterschaltung 50 ermittelt werden. Die erste Verstärkung kann dann zum Einstellen von Koeffizienten in jeder der ersten Filterzellen 54 in der ersten Filterschaltung 50 verwendet werden. Danach kann die Inversion der ersten Filterverstärkung zum Einstellen des ersten Filterausgangs 55 verwendet werden, und zwar unter Verwendung einer ersten invertierten Verstärkungsschaltung, wie eines Barrelshifters 56. Eine zweite Verstärkung (d.h. ein zweiter Verschiebungsbetrag), die dieselbe wie oder eine andere als die erste Verstärkung sein kann, kann für die zweite Filterschal tung 51 ermittelt werden. Diese zweite Verstärkung kann dann zum Einstellen von Koeffizienten in jeder der zweiten Filterzellen 57 in der zweiten Filterschaltung 51 verwendet werden. Danach kann eine Inversion der zweiten Filterverstärkung zum Einstellen des zweiten Filterausgangs 59 unter Verwendung einer zweiten invertierten Verstärkungsschaltung, wie des Barrelshifters 60, verwendet werden. Eingestellte Ausgänge 61 und 62 werden danach unter Verwendung der Addierschaltung 52 addier, und zwar zum Erzeugen eines Ausgangs für das digitale Filter 49.
Durch Verwendung verschiedener Verstärkungen für verschiedene Teile eines Filters ermöglicht diese Ausführungsform der vorliegenden Erfindung es, dass Koeffizienten in verschiedenen Gruppe von Filterzellen unterschiedlich gedämpft werden. Dies kann zu einer weiteren Reduktion des Betrags an Hardware, erforderlich zum Implementieren des digitalen Filters für eine bestimmte gesamte Filterpräzision. So haben beispielsweise in dem Fall einer zehn-Filterzelle die Koeffizienten in den ersten fünf Zellen mehr überflüssige Nullen an den Bitstellen hoher Ordnung als die zweiten fünf Filterzellen. Folglich können beispielsweise die Koeffizienten in den ersten fünf Filterzellen derart eingestellt werden, dass diese Zellen einen acht-Bit Multiplizierer verwenden können und Koeffizienten in den zweiten fünf Zellen können derart eingestellt werden, dass diese Zellen einen sechzehn-Bit Multiplizierer verwenden können. Da ein acht-Bit Multiplizierer weniger Hardware erfordert zum Implementieren als ein sechzehn-Bit Multiplizierer, und für fünf der zehn Filterzellen verwendet werden kann, kann die Gesamtgröße des digitalen Filters gegenüber den herkömmlichen Exemplaren noch weiter verringert werden.
Dritte Ausführungsform
Eine 3 dritte Ausführungsform eines digitalen Filters nach der vorliegenden Erfindung ist in 8 dargestellt. Insbesondere ist diese Ausführungsform ein digitales Filter, das eine Anzahl Filterzellen umfasst, die je eine Schaltungsanordnung aufweisen zum Ermitteln einer Anzahl Koeffizienten für die Filterzelle, zum Einstellen jedes der Anzahl Koeffizienten entsprechend einer Verstärkung, die von jeder der Anzahl Filterzellen verwendet wird, und zum Multiplizieren einer Anzahl Datenwerte, die der Filterzelle zugeführt worden sind durch entsprechende eingestellte Koeffizienten zum Erzeugen eines Filterzellenausgangs. In der vorliegenden Erfindung erzeugt eine Addierschaltung einen Filterausgang durch Addition von Filterzellenausgängen von jeder der Anzahl Filterzellen und eine invertierte Verstärkungsschaltung stellt den Filterausgang entsprechend einer Inversion der Verstärkung ein, die zum Einstellen der Koeffizienten der Anzahl Filterzellen verwendet wird.
Die Ausführungsform der vorliegenden Erfindung kombiniert die Vorteile der oben beschriebenen ersten Ausführungsform mit den Vorteilen der Mittelteilung in einer einzigen Filterzelle. Im Allgemeinen bezieht sich Mittelteilung auf die gemeinsame Verwendung von Hardwareschaltungen, und meistens einer Multiplizierschaltung innerhalb einer einzigen Filterzelle zum Reduzieren des gesamten Betrags an Hardware, erforderlich zum Implementieren des Filters, und folglich zum Reduzieren der Größe des Filters. In dieser Hinsicht kann die vorliegende Erfindung in einer herkömmlichen Mittelteilungsanordnung implementiert werden, wobei Multiplexer in einer Filterzelle verwendet werden zum Multiplizieren verschiedener Filterkoeffizienten durch verschiedene Datenwerte, wobei dieselbe Multiplizierschaltung verwendet wird. Auf alternative Weise kann die vorliegende Erfindung implementiert werden in dem Mittelteilungssystem, das in der US Patentanmeldung Nr. 09/031.698 mit dem Titel: "System For Sharing Resources In A Digital Filter" (Anmelderin: "Philips Electronics North America Corp."; Aktenzeichen der Anmelderin: PHA 23.373; Erfinder: Karl Wittig und Gene Turkenich) beschrieben worden ist, wobei der Inhalt durch Bezeichnung als hierin aufgenommen betrachtet wird.
In dieser Hinsicht speichert in dem in der US Patentanmeldung Nr. 09/031.698 beschriebenen Mittelteilungssystem jede Filterzelle mehr als nur einen einzigen Eingangsdatenwert und mehr als nur einen Koeffizienten, aber benutzt eine einzige Multiplizierschaltung zum Multiplizieren von Koeffizienten mit Datenwerten. Weiterhin benutzt jede dieser Filterzellen die gleiche Anpassungsschaltung zum Aktualisieren mehrerer Koeffizientenwerte, wodurch der Betrag an Hardware, erforderlich in dem Filter weiter reduziert wird. 8 zeigt ein Beispiel eines digitalen Filters nach dieser Ausführungsform der vorliegenden Erfindung. Insbesondere zeigt 8 ein digitales Filter, das Mittelteilung und Variation des Koeffizientendynamikbereichs des in den ersten zwei Ausführungsformen oben beschriebenen Typs implementiert. Wie in 8 dargestellt, umfasst das Filter 70 Filterzellen 71. Jede dieser Filterzellen umfasst ein Eingangsregister 72, einen Multiplexer 73, Datenregister 74, eine Multiplizierschaltung 75, Koeffizientenregister 76, Logikstufen 77, 78, 79 und 80, einen Barrelshifter 81 und eine vorzeichenlose Wertschaltung 82.
Der Barrelshifter 81 und die Schaltungsanordnung 82 arbeiten auf dieselbe Art und Weise wie der Barrelshifter 22 und die Schaltungsanordnung 21, wie oben anhand der 2 beschrieben worden ist. Dasselbe gilt für die Verstärkungsregelschaltung 85, den Barrelshifter 86, und die Addierschaltung 87, die auch in 8 dargestellt sind. Das heißt, diese Elemente arbeiten im Wesentlichen auf dieselbe Art und Weise wie die Verstärkungsregelschaltung 20, der Barrelshifter 24 und die Addierschaltung 2, die oben anhand der 2 beschrieben worden sind. Auf eine detaillierte Beschreibung dieser Elemente wird der Kürze wegen verzichtet. Es sei aber bemerkt, dass in dem Beispiel nach 8 der Addierer 87 viermal schneller arbeiten muss als der Addierer 2, da der Addierer 87 Filterausgänge mit einer vierfachen Rate, des Addierers 2 empfängt. In dieser Hinsicht muss im Allgemeinen in einem Fall, in dem es "N" Filterkoeffizienten je Filterzelle gibt, in der dritten Ausführungsform der Addierer "N"fach schneller funktionieren wie der Addierer 2 in der ersten Ausführungsform. Weiterhin umfasst diese Ausführungsform der vorliegenden Erfindung den Akkumulator 100, der die Ausgänge der Filterzellen zusammenaddiert, die Summe der Produkte speichert und die Summe der Produkte in Reaktion auf einen Taktimpuls ausliefert.
Die restlichen Elemente aus 8 ermöglichen einen gemeinsamen Gebrauch der Multiplizierschaltung 75 und der Koeffizientenschaltung, die verwendet werden zum Aktualisieren der Koeffizienten in den Koeffizientenregistern 76. Dazu ist das Eingangsregister 72 in Reihe mit dem Multiplexer 73 und den Datenregistern 74 vorgesehen. Das Eingangsregister 72 und die Datenregister 74 können herkömmliche Schieberegister aufweisen, die in Reaktion auf ein Taktsignal Daten verschieben. In dieser Hinsicht verschiebt, wie nachstehend detailliert beschrieben wird, das Eingangsregister 72 Daten in Reaktion auf das oben genannte Abtasttaktsignal. Im Gegensatz dazu verschieben die Datenregister 74 Daten in Reaktion auf ein Umlauftaktsignal, das eine Frequenz hat, die ein Vielfaches der Frequenz des Abtasttaktsignals ist. Diese Anordnung schafft eine mehrfache Verschiebung jedes der Datenregister 74 für jede einzelne Verschiebung des Eingangsregisters 72.
Das Datenregister 74a liefert einen Datenwert zu der Multiplizierschaltung 75 bei jedem Umlauftaktimpuls. Wie in 8 dargestellt, wird dieser selbe Datenwert über die Rückkopplungsstrecke 97 zu dem Multiplexer 73 zurückgeführt. Der Multiplexer 73 empfängt ebenfalls das Selektionssignal 88 und einen Ausgang von dem Eingangsregister 72. Das Selektionssignal 88 sorgt dafür, dass der Multiplexer 73 während der Abtasttaktimpulse Daten aus dem Register 72 verschiebt und sorgt dafür, dass der Multiplexer 73 während der Umlauftaktimpulse Daten von der Rückkopplungsstrecke 97 verschiebt. Durch diese Anordnung laufen während der Umlauftaktimpulse Datenwerte innerhalb der Datenregister 74 um. Aber bei jedem Abtasttaktimpuls wird ein zusätzlicher Datenwert von dem Eingangsregister 72 in die Datenregister 74 geschoben, wobei der zusätzliche Datenwert in Umlauf versetzt wird. Folglich lassen zum Summieren die Datenregister 74 einen ersten Satz mit datenwerten eine vorbestimmte Zeit umlaufen und nach der vorbestimmten Zeit lassen die Datenregister 74 einen zweiten Satz mit datenwerten umlaufen (der den zusätzlichen Datenwert enthält) und zwar während der vorbestimmten Zeit, usw.
In dieser Hinsicht sind die Datenregister 74 entworfen um dieselbe Anzahl Datenwerte in Umlauf zu bringen. Auf entsprechende Weise wird jedes Mal, dass ein zusätzlicher Datenwert in die Datenregister 74 eingebracht wird, einer der Datenwerte, die bereits in den Datenregistern 74 vorhanden sind, entfernt. Insbesondere wird der Datenwert in der Rückkopplungsstrecke 97 (d.h. der Datenwert, der als letzte zu der Multiplizierschaltung 75 ausgeliefert wurde), entfernt, da dieser Datenwert nicht in die Datenregister 74 zurück gegeben wird. Da nur ein einziger Datenwert je Abtasttaktperiode entfernt wird, bringen die Datenregister 74 im Allgemeinen einen Datenwert für eine Anzahl Abtasttaktperioden bevor dieser datenwert entfernt wird, in Umlauf. Die Ausnahme dieser Regel ist der Fall, in dem ein einziger Datenwert in einem einzigen Datenregister in Umlauf gebracht wird. In diesem Fall braucht der Datenwert nur während einer einzigen Abtasttaktperiode in Umlauf gebracht zu werden.
Die Koeffizientenregister 76 sind dazu vorgesehen, eine Anzahl Koeffizientenwerte, die einer Anzahl Koeffizienten entspricht, in Umlauf zu bringen, so dass jeder der Anzahl Koeffizientenwerte einmal während einer vorbestimmten Periode ausgeliefert wird. Insbesondere werden die Koeffizientenwerte derart in den Koeffizientenregistern 76 verschoben, dass in einer vorbestimmten Periode, die vorzugsweise einer Periode des Umlauftaktsignals entspricht, das Koeffizientenregister 76a einen Koeffizienten zu dem Barrelshifter 81 ausliefert. Seinerseits stellt der Barrelshifter 81 kurzgefasst diesen Koeffizienten entsprechend einer Verstärkung ein, die von einer Verstärkungsregelschaltung 85 empfangen wird, und liefert den eingestellten Koeffizienten zu der Multiplizierschaltung 75. Folglich empfängt zu jeder Periode des Umlauftaktsignals die Multiplizierschaltung 75 einen Da tenwert von dem Datenregister 74a und einen eingestellten Koeffizienten von dem Barrelshifter 81. Zu diesem Zeitpunkt multipliziert die Multiplizierschaltung 75 diese zwei Werte zum Erzeugen und Ausliefern eines Produktes. Es sei bemerkt, dass obschon eine Multiplizierschaltung beschrieben wird, jeder Typ von Schaltungsanordnung in der hier beschriebenen Ausführungsform nach der vorliegenden Erfindung verwendet werden kann, und zwar u. a. abhängig selbstverständlich von dem Typ der Filterzelle, in der die vorliegende Erfindung implementiert ist.
Was die Koeffizientenregister 76 anbelangt, wie in 8 dargestellt, bringen die Koeffzientenregister 76 Koeffizientenwerte dadurch in Umlauf, dass ein Koeffizientenausgang über die Rückkopplungsstrecke 90 zu dem Barrelshifter 81 zurückgeführt wird. Diese Anordnung ermöglicht es, dass dieselben Koeffizienten in den Koeffizientenregistern 76 in Umlauf gebracht wird, wodurch es ermöglicht wird, dass diese Koeffizienten von Datenwerten in den Datenregistern geteilt werden. Das heißt, wie oben beschrieben, dass die Datenregister 74 den Datenwert für eine Anzahl Abtasttaktperioden in Umlauf bringen, bevor dieser Datenwert entfernt wird. Dadurch wird derselbe Datenwert über mehrere Abtasttaktsignalperioden mehrere Male zu der Multiplizierschaltung 75 ausgeliefert. Jedes Mal, dass derselbe Datenwert zu der Multiplizierschaltung 75 ausgeliefert wird, wird dazu über den Barrelshifter 81 ein anderer Koeffizientenwert ausgeliefert. Dadurch wird jeder Datenwert mit jedem Koeffizienten multipliziert.
In der bevorzugten Ausführungsform der vorliegenden Erfindung aus 8 sind eine Anzahl Logikstufen 77, 78, 79 und 80 in den Koeffizientenregistern 76 vorgesehen. Diese Logikstufen empfangen externe Eingänge 92, 93, 94 bzw. 95 und berechnen nötigenfalls aktualisierte Koeffizientenwerte entsprechend der Koeffizientenauslieferung durch die Koeffizientenregister 76. Insbesondere, wie oben erwähnt, ist die Filterzelle 71a eine adaptive Filterzelle, was bedeutet, dass Koeffizienten darin periodisch aktualisiert werden können zum Korrigieren unerwünschter Änderungen in den datenwerten, verursacht beispielsweise durch Änderungen in dem Übertragungskanal oder dergleichen. In der vorliegenden Erfindung werden diese Aktualisierungen über die Logikstufen 7 bis 80 durchgeführt, wobei externe Eingänge 92 bis 95 Filterfehler aufweisen können (d.h. eine Differenz zwischen erwarteten und wirklichen Filterausgängen) oder dergleichen.
Folglich wird in der vorliegenden Erfindung eine Koeffizientenberechnung in einzelne Pipeline-Stufen "aufgebrochen", die je zwischen betreffenden Koeffizientenre gistern durchgeführt werden. Auf entsprechende Weise weisen in diesen Ausführungsformen nach der vorliegenden Erfindung Koeffizientenwerte in den Koeffizientenregistern 76b, 76c und 76d nicht unbedingt wirkliche Koeffizienten auf, daher die "Strich" Angeben bei C2, C3 und C4. Eigentlich können die Koeffizientenwerte in diesen Koeffizientenregistern Zwischenwerte der Berechnung der wirklichen Koeffizienten darstellen. Dieses Merkmal der vorliegenden Erfindung ist vorteilhaft, da es Koeffizientenumlauf und Koeffizientenaktualisierung, die gleichzeitig durchgeführt werden sollen, ermöglicht, wodurch eine weitere Reduktion des Betrags an Hardware, erforderlich zum Implementieren der Filterzelle 71a durchgeführt wird.
In bevorzugten Ausführungsformen der vorliegenden Erfindung aktualisieren die Logikstufen 77 bis 80 die Koeffizienten, die den durchaus bekannten Algorithmus des mittleren quadratischen Fehlers anwenden. Aber es sei bemerkt, dass die vorliegende Erfindung sich nicht auf die Aktualisierung der Koeffizienten beschränkt, die diesen Algorithmus anwenden, und dass jeder beliebige derartige Algorithmus angewandt werden kann.
Folglich arbeitet, ausgenommen für den oben beschriebenen Mittelteilungsaspekt und weniger Zeiterwägungen die dritte Ausführungsform der vorliegenden Erfindung auf eine Weise, die der der ersten Ausführungsform entspricht. In dieser Hinsicht sei bemerkt, dass die zweite Ausführungsform der vorliegenden Erfindung auch unter Verwendung von Filterzellen implementiert werden kann, die Mittelteilung von dem in der dritten Ausführungsform beschriebenen Typ anwenden. In einer derartigen Ausführungsform ist es möglich, eine wesentliche Gesamthardwarereduktion in dem digitalen Filter zu erzielen, ohne Reduktion der Betriebsgeschwindigkeit des Filters.
Die vorliegende Erfindung ist in Bezug auf spezielle illustrative Ausführungsformen beschrieben worden. Es dürfte einleuchten, dass die vorliegende Erfindung sich nicht auf die oben beschriebenen Ausführungsformen und Modifikationen dazu beschränkt, und dass dem Fachmann im Rahmen der beiliegenden Patentansprüche mehrere Änderungen und Modifikationen einfallen dürften.

Claims

Digitalfilter, das Folgendes umfasst: – eine Anzahl Filterzellen (4), wobei jede dieser Filterzellen eine Schaltungsanordnung (11) aufweist zum Ermitteln eines Koeffizienten für die Filterzelle, zum Einstellen (12, 22) des ermittelten Koeffizienten entsprechend einer Verstärkung, die von jeder der vielen Filterzellen verwendet wird, und zum Multiplizieren (14) von Eingangsdaten mit dem eingestellten Koeffizienten zum Erzeugen eines Filterzellenausgangssignals, – eine Addierschaltung (2), die ein Filterausgangssignal erzeugt, indem Filterzellenausgangssignale von jeder der vielen Filterzellen (4) addiert werden; und – eine invertierte Verstärkungsschaltung (3, 24), die das Filterausgangssignal entsprechend einer Umkehrung der Verstärkung einstellt, die verwendet wurde zum Einstellen der Koeffizienten der vielen Filterzellen (4).
Digitalfilter nach Anspruch 1, das weiterhin eine Verstärkungsregelschaltung (2) aufweist zum Ermitteln der Verstärkung auf Basis eines Koeffizienten der vielen Filterzellen (4) mit einem Nicht-Null-Größenbit einer höchsten Ordnung.
Digitalfilter nach Anspruch 2, wobei jede Filterzelle der vielen Filterzellen (4) eine Multiplizierschaltung (14) aufweist zum Multiplizieren der Eingangsdaten mit dem eingestellten Koeffizienten; und wobei die Verstärkung derart bestimmt wird, dass der eingestellte Koeffizient in jeder Filterzelle einen Eingangsbereich der Multiplizierschaltung (14) für die Filterzelle belegt.
Digitalfilter nach Anspruch 3, wobei jede der vielen Filterzellen (4) eine Verstärkungseinstellschaltung (22) aufweist, die den Koeffizienten für die Filterzelle einstellt, und zwar durch Verschiebung von Bits mit dem Koeffizienten, so dass ein Nicht Null Bit höchster Ordnung des Koeffizienten sich an einer signifikantesten Bitstelle eines Eingangs der Multiplizierschaltung (14) befindet.
Digitalfilter nach Anspruch 4, wobei die Verstärkungseinstellschaltung (22) einen Barrelshifter aufweist.
Digitalfilter nach Anspruch 5, wobei der Barrelshifter (22) unter Verwendung einer Matrix von Durchlasstransistoren implementiert ist.
Digitalfilter nach Anspruch 2, wobei jede der vielen Filterzellen (4) eine Koeffizientenanpassungsschaltung (11) aufweist zum Ermitteln des Koeffizienten für die Filterzelle, wobei die Anpassungsschaltung den Koeffizienten periodisch auf Basis von Daten in Bezug auf die Eingangsdaten aktualisiert.
Digitalfilter nach Anspruch 7, wobei die Verstärkungssteuerschaltung (20) die Verstärkung entsprechend Aktualisierungen in den Koeffizienten für die vielen Filterzellen (4) variiert.
Digitalfilter nach Anspruch 1, wobei die invertierte Verstärkungsschaltung (3) einen Barrelshifter aufweist.
Verfahren zum Filtern von Eingangsdaten unter Verwendung eines Digitalfilters (1), das aus einer Anzahl Filterzellen (4) besteht, wobei jede der vielen Filterzellen zum Erzeugen eines Filterzellenausgangssignals auf Basis der Eingangsdaten und eines Koeffizienten dient, wobei das Verfahren die nachfolgenden Verfahrensschritte umfasst: – einen Koeffizientenermittlungsschritt zum Ermitteln eines Koeffizienten jeder der vielen Filterzellen (4); – einen Koeffizienteneinstellschritt zum Einstellen des ermittelten Koeffizienten jeder Filterzelle entsprechend einer Verstärkung, die von jeder der vielen Filterzellen (4) verwendet wird; – einen Multiplizierschritt zum Multiplizieren von Eingangsdaten in jeder Filterzelle mit einem eingestellten Koeffizienten zum Erzeugen eines Filterzellenausgangssignals für jede Filterzelle (4); – einen Addierschritt zum Addieren von Filterzellenausgangssignalen von jeder der vielen Filterzellen (4) zum Erzeugen eines Filterausgangssignals; und – einen Ausgangseinstellschritt zum Einstellen des Filterausgangssignals entsprechend einer Umkehrung der Verstärkung, die zum Einstellen der Koeffizienten der vielen Filterzellen (4) verwendet wurde.
Verfahren nach Anspruch 10, wobei dieses Verfahren weiterhin einen Verstärkungsermittlungsschritt aufweist zum Ermitteln der Verstärkung, die von jeder der vielen Filterzellen (4) verwendet wurde, und zwar auf Basis eines Koeffizienten der vielen Filterzellen mit einem Nicht-Null Größenbit höchster Ordnung.
Verfahren nach Anspruch 11, wobei der Multiplizierschritt in jeder der vielen Filterzellen (4) durchgeführt wird, und zwar unter Verwendung einer Multiplizierschaltung(14), die Eingangsdaten mit einem eingestellten Koeffizienten multipliziert; und wobei der Verstärkungsermittlungsschritt die Verstärkung ermittelt, so dass der eingestellte Koeffizient in jeder Filterzelle einen Eingangsbereich der Multiplizierschaltung (14) für die Filterzelle belegt.
Verfahren nach Anspruch 12, wobei der Koeffizienteneinstellschritt den Koeffizienten für die Filterzelle einstellt, und zwar durch Verschiebung von Bits mit dem Koeffizienten, so dass ein Nicht Null Bit höchster Ordnung des Koeffizienten sich an einer signifikantesten Bitstelle eines Eingangssignals zu der Multiplizierschaltung (14) befindet.
Verfahren nach Anspruch 13, wobei der Koeffizienteneinstellschritt unter Verwendung eines Barrelshifters (22) durchgeführt wird.
Verfahren nach Anspruch 14, wobei der Barrelshifter (22) unter Verwendung einer Matrix von Durchgangstransistoren implementiert ist.
Verfahren nach Anspruch 11, wobei der Koeffizientenermittlungsschritt den Koeffzienten für jede Filterzelle ermittelt, und zwar durch periodische Aktualisierung des Koeffizienten auf Basis von Daten in Bezug auf Eingangsdaten für die Filterzelle.
Verfahren nach Anspruch 16, wobei der Verstärkungsermittlungsschritt die Verstärkung entsprechend Aktualisierungen in Koeffizienten für die Vielen Filterzellen (4) variiert.
Verfahren nach Anspruch 10, wobei der Ausgangseinstellschritt unter Verwendung eines Barrelshifters (22) durchgeführt wird.
Digitalfilteranordnung, die Folgendes umfasst: – ein erstes Digitalfilter (50) nach Anspruch 1 zum Erzeugen eines ersten eingestellten Ausgangssignals, – ein zweites Digitalfilter (51) nach Anspruch 1 zum Erzeugen eines zweiten eingestellten Ausgangssignals; und – eine dritte Addierschaltung (52), die das erste eingestellte Ausgangssignal und das zweite eingestellte Ausgangssignal addiert, und zwar zum Erzeugen eines Filterausgangssignals für die Digitalfilteranordnung.
Digitalfilter nach Anspruch 1, wobei jede der vielen Filterzellen (71) eine Schaltungsanordnung aufweist zum Ermitteln einer Anzahl Koeffizienten für die Filterzellen (77, 78, 79, 80), zum Einstellen der Anzahl Koeffizienten entsprechend einer Verstärkung, die von jeder der vielen Filterzellen (81) verwendet wird und zum Multiplizieren eines entsprechenden Datenwerteingangs zu der Filterzelle mit einem entsprechenden eingestellten Koeffizienten zum Erzeugen eines Filterzellenausgangs (100).