DE2543697C3

DE2543697C3 - Variables Digitalfilter hoher Bitrate

Info

Publication number: DE2543697C3
Application number: DE19752543697
Authority: DE
Inventors: Hartmut Dipl.-Ing. 8035 Gauting Schroeder
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1975-09-30
Filing date: 1975-09-30
Publication date: 1978-03-16
Also published as: DE2543697A1; DE2543697B2

Description

Variables, wenigstens einen Signalspeicher und zur Berechnung der Speicherinhalte eine mit dem Signal- a° speicher verbundene Recheneinheit und einen mit der Recheneinheit verbundenen Koeffizientenspeicher enthaltendes digitales Filter für Signale hoher Bitrate, bei dem im Filterweg zeitlich verschobene Folgen von Abtastwerten des am Eingang des Filters auftretenden Eingangs- und Ausgangssignals als digitale, aus einer Anzahl von B Bit bestehende Worte auftreten, bei dem durch bestimmte, nach ihrer Wertigkeit zusammengefaßte Bits diener digitalen Worte das Adrpßwort für den Signalspeicher gebildet ist und bei dem ferner die durch die Adreßworte abgerufenen Signalspeicherinhalte zum Ausgangswort aufaddiert und dem Ausgang zugeführt werden. Für die Entzerrung zeitlich veränderlicher Kanäle ist es wünschenswert, variable Filter zu haben. Vorteilhaft eignen sich für solche Anwendungen digitale Filter, denn die Variation der Übertragungsfunktion eines solchen Filters bedeutet nichts anderes als die Variation eines Digitalzahlenspeichers.

In der Vergangenheil war die Anwendung digitaler Filter auf verhältnismäßig niederfrequente Anwendungen beschränkt Mehr und mehr ermöglichen gegenwärtig jedoch technologische Fortschritte und die Entwicklung geeigneter dazugehöriger Algorithmen die Anwendungdigitaler Filter auch für hochfrequente Signale, etwa Fernsehsignale mit 5,5 M¹ '2 Bandbreite. μ

Wesentliches Hindernis für einen breiten Einsatz digitaler Filter in diesem Frequenzbereich war bislang die Notwendigkeit hinreichend schneller digitaler Multiplizierer. Seit kurzem sind jedoch verhältnismäßig dicht gepackte bipolare Halbleiterspeicher mit sehr kurzer Zugriffszeit verfügbar. Es ist daher möglich, sämtliche möglichen Ergebnisse einer arithmetischen Operation, z. B. Teile eines D.'gitalfilteralgorithmus in einen Signalspeicher zu schreiben. Die Variablen aer Operation können hier zur Adressierung des Signalspeichers und zum Abrufen des dazugehörigen Ergebnisses verwendet werden. Solche Filter sind weniger aufwendig und vor allem schneller als Filter herkömmlicher Technik-Aus der US-Patentschrift 37 77 130 ist beispielsweise ein Digitalfilter für PCM-Signale bekannt, bei dem ein Signalspeicher im Verlauf des Filterprozesses mehrfach aufgerufen wird. Wegen der Mehrfachaufrufe ist dieses Filter jedoch nur für Signale relativ geringer Wortrate geeignet.

Bei einem weiteren von A. P e 1 e d und B. L i u (»IEEE Trans. Acoust, Speech, Signal Processing«, Vol. ASSP-22, Seiten 456 bis 462, Dec. 1974) angegebenen Filter werden mehrere ROM-Speicher (Read Only Memory) aufgerufen, wodurch Signale hoher Wortrate verarbeitet werden können. Es handelt sich jedoch hier um kein variables Filter, für den ein RAM-Speicher (Random Access Memory) mit einer zugehörigen Recheneinheit erforderlich wäre.

Beim dem Filter nach der obengenannten US-Patentschrift 3/ 77 130 ist zwar eine Recheneinheit angegeben; für die Berechnung eines abzuspeichernden Wortes benötigt diese jedoch unverhältnismäßig viele Rechenoperationen, so daß ein insgesamt hoher Zeitaufwand für die Veränderung des Filters benötigt wird. Deshalb ist dieses Filter zum raschen Ausgleichen der Veränderung einer Übertragungsstrecke nicht geeignet.

Der Erfindung liegt deshalb die Aufgabe zugrunde, ein variables digitales Filter anzugeben, das ein rasches Ausgleichen der Veränderungen einer Übertragimgsstrecke ermöglicht und insbesondere für die Filterung von Signalen hoher Bitrate und damit zur Filterung in digitaler Form vorliegender breitbandiger Analogsignale geeignet ist.

Zur Lösung der Aufgabe gibt es zwei Möglichkeiten. Ausgehend von einem variablen Digitalfilter nach dem Oberbegriff des Anspruchs 1 wird entsprechend der ersten Möglichkeit diese Aufgabe gemäß der Erfindung dadurch gelöst, daß die Recheneinheit einen Binär-Zähler enthält, welcher eine von der Anzahl M der Filterkoeffizienten abhängige Anzahl C von parallelen Ausgangsklemmen enthält, daß in der Recheneinheit ein Gray-Coder vorgesehen ist, dessen Eingang mit dem Ausgang des Binär-Zählers verbunden ist, daß der Gray-Coder einen C parallele Klemmen enthaltenden Ausgang aufweist, der mit dem Cparallele Klemmen aufweisenden Eingang einer speichernden Verzögerungseinheit verbunden ist, daß ein Vergleicher mit zwei Eingängen vorgesehen ist, daß der Eingang und der Ausgang der speichernden Verzögerungseinheit jeweils mit einem der Eingänge des Vergleichers verbunden sind, daß in dem Koeffizientenspeicher die einzelnen Filterkoeffizienten derart abgespeichert sind. daß jedem Filterkoeffizienten wenigstens ein Bit des Binärzählers zugeordnet ist, daß ein mit seinem ersten Eingang mit einem Signal-Ausgang des Vergleichen; und mit seinem zweiten Eingang mit dem Ausgang des i-loeffizientenspeichers verbundener Koeffizienten-Wähler vorgesehen ist, daß durch den Koeffizienten-Wähler in Abhängigkeit von der Wertigkeit der Bitstelie, in der sich die beiden dem Vergleicher

zugeführten Worte unterscheiden, bestimmte Koeffizienten aus dem Koeffizientenspeicher ausgewählt und dem Eingang eines mit dem Koeffizienten-Wähler verbundenen Vorzeichen-Wählers zugeführt sind, daß ein Steuer-Ausgang des Vergleichers mit einem Steuer-Eingang des Vorzeichen-Wählers verbunden ist, daß durch den Vorzeichen-Wähler entsprechend der vom Vergleicher gebildeten Steuerinformation das Vorzeichen für den ausgewählten Koeffizienten gebildet ist, daß der Ausgang des Vorzeichen-Wählers mit dem ersten Eingang eines Akkumulators verbunden ist, daß der Ausgang des Akkumulators mit einem zweiten Eingang des Akkumulators verbunden ist, daß ein als Zwischenspeicher wirkender RAM-Speicher mit einem Signaleingang und einem Adreß-Eingang vorgesehen is ist, und daß dessen Adreß-Eingang mit dem Ausgang des Gray-Coders, dessen Signal-Eingang mit dem Ausgang des Akkumulators und dessen Ausgang mit einem eine Anzahl Cl Speicherbereiche aufweisenden Signalspeicher des digitalen Filters verbunden ist.

Vorteilhaft ist der besonders einfache Aufbau der erfindungsgemäßen Recheneinheit, und daß für jedes durch die Recheneinheit zu berechnende und im Signalspeicher abzuspeichernde Wort nur eine Addition auf das jeweils vorhergehende Wort auszuführen ist, \, wodurch insgesamt einer sehr geringe Zeit für die Berechnung aller abzuspeichernden Worte benötigt wird und die Nachregelzeit des Filters besonders klein gehalten .werden kann. Dadurch ist der Einsatz der erfindungsgemäßen Recheneinheit im Zeitmultiplexbetrieb für mehrere Filter möglich.

Eine weitere erfindungsgemäße Lösung der Aufgabe ist darin zu sehen, daß die Recheneinheil einen Binär-Zähler enthält, welcher eine von der Anzahl M der Filterkoeffizienten abhängige Anzahl C von parallelen Ausgangsklemmen enthält, daß der Binär-Zähler mit dem Eingang einer speichernden Verzögerungseinheit und mit einem ersten Eingang einer Erkennungsschaltung und mit einem Einlese-Adreßeingang eines als Zwischenspeicher wirkenden RAM-Speichers verbunden ist, daß der Ausgang der speichernden Verzögerungseinheit mit einem zweiten Eingang der Erkennungsschaltung verbunden ist, daß die Erkennuiigsschaltung mit einem ersten Eingang eines Koeffizienten-Wählers und mit einem Auslese-Adreßeingang des RAM-Speichers verbunden ist, daß ein zweiter Eingang Koeffizienten-Wählers mit dem Koeffizientenspeicher verbunden ist, in dem die einzelnen Filterkoeffizienten derart abgespeichert sind, daß jedem Filterkoeffizienten wenigstens ein Bit des Binärzählers zugeordnet ist, daß durch die Erkennungsschaltung die an ihren Eingängen liegenden Worte bitweise vergli^: chen sind, daß beim Erkennen des ersten Auftretens einer Null an einer beliebigen Wertigkeitsstelle des am zweiten Eingang der Erkennungsschaltung liegenden Wortes und einer 1 für die entsprechende Wertigkeitsstelle des an ihrem ersten Eingang liegenden Wortes der Koeffizienten-Wähler durch die Erkennungsschaltung derart angesteuert ist, daß der, der jeweiligen Wertigkeitsstelle des unterschiedlichen Bits zugeordnete Koeffizient aus dem Koeffizientenspeicher abgerufen ist, daß ein mit einem ersten Eingang mit dem Ausgang des Koeffizienten-Wählers verbundener Addierer vorgesehen ist, daß der dem geänderten Bit zugeordnete Koeffizient über den Koeffizienten-Wähler dem ersten Eingang des Addierers zugeführt ist, daß durch die Erkennungsschaltung die 1 an der Wertigkeitsstelle des unterschiedlichen Bits des an ihrem ersten Eingang liegenden Wortes durch eine Null ersetzt ist und dieses Wort dem Auslese-Adreßeingang des RAM-Speichers zugeführt ist, daß einem zweiten Eingang des Addierers diejenigen im RAM-Speicher abgespeicherten Worte zugeführt sind, die durch das an dessen Auslese-Adreßeingang anliegende Wort adressiert sind, daß der Ausgang des Addierers mit einem Dateneingang des RAM-Speichers verbunden ist, und daß der Ausgang des RAM-Speichers mit dem Signalspeicher des digitalen Filters verbunden ist.

Auch bei dieser zweiten erfindungsgemäßen Lösung ist der Vorteil einer kurzen Nachregelzeit und damit der Verwendbarkeit für Zeitmultiplexbetrieb gegeben. Vorteilhaft ist auch die Abwandelbarkeit beider Lösungen, durch die das erfindungsgemäße Filter an unterschiedliche Anforderungen, beispielsweise hinsichtlich des Verlaufes der Übertragungsfunktion, angepaßt werden kann.

Eine vorteilhafte Weiterbildung, insbesondere für eine mittlere Anzahl M von Filterkoeffizienten, besteht darin, daß die Anzahl C paralleler Klemmen des Ausgangs des Binärzählers (2), des Eingangs und des Ausgangs der speichernden Verzögerungseinheit sowie der Adreßeingänge des RAM-Speichers mit der Anzahl M der Filterkoeffizienten übereinstimmt, und daß die Anzahl Cl der Speicherbereiche des Signalspeichers mit der Anzahl ßder Bits eines Wortes übereinstimmt.

Eine vorteilhafte Weiterbildung der Erfindung, insbesondere für eine große Anzahl M von Filterkoeffizienten besteht darin, daß die Anzahl C paralleler Klemmen des Ausgangs des Binärzählers, des Eingangs und des Ausgangs der speichernden Verzögerungseinheit sowie der Adreßeingänge des RAM-Speichers der Bedingung C=MZn genügt und π eine natürliche Zahl größer als 1 und kleiner als Mist, und daß die Anzahl C1 der Speicherbereiche des Signalspeichers der Bedingung CX=B- M/Cgenügt.

Für eine geringe Anzahl M von Filterkoeffizienten ist es vorteilhaft, daß die Anzahl Cparalleler Klemmen des Ausgangs des Binärzählers, des Eingangs und des Ausgangs der speichernden Verzögerungseinheit sowie der Adreßeingänge des RAM-Speichers der Bedingung C= /· Λ/genügt, wobei /eine natürliche Zahl größer als 1 und kleiner als B und der Ausdruck C1 = B/i ganzzahlig ist, daß durch C1 die Anzahl der Speicherbereiche des Signalspeichers gegeben ist, und daß der Koeffizienten-Wähler einen Koeffizientenbewerter enthält, durch den die einzelnen Koeffizienten mit aus der Größe von /und B sich ergebenden Potenzen von 2 multipliziert sind.

Ein weiterer Vorteil der Erfindung besteht darin, daß wegen der kurzen Umladezeit des erfindungsgemäßen Filters die Umladung während einer vorhandenen oder einzuplanenden informationsfreien Zeit erfolgen kann. Bei Fernsehsignalen können die Austastlücken und die schwarz getasteten Zeiten des Impulsrahmens verwendet werden, bei bestimmten Datensignalen die Synchron-, Rahmen- oder Stuffingintervalle.

Nachstehend wird die Erfindung anhand von Ausführungsbeispielen noch näher erläutert

Es zeigt in der Zeichnung

F i g. 1 ein Prinzipschaltbild eines variablen digitalen Filters nach dem Stand der Technik,

F i g. 2 eine digitale Filteranordnung mit Wertigkeitscodierung,

Fig.3 eine Darstellung der Recheneinheit und des Koeffizientenspeichers einer ersten erfindungsgemäßen Filteranordnung,

F i g. 4 eine Darstellung der Recheneinheit und des

Koeffizientenspeichers einer zweiten erfindungsgemä-Oen Filteranordnung.

Ein digitales Filter kann durch folgende Differenzengleichung beschrieben werden:

V_n = Σ

I, (I

Hierbei bedeutet:

- Σ. /^v_n-,

(D

\x„) die Folge der Eingangs-Abtastwerte;
Jy_nJ die Folge der Ausgangs-Abtastwerte;
ja*) die Folge von /V+1 nichtrekursiver Filterkoeffizienten; '5 jö*j die Foige von Nrekursiven Fikerkoeffizienten.

Gleichung (1) kann in allgemeinerer Form folgendermaßen geschrieben werden:

)'n = Σ «I -I

I 1

(2)

Hierbei bedeutet:

\z„\ die zusammengefaßte Folge der Eingangs- und Ausgangs-Abtastwerte;

(a/( eine zusammengefaßte Folge der M Filterkoeffizienten.

.1°

Es sei nun angenommen, daß alle Signale y_a a; und z/, „ auf den Wert ± 1 begrenzt und durch eine Anzahl von B Bits (einschließlich des Vorzeichen-Bits) für zi,„ und A Bits für a/ im Zweier-Komplement dargestellt sind, wie dies in Gleichung (3)

= Oodcr 1

(3)

fü r Zi_n angegeben ist.

Es handelt sich hier um eine besonders geeignete, von

mehreren möglichen Zahlendarstellungen.
Gleichung (2) kann unter Verwendung von Gleichung

(3) auch folgendermaßen dargestellt werden:

45

M B- 1

= Σ 0,1-z.s+ Σ -

(4)

In dieser Darstellung wird y„ als Summe einer Anzahl von M Produkten der Wortlänge A + B-1 gebildet. Bei der Realisierung wird es im allgemeinen vorteilhaft sein, die einzelnen Produkte durch Abschneiden nicht benötigter niederwertiger Bits zu verkürzen, um den Speicher- und Rechenaufwand des Filters in vernünftigen Grenzen zu halten.

Die im folgenden als Wertigkeitscodierung bezeichnete Adressiermethode für die Signalspeicher eines digitalen Filters kann durch Veränderung der Gleichung (4) in folgender Weise abgeleitet werden.

V ,1 · -

~ Zj "/ -/.11 ι

I /- ι 1

ι I I

-. Il 1

(4a)

Bei dieser Adressiermethode werden M Bits von einer binären Wertigkeit der Gesamtheit der Filterkoeffizienten zur Adressierung eines Bereiches des Signalspeichers verwendet. In den einzelnen Bereichen des Signalspeichers sind alle möglichen Resultate der in den geschweiften Klammern von Gleichung (4a) enthaltenen Ausdrücke abgespeichert.

Nach dieser einleitenden mathematischen Beschreibung von digitalen Filtern soll im folgenden anhand der Fi g. 1 und 2 der prinzipielle Aufbau bekannter digitaler Filter angegeben werden.

Fig. 1 zeigt ein Frinzipschaltbüd eines variablen digitalen Filters, das aus einer einen Eingang E und einen Ausgang A aufweisenden Filtereinheit FE, aus einem mit der Filtereinheit zusammenarbeitenden RAM-Signalspeicher SSP, aus einer mit dem Signalspeicher SSP verbundenen Recheneinheit REund aus einem mit der Recheneinheit RE verbundenen Koeffizientenspeicher CAibesteht.

Am Eingang E der Filtereinheit FE liegt eine Folge \x_n\ von in digitaler Form vorliegenden Abtastwerten des zu filternden Signals, am Ausgang A eine Folge \y_n] von Ausgangs-Abtastwerten.

Fig.2 zeigt ein Prinzipschaltbild einer bekannten Ausführungsform einer Filtereinheit und eines Signalspeichers für ein digitales Filter mit M= 8 Filterkoeffizienten und einer Wortlänge B für z/,„ von 8 Bit. Der Signalspeicher ist hier entsprechend der Wortlänge von zl,n in 8 Signalspeicherbereiche 5SPl bis SSPS aufgeteilt, die jeweils durch M= 8 Bits gleicher Wertigkeit adressiert sind. Zwischen dem Eingang Edes Filters und den Eingängen der einzelnen Signalspeicherbereiche ist hier ein Koppelnetzwerk KN geschaltet, und die Ausgänge der Signalspeicherbereiche sind über einen Addiererbaum zusammengefaßt und mit dem Filterausgang A verbunden.

Bei der Weiterentwicklung der Gleichung (4) sei /eine natürliche Zahl, die folgender Bedingung genügt:

Damit ergibt sich anstelle von Gleichung (4) die folgende Filtergleichung (5) mit ganzzahligen Werten des Ausdrucks B/i:

+ Σ

55

60 Unter der Annahme, daß 1 < l//< M, und daß Mi eine natürliche Zahl ist, ergibt sich anstelle von Gleichung (4) die folgende Filtergleichung (6) mit ganzzahligem iM:

Λ = -Σ e.V.} + -, Σ O₁Z₁X +■--+- Σ O₁Z₁X

I /=1 Jl '='«+! J I / = Μ(Ι-ί)+1 J

+ Σ (·Σβ.ν. + Σ O₁Zd} + ···+{ Σ <ΐ,ζ,ί} 2-J

V=ILl," j l/=,-M+I J U=Ai(I-O₊I '-"JJ

Mittels der in der erfindungsgemäßen Filteranordnung vorgesehenen Recheneinheit sollen die in den einzelnen Bereichen des Signalspeichers abzuspeichernden Resultate der in geschweiften Klammern in Gleichung (4a) dargestellten Ausdrücke nacheinander berechnet werden.

In Fig. 3 ist ein erstes erfindungsgemäßes Ausführungsbeispiel einer Recheneinheit REm Verbindung mit einem Koeffizientenspeicher 1 dargestellt. Die Recheneinheit enthält einen Binär-Zähler 2, der eine mit der Anzahl M der Filterkoeffizienten übereinstimmende Anzahl C von parallelen Ausgangsklemmen aufweist. Weiterhin ist in der Recheneinheit ein Gray-Coder 3 vorgesehen, dessen Eingang mit dem Ausgang des Binär-Zählers 2 verbunden ist. Übereinstimmend mit ι j dem Ausgang des Binär-Zählers 2 enthält der Gray-Coder 3 einen jeweils eine Anzahl C parallele Klemmen aufweisenden Eingang und Ausgang. Der Ausgang des Gray-Coders 3 ist mit dem Eingang einer speichernden Verzögerungseinheit 4 und mit dem ersten Eingang 5 eines, zwei Eingänge 5,7 aufweisenden Vergleichers 6 verbunden. Der Ausgang der speichernden Verzögerungseinheit 4 ist mit dem zweiten Eingang

7 des Vergleichers 6 verbunden.

Der Vergleicher 6 weist einen mit eiern ersten Eingang

8 eines Koeffizientenwählers 9 verbundenen Signalausgang 10 sowie eine mit einem Steuereingang 11 eines Vorzeichenwählers 12 verbundenen Steuerausgang 13 auf. Der Koeffizientenwähler 9 ist mit seinem zweiten Eingang mit dem Koeffizientenspeicher 1 und mit seinein Ausgang mit dem Eingang des Vorzeichenwählers 12 verbunden. Weiterhin ist in der Recheneinheit ein zwei Eingänge 15,16 aufweisender Akkumulator 14 vorgesehen, dessen erster Eingang 15 mit dem Ausgang des Vorzeichenwählers 12 verbunden ist und dessen Ausgang 17 auf den zweiten Eingang 16 zurückgeführt ist. Dem Ausgang 17 des Akkumulators 14 ist der Signaleingang 18 eines als Zwischenspeicher wirkenden RAM-Speichers 19 nachgeschaltet. Der RAM-Speicher 19 weist weiterhin einen mit dem Ausgang des Gray-Coders 3 verbundenen Adreß-Eingang 20 auf und ist mit seinem Ausgang mit einem entsprechend der Anordnung nach Fig.2 mehrere Speicherbereiche aufweisenden Signalspeicher verbunden. Die Anzahl C1 der Speicherbereiche stimmt auch hier überein mit der Wortlänge B.

Zur Berechnung eines der Speicherinhalte der einzelnen Signalspeicherbereiche müssen zuerst sämtliche möglichen Kombinationen der M Abtastwerte z/ in der Recheneinheit dargestellt werden. Hierfür ist in der Recheneinheit der Binärzähler 2 vorgesehen, an dessen Klemmen die M Abtastwerte zil auftreten und nacheinander alle möglichen Kombinationen dieser Abtastwerte durchlaufen. Die Signale des Binärzählers 2 werden dem Gray-Coder 3 zugeführt und in den Gray-Code umgewandelt Dieser an einen Binär-Zähler angeschlossene Gray-Coder hat die Eigenschaft, daß sich an seinem Ausgang bei jedem Schritt des Binär-Zählers jeweils nur ein Bit ändert. In dem Koeffizientenspeicher 1 sind die einzelnen Filterkoeffizienten derart abgespeichert, daß jedem Filterkoeffizienten ein Bit des Binärzählers 2 zugeordnet ist Der Vergleicher 6 ermittelt die Wertigkeit der Bitstelle, in der sich jeweils zwei ihm zugeführte Worte unterscheiden und veranlaßt den Koeffizientenwähler 9 in Abhängigkeit von der Wertigkeit der Bitstelle, in der sich beide Worte unterscheiden, den dem geänderten Bit jeweils zugeordneten Koeffizienten aus dem Koeffizientenspeicher 1 abzurufen und dem Eingang des Koeffizienten-Wählers 12 zuzuführen. (Gleichung 5) Der Vergleicher 6 ermittelt, ob an seinem ersten Eingang 7 eine Eins und gleichzeitig an seinem zweiten Eingang 5 eine Null anliegt und führt in diesem Fall dem Vorzeichen-Wähler 12 eine entsprechende Steuerinformation zu, durch die eine Änderung des Vorzeichens des am Eingang des Vorzeichen-Wählers liegenden Koeffizienten erfolgt.

Der Ausgang des als Zwischenspeicher arbeitenden RAM-Speichers 19 ist über einen Verteiler mit dem Signalspeicher verbunden, so daß dessen einzelnen Bereiche aufgefüllt werden können. Es sind hier, wie auch aus Gleichung (4a) erkennbar ist, für den gesamten Inhalt des Signalspeichers nur zwei einzelne Rechen- und Ladeprozesse erforderlich, da alle Bereiche des gesamten Signalspeichers mit Ausnahme desjenigen, der durch die M Bits der Wertigkeit 0, den Vorzeichenbits, addressiert ist, den gleichen Inhalt aufweisen und daher auch gleichzeitig parallel geladen werden können. Dies ist ein besonderer Vorteil der hier beschriebenen Anordnung, da auf diese Weise der gesamte Rechenprozeß sehr kurz ist und außerdem die Nachregelung des Filters außerordentlich schnell erfolgt.

In Fig.4 ist eine zweite erfindungsgemäße Anordnung dargestellt, bei der ein in gleicher Weise wie bei der Anordnung nach F i g. 3 aufgebauter und arbeiten der Binärzähler 2 mit dem C parallele Klemmen aufweisenden Eingang einer speichernden Verzöge rungseinheit 4, mit dem ersten Eingang 22 einer Erkennungsschaltung 23 und mit einem Einlese-Adreßeingang 24 eines als Zwischenspeicher arbeitenden RAM-Speichers 25 verbunden ist. Der Ausgang der mit ihrem zweiten Eingang 26 mit dem Ausgang der speichernden Verzögerungseinheit 4 verbundenen Erkennungsschaltung 23 ist mit einem Auslese-Adreßeingang 27 des RAM-Speichers 25 verbunden. Einem zweiten Ausgang 28 der Erkennungsschaltung 23 ist der erste Eingang 29 eines mit seinem zweiten Eingang 30 mit einem Koeffizientenspeicher 1 verbundenen Koeffizientenwählers 9 nachgeschaltet. Dem Ausgang des Koeffizientenwählers 9 ist ein erster Eingang 31 eines mit seinem Ausgang mit dem Dateneingang 32 des RAM-Speichers 25 verbundenen Addierers 33 nachgeschaltet Der Ausgang des RAM-Speichers 25 ist auf den zweiten Eingang 34 des Addierers 33 zurückgeführt und mit dem in gleicher Weise wie bei F i g. 3 aufgeteilten Signalspeicher des digitalen Filters verbunden.

In dem Koeffizientenspeicher 1 der Fig.4 sind die einzelnen Filterkoeffizienten derart abgespeichert, daß jedem Filterkoeffizienten ein Bit des Binarzählers 2 zugeordnet ist Durch die Erkennungsschaltung 23 werden die an ihren Eingängen 22 und 26 liegenden Worte bitweise verglichen und beim Erkennen des ersten Auftretens einer Null an einer beliebigen Wertigkeitsstelle des am zweiten Eingang 26 liegenden Wortes und einer Eins für die entsprechende Wertigkeitsstelle des am ersten Eingang 22 liegenden Wortes wird der Koeffizientenwähler 9 derart angesteuert, daß der, der jeweiligen Wertigkeitsstelle des unterschiedlichen Bits zugeordnete Koeffizient aus dem Koeffizientenspeicher abgerufen wird Dieser dem unterschiedlichen Bit zugeordnete Koeffizient wird von dem Koeffizientenwähler 9 dem ersten Eingang 31 des Addierers 33 zugeführt Weiterhin wird durch die Erkennungsschaltung 23 die Eins an der Wertigkeitsstelle des unterschiedlichen Bits des an ihrem ersten

Eingang 22 liegenden Wortes durch eine Null ersetzt und dieses Wort dem Auslese-Adreßeingang 27 des RAM-Speichers 25 zugeführt. Dem zweiten Eingang 34 des Addierers 33 werden diejenigen im RAM-Speicher 25 abgespeicherten Worte zugeführt, die durch das an dessen Auslese-Adreßeingang 27 anliegende Wort adressiert sind. Das am Ausgang des Addierers 33 auftretende Wort wird dem Dateneingang 32 des RAM-Speichers 25 zugeführt und an die durch das am Einlese-Adreßeingang 24 anliegende Wort adressierte Speicheradresse eingeschrieben.

Der Ausgang des RAM-Speichers 25 ist in gleicher Weise wie bei der Anordnung nach Fig. 3 mit den einzelnen Bereichen des Signalspeichers verbunden.

Die in den F i g. 3 und 4 angegebenen Ausführungsbeispiele können durch gleichzeitige Veränderung der Anzahl C der parallelen Klemmen des Ausgangs des Binärzählers, des Eingangs und des Ausgangs der speichernden Verzögerungseinheit und der Adreßeingänge des RAM-Speichers abgewandelt werden.

Gemäß der ersten Abwandlungsmöglichkeit genügt C der Bedingung C = MIn, wobei η eine natürliche Zahl größer als 1 und kleiner als die Anzahl M der Filterkoeffizienten ist. Hierfür muß der Signalspeicher in eine Anzahl C1 von Speicherbereichen aufgeteilt sein

und Cl der Bedingung Cl = B- genügen. Diese Variante ist besonders für eine große Anzahl M von

Filterkoeffizienten geeignet.

Hierbei werden C= = M-/ Bits einer binären η

Wertigkeit aller Filterkoeffizienten zur Adressierung jeweils eines Bereiches des Signalspeichers verwendet. In den einzelnen Bereichen sind alle möglichen von der Recheneinheit berechneten Resultate der in Gleichung (6) in geschweiften Klammern angegebenen Ausdrücke gespeichert.

Bei einer weiteren Abwandlung der Ausführungsbeispiele nach den Fig. 3 und 4 genügt Cder Bedingung C — /· M, wobei ; eine natürliche Zahl größer als 1 und kleiner als die Anzahl ßder Bits eines Wortes ist. Es ist dann die Anzahl CI der Signalspeicherbereiche durch den Ausdruck Cl = BIi gegeben und zusätzlich muß dann der Koeffizientenwähler einen Koeffizientenbewerter enthalten, durch den die einzelnen Koeffizieriien mit aus der Größe von / und B sich ergebenden Potenzen von 2 multipliziert sind.

Es werden in diesem Fall C = /M Bits von /gleichen Wertigkeiten aller M Abtastwerte zur Adressierung eines Bereiches des Signalspeichers verwendet. In den einzelnen Bereichen sind alle möglichen von der Recheneinheit berechneten Resultate der in Gleichung (5) in geschweiften Klammern angegebenen Ausdrücke gespeichert. Die hier zuletzt beschriebene Schaltungsabwandlung ist besonders für eine geringe Anzahl M von Filterkoeffizienten geeignet.

Hierzu .ι Blall Zeichnungen

Claims

Patentansprüche:

1. Variables, wenigstens einen Signalspeicher und zur Berechnung der Speicherinhalte eine mit dem Signalspeicher verbundene Recheneinheit und einen mit der Recheneinheit verbundenen Koeffizientenspeicher enthaltendes digitales Filter für Signale hoher Bitrate, bei dem im Filterweg zeitlich verschobene Folgen von Abtastwerten des am ι ο Eingang des Filters auftretenden Eingangs- und Ausgangssignals als digitale, aus einer Anzahl von B Bits besiehende Worte auftreten, bei dem durch bestimmte, nach ihrer Wertigkeit zusammengefaßte Bits dieser digitalen Worte das Adreßwort für den Signalspeicher gebildet ist und bei dem ferner die durch die Adreßworte abgerufenen Signalspeicherinhalte zum Ausgangswort aufaddiert und dem Ausgang zugeführt werden, dadurch gekennzeichnet, daß die Recheneinheit einen Binär-Zähler (2) enthält, welcher eine von der Anzahl M der Filterkoeffizienten abhängige Anzahl C von parallelen Ausgangsklemmen enthält, daß in der Recheneinheit ein Gray-Coder (3) vorgesehen ist, dessen Eingang mit dem Ausgang des Binär-Zählers (2) verbunden ist, daß der Gray-Coder (3) einen C parallele Klemmen enthaltenden Ausgang aufweist, der mit dem C parallele Klemmen aufweisenden Eingang einer speichernden Verzögerungseinheit (4) verbunden ist, daß ein Vergleicher (6) mit zwei Eingängen (5,7) vorgesehen ist, daß der Eingang und der Ausgang der speichernden Verzögerungseinheit (4) jeweils mit einem der Eingänge des Vergleichers verbunden sind, daß in dem Koeffizientenspeicher (1) die einzelnen Filterkoeffizienten derart abgespeichert sind, daß jedem Filterkoeffizienten wenigstens ein Bit des Binärzähleis (2) zugeordnet ist, daß ein mit seinem ersten Eingang (8) mit einem Signal-Ausgang (10) des Vergleichen (6) und mit seinem zweiten Eingang mit dem Ausgang des Koeffizientenspeichers (1) verbundener Koeffizienten-Wähler (9) vorgesehen ist, daß durch den Koeffizienten-Wähler (9) in Abhängigkeit von der Wertigkeit der Bitstelle, in der sich die beiden dem Vergleicher (6) zugeführten Worte unterscheiden, bestimmte Koeffizienten aus dem Koeffizientenspeicher (1) ausgewählt und dem Eingang eines mit dem Koeffizienten-Wähler verbundenen Vorzeichen-Wählers (12) zugeführt sind, daß ein Steuer-Ausgang (13) des Vergleichers mit einem Steuer-Eingang (11) des Vorzeichen-Wählers (12) verbunden ist, daß durch den Vorzeichen-Wähler (12) entsprechend der vom Vergleicher (6) gebildeten Steuerinformation das Vorzeichen für den ausgewählten Koeffizienten gebildet ist, daß der Ausgang des Vorzeichen-Wählers mit dem ersten Eingang (15) eines Akkumulators (14) verbunden ist, daß der Ausgang (17) des Akkumulators (14) mit einem zweiten Eingang (16) des Akkumulators verbunden ist, daß ein als Zwischenspeicher wirkender RAM-Speicher (19) mit einem Signaleingang (18) und einem Adreß-Eingang (20) vorgesehen ist, und daß dessen Adreß-Eingang (20) mit dem Ausgang des Gray-Coders (3), dessen Signal-Einganp (18) mit dem Ausgang (17) des Akkumulators (14) und dessen Ausgang mit fts einem eine Anzahl Cl Speicherbereiche aufweisenden Signalspeicher des digitalen Filters verbunden ist.

2. Variables, wenigstens einen Signalspeicher und zur Berechnung der Speicherinhalte eine mit dem Signalspeicher verbundene Recheneinheit und einen mit der Recheneinheit verbundenen Koeffizientenspeicher enthaltendes digitales Filter für Signale hoher Bitrate, bei dem im Filterweg zeitlich verschobene Folgen von Abtastwerten des am Eingang des Filters auftretenden Eingangs- und Ausgangssignals als digitale, aus eine Anzahl von B Bits bestehende Worte auftreten, bei dem durch bestimmte, nach ihrer Wertigkeit zusammengefaßte Bits dieser digitalen Worte das Adreßwort für den Signalspeicher gebildet ist und bei dem ferner die durch die Adreßworte abgerufenen Signalspeicherinhalte zum Ausgangswort aufaddiert und dem Ausgang zugeführt werden, dadurch gekennzeichnet, daß die Recheneinheit einen Binär^:ZähIer (2) enthält, welcher eine von der Anzahl M der Filterkoeffizisnten abhängige Anzahl Cvon parallelen Ausgangsklemmen enthält, daß der Binär-Zähler (2) mit dem Eingang einer speichernden Verzögerungseinheit (4) und mit einem ersten Eingang (22) einer Erkennungsschaltung (23) und mit einem Einiese-Adreßeingang (24) eines als Zwischenspeicher wirkenden RAM-Speichers (25) verbunden ist, daß der Ausgang der speichernden Verzögerungseinheit (4) mit einem zweiten Eingang (26) der Erkcnnungsschaltung (23) verbunden ist, daß die Erkennungsschaltung mit einem ersten Eingang (29) eines Koeffizienten-Wählers (9) und mit einem Auslese-Adreßeingang (27) des RAM-Speichers (25) verbunden ist, daß ein zweiter Eingang (30) des Koeffizienten-Wählers (9) mit dem Koeffizientenspeicher (1) verbunden ist, in dem die einzelnen Filterkoeffizienten derart abgespeichert sind, daß jedem Filterkoeffizienten wenigstens ein Bit des Binärzählers (2) zugeordnet ist, daß durch die Erkennungsschalter (23) die an ihren Eingängen (22, 26) liegenden Worte bitweise verglichen sind, daß beim Erkennen des ersten Auftretens einer Null an einer beliebigen Wertigkeitsstelle des am zweiten Eingang (26) der Erkennungsschaltung (23) liegenden Wortes und einer 1 für die entsprechende Wertigkeitsstelle des an ihrem ersten Eingang (22) liegenden Wortes der Koeffizienten-Wähler (9) durch die Erkennungsschaltung (23) derart angesteuert ist, daß der, der jeweiligen Wertigkeitsstelle des unterschiedlichen Bits zugeordnete Koeffizient aus dem Koeffizientenspeicher (1) abgerufen ist, daß ein mit einem ersten Eingang (31) mit dem Ausgang des Koeffizienten-Wählers (9) verbundener Addierer (33) vorgesehen ist, daß der dem geänderten Bit zugeordnete Koeffizient über den Koeffizienten-Wähler (9) dem ersten Eingang (31) des Addierers (33) zugeführt ist, daß durch die Erkennungsschaltung (23) die 1 an der Wertigkeitsstelle des unterschiedlichen Bits des an ihrem ersten Eingang (22) liegenden Wortes durch eine Null ersetzt ist und dieses Wort dem Auslese-Adreßeingang (27) des RAM-Speichers (25) zugeführt ist, daß einem zweiten Eingang (34) des Addierers (33) diejenigen im RAM-Speicher abgespeicherten Worte zugeführt sind, die durch das an dessen Auslese-Adreßeingang (27) anliegende Wort adressiert sind, daß der Ausgang des Addierers mit einem Dateneingang (32) des RAM Speichers verbunden ist, und daß der Ausgang des RAM-Speichers mit dem Signalspeicher des digitalen Filters verbunden ist.

3. Variables digitales Filter nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Anzahl C paralleler Klemmen des Ausgangs des Binärzählers (2), des Eingangs und des Ausgangs der speichernden Verzögerungseinheit (4) sowie der Adreßeingänge des RAM-Speichers mit der Anzahl M der Filterkoeffizienten übereinstimmt, und daß die Anzahl C1 der Speicherbereiche des Signalspeichers mit der Anzahl B der Bits eines Wortes übereinstimmt. ι ο

4. Variables digitales Filter nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Anzahl C paralleler Klemmen des Ausgangs des Binärzählers (2), des Eingangs des Ausgangs der speichernden Verzögerungseinheit (4) sowie der Adreßeingänge des RAM-Speichers der Bedingung C= M/n genügt und η eine natürliche Zahl größer als 1 und kleiner als M ist, und daß die Anzahl C1 der Speicherbereiche des Signalspeichers der Bedingung Cl=B- M/CgenügL

5. Variables digitales Filter nach einem der Ansprüche 1 oder 2, dadurch gekennzeichnet, daß die Anzahl C paralleler Klemmen des Ausgangs des Binärzählers (2), des Eingangs und des Ausgangs der speichernden Verzögerungseinheit (4) sowie der Adreßeingänge des RAM-Speichers der Bedingung C=i-Mgenf' -t, wobei /eine natürliche Zahl größer als 1 und kleiner als B und der Ausdriu κ Cl = B/i ganzzahlig ist, daß durch Cl die Anzahl der Speicherbereiche des Signalspeichers gegeben ist, ^ und daß der Koeffizienten-Wähler einen Koeffizientenbewerter enthält, durch den die einzelnen Koeffizienten mit aus der Größe von ; und B sicn ergebenden Potenzen von 2 multipliziert sind.

35