DE2628473C3 - Digitales Faltungsfilter - Google Patents
Digitales FaltungsfilterInfo
- Publication number
- DE2628473C3 DE2628473C3 DE2628473A DE2628473A DE2628473C3 DE 2628473 C3 DE2628473 C3 DE 2628473C3 DE 2628473 A DE2628473 A DE 2628473A DE 2628473 A DE2628473 A DE 2628473A DE 2628473 C3 DE2628473 C3 DE 2628473C3
- Authority
- DE
- Germany
- Prior art keywords
- register
- input
- stage
- binary number
- electrical
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/0223—Computation saving measures; Accelerating measures
- H03H17/0225—Measures concerning the multipliers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Computing Systems (AREA)
- Theoretical Computer Science (AREA)
- Complex Calculations (AREA)
- Error Detection And Correction (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Logic Circuits (AREA)
Description
Die Erfindung bezieht sich auf ein digitales Faltungsfiter zum Filtern einer Serie von elektrischen
Binärzahlsignalen, von denen jedes die Amplitude einer Abtastprobe eines elektrischen Analogsignals darstellt,
von dem mit vorgegebener Frequenz Abtas'proben genommen werden, die der Eingangsstufe eines
Schieberegisters zugeführt, dem Schieberegister entnommen und mit gespeicherten Bewertungsziffern
multipliziert und nachfolgend akkumuliert werden.
Im allgemeinen benötigen alle elektronischen Nachrichtenübertragungssysteme
das Filtern der in dem Nachrichtenübertragungssystem auftretenden elektrischen Schwingungsformen. Mit Ausnahme der Fälle, in
denen es e: wünscht ist, vorher eingeführte Verzerrungen
eines Signals mit einem einen nichtlinearen Phasengang aufweisenden Filterentzerrer zu beseitigen,
ist es allgemein erwünscht, ein ideales Filter zu schaffen, bei dem das elektrische Eingangssignal über den
interessierenden Durchlaßbereich am Ausgang des Filters mit einer Amplitude erscheint, die konstant ist
und mit einer Phasenverschiebung, die eine lineare Funktion des Frequenzinhaltes des elektrischen Eingangssignals
ist. In der Praxis ist ein Filter, das das Eingangssignal nicht unter Erzeugung von Amplitudenverzerrungen
dämpft, sehr schwierig, wenn nicht sogar überhaupt nicht zu erzielen. Ein Filter mit einer linearen
Phasenverschiebung und in wünschenswerter Weise steifen Flanken an den oberen und unteren Grenzfrequenzen
des Durchlaßbereiches kann jedoch erzielt werden.
Das in dem vorstehenden Absatz beschriebene ideale Filter kann sehr weitgehend in Form eines digitalen
Faltungsfilters angenähert werden. Bei einem Filter dieser Art (US-PS 36 39 848) wird ein elektrisches
Analogsignal mit einer vorgegebenen Frequenz abgetastet, um elektrische Qinärzahl-Signale zu erzeugen, die
die Amplituden der Abtastproben des elektrischen Analogsignals darstellen. In einer Weise, die einem
Transversalfilter, wie es in Analog-Filtersystemen vei wendet wird, sinngemäß entspricht, werden die die
Abtastproben-Amplituden darstellenden elektrischen Binärzahlsignale mit Bewertungsziffern multipliziert,
die in einem Speicher gespeichert sind und die sinngemäß den Anzapfungsbewertungen eines Transversalfilters
in einem Analogsystem entsprechen. Für jede am Eingang des Digitalfilters dargebotene
Abtastprobe wird ein elektrisches Binärzahl-Ausgangssignal erzeugt. Dieses elektrische Binärzahl-Ausgangs=
signal weist eine Amplitude auf, die durch die Summation der Produkte bestimmt ist, die durch die
Multiplikation vorhergehender Abtastprobenwerte mit den in dem Speicher gespeicherten Bewertungsziffern
erzeugt wurden.
Bei einem digitalen Filter der vorstehend beschriebenen Art wird die Filteroperation unter Verwendung
einer vorgegebenen Anzahl von elektrischen Binärzahl-
Eingangssignalen durchgeführt, die Abtastproben des elektrischen Analogsignals darstellen. Üblicherweise
werden diese Binärzahl-Abtastprobenwerte in einem Schieberegister gespeichert, dessen Inhalt durch die
Einführung einer neuen Abtastprobe erneuert wird, wenn diese am Fütereingang erscheint Wenn der neue
Abtastprobenwert in das Schieberegister eingeführt wird, wird der äJteste der gespeicherten Abtastprobenwerte gelöscht Bei einem eine lineare Phasenverschiebung
aufweisenden Digitalfilter sind die in dem Speicher gespeicherten Bewertungsziffern notwendigerweise
symmetrisch um einen Mittelwert, wenn eine ungerade Anzahl von Bewertungsziffern verwendet wird. Wenn
eine geradzahlige Anzahl von Bewertungsziffern verwendet wird, sind diese symmetrisch in der Hinsicht,
daß für jede Bewertungsziffer eine zweite und entsprechende Bewertungsziffer existiert, die von dem
Digitalfilter verwendet wird. Die Symmetrie der Bewertungsziffern kann geradzahlig oder ungeradzahlig
sein. Für eine geradzahlige Symmetrie existiert für jede Bewertungsziffer h=f(A) eine entsprechende
Bewertungsziffer h=f(—A). Für eine ungeradzahlige
Symmetrie existiert für jede Bewertungsziffer h =f(-A) eine entsprechende Bewertungsziffer — h=f(—A).
Der Erfindung liegt die Aufgabe zugrunde, ein digitales Faltungsfilter der eingangs genannten Art zu
schaffen, bei der die Anzahl der Multiplikationen von elektrischen Binärzahlsignalen verringert ist, so daß
entweder die Anzahl der in der elektronische Schaltung erforderlichen Multiplizierer oder die erforderliche
Rechenzeit verringert wird. Auf diese Weise soll der Umfang der elektronischen Schaltungen sowie der
Betriebsleistungsbedarf des elektronischen Systems verringert werden, und gleichzeitig soll die Anzahl der
Filter-Bewertungsziffern, die in dem Filter-Speicher gespeichert werden müssen, oder die Anzahl der
Logik-Steuerelemente verringert werden, die zur Auswahl der Bewertungsziffern erforderlich sind.
Diese Aufgabe wird durch die im Patentanspruch 1 angegebene Erfindung gelöst.
Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.
Erfindungsgemäß wird ein digitales Faltungsfilter zum Filtern dner Serie von elektrischen Binärzahl-Signalen
geschaffen, das die Symmetrie der Bewertungsziffern in einem digitalen einen linearen Phasengang
aufweisenden Faltungsfilter verwendet. Durch die erfindungsgemäße Ausge-Zaltung des digitalen Faitungsfilters
kann die Anzahl der Multiplikationen von elektrischen .Sinärzahl-Signalen, wie sie bei bekannten
Faltungsfiltern erforderlich war, verringert werden, so daß entweder die erforderliche Anzahl der Multiplizierer
der elektronischen Schaltung oder die erforderliche Berechnungszeit verringert wird. Weiterhin werden
durch die erfind* :r;gsgemäße Ausgestaltung die Anforderungen
an die elektronischen Schaltkreise verringert und der Leistungsbedarf des elektronischen Systems
wird verkleinert. Schließlich kann die Anzahl der Filier-Bewertungsziffern, die in dem Filterspeicher
gespeichert werden müssen, verringert werden, oder es kann die Anzahl der logischen Steuerelemente verringert
werden, die dazu benötigt werden, die Bewertungsziffern auszuwählen.
Jedes in dem digitalen Faltungsfilter gefilterte elektrische Binärzahl-Sigrv·,! stellt die Größe einer
Abtastprobe eines elektrischen Analogsignals dar, das mit einer vorgegebenen Frequenz abgetastet wird. Das
digitale Faltungsfilter umfaßt ein Vorwärts-Rückwärts
Schieberegister mit einer Eingangsstufe, der die Serie von elektrischen Binärzahlsignalen zugeführt wird, und
mit einer Ausgangsstufe, die mit der Eingangsstufe gekoppelt ist, um ein Verschieben der elektrischen
Binärzahlsignale von der Eingangsstufe zur Ausgangsstufe zu ermöglichen. Ein zweites Teilregister ist mit
einer Eingangsstufe mit der Ausgangsstufe des Vorwärts-Rückwärts-Schieberegisters
gekoppelt, um ein Verschieben der elektrischen Binärzahl-Signale in der
Ausgangsstufe des Vorwärts-Rückwärts-Schieberegisters in Richtung auf oder in die Eingangsstufe des
zweiten Teilregisters zu ermöglichen. Die Ausgangsstufe des zweiten Teilregisters ist mit seiner Eingangsstufe
gekoppelt um ein Verschieben der elektrischen Binärzahl-Signale in der Ausgangsstufe des zweiten
Teilregisters in Richtung auf oder in die Eingangsstufe dieses zweiten Teilregisters zu ermöglichen. Es sind
Einrichtungen vorgesehen, die ein elektrisches Binärzahl-Signa! in der Eingangsstufe des v'orwärts-Rückwärts-Schieberegisters
mit einem elektrischen Binärzahl-Signal in der Ausgangsstufe des zweiten Teilregisters
kombinieren.
Die Stufen des Vorwärts-Rückwärts-Schiebercgisters
und des zweiten Teilregisters werden fortschreitend durch die elektrischen Binärzahlsignale gefüllt, die
Abtastproben-Größen darstellen, und die seriell der Eingangsstufe des Vorwärts- Rückwäits- Schieberegisters
zugeführt werden. Obwohl die Filterung der Einfangs-Abtastprobensignale unmittelbar erfolgt, sind
die verschiedenen Stufen der Schieberegister erst dann mit Abtastproben-Größen darstellenden elektrischen
Binärzahl-Signaien gefüllt, wenn eine Anzahl von Abtastproben, die gleich der Anzahl der verwendeten
Registerstufen ist, am Eingang des Vorwärts-Rückwärts-Schiebereigsters
erschienen ist. Sobald dies eingetreten ist, bewirkt jedes einen Abtastwert darstellende
Binärzahl-Eingangssignal, das dem Eingang des Vorwärts-Rückwärts-Schieberegisters zugeführt wird,
daß aüe gespeicherten elektrischen Binärzahl-Signale in ein benachbartes Register verschoben werden und daß
das elektrische Binärzahl-Signal in der Ausgangsstufe des zweiten Teilregisters gelöscht wird.
Während des Zeitintervalls zwischen dem Auftreten aufeinanderfolgender Abtastprobenamplituden darstellender
elektrischer Binärzahsignale, die an der Eingangsstufe des Vorwärts-Rückwärts-Schiebregisters
erscheinen, werden die in dem Schieberegister gespeicherten elektrischen Binärzahl-Signale in einer fortschreitend
umlaufenden Weise verschoben. Jedes in der Eingangsstufe des Vorwärts-Rückwärts-Schieberegisters
erscheinende elektrische Binärzahl-Signal wird mit den. elektrischen Binärzahl-Signal kombiniert, das
gleichzeitig in der Ausgangsstufe des zweiten Teilrefcisters auftritt.
Diest arithmetische Kombination wird für jede Verschiebung der Register gebildet und das resultierende
elektrische Binä-iahl-Signal, das nach jeder Verschiebung
auftritt, wird mit einer von einem Speicher ausgewählten Bewertungsziffer multipliziert, ledes
elektrische Binärzahl-Signal wird sooft in de'! Registern
verschoben, wie es benötigt, damit es zu seiner ursprünglichen Stufe zurückkehrt, während die Produkte,
die durch jede Multplikation einer Bewertungsziffer und eines resultierenden elektrischen Binärzahlsignals
von der Kombinationsschaltung summiert werden, um am Ende der Faltung eine Ausgangsamplitude zu
erzeugen, die gleich der Summe der Produkte ist. Wenn
eine zentrale Bewertungsziffer verwendet wird, kann ein diese zentrale Bewertungsziffer verwendendes
Produkt mit den anderen Produkten zu irgendeinem Zeitpunkt zwischen dem Auftreten der aufeinanderfolgenden
Abtastprobenwerte an der Eingangsstufe des Vorwärts-Rückwärts-Schieberegisters summiert werden.
Die Erfindung wird im folgenden anhand von in der Zeichnung dargestellten Ausführungsbeispielen noch
näher erläutert.
In der Zeichnung zeigt
K i g. I ein schematischcs Schaltbild eines bekannten
Faltungsfilters.
l·' i g. 2 ein elektrisches Schaltbild einer Ausführungsform des digitalen, eine lineare Phasenverschiebung
aufweisenden Faltungsfilters,
F i g. 3 ein elektrisches Schaltbild eines Vorwärts-RücKwärts-Schieberegister,
Wähigauers und zweiten Teilregisters. wie sie in Blockschaltbildform in Fig. 2
dargestellt sind.
F i g. 4 ein ausführliches Schaltbild einer bevorzugten Ausführungsform eines Vorwärts-Rückwärts-Schieberegisters.
das weniger ausführlich in den Fig. 2 und 3 gezeigt ist,
Fig. 5 ein ausführliches elektrisches Schaltbild eines
■τι Handel erhältlichen Vorwärts-Schiebregisters mit
einem Wählgatter als integralen Teil hiervnn
Ein Blockschaltbild eines bekannten digitalen Faltungsfilters ist in F i g. 1 dargestellt. Dieses allgemein mit
der Bezugsziffer 10 bezeichnete Faltungsfilter weist einen Eingang 12 auf, dem elektrische Binärzahl-Signale
zugeführt werden, die die Amplituden von Abtastproben eines elektrischen Analogsignals darstellen. Diese
Abtastproben ä werden dem Eingang 12 seriell zugeführt, d. h. unter bestimmten Zeitabständen, und
zwar auf Grund der Abtastung des Analogsignals mit einer vorgegebenen Frequenz.
Der Eingang 12 ist mit einem Wählgatter 14 verbunden, das einen zweiten Eingang 16 aufweist, dem
Signale von der Ausgangsstufe xm eines typischerweise
nur in einer Richtung betriebenen Schieberegisters 18
zugeführt werden. Die Ausgangsstufe xm ist mit ihrer
Ausgangsleitung 20 weiterhin mit einem Multiplizierer 22 verbunden. Das Schieberegister 18 weist (m+ I)StU-fen
auf, die mit xo bis xm bezeichnet sind und elektrische
Binärzahl-Signale in jeder dieser Stufen können fortschreitend von links nach rechts gemäß Fig. 1
verschoben werden.
Ein zweites Schieberegister 24 weist Stufen hm bis h0
auf, und zwar wicierum insgesamt (m + 1 )Stufen. Der
Ausgang 26 der Stufe ha ist mit dem Multiplizierer 22
verbunden und liefert weiterhin einen Eingang 28 an die Stufe hm.
Die Schaltung gem. F i g. 1 ist eine digitale Schaltungsausführung
eines Faltungsfilters, die die durch die folgende Gleichung festgelegten Berechnungen ausführt:
worin y\ die Ausgangsabtastprobe ist, die (m+\)
vergangenen Abtastproben der Eingangsabtastproben χ entspricht. Für jede neue Abtastprobe χ wird ein neuer
entsprechender Wert yt mit der Schaltung nach Fi g. 1
unter Verwendung des Summierverfahrens berechnet, das durch die oben angegebene Gleichung (1) festgelegt
ist.
In der Schaltung nach Fig. I sei angenommen, daß
jede der Stufen xn bis xm des Schieberegisters 18 ein
elektrisches Binärzahl-Signal enthält, das einer vorhergehenden Abtastprobe χ des zu filternden Einganges
entspricht. Die Eingangsabtastproben χ treten zunächst in die xo-Eingangsstufe ein und werden auf Grund der
Zuführung von Taktimpulsen CPan das Schieberegister
18 fortschreitend von einer Stufe zur nächsten links nach rechts verschoben. Während des lnter"3Üs
zwischen dem Auftreten von EingangsabtasiproDcii am
Eingang 12 des Wählgatters 14 ist das Wählgatter derari geschaltet, daß sein Eingang 16 mit der Eingangsstufe xn
des Schieberegisters 18 verbunden is!. Taktimpuls»1 O*
werden an der Leitung 30 an beide Schieberegister 18 und 24 zugeführt. Eiin erster Taktimpuls bewirkt, daß die
elektrischen Binärzahl-Signale in den Stufen xmund Λοίπ
den Multiplizierer 22 verschrhrn werden, um ...ι
Produkt xmho zu erzeugen. Zu diesem Zeitpunkt wird das
von der vm-Stufe des Schieberegisters 18 zum Multiplizierer verschobene elektrische Binärzahlsignal
über die hingangsleitung 16 und das Wählgatter 14 zur
Xo-Stufe verschoben und das sich vorher in der *0-Stufe
befindliche elektrische Binarzahlsignal wird zur χ,-Stufe
verschoben. Weiterhin wird das elektrische Binärzahlsignal, das sich in der Stufe xm \ befand, in die Stufe xm
verschoben. In aimiicher Weise wird das ein» Filterbewertui.&sziffer
darstellende elektrische Binärzahlsignal in der Λο-Stufe in den Multiplizierer 22 und über
den Eingang 28 in die /)m-Stufe verschoben, und zwar
nach der Verschiebung des voriie- Ir der Am-Stufe
befindlichen elektrischen Binärzahl-Signals in die /im_i-Stufe.
Aufeinanderfolgend der Leitung 30 zugeführte Taktimpulse ergeben eine Verschiebung der elektrischen
Binärzahi-Signale von links nach rechts in den Registern 18 und 24. Entsprechend erzeugt der
Multiplizierer die Produkte Λβ*—. htxm j . . . msw Für
jeden Taktimpuls an der Leitung 30 wird ein derartiges Produkt in dem Multiplizierer 22 gebildet und als ein
Eingang 32 einem Addierer 34 zugeführt. Der Addierer 34 weist eine Rückfühningsleitung 36 auf, die mit dem
Ausgang 38 verbunden ist, so daß der Addierer als Akkumulator wirkt, um die Summe der Produkte zu
speichern, die am Ausgang 32 des Multiplizierers 22 erscheinen. Die Produkte werden akkumuliert, bis das
elektrische Binärzahl-Signal xm das ursprünglich in der
xm-Stufe des Schieberegisters 18 gespeichert war, die Afo-Stufe durchlaufen hat und zur Xm-Stufe zurückgekehrt
ist. In gleicher Weise wurde dann das elektrische Binärzahl-Signal Zi0, das zu Anfang in der Λβ-Stuft des
Schieberegisters 24 gespeichert war, durch die /im-Stufe
hindurch verschoben und zur Stufe Zi0 zurückgeführt.
Die Bewertungsziffern in dem Register 24 stehen dann zur erneuten Verwendung zur Verfügung. Die Ausgangsabtastprobe
yk, die an der Ausgangsleitung 38 des Addierers 34 erscheint, ist ein elektrisches Binärzahl-Signal,
das den Wert einer einzigen Ausgangsabtastprobe von dem Faltungsfilter 10 darstellt und (m+\)
vorhergehenden Abtastproben des Einganges χ entspricht.
Bei einem eine lineare Phasenverschiebung aufweisenden Faltungsfilter sind die Bewertungsziffern in dem
Schieberegister 24 symmetrisch. Für eine ungeradzahlige Symmetrie ist m eine gerade Zahl und das
Schieberegister 24 weist (Vn+ 1) Stufen auf. Die mittlere Stufe würde mit hmn bezeichnet und würde typischerweise
eine Bewertungsziffer von 1 aufweisen. Die Bewertungsziffern in den der mittleren Stufe benach-
harten Stufen würden gleich sein und die Bewertungsziffer
in der zweiten Stufe nach links von der mittleren Stufe würde die gleiche sein wie die Bewertungsziffer in
der zweiten Stufe nach rechts von der mittleren Stufe usw. Daher ist es möglich, erfindungsgemäß die An/.ahl
der Multiplikationen dadurch zu verringern, daß die anfängi'.Ji in den Stufen .v(l und x„, befindlichen
elektrischen Binärzahlsignale durch Addition oder Subtraktion miteinander kombiniert werden und daß
das Ergebnis mit der Bewertungsziffcr hu imiltiplizicrt
wird, um ein erstes Produkt /u erzeugen, woninf durch
Kombination der elektrischen Binärzahlsignale vi und
\„ ] und durch Multiplikation des Ergebnisses mil Λι ein
• ·■■ _dlcs Produkt er/cugt wird, usw.. wob. i diese
Produkte in dem Addierer 34 summiert werden, um den
Abtastprobenwert )\ als Filterausgang zu gewinnen.
Nachdem eine Abtastprobe yt, gebildet wurdu, wird
Nachdem eine Abtastprobe yt, gebildet wurdu, wird
.W - hm:2.\m, f
ηυυΐιιιι
üliu Ci(I ilcüc.->
eier -1 ΐ.Ά l
Rnarzahl-Eingangssignal erscheint am Eingang 1,? des
Wahlgatterv rlas dieses Eingangssignal der xo-Stufe :n
zuführt, um in uiese ein neues elektrisches Binärzahl-Signal
einzugeben. Das vorher in der Ausgangsstufe x„, gespeicherte elektrische Binärzahlsignal wird vernichtet,
und eine neue Abtastprobe >·» wird durch die
vorstehend beschriebene Faltungstechnik erzeugt ■,
Erfindungsgemäß wird ein digitales eine lineare Phasenverschiebung aufweisendes Faltungsfilter geschaffen,
um elektrische Binärzahlsignale y\ zu bestimmen,
die (m+\) vorhergehenden Abtastproben eines elektri .jhen Binärzahlsignals entsprechen, das Abtast- ι,
proben eines elektrischen Analogsignals darstellt. Die Signale _y* werden unter Verwendung entweder einer
ungeradzahligen oder geradzahligen Anzahl von Filter-Bewertungsziffern mit einer entwder geraden oder
ungeraden Symmetrie der Bewertungsz-iffern entspre- r.
chend der folgenden Gleichungen berechnet:
Für eine gerade Zahl von Bewertungsziffern fm ungerade) und eine geradzahlige Symmetrie gilt:
Σ'M-V1 + .Y11
(2)
Für eine gerade Zahl von Bewertungsziff^rn (m
ungerade) und eine ungeradzahlige Symmetrie gilt:
'M-V1 - A
(3)
(4)
Für eine ungerade Anzahl von Bewertungsziffern (m gerade) und eine geradzahlige Symmetrie gilt:
V1 = /im a A"m , +Σ'Μ-V, + Xm-i) (5)
I)
Für eine ungerade Anzahl von Bewertungsziffern (m gerade) und eine ungeradzahlige Symmetrie gilt:
>\ = hm2Xm2 +2>,(.Y, = Xm-i) (6)
Die schematisch in Fig. 2 dargestellte Schaltung kann die elektronischen digitalen Berechnungen durchführen,
die durch die vorstehenden Gleichungen 2, 3 und 4 festgelegt sind, und sie kann in einfache- Weise in der
nachfolgend beschriebenen Weise abgeänder' werden, daß sie die digitalen Berechnungen durchführt, die durch
die Gleichungen 5.6 und 7 festgelegt sind.
Bei der in F i g. 2 dargestellten Ausführungsform der Schaltung werden Abtastproben eines elektrischen
Analogsignals darstellende elektrische Binärzahl-Signale an einem Eingang 42 einem Vorwärts-Rückwärts-.jCiiicuci~c£iSict"
44 il'iii cificiVi .}'icüci"cing<ii~ig C ι L
zugeführt. Das Schieberegister 44 weist Stufen A0 bis X(m- ι)/? auf. (ede dieser Stufen speichert eine vorhergehende
Abtastprobe eines elektrischen Binärzahlsignals λ, wobei die Stufe AO den letzten oder neuesten
Abtastprobenwert ν speichert und die Stufe X(m-1>,: die
(m- l)/2te vergangene Abtastprobe der Abtastprobe \ speichert. Das der Steuerleitung zugeführte Signal
bestimmt, ob die in den Stufen gespeicherten elektrischen Binärzahlsignale von links nach rechis oder von
rechts nach links verschoben werden. Wenn das Vorwärts-Rückwärts-Schieberegister 44 eine Verschiebung
von rechts nach links ausführt, werden die fortschreitend aus der X0-Stufe herausverschobenen
elektrischen Binärzahlsignale über die Leitung 48 zur Stufe X(m- i)/2 verschoben, um die gespeicherten Zahlen
in Umlauf zu bringen oder zu falten. Weiterhin werden sie während dieser Verschiebungsvorgänge einem
Addierer-Subtrahierer 58 als Eingangssignal A zugeführt. Wenn das Vorwärts-Rückwärts-Schieberegister
44 einen Schiebevorgang von links nach rechts ausführt, tritt ein neuer Abtastprobenwert χ in die Λο-Stufe ein
und das in der A^m-i^-Stufe gespeicherte elektrische
Binärzahlsignal wird aus dem Register 44 über die Leitung 46 und in ein Wählgatter 50 verschoben. Das
Wählgatter 50 weist eine Steuerleitung CTL und eine Ausgangsleitung 52 auf. Die Ausgangsleitung 52 ist
während der Verschiebung von links nach rechts in dem Vorwärts-Rückwärts-Schieberegister 44 mit der Leitung
46 verbunden und das elektrische Binärzahl-Signal wird daher in die X(m± ι)/2-Eingangsstufe eines vorzugsweise
nur in einer Richtung betriebenen zweiten Teilregisters 54 verschoben.
Dieses zweite Teilregister 54 weist Stufen X(m>
\yi bis Xm sowie eine Ausgangsleitung 56 auf, die mit der
A"m-Stufe und mit einem zweiten Eingang der Addier-/
Subtrahierschaltung 58 verbunden ist. An diesem Eingang erscheinen elektrische Binärzahl-Signale B.
Die Addier-ZSubtrahierschaltung 58 weist einen Ausgang 60 auf, der einen Eingang für einen
Multiplizierer 62 bildet. Ein Adressenzähler &*, der
durch Taktimpulse CP gesteuert wird, erzeugt eine Ausgangsadresse an der Leitung 66. die einem
programmierbaren Festwertspeicher 68 für die Bewertungsziffern zugeführt wird. Die Bewertungsziffer h an
der Ausgangsleitung 70 des Speichers 68 bildet einen zweiten Eingang für den Multiplizierer 62. Die von dem
Multiplizierer 62 erzeugten Produkte werden über eine Ausgangsleitung 72 einem Addierer 74 zugeführt, der
einen Ausgang 76 aufweist, an dem die elektrischen Binärzahl-Signale ka erscheinen. Eine Leitung 78
verbindet die Ausgangsleitung 76 mit einem Eingang des Addierers 74, so daß der Addierer 74 als
Akkumulator geschaltet ist, der jede Ausgangsbinärzah! an der Leitung 76 mit den elektrischen Binärzahl-Signalen
summiert, die in seinem Eingang 72 auftreten. Am Ende einer Brechnung eines Abtastprobenwertes y*
wird der Addier^ ■■ 74 gelöscht oder zurückgesetzt.
In der folgenden Beschreibung der Betriebsweise der Ausfiihrungsform der Schaltung nach F i g. 2 wird
angenommen, daß die Schaltung die durch die Gleichung (2) festgelegten digitalen Berechnungen
durchführt und daß die Addier-/Subtrahierschaltung 58 so geschaltet ist, daß sie die elektrischen Binärzahl-Signale
A und B in einem arithmetischen Additionsvorgang kombiniert. Weiterhin ist angenommen, daß
zumindest (m+\) vorhergehende Abtastproben des Signals χ aufgetreten sind, so daß alle Stufen des
Vorwärts-Rückwärts-Schieberegisters 44 und des in einer Richtung betriebenen zweiten Teilregisters 54
elektrische Binärzahl-Signal enthalten.
Bei Auftreten einer neuen Abtastprobe χ an der Leitung 42 wird diese Abtastprobe in die ΛΌ-Stufe des
Vorwärts-Rückwärts-Schieberegisters 44 eingeführt und alle vorher in diesem Register gespeicherten
elektrischen Binärzahl-Signale werden von links nach rechts verschoben. Das vorher in der A}m_ iy2-Stufe
gespeicherte elektrische Binärzahl-Signal wird in die Afm+iyrStufe des zweiten Teilregisters 54 verschoben.
Das vorher in der AVStufe des Teilregisters 54 gespeicherte elektrische Binärzahl-Signal wird vernichtet.
Nach dieser Eingabe einer neuen Abtastprobe in das Vorwärts-Rückwärts-Schieberegister 44 und der Verschiebung
der vorhergehenden Signale von links nach rechts und während des Intervalls zwischen dieser
neuen Abtastprobe und der nächsten Abtastprobe wird das Signal an den Steuerleitungen CTL so geändert, daß
der Ausgang 52 des V/ählgatters 50 mit der Leitung 56 verbunden ist und das Vorwärts-Rückwärts-Schieberegisier
44 so eingestellt ist, daß es von rechts nach links verschiebt. Jeder den Schieberegistern 44 und 45
zugeführte Taktimpuls CP bewirkt eine Verschiebung, die die Summation und Multiplikation gemäß der
vorstehenden Gleichung (2) durchführt !n dieser Hinsicht bezeichnen die Indizes für die Symbole h und χ
in der Gleichung (2) den Binärzahl-Signalinhalt, der mit den entsprechenden Indizes bezeichneten Stufen der
Schieberegister 44 und 54 zu dem Zeitpunkt unmittelbar nach der Eingabe eines neuen Abtastprobenwertes χ
von der Leitung 12 in das Vorwärts-Rück wärts-Schieberegister 44. Wenn das Vorwärts-Rückwärts-Schieberegister
44 so eingestellt ist, daß es von rechts nach links verschiebt, so ist das Register weiterhin so eingestellt,
daß es das Signal in der Stufe X0 in die Stufe X(m-\)i>
über die Leitung 48 verschiebt.
Wenn das Vorwärts-Rückwärts-Schieberegister so eingestellt ist, daß es von rechts nach links verschiebt, so
überträgt der nächste Taktimpuls das in der Stufe AO gespeicherte elektrische Binärzahlsignal in den Addierer
58 als Eingang A und das in der Stufe Xm
gespeicherte elektrische Binärzahlsignal wird als Eingang B dem Addierer 58 zugeführt An der Leitung 60
wird die Summe (Xo+Xm) erzeugt und als ein Eingang
dem Multiplizierer 62 zugeführt.
Das allgemein mit der Bezugsziffer 40 bezeichnete digitale Faltungsfilter kann eine Vielzahl von Ff.leroperaiionen
einfach dadurch durchführen, daß unterschiedliche Sätze- von Bewertungsziffern h verwendet werden.
die an der Au<,gangsleitiing 70 des Speichers 68
erscheinen. Der Satz von Bewertungsziffern h, die aus dem Speicher 68 ausgewählt werden, wird durch den
Adressenzähler 64 bestimmt. Die an der Ausgangsleitung 66 dieses Zählers nach der Eingabe einer neuen
Abtastprobe χ in das Schieberegister 44 auftretende Adresse ist eine Startadresse, die einem Satz von
Bewertungsziffern oder Konstanten Λ zugeordnet ist. Die Startadresse bestimmt die Bewertungsziffer ho, die
von dem Speicher ausgewählt wird und jeder darauffolgende dem Zähler 64 zugeführte Taktimpuls ändert die
an der Leitung 66 erscheinende Adresse und erzeugt Bewertungsziffern h\, h? usw. an der Ausgangsleitung 70
des Speichers.
Wenn die Summe (Xn + Xm) an der Ausgangsleitung 60 des Addierers 58 erscheint, die Bewertungsziffer Zj0
an der Leitung 70 und bildet einen zweiten Eingang für den Multiplizierer 62. Das Produkt ha (Xn+Xn.)
erscheint dann an der Ausgangsleitung 72 des Multiplizierers und wird in dem Addierer 74 akkumuliert.
Bei Auftreten des nächsten Taktimpulses C'Pwird das
Vorwärts-Rückwärts-Schieberegister 44 von rechts nach links verschoben und das in einer Richtung
betriebene Schieberegister wird von links nach rechts verschoben, so daß die Eingangssignale A und B des
Addierers jeweils ΑΊ und Xn,-1 sind. Diese Werte
werden kombiniert, um die Summe (X\ + Xm-\) zu erzeugen, die an der Ausgangsleitung 60 des Addierers
58 erscheint und in dem Multiplizierer 62 mit der Bewertungsziffer h\ multipliziert wird, die dem Speicher
68 entnommen wird. Das resultierende Produkt Λι(ΛΊ+ A'm-i) wird in dem Addierer 74 mit dem
vorhergehenden Produkt hn(X0 + Xm) akkumuliert. Der
Vorgang wird fortgesetzt, bis das Produkt h(m-iy2
(X(m-\)ii+X(m*ιV2) gebildet und mit den anderen
Produkten in dem Addierer 78 akkumuliert wird. Das Ergebnis ist ein Abtastprobenwert », ein gefilterter
elektrischer Binärzahl-Signalabtastprobenwert, der den (m+\) vorhergehenden Abtastproben der Eingangsabtastproben
.v entspricht und an der Ausgangsleitung 76 erscheint.
Wenn die Schaltung nach F i g. 2 als Faltungsfilter für eine ungerade Symmetrie der Bewertungsziffern verwendet
werden soll, wie dies in den Gleichungen 3, 4, 6 und 7 festgelegt ist, so kann die Addier-/Subtrahierschaltung
58 als Subtrahierschaltung verwendet werden. Weiterhin müssen, wenn die durch die Gleichungen (5),
(6) und (7) festgelegten Berechnungen digital durchgeführt werden sollen, Vorkehrungen in der Schaltung
getroffen werden, um den Ausdruck hmii in diesen
Gleichungen mit den Produkten zu summieren, die während der in den vorstehenden Absätzen beschriebenen
Faltungsschritten akkumuliert wurden. Zu diesem Zweck kann ein Satz von D-Flipflop-Schaltungen oder
anderen Speicherregistereinrichtungen in die Leitung 46 eingefügt werden, um das elektrische Binärzahl-Signal
Xm/2 zu speichern. Wenn die Bewertungsziffer hmn 1
ist, wie dies normalerweise der Fall ist, so ist kein
Multiplizierer erforderlich und das elektrische Binärzahl-Signal Xmii kann in dem Addierer 74 zu irgendeinem
Zeitpunkt während des Intervalls zwischen ankommenden Abtastprobenwerten χ akkumuliert
werden.
i_ r? : -. ι :_» _.:_ r.-.i i;nun, „i„u*.;^nun^ c~u~.i«u:m
111 1 1 J$. J 131 ClIl (1U31UI Il ULlll-3 Cli-IVll I3*-I11,3 Ot-lldl IL/IIU
der Verbindungen des Vorwärts- Rückwärts-Schieberegisters 44 und des zweiten Teilregisters 54 nach F i g. 2
gezeigt. Wie dies in F i g. 3 gezeigt ist, ist angenommen.
daß die elektrischen Binärzahl-Signale χ 10 Bit pro Abtastprotk· oder Wort aufweisen, so daß jede
Abtastprobe χ Bits aufweist, die die Potenzen von 2 von 2° bis 29 darstellen, die den Eingangsleitungjn der
Schaltung nach Fig. 3 zugeführt werden, die entsprechend
diener Potenzen bezeichnet sind und zusammen als Leitung 42 bezeichnet sind.
Jedes Bit der Eingangsabtastproben χ wird jeweils einem der Schieberegister 44a bis 44y zugeführt. Die
Ausgänge 46a bis 46/der Vorwärts-Rückv/ärts-Schiebe- ι
register 44a bis 44_/ werden den vorzugsweise in einer
Richtung betriebenen zweiten Teilregistern 44a bis 44_/
zugeführt, die jeweils aus einer Hälfte einer integrierten Schaltung vom Typ AM 9328 sein können, wobei diese
integrierte Schaltung zwei Schieberegister enthält und ι im Handel von der Fa. Advanced Micro Devices, Inc.,
Sunnyvale/California, erhältlich ist. Das Schieberegister vom Typ AM 9328 ist ein zweifaches 8-Bit-Schiebregister,
so daB iünf integrierte Schaltungen für die Wortlänge vi ;.i 10 Bit erforderlich sind.
In Fig.4 ist ein ausführliches Schaltbild eines
zweifachen 8-Bit-Vorwärts-Rückwärts-Schieberegisters dargestellt. Fünf dieser Zweifach-Vorwärts-Rückwärts-Schiebregister
sind für die gerätemäßige Ausführung gem. Fig. 3 erforderlich, wobei ein Zweifach-Schieberegister
für jeweils zwei Bits des Binärzahl-Eingangssignals 42 erforderlich ist. In Fig. 4 entsprechen
die Eingangs- und Ausgangsindizes a und b jeweils den Eingängen und Ausgängen der Schiebregister 44a und
44f>gemäß Fig. 3.
Wenn der Steuerleitung CTZ. eine logische 1 zugeführt wird, verschieben die Vorwärts Rückwärts-Schieberegister
von links nach rechts während bei Anlegen einer logischen 0 an die Steuerleitung CTi. eine
Verschiebung von rechts nach links erfolgt.
Die Flipflopschaltungen weisen einen Eingang Rl3
und einen Ausgang ROa auf. Bei Auftreten eines
Taktimpulses an dem CP-Eingang der Schieberegister wird ein an dem /?/3-Eingang auftretendes Datenbit in
eine RS-Flipflopschaltung AO3 eingegeben, und das
vorher hierin enthaltene Datenbit wird nach rechts verschoben, d. h. in das xia-F!ipflop. In gleicher Weise
wird ein Datenbit am /?//,-Eingang in das Xofc-Flipflop
eingegeben, und die Datenbits in den verschiedenen Flipflops werden nach rechts verschoben. Die Datenbits
in den xu und Ji^-Flipflop-Schaltungen werden jeweils
über Ausgangsleitungen RO3 und ROb den in einer
Richtung betriebenen zweiten Teilregistern 54a und 546 zugeführt. Diese Leitungen RO3 und ROb entsprechen
jeweils den Leitungen 46a und 466gemäß F i g. 3.
Wenn die Steuerleitung CTZ. auf einen logischen Nullzustand gebracht ist. werden die an den Ll3 und
Lh-Eingängen der Füpflopschaltungen xia und xib
auftretenden Datenbits in diese eingegeben und die vorher in diesen Flipflop-Schaltungen enthaltenen Bits
werden nach links verschoben. Die aus den Xoa und
Xoft-Flipflop-Schaltungen herausverschobenen Bits sind
jeweils die Datenbit-Eingänge, die an den Eingangsanschlüssen Ll3 und LIb erscheinen, und zwar auf Grund
der Verbindung der LO3- und /,/„-Anschlüsse über die
Leitung 48a und der Verbindung der LOb- und /./»,-Anschlüsse über die Leitung 48fc Daher werden
während der Verschiebung von rechts nach links die Datenbits von einem Ende eines Schieberegisters zum
anderen in Umlauf gebracht.
Die Vorwärts-Rückwärts-Schieberegister 44a bis 44/ können durch eine integrierte Schaltung vom Typ SN
74 198 der Fa. Texas Instruments ersetzt werden, tilt ein
e-Bit-Vorwärts-Rückwärts-Schieberegister ist. Diese im
Handel erhältliche integrierte Schaltung oder von anderen Herstellern zur Verfügung stehende äquivalente
Schaltungen weisen parallele Eingänge und Ausgänge auf, ein Merkmal, das bei der vorliegenden
gerätemäßigen Ausführung nicht erforderlich ist.
Bei den in einer Richtung betriebenen zweiten Teilregistern 54a bis 54_/bestimmt das Steuerleitungssignal
CTL, das den Eingängen Ds sowie den Betriebsarten-Steuereingängen MC der Vorwärts-Rückwärts-Schieberegister
44a bis 447 zugeführt wird, ob das am Ein?ai gsanschluß D\ oder am Eingangsanschluß L\
erscheinende Datenbit in die ΛΌ-Stufe des Schiebregisters
eingegeben wird. Wenn das Steuersignal CTL einen logischen 1-Zustand aufweist, wird das am
Eingang ZD1 erscheinende Datenbit in das Schiebregister
eingegeben. Wenn das Steuersignal CTL einen logischen Null-Zustand aufweist, so wird das an dem
/^-Eingang auftretende Datenbit in das Schieberegister
eingegeben.
Bezüglich der Vorwärts-Rückwärts-Schieberegister 44a bis 44/ werden die Datenbits des elektrischen
Signals A an der gemeinsamen Verbindung zwischen den Ll- und /.OAnschlüssen gewonnen. Die Datenbits
des elektrischen Signals B werden an der gemein.amen Verbindung der Q 7 und ^-Anschlüsse der zweiten
Teilregister 54a bis 54y abgenommen. Selbstverständlich werden die elektrischen Signale A und B als Eingänge
der Addier'/Subtrahierschaltung 58 zugeführt, in der die
Signale A und B kombiniert werden, wie dies durch die Berechnungen vorgeschrieben ist, die entsprechend der
Gleichungen (2) bis (7) durchgeführt werden.
HL-r/ii .i Hkitt Zeich nun nc η
Claims (2)
1. Digitales Faltungsfilter zum Filtern einer Serie von elektrischen Binärzahlsignalen, von denen jedes -,
die Amplitude einer Abtastprobe eines elektrischen Analogsignals darstellt, von dem mit vorgegebener
Frequenz Abtastproben genommen werden, die der Eingangsstufe eines Schieberegisters zugeführt, dem
Schieberegister entnommen und mit gespeicherten ι ο Bewertungsziffern multipliziert und nachfolgend
akkumuliert werden, dadurch gekennzeichnet, daß das Schieberegister in zwei Teilregister
aufgeteilt ist, von denen das erste als Vorwärts-Rückwärts-Schieberegister
(44) ausgebildet ist, des- ι;
sen Ausgangsstufe (X(m\yi) mit der Eingangsstufe
(Xo) gekoppelt ist, um das Verschieben eines elektrischen Binärzahlsignals in der Eingangsstuf? in
Richtung auf die oder in die Ausgangsstufe zu
ermöglichen, daß die Eingangsstufe (Xtm+w) des _>
<i zweiten Teilregisters (54) mit der Ausgangsstufe (X(m-\n) des Vorwärts-Rückwärts-Schieberegisters
(44) während der Zuführung der Abtastproben gekoppelt ist, um ein Verschieben eines elektrischen
Binärzahl-Signals in der Ausgangsstufe des Vor- 2r>
wärts-Rückwärts-Schieberegisttrs in Richtung auf die oder in die Eingangsstufe des zweiten Teilregisters
(54) zu ermöglichen, wobei die Ausgangsstufe (Xn,) des zweiten Teilregisters (54) mit seiner
Eingangsstufe (X(m+\y7) gekoppelt ist, um ein u>
Verschieben eines elektrischen Binärzahlsignals in der Ausgangsstufe des ..weitet Teilregisters (54) in
Richtung auf die ober ir. die Eingangsstufe dieses Teilregisters zu ermöglichen, daß V-inrichtungen (58)
zur Kombination des elektrischen Binärzahlsignals, π das sich zu einem bestimmten Zeitpunkt in der
Eingangsstufe des Vorwärts-Rück wärts-Schieberegisters(44) befindet, mit dem elektrischen Binärzahlsignal
vorgesehen sind, daß sich zum gleichen Zeitpunkt in der Ausgangsstufe des zweiten in
Teilregisters (54) befindet, und daß das Ausgangssignal der Kombinationseinrichtungen (58) einem
Eingang der Multiplikationseinrichtungen (62) zugeführt wird.
2. Digitales Faltungsfilter nach Anspruch 1, π dadurch gekennzeichnet, daß das zweite Teilregister
(54) eine Eingangsstufe und eine Ausgangsstufe aufweist und daß Koppeleinrichtungen (50) vorgesehen
sind, die bei Auftreten eines die Größe einer Abtastprobe des elektrischen Analogsignals darstel- vi
lenden elektrischen Binärzahlsignals eine Verschiebung eines elektrischen Binärzahlsignals von dem
Vorwärts-Rückwärts-Schieberegisters (54) in die Eingangsstufe des zweiten Teilregisters (54) bewirken
und die während des Intervalls zwischen v> aufeinanderfolgenden, die Größen von Abtastproben
des elektrischen Analogsignals darstellenden elektrischen Binärzahlsignalen eine Verschiebung
von elektrischen Binärzahlsignalen in den Stufen des zweiten Teilregisters (54) in einer Richtung von w>
deren Eingangsstufe zur Ausgangsstufe bewirken, wobei die elektrischen Binärzahlsignale in der
Ausgangsstufe des zweiten Teilregisters zur Eingangsstufe dieses Registers verschoben werden.
J. Digitales Faltungsfilter nacl. Anspruch 2, h>
dadurch gekennzeichnet, daß die Koppeleinrichtungen durch ein Wahlgatter (50) mit einem ersten
Eingang, der direkt oder indirekt mit der Ausgangsstufe des Vorwärts-Rückwärts-Schieberegisters (44)
verbunden ist, mit einem zweiten Eingang, der mit der Ausgangsstufe des zweiten Teilregisters (54)
verbunden ist und mit einem Ausgang gebildet ist, der mit der Eingangsstufe des zweiten Teilregisters
(54) verbunden ist, und daß entweder der erste Eingang oder der zweite Eingang mit dem Ausgang
des Wählgatters (50) verbunden ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US05/591,229 US3980873A (en) | 1975-06-27 | 1975-06-27 | Digital convolutional filter |
Publications (3)
Publication Number | Publication Date |
---|---|
DE2628473A1 DE2628473A1 (de) | 1976-12-30 |
DE2628473B2 DE2628473B2 (de) | 1979-01-11 |
DE2628473C3 true DE2628473C3 (de) | 1979-09-06 |
Family
ID=24365627
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE2628473A Expired DE2628473C3 (de) | 1975-06-27 | 1976-06-25 | Digitales Faltungsfilter |
Country Status (6)
Country | Link |
---|---|
US (1) | US3980873A (de) |
JP (1) | JPS524144A (de) |
CA (1) | CA1057365A (de) |
DE (1) | DE2628473C3 (de) |
GB (1) | GB1534199A (de) |
NL (1) | NL7606990A (de) |
Families Citing this family (28)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2308143A1 (fr) * | 1975-04-16 | 1976-11-12 | Ibm France | Dispositif generateur de fonction de convolution discrete et filtre numerique incorporant ledit dispositif |
FR2331213A1 (fr) * | 1975-11-10 | 1977-06-03 | Ibm France | Filtre numerique |
GB1603993A (en) * | 1977-06-17 | 1981-12-02 | Texas Instruments Inc | Lattice filter for waveform or speech synthesis circuits using digital logic |
US4128890A (en) * | 1977-06-29 | 1978-12-05 | General Electric Company | Integrated arithmetic unit and digital networks using the unit |
US4161033A (en) * | 1977-12-22 | 1979-07-10 | Rca Corporation | Correlator/convolver using a second shift register to rotate sample values |
AU532103B2 (en) * | 1979-01-04 | 1983-09-15 | Australian Telecommunications Commission | Transversal filter |
NL7905332A (nl) * | 1979-07-09 | 1981-01-13 | Philips Nv | Decimerend, lineair phase, digital fir filter. |
US4309772A (en) * | 1980-01-24 | 1982-01-05 | Motorola, Inc. | Soft quantizer for FM radio binary digital signaling |
GB2075299B (en) * | 1980-04-22 | 1983-10-19 | Casio Computer Co Ltd | Digital filter device |
US4347580A (en) * | 1980-07-21 | 1982-08-31 | The United States Of America As Represented By The Secretary Of The Navy | Array convolver/correlator |
US4369499A (en) * | 1980-09-18 | 1983-01-18 | Codex Corporation | Linear phase digital filter |
EP0048475B1 (de) * | 1980-09-24 | 1986-01-22 | Kabushiki Kaisha Toshiba | Transversalentzerrer |
US4377793A (en) * | 1981-01-13 | 1983-03-22 | Communications Satellite Corporation | Digital adaptive finite impulse response filter with large number of coefficients |
DE3121310A1 (de) * | 1981-05-29 | 1982-12-16 | Robert Bosch Gmbh, 7000 Stuttgart | Digitales filter |
US4489393A (en) * | 1981-12-02 | 1984-12-18 | Trw Inc. | Monolithic discrete-time digital convolution circuit |
US4727505A (en) * | 1984-03-29 | 1988-02-23 | Kabushiki Kaisha Toshiba | Convolution arithmetic circuit for digital signal processing |
JP2650913B2 (ja) * | 1987-06-17 | 1997-09-10 | 松下電器産業株式会社 | ディジタルフィルタ回路 |
JP2639543B2 (ja) * | 1987-12-02 | 1997-08-13 | 日本ビクター株式会社 | デジタル・フィルタ装置 |
US4884232A (en) * | 1987-12-14 | 1989-11-28 | General Dynamics Corp., Pomona Div. | Parallel processing circuits for high speed calculation of the dot product of large dimensional vectors |
US4937774A (en) * | 1988-11-03 | 1990-06-26 | Harris Corporation | East image processing accelerator for real time image processing applications |
US5031132A (en) * | 1990-02-27 | 1991-07-09 | Analogic Corporation | Circuit for convolving a set of digital data |
US5151953A (en) * | 1990-12-10 | 1992-09-29 | Harris Corporation | Single chip 2-D convolver |
JP2840155B2 (ja) * | 1992-03-19 | 1998-12-24 | 富士通株式会社 | 等化方法 |
US5926580A (en) * | 1997-01-30 | 1999-07-20 | Hewlett-Packard Company | Convolution algorithm for efficient hardware implementation |
US6657950B1 (en) * | 1999-02-19 | 2003-12-02 | Cisco Technology, Inc. | Optimal filtering and upconversion in OFDM systems |
US6427158B1 (en) * | 2000-12-14 | 2002-07-30 | Texas Instruments Incorporated | FIR decimation filter and method |
US6718355B2 (en) * | 2001-02-05 | 2004-04-06 | Conexant Systems, Inc. | Systems and methods for a partial sum digital fir filter |
JP5587121B2 (ja) * | 2010-09-30 | 2014-09-10 | スナップトラック・インコーポレーテッド | 整合フィルタ回路及び整合フィルタリングを実行するための方法 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1140318A (en) * | 1966-06-10 | 1969-01-15 | Pan American Petroleum Corp | Recursion filter |
US3639848A (en) * | 1970-02-20 | 1972-02-01 | Electronic Communications | Transverse digital filter |
US3679882A (en) * | 1970-06-11 | 1972-07-25 | Ibm | Fourier digital filter or equalizer and method of operation therefor |
US3665171A (en) * | 1970-12-14 | 1972-05-23 | Bell Telephone Labor Inc | Nonrecursive digital filter apparatus employing delayedadd configuration |
US3732409A (en) * | 1972-03-20 | 1973-05-08 | Nasa | Counting digital filters |
JPS5528446B2 (de) * | 1972-12-29 | 1980-07-28 |
-
1975
- 1975-06-27 US US05/591,229 patent/US3980873A/en not_active Expired - Lifetime
-
1976
- 1976-03-22 CA CA248,528A patent/CA1057365A/en not_active Expired
- 1976-06-01 JP JP51062998A patent/JPS524144A/ja active Pending
- 1976-06-25 NL NL7606990A patent/NL7606990A/xx unknown
- 1976-06-25 DE DE2628473A patent/DE2628473C3/de not_active Expired
- 1976-06-28 GB GB26888/76A patent/GB1534199A/en not_active Expired
Also Published As
Publication number | Publication date |
---|---|
DE2628473A1 (de) | 1976-12-30 |
GB1534199A (en) | 1978-11-29 |
NL7606990A (nl) | 1976-12-29 |
CA1057365A (en) | 1979-06-26 |
JPS524144A (en) | 1977-01-13 |
US3980873A (en) | 1976-09-14 |
DE2628473B2 (de) | 1979-01-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE2628473C3 (de) | Digitales Faltungsfilter | |
DE2145404A1 (de) | Nichtrekursive Digitalfiltereinrichtung mit Verzögerungs- und Addier-Anordnung | |
DE1549476B2 (de) | Anordnung zur ausfuehrung von divisionen | |
DE19737639A1 (de) | Digitales Filter der Rekursiv-Bauart | |
DE2146982A1 (de) | Programmierbare digitale Filtereinrichtung | |
DE1169166B (de) | Modulí¬9 Pruefzahl-Rechner | |
DE2918692C2 (de) | Digitalfilter | |
DE2729912A1 (de) | Digitale signalverarbeitungsanordnung | |
DE3020767C2 (de) | Schaltungsanordnung zur Restklassen-Multiplikation | |
DE2644506A1 (de) | Rechner zur berechnung der diskreten fourier-transformierten | |
CH622113A5 (de) | ||
DE3447729C2 (de) | ||
DE2523625A1 (de) | Digitalfilter | |
DE2554562C3 (de) | Nichtrekursives Digitalfilter mit herabgesetzter Ausgangsabtastfrequenz | |
DE2451235A1 (de) | Schaltungsanordnung fuer ein digitales filter | |
DE2622561C2 (de) | Interpolierendes nichtrekursives Digitalfilter | |
DE3037276C2 (de) | Tonsynthesizer | |
DE3702697A1 (de) | Paritaetserzeugungsschaltung | |
DE3416536C2 (de) | ||
DE19637369C2 (de) | Digitaler Signalprozessor mit Multipliziereinrichtung und -Verfahren | |
DE2605495B2 (de) | Multiplikationsschaltung, insbesondere zum filtern von zeitmultiplexinformationen | |
DE2211376C3 (de) | Digitalfilter | |
DE19632246C1 (de) | Verfahren für eine Multiplikationsschaltung zur Multiplikation eines Multiplikanden und eines Multiplikators nach dem Booth-Verfahren in iterativen Schritten | |
EP0387507B1 (de) | Einrichtung zur Umwandlung der Abtastraten von Digitalsignalen | |
DE4036995C2 (de) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C3 | Grant after two publication steps (3rd publication) | ||
8339 | Ceased/non-payment of the annual fee |