DE2628473A1

DE2628473A1 - Digitales faltungsfilter

Info

Publication number: DE2628473A1
Application number: DE19762628473
Authority: DE
Inventors: Anthony Mattei
Original assignee: Aeronutronic Ford Corp
Current assignee: Space Systems Loral LLC
Priority date: 1975-06-27
Filing date: 1976-06-25
Publication date: 1976-12-30
Also published as: JPS524144A; DE2628473B2; NL7606990A; DE2628473C3; GB1534199A; CA1057365A; US3980873A

Description

Patentanwälte DiρI.-!»ig. Curt Wallach Dips.-Ing. 6ünther Koch Dipl.-Phys. Dr.Tino Haibach Dipl.-ing. Rainer Feldkamp

D-8000 München 2 · Kaufingerstraße 8 · Telefon (0 89) 24 02 75 · Telex 5 29 513 wakai d

Datum: 25. Juni 1976

Unser Zeichen: I5 469 - Fk/Ne

Aeronutronic Ford Corporation Philadelphia, Pennsylvania, USA

Digitales Faltungsfilter

Die Erfindung bezieht sich auf ein digitales, eine lineare Phasenverschiebung aufweisendes Faltungsfilter zur Filterung einer Serie von elektrischen Binärzahl-Signalen, wobei jedes elektrische Binärzahlsignal die Amplitude einer Abtastprobe eines elektrischen Analogsignals darstellt, das mit einer vorgegebenen Frequenz abgetastet wird.

Im allgemeinen benötigen alle elektronischen Nachrichtenübertragungssysteme das Filtern der in dem Nachrichtenübertragungssystem auftretenden elektrischen Schwingungsformen. Mit Ausnahme der Fälle, in denen es erwünscht ist, vorher eingeführte Verzerrungen eines Signals mit einem einen nichtlinearen Phasengang aufweisenden Filterentzerrer zu beseitigen, ist es allgemein erwünscht, ein ideales Filter zu schaffen, bei dem das elektrische Eingangssignal über den interessierenden Durchlaßbereich am Ausgang des Filters mit einer Amplitude erscheint, die konstant ist und mit einer Phasenverschiebung, die eine lineare Funktion des Frequ.enzinhaltes des elektrischen Eingangssignals ist. In der Praxis ist ein Filter, das das Eingangssignal nicht unter Erzeugung von Amplitudenverzerrungen

60985 3/0839 ·/·

dämpft, sehr schwierig, wenn nicht sogar überhaupt nicht zu erzielen. Ein Filter mit einer linearen Phasenverschiebung und in wünschenswerter Weise steilen Flanken an den oberen und unteren Grenzfrequenzen des Durchlaßbereiches kann jedoch erzielt werden.

Das in dem vorstehenden Absatz beschriebene ideale Filter kann sehr weitgehend in Form eines digitalen Faltungsfilters angenähert werden. Bei einem Filter dieser Art wird ein elektrisches Analogsignal mit einer vorgegebenen Frequenz abgetastet, um elektrische Binärzahl-SignaIe zu erzeugen, die die Amplituden der Abtastproben des elektrischen Analogsignals darstellen. In einer Weise, die einem Transversalfilter, wie es in Analog-Filtersystemen verwendet wird, sinngemäß entspricht, werden die die Äbtastproben-Amplituden darstellenden elektrischen Binärzahlsignale mit Bewertungsziffern multipliziert, die in einem Speicher gespeichert sind und die sinngemäß den Anzapfungsbewertungen eines Transversalfilters in einem Analogsystem entsprechen. Für jede am Eingang des Digitalfilters dargebotene Abtastprobe wird ein elektrisches Binärzahl-Ausgangssignal erzeugt. Dieses elektrische Binärzahl-Ausgangssignal weist eine Amplitude auf, die durch die Summation der Produkte bestimmt ist, die durch die Multiplikation vorhergehender Abtastprobenwerte mit den in dem Speicher gespeicherten Bewertungsziffern erzeugt wurden.

Bei einem digitalen Filter der vorstehend beschriebenen Art wird die Filteroperation unter Verwendung einer vorgegebenen Anzahl von elektrischen Binärzahl-Eingangssignalen durchgeführt, die Abtastproben des elektrischen Analogsignals darstellen. Üblicherweise werden diese Binärzahl-Abtastprobenwerte in einem Schieberegister gespeichert, dessen Inhalt durch die Einführung einer neuen Abtastprobe erneuert wird, wenn diese am Filtereingang erscheint. Wenn der neue Abtastprobenwert in das Schieberegister eingeführt wird, wird der älteste der gespeicherten Abtastprobenwerte gelöscht. Bei einem eine lineare

609853/0838 ./.

Phasenverschiebung aufweisenden Digitalfilter sind die in de^. Speicher gespeicherten Bewertungsziffern notwendigerweise symmetrisch um einen Mittelwert,wenn eine ungerade Anzahl νcn Bewertungsziffern verwendet wird. Wenn eine geradzahlige Anzahl von Bewertungsziffern verwendet wird, sindjdiese symmetrisch in der Hinsicht, daß für jede Bewertungsziffer eine zweite und entsprechende Bewertungsziffer existiert, die von dem Digitalfilter verwendet wird. Dis Symmetrie der Bewertungszifferr kann geradzahlig oder ungeradzahlig sein. Für eine geradzahlig■?. Symmetrie existiert für jede Bewertungsziffer h = f(A) eine entsprechende Bewertungsziffer h = f(-A) . Für eine ungeradzahj/.g Symmetrie existiert für jede Bewertungsziffer h = f(-A) eine entsprechende Bewertungsziffer - h = f(-A).

Der Erfindung liegt die Aufgabe zugrunde, ein digitales Faltungsfilter der eingangs genannten Art zu schaffen, bei der die Anzahl der Multiplikationen von elektrischen Binärzahlsignalen verringert ist, so daß entweder die Anzahl der in der elektronischen Schaltung erforderlichen Multiplizierer oder die erforderliche Rechenzeit verringert wird. Auf diese V/eise soll der Umfang der elektronischen Schaltungen sowie gsi-Betriebsleistungsbedarf des elektronischen Systems verringere werden und gleichzeitig soll die Anzahl der Filter-Bewertungsziffern, die in dem Filter-Speicher gespeichert werden müssen, oder die Anzahl der Logik-Steuerelemente verringert werden, di-= zur Auswahl der Bewertungsziffern erforderlich sind.

Diese Aufgabe wird durch die im Patentanspruch 1 angegebene Erfindung gelöst.

Weitere vorteilhafte Ausgestaltungen und Weiterbildungen der Erfindung ergeben sich aus den Unteransprüchen.

Erfindungsgemäß wird ein digitales Faltungsfilter zum Filtern einer Serie von elektrischen Binärzahl-Signalen geschaffen, das die Symmetrie der Bewertungsziffern f.n einem digitalen

609853/0838 ^#/j

<=inen linearen Phasengang aufweisenden Faltungsfilter verwendet. Durch die erfindungsgemäße Ausgestaltung des digitalen Faltungsfilters kann die Anzahl der Multiplikationen von elektrischen Binärzahl-Signalen, wie sie bei bekannten Faltungsfiltern erforderlich war, verringert werden, so daß entweder die erforderliche Anzahl der Multiplizierer der elektronischen Schaltung oder die erforderliche Berechnungszeit verringert '•-.rd. Weiterhin werden durch die erfindungsgemäße Ausgestaltung .ie Anforderungen an die elektronischen Schaltkreise verringert ■-Tit! der Leistungsbedarf des elektronischen Systems wird verkleinert. Schließlich kann die Anzahl der Filter-Bewertungssiffern, die in dem Filterspeicher gespeichert werden müssen, verringert werden oder es kann die Anzahl der logischen Steuerelemente verringert werden, die dazu benötigt werdsn, die Ee-•»ertungsziffern auszuwählen.

Jedes in dem digitalen Faltungsfilter gefilterte elektrische Binärzahl-Signal stellt die Größe einer Abtastprobe eines elektrischen Analogsignals dar, das mit einer vorgegebenen Frequenz 3': ge tastet wird. Das digitale Faltungsfilter umfaßt ein Vorwärts-R'v-kwärts-Schieberegister mit einer Eingangs stufe, der die Serie von elektrischen Binärzahlsignalen zugeführt wird, und mit einer Ausgangsstufe, die mit der Eingangsstufe gekoppelt i~5, um ein Verschieben der elektrischen Binärzahlsignale von j-sr Eingangsstufe zur Ausgangsstufe zu ermöglichen. Ein zweites Schieberegister ist mit einer Eingangsstufe mit der Ausgangsstufe des Vorwärts-Rückwärts-Schieberegisters gekoppelt, um ein Verschieben der elektrischen Binärzahl-Signale in der Ausgangsstufe des Vorwärts-Rückwärts-Schieberegisters in Richtung auf oder in die Eingangsstufe des zweiten Schieberegisters zw ermöglichen. Die Ausgangsstufe des zweiten Schieberegisters ist mit seiner Eingangsstufe gekoppelt, um ein Verschieben der elektrischen Binärzahl-Signale in der Ausgangsstufe des zweiten Schieberegisters in Richtung auf oder in die Eingangsstufe dieses zweiten Schieberegisters zu ermöglichen. Es sind Einrichtungen vergebenen, die ein elektrisches Binärzahl-Signal in der Eirigarj^-a.-fe des Vorwärts-Rückwärts-Schieberegisters

609853/0838

"^D~ 2G28473

mit einem elektrischen Binärzahl-Signal in der Ausgangsstufe des zweiten Schieberegisters kombinieren.

Die Stufen des Vorwärts-Rückwärts-Schieberegisters und des zweiten Schieberegisters werden fortschreitend durch die elektrischen Binärzahlsignale gefüllt, die Abtastproben-Größen darstellen, und die seriell der Eingangsstufe des Vorwärts-Rückwärts-Schieberegisters zugeführt werden. Obwohl die Filterung der Elngangs-Abtastprobensignale unmittelbar erfolgt, werden die verschiedenen Stufen der Schieberegister nicht mit Abtastproben-Größen darstellenden elektrischen Binärzahl-Signalen gefüllt, bis eine Anzahl von Abtastproben, die gleich der Anzahl der verwendeten Registerstufen ist, am Eingang des Vorwärts-Rückwärts-Schieberegisters erschienen ist. Sobald dies eingetreten ist, bewirkt jedes einen Abtastwert darstellende Binärzahl-Eingangssignal, das dem Eingang des Vorwärts-Rückwärts-Schieberegisters zugeführt wird, daß alle gespeicherten elektrischen Binärzahl-Signale in ein benachbartes Register verschoben werden und daß das elektrische Binärzahl-Signal in der Ausgangsstufe des zweiten Schieberegisters gelöscht wird.

Während des Zeitintervalls zwischen dem Auftreten aufeinanderfolgender Abtastprobenamplituden darstellender elektrischer Binärzahlsignale, die an der Eingangsstufe des Vorwärts-Rüekwärts-Schieberegisters erscheinen, werden die in dem Schieberegister gespeicherten elektronen Binärzahl-Signale in einer fortschreitend umlaufenden Weise verschoben. Jedes in der Eingangsstufe des Vorwärts-Rückwärts-Schieberegisters erscheinende elektrische Binärzahl-Signal wird mit dem elektrischen Binärzahl-Signal kombiniert, das gleichzeitig in der Ausgangsstufe des zweiten Schieberegisters auftritt.

Diese arithmetische Kombination wird für jede Verschiebung der Register gebildet und das resultierende elektrische Binärzahl-Signal, das nach jeder Verschiebung auftritt, wird mit

609853/0838 *^/#

"in-ir von einem Speicher ausgewählten Bewertungsziffer multipliziert. Jedes elektrische Binärzahl-Signal wird so oft in den Registern verschoben, wie es benötigt, damit es zu seiner ursprünglichen Stufe zurückkehrt, während die Produkte, die durch jede Multiplikation einer Bewertungsziffer und eines resultierenden elektrischen Binärzahlsignals von der Kombinationsschaltung summiert werden, um am Ende der Faltung eine Ausgangsamplitude zu erzeugen, die gleich der Summe der Produkte ist. Wenn eine zentrale Bewertungsziffer verwendet wird, kann ein diese zentrale Bewertungsziffer verwendendes Produkt mit den anderen Produkten zu irgendeinem Zeitpunkt zwischen dem Auftreten der aufeinanderfolgenden Abtastprobenwerte an der Eingangsstufe des Vorwärts-Rückwärts-Schieberegisters summiert werden.

Die Erfindung wird im folgenden anhand von in der Zeichnung dargestellten Ausführungsbeispielen noch näher erläutert.

In der Zeichnung zeigen:

Fig. 1 ein schematisches Schaltbild eines bekannten Faltungsfilters;

Fig. 2 ein elektrisches Schaltbild einer Ausführungsform des digitalen, eine lineare Phasenverschiebung aufweisenden Faltungsfilters gemäß der Erfindung;

Fig. J5 ein elektrisches Schaltbild eines Vorwärts-Rückwärts-Schieberegisters, Wählgatters und Vorwärtsschieberegisters, wie sie in Blockschaltbildform in Fig. 2 dargestellt sind;

Fig. 4 ein ausführliches Schaltbild einer bevorzugten Ausführungsform eines Vorwärts-Rückwärts-Schieberegisters, das weniger ausführlich in den Figg. 2 und 3 gezeigt ist;

609853/0838 ^#/*

Pig. 5 ein ausführliches elektrisches Schaltbild eine^ im Handel erhältlichen Vorwärts-Schieberegisterc mit einem Wählgatter als integralen Teil hiervon.

Digitale Faltungsfilter sind beispielsweise in den US-Patentschriften 2 98O 871, 3 315 171, 3 639 848 und J> 717 556 beschrieben.

Ein Blockschaltbild eines bekannten digitalen Faltungsfilter;! ist in Fig. 1 dargestellt. Dieses allgemein mit der Bezugs?-!,. :er 10 bezeichnete Faltungsfilter weist einen Eingang 12 auf, der elektrische Binärzahl-SignaIe zugeführt werden, die die Amplituden von Abtastproben eines elektrischen Analogsignals darstellen. Diese Abtastproben χ werden dem Eingang 12 seriell zugeführt, d.h. unter bestimmten Zeitabständen und zwar auf Grund der Abtastung des Analogsignals mit einer vorgegebenen Frequenz.

Der Eingang 12 ist mit einem Wählgatter Ik verbunden, das eil sn zweiten Eingang l6 aufweist, dem Signale von der Ausgangsstufe χ eines typischerweise nur in einer Richtung betriebenen Schieb·: registers l8 zugeführt werden. Die Ausgangsstufe χ ist mit ihrer Au'sgangsleitung 20 weiterhin mit einem Multiplizierer 22 verbunden. Das Schieberegister 18 weist (m + l)Stufen auf, d„:- mit Xq bis χ bezeichnet sind und elektrische Binärzahl-Sign^le in jeder dieser Stufen können fortschreitend von links nach rechts gemäß Fig. 1verschoben werden.

Ein zweites Schieberegister 24 weist Stufen h bis tu auf und zwar wiederum insgesamt (m + l)Stufen. Der Ausgang 26 der Stufe tu ist mit dem Multiplizierer 22 verbunden und liefert weite:.-hin einen Eingang 28 an die Stufe h .

Die Schaltung gem. Fig. 1 ist eine digitale Schaltungsausführung eines Faltungsfilters, 3ie die durch die folgende Gleichung festgelegten Berechnungen ausführt?

6 09853/0838

worin y, die Ausgangsabtastprobe ist, die (m + 1) vergangenen Abtastproben der Eingangsabtastproben χ entspricht. Für jede neue Abtastprobe χ wird ein neuer entsprechender Wert y^ mit der Schaltung nach Fig. 1 unter Verwendung des Summierverfahrens berechnet, das durch die oben angegebene Gleichung (1) restgelegt ist.

In der Schaltung nach Fig. 1 sei angenommen, daß jede der Stufen χ. bis χ des Schieberegisters 18 ein elektrisches Binärsahl-T; m

Signal enthält, das einer vorhergehenden Abtastprobe χ cl3s zu filternden Einganges entspricht. Die Eingangsabta„jproben χ treten zunächst in die x^-Eingangsstufe ein und werden auf ümnd der Zuführung von Taktimpulsen CP an das Schieberegister ic fortschreitend von einer Stufe zur nächsten van. links nach rechts verschoben. Während des Intervalls zwischen dem Auftreten -/cn Eingangsabtastproben am Eingang 12 des Wählgatters 14 ist d:.:s Wählgatter derart geschaltet, daß sein Eingang 16 mit der Lxngangsstufe X₀ des Schieberegisters 18 verbunden ist. Taktiiiipulse CP werden an der Leitung 30 an beide Schieberegister 18 und 24 zugeführt. Ein erster Taktimpuls bewirkt, daß die .Lüktrischen Binärzahl-Signale in den Stufen χ und h_ in den Multiplizierer 22 verschoben werden, um ein Produkt χ h zu erzeugen. Zu diesem Zeitpunkt wird das von der χ -Stufe des Schieberegisters 18 zum Multiplizierer verschobene elektrische Binärzahlsignal über die Eingangsleitung 16 und das Wählgatter 14 zur X₀-Stufe verschoben und das sich vorher in der x_-Stufe befindliche elektrische Binärzahlsignal wird zur x^-Stufe verschoben. Weiterhin wird das elektrische Binärzahlsignal, das sich in der Stufe X_1n-1 befand, in die Stufe χ verschoben. In ähnlicher Weise wird das eine Filterbewertungsziffer darstellende elektrische Binärzahlsignal in der hQ-Stufe in den Multiplizierer 22 und über den Eingang 28 in die h_m-Stufe verschoben und awar nach der Verschiebung des vorher in der h -

Stufe befind lislien elektrischen Binär zahl-Signals in die h »- ^SlAUe# 309853/0338 /

Aufeinanderfolgend der Leitung 30 zugeführte Taktimpulse ergeben eine Verschiebung der elektrischen Binärzahl-Signale von links nach rechts in den Registern 18 und 24. Entsprechend erzeugt der Multiplizierer die Produkte h_fix , h.x ₁,... usw. Für jeden Taktimpuls an der Leitung 30 wird ein derartiges Produkt in dem Multiplizierer 22 gebildet und als ein Eingang 32 einem Addierer 34 zugeführt. Der Addierer 34 weist eine RUckführungsleitung 36 auf, die mit dem Ausgang 38 verbunden ist, so daß der Addierer als Akkumulator wirkt, um die Summe der Produkte zu speichern, die am Ausgang 32 des Multiplizierers 22 erscheinen. Die Produkte werden akkumuliert, bis das elektrische Binärzahl-Signal χ , das ursprünglich in der χ -Stufe des Schieberegisters 18 gespeichert war, die x_Q-Stufe durchlaufen hat und zur χ -Stufe zurückgekehrt ist. In gleicher Weise wurde dann das elektrische Binärzahl-Signal h^, das zu Anfang in der h_-Stufe des Schieberegisters 24 gespeichert war,

durch die h -Stufe hindurch verschoben und zur Stufe h_n zurückm 0

geführt. Die Bewertungsziffern in dem Register 24 stehen dann zur erneuten Verwendung zur Verfügung. Die Ausgangsabtastprobe y, , die an der Ausgangsleitung 38 des Addierers 34 erscheint, ist ein elektrisches Binärzahl-Signal, das den Wert einer einzigen Ausgangsabtastprobe von dem Faltungsfilter 10 darstellt und (m + 1) vorhergehenden Abtastproben des Einganges χ entspricht.

Bei einem eine lineare Phasenverschiebung aufweisenden Faltungsfilter sind die Bewertungsziffern in dem Schieberegister 24 symmetrisch. Für eine ungeradzahlige Symmetrie ist m eine gerade Zahl und das Schieberegister 24 weist (m + 1) Stufen auf. Die mittlere Stufe würde mit h _/o bezeichnet und würde typischer-

m/ d

weise eine Bewertungsziffer von 1 aufweisen. Die Bewertungsziffern in den der mittleren Stufe benachbarten Stufen würden gleich sein und die Bewertungsziffer in der zweiten Stufe nach links von der mittleren Stufe würde die gleiche sein wie die Bewertungsziffer in der zweiten Stufe nach rechts von der mittleren Stufe usw.Daher ist es möglich, erfindungsgemäß die An-

6098 5 3/0838 ·/·

zahl der Multiplikationen dadurch zu verringern, daß die anfänglich in den Stufen x_ und χ befindlichen elektrischen

Om

Binärzahlsignale durch Addition oder Subtraktion miteinander kombiniert werden und daß das Ergebnis mit der Bewertungsζiffer h_ multipliziert wird, um ein erstes Produkt zu erzeugen, worauf durch Kombination der elektrischen Binärzahlsignale x- und χ ,

ι m- J-

und durch Multiplikation des Ergebnisses mit h, ein zweites Produkt erzeugt wird, usw., wobei diese Produkte in dem Addierer y\ summiert werden, um den Abtastprobenwert y, als Pilterausgang zu gewinnen.

Nachdem eine Abtastprobe y, gebildet wurde, wird der Addierer y\ gelöscht und ein neues elektrisches Binärzahl-Eingangssignal erscheint am Eingang 12 des Wählgatters, das dieses Eingangssignal der χ -Stufe zuführt, um in diese ein neues elektrisches Binärzahl-Signal einzugeben. Das vorher in der Ausgangsstufe χ gespeicherte elektrische Binärzahlsignal wird vernichtet und eine neue Abtastprobe y. wird durch die vorstehend beschriebene Faltungstechnik erzeugt.

Erfindungsgemäß wird ein digitales eine lineare Phasenverschiebung aufweisendes Faltungsfilter geschaffen, um elektrische Binärzahlsignale y. zu bestimmen, die (m + 1) vorhergehenden Abtastproben eines elektrischen Binärzahlsignals entsprechen, das Abtastproben eines elektrischen Analogsignals darstellt. Die Signale y_k werden unter Verwendung entweder einer ungeradzahligen oder geradzahligen Anzahl von Filter-Bewertungsziffern mit einer entweder geraden oder ungeraden Symmetrie der Bewertungsziffern entsprechend der folgenden Gleichungen berechnet:

Für eine gerade Zahl von Bewertungsziffern·(m ungerade) und eine geradzahlige Symmetrie gilt:
m-1

609853/0838

Für eine gerade Zahl von Bevjertungsziffern (m ungerade) und eine ungeradzahlige Symmetrie gilt:

m-1

i i = O

m-1

i «* 0

Für eine ungerade Anzahl von Bewertungsziffern (m gerade) und eine geradzahlige Symmetrie gilt:

m-1 2

= ^hm/2 ^Xm/2 ⁺ J^_ ^hi <^Xi ^{+ x} _m-i^} i = 0

Für eine ungerade Anzahl von Bewertungsziffern (m gerade) eine ungeradzahlige Symmetrie gilt:

m-1 2

^yk ^{= h}m/2 ^Xm/2 ⁺ )_ h_± (X₁ = X^₁) (6)

i = 0

m-1 2

^k - ^hm/2 ^Xm/2 ⁺

i = 0

Die schematisch in Fig. 2 dargestellte Schaltung kann die elektronischen digitalen Berechnungen durchführen, die durch die

·/ -609853/0838

vorstehenden Gleichungen 2, 3 und 4 festgelegt sind und sie kann in einfacher Weise in der nachfolgend beschriebenen Weise abgeändert werden, daß sie die digitalen Berechnungen durchführt, die durch die Gleichungen 5, 6 und7 festgelegt sind.

Bei der in Fig. 2 dargestellten Ausführungsform der Schaltung werden Abtastproben eines elektrischen Analogsignals darstellende elektrische Binärzahl-Signale an einem Eingang 42 einem Vorwärts-Rückwärts-Schieberegister 44 mit einem Steuereingang CTL zugeführt. Das Schieberegister 44 weist Stufen X_Q bis X/ _i)/2 auf. Jede dieser Stufen speichert eine vorhergehende Abtastprobe eines elektrischen Binärzahlsignals x, wobei die Stufe X₀ den letzten oder neuesten Abtastprobenwert χ speichert und die Stufe X/ _₁w₂ die (m - l)/2te vergangene Abtastprobe der Abtastprobe χ speichert. Das der Steuerleitung ztigeführte Signal bestimmt, ob die in den Stufen gespeicherten elektrischer: BinärzahlSignaIe von links nach rechts oder von rechts nach links verschoben werden. Wenn das Vorwärts-Rückwärts-Schieberegister 44 eine Verschiebung von rechts nach Unks ausführt, werden die fortschreitend aus der X~-Stufe herausverschobenen elektrischen Binärzahlsignale über die Leitung 48 zur Stufe X/ ,Wp verschoben, um die gespeicherten Zahlen in Umlauf zu bringen oder zu falten. Weiterhin werden sie während dieser Verschiebungsvorgänge einem Addierer-/Subtrahierer 58 als Eingangssignal A zugeführt. Wenn das Vorwärts-Rückwärts-Schieberegister 44 einen Schiebevorgang von links nach rechts ausführt, tritt ein neuer Abtastprobenwert χ in die X_-Stufe ein und das in der ^xf_m_i)/2"^^tui>e gespeicherte elektrische Binärzahlsignal wird aus dem Register 44 über die Leitung 46 und in ein Wählgatter 50 verschoben. Das Wählgatter 50 weist eine Steuerleitung CTL und eine Ausgangsleitung 52 auf. Die Ausgangsleitung 52 ist während der Verschiebung von links nach rechts in dem Vorwärts-Rückwärts-Schieberegister 44 mit der Leitung 46 verbunden und das elektrische Binärzahl-Signal wird daher in 3 ie X^ ,wp-Eingangsstufe eines vorzugsweise .

S09853/0838

nur in einer Richtung betriebenen Schieberegisters 54 verschoben.

Das in einer Richtung betriebene Schieberegister 54 weist Stufen X/ ,v _/o bis X sowie eine Ausgangsleitung 56 auf, die mit der

^ Πγγ J. j / c. ITl

X -Stufe und mit einem zweiten Eingang der Addier-/Subtrahierschaltung 58 verbunden ist. An diesem Eingang erscheinen elektrische Binärzahl-Signale B.

Die Addier-/Subtrahierschaltung 58 weist einen Ausgang 60 auf, der einen Eingang für einen Multiplizierer 62 bildet. Ein Adressenzähler 64, der durch Taktimpulse CP gesteuert wird, erzeugt eine Ausgangsadresse an der Leitung 66, die einem programmierbaren Pestwertspeicher 68 für die Bewertungsziffern zugeführt wird. Die Bewertungsziffer h an der Ausgangsleitung 70 des Speichers 68 bildet einen zweiten Eingang für den Multiplizierer 62. Die von dem Multiplizierer 62 erzeugten Produkte werden über eine Ausgangsleitung 72 einem Addierer 74 zugeführt, der einen Ausgang 76 aufweist, an dem die elektrischen Binärzahl-Signale y, erscheinen. Eine Leitung 78 verbindet die Ausgangsleitung 76 mit einem Eingang des Addierers 74, so daß der Addierer 74 als Akkumulator geschaltet ist, der jede Ausgangsbinärzahl an der Leitung 76 mit den elektrischen Binärzahl-Signalen summiert, die an seinem Eingang 72 auftreten. Am Ende einer Berechnung eines Abtastprobenwertes y. wird der Addierer 74 gelöscht oder zurückgesetzt.

In der folgenden Beschreibung der Betriebsweise der Ausführungsform der Schaltung nach Fig. 2 wird angenommen, daß die Schaltung die durch die Gleichung (2) festgelegten digitalen Berechnungen durchführt und daß die Addier-/Subtrahierschaltung 58 so geschaltet ist, daß sie die elektrischen Binärzahl-SignaIe A und B in einem arithmetischen Additionsvorgang kombiniert. Weiterhin ist angenommen, daß zumindest (m+1) vorhergehende Abtastprobenides Signals χ aufgetreten sind, so daß alle Stufen des Vorwärts-Rückwärts-Schieberegisters 44 und des in einer Richtung betriebenen Schieberegisters 54 elektrische Binär-

609853/0838 ./,

zahl-SIgnale enthalten.

Bei Auftreten einer neuen Abtastprobe χ an der Leitung 42 wird diese Abtastprobe in die X_Q-Stufe des Vorwärts-Rückwärts-Schieberegisters 44 eingeführt und alle vorher in diesem Register gespeicherten elektrischen Binärzahl-Signale werden von links nach rechts verschoben. Das vorher in der X/ .wp-Stufe gespeicherte elektrische Binär zahl-Signal wird in die X/ ^v /g-Stufe des in einer Richtung betriebenen Schieberegisters 54 verschoben. Das vorher in der X -Stufe des Registers 54 gespeicherte elektrische Binärzahl-Signal wird vernichtet.

Nach dieser Eingabe einer neuen Abtastprobe in das Vorwärts-Rückwärts-Schieberegister 44 und der Verschiebung der vorhergehenden Signale von links nach rechts und während des Intervalls zwischen dieser neuen Abtastprobe und der nächsten Abtastprobe wird das Signal an den Steuerleitungen CTL so geändert, daß der Ausgang 52 des Wählgatters 50 mit der Leitung verbunden ist und das Vorwärts-RUckwärts-Schieberegister so eingestellt ist, daß es von rechts nach links verschiebt. Jeder den Schieberegistern 44 und 54 zugeführte Taktimpuls CP bewirkt eine Verschiebung, die die Summation und Multiplikation gemäß der vorstehenden Gleichung (2) durchführt. In dieser Hinsicht bezeichnen die Indizes für die Symbole h und χ in der Gleichung (2) den Binärzahl-Signalinhalt, der mit den entsprechenden Indizes bezeichneten Stufen der Schieberegister 44 und 54 zu dem Zeitpunkt unmittelbar nach der Eingabe eines neuen Abtastprobenwertes χ von der Leitung 12 in das Vorwärts-Rückwärts-Schieberegister 44. Wenn das Vorwärts-Rückwärts-Schieberegister 44 so eingestellt ist, daß es von rechts nach links verschiebt, so ist das Register weiterhin so eingestellt, daß es das Signal in der Stufe X_Q in die Stufe ^xf_m_iWp die Leitung 48 verschiebt.

609853/0838

" ¹⁵ " 26284^3

Wenn das Vorwärts-Rückwärts-Schieberegister so eingestellt ist, daß es von rechts nach links verschiebt, so überträgt der nächste Taktimpuls das in der Stufe X_Q gespeicherte elektrische Binärzahlsignal in den Addierer 58 als Eingang A und das in der Stufe X gespeicherte elektrische Binärzahlsignal wird als Eingang B dem Addierer 58 zugeführt. An der Leitung 60 wird die Summe (Xq+X^ erzeugt und als ein Eingang dem Multiplizierer 62 zugeführt.

Das allgemein mit der Bezugsziffer 4o bezeichnete digitale Faltungsfilter kann eine Vielzahl von Filteroperationen einfach dadurch durchführen, daß unterschiedliche Sätze von Bewertungsziffern h verwendet werden, die an der Ausgangsleitung 70 des Speichers 68 erscheinen. Der Satz von Bewertungsziffern h, die aus dem Speicher 68 ausgewählt werden, wird durch-den Adressen zähler 64 bestimmt. Die an der Ausgangsleitung 66 dieses Zählers nach der Eingabe einer neuen Abtastprobe χ in das Schieberegister 44 auftretende Adresse ist eine Startadresse, die einem Satz von Bewertungsziffern oder Konstanten h zugeordnet ist. Die Startadresse bestimmt die Bewertungsziffer h_n, die von uem Speicher ausgewählt wird und jeder darauffolgende dem Zähler zugeführte Taktimpuls ändert die an der Leitung 66 erscheinende Adresse und erzeugt Bewertungsziffern h», tu, usw. an der Ausgangsleitung 70 des Speichers.

Wenn die Summe(X_Q+X ) an der Ausgangsieitung 60 des Addierers 58 erscheint, erscheint die Bewertungsζiffer tu an der Leitung 70 und bildet einen zweiten Eingang für den Multiplizierer 62« Das Produkt h_(X_Q+X ) erscheint dann an der Ausgangsleitung 72 des Multiplizierers und wird in dem Addierer 74 akkumuliert.

Bei Auftreten des nächsten Taktimpulses CP wird das Vorwärts-Rückwärts-Schieberegister 44 von rechts nach links verschoben und das in einer Richtung betriebene Schieberegister wird \on links nach rechts verschoben, so daß die Eingangssignale A unü B des Addierers jeweils X₁ und X_1n-1 sind. Diese Werte werden kombiniert, um die Summe (X^+X .) zu erzeugen, die an der Ausgangs Ie itung 60 des Addierers 58 erscheint und in dem MuIüi»

609853/0838 ·/·

plizierer 62 ;nit der Bew<=rt'.mgsziffer h₁ mulüipliziert wird, die dem Speieher 68 entnommen wird. Das resultierende Produkt H₁(X-^X _₁) wird in dem Addierer 74 mit dem vorhergehenden Produkt h„(X₀+X ) akkumuliert. Der Vorgang wird fortgesetzt, bis das Produkt *L,_}W2 (^x(_m-l)/2 ^{+ x}(m+l)/2^ S^{etlildet und mit} den anderen Produkten in dem Addierer 78 akkumuliert wird. Das Ergebnis ist ein Abtastprobenwert y. , ein gefilterter elektrischer Binärzahl-Signalabtastprobenwert, der den (m+1) vorhergehenden Abtastproben der Eingangsabtastproben χ entspricht und an der :-.-Jissangsleitung 76 erscheint.

Wenn die Schaltung nach Fig. 2 als Faltungsfilter für eine ungerade Symmetrie der Bewertungsziffern verwendet werden soll, wie dies in den Gleichungen J, 4, 6 und 7 festgelegt ist, so z-iti^i die Addier-ZSubtrahierschaltung 58 als Subtrahierschaitung verwendet werden. Weiterhin mtlssen, wenn die durch die Gleichungen \~>t> (6) und (7) festgelegten Berechnungen digital durchgeführt :-<ivaen sollen, Vorkehrungen in der Schaltung getroffen v/erden, um den Ausdruck h /₂ χ./₂ ⁱⁿ diesen Gleichungen mit den Produkten zu summieren, die während der in den vorstehenden Aboätjen beschriebenen Faltungsschritten akkumuliert wurden. Zu uicsem Zweck kann ein Satz von D-Flipflop-Schaltungen oder an-.-iicii Speicherregistereinrichtungen in die Leitung 46 eingefügt werden, um das elektrische Binärzahl-Signal χ /ρ ^zu speichern, λ':_;ι, die Bewertungsziffer h /_g 1 ist, wie dies normalerweise der j/all ist, so ist kein Multiplizierer erforderlich und das elektrische Binärzahl-Signal x_m/₂ kann in dem Addierer 74 zu irgendcin-iffl Zeitpunkt während des Intervalls zwischen ankommenden Abtastprobenwerten χ akkumuliert werden.

In Fig. 3 ist ein ausführlicheres elektrisches Schaltbild der Verbindungen des Vorwärts-Rückwärts-Schieberegisters 44 und des in einer Richtung betriebenen Schieberegisters 54 nach Fig. 2 gezeigt. Wie dies in Fig. 3 gezeigt ist, ist angenommen, daß die elektrischen Binärzahl-Signale χ 10 Bit pro Abtastprobe oder Wort aufweisen, so daß jede Abtastprobe χ Bits auf-

609853/0838

weist, die die Potenzen von 2 von 2^υ bis 2^ -darstellen, die den Eingangsleitungen der Schaltung nach Fig. 3 zugeführt werden, die entsprechend dieser Potenzen bezeichnet sind und zusammen als Leitung 42 bezeichnet sind.

Jedes Bit der Eingangsabtastproben χ wird jeweils einem der Schieberegister 44a bis 44j zugeführt. Die Ausgänge 46a bis 46j der Vorwärts-Rückwärts-Schieberegister 44a bis 44j werden den vorzugsweise in einer Richtung betriebenen Schieberegistern 44a bis 44j zugeführt, die jeweils aus einer Hälfte einer integrierten Schaltung vom Typ AM 9.528 sein können, wobei diese integrierte Schaltung zwei Schieberegister enthält und im Handel von der Fa. Advanced Micro Devices, Inc., Sunnyvale/ California, erhältlich ist. Das Schieberegister vom Typ AM9328 ist ein zweifaches 8-Bit-Schieberegister, so daß fünf integrierte Schaltungen für die Wortlänge von 10 Bit erforderlich sind.

In Fig. 4 ist ein ausführliches Schaltbild eines zweifachen 8-Bit-Vorwärts-Rückwärts-Schieberegisters dargestellt. Fünf dieser Zweifach-Vorwärts-Rückwärts-Schieberegister sind für die gerätemäßige Ausführung gem. Fig. 3 erforderlich, wobei ein Zweifach-Schieberegister für jeweils zwei Bits des Binärzahl-Eingangssignals 42 erforderlich ist. In Fig. 4 entsprechen die Eingangs- und Aus gangsIndizes a und b jeweils den Eingängen und Ausgängen der Schieberegister 44a und 44b gemäß Pig. 3.

Wenn der Steuerleitung CTL eine logische 1 zugeführt wird, verschieben die Vorwärts-Rückwärts-Schieberegister von links nach rechts während bei Anlegen einer logischen 0 an die Steuerleitung CTL eine Verschiebung von rechts nach links erfolgt.

Die Flipflopschaltungen weisen einen Eingang RI und einen Ausgang RO₀ auf. Bei Auftreten eines Taktimpulses an dem CP-

Cl

Eingang der Schieberegister wird ein an dem RI -Eingang auf-

tretendes Datenbit in eine RS-Flipflopschaltung X_Qa eingegeben und das vorher hierin enthaltene Datenbit wird nach rechts

609853/0838

verschoben, d.h. in das x, -Flipflop. In gleicher Weise wird ein Datenbit am RI,-Eingang in das χ , -Flipflop eingegeben und die Datenbits in den verschiedenen Flipflops werden nach rechts verschoben. Die Datenbits in den X₇ und X₇,-Flipflop-Schaltungen werden jeweils über Ausgangsleitungen R0_Q und RO, den in einer Richtung betriebenen Schieberegistern 54a und 54b zugeführt. Diese Leitungen RO und RO, entsprechen jeweils den Leitungen 46a und 46b gemäß Fig. 3.

Wenn die Steuerleitung CTL auf einen logischen Nullzustand gebracht ist, werden die an den LI und LI,-Eingängen der Flip-

el D

flopschaltungen x_ und x_, auftretenden Datenbits in diese eingegeben und die vorher in diesen Flipflop-Schaltungen enthaltenen Bits werden nach links verschoben. Die aus den x_ und χ ,-Flipflop-Schaltungen herausverschobenen Bits sind jeweils die Datenbit-Eingänge, die an den Eingangsanschlüssen a ^un b erscheinen, und zwar auf Grund der Verbindung der

LO- und LI_o-Anschlüsse über die Leitung 48a und der Verbindung a a

der LO. - und LI^-Anschlüsse über die Leitung 48b. Daher werden während der Verschiebung von rechts nach links die Datenbits von einem Ende eines Schieberegisters zum anderen in Umlauf gebracht.

Die Vorwärts-Rückwärts-Schieberegister 44a bis 44j können durch eine integrierte Schaltung vom Typ SN74198 der Fa. Texas Instruments ersetzt werden, die ein 8-Bit-Vorwärts-Rückwärts-Schieberegister ist. Diese im Handel erhältliche integrierte Schaltung oder von anderen Herstellern zur Verfügung stehende äquivalente Schaltungen weisen parallele Eingänge und Ausgänge auf, ein Merkmal, das bei der vorliegenden gerätemäßigen Ausführung nicht erforderlich ist.

Bei den in einer Richtung betriebenen Schieberegistern 54a bis 54j bestimmt das Steuerleitungssignal CTL, das den Eingängen Ds sowie den Betriebsarten-Steuereingängen MC der Vorwärts-RUckwärts-Schieberegister 44a bis 44j zugeführt wird,

609853/0838

ob das am Eingangsanschluß D. oder am EingangsanSchluß D_Q erscheinende Datenbit in die X_Q-Stufe des Schieberegisters eingegeben wird. Wenn das Steuersignal CTL einen logischen !-Zustand aufweist, wird das am Eingang D. erscheinende Datenbit in das Schieberegister eingegeben. Wenn das Steuersignal CTL einen logischen Null-Zustand aufweist, so wird das an dem D_Q-Eingang auftretende Datenbit in das Schieberegister eingegeben.

Bezüglich der Vorwärts-Rückwärts-Schieberegister 44a bis 44j werden die Datenbits des elektrischen Signals A an der gemeinsamen Verbindung zwischen den LI- und LO-Anschlüssen gewonnen. Die Datenbits des elektrischen Signals B werden an der gemeinsamen Verbindung der Q7 und D_Q-Anschlüsse der Schieberegister 54a bis 54j abgenommen. Selbstverständlich werden die elektrischen öignale A und B als Eingänge der Addier-/Subtrahierschaltung 58 zugeführt, in der die Signale A und B kombiniert werden, wie dies durch die Berechnungen vorgeschrieben ist, die entsprechend der Gleichungen (2) bis (7) durchgeführt werden.

Patentansprüche

609853/0838

Claims

Patentansprüche

1. Digitales Faltungsfilter zum Filtern einer Serie von elektrischen Binärzahlsignalen,von denen jedes die Amplitude einer Abtastprobe eines elektrischen Analogsignals darstellt, von dem mit vorgegebener Frequenz Abtastproben gerommen werden, gekennzeichnet durch ein Vorwärts-Rückwärts-Schieberegister (44) mit einer Eingangsstufe (X₀), der die Serie von elektrischen Binärzahlsignalen (x) zugeführt wird und mit einer Ausgangsstufe (X, _,n _/£), die mit der Eingangsstufe (Xq) gekoppelt ist, um das Verschieben eines elektrischen Binärzahlsignals in der Eingangsstufe in Richtung auf oder in die Ausgangsstufe zu ermöglichen, ein zweites Schieberegister (54) mit einer ^ingangsstufe (X/^.,* /_n) ~ die mit der Ausgangsstufe (X-- , des Vorwärts-Rückwärts-Schieberegisters (44) gekoppelt ist, um ein Verschieben eines elektrischen Binärzahl-Signals in c?er Ausgangsstufe des Vorwärts-Rückwärts-Schieberegisters In Richtung auf oder in die Eingangsstufe des zweiten Schieberegisters (54) zu ermöglichen, wobei die Ausgangsstufe (X ) des zweiten Schieberegisters (54) mit der Eingangsstufe ■•^x/· -n /o) ^des zweiten Schieberegisters (54) gekoppelt ist, 'im ein Verschieben eines elektrischen Binärzahlsignals in der Ausgangsstufe des zweiten Schieberegisters (54) in Richtung auf oder in die Eingangsstufe dieses Registers su ermöglichen, und Einrichtungen (58) zur Kombination eines elektrischen Binärzahlsignals in der Eingangsstufe 2es Vorwärts-Rückwärts-Schieberegisters (44) mit einem elektrischen Binärzahlsignal in der Ausgangsstufe des sweiten Schieberegisters (54).

2. Digitales Faltungsfilter nach Anspruch 1, gekennzeichnet durch Speichereinrichtungen (68) zur Speicherung einer Anzahl von elektrischen Binärzahlsignalen,

609853/0838

die Konstanten darstellen, und Multipliziereinrichtungen (62) zur Multiplikation eines ausgewählten,eine Konstante darstellenden Binärzahlsignals aus dem Speicher (68) mit einem elektrischen Binärzahlsignal, das von den Kombinationseinrichtungen (58) erzeugt wird, wobei die Multipliziere inrichtungen (62) ein elektrisches Produkt-Binärzahl-Signal erzeugen.

Digitales Faltungsfilter nach Anspruch 2, gekennzeichnet durch Einrichtungen (74) zur Summierung der von den Multipliziereinrichtungen (62) erzeugten Produkt-Binärzahl-Signale .

Digitales Faltungsfilter nach Anspruch 3* gekennzeichnet durch Schaltungseinrichtungen, die bewirken, daß die Serie von elektrischen Binärzahlsignalen fortschreitend durch das Vorwärts-Rückwärts-Schieberegister (44) von dessen Eingangsstufe in Richtung auf und in die Ausgangsstufe dieses Registers verschoben wird.

Digitales Faltungsfilter nach Anspruch 4, gekennzeichnet durch Schaltungseinrichtungen, die in dem Zeitintervall zwischen aufeinanderfolgenden elektrischen Binärzahlsignalen, die die Größe von Abtastproben des elek-

bewirken, daß trischen Analogsignals darstelleny~die in den Stufen des Vorwärts-Rückwärts-Schieberegisters (44) gespeicherten elektrischen BinärzahlsignaIe fortschreitend von dessen Ausgangsregisterstufe in die ^ingangsregisterstufe verschoben v/erden, wobei elektrische Binärzahl-Signale in dem Eingangsregister dieses Vorwärts-Rückwärts-Schieberegisters (44) zur Ausgangsregisterstufe dieses Registers verschoben werden, und daß gleichzeitig elektrische Binärzahlsignale in der Eingangsstufe des zweiten Schieberegisters (54) in Richtung auf die Ausgangsstufe des zweiten Schieberegisters fortschreitend in Richtung auf die Ausgangsstufe des zweiten

609853/£838

Schieberegisters verschoben werden, wobei Binärzahl-Signale in der Ausgangsstufe des zweiten Schieberegisters (5^) zur Eingangsstufe dieses Registers verschoben werden.

6. Digitales Faltungsfilter zum Filtern einer Serie von elektrischen Binärzahlsignalen, von denen jedes die Amplitude einer Abtastprobe eines elektrischen Analogsignals darstellt, von dem mit vorgegebener Frequenz Abtastproben genommen werden, gekennze ichne t durch Vorwärts-Rückwärts-Schieberegistereinrichtungen (44) mit einer Anzahl von Stufen zur Speicherung einer Anzahl der elektrischen Binärzahl-Signale und zur fortschreitenden Verschiebung der elektrischen Binärzahl-Signale in ersten und zweiten Richtungen von Stufe zu Stufe, ein zweites Schieberegister (54) mit einer Anzahl von Stufen zur Speicherung einer Anzahl der elektrischen Binärzahlsignale, Einrichtungen (58)· zur arithmetischen Kombination eines elektrischen Binärzahlsignals in einer der Stufen des Vorwärts-Rückviärts-Schieberegisters (44) mit einem elektrischen Binärzahlsignal in einem der Stufen des zweiten Schieberegisters (5^) zur Erzeugung eines resultierenden elektrischen Binärzahlsignals, Speichereinrichtungen (68) zur Speicherung einerAnzahl von Konstanten darstellenden elektrischen Binärzahlsignalen, Einrichtungen (62) zur arithmetischen Multiplikation eines der Konstanten darstellenden elektrischen Binärzahlsignale, die aus den Speichereinrichtungen (68) ausgewählt werden, mit den resultierenden elektrischen Binärzahlsignalen, und mit den Multipliziereinrichtungen (62) gekoppelte Einrichtungen (74) zur arithmetischen Summierung der elektrischen Binärzahlsignale, die die von den Multipliziereinrichtungen erzeugten Produkte darstellen.

7. Digitales Faltungsfilter nach A,nspruch 6, gekennzeichnet durch Einrichtungen, die bewirken, daß das Vorwärts-RUckwärts-Schieberegister (44) fortschreitend elektrische Binärzahl-Signale von Stufe zu Stufe in einer

609853/0838

ersten Richtung bei Auftrsten eines der die Größe einer Äbtastprobe des elektrischen Analogsignals darstellenden elektrischen Binärzahlsignale verschiebt und daß das Vorwärts-Rückwärts-Schieberegister (44) elektrische Binärzahlsignale in ihren Stufen in der zweiten Richtung während des Zeitintervalls zwischen dem Auftreten aufeinanderfolgender elektrischer Binärzahlsignale verschiebt, die die Größen der Abtastproben des elektrischen Analogsignals darstellen.

8. Digitales Faltungsfilter nach Anspruch 7* dadurch g e k s ::. r· zeichnet, daß das zweite Schieberegister (54) eine Eingangsstufe und eine Ausgangsstufe aufweist, und daß Einrichtungen vorgesehen sind, die bei Auftreten eines die Größe ^a1ner Abtastprobe des elektrischen Analogsignals darstellenden elektrischen Binärzahlsignals eine Verschiebung eines elektrischen Binärzahlsignals von dem Vorwärts-Rüe'rwärts-Schieberegister (44) in die Eingangsstufe des zweiten Schieberegisters (54) bewirken und die während des Intervalls zwischen aufeinanderfolgenden die Größen von Abtastproben des elektrischen Analogsignals darstellenden elektrischen Binärzahlsignalen eine Verschiebung von elektrische"; Binärzahlsignalen in den Stufen des zweiten Schieberegisters (54) In einer Richtung von deren Eingangsstufe zur Ausgangsstufe bewirken, wobei die elektrischen Binärzahlsignale in der Ausgangsstufe des zweiten Schieberegisters zur Eingangsstufe dieses Registers verschoben werden.

9. Digitales Paltungsfilter zum Filtern einer Serie von elektrischen Binärzahlsignalen, von denen jedes die Amplitude einer Abtastprobe eines elektrischen Analogsignals darstellt, von dem mit vorgegebener Frequenz Abtastproben genommen werden, gekennzeichnet durch ein Vorwärts-Rückwärts-Sehieberegister (44) mit einer Anzahl von Stufen, die eine Eingangsstufe und eine Ausgangsstufe

609853/0838

einschließen und von denen jede ein elektrisches Binärzahlsignal speiehern kann, wobei das Vorwärts-RUckwärts-Sehieberegister (44) ein elektrisches Binärzahlsignal fortschreitend von Stufe zu Stufe in einer ersten Richtung von der Eingangsstufe in Richtung auf die Ausgangsstufe und in einer zweiten Richtung von der Ausgangsstufe in Richtung auf die Eingangsstufe verschieben kann, ein zweites Schieberegister (54) mit einer Anzahl von Stufen, die eine Eingangsstufe und eine Ausgangsstufe einschließen und von denen jede ein elektrisches Binärzahlsignal speichern kann, wobei das zweite Schieberegister (54) ein elektrisches Binärzahlsignal in einer Richtung von seiner Eingangsstufe zur Ausgangsstufe verschieben kann, Wählgattereinrichtungen (50) mit einem ersten Eingang, der direkt oder indirekt mit der Ausgangsstufe des Vorwärts-Rückwärts-Schieberegisters (44) verbunden ist. mit einem zweiten Eingang, der mit der Ausgangsstufe des zweiten Schieberegisters (54) verbunden ist, um den ersten Eingang oder den zweiten Eingang mit dem Ausgang der Wählgattereinrichtungen (50) zu verbinden, Einrichtungen (58) zur arithmetischen Kombination eines elektrischen Binärzahl-Signals in der Eingangsstufe des Vorwärts-Rückwärts-Schieberegisters mit einem elektrischen Binärzahl-Signal in der Ausgangsstufe des zweiten Schieberegisters (54), Speichereinrichtungen zur Speicherung einer Anzahl von elektrischen Binärzahlsignalen, die jeweils eine Konstante darstellen, mit den Speichereinrichtungen und den Kombinationseinrichtungen gekoppelte Multipliziereinrichtungen (62) zur Multiplikation von elektrischen Binärzahlsignalen, die die in den Speichereinrichtungen gespeicherten Konstanten darstellen, mit von dem Ausgang der Summiereinrichtung (58) abgeleiteten elektrischen Binärzahlsignalen zur Erzeugung von elektrischen Produkt-Binärzahlsignalen und Einrichtungen (74), die mit den Multipliziereinrichtungen (62) gekoppelt sind, um die elektrischen Produkt-BinärzahlsignaIe zu summieren.

609353/0838