SE464787B - Foerfarande och anordning foer att utfoera en approximativ division - Google Patents
Foerfarande och anordning foer att utfoera en approximativ divisionInfo
- Publication number
- SE464787B SE464787B SE8903265A SE8903265A SE464787B SE 464787 B SE464787 B SE 464787B SE 8903265 A SE8903265 A SE 8903265A SE 8903265 A SE8903265 A SE 8903265A SE 464787 B SE464787 B SE 464787B
- Authority
- SE
- Sweden
- Prior art keywords
- bits
- binary
- bit
- output
- digital word
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/52—Multiplying; Dividing
- G06F7/535—Dividing only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H21/00—Adaptive networks
- H03H21/0012—Digital adaptive filters
Description
1Û 15 20 25 464 787 REDOGÖRELSE FÖR LPPFINNINGEN Ett ändamål med föreliggande uppfinning är att föresla ett förfarande enligt vilket en division av inledningsvis angivet slag kan utföras snabbt och med enkel utrustning. Detta astadkoms i tvâ steg. Först bildas ett digitalt ord genom att eventuella ettor med lägre signifikans än den mest signifikanta ettan hos de bitar som anger det variabla talets absolutvärde ersätts av nollor. Därefter bildas ett nytt tal i binär form som har likadan teckenbit som det variabla talet och genom att bitarna i det digitala ordet läses i omvänd ordningsföljd.
Den divison som utförs enligt detta förfarande är givetvis inte exakt men är dock tillräckligt bra för beräkning av konvergensfaktorn vid uppdatering av adaptiva filter. Det torde exempelvis vara uppenbart att en hög signalenergi ger upphov till en låg konvergensfaktor och vice versa.
Ett annat ändamål med uppfinningen är att tillhandhälla en anordning av ovan angivet slag som är enkel till sin konstruktion och med vilken en approximativ division kan utföras snabbt. Anordningen omfattar därvid i huvudsak endast ett logiskt organ som ersätter eventuella ettor med lägre signifikans än en mest signifikant etta med nollor.
Uppfinningens kännetecken framgår av patentkraven.
FIGURBESKRIVNING Uppfinningen kommer att beskrivas närmare med hänvisning till ritningarna, pà vilka figurerna l och 2 är tabeller som visar exempel pa sambandet mellan olika ingångsvärden och utgângsvärden i binär form vid utförande av en division enligt uppfinningen och även olika digitala ord som bildas som ett mellansteg vid utförande av en sådan divion och figur 3 visarett utföringsexempel pâ en anordning för utförande av en division enligt uppfinningen.
FÖRÉDRAGEN UTFÖRINGSFORM I tabellen i figur 1 visas i en kolumn längst till vänster exempel på olika tal i binär form, vilkas värden varierar mellan noll och 15/16. Den första biten i fr FWN fw 10 15 20 25 30 4 6 4 7 8 7 varje tal är teckenbit och har värdet noll, vilket enligt exemplet innebär att talet är positivt. Punkten efter den första nollan är s k binärpunkt och markerar att de följande bitarna har värdena 1/2, l/4, l/8 och l/l6, vilket även framgår av figuren. De visade binära talen har således ingen heltalsbit utan omfattar endast en teckenbit och fyra s k binärbråksbitar.
Vid utförande av en approximativ division enligt uppfinningen mellan ett konstant tal och ett av de binära talen i den vänstra kolumnen bildas i ett första steg ett digitalt ord av binärbråksbitarna, dvs av de fyra bitarna till höger om teckenbiten i det binära talet. Olika sådana digitala ord visas i figurens mellersta kolumn. Vart och ett av dessa ord är bildat genom att eventuella ettor med lägre signifikans än den mest signifikanta ettan i det binära talet ersatts av nollor. Därigenom består varje sådant digitalt ord-av en enda etta och tre nollor, med undantag av det nedersta ordet i tabellen, som svarar mot det binära talet noll, och som består av fyra nollor.
I ett andra steg bildas ett nytt tal i binär form, och olika sådana tal visas i figurens högra kolumn. Vart och ett av de nya talen har en likadan teckenbit som motsvarande tal i den vänstra kolumnen, och binärpunkten befinner sig på samma plats som i det motsvarande talet. De binära bitarna efter binärpunkten överensstämmer med bitarna i motsvarande digitala ord i mittenkolumnen men lästa i omvänd ordningsföljd.
Av tabellen framgår att talet 1/16 omvandlas till talet 1/2, talen 1/8 och 3/16 omvandlas till talet l/ll, talen 1/4-7/16 omvandlas till l/B, talen l/2-l5/16 omvandlas till talet l/16 och talet noll förblir noll. Med undantag av talet noll ger således ett tal med relativt högt värde upphov till ett tal med relativt lågt värde och vice versa. Enligt det beskrivna förfarandet tas endast hänsyn till den mest signifikanta ettan hos vart och ett av talen i den västra kolumnen, vilket får till följd att flera olika ingångsvärden -kan ge upphov till ett och samma utgångsvärde. Förfarandet kan dock ses som en approximativ division mellan ett konstant tal och det binära talet i den västra kolumnen. För de binära tal som har endast en enda etta, dvs för talen 1/16, 1/8, l/4 och 1/2, innebär förfarandet en exakt division mellan det konstanta talet l/32 och talet i fråga.
För exempelvis talet 1/16 som binärt skrives 0.0ÛÛl 'gäller att detta omvandlas till ÛJÛÛU, vilket är lika med 1/2. Talet 15/16 som binärt skrives Û.lll1 'lÛ 15 20 25 30 464 787 omvandlas däremot till 1/16. Om denna omvandling skall motsvara en division med 15/16 blir täljaren därvid l5/(l6xl6) = 3Û/(l6x32), dvs nästan 2xl/32.
Denna täljare är således nästan dubbelt så stor som den täljare som räknats fram ovan, dvs då binära tal med endast en etta betraktats. Det förfarande enligt vilket talen omvandlas kan därför för samtliga binära tal i tabellen, med undantag av talet noll, sägas motsvara en approximativ division av å ena sidan ett konstant tal vars värde ligger ungefär mitt emellan l/32 och 2/32, och å andra sidan det binära talet i fråga.
Det har genomgående förutsatts att de binära talen är positiva. För det fall att talen representeras i s k tecken - beloppsrepresentation skulle omvandlingsför- farandet även motsvara en approximativ division av negativa tal. Med en sådan representation skiljer sig nämligen ett positivt och ett lika stort negativt tal endast åt i fråga om teckenbiten. Detta gäller dock inte vid exempelvis s k tvåkomplementsrepresentation.
Eftersom division med noll inte är en definierad operation kan omvandlingen av talet noll i princip väljas godtyckligt. I detta fall har det ansetts lämpligt att talet noll ger upphov till talet noll efter omvandling. Detta förklaras av att vid uppdatering. av adaptiva filter är det troligt att talet noll på omvandlarens ingång härrör från en för ögonblicket "tyst" överföringskanal. Detta skall inte ge upphov till någon ändrad filterinställning.
I figur 2 visas en andra tabell med olika tal i binär form. Dessa tal överensstämmer med talen i tabellen enligt figur l, men binärpunkten har flyttats två steg åt höger. Talen har därför två heltalsbitar med värdena 2 och 1, och två binärbråksbitar med värdena 1/2 och l/4, vilket markerats i figuren.
Talen omvandlas enligt samma princip som talen enligt figur l, och digitalorden i den mellersta kolumnen överensstämmer därför helt med motsvarande ord i figur l. De omvandlade talen i kolumen längst till höger har i detta fall två binära bitar till höger om binärpunkten, dvs två binärbråksbitar.
Omvandling av binära tal som endast har en enda etta motsvarar i detta fall en division av l/2 med talet i fråga. Exempelvis omvandlas l/4 till 2. Talet 3 3/4 skrives binärt 011.11 och omvandlas till l/li. Detta motsvarar en division av talet (30/l6)xl/2, dvs nästan 2x1/2, med talet 3 3/4. För de binära talen i '10 15 20 25 30 4 6 4 7 8 7 tabellen enligt figur 2 motsvarar omvandlingsförfarandet således en approxima- tiv division av ett konstant tal, vars värde ligger ungefär mitt emellan 1/2 och 1, och det binära talet i fråga. Liksom tidigare utgör talet noll ett undantag, eftersom detta tal inte förändras alls.
I figur 3 visas ett utföringsexempel på anordning för utförande av en approxi- mativ division enligt ovan. Anordningen har fem ingångar 10-14 och fem utgångar 50-54. ingången 10 är sammankopplad med utgången 50 och är avsedd att tillföras teckenbiten i ett ingångstal i binär form. Teckenbiten förs således oförändrad från ingången 10 till utgången 50. Till ingångarna 11-14 förs i ordning den mest signifikanta biten, den näst mest signifikanta biten, o s v, hos ingångstalet. Ingångarna 11-14 är anslutna till ett logiskt organ 20 med utgångar 21-24. Det logiska organet 20 kommer att beskrivas närmare nedan och har till uppgift att hitta den mest. signifikanta ettan på ingångar-na ll-14 och att ersätta eventuella ettor med lägre signifikans med nollor. På utgång- arna 21-24 tillhandahålles således de digitala ord som visas i mittenkolumnerna i figurerna 1 och 2.
Utgångarna 21-24 från organet 20 är anslutna till anordningens utgångar 51-54 genom att utgången 2 är kopplad till utgången 54, utgången 22 till utgången 53, o s v. Därigenom kommer bitarna i det digitala ordet från organet 20 att uppträda i omvänd ordningsföljd på anordningens utgångar 51-54. Teckenbiten på utgången 50 och bitarna på utgångarna 51-54 bildar således de binära ord som visas i de högra kolumnerna i figurerna 1 och 2.
Organet 20 består i det visade exemplet av ett grindnät som innehåller fyra OCH-grindar 31-34 och två ELLER-grindar 41-42 .och som är anordnat för omvandling av binära tal som har fyra binära bitar utöver teckenbiten. En ingång 15 och en utgång 25 är avsedda för s k carrybitar, vilka utnyttjas vid eventuell kaskadkoppling av flera grindnät av det visade slaget. Detta ger möjlighet att omvandla binära tal med fler bitar än fyrarOm grindnätet inte är kaskadkopplat med ett liknande nät för bitar med högre signifikans än den på ingången 11 tillförs carryingången 15 en logisk nolla.
En nolla på carryingången 15 håller grinden 31 öppen för en eventuell etta på ingången ll för den mest signifikanta biten i ett binärt tal som tillförs nätet. 10 15 ZÛ 464 787 Om den mest signifikanta biten är en etta uppträder en etta därför på utgången 21 hos grinden 31. Ettan på ingången ll orsakar även att en nolla uppträder på en negerad utgång hos grinden 41, och denna nolla spärrar grindarna 32-34 så att nollor uppträder på utgångarna 22-24 oberoende av om ettor eller nollor uppträder på ingångarna 12-14. Om den mest signifikanta biten i stället är en nolla uppträder en nolla även på utgången 21, och en etta kommer att uppträda på utgången hos grinden 41. Denna etta håller grinden 32 öppen för en eventuell etta på ingången 12 för det binära talets näst mest signifikanta bit. En etta på ingången 12 kommer samtidigt att spärra grindarna 33 och 34 så att nollor kommer att uppträda på utgångarna 23 och 24.
Om talets mest signifikanta etta uppträder på ingången 13 uppträder en etta på utgången 23 och grinden 34 hålls spärrad. En etta kommer att uppträda på utgången 24 endast ifall nollor uppträder på ingångarna 11-13 samtidigt som en etta uppträder på ingången 14.
Om en etta uppträder på minst en av ingångarna ll-14 uppträder en etta på carry-utgången 25. Om en etta uppträder på carry-ingången 15 spärras grindar- na 31-34, vilket gör att nollor uppträder på samtliga utgångar 21-24 och även på carryutgången 25.
De ettor och nollor som omtalats i beskrivningen ovan utgörs givetvis i praktiken av olika elektriska signaler som representerar sådana_logiska värden. 'a
Claims (3)
1. 0 15 PATENTKRAV l. Förfarande för att vid uppdatering av ett adaptivt digitalt filter utföra en approximativ division av ett konstant tal med ett variabelt tal i binär form, vars värde representerar signalenergin hos en ingångssignal till filtret och som föreligger i form av elektriska signaler som representerar logiska ettor och nollor, varvid det variabla talet omfattar en teckenbit, Nl heltalsbitar och NZ binärbråksbitar, där Nlzü och N220, k ä n n e e c k n a t av att de signaler som representerar bitarna (ll-lll) i det variabla talet, med undantag av den signal som representerar teckenbiten, utnyttjas för att bilda signaler som representerar bitar i ett digitalt ord (21-24) genom att signaler som represen- terar eventuella ettor hos bitarna (ll-lll) i det variabla talet med lägre signifikans än den mest signifikanta ettan ersätts av signaler som representerar nollor, och att signaler bildas som representerar ett nytt tal i binär form vars teckenbit (50) överensstämmer med det variabla talets teckenbit (10) och vars övriga bitar (51-54) överensstämmer med bitarna i det digitala ordet (21-24) men lästa i omvänd ordningsföljd (24-21), och att med undantag av den signal som representerar teckenbiten de signaler som representerar de Nl första bitarna i det nya talet representerar heltalsbitar och de signaler som represen- terar de N2 återstående bitarna representerar binärbråksbitar.
2. F örfarande enligt patentkrav l, k ä n n e t e c k n a t av att ifall ingen av de signaler som utnyttjas för att bilda signaler som representerar bitar i nämnda digitala ord (21-24) representerar en etta, detta digitala ord kommer att bestå av endast nollor.
3. Anordning för att utföra en approximativ division av ett konstant tal och ett tal i binär form som omfattar en teckenbit, Nl heltalsbitar och N2 binärbråksbitar, där Nl_>_0 och N2_>_0, omfattande en första ingång (10) fö: erhållande av nämnda teckenbit, N1+N2 ingångar (ll-lll) för erhållande rf., nämnda heltalsbitar och binärbråksbitar, en första utgång (50) för tillhee-e "-- - hållande av en teckenbit och N1+N2 utgångar (51-54) för tillhandahåW-andf heltalsbitar och binärbråksbitar, k ä n n e t e c k n a d av ett logiskt vargar som omfattar N1+N2 ingångar (ll-lll) som är förbundna med nämnda N1+N2 ingångar (ll-lll) hos anordningen, och N1+N2 utgångar (21-24), osh som är 10 I 464 787 anordnat att då ett första digitalt ord uppträder på dess ingångar bilda ett andra digitalt ord som överensstämmer med det första digitala ordet med undantag av att eventuella ettor som är mindre signifikanta än den mest signifikanta ettan ersatts av nollor, att nämnda första utgång (50) är förbunden med nämnda första ingång (lÛ) och att nämnda Nl+N2 utgångar (51-54) hos anordningen är förbundna med nämnda Nl+N2 utgångar (21-24) hos det logiska organet (20) på ett sådant sätt att den utgång (24) hos det logiska organet som är avsedd för en minst signifikant bit hos nämnda andra digitala ord är förbunden med den utgång (51) hos anordningen som är avsedd för den mest signifikanta biten hos de heltalsbitar och binärbråksbitar som tillhandahållas på anordningens utgångar, att den utgång (23) hos det logiska organet som är avsedd för en näst minst signifikant bit är förbundet med den utgång (52) hos anordningen som är avsedd för den näst mest signifikanta biten hos heltals- bitarna och binärbråksbitarna på anordningens utgångar, o s v.
Priority Applications (17)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE8903265A SE464787B (sv) | 1989-10-04 | 1989-10-04 | Foerfarande och anordning foer att utfoera en approximativ division |
AU65277/90A AU630752B2 (en) | 1989-10-04 | 1990-09-10 | Performing approximate arithmetical division |
KR1019910700556A KR0121945B1 (ko) | 1989-10-04 | 1990-09-10 | 근사산술나눗셈을 실행하는 방법 및 장치 |
PCT/SE1990/000574 WO1991005305A1 (en) | 1989-10-04 | 1990-09-10 | A method and device for performing an approximate arithmetical division |
IE344290A IE70324B1 (en) | 1989-10-04 | 1990-09-10 | A method and device for performing an approximate arithmetical division |
ES90850300T ES2081362T3 (es) | 1989-10-04 | 1990-09-10 | Un metodo y un dispositivo para realizar una division aritmetica aproximada. |
BR909006933A BR9006933A (pt) | 1989-10-04 | 1990-09-10 | Processo e conjunto para efetuar uma divisao aritmetica aproximada |
DK90850300.6T DK0421962T3 (da) | 1989-10-04 | 1990-09-10 | Fremgangsmåde og indretning til til udførelse af en tilnærmet aritmetisk division |
EP90850300A EP0421962B1 (en) | 1989-10-04 | 1990-09-10 | A method and device for performing an approximate arithmetical division |
JP51415990A JP3164363B2 (ja) | 1989-10-04 | 1990-09-10 | 近似算術割算を実行する方法及び装置 |
DE69023735T DE69023735T2 (de) | 1989-10-04 | 1990-09-10 | Methode und Anordnung zu einer angenäherten arithmetischen Division. |
CA002042028A CA2042028C (en) | 1989-10-04 | 1990-09-10 | Method and device for performing an approximate arithmetical division |
US07/591,878 US5303177A (en) | 1989-10-04 | 1990-10-02 | Method and device for performing an approximate arithmetical division |
FI912579A FI98101C (sv) | 1989-10-04 | 1991-05-29 | Förfarande och arrangemang för att utföra en approximativ division |
NO912108A NO178088C (no) | 1989-10-04 | 1991-05-31 | Fremgangsmåte og anordning for utförelse av en approksimativ divisjon |
US08/144,423 US5325319A (en) | 1989-10-04 | 1993-11-02 | Filtering a signal with the use of approximate arithmetical division |
GR950403078T GR3018200T3 (en) | 1989-10-04 | 1995-11-23 | A method and device for performing an approximate arithmetical division. |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE8903265A SE464787B (sv) | 1989-10-04 | 1989-10-04 | Foerfarande och anordning foer att utfoera en approximativ division |
Publications (3)
Publication Number | Publication Date |
---|---|
SE8903265D0 SE8903265D0 (sv) | 1989-10-04 |
SE8903265L SE8903265L (sv) | 1991-04-05 |
SE464787B true SE464787B (sv) | 1991-06-10 |
Family
ID=20377054
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SE8903265A SE464787B (sv) | 1989-10-04 | 1989-10-04 | Foerfarande och anordning foer att utfoera en approximativ division |
Country Status (16)
Country | Link |
---|---|
US (2) | US5303177A (sv) |
EP (1) | EP0421962B1 (sv) |
JP (1) | JP3164363B2 (sv) |
KR (1) | KR0121945B1 (sv) |
AU (1) | AU630752B2 (sv) |
BR (1) | BR9006933A (sv) |
CA (1) | CA2042028C (sv) |
DE (1) | DE69023735T2 (sv) |
DK (1) | DK0421962T3 (sv) |
ES (1) | ES2081362T3 (sv) |
FI (1) | FI98101C (sv) |
GR (1) | GR3018200T3 (sv) |
IE (1) | IE70324B1 (sv) |
NO (1) | NO178088C (sv) |
SE (1) | SE464787B (sv) |
WO (1) | WO1991005305A1 (sv) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5589832A (en) * | 1994-12-02 | 1996-12-31 | Lucent Technologies Inc. | Low noise non-sampled successive approximation |
CA2263115A1 (en) * | 1996-08-08 | 1998-02-19 | Northern Telecom Limited | Eliminating division in nlms algorithm |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4181976A (en) * | 1978-10-10 | 1980-01-01 | Raytheon Company | Bit reversing apparatus |
DE3274164D1 (en) * | 1982-12-23 | 1986-12-11 | Ibm | Method and apparatus for division operations |
JPS60142738A (ja) * | 1983-12-30 | 1985-07-27 | Hitachi Ltd | 内挿近似を使用する除算装置 |
JPS62118474A (ja) * | 1985-11-19 | 1987-05-29 | Hitachi Ltd | ベクトル除算装置の制御方式 |
US4782457A (en) * | 1986-08-18 | 1988-11-01 | Texas Instruments Incorporated | Barrel shifter using bit reversers and having automatic normalization |
US4726036A (en) * | 1987-03-26 | 1988-02-16 | Unisys Corporation | Digital adaptive filter for a high throughput digital adaptive processor |
CA1276246C (en) * | 1987-07-21 | 1990-11-13 | Masaru Yamaguchi | Digital automatic line equalizer for communication system |
GB2214035A (en) * | 1987-12-23 | 1989-08-23 | Philips Electronic Associated | Adjusting filter coefficients |
US4989170A (en) * | 1988-06-09 | 1991-01-29 | National Semiconductor Corporation | Hybrid stochastic gradient for convergence of adaptive filter |
EP0345675B1 (en) * | 1988-06-09 | 1995-01-04 | National Semiconductor Corporation | Hybrid stochastic gradient for convergence of adaptive filters |
-
1989
- 1989-10-04 SE SE8903265A patent/SE464787B/sv not_active IP Right Cessation
-
1990
- 1990-09-10 CA CA002042028A patent/CA2042028C/en not_active Expired - Fee Related
- 1990-09-10 IE IE344290A patent/IE70324B1/en not_active IP Right Cessation
- 1990-09-10 WO PCT/SE1990/000574 patent/WO1991005305A1/en active IP Right Grant
- 1990-09-10 ES ES90850300T patent/ES2081362T3/es not_active Expired - Lifetime
- 1990-09-10 JP JP51415990A patent/JP3164363B2/ja not_active Expired - Lifetime
- 1990-09-10 BR BR909006933A patent/BR9006933A/pt not_active IP Right Cessation
- 1990-09-10 DK DK90850300.6T patent/DK0421962T3/da active
- 1990-09-10 KR KR1019910700556A patent/KR0121945B1/ko not_active IP Right Cessation
- 1990-09-10 EP EP90850300A patent/EP0421962B1/en not_active Expired - Lifetime
- 1990-09-10 DE DE69023735T patent/DE69023735T2/de not_active Expired - Fee Related
- 1990-09-10 AU AU65277/90A patent/AU630752B2/en not_active Ceased
- 1990-10-02 US US07/591,878 patent/US5303177A/en not_active Expired - Lifetime
-
1991
- 1991-05-29 FI FI912579A patent/FI98101C/sv active
- 1991-05-31 NO NO912108A patent/NO178088C/no not_active IP Right Cessation
-
1993
- 1993-11-02 US US08/144,423 patent/US5325319A/en not_active Expired - Lifetime
-
1995
- 1995-11-23 GR GR950403078T patent/GR3018200T3/el unknown
Also Published As
Publication number | Publication date |
---|---|
DE69023735D1 (de) | 1996-01-04 |
SE8903265D0 (sv) | 1989-10-04 |
DE69023735T2 (de) | 1996-04-18 |
NO912108D0 (no) | 1991-05-31 |
EP0421962B1 (en) | 1995-11-22 |
FI98101B (sv) | 1996-12-31 |
US5303177A (en) | 1994-04-12 |
SE8903265L (sv) | 1991-04-05 |
IE903442A1 (en) | 1991-04-10 |
ES2081362T3 (es) | 1996-03-01 |
KR920701903A (ko) | 1992-08-12 |
DK0421962T3 (da) | 1996-01-22 |
FI912579A0 (sv) | 1991-05-29 |
NO912108L (no) | 1991-05-31 |
GR3018200T3 (en) | 1996-02-29 |
JP3164363B2 (ja) | 2001-05-08 |
NO178088C (no) | 1996-01-17 |
CA2042028C (en) | 2000-03-21 |
KR0121945B1 (ko) | 1997-11-22 |
AU6527790A (en) | 1991-04-28 |
FI98101C (sv) | 1997-04-10 |
AU630752B2 (en) | 1992-11-05 |
NO178088B (no) | 1995-10-09 |
JPH04502078A (ja) | 1992-04-09 |
BR9006933A (pt) | 1991-11-05 |
IE70324B1 (en) | 1996-11-13 |
CA2042028A1 (en) | 1991-04-05 |
US5325319A (en) | 1994-06-28 |
EP0421962A1 (en) | 1991-04-10 |
WO1991005305A1 (en) | 1991-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4742479A (en) | Modulo arithmetic unit having arbitrary offset and modulo values | |
US5721809A (en) | Maximum value selector | |
US3863224A (en) | Selectively controllable shift register and counter divider network | |
US8350741B2 (en) | Device and method for driving digital-to-analog converter | |
KR100798523B1 (ko) | 상태 저장장치를 구비한 디지털 필터 | |
US2816223A (en) | Binary-coded, flip-flop counters | |
SE464787B (sv) | Foerfarande och anordning foer att utfoera en approximativ division | |
US5903485A (en) | Division by a constant | |
US3125675A (en) | jeeves | |
EP1461866B1 (en) | Analog-to-digital converter and method of generating an intermediate code for an analog-to-digital converter | |
CN104022783A (zh) | 一种温度计码到n位二进制码的转换装置及转换方法 | |
WO2005085990A1 (en) | A high speed shifter circuit | |
Al-Nsour et al. | Implementation of programmable digital sigmoid function circuit for neuro-computing | |
US5987090A (en) | Method and apparatus for a logarithmic shift register | |
JPH07120267B2 (ja) | カウンタ回路 | |
CN106024056A (zh) | 基于复用器的三态内容寻址存储器 | |
JP2001085998A (ja) | D/a変換回路 | |
CN104168027A (zh) | 一种二进制码到温度计码的串行转换装置及转换方法 | |
Gabel | A parallel arithmetic hardware structure for recursive digital filtering | |
KR100219286B1 (ko) | 병렬형 수치 비교기 | |
CN111147390A (zh) | 负载分担求余的方法及装置 | |
JPH07244576A (ja) | プライオリティーエンコーダ | |
Ajaz et al. | Radix-3 Quasi Shift Network For Reconfigurable QC-LDPC Decoders | |
AL-Jammas | ADAPTIVE MAP FOR SIMPLIFYING BOOLEAN EXPRESSIONS | |
JPS61208317A (ja) | アナログ/デジタル変換器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
NAL | Patent in force |
Ref document number: 8903265-0 Format of ref document f/p: F |
|
NUG | Patent has lapsed |