SU896620A1 - Устройство дл умножени по модулю - Google Patents

Description

1

Изобретение относитс  к вычислительной технике.

Известно табличное устройство дл  модульного умножени  в системе остаточных классов, содержащее дешифраторы , вентили, ключи, матрицу, элементы ИЛИ, логические схемы l.

Недостатком устройства  вл етс  большой объем оборудовани .

Наиболее близким к предлагаемому  вл етс  устройство дл  умножени  в системе остаточных классов, содержащее входные регистры, дешифраторы, ключи, коммутатор, выходной регистр, а также сумматор по модулю два,группы элементов ИЛИ, элементы.И и ИЛИ, причем первый и второй входные регистры последовательно через соответствующие первый и второй дешифраторы , первую и вторую группы элементов ИЛИ и первый и второй ключи подключены соответственно к первой и второй группам входов коммутатора, первые и вторые группы выходов первого и второго дешифраторов .подключены соответственно ко входам первого , второго, третьего и четвертого элементов ИЛИ, выходы которых подключены к соответствующим входам сумматора по модулю два, управл ющие

входы ключей  вл ютс  входами управлени  устройства, перва  группа выходов коммутатора подключена ко входам п того элемента ИЛИ и первым входам шестого, седьмого, восьмого и дев того элементов ИЛИ, ко вторым входам которых подключены втора  группа выходов коммутатора и входы одиннадцатого элемента ИЛИ, выход

10 которого подключен к первым входам первого и второго элементов И,выход п того элемента ИЛИ подключен к первым входам третьехО и четвертого элементов И, вторые входы первого и

15 третьего элементов И и второго и четвертого элементов И подключены . соответственно к нулевому и единичному выходам сумматора по модулю два, а выходы первого и четвертого

20 элементов И и соответственно второго и третьего элементов И подключены к соответствующим входам двенадцатого и тринадцатого элементов ИЛИ,выходы шестого, седьмого, восьмого,

25 дев того, дес того, двенадцатого и тринадцатого элементов ИЛИ соединены с соответствующими входа ми выходного, регистра, выход которого  вл етс  выходом устройства 21.

30

Недостатком данного устройства  вл етс  сравнительно больша  конструктивна  сложность реализации операции модульного умножени  (большое количество логических элементов, сложность св зей между ними и сложность узлов коммутаторов). Это обусловлено тем, что дл  реализации операции модульного умножени  применен коммутатор (матрица ответов), в котором результат операции определ етс  унитарным кодом.

Цель изобретени  - уменьшение объема оборудовани .

Поставленна  цель достигаетс  тем что устройство дл  умножени  по модулю , содержащее первый и второй входные регистры, дешифраторы, две группы элементов ИЛИ, первую группу элементов И, две группы ключей, первый, второй, третий, четвертый и п тый элементы ИЛИ, первый и второй элементы И, выходной регистр,первый и второй входные регистры подключены выходами ко входам соответствующих дешифраторов, -выходы первой и второй групп которых подключены к соответствующим входам элементов ИЛИ первой и второй групп, выходы которых подключены к соответствующим входам ключей соответственно первой и второй групп, первые и вторые группы выходов первого и в- орого дешифраторов подключены соответственно ко входам первого и второго, третьего и четвертого элементов ИЛИ, оно содержит п коммутаторов ( Р, где Р - модуль), сумматор по модулю Р, две группы элементов И,причем соответствук цие входы первой группы входов коммутаторов объединены и подключены к выходам соответствунхчих ключей первой группы, соответствующи входы второй группы входов коммутаторов объединены и подключены к выходам соответствующих ключей второй группы, выходы коммутаторов подключены к соответствующим входам первой группы выходного регистра, втора  . группа входов которого подключена к группе выходов сумматора по модулю Р, перва  группа входов которого подключена соответственно к выходам ключей первой группы, информационные входы которых  вл ютс  входами кода константы Р, а управл ющие входы объединены и подключены к выходу п того элемента ИЛИ, входы которого подключены к выходам соответственно первого и второго элементов И, первые входы которых подключены к выходам соответственно первого и второго элементов ИЛИ, а вторые входы - к выходам соответственно третьего и четвертого элементов ИЛИ, первые входы соответствующих элементов И второй и третьей групп объединены и подключены к соответствующим выходам выходного регистра, вторые входы элементов И второй и третьей групп объединены и подключены к выходу п того элемента ИЛИ, втора  группа входов сумматора по модулю Р подключена к выходам соответствующих элементов И второй группы, группа выходов элементов И третьей группы  вл етс  выходом устройства.

Как прин то, в схеме модульного умножени  используютс  свойства симметрии арифметической таблицы относительно левой и правой диагоналей, вертикали и горизонтали, проход щих

„ Р-1 +1

между числами 2 2

В табл.1 показана реализаци  выполнени  операции модульного умножени  дл  11, где i-ый модуль выбранной СОК.

Таблица 1 Симметричность относительно левой диагонали определ етс  коммута тивностью операции умножени , симметричность относительно правой диагонали определ етс  тем, что .) 5 а p-Y ( PI) Симметричность относительно вер тикали и горизонтали определ етс  тем, что сумма сиглметричных чисел кратна Р,- , т.е. . р + а,- ( -/.) О (mod Р ) a-i - (P-j-a -) (niod p.) . Это и определ ет возможность ре лизации в схеме табличного умножени  только 0,25 части табл.1. Код табличного умножени  представлен в табл.2 (дл  Р 11). Таблица Величины О и Р 11 не кодирую с , так как умножениена эти велич ны дает ноль, и в этом случаеопер ци  будет.выполнена быстрее просты анализом операндов. При необходимо ти эти значени  могут быть также включены в табл.2. . Алгоритм получени  результата о рации модульного умножени  определ етс  так следук цим образом. Если,два числа А и В заданы по .основанию Р в коде табличного умн жени  AI (Уа.), В (Jpfti то дл  того, чтобы получить произв дение этих чисел по модулю Р,достаточно получить произведение а. f)4(nod РО в коде табличного у ножени  и инвертировать его индексу в случае, если-г- отлично от- где 1, если - PI , f, если р, |-, если -jr tQ. Основна  иде  изобретени  состоит в том, что в качестве коммутатора , определ ющего результат операции модульного умножени , строитс  не едина  таблица (табл.1), а п более мелких .таблиц, реализующих ответы по каждому из п разр дов результата , где п - разр дность регистра (входных и выходного), необходима  дл  хранени  цифры по рассматриваемому основанию . На чертеже представлена блок-схема устройства дл  умножени  по модулю . Устройство содержит первый и второй входные регистры 1, дешифраторы 2, перва  3 и втора  4 группы элементов ИЛИ, перва  5 и втора  6 группы ключей, группа коммутаторов 7, выходной регистр 8, перва  9, втора  10 и треть  11 группы элементов И, первый 12, второй 13, третий 14, четвертый 15. и п тый 16 элементы ИЛИ, первый 17 и второй 18 элементы И, сумматор по модулю Р19. Двоичные п-разр дные регистры 1 и 8 служат дл  фиксации соответственно значений операндов и результата операции модульного умножени .Комму- . таторы 7 представл ют таблицы, реализующие ответы по каждому из п разр дов результата операции. Конструктивно коммутаторы 7 представл ют набор схем совпадени  И. Количество элементов И в К-ом коммутаторе равно количеству единиц К-го разр да результата операции модульного умножени ; эти элементы И объедин ютс  общей выходной шиной, подключенной к К-му разр ду выходного регистра 8. На первый вход сумматора 19 через первую группу 9 элементов И поступает значение константы в двоичном коде; на второй вход через вторую группу 10 элементов И - значени  операнда регистра 8, а с выхода сумма- . тора 19 на инверсный вход выходного регистра 8 поступает инвентированное значение этого операнда, т.е. сумматор 19 инвертирует при наличии сигнала с.выхода элемента ИЛИ 16) значени  содержимого выходного регистра 8. Пусть А (,а) и В (в , fi) суТь входные операнды в коде табличного умножени , тогда управл ющий сигнал с выхода элеманта ИЛИ 16 присутствует тогда,когда fa ТР если а -Тр сигнал с вьлхода элемента ИЛИ 16 отсутствует.Таким образом, элементы ИЛИ 13 и 16 и элементы И 18 служат дл  формировани  управл ющего сигнала при условии 0 r|VУстройство работает следующим образом.

В начале работы все разр ды выходного регистра 8 устанавливаютс  в нулевое состо ние.

Пусть jy%. Входные операнды А и В, представленные в двоичном коде , поступают во входные регистры 1. Через соответствующие дешифраторы эти операнды в унитарном коде поступают на определенные соответствующие элементы ИЛИ первой 3 и второй 4 групп. Сигнал по управл ющему входу открывает ключи групп 5 и 6, и операнды одновременно поступают на входы всех коммутаторов 7, в тех коммутаторах 7, где определены значащие раг.р ды результата дл  данных операндов А и В (единицы в узлах таблиц), на выходной шине, подключенной к соответствующему разр ду выходного регистра 8, по вл етс  сигнал. Этот сигнал переводит, соответствующий разр д выходного регистра 8 в единичное состо ние (выходной сигнал К-го коммутатТра 7 переводит в единичное состо ние Е-ый разр д выходного регистра 7). Одновременно сигналы с выходов дешифраторов 2 поступают на два из четырех элементов ИЛИ таким образом, что элементы И 17 и 18 закрыты , и выходной управл ющий сигнал элемента ИЛИ 16 отсутствует (так как при а (Ь - О задействованы первый 12 и третий 14 элементы ИЛИ, а при 7fQ 1 - второй 13 и четвертый 15 элементы ИЛИ).

Таким образом, в выходном регистре 8 содержитс  результат операции модульного умножени  в двоичном коде . Это значение через открытые элементы И третьей группы 11 поступает на выход устройства.

Пусть ipQ J(%-Как и в первом случае в выходной регистр 9 поступает из коммутаторов 7 операнд в двоичном коде. Но теперь на выходе элемента ИЛИ 16 присутствует управл ющий сигнал (дл  -ЯГс 1 и -gTfi О задействованы второй 13 и четвертый 15 элементы ИЛИ, открывающие второй элемент И 18, а дл  а О и , 1 задействоваты первый 12 и третий 14 элементы ИЛИ, т.е. открыт первый элемент И 14). Выходной сигнал элемента ИЛИ 16 открывает элементы И первой группы 9, элементы И второй группы 10 и элементы И третьей группы 11. При этом на входе сумматора 19 по модулю.Р соответственно поступают значени  константы Р в двоичном коде и содержимое регистра 8. С выхода сумматора 19 на второй вход регистра 8 поступает инвертированное по модулю .Р значение операнда, которое  вл етс  результатом операции.

Таким образом, предлагаемое устройство позвол ет перейти от реализации операции модульного умножени  в однопозиционном коде посредством одного коммутатора (таблицы) к реализации этой операции с помощью п более мелких коммутаторов (таблиц), реализующих ответы по каждому из п разр дов результата, что позвол ет значительно сократить объем оборудовани .

Claims (2)

1.Авторское свидетельство СССР 550636, кл. G 06 F 7/52, 1977.

2.Авторское свидетелвство ccdp по за вке № 2675156/18-26,

кл. G Об F 7/39, 1978 (прототип).