ел
со
СП 1 Изобретениеотноситс к вычислительной технике и может быть использовано дл построени вьмислительных структур, дискретных коммутаторов св зи и коммутатора магистрали в мно гопроцессорных вычислительных системах в поле Галуа GF{2 h Известна многоканальна система дл передачи элементов в поле Галуа ( , содержаща передающие и приемные блоки и кодирующие устрой ства , выполненные: на регистрах с логической обратной св зью Cl JОсновными недостатками такой системы вл ютс ограниченные функциональные возможности, поскольку элементы пол могут передаватьс только между заведомо фиксированными передающими и приемными блоками и нет возможности динамически перепрограмм ровать св зи между ними. Наиболее близким по технической сущности к предлагаемому вл етс коммутатор дл многопроцессорной сие темы в поле Галуа GF( содержащии группу триггеров, сдвиговый регистр, два сдвиговых регистра с логической обратной св зью, группу элементов И и дешифратор Г2 . Недойтатки коммутатора - большое врем коммутации сигналов и спожHocjb управлени работой коммутатора . Цель изобретени - повьаиение быстродействи и упрощение устройства Поставленна цель достигаетс тем что коммутатор дл многопроцессорно системы в поле Галуа G ), содержащий первый Дешифратор и группу триггеров, содержит группу элементов И, блок гп элементов суммы по модулю два, блок умножени элементов в поле Галуа ,второй дешифратор,причем первые входы элементов И группы соединены с информационными входами моммутатора, входы первого дешифратора соединены с первой группой упра л ющих входов коммутатора, выходы первого дешифратора соединены с вторыми входами элементов И группы, выходы которых соединены с входами блока m элементов суммы по модулю два, выходы которого соединены с пер вой группой входов блока умножени элементов в поле Галуа (4(2), втора группа входов которого соединена с второй группой управл ющих входов коммутатора, выходы блока умножени элементов в поле Галуа бР()соедине 1 ны с входами второго дешифратора, выходы которого подключены к установочным входам триггеров группы. Поле Галуа содержит раэлич- . ных элементов, которые образуют.циклический код. Среди различных элементов пол Ит элементов вл ютс линейно независимыми. Путем линейной комбинации этих элементов можно получить остальные элементы. Пусть Vm 3- Все элементы пол можно получить с помощью неприводимых полиномов т степени. Дл гп 3 таким полиномом вл етс х + х + t, а линейно независимыми элементами пол при т Збудут: , и1а52 001, тогда любой элемент пол , а при tn 5 можно представить в виде А другой какой-либо элемент пол В, будет отличатьс от эшвмента А лишь значени ми коэ4х)имиентов А, А и А . элемент В где коэффициенты AQ, А, Ag, В В+), В в двоичной, системе счислени могут принимать значение О или 1. Если теперь положить, что «( вл етс корнем полинома, то получим а 4- а Т 0. Операции сложени и вычитани в поле Галуа равнозначны и выполн ютс гю модулю 2. Отсюда а aV +1 110. Далее .о((7-г1, . o( , а о(о( 0(24.0,1.о,3..(, « cf6 Of а2-ю(2 с( 100 «о, 0( 01 «О 0,1- д1 , .2. ( а «sOi Т ким образом получаютс семь различных элементов пол Галуа (2). Умножение двух элементов производитс путем пр мого умноже- ,. ни элементов, представленных в виде полинома А X В ( «-byA «) (ВдО( + B20.,o.+Aj,B,a ot-M 8 o(o. сга + Д В Of2 +А А.2 Вф -М В 2 2 Так как а ° 1 - единичный элемент, (,, + А,В2М2В, «H...e + ) + o.2(Aj,B/A,B,) Или, обозначив коэффициенты при а, а и а в произведении А х В 3 соответственно через Со, С , С, по лучим 1 вд + А, 6 М 8 + А 2; Здесь, как и выше, знак + обозначает суммирование по модулю 2. Таким образом, умножение двух элементов в, поле Галуа могут выполн тьс при помощи комбинированных схем и без использовани тактовых импульсов. Это правило справедливо в поле Галу при любых tn. На фиг.1 представлена структурна схема коммутатора дл многопро .цессорной системы в поле Галуа GF(2 дл m 3; на фиг.2 - вариант реализации , блока умножени элементов в поле Галуа 6Р( m 3. Коммутатор СФИГ.1) содержит информационные входы 0-6, первый дешифратор 7, группу элементов И 8-0-8-6, группу элементов 9-0-9-2, сумма по модулю два , блок 10 умножени элементов в поле Галуа (Р(2 первые управл ющие входы коммутатора 11-1-11-3, вторые управл ющие входы коммутатора 11 -i-l 1 -6, второй дешифратор 12, группа триггеров 13-0-13-6, группу элементов И 1 и группу элементов 15 сумма по мод лю два. Информационные входы 0-6 пронуме рованы в пор дке возрастани степеней элементов пол Галуа GF(2) в со ответствии с матрицей С помощью матрицы Н задаютс св зи выходов элементов 8-0-8-6 с входам элементов сумма по модулю два 9-0Так входы элемента 9-0 св заны с в ходами элементов И 8-0, 8-3, 8-5 и 8-6, входы элемента 9-1 соединены 14 с выходами элементов И 8-1, 8-3, и 8-5, а входы элемента 9-2 соединены с выходами элементов И 8-2, 8-, 8-5 и 8-6. Эти св зи определ итс позици ми единиц в столбцах матрицы Н, если счет вести сверху вниз. Причем при изменении числа m такие св зи нос т нерегул рный характер и их невозможно задать с помощью рекуррентных соотношений. Остаетс поэтому общеприн тый способ задани св зей с помсчцью матрицы Н. Блок 10 умножени элементов в поле G Р(2;содержит элементы И 1А-0-, U-8 и элементы 15-9-15-11 сумма по модулю два. Коммутатор работает следующимoSразом . Пусть необходимо передать сигнал от входа О нэ вход З триггера 13-3 группы. В этом случае на входы .11-1 11-3 дешифратора 7 подаетс код а . 100, который дешифрируетс , при этом открываетс элемент И ВгО. Сигнал с выхода этого элемента поступает на вход схемы 9-0 сумма по модулю два. На выходах остальных элементов И будут сигналы логического нул , поэтому на выходах элементов 9-0-9-2 сформируетс код 100 а который поступает на первые входы блока 10 умножени в поле Галуа C,F (2 Л Одновременно извне на управл ющие входы 11-i-11-6 подаетс код, соответствующий элементу а 110. Результат умножени а подаетс на вход дешифратора 12, .на входе З триггера 13-3 группы по витс сигнал 1. Следует отметить, что элементы пол Галуа СР(2)можно рассматривать как обычные двоичные числа и тогда а (младший разр д слева). В результате произошла коммутаци логического сигнала от входа О на вход Згруппы триггеров 13. Пусть теперь необходимо передать логический сигнал от входа 6 на вход 2 триггера 13-2 группы. В этом случае на входы 11-1-11-3 дешифратора ,7 поступает код,соответствующий элементу а 111, который дешифрируетс , при этом открываетс элемент И 8-6. (Й1- нал с выхода этого элемента поступает на входы элементов 9-0 и 9-2 и на вход блока умножени поступает .код . Одновременно на входы 11- - 11-6 поступает на код . В результате умножени в блоке 10 получим аа ао а а а а 010 2, после дешифрации в блоке 12 на входе 2 триггера группы по витс сигнал . Таким образом на входы 11-1-11-3 поступает адрес источника информации, а на входы ll-i-ll-S поступает адрес приемника информации. Причем эти адреса поступают в циклическом коде в виде элементов пол Галуа. Поскольку элементы пол Галуа представл ют собой двоичные слова, то-предлагаемый коммутатор может быть также использован и в обычных цифровых вычислительных устройствах, с той лишь разницей что потребуетс пространственна пе|рестановка (переключение входных разъемов J приемного блока. Врем коммутации определ етс тольг ко характеристиками используемых элементов. Кроме того, все св зи между логическими элементами в предлагаемом коммутаторе нос т число потенциальный и регул рный характер, что дает возможность изготавливать; акие коммутаторы в интегральном исполнении. Таким образом введение новых признаков и св зей позволило повысить быстродействие и упростить конструкцию коммутатора.
//5
cpus.Z